CN100517671C - 焊料凸块及其制造方法 - Google Patents

焊料凸块及其制造方法 Download PDF

Info

Publication number
CN100517671C
CN100517671C CNB2006100275885A CN200610027588A CN100517671C CN 100517671 C CN100517671 C CN 100517671C CN B2006100275885 A CNB2006100275885 A CN B2006100275885A CN 200610027588 A CN200610027588 A CN 200610027588A CN 100517671 C CN100517671 C CN 100517671C
Authority
CN
China
Prior art keywords
layer
solder projection
manufacture method
pad
ubm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100275885A
Other languages
English (en)
Other versions
CN101090099A (zh
Inventor
靳永刚
王津洲
蒋瑞华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100275885A priority Critical patent/CN100517671C/zh
Publication of CN101090099A publication Critical patent/CN101090099A/zh
Application granted granted Critical
Publication of CN100517671C publication Critical patent/CN100517671C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种焊料凸块及其制造方法，用以提高封装可靠性并减小封装体积，同时降低成本；首先，在晶片上或凸点下金属层(UBM)上涂覆一层图案化的光致抗蚀剂，用以形成图形区；所述UBM层包括逐层沉积的Cr/Cu、Cr/CrCu/Cu、Ti/Cu、TiW/Cu或Ta/Cu；随后，在所述图形区内、晶片上或UBM层之上形成一层Ni作阻挡层；并在所述图形区内、阻挡层之上形成一层Cu作焊接层；最后，移除所述非图形区的光致抗蚀剂层，并刻蚀所述光致抗蚀剂层的非图形区覆盖的UBM层；继而在所述焊接层上形成焊料凸点；借以通过焊接等方式实现晶片与外界电路的连接。

Description

焊料凸块及其制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及集成电路芯片的封装领域。
背景技术
集成电路芯片的封装技术作为集成电路发展的三大产业支柱之一，不但直接影响着集成电路本身的性能、可靠性和成本，还在很大程度上决定着电子整机系统向小型便携式以及多功能方向发展的进程。因此，业界越来越重视集成电路芯片封装技术的优化工艺。
对于当前主流的晶片级封装(WLP)而言，改良WLP工艺的首选方向为优化晶片借以与外界电路相连的焊料凸块的结构及其制造方法。
图1为现有的焊料凸块结构示意图，如图1所示，现有的焊料凸块包括顺次相接的焊盘200、焊料凸点下金属层(UBM)700及焊料凸点800；焊盘200与晶片100的外接引线相连，并附着于晶片100上；UBM层700具有多层结构，且层间紧密相接；UBM层700的最下层与焊盘200相连，最上层与焊料凸点800相连。
现有焊料凸块的制造方法主要包括：
1.对晶片表面进行预处理，包括：在晶片上形成焊盘200和保护层300；保护层300具有一开口区400，开口区400用以露出焊盘200表面；焊盘200材料为Al或Cu；保护层300材料为沉积的氮化硅(Si3N4)、氧化硅(SiO2)以及氮氧化硅(SiON)等；沉积方法为溅射、电镀或其它方法；
2.在焊盘200上形成一UBM层700作为焊接润湿表面；UBM层700包括逐层形成的Al/NiV/Cu或Ti/NiV/Cu；形成方法为溅射、电镀或其它方法；
3.在UBM层700上形成一层焊料凸点800，借以通过焊接方式实现晶片100与外界电路的连接；焊料凸点800材料为Sn及其合金等。
如申请号为“200310104780.6”的中国专利申请中所描述的焊料凸块制造方法，利用此方法，所述UBM层700中的Cu层厚度约5微米；形成过厚的Cu层不但会导致生产时间延长、生产效率降低，而且会造成集成度一定的集成电路芯片的体积的增加以及生产成本的增加；同时，在Al/NiV/Cu或Ti/NiV/Cu结构的UBM层700中，NiV与Al或Ti的粘接、匹配程度略差，造成焊料凸块的稳定性略差，进而影响集成电路芯片封装的可靠性。
发明内容
因此，本发明的目的在于提供一种焊料凸块及其制造方法，用以优化工艺、减小封装体积、提高生产效率，增强封装可靠性并同时降低成本。
为达到上述目的，本发明提供的一种焊料凸块，包括：在晶片100表面形成的焊盘200；在所述焊盘200上依次形成的UBM层700、阻挡层710、焊接层720，以及形成于所述焊接层720上的焊料凸点800；所述UBM层700具有多层结构；所述UBM层700的最下层与焊盘200相连，其最上层与阻挡层710相连；所述焊盘200材料为AL或Cu；所述UBM层700包括逐层沉积的Cr/Cu、Cr/CrCu/Cu、Ti/Cu、TiW/Cu或Ta/Cu；所述UBM层700形成于焊盘200上；所述UBM层700与焊盘200通过引线730连接；所述引线730材料为Cu；所述UBM层700厚度范围为0.3～0.5微米；所述阻挡层710材料为Ni；所述阻挡层710厚度范围为1～2微米；所述焊接层720材料为Cu；所述焊接层720厚度范围为0.5～3微米；所述焊料凸点800材料为PbSn合金、高铅合金或锡的无铅合金中的一种材料。
本发明提供的一种焊料凸块，包括：在晶片100表面形成的焊盘200；在所述焊盘200上依次形成的阻挡层710、焊接层720及焊料凸点800；所述焊盘200材料为Cu；所述阻挡层710材料为Ni；所述阻挡层710厚度范围为1～2微米；所述焊接层720材料为Cu；所述焊接层720厚度范围为0.5～3微米；所述焊料凸点800材料为PbSn合金、高铅合金或锡的无铅合金中的一种材料。
本发明提供的一种焊料凸块制造方法，包括：
在晶片100上形成焊盘(200)和保护层300；
在所述焊盘200和保护层(300)上形成一UBM层700；
在所述UBM层700上涂覆一光致抗蚀剂层600，并图案化所述光致抗蚀剂层600，用以形成与焊盘200对应的开口区400；
在所述图形区内、UBM层700上形成一阻挡层710；
在所述图形区内、阻挡层710上形成一焊接层720；
移除所述光致抗蚀剂层600，并刻蚀所述UBM层700；
在所述焊接层720上形成焊料凸点800。
所述保护层300具有一开口区400，所述开口区400用以露出焊盘200表面；所述UBM层700形成于焊盘200上；所述UBM层700与焊盘200通过引线730连接，所述引线730粘附于所述保护层300或缓冲层500之上；所述引线730材料为Cu；所述UBM层700与保护层300之间还形成有第一缓冲层500；所述UBM层700与焊盘200通过引线730连接，所述引线730粘附于所述保护层300或第一缓冲层500之上；所述引线730通过第二缓冲层510于外界隔离；所述第一缓冲层500具有与保护层300相同的开口区400且完全覆盖于所述保护层300上；所述开口区400通过刻蚀方式形成；所述UBM层700材料为Cr/Cu或Ti/Cu；所述缓冲层500材料为绝缘材料；所述绝缘材料为聚酰亚胺(Polyimide)、苯并环丁烯(BCB)或聚对苯撑苯并双恶唑(PBO)等；所述UBM层700通过溅射方法形成；所述UBM层700厚度范围为0.3～0.5微米；所述光致抗蚀剂层600厚度为5～10微米；所述光致抗蚀剂层600的图形区暴露出的局部UBM层700为UBM层700表面的任何区域；所述阻挡层710材料为Ni；所述阻挡层710厚度范围为1～2微米；所述阻挡层710通过电镀方法形成；所述焊接层720材料为Cu；所述焊接层720厚度范围为0.5～3微米；所述焊接层720通过电镀方法形成；刻蚀所述UBM层700的方法为干式刻蚀法；所述焊料凸点800材料为PbSn合金、高铅合金或锡的无铅合金中的一种材料。
本发明提供的一种焊料凸块制造方法，包括：
在晶片100上形成焊盘200和保护层300；
在所述焊盘200和保护层300上涂覆一光致抗蚀剂层600并图案化，用以形成与焊盘200对应的开口区400；
在所述开口区400内、焊盘200和保护层300上形成一阻挡层710；
在所述开口区400内、阻挡层710上形成一焊接层720；
移除所述光致抗蚀剂层600；
在所述焊接层720上形成焊料凸点800。
所述保护层300具有一开口区400，所述开口区400用以露出焊盘200表面；所述光致抗蚀剂层600与焊盘200和保护层300之间形成有一缓冲层500；所述阻挡层710与焊盘200通过引线730连接，所述引线730粘附于所述保护层300或第一缓冲层500之上；所述引线730通过第二缓冲层510于外界隔离；所述第一缓冲层500具有与保护层300相同的开口区400且完全覆盖于所述保护层300上；所述开口区400通过刻蚀方式形成；所述缓冲层500材料为绝缘材料；所述绝缘材料为聚酰亚胺(Polyimide)、苯并环丁烯(BCB)或聚对苯撑苯并双恶唑(PBO)等；所述光致抗蚀剂层600厚度为5～10微米；所述阻挡层710材料为Ni；所述阻挡层710厚度范围为1～2微米；所述阻挡层710通过电镀方法形成；所述焊接层720材料为Cu；所述焊接层720厚度范围为0.5～3微米；所述焊接层720通过电镀方法形成；所述焊料凸点800材料为PbSn合金、高铅合金或锡的无铅合金中的一种材料。
与现有技术相比，本发明具有以下优点：
1.UBM层700、阻挡层710、焊接层720整体厚度仅约5微米，只相当于现有技术UBM层700中Cu层单层的厚度；UBM层700厚度的减小引起集成电路芯片体积的减小，便于电子整机产品的小型化与便携化的发展；同时，UBM层700厚度的减小引起生产时间的缩短，既提高了生产效率，又降低了成本；
2.焊接层720Cu与焊料凸点800在焊接时反应生成的复合材料成分在Ni中有较低的扩散系数，选用Ni做阻挡层710可充分保护晶片100不受污染；
3.所述焊盘200及保护层720与UBM层700、UBM层700与阻挡层710之间、阻挡层710与焊接层720之间以及焊接层720与焊料凸点800之间均具备良好的物理性质匹配性，可保证层与层之间有良好的物理连接，进而保证封装的可靠性。
附图说明
图1所示为现有技术的焊料凸块示意图；
图2所示为本发明的焊料凸块制造流程图；
图3至图10所示为说明本发明焊料凸块第一实施方式的制造过程剖面图；
图11至图20所示为说明本发明焊料凸块第二实施方式的制造过程剖面图；
图21至图22所示为本发明焊料凸块第三实施方式的结构示意图；
图23所示为本发明焊料凸块第四实施方式的结构示意图；
图24所示为本发明焊料凸块第五实施方式的结构示意图；
图25至图26所示为本发明焊料凸块第六实施方式的结构示意图；
图27所示为焊料凸块形成后，阻挡层与焊接层交界处剖面的结构示意图。
其中：
100：晶片；            200：焊盘；
300：保护层；          400：开口区；
500：第一缓冲层；      510：第二缓冲层；
600：光致抗蚀剂层；    700：UBM层；
710：阻挡层；          720：焊接层；
730：引线；            800：焊料凸点；
810：二相合金；        820：三相合金。
具体实施方式
为使本发明的所述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图2所示为本发明的焊料凸块制造流程图；如图2所示，焊料凸块的制造流程包括：对包括焊盘的晶片100进行预处理；在预处理后的晶片100之上溅射一UBM层700；在UBM层700之上涂覆一光致刻蚀剂层600，并图案化此光致刻蚀剂层600，形成露出局部UBM层700的图形区；在光致刻蚀剂层600图形区内、UBM层700之上依次电镀保护层720及焊接层720；移除光致刻蚀剂层600，并图案化UBM层700；进而在焊接层720上形成焊料凸点800，借以通过焊接方式形成焊料凸块。
图3至图10所示为说明本发明焊料凸块第一实施方式的制造过程剖面图；如图所示：
首先，对晶片表面进行预处理，在晶片上形成焊盘200和保护层300；所述保护层300具有一开口区400，所述开口区400用以露出焊盘200表面；所述焊盘200材料为Al或Cu；所述保护层300材料为沉积的氮化硅(Si3N4)、氧化硅(SiO2)以及氮氧化硅(SiON)等；所述沉积方法为溅射、电镀或其它方法。
然后，在经过预处理的晶片100表面形成UBM层700；所述UBM层700为在晶片100与后续层间建立物理连接的多层导电介质层；所述UBM层700包括逐层沉积的Cr/Cu、Cr/CrCu/Cu、Ti/Cu、TiW/Cu或Ta/Cu；所述UBM层700内各分层之间均具有良好的物理性质匹配性，包括具有相近的热膨胀系数以及传导能力等，且相邻层间无共熔现象发生，以保证所述UBM层700在晶片100与后续层间形成牢固的物理连接；所述沉积方法可选用溅射方法。
所述UBM层中Cr/CrCu/Ti/TiW/Ta层为UBM层700中直接与晶片100上焊盘或引线层接触的连接层，粘附于所述晶片100上的焊盘200及保护层300之上；所述Cr/CrCu/Ti/TiW/Ta层与焊盘200和焊盘周围起保护晶片100作用的保护层300均具有良好的粘附性能，并具有良好的机械性能和导电性能；通过所述Cr/CrCu/Ti/TiW/Ta层，可在晶片100与后续层间形成牢固的物理连接，所述连接不松动、不在后续流水作业中及最终的电子整机产品使用中失效，并可应用于一定的物理作用力下；所述Cr/CrCu/Ti/TiW/Ta层还应具有阻挡作用，用以阻止后续层材料与焊盘200材料之间发生互扩散；所述Cr/CrCu/Ti/TiW/Ta层形成方法可采用溅射方法。
进而在所述Cr/CrCu/Ti/TiW/Ta层上形成一Cu层，作为后续电镀工艺的种子层；所述Cu层与所述Cr/CrCu/Ti/TiW/Ta层具有良好的连接匹配性，在所述Cr/CrCu/Ti/TiW/Ta与后续层之间起物理连接作用。所述Cu层可采用溅射方法淀积于所述Cr/CrCu/Ti/TiW/Ta层之上，共同组成UBM层700；所述UBM层700完全覆盖于晶片100之上；所述UBM层700的厚度范围在0.3～0.5微米之间；作为本发明的实施方式，所述UBM层700的厚度为0.4微米。
随后，在所述UBM层700上涂覆一光致抗蚀剂层600，并将所述光致抗蚀剂层600图案化以形成图形区；所述图形区内的光致抗蚀剂经过显影工序被移除，进而露出局部UBM层700；所述图形区内暴露出的局部UBM层700处于焊盘200的正上方；所述光致抗蚀剂层600厚度为5～10微米。
在所述图形区内、UBM层700之上沉积一阻挡层710，并在所述图形区内、阻挡层710之上再沉积一焊接层720；所述阻挡层710用以阻挡后续焊接时生成的复合材料成分以杂质形式扩散至晶片100中；所述焊接层720用以提供具有良好导电性及机械性能的焊接润湿表面，进而提高焊接可靠性；所述阻挡层710及焊接层720的沉积方法选用电镀法；所述阻挡层710材料为Ni；所述焊接层720材料为Cu；Ni本身的物理性质决定，过厚的Ni层易引发较强的由于与其它物质连接时热膨胀系数不同所造成的残余热应力；本发明中，当所述残余热应力超过与其连接的UBM层700及焊接层720的承受极限时，易造成晶片100与外界电路之间连接断裂，因此，本发明中所述阻挡层710的厚度范围在1～2微米之间；为提供良好的焊接润湿表面，同时考虑热应力的影响，所述焊接层720的厚度范围在0.5～3微米之间。作为本发明的实施方式，所述阻挡层710的厚度为2微米；所述焊接层720的厚度为3微米。
图案化的阻挡层710和焊接层720形成后，去除残余光致抗蚀剂层600；随后，刻蚀光致抗蚀剂层600非图形区覆盖的UBM层700；所述刻蚀方法可选用干式刻蚀法，例如反应离子刻蚀(RIE)。
最后，在焊接层720上形成焊料凸点800；所述焊接层720与焊料凸点800通过回流焊接方式连接后，焊盘200、UBM层700、阻挡层710、焊接层720以及焊料凸点800共同组成焊料凸块；进而所述晶片100可通过所述焊料凸块与外界电路连接；焊料凸点800的制造可采用电镀、焊膏印刷、化学镀以及蒸发等方法；焊料凸点800材料可选用PbSn合金、高铅合金、锡的无铅合金等。
图11至图20所示为说明本发明焊料凸块第二实施方式的制造过程剖面图；如图所示，对晶片100进行预处理后，晶片上形成焊盘200和保护层300；所述保护层300具有一开口区400，所述开口区400用以露出焊盘200表面；由于特殊尺寸要求以及重新布线等需要，在淀积UBM层700之前，需预先在保护层300之上涂覆一层的缓冲层500；所述缓冲层500用以释放焊接过程中出现的多余应力并可满足特殊尺寸要求以及重新布线的需要；所述缓冲层500与保护层300具有相同的开口区400；继而在所述缓冲层500之上利用实施方式一所述方法逐层形成所述UBM层700、阻挡层710、焊接层720及焊料凸点800；所述焊盘200、UBM层700、阻挡层710、焊接层720及焊料凸点800共同组成焊料凸块；所述缓冲层500材料可选用聚酰亚胺(Polyimide)、苯并环丁烯(BCB)或聚对苯撑苯并双恶唑(PBO)等绝缘树脂材料；所述缓冲层500可通过刻蚀等方式形成开口区；所述缓冲层500厚度根据实际需要选择；所述缓冲层500可保留至最终的电子整机产品中。
图21至图22所示为本发明焊料凸块第三实施方式的结构示意图；如图所示，在形成阻挡层710及焊接层720之前，需在所述UBM层700之上涂覆一光致抗蚀剂层600，并将此光致抗蚀剂层600图案化，形成露出局部UBM层700的图形区，所述光致抗蚀剂层600的图形区暴露出的局部UBM层700可以是UBM层700表面的任何区域，不仅限于焊盘200的正上方区域；所述露出的非焊盘200正上方区域的局部UBM层700的图形区与焊盘200通过引线730相连；所述引线730材料为Cu；所述引线730与焊盘200之间经过防扩散处理；所述引线730粘附于所述保护层300或缓冲层500之上；继而在所述光致抗蚀剂层600的图形区内、UBM层700之上电镀阻挡层710与焊接层720；移除光致抗蚀剂层600后，在非图形区涂覆一层缓冲层材料使引线与外界隔离；继而可按照实施例一和实施例二所述方法形成焊料凸块，并借以在晶片100与外界电路之间形成牢固的物理连接。
图23所示为本发明焊料凸块第四实施方式的结构示意图；如图23所示，所述焊料凸块包括顺次相接的焊盘200、阻挡层710、焊接层720及焊料凸点800；所述焊盘200附着于所述晶片100上；所述晶片100之上、焊盘200四周沉积有保护层300；所述保护层300具有一开口区400，所述开口区400用以露出焊盘200表面；所述焊盘200材料为Cu；所述保护层300材料为沉积的氮化硅(Si3N4)、氧化硅(SiO2)以及氮氧化硅(SiON)等；所述沉积方法为溅射、电镀或其它方法。
在带有焊盘200及保护层300的晶片100上涂覆一光致抗蚀剂层600，并将所述光致抗蚀剂层600图案化以形成图形区；所述图形区位于焊盘200正上方区域；所述光致抗蚀剂层600图案化形成的图形区内的光致抗蚀剂经过显影工序被移除，所述图形区内暴露区域为焊盘200表面；在所述图形区内、焊盘200表面之上沉积一阻挡层710；进而在所述图形区内、阻挡层710之上沉积一焊接层720；所述光致抗蚀剂层600的厚度范围在5～10微米之间；所述阻挡层710材料为Ni；所述焊接层720材料为Cu；所述阻挡层710的厚度范围在1～2微米之间；所述焊接层720的厚度范围在0.5～3微米之间；所述沉积方法选用电镀法。作为本发明的实施方式，所述阻挡层710的厚度为2微米；所述焊接层720的厚度为3微米。图案化的阻挡层710和焊接层720形成后，去除残余光致抗蚀剂层600；随后，刻蚀光致抗蚀剂层600非图形区覆盖的UBM层700；所述刻蚀方法可选用干式刻蚀法。
最后，在焊接层720上形成焊料凸点800；所述焊接层720与焊料凸点800通过回流焊接方式连接后，焊盘200、阻挡层710、焊接层720以及焊料凸点800共同组成焊料凸块；进而所述晶片100可通过所述焊料凸块与外界电路连接；焊料凸点800的制造可采用电镀、焊膏印刷、化学镀以及蒸发等方法；焊料凸点800材料可选用PbSn合金、高铅合金、锡的无铅合金等。
图24所示为本发明焊料凸块第五实施方式的结构示意图；如图24所示，对晶片100进行预处理后，晶片上形成焊盘200和保护层300；所述保护层300具有一开口区400，所述开口区400用以露出焊盘200表面；由于特殊尺寸要求以及重新布线等需要，在淀积阻挡层710之前，需预先在保护层300之上涂覆一层的缓冲层500；所述缓冲层500用以释放焊接过程中出现的多余应力并可满足特殊尺寸要求以及重新布线的需要；所述缓冲层500与保护层300具有相同的开口区400；继而在所述缓冲层500之上利用实施方式四所述方法逐层形成所述阻挡层710、焊接层720及焊料凸点800；所述焊盘200、阻挡层710、焊接层720及焊料凸点800共同组成焊料凸块；所述缓冲层500材料可选用聚酰亚胺(Polyimide)、苯并环丁烯(BCB)或聚对苯撑苯并双恶唑(PBO)等绝缘树脂材料；所述缓冲层500可通过刻蚀等方式形成开口区；所述缓冲层500厚度按实际需要选择；所述缓冲层500可保留至最终的电子整机产品中。
图25至图26所示为本发明焊料凸块第六实施方式的结构示意图；如图所示，在形成阻挡层710及焊接层720之前，需在所述焊盘200和保护层300之上涂覆一光致抗蚀剂层600，并将此光致抗蚀剂层600图案化以形成图形区，所述光致抗蚀剂层600的图形区暴露出的局部区域可以是焊盘200和保护层300表面的任何区域，不仅限于焊盘200的正上方区域；所述露出的非焊盘200正上方区域的图形区与焊盘200通过引线730相连；所述引线730材料为Cu；所述引线730粘附于所述保护层300或缓冲层500之上；继而在所述光致抗蚀剂层600的图形区内、焊盘200和保护层300之上电镀阻挡层710与焊接层720；移除光致抗蚀剂层600后，在非图形区涂覆一层缓冲层材料使引线与外界隔离；继而可按照实施例四和实施例五所述方法形成焊料凸块，并借以在晶片100与外界电路之间形成牢固的物理连接。
所述焊料凸点800以焊接方式与焊接层720形成连接后，由于焊接时的高温作用，焊料凸点800材料易与焊接层720材料发生化学反应生成二相合金，所述二相合金在焊接层720内具有较强的扩散能力，在扩散至焊接层720与阻挡层710之交界处时，继而与阻挡层710反应生成三相合金；所述二相合金及三相合金在阻挡层710中的扩散能力较弱，即所述阻挡层710保护了所述二相合金及三相合金不会以杂质形式继续向下层扩散。
图27所示为焊料凸块形成后，阻挡层710与焊接层720交界处剖面的结构示意图；如图27所示，在焊接层720内接近阻挡层710区域积聚了一定厚度的二相合金810，在焊接层720与阻挡层710的交界处，存在一层三相合金820层；所述二相合金810为Cu6Sn5，所述三相合金820为(CuNi)6Sn5。
采用本发明公开的焊料凸块及其制造方法，焊料凸块中UBM层总厚度有所减小，Cr/Cu/Ni/Cu、Cr/CrCu/Cu/Ni/Cu、Ti/Cu/Ni/Cu、TiW/Cu/Ni/Cu以及Ta/Cu/Ni/Cu多层材料间以及所述多层材料与连接体间物理性质匹配性良好，保证了所述焊料凸块的体积满足整体封装的要求同时保证所述焊料凸块可在晶片100与外界电路间提供可靠的物理连接。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (34)

1.一种焊料凸块，其特征在于，包括：在晶片(100)表面形成的焊盘(200)；在所述焊盘(200)上依次形成的UBM层(700)、阻挡层(710)、焊接层(720)；以及形成于所述焊接层(720)上的焊料凸点(800)；所述UBM层(700)具有多层结构；所述UBM层(700)的最下层与焊盘(200)相连，其最上层与阻挡层(710)相连，所述UBM层(700)厚度范围为0.3～0.5微米。
2.根据权利要求1所述的焊料凸块，其特征在于：所述焊盘(200)材料为AL或Cu。
3.根据权利要求1所述的焊料凸块，其特征在于：所述UBM层(700)包括逐层沉积的Cr/Cu、Cr/CrCu/Cu、Ti/Cu、TiW/Cu或Ta/Cu。
4.根据权利要求2所述的焊料凸块，其特征在于：所述UBM层(700)形成于焊盘(200)上。
5.根据权利要求2所述的焊料凸块，其特征在于：所述UBM层(700)与焊盘(200)通过引线(730)连接。
6.根据权利要求5所述的焊料凸块，其特征在于：所述引线(730)材料为Cu。
7.根据权利要求1所述的焊料凸块，其特征在于：所述阻挡层(710)材料为Ni。
8.根据权利要求7所述的焊料凸块，其特征在于：所述阻挡层(710)厚度范围为1～2微米。
9.根据权利要求1所述的焊料凸块，其特征在于：所述焊接层(720)材料为Cu。
10.根据权利要求9所述的焊料凸块，其特征在于：所述焊接层(720)厚度范围为0.5～3微米。
11.根据权利要求1所述的焊料凸块，其特征在于：所述焊料凸点(800)材料为PbSn合金、高铅合金或锡的无铅合金中的一种材料。
12.一种焊料凸块制造方法，其特征在于，包括：
a.在晶片(100)上形成焊盘(200)和保护层(300)；
b.在所述焊盘(200)和保护层(300)上形成一UBM层(700)，所述UBM层(700)厚度范围为0.3～0.5微米；
c.在所述UBM层(700)上涂覆一光致抗蚀剂层(600)，并图案化所述光致抗蚀剂层(600)形成露出局部UBM层的图形区；
d.在所述图形区内、UBM层(700)上形成一阻挡层(710)；
e.在所述图形区内、阻挡层(710)上形成一焊接层(720)；
f.移除所述光致抗蚀剂层(600)，并刻蚀所述UBM层(700)；
g.在所述焊接层(720)上形成焊料凸点(800)。
13.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述保护层(300)具有一开口区(400)，所述开口区(400)用以露出焊盘(200)表面。
14.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述UBM层(700)形成于焊盘(200)上。
15.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述UBM层(700)与保护层(300)之间形成有第一缓冲层(500)。
16.根据权利要求15所述的焊料凸块制造方法，其特征在于：所述UBM层(700)与焊盘(200)通过引线(730)连接，所述引线(730)粘附于所述保护层(300)或第一缓冲层(500)之上；所述引线(730)通过第二缓冲层(500)于外界隔离。
17.根据权利要求16所述的焊料凸块制造方法，其特征在于：所述引线(730)材料为Cu。
18.根据权利要求17所述的焊料凸块制造方法，其特征在于：所述第一缓冲层(500)具有与保护层(300)相同的开口区(400)且完全覆盖于所述保护层(300)上。
19.根据权利要求13所述的焊料凸块制造方法，其特征在于：所述开口区(400)通过刻蚀方式形成。
20.根据权利要求16所述的焊料凸块制造方法，其特征在于：所述UBM层(700)材料为Cr/Cu、Cr/CrCu/Cu、Ti/Cu、TiW/Cu或Ta/Cu。
21.根据权利要求17所述的焊料凸块制造方法，其特征在于：所述缓冲层(500)材料为绝缘材料。
22.根据权利要求21所述的焊料凸块制造方法，其特征在于：所述绝缘材料为聚酰亚胺(Polyimide)、苯并环丁烯(BCB)或聚对苯撑苯并双恶唑(PBO)等。
23.根据权利要求20所述的焊料凸块制造方法，其特征在于：所述UBM层(700)通过溅射方法形成。
24.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述光致抗蚀剂层(600)厚度为5～10微米。
25.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述光致抗蚀剂层(600)的图形区暴露出的局部UBM层(700)为UBM层(700)表面的任何区域。
26.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述光致抗蚀剂层(600)的图形区暴露出的局部UBM层(700)为焊盘(200)的正上方区域。
27.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述阻挡层(710)材料为Ni。
28.根据权利要求27所述的焊料凸块制造方法，其特征在于：所述阻挡层(710)厚度范围为1～2微米。
29.根据权利要求28所述的焊料凸块制造方法，其特征在于：所述阻挡层(710)通过电镀方法形成。
30.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述焊接层(720)材料为Cu。
31.根据权利要求30所述的焊料凸块制造方法，其特征在于：所述焊接层(720)厚度范围为0.5～3微米。
32.根据权利要求31所述的焊料凸块制造方法，其特征在于：所述焊接层(720)通过电镀方法形成。
33.根据权利要求12所述的焊料凸块制造方法，其特征在于：刻蚀所述UBM层(700)的方法为干式刻蚀法。
34.根据权利要求12所述的焊料凸块制造方法，其特征在于：所述焊料凸点(800)材料为PbSn合金、高铅合金或锡的无铅合金中的一种材料。
CNB2006100275885A 2006-06-12 2006-06-12 焊料凸块及其制造方法 Expired - Fee Related CN100517671C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100275885A CN100517671C (zh) 2006-06-12 2006-06-12 焊料凸块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100275885A CN100517671C (zh) 2006-06-12 2006-06-12 焊料凸块及其制造方法

Publications (2)

Publication Number Publication Date
CN101090099A CN101090099A (zh) 2007-12-19
CN100517671C true CN100517671C (zh) 2009-07-22

Family

ID=38943356

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100275885A Expired - Fee Related CN100517671C (zh) 2006-06-12 2006-06-12 焊料凸块及其制造方法

Country Status (1)

Country Link
CN (1) CN100517671C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496603A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种芯片级封装结构

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894766B (zh) * 2009-05-22 2012-05-23 中芯国际集成电路制造(上海)有限公司 焊料凸块制作方法
CN102005396B (zh) * 2009-08-28 2012-12-05 中芯国际集成电路制造(上海)有限公司 凸点制作方法以及凸点结构
US8283781B2 (en) * 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
CN102218577B (zh) * 2011-05-09 2016-08-03 三星半导体(中国)研究开发有限公司 感应加热钎焊的磁性柱状焊盘结构及焊接方法
CN102437065A (zh) * 2011-12-19 2012-05-02 南通富士通微电子股份有限公司 高可靠芯片级封装方法
CN102496605B (zh) * 2011-12-19 2014-11-12 南通富士通微电子股份有限公司 一种圆片级封装结构
CN102496584A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种焊料凸点的形成方法
CN102496580B (zh) * 2011-12-19 2016-02-03 南通富士通微电子股份有限公司 一种焊料凸点的形成方法
CN102437066A (zh) * 2011-12-19 2012-05-02 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装方法
CN102496585A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种新型圆片级封装方法
CN102496606B (zh) * 2011-12-19 2014-11-12 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN102446780A (zh) * 2011-12-19 2012-05-09 南通富士通微电子股份有限公司 一种圆片级封装方法
TWI490994B (zh) * 2012-09-03 2015-07-01 矽品精密工業股份有限公司 半導體封裝件中之連接結構
CN103258805B (zh) * 2013-04-17 2015-11-25 南通富士通微电子股份有限公司 半导体器件芯片级封装结构
CN104465574B (zh) * 2013-09-12 2017-09-26 中国科学院金属研究所 一种以FeP合金作为接焊层的凸点封装结构
CN104201118A (zh) * 2014-08-26 2014-12-10 南通富士通微电子股份有限公司 芯片级封装方法
CN104332418B (zh) * 2014-08-26 2017-05-24 通富微电子股份有限公司 芯片级封装方法
CN106129038A (zh) * 2016-07-14 2016-11-16 成都芯源系统有限公司 集成电路芯片及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496603A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 一种芯片级封装结构

Also Published As

Publication number Publication date
CN101090099A (zh) 2007-12-19

Similar Documents

Publication Publication Date Title
CN100517671C (zh) 焊料凸块及其制造方法
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
CN101138084B (zh) 具有覆在聚合体层上的隆起的半导体器件封装
US8742580B2 (en) Method of wire bonding over active area of a semiconductor circuit
KR100772920B1 (ko) 솔더 범프가 형성된 반도체 칩 및 제조 방법
US20080169539A1 (en) Under bump metallurgy structure of a package and method of making same
US7906425B2 (en) Fluxless bumping process
US20080050905A1 (en) Method of manufacturing semiconductor device
US9373596B2 (en) Passivated copper chip pads
US20080251927A1 (en) Electromigration-Resistant Flip-Chip Solder Joints
CN105390473A (zh) 集成电路装置及封装组件
KR20040012877A (ko) 반도체 장치 및 그 제조 방법
CN102237317A (zh) 集成电路元件与封装组件
CN102222647A (zh) 半导体裸片及形成导电元件的方法
US8367543B2 (en) Structure and method to improve current-carrying capabilities of C4 joints
US20080251916A1 (en) UBM structure for strengthening solder bumps
CN100474542C (zh) 形成导电凸块的方法及其结构
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
US6774026B1 (en) Structure and method for low-stress concentration solder bumps
CN101194361A (zh) 层序列及制造层序列的方法
CN100541751C (zh) 晶圆结构及其形成方法
CN102496603A (zh) 一种芯片级封装结构
JPS6112047A (ja) 半導体装置の製造方法
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111109

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

Effective date of registration: 20111109

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20190612

CF01 Termination of patent right due to non-payment of annual fee