CN100474542C - 形成导电凸块的方法及其结构 - Google Patents

形成导电凸块的方法及其结构 Download PDF

Info

Publication number
CN100474542C
CN100474542C CNB2006100902966A CN200610090296A CN100474542C CN 100474542 C CN100474542 C CN 100474542C CN B2006100902966 A CNB2006100902966 A CN B2006100902966A CN 200610090296 A CN200610090296 A CN 200610090296A CN 100474542 C CN100474542 C CN 100474542C
Authority
CN
China
Prior art keywords
layer
photoresist layer
projection
lower metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100902966A
Other languages
English (en)
Other versions
CN101106096A (zh
Inventor
谢爵安
戴豊成
吴世英
陈世光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2006100902966A priority Critical patent/CN100474542C/zh
Publication of CN101106096A publication Critical patent/CN101106096A/zh
Application granted granted Critical
Publication of CN100474542C publication Critical patent/CN100474542C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成导电凸块的方法及其结构。该形成导电凸块的方法包括：首先提供一晶片，晶片具有复数个焊垫。接着，在焊垫上形成一凸块下金属层。然后，在晶片上涂布具有导电性的一第一光阻层，第一光阻层覆盖凸块下金属层。接着，在第一光阻层上涂布一第二光阻层。然后，至少去除部分的第二光阻层以形成一开口，开口位于凸块下金属层的上方。其中，第一光阻层与凸块下金属层保持电性连接。接着，利用电镀法在开口中形成一焊锡层。然后，去除焊锡层所在区域以外的第一光阻层及第二光阻层。

Description

形成导电凸块的方法及其结构
技术领域
本发明涉及一种形成导电凸块的方法及其结构，特别涉及一种利用电镀法形成导电凸块的方法及其结构。
背景技术
随着科技的日新月异和半导体产业的高度发展，利用半导体组件所组成的电子产品，已成为现代人们日常生活中不可或缺的工具。为了跟随电子产品迈向轻薄短小设计的潮流，半导体封装技术也相对地开发出许多高密度的半导体封装形式，例如覆晶(flip-chip)封装件。覆晶封装(Flip chip in Package)工艺具有良好电器特性、高输出/输入接点密度，且能缩小IC尺寸增加每片晶片(Wafer)产出，已被看好为未来极具潜力的构装方式。在覆晶技术中，凸块的制作(Bumping)成为覆晶技术的成败关键。
请参考图1A～1H，其表示传统形成导电凸块的方法流程图，其详细步骤描述如下。首先，提供如图1A所示的一晶片(Wafer)10，晶片10表面具有焊垫11。一保护层20覆盖在焊垫11及晶片的表面，并露出焊垫11。接着，全面沉积如图1B所示的一凸块下金属层30(Under-bump metallurgy layer，UBM layer)。然后在凸块下金属层30上涂布如图1C所示的一光阻层40。接着，图案化后的光阻层40，并露出焊垫11上方如图1D所示的一开口60。然后，利用电镀法在开口60中形成如图1E所示的一焊锡层50。接着，移除光阻层40，露出如图1F所示的焊锡层50。如图1G所示，然后蚀刻暴露在焊锡层50以外的凸块下金属层30。由于在蚀刻的过程中焊锡层50会遭到破坏与氧化，因此必须在此步骤中更需要进行焊锡层50表面氧化物剥离工艺。之后，进行回流焊工艺，以形成如图1H所示的一导电凸块51。
如上所述，在图1G中所进行的蚀刻工艺不仅去除凸块下金属层30，同时更侵蚀焊锡层50表面。造成焊锡层50表面形成氧化物，使得电性阻值偏高。因此，必须增加表面氧化物剥离工艺，造成工时与成本的浪费。并且在蚀刻工艺中，由于蚀刻的方向不一致，在焊锡层50下方周围的凸块下金属层30将发生侧向蚀刻30a。使得焊锡层50变的不稳固，而容易发生龟裂或剥离的状况。并且由于侧向蚀刻30a的情况发生在焊锡层50下方，并不易检测出是否已发生侧向蚀刻30a的情形，使得导电凸块51的质量稳定度不佳。
发明内容
本发明所要解决的技术问题在于提供一种在晶片上形成导电凸块的方法，可免去表面氧化物剥离的工艺并在形成焊锡层后其下方的凸块下金属层不须再进行蚀刻。此外，本发明所要解决的另一个技术问题在于提供一种经由上述导电凸块的方法所形成的导电凸块结构。
为解决上述在晶片上形成导电凸块的方法的技术问题，本发明所提供的方法包括：首先提供一晶片，晶片具有复数个焊垫。接着，在焊垫上形成一凸块下金属层。然后，在晶片上涂布具有导电性的一第一光阻层，第一光阻层覆盖凸块下金属层。接着，在第一光阻层上涂布一第二光阻层。然后，至少去除部分的第二光阻层以形成一开口，开口位于凸块下金属层的上方。其中，第一光阻层与凸块下金属层保持电性连接。接着，利用电镀法在开口中形成一焊锡层。然后，去除焊锡层所在区域以外的第一光阻层及第二光阻层。
为解决上述在晶片上形成导电凸块结构的技术问题，本发明所提供导电凸块结构包括一芯片、一焊垫、一保护层、一凸块下金属层、一导电性光阻层以及一导电凸块。焊垫设置在芯片上，保护层覆盖芯片并外露出焊垫。凸块下金属层设置在焊垫上，导电性光阻层设置在凸块下金属层上。导电凸块设置在导电性光阻层上。
本发明所提供的形成导电凸块之方法及其结构，通过先形成凸块下金属层，接着再利用具导电性的第一光阻层进行焊锡层的电镀。从而可避免蚀刻凸块下金属层时，焊锡层受到侵蚀而发生氧化。因此可免去表面氧化物剥离的工艺，减少了工时与成本的浪费。并且在形成焊锡层后，其下方的凸块下金属层并未再进行蚀刻。因此不会有侧向蚀刻问题发生，故可维护良好的导电凸块质量。
附图说明
图1A～1H表示传统形成导电凸块的方法流程图；
图2A～2F表示根据本发明图案化的凸块下金属层的制造流程图；
图2G～2L表示根据本发明之实施例一之形成导电凸块的方法流程图；
图3A～3D表示根据本发明之实施例二之形成导电凸块的方法流程图。
其中，附图标记说明如下：
10   晶片                                    11    焊垫
20   保护层                                  30    凸块下金属层
40   光阻层                                  40a   图案化后之光阻层
41   第一光阻层                              41a   图案化后之第一光阻层
41b  凸块下第一光阻层                        42    第二光阻层
42a  图案化后之第二光阻层                    43    第三光阻层
43a  图案化后之第三光阻层                    50    焊锡层
350  焊锡层                                  51    导电凸块
351  导电凸块                                60    开口
61   开口                                    361   开口
D30  直径                                    D41a  直径
具体实施方式
第一实施例
请参照图2A至图2F，其表示根据本发明较佳实施例之图案化之凸块下金属层的制造流程图。首先，如图2A所示，提供一晶片，该晶片具有多个焊垫11，焊垫11设置在晶片(Wafer)10上方，并且提供一个不具导电性质的保护层20覆盖在焊垫11以及晶片10的上方。其中，焊垫11暴露出欲电性连接的部分区域，晶片10内部的线路利用焊垫11与外部电路连接。首先，在保护层20及焊垫11上方，全面沉积如图2B所示的凸块下金属层30(Under-bumpmetallurgy layer，UBM layer)。凸块下金属层30可采用溅镀的方式形成并且选自于钛(Ti)、铬铜(CrCu)、铜(Cu)、铝(Al)和镍钒(NiV)组成的物质组中选择的一种物质。接着，在该凸块下金属层30上涂布如图2C所示的第三光阻层43。然后进行曝光、显影工艺以图案化第三光阻层43，并暴露出焊垫11上方以外区域，以形成如图2D所示的图案化后的第三光阻层43a。此时，图案化后的第三光阻层43a遮蔽焊垫11上方区域的凸块下金属层30。接着，利用图案化后的光阻层43a的遮蔽，蚀刻暴露出的该凸块下金属层30。在焊垫11上方形成如图2E所示的图案化后的凸块下金属层30。之后，移除图案化后的第三光阻层43a，则完成如图2F所示的图案化的凸块下金属层30。至此，完成一个图案化的凸块金属层之制造流程。
请参照图2G至图2L，其表示根据本发明之实施例一的形成导电凸块的方法流程图。首先，在上述图2F所示的晶片10上整面涂布一个具有导电性的第一光阻层41，如图2G所示。其中，第一光阻层41含有导电性物质。
接着，请参考图2H，在第一光阻层41上整面涂布第二光阻层42。其中，第二光阻层42的厚度与欲形成的焊锡层50厚度大约相同。然后，进行曝光、显影工艺以图案化第一光阻层41及第二光阻层42。如图2I所示，图案化后的第一光阻层41及第二光阻层42暴露出凸块下金属层50上方的区域，形成一开口61。
其中，图案化后的第一光阻层41a仍然保持与凸块下金属层30电性连接，亦即图案化后的第一光阻层41的开口直径D41a小于凸块下金属层30的直径D30。由于图案化后的第一光阻层41a与凸块下金属层30保持电性连接，因此可通过图案化后的第一光阻层41a传送一电压至凸块下金属层30以进行电镀。并且在开口61中形成如图2J所示的一焊锡层50，其中焊锡层50选自于锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、磷(P)、铋(Bi)和锗(Ge)组成的物质组中选择的一种物质。
接着，去除图案化后的第一光阻层41a及图案化后的第二光阻层42a，留下如图2K所示的焊锡层50。然后，回流焊(Re-flow)焊锡层50，使得焊锡层50因为表面张力而变成球状，以形成如图2L所示的导电凸块51(Bump)。晶片10、焊垫11、凸块下金属层30及导电凸块51由下至上依序堆栈，并且保护层20覆盖晶片10并外露出焊垫11与凸块下金属层30连接。至此，完成图2A至图2L的形成导电凸块的方法。
第二实施例
请同时参考图2A至图2及图3A至图3D，图3A至图3D表示根据本发明之实施例二的形成导电凸块之方法流程图。本实施例之形成导电凸块的方法与第一实施例之形成导电凸块的方法不同处在于图案化第一光阻层及第二光阻层的步骤中，仅图案化第二光阻层42而保留第一光阻层41，其余相同之处并不再赘述。
图2H的步骤完成后进行曝光、显影工艺以图案化第二光阻层42。暴露出凸块下金属层30上方区域的第二光阻层42，形成图3A所示的图案化后的第二光阻层42a及一开口62，并保留第一光阻层41。
由于第一光阻层41与凸块下金属层30保持电性连接，因此可通过第一光阻层41传送一电压至凸块下金属层30以进行电镀。并且在开口361中形成如图3B所示的一焊锡层350。
然后，去除图案化后的第二光阻层42a及焊锡层50所在区域以外的第一光阻层41，留下如图3C所示的焊锡层50及凸块下第一光阻层41b。
接着，回流焊焊锡层350，使得焊锡层350因表面张力而变成球状，以形成如图3D所示的焊接凸块351。晶片10、焊垫11、凸块下金属层30、凸块下第一光阻层41b及导电凸块351由下至上依序堆栈，且保护层20覆盖晶片10并外露出焊垫11与凸块下金属层30连接。至此，完成图2A至图2H及图3A至图3D的形成导电凸块之方法。
本发明上述实施例所揭露的形成导电凸块的方法及其结构，通过先形成凸块下金属层，接着再利用具导电性的第一光阻层进行焊锡层的电镀。可避免蚀刻凸块下金属层时，焊锡层受到侵蚀而发生氧化。因此可免去表面氧化物剥离的工艺，减少了工时与成本的浪费。并且在形成焊锡层后，其下方的凸块下金属层并未再进行蚀刻。因此不会有侧向蚀刻的问题发生，故可维护良好的导电凸块质量。
以上所述仅为本发明其中的较佳实施例而已，并非用来限定本发明的实施范围；即凡依本发明权利要求所作的均等变化与修饰，皆为本发明专利范围所涵盖。

Claims (10)

1、一种在晶片(Wafer)上形成导电凸块(Bump)的方法，其特征在于，该形成方法包括以下步骤：
提供一晶片，该晶片具有复数个焊垫；
在该焊垫上方区域上形成一凸块下金属层(Under-bump metallurgy layer，UBM layer)；
在该晶片上涂布具有导电性的一第一光阻层，该第一光阻层覆盖该凸块下金属层，其中该第一光阻层含有导电性物质；
在该第一光阻层上涂布一第二光阻层；
至少去除部分的该第二光阻层，以在该凸块下金属层的上方形成一开口，并且该第一光阻层与该凸块下金属层保持电性连接；
利用电镀法在该开口中形成一焊锡层；以及
去除该焊锡层所在区域以外的该第一光阻层及该第二光阻层。
2、如权利要求1所述的晶片上形成导电凸块的方法，其特征在于，在至少去除部分的该第二光阻层以形成该开口的步骤中，包括去除部分的该第一光阻层及部分的该第二光阻层，以形成该开口暴露出该凸块下金属层，并且该第一光阻层与该凸块下金属层保持电性连接。
3、如权利要求1所述的晶片上形成导电凸块的方法，其特征在于，在至少去除部分的该第二光阻层以形成该开口的步骤中，仅去除部分的该第二光阻层以形成该开口，并保留该第一光阻层。
4、如权利要求1所述的晶片上形成导电凸块的方法，其特征在于，在利用电镀法形成一焊锡层的步骤中，系通过该第一光阻层传送一电压至该凸块下金属层以进行电镀。
5、如权利要求1所述的晶片上形成导电凸块的方法，其特征在于，该形成方法进一步包括：
进行回流焊，以形成一导电凸块。
6、如权利要求1所述的晶片上形成导电凸块的方法，其特征在于，形成该凸块下金属层的该步骤包括：
全面沉积一凸块下金属层覆盖在该晶片的表面；
在该凸块下金属层上涂布一第三光阻层；
图案化该第三光阻层，并露出部分该凸块下金属层；
蚀刻暴露出该凸块下金属层，以形成图案化的该凸块下金属层；以及
移除该第三光阻层。
7、如权利要求1所述的晶片上形成导电凸块的方法，其特征在于，该凸块下金属层选自于钛(Ti)、铬铜(CrCu)、铜(Cu)、铝(Al)和镍钒(NiV)组成的物质组中选择的一种物质。
8、如权利要求1所述的晶片上形成导电凸块的方法，其特征在于，该焊锡层选自于锡(Sn)、铅(Pb)、银(Ag)、铜(Cu)、磷(P)、铋(Bi)和锗(Ge)组成的物质组中选择的一种物质。
9、一种导电凸块结构，其特征在于，该导电凸块包括：
一芯片；
一焊垫，设置在该芯片上；
一保护层，覆盖该芯片并外露出该焊垫；
一凸块下金属层，设置在该焊垫上；
一导电性光阻层，设置在该凸块下金属层上；以及
一导电凸块，设置在该导电性光阻层上。
10、如权利要求9所述的导电凸块结构，其特征在于，该导电性光阻含有导电性物质。
CNB2006100902966A 2006-07-11 2006-07-11 形成导电凸块的方法及其结构 Active CN100474542C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100902966A CN100474542C (zh) 2006-07-11 2006-07-11 形成导电凸块的方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100902966A CN100474542C (zh) 2006-07-11 2006-07-11 形成导电凸块的方法及其结构

Publications (2)

Publication Number Publication Date
CN101106096A CN101106096A (zh) 2008-01-16
CN100474542C true CN100474542C (zh) 2009-04-01

Family

ID=38999915

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100902966A Active CN100474542C (zh) 2006-07-11 2006-07-11 形成导电凸块的方法及其结构

Country Status (1)

Country Link
CN (1) CN100474542C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894766B (zh) * 2009-05-22 2012-05-23 中芯国际集成电路制造(上海)有限公司 焊料凸块制作方法
US8445375B2 (en) * 2009-09-29 2013-05-21 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component
TW201250959A (en) * 2011-05-05 2012-12-16 Siliconware Precision Industries Co Ltd Semiconductor structure and fabrication method thereof
CN102543930A (zh) * 2012-02-03 2012-07-04 昆山美微电子科技有限公司 电铸晶圆凸块
CN103809103B (zh) * 2012-11-08 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
CN117497483B (zh) * 2023-12-27 2024-04-12 日月新半导体(昆山)有限公司 集成电路制造方法以及集成电路装置

Also Published As

Publication number Publication date
CN101106096A (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
CN100517671C (zh) 焊料凸块及其制造方法
CN1988143B (zh) 半导体器件及其制造方法
CN100385642C (zh) 垫重分布层与铜垫重分布层的制造方法
CN102820290B (zh) 封装集成电路的连接件设计
US8723322B2 (en) Method of metal sputtering for integrated circuit metal routing
EP0690504B1 (en) Solder terminal and method of fabricating it
US6642136B1 (en) Method of making a low fabrication cost, high performance, high reliability chip scale package
US7906425B2 (en) Fluxless bumping process
CN1096110C (zh) 含有钛阻挡层的焊料凸点结构及其形成方法
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
CN100474542C (zh) 形成导电凸块的方法及其结构
EP3220416A1 (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
US20060234489A1 (en) Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes
JP2007317979A (ja) 半導体装置の製造方法
CN1315158C (zh) 选择性电镀半导体器件的输入/输出焊盘的方法
US6943101B2 (en) Manufacturing of a corrosion protected interconnect on a substrate
US7651937B2 (en) Bumping process and structure thereof
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
US6916732B2 (en) Method of forming bumps
US5895226A (en) Method of manufacturing semiconductor device
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
CN100541751C (zh) 晶圆结构及其形成方法
CN100593239C (zh) 芯片及其制造方法
CN1243374C (zh) 利用图案化金属结构增加氮化硅表面粘着度的方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant