CN100505288C - 包括将电极连接到衬底内的其它导电元件的导电元件的电子器件及其形成工艺 - Google Patents

包括将电极连接到衬底内的其它导电元件的导电元件的电子器件及其形成工艺 Download PDF

Info

Publication number
CN100505288C
CN100505288C CNB200580045246XA CN200580045246A CN100505288C CN 100505288 C CN100505288 C CN 100505288C CN B200580045246X A CNB200580045246X A CN B200580045246XA CN 200580045246 A CN200580045246 A CN 200580045246A CN 100505288 C CN100505288 C CN 100505288C
Authority
CN
China
Prior art keywords
conducting element
electrode
organic layer
electronic device
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200580045246XA
Other languages
English (en)
Other versions
CN101091254A (zh
Inventor
俞钢
S·帕卡什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN101091254A publication Critical patent/CN101091254A/zh
Application granted granted Critical
Publication of CN100505288C publication Critical patent/CN100505288C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H10K50/156—Hole transporting layers comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种电子器件包括包含像素驱动电路、第一导电元件和第二导电元件的衬底。第一和第二导电元件被分隔开，第一导电元件连接到像素驱动电路，而第二导电元件可以是输电线的一部分。该电子器件也包括一电子元件，该电子元件包括：与第一导电元件接触的第一电极；连接到第二导电元件但不与其接触的第二电极；以及位于第一和第二电极之间的有机层。该电子器件也包括连接到第二电极和第二导电元件并且与第二导电元件接触的第三导电元件。在一个实施例中，用于形成此电子器件的工艺在去除第一有机层的多个部分时将第二电极用作硬膜。

Description

包括将电极连接到衬底内的其它导电元件的导电元件的电子器件及其形成工艺
技术领域
本发明一般涉及有机电子器件，尤其涉及包括将电极连接到衬底内的其它导电元件的导电元件的电子器件及其形成工艺。
背景技术
包括有机电子器件的电子设备被越来越广泛地用于日常生活中。有机电子器件的示例包括有机发光二极管(“OLED”)。作为电子元件示例的OLED可用于无源矩阵显示器和有源矩阵显示器中。在有源阵列显示器内形成连接要比无源矩阵显示器复杂，因为像素驱动电路位于阵列内。对有机阵列OLED显示器的常规设计包括向阵列内的电子元件提供Vss的共阴极。共阴极设计使连接变得复杂，因为与用于选择(扫描)线、数据线和Vdd线的连接相比，Vss连接可处于相对像素驱动电路显著不同的高度。
Vss线可设置于衬底之上或之内。阴极与Vss线之间的连接可结合到封装设计中。然而，这种设计可使封装复杂得多，并且在制造使空气、水和其它污染物远离电子器件内的OLED和电路的适当密封时降低了制造毛利。
发明内容
一电子器件包括包含第一像素驱动电路、第一导电元件和第二导电元件的衬底。第一和第二导电元件彼此分隔开，第一导电元件连接到第一像素驱动电路，而第二导电元件是输电线的一部分。该电子器件也包括第一电子元件，该第一电子元件包括与第一导电元件接触的第一电极，连接到第二导电元件但不与其接触的第二电极，以及位于第一和第二电极之间的有机层。该电子器件也包括连接到第二电极和第二导电元件、并且与第二导电元件接触的第三导电元件。
在一个实施例中，用于形成电子器件的工艺包括在衬底内的第一导电元件之上形成第一电极。该衬底包括第一像素驱动电路、第一导电元件和第二导电元件。第一和第二导电元件彼此分隔开。第一导电元件连接到第一像素驱动电路，而第二导电元件是输电线的一部分。该工艺也包括在第一和第二电极之上形成第一有机层，并且在该第一有机层之上形成一第二电极，其中该第二电极并不位于第二导电元件之上。该工艺还包括去除第一有机层未被第二电极覆盖的外露部分，以便暴露第二导电元件。该工艺还包括形成连接到第二电极和第二导电元件、并且与第二导电元件接触的第三导电元件。
以上一般描述和以下详细描述仅仅是示例性和说明性的，而不对所附权利要求中定义的本发明作出限制。
附图说明
本发明在附图中作为示例示出而非限制。
图1包括电子器件内的阵列的一部分的电路图。
图2和3分别包括在形成用于像素驱动电路和Vdd线的外露导电元件的开口之后的衬底的一部分的平面图和横截面视图的示例。
图4和5分别包括图2和3的衬底在形成第一电极之后的平面图和横截面视图的示例。
图6包括图4和5的衬底在形成有机层之后的横截面视图的示例。
图7和8分别包括图6的衬底在形成第二电极之后的平面图和横截面视图的示例。
图9和10分别包括图7和8的衬底在蚀刻有机层的一部分以形成通到导电元件的开口之后的平面图和横截面视图的示例。
图11包括图9和10的衬底在形成连接到第二电极和外露导电元件的至少一部分的导电元件之后的横截面视图的示例。
图12和13包括根据其它实施例的电子器件部分的横截面视图的示例。
本领域技术人员应当理解：图中示出的元件是为了简便和清晰起见，因而并不需要按比例来绘制。例如，图中一些元件的尺寸可相对于其它元件进行放大，以便有助于改善对本发明各实施例的理解。
具体实施方式
一电子器件包括包含第一像素驱动电路、第一导电元件和第二导电元件的衬底。第一和第二导电元件彼此分隔开，第一导电元件连接到第一像素驱动电路，而第二导电元件是输电线的一部分。该电子器件也包括第一电子元件，该第一电子元件包括与第一导电元件接触的第一电极，连接到第二导电元件但不与其接触的第二电极，以及位于第一和第二电极之间的有机层。该电子器件也包括连接到第二电极和第二导电元件、并且与第二导电元件接触的第三导电元件。
在另一个实施例中，衬底包括包含第一像素驱动电路的多个像素驱动电路。衬底也包括附加第一导电元件和附加第二导电元件。第一导电元件的每一个与第二导电元件的每一个分隔开。该电子器件包括包含第一电子元件的电子元件阵列。电子元件的每一个都包括与多个第一导电元件的至少之一接触的第一电极，以及连接到多个第二导电元件的至少之一、但不与任一第二导电元件接触的第二电极。有机层位于第一和第二电极之间。第三导电元件连接到第二电极和第二导电元件，并与多个第二导电元件的至少一部分接触。
在一个具体实施例中，电子元件包括沿着与第一电子元件相同的行或相同的列设置的第二电子元件。在另一个具体实施例中，电子元件包括沿着与第一电子元件不同的行和不同的列设置的第二电子元件。在又一个具体实施例中，第三导电元件与部分而非全部电子元件的第二电极接触。在再一个具体实施例中，第三导电元件基本上与阵列内的所有第二导电元件接触。
在又一个实施例中，第三导电元件与第二导电元件接触。在再一个实施例中，有机层包括位于第一和第二电极之间的导电部分，以及基本上防止第二导电元件和第三导电元件与该导电部分接触的电阻部分。在另一个实施例中，电子器件还包括使第三导电元件与有机层绝缘的侧壁隔板。
在又一个实施例中，有机层包括有机活性层。在一个具体实施例中，第一电子元件包括辐射发射电子元件或辐射响应电子元件。在另一个实施例中，输电线是Vdd线或Vss线。
在一个实施例中，用于形成电子器件的工艺包括在衬底内的第一导电元件之上形成第一电极。该衬底包括第一像素驱动电路、第一导电元件和第二导电元件。第一和第二导电元件彼此分隔开。第一导电元件连接到第一像素驱动电路，而第二导电元件是输电线的一部分。该工艺也包括在第一和第二电极之上形成第一有机层，并且在该第一有机层之上形成一第二电极，其中该第二电极并不位于第二导电元件之上。该工艺还包括去除第一有机层未被第二电极覆盖的外露部分，以便暴露第二导电元件。该工艺还包括形成连接到第二电极和第二导电元件、并且与第二导电元件接触的第三导电元件。
在另一个实施例中，去除第一有机层的外露部分形成与第二导电元件相邻的侧壁。该工艺还包括形成第一有机层的与侧壁相邻的电阻部分。在一个具体实施例中，形成第一有机层的电阻部分包括外露第一有机层以便进行干燥处理操作。
在又一个实施例中，该工艺还包括在去除了第一有机层的外露部分之后形成绝缘层。该工艺还包括各向异性地蚀刻绝缘层以便沿着第一有机层的外露部分的侧壁形成侧壁隔板。
在再一个实施例中，衬底包括包含第一像素驱动电路的多个像素驱动电路、附加第一导电元件和附加第二导电元件。第一导电元件的每一个与第二导电元件分隔开。该电子器件包括电子元件阵列且像素驱动电路位于该阵列内。形成第一电极包括在第一导电元件之上形成第一电极。形成第二电极包括在此第一有机层之上形成第二电极，其中该第二电极并不位于阵列内的任一第二导电元件之上。去除第一有机层的一部分包括去除有机层未被第二电极覆盖的部分，以便暴露第二导电元件。形成第三导电元件包括形成第三导电元件，从而使其连接到第二电极和第二导电元件，并且与多个第二导电元件的至少一部分接触。
在另一个实施例中，工艺还包括在形成第一电极之后、以及形成第二电极之前形成有机活性层。在一个具体实施例中，第一电子元件包括辐射发射电子元件或辐射响应电子元件。
在又一个实施例中，第三导电元件与第二电极接触。在另一个实施例中，输电线为Vdd线或Vss线。
根据以下详细说明书以及权利要求，本发明的其它特性和优点将变得显而易见。本详细说明书首先针对术语的定义和说明，接着是设计及制造工艺、其它实施例和优点。
1.术语的定义和说明
在提出以下所述的各实施例的细节之前，定义或说明一些术语。在本文中使用时，在涉及层或材料时术语“活性”旨在表示呈现电辐射或电磁特性的层或材料。活性层材料可发射辐射，或者在接收辐射时呈现出电子空穴对的浓度变化。
术语“阵列”、“外围电路”和“远程电路”旨在表示不同区域或元件。例如，阵列可包括元件中有序排列(通常由列和行指示)内的像素、单元或其它电子器件。这些电子器件可通过外围电路在该元件上进行本地控制，该外围电路可与阵列位于同一元件上，但在该阵列本身之外。远程电路通常远离外围电路，并可向阵列发送信号或从阵列接收信号(通常经由外围电路)。远程电路也可执行与阵列无关的功能。
术语“导电元件”旨在表示元件或结构，其中电流可无显著电位降地流过这些元件或结构。电极、端子和互连是导电元件的示例。
相关于电子元件、电路或其部分的术语“连接”旨在表示两个或多个电子元件、电路或至少一个电子元件和至少一个电路的任意组合不具有任何位于其间的中介电子元件。注意：这些电子元件、电路或其部分可彼此接触或不接触。寄生电阻、寄生电容或两者并不被认为是用于本定义目的的电子元件。在一个实施例中，当彼此电短接或基本上处于相同电压时，电子元件被连接。注意：这些电子元件可使用光纤线连接在一起，以允许光信号在这些电子元件之间传输。
术语“接触”旨在表示两个或多个对象物理地彼此触及。
术语“干燥处理操作”旨在表示不用液体进行的改变层、材料、元件或结构的化学或物理特性的工艺的一部分。干燥处理操作的一个示例包括干燥蚀刻、激光消融或其组合。
术语“电极”旨在表示被配置成在电子元件内运送载流子的元件或结构。例如，电极可以是阳极、阴极、电容电极、栅电极等。
术语“电子元件”旨在表示执行电气或电辐射(例如电光)功能的电路的最低级别单元。电子元件可包括晶体管、二极管、电阻器、电容器、电感器、半导体元件激光器、光学开关等。电子元件不包括寄生电阻(例如导线的电阻)或寄生电容(例如连接到不同电子元件的两个导电元件之间的电容耦合，其中这些导电元件之间的电容是非预期或附带的)。
术语“电子器件”旨在表示在适当地连接并提供适当的电位时，将共同执行一功能的电路、电子元件的集合，或者其组合。电子器件可包括或作为系统的一部分。电子器件的一个示例包括显示器、传感器阵列、计算机系统、航空电子系统、汽车、蜂窝式电话、其它消费或工业电子产品。
术语“绝缘”和其变体旨在表示具有基本上防止相当数量的电荷载流子流过这些材料、层、元件或结构的电气特性的材料、层、元件或结构。
术语“各向同性蚀刻”旨在表示从衬底的横截面视图来看，在垂直方向和水平方向上基本上相等地进行的蚀刻。术语“各向异性蚀刻”旨在表示在蚀刻相同材料时，与另一个方向相比，在一个方向上以显著较高速度进行的蚀刻。尽管没有蚀刻是完全各向同性或完全各向异性的，但是与另一个(各向异性或各向同性)相比，蚀刻往往呈现出更为显著的各向同性或各向异性。
术语“像素”旨在表示当显示器的用户进行观察时显示器最小的完整单元。术语“子像素”旨在表示组成像素的一部分而非全部的像素部分。在全彩显示器中，全彩像素可包括具有在红、绿和蓝光谱范围内的原色的三个子像素。单色显示器可包括像素但不包括子像素。
术语“像素驱动电路”旨在表示像素或子像素阵列内控制不超过一个像素的信号的电路。注意：在本说明书中使用时，控制仅一个子像素而非整个像素的信号的驱动电路仍称为像素驱动电路。
术语“输电线”旨在表示电子器件内设计成输送电源信号的一个或多个导电元件。该一个或多个导电元件基本上处于与电源信号相同的电压。输电线的一个示例包括Vdd线或Vss线。
术语“辐射发射元件”旨在表示在适当偏压时在目标波长或波长光谱下发射辐射的电子元件。辐射可落在可见光光谱内，或者落在可见光光谱之外(紫外线(“UV”)或红外线(“IR”))。发光二极管是辐射发射元件的一个示例。
术语“辐射响应元件”旨在表示可读出或响应于目标波长或波长光谱下的辐射的电子元件。该辐射可落在可见光光谱内，或者落在可见光光谱之外(UV或IR)。光电检测器、IR传感器、生物传感器或光伏电池是辐射响应元件的示例。
当涉及材料时，术语“电阻性”旨在表示具有介于导电元件与绝缘体之间的电阻性的材料。例如，电阻性材料具有在约10-2到10+4欧姆-厘米范围内的电阻率。
术语“侧壁隔板”旨在表示沿着开口的侧壁设置、用来将位于开口内的导电元件或电阻与沿着开口的侧壁设置的不同导电元件或电阻分隔开的结构。
术语“衬底”旨在表示可以是刚性或柔性、并可包括一种或多种材料的一个或多个层的工件，这些材料可包括但不限于：玻璃、聚合物、金属或陶瓷材料或者其组合。
当在本文中使用时，术语“包括”、“包含”、“具有”、“含有”或其任意组合都旨在涵盖非独占的包含。例如，包括一系列元素的工艺、方法、物品或装置并非必需仅限于这些元素，而是也可包括未明确列出的、或者这些工艺、方法、物品或装置所固有的其它元素。此外，除非明显声明相反意思，“或者”指“相容或”而非“异或”。例如，如果以下任一成立，则条件A或B满足：A成立(或存在)并且B不成立(或不存在)、A不成立(或不存在)并且B成立(或存在)、以及A和B都成立(或存在)。
另外，为了阐明目的并给出本发明的一般理解，采用“一”描述本发明的元素或元件。在本说明书中应当理解成包括一个或至少一个，并且单数也包括复数，除非另外清楚地表示其相反意思。
除非另外定义，本文所使用的所有科技术语具有如本发明所属领域中的普通技术人员所共知的相同含义。尽管本文描述用于本发明各实施例的适当方法和材料，或者制造或使用其的方法，但是也可使用与所述的那些类似或等效的其它方法和材料而不背离本发明的范围。本文所述的所有出版物、专利申请、专利、或其它参考文献都通过引用全部结合于此。在矛盾的情况下，以包括定义的本说明书为准。另外，材料、方法和示例是示例性的而非限制的。
与元素周期表内的列相对应的族序号使用如第81版(2000)的CRC HandbookofChemistry and Physics(CRC化学物理手册)中所见的“新命名法”规范。
在本文未描述的范围中，关于具体材料、处理方法和电路的许多细节是常规的，并且可在教科书以及有机发光二极管显示器、光电检测器和半导体元件领域内的其它原始资料中找到。
2.设计和制造工艺
图1包括包含像素102、104、106和108的电子器件100内的阵列的一部分的电路图。在另一个实施例中，像素102、104、106和108的每一个都可以是子像素。出于本说明书的目的将使用术语像素，但是本领域技术人员应当理解：本文所述的概念可延伸到像素中的子像素。如图1所示，像素102、104、106和108的每一个都包括包含选择晶体管122、储能电容器124和驱动晶体管126的像素驱动电路。选择晶体管122的栅电极连接到选择线142。在一个实施例中，选择线142根据时间启动，因此各条选择线142是扫描线。选择晶体管122的第一源极/漏极区连接到数据线144。选择晶体管122的第二源极/漏极区、储能电容器124的第一电极和驱动晶体管126的栅电极都彼此相连。驱动晶体管126的第一源极/漏极区连接到电子元件128的阳极。在一个实施例中，电子元件128是辐射发射元件，而在另一个实施例中，电子元件128是辐射响应元件。电子元件128的阴极连接到输电线，该输电线在本实施例中为Vss线148。储能电容器124的第二电极和驱动晶体管126的第二源极/漏极区都连接到另一条输电线，该输电线在本实施例中为Vdd线146。在阅读了本说明书之后，本领域技术人员应当理解：阵列可在一个或多个方向上延伸，并且可包括几乎任意有限数量的类似于图1所示的像素。
在其它实施例中，其它电子元件可替代或结合图1所示的电子元件使用。例如，一个或多个p-沟道晶体管可替代或结合图1所示的n-沟道晶体管使用。像素驱动电路内电子元件的确切类型和配置可高度易变，并且可选择成符合具体应用的需要或期望。在阅读了本说明书之后，本领域技术人员应当理解：电子元件128的阳极可连接到Vdd线146，而电子元件128的阴极可连接到驱动晶体管126的源极/漏极区。驱动晶体管126的源极/漏极区可连接到Vss线148。
以下描述根据图1所示电路图的电子器件100的设计和制造。在阅读了本说明书之后，本领域技术人员应当理解：本发明并不限于本文所述的具体电路图、设计和制造工艺。
图2和3分别包括在形成暴露第一和第二导电元件的开口之后的衬底的一部分的平面图和横截面视图的示例。参看图2，用一组虚线示出对应于像素102、104、106和108的区域，并且在像素102、104、106和108内用虚线框示出像素驱动电路242。第一导电元件位于开口244的底部，并且各自连接到底层像素驱动电路。第一导电元件是驱动晶体管126的第二源极/漏极区的一部分或者连接到其上。第二导电元件222位于开口224的底部。第二导电元件222是输电线的一部分，该输电线在本实施例中为Vss线148。参看作为从图2剖面线3-3处观看的横截面视图的图3，像素驱动电路242和第二导电元件222位于衬底300内。衬底300、包括第一导电元件的像素驱动电路242和第二导电元件222的每一个都包括材料并使用常规技术形成。在一个实施例中，衬底300是刚性的，而在另一个实施例中是柔性的。在一个具体实施例中，衬底300是透明的，并且包括与衬底300的其中形成电子器件的表面相反的用户侧302。
绝缘层320形成于衬底300、像素驱动电路242和第二导电元件222之上。绝缘层320可包括二氧化硅、氮化硅、有机绝缘材料或其任意组合。绝缘层320可通过使用常规技术的沉积来形成。绝缘层320具有足以使随后形成的电极或其它导电元件与衬底300内的底层电子元件绝缘的厚度。在一个实施例中，绝缘层320的厚度在约0.1-5.0微米的范围内。执行常规光刻操作以便在绝缘层320内形成开口224和244。在阅读了本说明书之后，本领域技术人员应当理解：可形成更多或更少的开口224或244。开口224、244或其组合的数量可包括每个像素或子像素一个开口、或者每组像素或子像素一个开口。例如，一个开口224可被用于包括红、绿和蓝子像素的一个像素。在另一个实施例中，用于每个像素或子像素的开口的数量可多于一个。列出所有组合几乎是不可能的。尽管尚未示出，但是像素驱动电路224的任意一个或多个可连接或可不连接到第二导电元件222。如前所述，可有许多设计选择，并且在阅读了本说明书之后，本领域技术人员将理解如何设计最满足他们需要或期望的设计。
在工艺的这个阶段，暴露像素驱动电路242内的多个第一导电元件以及第二导电元件222。第一导电元件和第二导电元件242和222可包括选自元素周期表第4-6、8和10-14族的至少一种元素或其任意组合。在一个实施例中，第一导电元件和第二导电元件222可包括Cu、Al、Ag、Au、Mo或其任意组合。在另一实施例中，第一导电元件和第二导电元件222可包括一个以上的层，其中各层之一可包括Cu、Al、Ag、Au、Mo或其任意组合，而另一层可包括Mo、Cr、Ti、Ru、Ta、W、Si或其任意组合。如在后面所述，第二导电元件222可暴露出基底。在一个实施例中，第二导电元件可包括被Mo、Cr、Ti、Ru、Ta、W或其任意组合的层覆盖的Al层。注意：导电金属氧化物、导电金属氮化物或其组合可替代或者结合任一元素金属或其合金使用。
如图4和5所示，第一电极442形成于绝缘层320和像素驱动电路242的多个部分上。在一个实施例中，第一电极442是电子元件128的阳极。第一电极442的多个部分形成与像素驱动电路242内的第一导电元件的触点444。在一个实施例中，第一电极442是透明的，以便通过电子元件128发射或接收辐射。在一个具体实施例中，第一电极442包括氧化铟锡(“ITO”)、氧化铟锌(IZO)、氧化铝锡(“ATO”)或通常用于OLED的阳极中的其它金属材料。在此实施例中，第一电极442通过随后形成的有机活性层传输要发射或要响应辐射的至少70％。在衬底300的用户侧302发射或接收这些辐射。在一个实施例中，第一电极442的厚度在约100-200nm的范围内。如果辐射不需要传输通过第一电极442，则厚度可以较厚，诸如厚至1000nm或甚至更厚。
如图3和4所示，在一个实施例中，第一电极442通过将模板掩模置于衬底300上并使用常规物理汽相沉积技术沉积第一电极442来形成。在另一个实施例中，第一电极442通过均厚沉积第一电极442的一个或多个层来形成。然后，在各层的要保留以形成第一电极442的部分之上形成掩模层(未示出)。常规蚀刻技术被用来去除层的外露部分并留下第一电极442。在蚀刻期间，去除覆盖开口224(到第二导电元件222)和其内的层。在此实施例中，第一电极442和第二导电元件222的(多个)层包括不同材料。不同材料的使用允许第一电极442的层选择性地移动到第二导电元件222。在另一个实施例(未示出)中，可改变掩模层的图案使层(第一电极442的)的一部分可留在开口224内。然而，留在开口224内的这些部分将与第一电极442分隔开，从而第一电极442与第二导电元件222之间未形成连接。在蚀刻之后，使用常规技术去除掩模层。
如图6所示，有机层630形成于第一电极442、绝缘层320和第二导电元件222之上。有机层630可包括一个或多个层。例如，有机层可包括有机活性层、电子注射层的任一个或多个、电子输运层、电子阻挡层、空穴注射层、空穴输运层或空穴阻挡层、或者其任意组合。在一个实施例中，有机层630可包括第一有机层632和有机活性层634。
第一有机层632和有机活性层634顺序地形成于第一电极442之上。第一有机层632和有机活性层634的每一个可通过任意多不同技术的一种或多种来形成，包括用于以下所述适当材料的旋涂、铸模、汽相沉积(化学或汽相)、印刷(喷墨印刷、丝网印刷、溶液分配(如从平面图观看地，以带状或者其它预定几何形状或图案分配液相成分)、或其任意组合)、其它沉积技术或其任意组合。在沉积之后，可固化第一有机层632和有机活性层634之一或两者。
当第一有机活性层632用作空穴输运层时，可使用任意数量的材料(且其选择取决于器件和有机活性层634的材料)，并且在此说明性示例中，它可包括聚苯胺(“PANI”)、聚(3，4-二氧乙基噻吩)(“PEDOT”)、或者如用在有机电子器件中常规用作空穴输运层的材料的一种或多种。当在衬底300上的与第一电极442分隔开的位置上测量时，空穴输运层通常具有在约100-250nm的范围内的厚度。第一有机层632可以是相对导电性或相对电阻性的。PANI和PEDOT的磺化形式(例如PANI-PSS和PEDOT-PSS)是相对导电性的，然而未磺化形式可以是相对电阻性的。在一个实施例中，在操作电子元件128时，PANI-PSS、PEDOT-PSS或其组合可被用来降低跨越第一有机层632的电压降。在一个实施例中，第一有机层632的厚度在约50-200nm的范围内。
有机活性层634的成分通常取决于电子器件的应用。在一个实施例中，有机活性层634被用在辐射发射元件中。有机活性层634可包括在有机电子器件中通常用作有机活性层的材料，并且可包括一种或多种小分子材料、一种或多种聚合物材料或其任意组合。在阅读了本说明书之后，本领域技术人员应当能为有机活性层634选择适当的材料、层或者两者。在一个实施例中，有机活性层634不厚于40nm。在另一个实施例中，有机活性层634的厚度在约60-100nm的范围内，而在一些具体实施例中则在约70-90nm的范围内。
如果电子器件是辐射发射微腔器件，则注意选择有机层630的厚度，以便获得期望的发射波长光谱。
在另一个实施例中，有机层630可包括具有成分随厚度变化的单个层。例如，最靠近第一电极442的成分可用作空穴输运装置，下一成分可用作有机活性层，而与第一电极442相隔最远的成分可用作电子输运装置。类似地，电荷注入、电荷阻挡或电荷注入、电荷输运和电荷阻挡的任意组合的功能可被结合到有机层630中。一种或多种材料可贯穿有机层厚度的全部或仅仅一部分存在。
如图7和8所示，第二电极722形成于有机层630之上。在一个实施例中，第一电极722是电子元件128的阴极。第二电极722包括与有机层630接触的第一层和覆盖于该第一层之上的第二层。第一层包括第1族金属、第2族金属、常规用于OLED中阴极的其它材料、或其任意组合的一种或多种。第二层有助于保护第一层，并且可包括参照第二导电元件222所述的材料的任一种或多种。第二电极722和第二导电元件222的第二层可具有相同材料或不同材料。在其中随后出现暴露基底的实施例中，为第二电极722选择的材料或者所使用的附加保护层应当对基底具有抗蚀性。在一个实施例中，第二电极722的厚度在约100-2000nm的范围内。
第二电极可通过使用具有其中要形成第二电极722的开口的模板掩模来形成。在图7和8中，第二电极722之间的开口724暴露有机层630的至少一部分，该部分又覆盖于第二导电元件222之上。第二电极722可使用诸如蒸镀或溅镀的物理汽相沉积技术来形成。
然后，如图9所示，从开口724去除有机层630的外露部分以便暴露通到第二导电元件222的开口224。图10包括图9剖面线10-10处的电子器件100的横截面视图的示例。开口1024延伸到绝缘层320，并且延伸到第二导电元件222的外露部分。在此实施例中，在有机层630的蚀刻期间第二电极722形成硬膜。有机层630外露部分的去除可执行为干燥处理操作。干燥处理操作的一个示例可使用激光消融或干蚀刻来执行。激光消融是常规的。干蚀刻可使用由Shiva Prakash在2003年7月22日提交的、题为“Process For Removing an Organic Layer During Fabricationof an Organic Electronic Device and the Organic Electronic Device Formed by theProcess(用于在有机电子器件的制造期间去除有机层的工艺及通过此工艺形成的有机电子器件)”的美国专利申请No.10/625,112的“干蚀刻”部分中描述的任一种或多种技术来执行。
干蚀刻可使用一个或多个步骤来执行。如果第二导电元件222的上表面未形成绝缘氧化物，并且如果有机层630不包含任何大量的非易失性杂质(例如钠、硅、硫等)，则可使用单个步骤。然而，在另一个实施例中，第二导电元件222的上表面可形成绝缘氧化物，或者有机层630可包含大量的非易失性蚀刻产物或杂质。
在一个实施例中，使用两步骤工艺，其中第一步骤去除有机层630，而第二步骤去除诸如非易失性产物和杂质的不需要材料。第一步骤对有机层630具有相对较高等级的化学反应，然而第二步骤具有相对较高等级的物理去除(较小的选择性)。
第一步骤基本上去除了全部有机层630，而执行第二步骤则去除诸如非易失性蚀刻产物和杂质的不需要材料。第一步骤将去除有机层630，但是对在第一步骤期间变成或可能变成外露的其它材料仍保持较好的选择性。选择性是通常表示成在第一步骤期间要去除的目标材料(在此实施例中为有机层630)的蚀刻速度与变成或要变成外露的其它材料的蚀刻速度的比或分数的一种度量。较高的选择性是所期望的，但是它受到其它因素的限制-诸如设备生产率、以及如果期望各向异性时蚀刻减少的各向异性属性。同样，接近第一步骤结束时多种不同材料外露，虽然最优化了有机层630对导电元件222的选择性，但是有机层630对第二电极722的选择性可能过低。选择性通常取决于所使用的蚀刻化学处理。以下将更详细地讨论蚀刻化学处理。
基本上在整个第一步骤期间，第二电极722是外露的。在去除有机层630之后，绝缘层320和第二导电元件222变得外露。基本上在整个第一步骤期间，第二电极722的侧面是外露的。
在第一步骤期间可部分地选择进气的比，以便实现期望的选择性。在一个实施例中，含氧气体的体积百分数约为进气的1到100，含卤素气体的体积百分数为0到50，惰性气体的体积百分数为0到40，而还原气体的体积百分数为0到30。在另一个实施例中，含氧气体包括O2并且体积百分数为进气的30到95，含卤素气体包括碳氟化合物并且体积百分数为1到30，惰性气体可选自由N2、He和Ar构成的组并且体积百分数为4到30，而还原气体可选自由H2和NH3构成的组并且体积百分数为0到10。在又一个实施例中，含氧气体是O2并且体积百分数为进气的60到95，含卤素气体是CF4并且体积百分数为进气的4到20，惰性气体是Ar并且体积百分数为进气的10到20，而且未使用还原气体。
取决于所使用反应器的类型、蚀刻室的大小或所蚀刻衬底的大小，操作参数可改变。可使用诸如桶式蚀刻器(有时也称为灰化器)和六极管反应器的成批蚀刻系统。或者，可使用诸如具有平面平行板的单衬底系统。在蚀刻期间，等离子体可直接暴露于衬底，或者可使用下游等离子体。在第一步骤开始时，可将衬底10载入干燥蚀刻系统。进气流入干燥蚀刻室，并且允许使压力稳定。压力在约0.01到5000毫托的范围内。在这些压力下，进气可以在约每分钟10到1000标准立方厘米(“sccm”)的范围内的速率流动。在另一个实施例中，压力可在约100到500毫托的范围内，而进气可以在约100到500sccm的范围内的速率流动。
可施加电压和功率以生成等离子体。功率通常是衬底表面积的线性或接近线性函数。因此，给定功率密度(每衬底单位面积的功率)。电压在约10到1000V的范围内，而功率密度在约10到5000mW/cm2的范围内。电压和功率密度的下限可使等离子体难以维持或者产生不可接受的低蚀刻速率。电压和功率密度的上限可能过度，并导致干蚀刻无法控制、无法再现(在制造中很重要)或具有不可接受的低选择性。在一个实施例中，电压可在约20到300V的范围内，而功率密度可在约50到500mW/cm2的范围内。电压和功率的斜率可能极高，因为电压和功率通常类似于常规照明开关来接通和切断。
可使用端点检测、或者端点检测与过度蚀刻的设定时间的组合来执行第一步骤达设定时间。如果第一步骤过短，则并非第二导电元件的所有部分都会外露，从而导致成品器件中形成断路或高电阻性电路。如果第一步骤过长，则可能蚀刻了过多的第二电极722、绝缘层320、第二导电元件222或其组合。另外，如果第一步骤过长，则第二电极722、绝缘层320、第二导电元件222或其组合将形成凹痕，或者在第二电极722、第二导电元件222或其组合的情况下，会产生对随后形成的导电元件的不可接受的高接触电阻。
在一个实施例中，在干蚀刻工艺期间，气体、压力、流速、功率密度和电压可随时间变化。
当设定时间被用于第一步骤时，对于成批反应器该时间在约2到30分钟的范围内。在另一个实施例中，对于成批反应器，该设定时间在约5到10分钟的范围内。对于单衬底干蚀刻室，蚀刻时间可少于此时间的一半，或者短于前面给出的那些时间。端点检测可使用常规技术来执行。
第二步骤可使用以上描述的惰性气体和(任选地)还原气体来执行。惰性气体有助于去除在第一步骤之后遗留的不需要材料，而还原气体可有助于将第一步骤期间所形成的金属氧化物还原成相应金属。在一个实施例中，第二步骤包括体积百分数为50到100的惰性气体和体积百分数为0到50的还原气体。在另一个实施例中，第二步骤包括体积百分数为70到100的惰性气体和体积百分数为0到30的还原气体。在又一个实施例中，惰性气体是体积百分数为90到100的Ar，而还原气体是体积百分数为0到10的H2。
第二步骤期间的操作条件落在以上对第一步骤给出的最大范围内。在第二步骤期间使用的施加操作条件可不同于第一步骤的。例如，电压和功率密度可较高，因为与化学蚀刻相反不需要的材料在进行物理去除。在第二步骤期间，电压可在约10到600V的范围内，而功率密度可在约100到1000mW/cm2的范围内。如果电压或功率密度过高，则第二步骤可能去除过多底层材料，并且可能无法控制或无法再现。第二步骤通常作为定时蚀刻执行。在第二步骤之后，可切断电压、功率和进气。抽空并净化干蚀刻室。在净化之后，干蚀刻室通气成接近大气压，并且去除衬底。
如图9所示，在蚀刻操作完成之后，可看到绝缘衬底320和第二导电元件222的多个部分。尽管未在图9中示出，但是在有机层630之前形成的导线或导电元件的其它部分(例如用于阵列外部的外围电路或远程电路的导线)变成外露。从外围或远程电路区域去除有机层630。这些区域之一可包括或不包括轨线，该轨线是贴附随后形成的封装层的区域。图9中未示出的导电元件或引线的外露部分可对应于焊垫，以允许与衬底300之上或之内的电路形成电连接。
虽然已参照干蚀刻描述了许多不同气体和操作条件，但是干蚀刻应当尽可能地温和，同时仍保持可接受的蚀刻速率和不需要材料的去除。与其它无机电子元件对应物相比，有机电子器件往往对处理条件更为敏感。
许多可购买的干蚀刻系统都适用于本发明，包括Unaxis的Plasma Therm 790系列和March Plasma System的March PX-500。在称为反应式离子蚀刻器(RIE)的典型电容耦合等离子体蚀刻器中，压力的操作范围在100毫托到1托之间。为了以低至1毫托的较低压力操作，所需的施加功率可能极高，并且伴随高鞘层电压。这导致衬底表面的严重离子轰击。为了去耦合衬底上来自生成并保持等离子体所需的施加功率的偏压，电感耦合等离子体(ICP)系统成为必需。在ICP系统中，等离子体经由室上部的谐振感应线圈生成。在同一室的下面，衬底被置于底座上，该底座可单独使用其它电源供电。可在室上部使用一组螺线管来约束电子，并调节等离子体的导电性，从而在压力落在1到50毫托的范围内的室上部中生成均匀的等离子体。电离和活化程度可以是极高的，从而生成非常活性的等离子体。在室下部中，取决于所需的鞘层电压，衬底底座可不供电或供电。
用于等离子体蚀刻的其它低压等离子体生成技术为微波空腔和微波电子回旋加速器谐振源(uECR)。ECR等离子体甚至在低于1毫托下操作，并且由于电子的回旋加速频率与微波激励磁场之间的谐振，电离效率还是极高。为了增加所需的离子轰击，衬底也可使用电源进行独立偏置。
螺旋波等离子体源也可用于低压蚀刻中。在此情况下，射频波产生自天线。除RF电场之外也可施加螺线管磁场。波长小于RF波的右旋圆极化螺旋波通过等离子体并电离气体。
由离子减薄表征的离子束蚀刻、反应离子减薄和气体团簇离子束(GCIB)蚀刻也是使用从等离子体中提取的离子的低压(次毫托到几毫托)蚀刻方法。在GCIB的情况中，气体团簇源是膨胀气，该膨胀气被电离并朝着衬底被加速。
等离子体增强通过使用磁控管辅助、激光器辅助和三极管辅助来执行。这些方法提供较低压的操作和较均匀的蚀刻。
体现于发明性工艺中的等离子体蚀刻可扩展为包括低至次毫托压力范围的等离子体的任何这些表现。
在另一个实施例中，第二电极722可使用均厚沉积和常规光刻技术形成。更具体地，第二电极722的层可如前所述进行沉积，其不同之处在于不使用模板掩模，因此基本上全部的电子器件100阵列或基本上全部的衬底300被第二电极722的(多个)层覆盖。掩模层(未示出)使用一常规技术形成，诸如沉积光致抗蚀层、使用模板掩模选择性地外露光致抗蚀层、以及显影光致抗蚀层以在掩模层中形成与图7和8所示开口724相似的开口。第二电极722的(多个)层使用一常规技术来蚀刻，以形成第二电极722。蚀刻可使用常规湿蚀刻或干蚀刻技术来执行。
在形成第二电极722之后，掩模层使用一常规技术来去除。在一个具体实施例中，掩模层和有机层630包括有机材料。去除掩模层和有机层630的在开口724之下的外露部分。在一个实施例中，去除可使用如前所述的等离子体蚀刻来执行。在一个具体实施例中，掩模层比有机层630厚得多。因此，在去除全部掩模层之前，将去除有机层630的外露部分。如果端点检测被用于等离子体蚀刻，则端点信号可被设定成检测第二电极722何时暴露。
在工艺的此阶段，不管随着沉积形成图案还是均厚沉积和形成图案，都形成第二电极722和开口1024。在一个实施例中，第一有机层632包括相对导电性材料。在去除有机层630的外露部分之后，衬底可暴露出降低有机层630内的一个或多个层的导电性的材料。在一个实施例中，第一有机层632是磺化PANI-PSS或PEDOT-PSS。如果形成于开口1024内的导电元件与PANI-PSS或PEDOT-PSS接触，则在此导电元件与第一电极442之间可产生漏电路径。基底暴露出第一有机层632内的PANI-PSS或PEDOT-PSS材料，以形成有机层632的电阻性部分1046。基底可包括诸如氢氧化钠、氢氧化钙等的含第1族或第2族金属的基底、诸如四甲基氢氧化铵的非金属基底、或其任意组合。
在一个具体实施例中，基底与PANI-PSS或PEDOT-PSS的磺化部分相互作用以形成如图10所示的电阻性部分1046。电阻性部分1046位于开口1024的周边以及电子器件100的其它部分，第一有机层632在该部分中暴露出基底。
如图11所示，第三导电元件1122形成于第二电极722的至少多个部分之上以及开口1024内，以形成接触到第二导电元件222的触点。第三导电元件1122可包括前面参照第二导电元件222的任一个所述的任意一种或多种材料。与第二导电元件相比，第三导电元件1122可具有相同或不同的成分。在一个实施例中，第三导电元件1122可通过使用具有图案的模板掩模沉积一个或多个层，该图案几乎是用于生成第二电极722的模板掩模的反转图案。在此实施例中，第三导电元件的开口通常略为宽于如前所述的开口724。这样，第二电极722上的重叠可允许较好的接触，以及允许第三导电元件的一定程度的不对齐(例如未处于开口1024上的中心)。
第三导电元件1122的厚度可与第二电极722的厚度相等或者厚得多。在一个实施例中，第三导电元件具有在约0.1-5.0微米范围内的厚度。第三导电元件1222将第二导电元件222连接到第二电极722。在此具体实施例中，第三导电元件1122还与第二电极722和第二导电元件222接触。这样，Vss信号可沿着作为Vss线148的至少一部分的第二导电元件722传送通过第三导电元件1122直到第二电极722。电阻性部分1046有助于减小从第三导电元件1122流到第一电极442的电流。
在另一个实施例中，第三导电元件1122可使用前述用于第二电极722的均厚沉积或光刻技术来形成。第二电极722的表面可与第三导电元件1122的不同，从而第三导电元件1122可选择性地蚀刻至第二电极722。
在一个实施例中，形成一个第三导电元件1122。在另一个实施例中，可形成类似于图11所示之一的附加第三导电元件1122。
未在图1-11中示出的其它电路可使用任何数量的前述或附加层来形成。尽管未示出，但是可形成附加绝缘层和互连平面，以允许外围区域(未示出)中可位于阵列外部的电路。此电路可包括行或列解码器、脉冲闸(例如行阵列选通闸、列阵列选通闸)或读出放大器。
带干燥剂的盖子可被贴附到衬底300上阵列外的位置，以形成基本上完整的电子器件100。在一个实施例中，辐射可由有机活性层632经由衬底300的用户侧302发射或接收。在此实施例中，用于盖子和干燥剂的材料以及贴附过程是常规的。
3.其它实施例
以下描述许多附加的其它实施例。本文描述的其它实施例与许多其它实施例一样都旨在说明而非限制本发明的范围。
图12包括根据另一实施例形成的电子器件1200的一部分的横截面视图。在此实施例中，特性包括延伸穿过绝缘层320的开口的导电塞1242、电阻性第一有机层1232、锥形开口1226和互补的锥形第三导电元件1222、以及包括该第三导电元件1222的盖子。以下描述与参照图2-11所示及所述的实施例不同的制造工艺部分。
电子器件1200通过形成图案绝缘层320的形成基本上与先前所述的相同。导电塞1242形成于绝缘层320的开口内。导电塞1242可使用在半导体领域中所用的常规技术来形成。例如，导电塞1242可通过沉积诸如前面参照第二导电元件222所述的任一种或多种材料的导电材料层、并去除覆盖于绝缘层320上的(多个)部分来形成。在另一个实施例中，选择性沉积工艺可被用来形成导电塞1242。在一个具体实施例中，选择性沉积可使用最初仅在绝缘层320内的开口中沉积的化学汽相沉积或电镀技术来执行。当导电塞1242基本上填满绝缘层320内的开口时，可结束选择性沉积。在另一个实施例中，选择性沉积可略长时间地执行，以允许导电塞1242略为延伸到绝缘层320中的开口的外部。第一电极442与如前所述一样地形成，其不同之处在于与一些导电塞1242接触、并且连接到但不接触底层像素驱动电路242内的导电元件。
然后，有机层1230形成于第一电极442和绝缘层320之上。有机层1230包括可包含前述用于第一有机层632的任意一种或多种材料(除可使用电阻性形式的材料之外)的电阻性第一有机层1232。例如，电阻性第一有机层1232可包括PANI或PEDOT，但它们不用进行磺化。这样，不需要如前面参照图10所述地那样形成电阻性部分1046。如前所述地形成有机活性层634和第二电极722的(多个)层。在此具体实施例中，均厚沉积可用于形成第二电极722的层，而掩模层(未示出)可用于形成如图12所示的锥形开口1226。可执行半导体领域中所用的常规抗蚀工艺来形成锥形开口1226。在一个实施例中，一种或多种含卤素气体可用来蚀刻第一电极层，而一种或多种含氧气体可用来在横向方向上蚀刻掩模层。可任选地，也可使用惰性气体。在蚀刻的抗蚀部分期间，可去除有机层1230的部分或全部。掩模层以及多个第二电极722之间的有机层1230的剩余部分可使用常规技术来去除。注意：不需要使电阻性第一有机层1232暴露出基底。
盖子1262可包括干燥剂1264、减震材料1266(例如弹性聚合物)和第三导电元件1222。盖子1262和干燥剂1264是常规的。
第三导电元件1222可包括前述用于第三导电材料1122的任意一种或多种材料。
在此具体实施例中，第三导电元件1222的远端可逐渐变细，以具有类似于锥形开口1226的形状。盖子1262贴附在衬底300上的阵列外位置。当贴附盖子1262时，第三导电元件1222装在锥形开口1226之内，并且与第二电极722以及覆盖于该第二导电元件222上的导电塞1242接触。减震材料1266可允许第三导电元件上有一些压力，以便确保更好地接触第二电极722和导电塞1242。在其它实施例中，不需要干燥剂1264、减震材料1266或者两者。在封装之后，第二电极722与盖子1262之间存在间隙1268。
图13包括根据另一实施例形成的电子器件1200的一部分的横截面视图。在此实施例中，特性包括侧壁隔板1346和基本上覆盖全部电子器件1300阵列的第三导电元件1322。以下描述与参照图2-11所示及所述的实施例不同的制造工艺部分。
除未形成电阻性部分1046之外，可根据图9和10的在前实施例执行穿透到有机层630的开口1042的形成。作为替代，可形成侧壁隔板1346，以使随后形成的第三导电元件1322与有机层630的多个部分绝缘。在一个具体实施例中，诸如二氧化硅、氮化硅、其它绝缘材料或其任意组合的绝缘层可共形地沉积为具有在10到100nm范围内的厚度。在一个实施例中，绝缘层具有与绝缘层320不同的成分。
各向异性地蚀刻绝缘层以形成侧壁隔板1346。在一个实施例中，如前所述的任意一种或多种含卤素气体可被用作进气。诸如CHF3、HF、HCI、HBr等的含卤素气体的至少之一都包括氢。氢的存在有助于增加蚀刻的各向异性属性。一种或多种惰性气体、一种或多种含氧气体或者其组合都可结合含卤素气体来使用。前述等离子体蚀刻条件可在各向异性蚀刻期间使用。在一个实施例中，侧壁隔板1346和绝缘层320具有不同成分。在未蚀刻过多绝缘层320的情况下，在绝缘侧壁隔板1346形成期间可进行过度蚀刻。
在另一个实施例中，侧壁隔板1346可使用半导体领域中所用的常规沉积和后向溅镀技术来形成。更具体地，沉积和后向溅镀操作可交替进行，直到形成足够厚度的侧壁隔板1346。在此实施例中，侧壁隔板1346可具有不同于如横截面视图所看到的抛物线的多个三角形。
在又一个实施例(未示出)中，可不形成绝缘层320内位于第二导电元件222上多个位置的开口224。在形成如前所述的开口742之后，可形成具有绝缘层320的基本相同成分的绝缘层(用于侧壁隔板1346)。用来形成侧壁隔板1342的蚀刻继续进行，以去除开口742内未被侧壁隔板1346覆盖的绝缘层320部分。第二导电元件222和衬底300的一部分将变成外露。可如前所述地形成第三导电元件1322，其不同之处在于第三导电元件1322可延伸到基本全部电子元件128、全部电子器件1300阵列或全部衬底300之外。
在再一个实施例中，用来形成开口1024的蚀刻可被扩展，以去除绝缘层320的未被第二电极722覆盖的部分。因此，开口1024将暴露第二导电元件222和衬底300的一部分。当存在第一有机层632时，可形成电阻性部分1046或侧壁隔板1346。当存在相对电阻性的第一有机层1232时，电阻性部分1046或侧壁隔板1346并非必需，但是可形成它们以便进一步减小泄漏电流。第三导电元件1122、1222或1322可形成或置于如前所述的开口内。
在另一个实施例中，辐射可传输通过电子器件100的相反一侧。在此实施例中，可显著减小第二电极722的厚度，以便允许辐射的大部分传输通过第二电极722。在一个实施例中，到达第二电极722的辐射的至少70％通过第二电极722传输。在一个具体实施例中，第二电极722的厚度小于100nm，而在一个特定实施例中则在约10-50nm的范围内。可使用透明封装层、透明盖子或其组合以便使辐射传输通过该封装层、盖子或其组合。如果使用干燥剂，则它应当允许充分传输辐射，或者应当将其置于基本上不干扰由电子器件100发射或接收的辐射的位置。
另外，其它电路配置也是可能的。例如，参看图1，选择晶体管122、驱动晶体管126或两者都可被p-沟道晶体管替代。当驱动晶体管126由p-沟道晶体管替代时，可改变图1中的连接。在一个实施例中，电子元件128的阳极连接到作为输电线的Vdd线146，电子元件128的阴极连接到其相应驱动晶体管126的源极/漏极区之一，而相应驱动晶体管126的另一源极/漏极区连接到Vss线148。
参看图11，在一个实施例中，电子器件128内的至少部分层的制造可反向进行，尽管设计将基本上相同。例如，第一电极442可作为电极元件128的阴极。第一电极442可连接到像素驱动电路242内驱动晶体管126的适当源极/漏极区。第一电极442内(多个)层的形成可与如前所述的第二电极722的相反。低功函材料可与有机层630接触。可在第一有机层630之前形成有机活性层634。第二电极722可作为电子元件128的阳极。第三导电元件1122可将第二电极722连接到在此实施例中作为Vdd线146的一部分的第二导电元件222。此实施例在形成顶部发射显示器时有用，且未显著地增加制造复杂性。
各种各样的电子器件都可使用本文所述的设计和工艺来制造。在一个实施例中，电子器件可包括显示器，其中该显示器包括作为辐射发射元件的电子元件128。本文所述的各个实施例可被用于底部发射(通过衬底发射)和顶部发射(通过封装层、盖子或两者发射)显示器。电子器件100、1200、1300或其任意组合可包括有源矩阵显示器或更改成与无源矩阵显示器一起使用。在另一个实施例中，电子器件100、1200、1300或其任意组合可包括辐射传感器或光伏电池的阵列。在该实施例中，电子元件是辐射响应元件。
许多其它实施例是可能的，但并未进行描述。例如，在阅读了本说明书之后，本领域技术人员应当了解如何使任意所述实施例的任意一个或多个特性相互组合以形成新实施例。
4.优点
本文所述的实施例可具有本文所述优点的任意一个或多个。在一个实施例中，包括像素驱动电路242的衬底300可由一个制造商制造，而电子元件128可由一个不同的制造商制造。衬底300的制造商可已经包括用于电子器件100、1200或1300的端子连接或输电线。因此，在不同的制造商开始制造电子器件100、1200或1300时，第二导电元件222可能已经存在。在不消耗附加衬底面积的情况下，第三导电元件1122、1222、1322或其任意组合允许第二电极722与第二导电元件222之间的连接。
另外，第二电极722的制造可被用来去除第二导电元件222之上的有机层630或1230的多个部分。在一个实施例中，第二电极722是硬膜。在另一个实施例中，有机层630或1230的去除可与去除用来对第二电极722形成图案的掩模层相结合。需要执行较少的层掩模或图案化，以便去除有机层630的未被第二电极722覆盖的那些部分。
在一些实施例中，可使用电阻性部分1046、侧壁隔板1346或其任意组合。电阻性部分1046或侧壁隔板1346允许在电子元件128内使用相对较高导电性的第一有机层632，以便减小功耗。电阻性部分1046、侧壁隔板1346或其任意组合可显著较小电流，或者基本上消除否则位于第一电极442与第三导电元件1122或1322之间的漏电路径。
在如图12所示的实施例中，第三导电元件1222与锥形开口1226之间的锥形边缘可有助于使贴附到盖子1262上的第三导电元件1222与导电塞1242对齐。也可使用相对较低导电性的第一有机层1232，并且在一个实施例中，不需要电阻性部分1046、侧壁隔板1346或两者。
在又一个实施例中，在形成电阻性部分1046之前，不形成绝缘层320中的开口224。在此实施例中，可基本上消除基底或其它化合物与第二导电元件222之间的电位相互作用。该实施例可允许第二导电元件222具有包括广泛用于导电元件微电子中的Al的上表面(即最接近第三导电元件1122或1322)。在随后的第三导电元件1122或1322的形成期间，可更多地暴露第二导电元件222，并且在第二电极722与第二导电元件222之间提供较低的电压降。较低的电阻可增加可能产生的电流，并且不会进一步增加电子器件100或1300的功耗。这样，电子器件100或1300可在较低温度下工作，并且可延长电子器件128的工作寿命。
对于至少一些实施例，另一个优点是该设计和制造可与顶部发射显示器一起使用。更具体地，第三导电元件1122和1222可被设计成如果有任一底层第一电极442则它们几乎不覆盖。如果第二电极722对于辐射来说相当透明(至少70％的辐射传输到或传输自有机层630或1230)，则第三导电元件1122和1222作为总线向电子元件128提供足够的电流。
本文所述的工艺和材料在有机电子和半导体领域中是常规的。因此，不需要开发新颖的材料或工艺技术。与基本上在整个阵列之上形成阴极的更为常规的共阴极技术相比，第二电极722与第二导电元件222之间的电连接可通过使用尽量少的两个附加工艺步骤来形成。这两个附加步骤可包括蚀刻有机层630和形成使第二电极722连接到第二导电元件222的第三导电元件。
注意：一般描述或示例中并不需要以上所述的所有动作，一部分专用动作可能不需要，并且除上述那些之外，可执行一个或多个其它动作。更进一步地，所列动作的次序并非必需是它们所执行的次序。在阅读此说明书之后，本领域技术人员将能够确定哪些动作对于他们的特定需要或期望是有用的。
在前述说明书中，已参考具体实施例对本发明进行了描述。然而，本领域普通技术人员应当理解：可进行一种或多种更改、或者一种或多种变化而不背离以下权利要求中所阐述的本发明的范围。因此，说明书和附图被认为是说明性的而非限制性的，并且任何或所有这些更改或其它变化都旨在被包含在本发明的范围内。
已参照一个或多个具体实施例描述了一个或多个益处、一个或多个其它优点、一个或多个问题的一个或多个解决方案、或者其任意组合。然而，这些益处、优点、问题的解决方案以及可能导致发生任何益处、优点或解决方案、或者使其变得更为显著的任意因素并不被解释为是关键的、必需的或者是任一或所有权利要求的本质特征或要素。
应当理解：为了清晰起见，在各独立实施例的上下文中描述的本发明的特定特征也可组合于单个实施例中提供。相反，为了简便起见，在单个实施例的上下文中描述的本发明的各种特征也可单独地或以任意再组合方式提供。此外，对范围中所述各值的引用包括该范围内的各个或每个值。

Claims (21)

1.一种电子器件，包括：
衬底，它包括第一像素驱动电路、第一导电元件和第二导电元件，其中所述第一和第二导电元件彼此分隔开，所述第一导电元件连接到所述第一像素驱动电路，而所述第二导电元件是输电线的一部分；
第一电子元件，包括：
与所述第一导电元件接触的第一电极；
连接到所述第二导电元件但不与其接触的第二电极；以及
位于所述第一与第二电极之间并且覆盖所述第一电极和所述第二导电元件的第一有机层；以及
第三导电元件，它：
连接到所述第二电极和所述第二导电元件；以及
与所述第二导电元件接触；
其中所述第二电极具有开口，所述开口暴露所述第一有机层的至少一部分。
2.如权利要求1所述的电子器件，其特征在于：
所述衬底包括：
包括所述第一像素驱动电路的多个像素驱动电路；
附加第一导电元件；以及
附加第二导电元件，其中所述第一导电元件的每一个都与所述第二导电元件的每一个分隔开；
所述电子器件包括包含所述第一电子元件的电子元件阵列，其中所述电子元件的每一个包括：
与所述第一导电元件的至少一个接触的第一电极；
连接到所述第二导电元件的至少一个、但不与所述第二导电元件的任一个接触的第二电极；
所述有机层位于所述第一与第二电极之间；以及
所述第三导电元件连接到第二电极和所述第二导电元件、并且与所述第二导电元件的至少一部分接触。
3.如权利要求2所述的电子器件，其特征在于，所述电子元件包括沿着与所述第一电子元件元件相同的一行或相同的一列设置的第二电子元件。
4.如权利要求2所述的电子器件，其特征在于，所述电子元件包括沿着与所述第一电子元件元件不同的一行或不同的一列设置的第二电子元件。
5.如权利要求2所述的电子器件，其特征在于，所述第三导电元件与部分而非全部电子元件的所述第二电极接触。
6.如权利要求2所述的电子器件，其特征在于，所述第三导电元件基本上与所述阵列内的所有所述第二导电元件接触。
7.如权利要求1所述的电子器件，其特征在于，所述第三导电元件与所述第二导电电极接触。
8.如权利要求1所述的电子器件，其特征在于，所述有机层包括位于所述第一与第二电极之间的导电部分，以及基本上防止所述第二导电元件和第三导电元件与所述导电部分接触的电阻性部分。
9.如权利要求1所述的电子器件，其特征在于，还包括使所述第三导电元件与所述有机层绝缘的侧壁隔板。
10.如权利要求1所述的电子器件，其特征在于，所述有机层包括有机活性层。
11.如权利要求10所述的电子器件，其特征在于，所述第一电子元件包括辐射发射电子元件或辐射响应电子元件。
12.如权利要求1所述的电子器件，其特征在于，所述输电线是Vdd线或Vss线。
13.一种形成电子器件的工艺，包括：
在衬底内的第一导电元件之上形成第一电极，其中：
所述衬底包括第一像素驱动电路、所述第一导电元件和第二导电元件；
所述第一和第二导电元件彼此分隔开；
所述第一导电元件连接到所述第一像素驱动电路；以及
所述第二导电元件是输电线的一部分；
在所述第一电极和第二导电元件之上形成第一有机层；
在所述第一有机层之上形成具有开口的第二电极，其中所述第二电极并不位于所述第二导电元件之上，并且所述开口暴露所述第一有机层的至少一部分；
去除所述第一有机层的未被所述第二电极覆盖的外露部分，以便暴露所述第二导电元件；以及
形成第三导电元件，所述第三导电元件：
连接到所述第二电极和所述第二导电元件；以及
与所述第二导电元件接触。
14.如权利要求13所述的工艺，其特征在于：
去除所述第一有机层的所述外露部分形成与所述第二导电元件相邻的侧壁；以及
所述工艺还包括形成与所述侧壁相邻的所述第一有机层的电阻性部分。
15.如权利要求14所述的工艺，其特征在于，形成所述第一有机层的所述电阻性部分包括暴露所述第一有机层以进行干燥处理操作。
16.如权利要求13所述的工艺，其特征在于：
在去除所述第一有机层的所述外露部分之后，形成绝缘层；以及
各向异性地蚀刻所述绝缘层以便沿着所述第一有机层的所述外露部分的侧壁形成侧壁隔板。
17.如权利要求13所述的工艺，其特征在于：
所述衬底包括：
包括所述第一像素驱动电路的多个像素驱动电路；
附加第一导电元件；以及
附加第二导电元件，其中所述第一导电元件的每一个都与所述第二导电元件分隔开；
所述电子器件包括电子元件阵列和位于所述阵列内的所述像素驱动电路；
形成所述第一电极包括在所述第一导电元件之上形成所述第一电极；
形成所述第二电极包括在所述第一有机层之上形成具有开口的所述第二电极，其中所述第二电极并不位于所述阵列内的任一第二导电元件之上，并且所述开口暴露所述第一有机层的至少一部分；
去除所述第一有机层的所述部分包括去除所述第一有机层的未被所述第二电极覆盖的部分以便暴露所述第二导电元件；以及
形成所述第三导电元件包括形成所述第三导电元件使其连接到所述第二电极和所述第二导电元件，并且与所述第二导电元件的至少一部分接触。
18.如权利要求13所述的工艺，其特征在于，还包括在形成所述第一电极以及在形成所述第二电极之前形成有机活性层。
19.如权利要求18所述的工艺，其特征在于，所述设备还包括第一电子元件，该第一电子元件包括辐射发射电子元件或辐射响应电子元件。
20.如权利要求13所述的工艺，其特征在于，所述第三导电元件与所述第二电极接触。
21.如权利要求13所述的工艺，其特征在于，所述输电线是Vdd线或Vss线。
CNB200580045246XA 2004-12-29 2005-12-29 包括将电极连接到衬底内的其它导电元件的导电元件的电子器件及其形成工艺 Expired - Fee Related CN100505288C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/025,110 2004-12-29
US11/025,110 US7189991B2 (en) 2004-12-29 2004-12-29 Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices

Publications (2)

Publication Number Publication Date
CN101091254A CN101091254A (zh) 2007-12-19
CN100505288C true CN100505288C (zh) 2009-06-24

Family

ID=36610342

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200580045246XA Expired - Fee Related CN100505288C (zh) 2004-12-29 2005-12-29 包括将电极连接到衬底内的其它导电元件的导电元件的电子器件及其形成工艺

Country Status (7)

Country Link
US (2) US7189991B2 (zh)
EP (1) EP1839336A4 (zh)
JP (1) JP5255279B2 (zh)
KR (1) KR101261653B1 (zh)
CN (1) CN100505288C (zh)
TW (1) TWI377711B (zh)
WO (1) WO2006072024A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189991B2 (en) * 2004-12-29 2007-03-13 E. I. Du Pont De Nemours And Company Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices
US7563392B1 (en) * 2004-12-30 2009-07-21 E.I. Du Pont De Nemours And Company Organic conductive compositions and structures
DE102005037290A1 (de) * 2005-08-08 2007-02-22 Siemens Ag Flachbilddetektor
US7642109B2 (en) * 2005-08-29 2010-01-05 Eastman Kodak Company Electrical connection in OLED devices
US7638416B2 (en) * 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
US7700471B2 (en) * 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
JP5191650B2 (ja) * 2005-12-16 2013-05-08 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8247824B2 (en) * 2005-12-19 2012-08-21 Matthew Stainer Electronic devices comprising electrodes that connect to conductive members within a substrate and processes for forming the electronic devices
US7314786B1 (en) * 2006-06-16 2008-01-01 International Business Machines Corporation Metal resistor, resistor material and method
US8153029B2 (en) * 2006-12-28 2012-04-10 E.I. Du Pont De Nemours And Company Laser (230NM) ablatable compositions of electrically conducting polymers made with a perfluoropolymeric acid applications thereof
US8227877B2 (en) * 2010-07-14 2012-07-24 Macronix International Co., Ltd. Semiconductor bio-sensors and methods of manufacturing the same
WO2021071672A1 (en) * 2019-10-10 2021-04-15 Corning Incorporated Systems and methods for forming wrap around electrodes
US20230087088A1 (en) * 2021-09-23 2023-03-23 Apple Inc. Local Passive Matrix Displays

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
KR100257811B1 (ko) * 1997-10-24 2000-06-01 구본준 액정표시장치의 기판의 제조방법
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
KR100495702B1 (ko) * 2001-04-13 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US6900470B2 (en) * 2001-04-20 2005-05-31 Kabushiki Kaisha Toshiba Display device and method of manufacturing the same
KR100682377B1 (ko) * 2001-05-25 2007-02-15 삼성전자주식회사 유기 전계발광 디바이스 및 이의 제조 방법
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
US7190335B2 (en) * 2002-03-26 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
KR100435054B1 (ko) * 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100478759B1 (ko) * 2002-08-20 2005-03-24 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7049636B2 (en) * 2002-10-28 2006-05-23 Universal Display Corporation Device including OLED controlled by n-type transistor
KR100905473B1 (ko) 2002-12-03 2009-07-02 삼성전자주식회사 유기 이엘 표시판 및 그 제조 방법
JP3861816B2 (ja) 2003-01-24 2006-12-27 住友電気工業株式会社 光送受信モジュール及びその製造方法
CA2419704A1 (en) * 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP3915734B2 (ja) * 2003-05-12 2007-05-16 ソニー株式会社 蒸着マスクおよびこれを用いた表示装置の製造方法、ならびに表示装置
US6953705B2 (en) * 2003-07-22 2005-10-11 E. I. Du Pont De Nemours And Company Process for removing an organic layer during fabrication of an organic electronic device
WO2005055178A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
US7189991B2 (en) 2004-12-29 2007-03-13 E. I. Du Pont De Nemours And Company Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices
KR100700650B1 (ko) * 2005-01-05 2007-03-27 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
US7554261B2 (en) * 2006-05-05 2009-06-30 Eastman Kodak Company Electrical connection in OLED devices

Also Published As

Publication number Publication date
US7488975B2 (en) 2009-02-10
US7189991B2 (en) 2007-03-13
WO2006072024A2 (en) 2006-07-06
WO2006072024A3 (en) 2007-05-18
JP5255279B2 (ja) 2013-08-07
JP2008527424A (ja) 2008-07-24
KR101261653B1 (ko) 2013-05-06
TWI377711B (en) 2012-11-21
TW200633283A (en) 2006-09-16
US20070085077A1 (en) 2007-04-19
EP1839336A4 (en) 2010-12-15
EP1839336A2 (en) 2007-10-03
US20060138401A1 (en) 2006-06-29
KR20070093137A (ko) 2007-09-17
CN101091254A (zh) 2007-12-19

Similar Documents

Publication Publication Date Title
CN100505288C (zh) 包括将电极连接到衬底内的其它导电元件的导电元件的电子器件及其形成工艺
CN1998097B (zh) 在制造有机电子器件的过程中除去有机层的方法和用该方法制造的有机电子器件
US8183069B2 (en) Method of manufacturing organic light emitting display device
KR101084588B1 (ko) 유기 ｅｌ 발광 소자, 그 제조 방법 및 표시 장치
US7902743B2 (en) Organic electroluminescent display device and method for producing the same
CN102222683A (zh) 平板显示器设备及其制造方法
CN107104129B (zh) Oled器件制造方法、oled器件及显示面板
US7884542B2 (en) Organic display device with wall including an opening and a contact hole
CN104218041A (zh) 阵列基板及制备方法和显示装置
CN105118929A (zh) 电极结构和有机发光单元及其制造方法
CN105280835A (zh) 有机发光装置
CN113241422A (zh) 显示基板和显示装置
EP0924965B1 (en) Organic electroluminescent apparatus and method of fabricating the same
CN100505255C (zh) 有机电子器件
US7741163B2 (en) Method of fabricating thin film transistor and organic electro-luminescent display device
US7018860B1 (en) Method of preventing cathode of active matrix organic light emitting diode from breaking
CN114361363B (zh) 显示模组、显示模组的制造方法及电子设备
CN215933640U (zh) 显示基板和显示装置
KR100611216B1 (ko) 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
KR20150007811A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20040009627A1 (en) Method of preventing cathode of active matrix organic light emitting diode from breaking
US9040416B2 (en) Manufacturing method of metal wire and thin transistor array panel
KR100369575B1 (ko) 유기 전계 발광 표시 소자의 제조 방법
KR100735978B1 (ko) 유기 전계발광소자의 제조방법
KR100611754B1 (ko) 유기 전계 발광 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20151229

EXPY Termination of patent right or utility model