JP2008527424A - 電極を基板内の他の導電性部材に接続する導電性部材を含む電子デバイス、および電子デバイスを形成するためのプロセス - Google Patents

電極を基板内の他の導電性部材に接続する導電性部材を含む電子デバイス、および電子デバイスを形成するためのプロセス Download PDF

Info

Publication number
JP2008527424A
JP2008527424A JP2007549671A JP2007549671A JP2008527424A JP 2008527424 A JP2008527424 A JP 2008527424A JP 2007549671 A JP2007549671 A JP 2007549671A JP 2007549671 A JP2007549671 A JP 2007549671A JP 2008527424 A JP2008527424 A JP 2008527424A
Authority
JP
Japan
Prior art keywords
conductive member
electrode
organic layer
conductive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007549671A
Other languages
English (en)
Other versions
JP2008527424A5 (ja
JP5255279B2 (ja
Inventor
ユー ガン
プラカッシュ シーバ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2008527424A publication Critical patent/JP2008527424A/ja
Publication of JP2008527424A5 publication Critical patent/JP2008527424A5/ja
Application granted granted Critical
Publication of JP5255279B2 publication Critical patent/JP5255279B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H10K50/156—Hole transporting layers comprising a multilayered structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/6027—Mounting on semiconductor conductive members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

電子デバイスが、ピクセル駆動回路、第１の導電性部材、および第２の導電性部材を含む基板を含む。第１および第２の導電性部材は隔置され、第１の導電性部材はピクセル駆動回路に接続され、第２の導電性部材は電力伝送線の一部であることができる。電子デバイスは、また、第１の導電性部材と接触する第１の電極、第２の導電性部材に接続されるが接触しない第２の電極、および第１の電極と第２の電極との間にある有機層を含む電子部品を含む。電子デバイスは、また、第２の電極および第２の導電性部材に接続され、かつ第２の導電性部材と接触する第３の導電性部材を含む。一実施形態において、電子デバイスを形成するためのプロセスが、第１の有機層の部分を除去するとき、第２の電極をハードマスクとして使用する。

Description

本発明は、一般に、有機電子デバイスに関し、より特定的には、電極を基板内の他の導電性部材に接続する導電性部材を含む電子デバイス、および電子デバイスを形成するためのプロセスに関する。
有機電子デバイスを含む電子デバイスが、日常生活でより広く使用され続ける。有機電子デバイスの例としては、有機発光ダイオード（「ＯＬＥＤ」）が挙げられる。電子部品の例であるＯＬＥＤを、パッシブマトリックスディスプレイおよびアクティブマトリックスディスプレイに使用することができる。アクティブマトリックスディスプレイ内に接続を作ることは、パッシブマトリックスディスプレイより複雑であり、というのは、ピクセル駆動回路がアレイ内にあるからである。アクティブマトリックスＯＬＥＤディスプレイのための従来の設計は、アレイ内の電子部品にＶssを提供する共通カソードを含む。共通カソード設計は、接続を複雑にすることがあり、というのは、Ｖss接続が、選択（走査）線、データ線、およびＶdd線のための接続と比較して、ピクセル駆動回路に対して著しく異なった高さにあることがあるからである。
米国特許出願第１０／６２５，１１２号明細書
Ｖss線は、基板上にまたは基板内に配置することができる。カソードとＶss線との間の接続を、カプセル化スキームに組入れることができる。しかし、そのような設計は、カプセル化を著しくより複雑にし、空気、水、および他の汚染物質を、電子デバイス内のＯＬＥＤおよび回路から離しておくために適切なシールを製造する際に製造マージンを低減することがある。
電子デバイスが、第１のピクセル駆動回路、第１の導電性部材、および第２の導電性部材を含む基板を備える。第１および第２の導電性部材は互いに隔置され、第１の導電性部材は第１のピクセル駆動回路に接続され、第２の導電性部材は電力伝送線の一部である。電子デバイスは、また、第１の導電性部材と接触する第１の電極、第２の導電性部材に接続されるが接触しない第２の電極、および第１の電極と第２の電極との間にある有機層を含む第１の電子部品を備える。電子デバイスは、また、第２の電極および第２の導電性部材に接続され、かつ第２の導電性部材と接触する第３の導電性部材を備える。
一実施形態において、電子デバイスを形成するための方法が、第１の電極を、基板内の第１の導電性部材の上に形成する工程を有する。基板は、第１のピクセル駆動回路と、第１の導電性部材と、第２の導電性部材とを含む。第１および第２の導電性部材は互いに隔置される。第１の導電性部材は第１のピクセル駆動回路に接続され、第２の導電性部材は電力伝送線の一部である。方法は、また、第１の有機層を第１および第２の電極の上に形成する工程と、第２の電極を、第２の導電性部材の上にこないように第１の有機層の上に形成する工程とを有する。方法は、第２の電極によって被覆されない、第１の有機層の露出された部分を除去して、第２の導電性部材を露出する工程をさらに有する。方法は、第２の電極および第２の導電性部材に接続され、かつ第２の導電性部材と接触する第３の導電性部材を形成する工程をさらに有する。
先の一般的な説明および次の詳細な説明は、例示および説明にすぎず、特許請求の範囲に規定されるような本発明を限定するものではない。
本発明を、添付の図において、限定ではなく例として示す。
当業者は、図の要素が、簡単かつ明確にするために示されており、必ずしも同じ割合で描かれていないことを理解する。たとえば、本発明の実施形態の理解を向上させるのを助けるために、図の要素のいくつかの寸法を他の要素に対して誇張することができる。
電子デバイスが、第１のピクセル駆動回路、第１の導電性部材、および第２の導電性部材を含む基板を備える。第１および第２の導電性部材は互いに隔置され、第１の導電性部材は第１のピクセル駆動回路に接続され、第２の導電性部材は電力伝送線の一部である。電子デバイスは、また、第１の導電性部材と接触する第１の電極、第２の導電性部材に接続されるが接触しない第２の電極、および第１の電極と第２の電極との間にある有機層を含む第１の電子部品を備える。電子デバイスは、また、第２の電極および第２の導電性部材に接続され、かつ第２の導電性部材と接触する第３の導電性部材を備える。
別の実施形態において、基板は、第１のピクセル駆動回路を含む複数のピクセル駆動回路を含む。基板は、また、追加の第１の導電性部材と、追加の第２の導電性部材とを含む。第１の導電性部材の各々は、第２の導電性部材の各々から隔置される。電子デバイスは、第１の電子部品を含む電子部品のアレイを含む。電子部品の各々は、第１の導電性部材の少なくとも１つと接触する第１の電極と、第２の導電性部材の少なくとも１つに接続されるが、第２の導電性部材のいずれにも接触しない第２の電極とを含む。有機層は、第１の電極と第２の電極との間にある。第３の導電性部材は、第２の電極および第２の導電性部材に接続され、かつ、第２の導電性部材の少なくともいくつかと接触する。
特定の実施形態において、電子部品は、第１の電子部品と同じ行または同じ列に沿って配置された第２の電子部品を含む。別の特定の実施形態において、電子部品は、第１の電子部品と異なった行および異なった列に沿って配置された第２の電子部品を含む。さらに別の特定の実施形態において、第３の導電性部材は、すべてではないがいくつかの電子部品の第２の電極と接触する。さらに別の特定の実施形態において、第３の導電性部材は、アレイ内の第２の導電性部材の実質的にすべてと接触する。
さらに別の実施形態において、第３の導電性部材は、第２の導電性電極と接触する。さらに別の実施形態において、有機層は、第１の電極と第２の電極との間にある導電性部分と、第２の導電性部材および第３の導電性部材が導電性部分と接触するのを実質的に防止する抵抗部分とを含む。さらなる実施形態において、電子デバイスは、第３の導電性部材を有機層から絶縁する側壁スペーサをさらに備える。
さらなる実施形態において、有機層は有機活性層を含む。特定の実施形態において、第１の電子部品は、放射線放出電子部品または放射線応答電子部品を含む。別の実施形態において、電力伝送線はＶdd線またはＶss線である。
一実施形態において、電子デバイスを形成するための方法が、第１の電極を、基板内の第１の導電性部材の上に形成する工程を有する。基板は、第１のピクセル駆動回路と、第１の導電性部材と、第２の導電性部材とを含む。第１および第２の導電性部材は互いに隔置される。第１の導電性部材は第１のピクセル駆動回路に接続され、第２の導電性部材は電力伝送線の一部である。方法は、また、第１の有機層を第１および第２の電極の上に形成する工程と、第２の電極を、第２の導電性部材の上にこないように第１の有機層の上に形成する工程とを有する。方法は、第２の電極によって被覆されない、第１の有機層の露出された部分を除去して、第２の導電性部材を露出する工程をさらに有する。方法は、第２の電極および第２の導電性部材に接続され、かつ第２の導電性部材と接触する第３の導電性部材を形成する工程をさらに有する。
別の実施形態において、第１の有機層の露出された部分を除去する工程が、第２の導電性部材に隣接した側壁を形成する。方法は、側壁に隣接した第１の有機層の抵抗部分を形成する工程をさらに有する。特定の実施形態において、第１の有機層の抵抗部分を形成する工程が、第１の有機層を乾燥処理作業に曝す工程を有する。
さらに別の実施形態において、方法は、第１の有機層の露出された部分を除去した後、絶縁層を形成する工程をさらに有する。方法は、また、絶縁層を異方性エッチングして、第１の有機層の露出された部分の側壁に沿って側壁スペーサを形成する工程を有する。
さらに別の実施形態において、基板は、第１のピクセル駆動回路を含む複数のピクセル駆動回路と、追加の第１の導電性部材と、追加の第２の導電性部材とを含む。第１の導電性部材の各々は、第２の導電性部材から隔置される。電子デバイスは電子部品のアレイを含み、ピクセル駆動回路はアレイ内にある。第１の電極を形成する工程は、第１の電極を第１の導電性部材の上に形成する工程を有する。第２の電極を形成する工程は、第２の電極を、アレイ内の第２の導電性部材のいずれの上にもなく第１の有機層の上に形成する工程を有する。第１の有機層の部分を除去する工程は、第１の有機層の、第２の電極によって被覆されない部分を除去して、第２の導電性部材を露出する工程を有する。第３の導電性部材を形成する工程は、第３の導電性部材が、第２の電極および第２の導電性部材に接続され、かつ、第２の導電性部材の少なくともいくつかと接触するように、第３の導電性部材を形成する工程を有する。
さらなる実施形態において、方法は、第１の電極を形成した後であって、かつ第２の電極を形成する前に、有機活性層を形成する工程をさらに有する。特定の実施形態において、第１の電子部品は、放射線放出電子部品または放射線応答電子部品を含む。
さらなる実施形態において、第３の導電性部材は第２の電極と接触する。さらなる実施形態において、電力伝送線はＶdd線またはＶss線である。
本発明の他の特徴および利点は、次の詳細な説明から、および特許請求の範囲から明らかであろう。詳細な説明は、最初に、用語の定義および明確化を扱い、次いで、レイアウトおよび製造プロセス、代替実施形態、ならびに利点を扱う。
（１．用語の定義および明確化）
以下で説明される実施形態の詳細を扱う前、いくつかの用語を定義または明確化する。ここで使用されるように、層または材料に言及するときの「活性」という用語は、電気放射特性または電磁特性を示す層または材料を意味することが意図される。活性層材料は、放射線を放出することができるか、放射線を受けるとき電子−正孔対の濃度の変化を示すことができる。
「アレイ」、「周辺回路」、および「遠隔回路」という用語は、異なった領域または部品を意味することが意図される。たとえば、アレイは、部品内の規則的な配列（通常、列および行によって示される）内のピクセル、セル、または他の電子デバイスを含むことができる。これらの電子デバイスは、アレイと同じ部品内であるがアレイ自体の外側にあることができる周辺回路によって、部品上で局所的に制御することができる。遠隔回路は、典型的には、周辺回路から離れてあり、かつ、アレイに信号を送るか、アレイから信号を受けることができる（典型的には、周辺回路を介して）。遠隔回路は、また、アレイに無関係の機能を行うことができる。
「導電性部材」という用語は、電位の著しい降下なしで、電流が流れることができる部材または構造を意味することが意図される。電極、端子、および相互接続が、導電性部材の例である。
電子部品、回路、またはそれらの部分に関する「接続された」という用語は、２つ以上の電子部品、回路、または少なくとも１つの電子部品および少なくとも１つの回路の任意の組合せが、それらの間にあるいかなる介在する電子部品も有さないことを意味することが意図される。そのような電子部品、回路、またはそれらの部分が、互いに接触してもしなくてもよいことに留意されたい。寄生抵抗、寄生キャパシタンス、または両方は、この定義の目的のための電子部品とみなされない。一実施形態において、電子部品は、互いに電気的に短絡され、かつ実質的に同じ電圧にあるとき、接続される。電子部品を、光信号がそのような電子部品の間で伝送されることを可能にするために、光ファイバ線を使用してともに接続することができることに留意されたい。
「接触する」という用語は、２つ以上の物体が互いに物理的に触れることを意味することが意図される。
「乾燥処理作業」という用語は、液体なしで行われる、層、材料、部材、または構造の物理的特性の化学物質（ｃｈｅｍｉｃａｌ ｏｆ ｐｈｙｓｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ）を変える、プロセスの一部を意味することが意図される。乾燥処理作業の例としては、ドライエッチング、レーザアブレーション、またはそれらの組合せが挙げられる。
「電極」という用語は、電子部品内でキャリヤを輸送するように構成された部材または構造を意味することが意図される。たとえば、電極は、アノード、カソード、キャパシタ電極、ゲート電極などであることができる。
「電子部品」という用語は、電気機能または電気放射（たとえば、電気光学）機能を行う回路の最も低いレベルのユニットを意味することが意図される。電子部品としては、トランジスタ、ダイオード、抵抗器、キャパシタ、インダクタ、半導性部材レーザ、光学スイッチなどを挙げることができる。電子部品は、寄生抵抗（たとえば、ワイヤの抵抗）または寄生キャパシタンス（たとえば、導電性部材間のキャパシタが意図されないか偶発的である、異なった電子部品に接続された２つの導電性部材の間の容量結合）を含まない。
「電子デバイス」という用語は、適切に接続され適切な電位が供給されると、集合的に機能を行う、回路、電子部品、またはそれらの組合せの集まりを意味することが意図される。電子デバイスは、システムを含むか、システムの一部であることができる。電子デバイスの例としては、ディスプレイ、センサアレイ、コンピュータシステム、アビオニクスシステム、自動車、携帯電話、または他の消費者用または産業用電子製品が挙げられる。
「絶縁」という用語およびその変形は、著しい数の電荷キャリヤが、材料、層、部材、または構造を通って流れるのを実質的に防止するような電気的特性を有する材料、層、部材、または構造を意味することが意図される。
「等方性エッチング」という用語は、基板の断面図から垂直方向および水平方向に実質的に等しく行われるエッチングを意味することが意図される。「異方性エッチング」という用語は、同じ材料をエッチングするとき、１つの方向に、別の方向と比較して著しくより高い速度で行われるエッチングを意味することが意図される。完全に等方性または異方性であるエッチングはないが、エッチングは、他方（異方性または等方性の）と比較して、著しくより等方性または異方性である傾向がある。
「ピクセル」という用語は、ディスプレイの使用者によって観察されるようなディスプレイの最も小さい完全なユニットを意味することが意図される。「サブピクセル」という用語は、ピクセルの一部のみを構成するがすべてを構成しない、ピクセルの一部を意味することが意図される。フルカラーディスプレイにおいて、フルカラーピクセルが、赤色、緑色、および青色スペクトル領域の主色を有する３つのサブピクセルを含むことができる。モノクロディスプレイが、ピクセルを含むがサブピクセルを含まないことができる。
「ピクセル駆動回路」という用語は、わずか１つのピクセルのための信号を制御する、ピクセルまたはサブピクセルのアレイ内の回路を意味することが意図される。ピクセル全体ではなく１つのサブピクセルのみのための信号を制御する駆動回路が、本明細書で使用されるように、依然としてピクセル駆動回路と呼ばれることに留意されたい。
「電力伝送線」という用語は、電源信号を伝送するように設計された、電子デバイス内の１つまたは複数の導電性部材を意味することが意図される。１つまたは複数の導電性部材は、電源信号と実質的に同じ電圧である。電力伝送線の例としては、Ｖdd線またはＶss線が挙げられる。
「放射線放出部品」という用語は、適切にバイアスされると、目標波長または波長スペクトルにおける放射線を放出する電子部品を意味することが意図される。放射線は、可視光スペクトル内または可視光スペクトルの外側（紫外（「ＵＶ」）または赤外（「ＩＲ」））であることができる。発光ダイオードが、放射線放出部品の例である。
「放射線応答部品」という用語は、電子部品が、目標波長または波長スペクトルにおける放射線を検知するかこれに応答することができることを意味することが意図される。放射線は、可視光スペクトル内または可視光スペクトルの外側（ＵＶまたはＩＲ）であることができる。光検出器、ＩＲセンサ、バイオセンサ、および光起電力セルが、放射線応答部品の例である。
材料に言及するときの「抵抗（ｒｅｓｉｓｔｉｖｅ）」という用語は、導電性部材の電気抵抗と絶縁体の電気抵抗との間の電気抵抗を有する材料を意味することが意図される。たとえば、抵抗材料は、約１０-2から１０+4オーム−ｃｍの範囲内の抵抗率を有する。
「側壁スペーサ」という用語は、開口部内にある導電性部材または抵抗器を、開口部の側壁に沿って配置された異なった導電性部材または抵抗器から分離するために使用される、開口部の側壁に沿って配置された構造を意味することが意図される。
「基板」という用語は、剛性または可撓性であることができ、かつ、ガラス、ポリマー、金属、またはセラミック材料、またはそれらの組合せを含むことができるが、これらに限定されない１つまたは複数の材料の１つまたは複数の層を含むことができるワークピースを意味することが意図される。
ここで使用されるように、「含む（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有する（ｈａｖｉｎｇ）」という用語、またはそれらのいかなる他の変形も、非排他的な包含を網羅することが意図される。たとえば、要素のリストを含むプロセス、方法、物品、または装置が、必ずしも、それらの要素のみに限定されないが、明白に記載されていないか、そのようなプロセス、方法、物品、または装置に固有の他の要素を含むことができる。さらに、そうでないと明白に記載されていない限り、「または」は、「排他的なまたは」ではなく、「包含的なまたは」を指す。たとえば、条件ＡまたはＢが、次のいずれか１つによって満たされる。Ａが真であり（または存在し）、かつＢが偽である（または存在しない）、Ａが偽であり（または存在せず）、かつＢが真である（または存在する）、ならびに、ＡおよびＢの両方が真である（または存在する）。
さらに、明確にするため、および、本発明の一般的な意味を与えるために、「ａ」または「ａｎ」の使用は、本発明の要素および部品を説明するために使用される。この説明は、１つまたは少なくとも１つを含むように読まれるべきであり、単数形は、そうでないように意味されることが明らかでない限り、また、複数形を含む。
特に定義されない限り、ここで使用される技術用語および科学用語はすべて、本発明が属する技術における当業者によって一般に理解されるのと同じ意味を有する。適切な方法および材料を、本発明の実施形態、またはそれらを製造または使用するための方法について、ここで説明するが、説明されるものと同様のまたは同等の他の方法および材料を、本発明の範囲から逸脱することなく用いることができる。ここで挙げられる刊行物、特許出願、特許、および他の引例をすべて、それらの全体を引用により援用する。矛盾する場合は、本明細書は、定義を含めて、優先する。さらに、材料、方法、および例は、例示にすぎず、限定することは意図されない。
元素の周期表内の列に対応する族番号は、ＣＲＣ化学物理学ハンドブック（ＣＲＣ Ｈａｎｄｂｏｏｋ ｏｆ Ｃｈｅｍｉｓｔｒｙ ａｎｄ Ｐｈｙｓｉｃｓ）、第８１版、（２０００）に見られるような「新表記（Ｎｅｗ Ｎｏｔａｔｉｏｎ）」法を使用する。
ここで説明されない程度に、特定の材料、処理行為、および回路に関する多くの詳細は、従来のものであり、有機発光ダイオードディスプレイ技術、光検出器技術、および半導性部材技術の範囲内のテキストブックおよび他のソースに見出されるであろう。
（２．レイアウトおよび製造プロセス）
図１は、ピクセル１０２、１０４、１０６、および１０８を含む電子デバイス１００内のアレイの一部の回路図を含む。代替実施形態において、ピクセル１０２、１０４、１０６、および１０８の各々は、サブピクセルであることができる。本明細書の目的のため、ピクセルという用語が使用されるが、当業者は、ここで説明される概念を、ピクセル内のサブピクセルに拡大することができることを理解するであろう。図１に示されているように、ピクセル１０２、１０４、１０６、および１０８の各々は、選択トランジスタ１２２と、蓄積キャパシタ１２４と、駆動トランジスタ１２６とを含むピクセル駆動回路を含む。選択トランジスタ１２２のゲート電極が選択線１４２に接続される。一実施形態において、選択線１４２は時間の関数として活性化され、したがって、各選択線１４２は走査線である。選択トランジスタ１２２の第１のソース／ドレイン領域が、データ線１４４に接続される。選択トランジスタ１２２の第２のソース／ドレイン領域、蓄積キャパシタ１２４の第１の電極、および駆動トランジスタ１２６のゲート電極が、互いに接続される。駆動トランジスタ１２６の第１のソース／ドレイン領域が、電子部品１２８のアノードに接続される。一実施形態において、電子部品１２８は放射線放出部品であり、別の実施形態において、電子部品１２８は放射線応答部品である。電子部品１２８のカソードが、この実施形態においてＶss線１４８である電力伝送線に接続される。蓄積キャパシタ１２４の第２の電極、および駆動トランジスタ１２６の第２のソース／ドレイン領域が、この実施形態においてＶdd線１４６である別の電力伝送線に接続される。本明細書を読んだ後、当業者は、アレイが、１つまたは複数の方向に延在することができ、かつ、ほとんどいかなる有限数の、図１に示されたものと同様のピクセルを含むことができることを理解するであろう。
他の実施形態において、他の電子部品を、図１に示された電子部品の代わりに、またはこれらと関連して、使用することができる。たとえば、１つまたは複数のｐチャネルトランジスタを、図１に示されたｎチャネルトランジスタの代わりに、またはこれらと関連して、使用することができる。ピクセル駆動回路内の電子部品の厳密なタイプおよび構成は、非常に可変であり、特定の用途のための要求または望みに合うように選択することができる。本明細書を読んだ後、当業者は、電子部品１２８のアノードをＶdd線１４６に接続することができ、電子部品１２８のカソードを駆動トランジスタ１２６のソース／ドレイン領域に接続することができることを理解するであろう。駆動トランジスタ１２６の他のソース／ドレイン領域をＶss線１４８に接続することができる。
図１に示された回路図に従う電子デバイス１００のレイアウトおよび製造を、以下で説明する。本明細書を読んだ後、当業者は、本発明が、ここで説明される特定の回路図、レイアウト、および製造プロセスに限定されないことを理解するであろう。
図２および図３は、第１および第２の導電性部材を露出する開口部を形成した後の、基板の一部の、それぞれ、平面図および断面図の図を含む。図２を参照すると、ピクセル１０２、１０４、１０６、および１０８に対応する領域が、１組の破線で示されており、ピクセル駆動回路２４２が、ピクセル１０２、１０４、１０６、および１０８内の破線ボックスで示されている。第１の導電性部材が、開口部２４４の底部にあり、各々、下にあるピクセル駆動回路に接続される。第１の導電性部材は、駆動トランジスタ１２６の第２のソース／ドレイン領域の一部であるか、これらに接続される。第２の導電性部材２２２が開口部２２４の底部にある。第２の導電性部材２２２は、この実施形態においてＶss線１４８である電力伝送線の一部である。図２の切断線３−３における断面図である図３を参照すると、ピクセル駆動回路２４２および第２の導電性部材２２２は、基板３００内にある。基板３００、第１の導電性部材を含むピクセル駆動回路２４２、および第２の導電性部材２２２の各々は、材料を含み、従来の技術を用いて形成される。一実施形態において、基板３００は、剛性であり、別の実施形態において可撓性である。１つの特定の実施形態において、基板３００は、透明であり、基板３００の、電子デバイス形成が行われる表面と反対側の使用者側３０２を含む。
絶縁層３２０が、基板３００、ピクセル駆動回路２４２、および第２の導電性部材２２２の上に形成される。絶縁層３２０は、二酸化ケイ素、窒化ケイ素、有機絶縁材料、またはそれらの任意の組合せを含むことができる。絶縁層３２０は、従来の技術を用いて堆積させることによって形成することができる。絶縁層３２０は、基板３００内の下にある電子部品から、その後形成される電極または他の導電性部材を絶縁するのに十分である厚さを有する。一実施形態において、絶縁層３２０は、約０．１〜５．０ミクロンの範囲内の厚さを有する。従来のリソグラフィ作業が、絶縁層３２０内に開口部２２４および２４４を形成するために行われる。本明細書を読んだ後、当業者は、より多いまたはより少ない開口部２２４または２４４を形成することができることを理解するであろう。開口部２２４、２４４の数、またはそれらの組合せは、ピクセルまたはサブピクセル、またはピクセルまたはサブピクセルのグループあたり１つの開口部を含むことができる。たとえば、１つの開口部２２４を、赤色、緑色、および青色サブピクセルを含むピクセルのために使用することができる。別の実施形態において、各ピクセルまたはサブピクセルのための開口部の数は、１つを超えることができる。組合せをすべて列挙することは、ほとんど不可能であろう。また、示されていないが、ピクセル駆動回路２２４のいずれか１つまたは複数を、第２の導電性部材２２２に接続してもしなくてもよい。先に述べられたように、レイアウトオプションは多く、本明細書を読んだ後、当業者は、要求または望みを最もよく満たすレイアウトをどのように設計するかを理解するであろう。
プロセスのこの時点において、ピクセル駆動回路２４２内の第１の導電性部材、および第２の導電性部材２２２は、露出される。第１の導電性部材２４２および第２の導電性部材２２２は、周期表の４〜６、８、および１０〜１４族から選択される少なくとも１つの元素、またはそれらの任意の組合せを含むことができる。一実施形態において、第１の導電性部材および第２の導電性部材２２２は、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｍｏ、またはそれらの任意の組合せを含むことができる。第１の導電性部材および第２の導電性部材２２２が１つを超える層を含む別の実施形態において、層の１つが、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｍｏ、またはそれらの任意の組合せを含むことができ含むことができ、別の層が、Ｍｏ、Ｃｒ、Ｔｉ、Ｒｕ、Ｔａ、Ｗ、Ｓｉ、またはそれらの任意の組合せを含むことができる。後で説明されるように、第２の導電性部材２２２は、塩基に曝すことができる。一実施形態において、第２の導電性部材は、Ｍｏ、Ｃｒ、Ｔｉ、Ｒｕ、Ｔａ、Ｗ、またはそれらの任意の組合せの層によって被覆されたＡｌ層を含むことができる。導電性金属酸化物、導電性金属窒化物、またはそれらの組合せを、元素金属またはそれらの合金のいずれかの代わりに、またはこれと関連して、使用することができることに留意されたい。
図４および図５に示されているように、第１の電極４４２が、絶縁層３２０およびピクセル駆動回路２４２の部分の上に形成される。一実施形態において、第１の電極４４２は、電子部品１２８のためのアノードである。第１の電極４４２の部分が、ピクセル駆動回路２４２内の第１の導電性部材へのコンタクト４４４を形成する。一実施形態において、第１の電極４４２は、電子部品１２８によって放出されるか受けられるべき放射線に対して透明である。特定の実施形態において、第１の電極４４２は、酸化インジウムスズ（「ＩＴＯ」）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウムスズ（「ＡＴＯ」）、または典型的にはＯＬＥＤのアノードのために使用される他の金属材料を含む。この実施形態において、第１の電極４４２は、その後形成された有機活性層から放出されるかその後形成された有機活性層によって応答されるべき放射線の少なくとも７０％を透過する。そのような放射線は、基板３００の使用者側３０２から放出されるか、基板３００の使用者側３０２で受けられる。一実施形態において、第１の電極４４２の厚さは、約１００〜２００ｎｍの範囲内である。放射線が、第１の電極４４２を透過される必要がない場合、厚さは、１０００ｎｍまで、またはさらに厚いなど、より大きいことができる。
一実施形態において、第１の電極４４２は、ステンシルマスクを基板３００の上に配置し、従来の物理的蒸着技術を用いて、図３および図４に示されているように第１の電極４４２を堆積させることによって形成される。別の実施形態において、第１の電極４４２は、第１の電極４４２のための層の１つまたは複数をブランケット堆積させる（ｂｌａｎｋｅｔ ｄｅｐｏｓｉｔｉｎｇ）ことによって形成される。次に、マスキング層（図示せず）が、層の、第１の電極４４２を形成するために残るべきである部分の上に形成される。従来のエッチング技術が用いられて、層の露出された部分を除去し、第１の電極４４２を残す。エッチングの間、開口部２２４の上にあり、開口部２２４内の層（第２の導電性部材２２２まで）が、除去される。この実施形態において、第１の電極４４２および第２の導電性部材２２２の層は、異なった材料を含む。異なった材料の使用は、第１の電極４４２のための層が、第２の導電性部材２２２まで選択的に除去されることを可能にする。別の実施形態（図示せず）において、層の部分（第１の電極４４２のための）が開口部２２４内に残ることができるように、マスキング層のパターンを変えることができる。しかし、開口部２２４内に残るそのような部分は、第１の電極４４２と第２の導電性部材２２２との間で接続が行われないように、第１の電極４４２から隔置される。エッチング後、マスキング層は、従来の技術を用いて除去される。
図６に示されているように、有機層６３０が、第１の電極４４２、絶縁層３２０、および第２の導電性部材２２２の上に形成される。有機層６３０は、１つまたは複数の層を含むことができる。たとえば、有機層は、有機活性層と、電子注入層、電子輸送層、電子阻止層、正孔注入層、正孔輸送層、または正孔阻止層、またはそれらの任意の組合せのいずれか１つまたは複数とを含むことができる。一実施形態において、有機層６３０は、第１の有機層６３２と、有機活性層６３４とを含むことができる。
第１の有機層６３２および有機活性層６３４は、第１の電極４４２の上に順次形成される。第１の有機層６３２および有機活性層６３４の各々は、以下で説明されるように、適切な材料のための、スピンコーティング、キャスティング、蒸着（化学または蒸気）、印刷（インクジェット印刷、スクリーン印刷、溶液分配（平面図から見られるような、ストリップ、または他の所定の幾何学的形状またはパターンで、液体組成物を分配すること）、またはそれらの任意の組合せ）、他の堆積技術、またはそれらの任意の組合せを含む、任意の数の異なった技術の１つまたは複数によって、形成することができる。第１の有機層６３２および有機活性層６３４の一方または両方を、堆積後、硬化させることができる。
第１の有機層６３２が正孔輸送層として作用する場合、任意の数の材料を使用することができ（その選択はデバイスおよび有機活性層６３４の材料による）、この例示的な例において、それは、ポリアニリン（「ＰＡＮＩ」）、ポリ（３，４−エチレンジオキシチオフェン）（「ＰＥＤＯＴ」）、または有機電子デバイスに使用されるような正孔輸送層として従来使用される材料の１つまたは複数を含むことができる。正孔輸送層は、典型的には、第１の電極４４２から隔置された位置において基板３００にわたって測定されるような約１００〜２５０ｎｍの範囲内の厚さを有する。第１の有機層６３２は、比較的導電性または比較的抵抗性であることができる。ＰＡＮＩおよびＰＥＤＯＴのスルホン化されたもの（たとえば、ＰＡＮＩ−ＰＳＳおよびＰＥＤＯＴ−ＰＳＳ）は比較的導電性であり、スルホン化されていないものは比較的抵抗性であることができる。一実施形態において、ＰＡＮＩ−ＰＳＳ、ＰＥＤＯＴ−ＰＳＳ、またはそれらの組合せを使用して、電子部品１２８を動作させるとき、第１の有機層６３２で電圧降下を低減することができる。一実施形態において、第１の有機層６３２の厚さは、約５０〜２００ｎｍの範囲内である。
有機活性層６３４の組成物は、典型的には、電子デバイスの用途による。一実施形態において、有機活性層６３４は、放射線放出部品に使用される。有機活性層６３４は、有機電子デバイス内の有機活性層として従来使用される材料を含むことができ、１つまたは複数の小分子材料、１つまたは複数のポリマー材料、またはそれらの任意の組合せを含むことができる。本明細書を読んだ後、当業者は、有機活性層６３４のための、適切な材料、層、または両方を選択することができるであろう。一実施形態において、有機活性層６３４は４０ｎｍ以下である。別の実施形態において、有機活性層６３４は、約６０〜１００ｎｍの範囲内の、より特定の実施形態において、約７０〜９０ｎｍの範囲内の厚さを有する。
電子デバイスが放射線放出微小空洞デバイスである場合、所望の放出波長スペクトルが得られるように、有機層６３０の厚さを選択する際に注意される。
代替実施形態において、有機層６３０は、厚さとともに変わる組成物を有する１つの層を含むことができる。たとえば、第１の電極４４２に最も近い組成物は正孔輸送体（ｈｏｌｅ ｔｒａｎｓｐｏｒｔｅｒ）として作用することができ、隣の組成物は有機活性層として作用することができ、第１の電極４４２から最も遠い組成物は電子輸送体として作用することができる。同様に、電荷注入、電荷阻止、または電荷注入、電荷輸送、および電荷阻止の任意の組合せの機能を、有機層６３０に組入れることができる。１つまたは複数の材料が、有機層の厚さのすべてを通してまたは一部のみ存在することができる。
図７および図８に示されているように、第２の電極７２２が有機層６３０の上に形成される。一実施形態において、第２の電極７２２は、電子部品１２８のためのカソードである。第２の電極７２２は、有機層６３０と接触する第１の層と、第１の層の上にある第２の層とを含む。第１の層は、１族金属、２族金属、ＯＬＥＤ内のカソードのために従来使用される他の材料の１つまたは複数、またはそれらの任意の組合せを含む。第２の層は、第１の層を保護するのを助け、かつ、第２の導電性部材２２２に関して説明された材料のいずれか１つまたは複数を含むことができる。第２の電極７２２の第２の層、および第２の導電性部材２２２は、同じ材料または異なった材料を有することができる。その後の塩基に曝すことが行われる実施形態において、第２の電極７２２のための材料の選択または追加の保護層の使用は、耐塩基性でなければならない。一実施形態において、第２の電極７２２は、約１００〜２０００ｎｍの範囲内の厚さを有する。
第２の電極は、第２の電極７２２が形成されるべきである開口部を有するステンシルマスクを使用することによって形成することができる。図７および図８において、第２の電極７２２の間の開口部７２４が、有機層６３０の少なくとも一部を露出し、これは、第２の導電性部材２２２の上にある。第２の電極７２２は、蒸着またはスパッタリングなどの物理的蒸着技術を用いて形成することができる。
次に、有機層６３０の露出された部分は、開口部７２４から除去されて、図９に示されているように開口部２２４を第２の導電性部材２２２まで露出する。図１０は、図９の切断線１０−１０における電子デバイス１００の断面図の図を含む。開口部１０２４は、絶縁層３２０まで、および第２の導電性部材２２２の露出された部分まで延在する。この実施形態において、第２の電極７２２は、有機層６３０のエッチングの間、ハードマスクを形成する。有機層６３０の露出された部分の除去は、乾燥処理作業として行うことができる。乾燥処理作業の例を、レーザアブレーションまたはドライエッチングを用いて行うことができる。レーザアブレーションは従来のものである。ドライエッチングは、２００３年７月２２日に出願された、シバ・プラカシュ（Ｓｈｉｖａ Ｐｒａｋａｓｈ）による「有機電子デバイスの製造の間有機層を除去するためのプロセス、およびこのプロセスによって形成された有機電子デバイス（Ｐｒｏｃｅｓｓ Ｆｏｒ Ｒｅｍｏｖｉｎｇ ａｎ Ｏｒｇａｎｉｃ Ｌａｙｅｒ Ｄｕｒｉｎｇ Ｆａｂｒｉｃａｔｉｏｎ ｏｆ ａｎ Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ ａｎｄ ｔｈｅ Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ｆｏｒｍｅｄ ｂｙ ｔｈｅ Ｐｒｏｃｅｓｓ）」という名称の米国特許公報（特許文献１）の「ドライエッチング（Ｄｒｙ Ｅｔｃｈｉｎｇ）」セクション内に記載された技術のいずれか１つまたは複数を用いて行うことができる。
ドライエッチングは、１つまたは複数の工程を用いて行うことができる。第２の導電性部材２２２の上面が絶縁酸化物を形成しない場合、および、有機層６３０がいかなる著しい量の不揮発性汚染物質（たとえば、ナトリウム、ケイ素、硫黄など）も含有しない場合、１つの工程を用いることができる。しかし、別の実施形態において、第２の導電性部材２２２の上面は絶縁酸化物を形成することがあるか、または、有機層６３０は著しい量の不揮発性エッチング生成物または汚染物質を含有することがある。
一実施形態において、２工程プロセスが用いられ、第１の工程は、有機層６３０を除去し、不揮発性エッチング生成物および汚染物質などの望まれない材料を除去するための第２の工程。第１の工程は、比較的より高い程度の、有機層６３０との化学反応性を有し、第２の工程は、比較的より高い程度の物理的除去（より選択的でない）を有する。
第１の工程は、有機層６３０の実質的にすべてを除去し、第２の工程は、不揮発性エッチング生成物および汚染物質などの望まれない材料を除去するために行われる。第１の工程は、第１の工程の間露出されるか露出されるようになることがある他の材料に対する良好な選択性を依然として維持しながら、有機層６３０を除去することである。選択性は、第１の工程の間露出されるか露出されるようになる他の材料のエッチング速度に対する除去されるべきターゲット材料（この実施形態における有機層６３０）のエッチング速度の比または割合として通常表現される尺度である。より高い選択性が、望ましいが、設備処理量、および異方性エッチングが望ましい場合エッチングの減少された異方性特徴などの、他の考慮事項によって制限されることがある。また、複数の異なった材料が第１の工程の終わり近くで露出されるので、第２の導電性部材２２２に対する有機層６３０の選択性は最適化されるが、第２の電極７２２に対する有機層６３０の選択性は低すぎることがある。選択性は、典型的には、用いられるエッチング化学の関数である。エッチング化学を以下でより詳細に説明する。
第２の電極７２２は、第１の工程の実質的にすべての間露出される。絶縁層３２０および第２の導電性部材２２２は、有機層６３０が除去された後、露出されるようになる。第２の電極７２２の側面は、第１の工程の実質的にすべての間露出される。
第１の工程の間の供給ガスの比は、部分的に、所望の選択性を達成するように選択することができる。一実施形態において、酸素含有ガスは供給ガスの約１から１００体積パーセントであり、ハロゲン含有ガスは０から５０体積パーセントであり、不活性ガスは０から４０体積パーセントであり、還元ガスは０から３０体積パーセントである。別の実施形態において、酸素含有ガスは、Ｏ2を含み、供給ガスの３０から９５体積パーセントであり、ハロゲン含有ガスは、フルオロカーボンを含み、１から３０体積パーセントであり、不活性ガスは、Ｎ2、Ｈｅ、およびＡｒからなる群から選択することができ、４から３０体積パーセントであり、還元ガスは、Ｈ2およびＮＨ3からなる群から選択することがき、０から１０体積パーセントである。さらなる実施形態において、酸素含有ガスは、Ｏ2であり、供給ガスの６０から９５体積パーセントであり、ハロゲン含有ガスは、ＣＦ4であり、供給ガスの４から２０体積パーセントであり、不活性ガスは、Ａｒであり、供給ガスの１０から２０体積パーセントであり、還元ガスは使用されない。
動作パラメータは、使用される反応器のタイプ、エッチングチャンバのサイズ、またはエッチングされている基板のサイズによって変わることができる。バレルエッチャ（アッシャ（ａｓｈｅｒ）と呼ばれることもある）および六極管反応器などのバッチエッチングシステムを使用することができる。あるいは、平行平面板を有するものなどの単一基板システムを使用することができる。エッチングの間、プラズマを基板に直接曝すことができるか、下流プラズマを用いることができる。第１の工程の始めに、基板１０をドライエッチングシステム内に装填することができる。供給ガスはドライエッチングチャンバ内に流れ、圧力は安定化される。圧力は、約０．０１から５０００ｍＴｏｒｒの範囲内である。これらの圧力において、供給ガスは、約１０から１０００標準立方センチメートル毎分（「ｓｃｃｍ」）の範囲内の速度で流れることができる。別の実施形態において、圧力は、約１００から５００ｍＴｏｒｒの範囲内であることができ、供給ガスは、約１００から５００ｓｃｃｍの範囲内の速度で流れることができる。
電圧および電力を与えてプラズマを発生させることができる。電力は、典型的には、基板の表面積の線形関数またはほぼ線形関数である。したがって、電力密度（基板の単位面積あたりの電力での）が与えられる。電圧は約１０から１０００Ｖの範囲内であり、電力密度は約１０から５０００ｍＷ／ｃｍ2の範囲内である。電圧および電力密度の下限は、プラズマが、受入れられないほど低いエッチング速度を持続するか生じさせることが困難であることを引起すことがある。電圧および電力密度の上限は、積極的すぎ、ドライエッチングが、制御不可能であるか、再生不可能である（製造において重大な）か、受入れられないほど低い選択性を有することを引起すことがある。一実施形態において、電圧は約２０から３００Ｖの範囲内であることができ、電力密度は約５０から５００ｍＷ／ｃｍ2の範囲内であることができる。電圧および電力のランプ速度は非常に高いことができ、というのは、電圧および電力は、典型的には、従来の照明スイッチと同様に、オンにされたりオフにされたりするからである。
第１の工程は、オーバエッチングのため、設定時間の間、終点検出を用いて、または、終点検出および設定時間の組合せで、行うことができる。第１の工程が短すぎる場合、第２の導電性部材２２２の部分のすべてが露出されるわけではなく、開回路または高抵抗回路が、完成されたデバイス内に形成されることを引起す。第１の工程が長すぎる場合、第２の電極７２２、絶縁層３２０、第２の導電性部材２２２、またはそれらの組合せのあまりに多くが、エッチングされることがある。さらに、第１の工程が長すぎる場合、第２の電極７２２、絶縁層３２０、第２の導電性部材２２２、またはそれらの組合せが、窪みが作られたようになることがあるか、第２の電極７２２、第２の導電性部材２２２、またはそれらの組合せの場合、その後形成された導電性部材に対して受入れられないほど高い接触抵抗を引起すことがある。
一実施形態において、ガス、圧力、流量、電力密度、および電圧を、ドライエッチングプロセスの間、経時的に変えることができる。
設定時間が第１の工程のために用いられる場合、時間は、バッチ反応器について約２から３０分の範囲内であることができる。別の実施形態において、設定時間は、バッチ反応器について約５から１０分の範囲内であることができる。単一基板ドライエッチングチャンバの場合、エッチング時間は、この時間の半分未満であるか、または先に与えられた時間より短いことができる。終点検出は、従来の技術を用いて行うことができる。
第２の工程は、不活性ガス、および任意に還元ガスを使用して行うことができ、これらの両方が上で説明された。不活性ガスは、第１の工程後残った望まれない材料を除去するのを助け、還元ガスは、第１の工程の間形成された金属酸化物を、その対応する金属に還元するのを助けることができる。一実施形態において、第２の工程は、５０から１００体積パーセントにおける不活性ガスと、０から５０体積パーセントにおける還元ガスとを含む。別の実施形態において、第２の工程は、７０から１００体積パーセントにおける不活性ガスと、０から３０体積パーセントにおける還元ガスとを含む。さらなる実施形態において、不活性ガスは、９０から１００体積パーセントにおけるＡｒであり、還元ガスは、０から１０体積パーセントにおけるＨ2である。
第２の工程の間の動作条件は、第１の工程について上で与えられた最も広い範囲内にある。第２の工程の間に使用される実際の動作条件は、第１の工程と異なることができる。たとえば、電圧および電力密度はより高いことができ、というのは、望まれない材料が、化学的にエッチングされるのとは対照的に、物理的に除去されるからである。第２の工程の間、電圧は約１０から６００Ｖの範囲内であることができ、電力密度は約１００から１０００ｍＷ／ｃｍ2の範囲内であることができる。電圧または電力密度が高すぎる場合、第２の工程は、下にある材料のあまりに多くを除去することがあり、制御不可能または再生不可能であることがある。第２の工程は、典型的には、時間を合わされたエッチングとして行われる。第２の工程後、電圧、電力、および供給ガスは、オフにされる。ドライエッチングチャンバは、ポンプダウンされ、パージされる。パージ後、ドライエッチングチャンバはほぼ大気圧にベントされ、基板は除去される。
エッチング作業が完了された後、絶縁層３２０および第２の導電性部材２２２の部分が、図９に見られるように見える。図９に示されていないが、有機層６３０の前に形成された導電性リードまたは導電性部材の他の部分（たとえば、アレイの外側の周辺回路または遠隔回路のための導電性リード）が露出されるようになることができる。有機層６３０は、周辺回路領域および遠隔回路領域から除去される。それらの領域の１つが、その後形成されるカプセル化層が取付けられる領域であるレールを含んでも含まなくてもよい。図９に示されていない導電性部材またはリードの露出された部分は、基板３００上のまたは基板３００内の回路への電気的接続が行われることを可能にするために、ボンドパッドに対応することができる。
多くの異なったガスおよび動作条件をドライエッチングに関して説明したが、ドライエッチングは、受入れられるエッチング速度および望まれない材料の除去を依然として維持しながら、できるだけ穏やかでなければならない。有機電子デバイスは、それらの無機電子デバイス対応品と比較して、処理条件により敏感である傾向がある。
ユナクシス（Ｕｎａｘｉｓ）からのプラズマサーム（Ｐｌａｓｍａ Ｔｈｅｒｍ）７９０シリーズ、およびマーチ・プラズマ・システムズ（Ｍａｒｃｈ Ｐｌａｓｍａ Ｓｙｓｔｅｍｓ）からのマーチ（Ｍａｒｃｈ）ＰＸ−５００を含む、任意の数の市販のドライエッチングシステムが、本発明での使用に適している。反応性イオンエッチャ（ＲＩＥ）と呼ばれる典型的な容量結合プラズマエッチャにおいて、動作の圧力範囲は、１００ｍＴｏｒｒから１Ｔｏｒｒである。１ｍＴｏｒｒまで、より低い圧力で動作させるために、必要な与えられる電力は非常に高く、高シース電圧が付随する。これは、基板表面の激しいイオンボンバードを引起す。基板上のバイアス電圧を、プラズマを作り維持するために必要な与えられる電力から切り離すために、誘導結合プラズマ（ＩＣＰ）システムが必要になる。ＩＣＰシステムにおいて、プラズマは、チャンバの上部セクション内の共振誘導コイルによって発生される。同じチャンバ内の下で、基板はペデスタル上に配置され、これは、別の電源を使用して別個に電力供給することができる。１組のソレノイドも上部チャンバ内で使用して、電子を閉じ込め、プラズマの導電性を調整し、上部チャンバ内で、１から５０ｍＴｏｒｒの範囲内の圧力で、均一なプラズマを発生させる。イオン化および活性化の程度は、非常に高いことができ、非常に反応性のプラズマを発生させる。下部チャンバ内で、望まれるシース電圧によって、基板ペデスタルを電力供給しないか電力供給することができる。
プラズマエッチングに用いられる他の低圧プラズマ発生技術は、マイクロ波空洞およびマイクロ波電子サイクロトロン共鳴（ｕＥＣＲ）である。ＥＣＲプラズマは１ｍＴｏｒｒ未満でさえ動作し、電子のサイクロトロン周波数とマイクロ波励起場（ｍｉｃｒｏｗａｖｅ ｅｘｃｉｔａｔｉｏｎ ｆｉｅｌｄ）との間の共鳴によって、イオン化効率が再び非常に高い。基板は、また、望まれるようにイオンボンバードを増加させるために、電源を使用して独立してバイアスすることができる。
ヘリコンプラズマ源も、低圧エッチングに使用される。この場合、無線周波がアンテナから発生される。ＲＦ場に加えて、ソレノイド磁場も与えられる。ＲＦ波より小さい波長における右円偏光ヘリコン波が、プラズマを通過し、ガスをイオン化する。
イオンミリング、反応性イオンミリング、およびガスクラスターイオンビーム（Ｇａｓ Ｃｌｕｓｔｅｒ Ｉｏｎ Ｂｅａｍ）（ＧＣＩＢ）エッチングによって代表されるイオンビームエッチングも、プラズマから抽出されたイオンを使用する低圧（ｍＴｏｒｒ未満から数ｍＴｏｒｒ）エッチング方法である。ＧＣＩＢの場合、クラスター源は膨張ガスであり、これは、イオン化され、次に、基板の方に加速される。
マグネトロン補助装置補助、レーザ補助、および三極管補助によって、プラズマ強化を行うことができる。これらの方法は、より低い圧力の動作、およびより均一なエッチングに備える。
本発明のプロセスで実施されるようなプラズマエッチングを、ミリトル未満の圧力範囲まで、プラズマのこれらの明示のいずれかを含むように拡大することができる。
別の実施形態において、第２の電極７２２を、ブランケット堆積および従来のリソグラフィ技術を用いて形成することができる。より特定的には、ステンシルマスクが使用されず、したがって、電子デバイス１００のためのアレイの実質的にすべて、または基板３００の実質的にすべてが、第２の電極７２２のための層によって被覆される以外は、第２の電極７２２のための層を、先に説明されたように堆積させることができる。マスキング層（図示せず）が、フォトレジスト層を堆積させ、ステンシルマスクを使用してフォトレジスト層を選択的に露出し、フォトレジスト層を現像して、図７および図８に示されているような開口部７２４と同様のマスキング層の開口部を形成するなどの従来の技術を用いて、形成される。第２の電極７２２のための層は、従来の技術を用いてエッチングされて、第２の電極７２２を形成する。エッチングは、従来のウェットまたはドライエッチング技術を用いて行うことができる。
第２の電極７２２を形成した後、マスキング層は、従来の技術を用いて除去される。１つの特定の実施形態において、マスキング層および有機層６３０は、有機材料を含む。マスキング層、および開口部７２４の下にある有機層６３０の露出された部分は、除去される。一実施形態において、除去は、先に説明されたようにプラズマエッチングを用いて行うことができる。１つの特定の実施形態において、マスキング層は、著しくより厚いその有機層６３０。したがって、有機層６３０の露出された部分は、マスキング層のすべてが除去される前、除去される。終点検出がプラズマエッチングのために用いられる場合、終点信号を、いつ第２の電極７２２が露出されるかを検出するように設定することができる。
プロセスのこの時点において、堆積されるときパターニングされようと、ブランケット堆積されパターニングされようと、第２の電極７２２、および開口部１０２４が、形成される。一実施形態において、第１の有機層６３２は、比較的導電性の材料を含む。有機層６３０の露出された部分を除去した後、基板を、有機層６３０内の層の１つまたは複数の導電性を低減する材料に曝すことができる。一実施形態において、第１の有機層６３２は、スルホン化ＰＡＮＩ−ＰＳＳまたはＰＥＤＯＴ−ＰＳＳである。開口部１０２４内に形成された導電性部材が、ＰＡＮＩ−ＰＳＳまたはＰＥＤＯＴ−ＰＳＳと接触する場合、そのような導電性部材と第１の電極４４２との間の漏れ経路が生じることがある。塩基が第１の有機層６３２内のＰＡＮＩ−ＰＳＳまたはＰＥＤＯＴ−ＰＳＳ材料に曝されて、第１の有機層６３２の抵抗部分１０４６を形成する。塩基は、水酸化ナトリウム、水酸化カルシウムなどの１族または２族金属含有塩基、水酸化テトラメチルアンモニウムなどの非金属塩基、またはそれらの任意の組合せを含むことができる。
１つの特定の実施形態において、塩基は、ＰＡＮＩ−ＰＳＳまたはＰＥＤＯＴ−ＰＳＳスルホン化部分と相互作用して、図１０に示されているような抵抗部分１０４６を形成する。抵抗部分１０４６は、開口部１０２４の周囲、および、第１の有機層６３２が塩基に曝された、電子デバイス１００の他の部分に沿って配置される。
第３の導電性部材１１２２が、第２の電極７２２の少なくとも一部の上に、および開口部１０２４内に形成されて、図１１に示されているように第２の導電性部材２２２へのコンタクトを形成する。第３の導電性部材１１２２は、第２の導電性部材２２２のいずれかに関して先に説明された材料のいずれか１つまたは複数を含むことができる。第３の導電性部材１１２２は、第２の導電性部材２２２と比較して同じまたは異なった組成物を有することができる。一実施形態において、第３の導電性部材１１２２は、第２の電極７２２を作るために使用されるステンシルマスクのほぼ逆イメージであるパターンを有するステンシルマスクを使用して、１つまたは複数の層を堆積させることによって、形成することができる。この実施形態において、第３の導電性部材のための開口部は、典型的には、先に説明されたような開口部７２４より少し広い。このように、第２の電極７２２上への重なりは、第３の導電性部材のより良好な接触およびいくらかの整列不良（たとえば、開口部１０２４の上に中心に置かれない）を考慮することができる。
第３の導電性部材１１２２は、第２の電極７２２の厚さと同じ厚さであるか、より実質的に厚いことができる。一実施形態において、第３の導電性部材は、約０．１〜５．０ミクロンの範囲内の厚さを有する。第３の導電性部材１１２２は、第２の導電性部材２２２を第２の電極７２２に接続する。この特定の実施形態において、第３の導電性部材１１２２は、また、第２の電極７２２および第２の導電性部材２２２と接触する。このように、Ｖss信号を、Ｖss線１４８の少なくとも一部である第２の導電性部材７２２に沿って、第３の導電性部材１１２２を介して、第２の電極７２２に伝送することができる。抵抗部分１０４６は、第３の導電性部材１１２２から第１の電極４４２に流れる漏れ電流を低減するのを助ける。
別の実施形態において、第３の導電性部材１１２２は、第２の電極７２２について先に説明されたブランケット堆積およびリソグラフィ技術を用いて形成することができる。第２の電極７２２の表面は、第３の導電性部材１１２２を第２の電極７２２まで選択的にエッチングすることができるように、第３の導電性部材１１２２と異なることができる。
一実施形態において、１つの第３の導電性部材１１２２が形成される。別の実施形態において、図１１に示されたものと同様の追加の第３の導電性部材１１２２を形成することができる。
図１〜１１に示されていない他の回路を、任意の数の先に説明された層または追加の層を使用して形成することができる。示されていないが、追加の絶縁層および相互接続レベルを形成して、アレイの外側にあることができる周辺領域内の回路（図示せず）を考慮することができる。そのような回路としては、行または列デコーダ、ストローブ（たとえば、行アレイストローブ、列アレイストローブ）、またはセンス増幅器を挙げることができる。
乾燥剤を有するリッドを、アレイの外側の位置において基板３００に取付けて、実質的に完成された電子デバイス１００を形成することができる。一実施形態において、放射線を、基板３００の使用者側３０２を介して、有機活性層６３２から放出するか、有機活性層６３２によって受けることができる。この実施形態において、リッドおよび乾燥剤のために使用される材料、ならびに取付けプロセスは、従来のものである。
（３．代替実施形態）
いくつかの追加の代替実施形態を以下で説明する。ここで説明される代替実施形態は、多くの他の実施形態が可能であるので、本発明の範囲を例示し、限定しないことが意図される。
図１２は、代替実施形態によって形成された電子デバイス１２００の一部の断面図を含む。この実施形態において、特徴が、絶縁層３２０の開口部を通って延在する導電性プラグ１２４２と、抵抗性第１の有機層１２３２と、テーパ付き開口部１２２６および相補的なテーパ付き第３の導電性部材１２２２と、第３の導電性部材１２２２を含むリッドとを含む。製造プロセスの、図２〜１１に関して示されたか説明された実施形態と異なる部分を、以下で説明する。
パターニングされた絶縁層３２０の形成による電子デバイス１２００の形成は、先に説明されたのと実質的に同じである。導電性プラグ１２４２は、絶縁層３２０の開口部内に形成される。導電性プラグ１２４２は、半導体技術に用いられる従来の技術を用いて形成することができる。たとえば、導電性プラグ１２４２は、第２の導電性部材２２２に関して先に説明された材料のいずれか１つまたは複数などの導電性材料の層を堆積させ、絶縁層３２０の上にある部分を除去することによって、形成することができる。別の実施形態において、選択的な堆積プロセスを用いて、導電性プラグ１２４２を形成することができる。特定の実施形態において、選択的な堆積を、絶縁層３２０内の開口部内にのみ最初に堆積させる化学蒸着技術またはめっき技術を用いて行うことができる。選択的な堆積は、導電性プラグ１２４２が絶縁層３２０内の開口部を実質的に充填すると終わらせることができる。別の実施形態において、選択的な堆積をわずかにより長く行って、導電性プラグ１２４２が絶縁層３２０の開口部のわずかに外側に延在することを可能にすることができる。第１の電極４４２が、導電性プラグ１２４２のいくつかと接触し、下にあるピクセル駆動回路２４２内の導電性部材に接続されるがこれと接触しない以外は、先に説明されたように形成される。
次に、有機層１２３０が、第１の電極４４２および絶縁層３２０の上に形成される。有機層１２３０は、材料の抵抗形態を使用することができる以外は、第１の有機層６３２について先に説明された材料のいずれか１つまたは複数を含むことができる抵抗性第１の有機層１２３２を含む。たとえば、抵抗性第１の有機層１２３２は、ＰＡＮＩまたはＰＥＤＯＴを含むことができるが、それはスルホン化されない。このように、図１０に関して先に説明されたような抵抗部分１０４６を形成することは、必要でない。有機活性層６３４および第２の電極７２２のための層は、先に説明されたように形成される。この特定の実施形態において、ブランケット堆積を、第２の電極７２２のための層を形成するために用いることができ、マスキング層（図示せず）が、図１２に示されているようなテーパ付き開口部１２２６を形成するために使用される。半導体技術に用いられるような従来のレジスト浸食プロセスを行って、テーパ付き開口部１２２６を形成することができる。一実施形態において、１つまたは複数のハロゲン含有ガスを使用して、第１の電極をエッチングすることができ、１つまたは複数の酸素含有ガスを使用して、マスキング層を横方向にエッチングすることができる。任意に、不活性ガスも使用することができる。有機層１２３０のいくらかまたはすべてを、エッチングのレジスト浸食部分の間、除去することができる。マスキング層および第２の電極７２２の間の有機層１２３０のいかなる残っている部分も、従来の技術を用いて除去される。抵抗性第１の有機層１２３２を塩基に曝すことが必要でないことに留意されたい。
リッド１２６２が、乾燥剤１２６４と、衝撃吸収材料１２６６（たとえば、弾性ポリマー）と、第３の導電性部材１２２２とを含むことができる。リッド１２６２および乾燥剤１２６４は従来のものである。
第３の導電性部材１２２２は、第３の導電性部材１１２２について先に説明された材料のいずれか１つまたは複数を含むことができる。
この特定の実施形態において、第３の導電性部材１２２２の末端を、テーパ付き開口部１２２６と同様の形状を有するようにテーパを付けることができる。リッド１２６２は、アレイの外側の位置において基板３００に取付けられる。リッド１２６２が取付けられている間、第３の導電性部材１２２２は、テーパ付き開口部１２２６の内側に嵌合し、第２の電極７２２、および第２の導電性部材２２２の上にある導電性プラグ１２４２と接触する。衝撃吸収材料１２６６は、第３の導電性部材上のいくらかの圧力が、第２の電極７２２および導電性プラグ１２４２とのより良好な接触を確実にすることを可能にすることができる。他の実施形態において、乾燥剤１２６４、衝撃吸収材料１２６６、または両方が、必要でない。カプセル化後、間隙１２６８が、第２の電極７２２とリッド１２６２との間に存在する。
図１３は、別の代替実施形態によって形成された電子デバイス１２００の一部の断面図を含む。この実施形態において、特徴が、側壁スペーサ１３４６と、電子デバイス１３００のアレイの実質的にすべてを被覆する第３の導電性部材１３２２とを含む。製造プロセスの、図２〜１１に関して示されたか説明された実施形態と異なる部分を、以下で説明する。
有機層６３０を通る開口部１０４２の形成は、図９および図１０による先の実施形態に従って行われ、抵抗部分１０４６を形成しないことを除いて、形成することができる。代わりに、側壁スペーサ１３４６を形成して、その後形成される第３の導電性部材１３２２を有機層６３０の部分から絶縁することができる。１つの特定の実施形態において、二酸化ケイ素、窒化ケイ素、他の絶縁材料、またはそれらの任意の組合せなどの絶縁層を、１０から１００ｎｍの範囲内の厚さに共形的に堆積させることができる。一実施形態において、絶縁層は、絶縁層３２０と異なった組成物を有する。
絶縁層は、異方性エッチングされて、側壁スペーサ１３４６を形成する。実施形態において、先に説明されたようなハロゲン含有ガスのいずれか１つまたは複数を、供給ガスとして使用することができる。ＣＨＦ3、ＨＦ、ＨＣｌ、ＨＢｒなどのハロゲン含有ガスの少なくとも１つが、水素を含む。水素の存在は、エッチングの異方性特徴を増加させるのを助ける。１つまたは複数の不活性ガス、１つまたは複数の酸素含有ガス、またはそれらの組合せを、ハロゲン含有ガスと関連して使用することができる。先に説明されたプラズマエッチング条件を、異方性エッチングの間、用いることができる。一実施形態において、側壁スペーサ１３４６および絶縁層３２０は、異なった組成物を有する。絶縁側壁スペーサ１３４６の形成の間のオーバエッチングを、絶縁層３２０のあまりに多くをエッチングすることなく、行うことができる。
別の実施形態において、側壁スペーサ１３４６は、半導体技術に用いられるような従来の堆積およびバックスパッタリング技術を用いて形成することができる。より特定的には、十分な厚さの側壁スペーサ１３４６が形成されるまで、堆積およびバックスパッタリング作用を変更することができる。この実施形態において、側壁スペーサ１３４６は、断面図から見られるような放物線状ではなく三角形形状をより多く有することができる。
さらに別の実施形態（図示せず）において、第２の導電性部材２２２の上の位置における絶縁層３２０内の開口部２２４を形成しなくてもよい。先に説明されたように開口部７４２を形成した後、絶縁層３２０の実質的に同じ組成物を有する絶縁層（側壁スペーサ１３４６のための）を形成することができる。側壁スペーサ１３４２を形成するために用いられるエッチングが続けられて、開口部７４２内の絶縁層３２０の、側壁スペーサ１３４６によって被覆されない部分を除去する。第２の導電性部材２２２、および基板３００の一部が、露出されるようになる。第３の導電性部材１３２２は、電子部品１２８の実質的にすべて、電子デバイス１３００のためのアレイのすべて、または基板３００のすべての上に延在することができる以外は、先に説明されたように形成することができる。
さらに別の実施形態において、開口部１０２４を形成するために用いられるエッチングを拡大して、第２の電極７２２によって被覆されない絶縁層３２０の部分を除去することができる。したがって、開口部１０２４は、第２の導電性部材２２２、および基板３００の一部を露出する。第１の有機層６３２が存在する場合、抵抗部分１０４６または側壁スペーサ１３４６を形成することができる。比較的抵抗性の第１の有機層１２３２が存在する場合、抵抗部分１０４６または側壁スペーサ１３４６は、必要でないが、漏れ電流をさらに低減するために形成することができる。第３の導電性部材１１２２、１２２２、または１３２２は、先に説明されたように開口部内に形成するか配置することができる。
さらに別の実施形態において、放射線を、電子デバイス１００の反対側を透過させることができる。この実施形態において、放射線の実質的な部分が第２の電極７２２を透過されることを可能にするために、第２の電極７２２の厚さを実質的に低減することができる。一実施形態において、第２の電極７２２に達する放射線の少なくとも７０％が、第２の電極７２２を透過される。特定の実施形態において、第２の電極７２２の厚さは、１００ｎｍ未満であり、特定の実施形態において、約１０〜５０ｎｍの範囲内である。透明なカプセル化層、透明なリッド、またはそれらの組合せを、放射線が、そのようなカプセル化層、リッド、またはそれらの組合せを透過されるために使用することができる。乾燥剤が使用される場合、それは、放射線の十分な透過を可能にしなければならないか、それが電子デバイス１００から放出されているか電子デバイス１００によって受けられている放射線を実質的に妨げない位置に配置しなければならない。
さらに、他の回路構成が可能である。たとえば、図１を参照すると、選択トランジスタ１２２、駆動トランジスタ１２６、または両方を、ｐチャネルトランジスタと取替えることができる。駆動トランジスタ１２６がｐチャネルトランジスタと取替えられた場合、図１の接続を変えることができる。一実施形態において、電子部品１２８のアノードが、電力伝送線であるＶdd線１４６に接続され、電子部品１２８のカソードが、その対応する駆動トランジスタ１２６のソース／ドレイン領域の一方に接続され、対応する駆動トランジスタ１２６の他方のソース／ドレイン領域は、Ｖss線１４８に接続される。
一実施形態において、図１１を参照すると、電子デバイス１２８内の層の少なくともいくつかの製造が逆にされるが、レイアウトは実質的に同じである。たとえば、第１の電極４４２は、電子部品１２８のためのカソードである。第１の電極４４２は、ピクセル駆動回路２４２内の駆動トランジスタ１２６の適切なソース／ドレイン領域に接続される。第１の電極４４２内の層の製造は、先に説明されたような第２の電極７２２の逆である。低仕事関数材料は、有機層６３０と接触する。有機活性層６３４は、第１の有機層６３２の前に形成される。第２の電極７２２は、電子部品１２８のためのアノードである。第３の導電性部材１１２２は、第２の電極７２２を、この実施形態においてＶdd線１４６の一部である第２の導電性部材２２２に接続する。この実施形態は、著しい追加の製造複雑さを伴わずに、トップエミッションディスプレイを形成するのに有用であることができる。
ここで説明されるレイアウトおよびプロセスを用いて、多種多様な電子デバイスを製造することができる。一実施形態において、電子デバイスは、ディスプレイを含むことができ、ディスプレイは、放射線放出部品である電子部品１２８を含む。ここで説明される実施形態を、ボトムエミッション（基板を通る放出）ディスプレイおよびトップエミッション（カプセル化層、リッド、または両方を通る放出）ディスプレイのために使用することができる。電子デバイス１００、１２００、１３００、またはそれらの任意の組合せは、アクティブマトリックスディスプレイを含むことができるか、パッシブマトリックスディスプレイでの使用のために修正することができる。別の実施形態において、電子デバイス１００、１２００、１３００、またはそれらの任意の組合せは、放射線センサまたは光起電力セルのアレイを含むことができる。そのような実施形態において、電子部品は放射線応答部品である。
多くの他の実施形態が可能であるが、説明しない。たとえば、本明細書を読んだ後、当業者は、どのように、説明された実施形態のいずれかのための特徴のいずれか１つまたは複数を互いに組合せて、新たな実施形態を形成するかわかるであろう。
（４．利点）
ここで説明される実施形態は、ここで説明されるような利点のいずれか１つまたは複数を有することができる。一実施形態において、ピクセル駆動回路２４２を含む基板３００を、１つの製造業者によって製造することができ、電子部品１２８を、異なった製造業者によって製造することができる。基板３００の製造業者は、電子デバイス１００、１２００、または１３００のための端子接続および電力伝送線をすでに含むことができる。したがって、異なった製造業者が、電子デバイス１００、１２００、または１３００の製造を開始するとき、第２の導電性部材２２２は、すでに存在することができる。第３の導電性部材１１２２、１２２２、１３２２、またはそれらの任意の組合せは、追加の基板領域を消費することなく、第２の電極７２２と第２の導電性部材２２２との間の接続を可能にする。
さらに、第２の電極７２２の製造を、第２の導電性部材２２２の上の有機層６３０または１２３０の部分を除去するために用いることができる。一実施形態において、第２の電極７２２はハードマスクである。別の実施形態において、有機層６３０または１２３０の除去を、第２の電極７２２をパターニングするために使用されるマスキング層を除去することと合同させることができる。より少ないマスキング層またはパターニング層が、有機層６３０の、第２の電極７２２によって被覆されない部分を除去するために行われる必要がある。
実施形態のいくつかにおいて、抵抗部分１０４６、側壁スペーサ１３４６、またはそれらの組合せを使用することができる。抵抗部分１０４６または側壁スペーサ１３４６は、比較的より導電性の第１の有機層６３２が、電子部品１２８内で使用されることを可能にして、電力消費を低減する。抵抗部分１０４６、側壁スペーサ１３４６、またはそれらの組合せは、電流を著しく低減するか、そうでなければ第１の電極４４２と第３の導電性部材１１２２または１３２２との間にある漏れ経路を実質的になくすことができる。
図１２に示されているような実施形態において、第３の導電性部材１２２２とテーパ付き開口部１２２６との間のテーパ付き端縁は、リッド１２６２に取付けられた第３の導電性部材１２２２を、導電性プラグ１２４２に整列させるのを助けることができる。また、比較的より導電性でない第１の有機層１２３２を使用することができ、一実施形態において、抵抗部分１０４６、側壁スペーサ１３４６、または両方が、必要でない。
さらに別の実施形態において、絶縁層３２０の開口部２２４が、抵抗部分１０４６を形成する前に形成されない。この実施形態において、塩基または他の化合物と第２の導電性部材２２２との間の潜在的な相互作用を実質的になくすことができる。そのような実施形態は、第２の導電性部材２２２が、上面（すなわち、第３の導電性部材１１２２または１３２２に最も近い）に、導電性部材のためにマイクロエレクトロニクスにおいて広く使用されるＡｌを含ませることを可能にすることができる。第２の導電性部材２２２のより多くを、その後の第３の導電性部材１１２２または１３２２の形成の間露出することができ、第２の電極７２２と第２の導電性部材２２２との間のより低い電圧降下を可能にする。より低い抵抗は電流の流れを増加させることができ、電子デバイス１００または１３００による電力消費のさらなる増加なしで生じることができる。このように、電子デバイス１００または１３００は、より低い温度で動作させることができ、かつ、電子部品１２８の動作寿命を延ばすことができる。
実施形態の少なくともいくつかの場合、別の利点は、レイアウトおよび製造をトップエミッションディスプレイで用いることができることである。より特定的には、第３の導電性部材１１２２および１２２２を、下にある第１の電極４４２のいずれかがあるとしてもほとんど被覆しないように設計することができる。第２の電極７２２が放射線に対して著しく透明である場合（すなわち、有機層６３０または１２３０への、または有機層６３０または１２３０からの放射線の少なくとも７０％の透過）、第３の導電性部材１１２２および１２２２は、十分な電流を電子部品１２８に与えるためのバス線である。
ここで説明されるようなプロセスおよび材料は、有機電子および半導体技術の範囲内で従来のものである。したがって、新たな材料または新たなプロセス技術が開発される必要はない。第２の電極７２２と第２の導電性部材２２２との間の電気的接続は、カソードをアレイの実質的にすべての上に形成する、より従来の共通カソード技術と比較して、わずか２つの追加の処理工程を用いることによって形成することができる。２つの追加の工程は、有機層６３０をエッチングすることと、第２の電極７２２を第２の導電性部材２２２に接続する第３の導電性部材を形成することとを含むことができる。
一般的な説明または例において上で説明された活動のすべてが必要とされるわけではないこと、特定の活動の一部を必要としなくてもよいこと、および、説明されたものに加えて、１つまたは複数のさらなる活動を行ってもよいことに留意されたい。さらに、活動が記載された順序は、必ずしも、それらが行われる順序ではない。本明細書を読んだ後、当業者は、どんな活動を特定の要求または望みのために用いることができるかを定めることができるであろう。
先の明細書において、本発明を特定の実施形態に関して説明した。しかし、当業者は、特許請求の範囲に記載されるような本発明の範囲から逸脱することなく、１つまたは複数の修正または１つまたは複数の他の変更を行うことができることを理解する。したがって、明細書および図は、限定的な意味ではなく例示的な意味でみなされるべきであり、いかなるおよびすべてのそのような修正および他の変更が、本発明の範囲内に含まれることが意図される。
任意の１つまたは複数の利益、１つまたは複数の他の利点、１つまたは複数の問題の１つまたは複数の解決策、またはそれらの任意の組合せを、１つまたは複数の特定の実施形態に関して上で説明した。しかし、利益、利点、問題の解決策、または、いかなる利益、利点、または解決策が生じるかより顕著になることを引起し得るいかなる要素も、特許請求の範囲のいずれかまたはすべての、重要な、必要な、または本質的な特徴または要素と解釈されるべきではない。
明確にするため、別個の実施形態に関連して上でおよび下で説明される本発明のいくつかの特徴を、また、１つの実施形態において組合せで提供することができることが理解されるべきである。逆に、簡潔にするため、１つの実施形態に関連して説明される本発明のさまざまな特徴を、また、別個に、または任意のサブコンビネーションで提供することができる。さらに、範囲内に記載された値への言及は、その範囲内のどの値も含む。
電子デバイス内のアレイの一部の回路図を含む。 ピクセル駆動回路およびＶdd線のための露出された導電性部材まで開口部を形成した後の、基板の一部の、それぞれ、平面図および断面図の図を含む。 ピクセル駆動回路およびＶdd線のための露出された導電性部材まで開口部を形成した後の、基板の一部の、それぞれ、平面図および断面図の図を含む。 第１の電極を形成した後の、図２および図３の基板の、それぞれ、平面図および断面図の図を含む。 第１の電極を形成した後の、図２および図３の基板の、それぞれ、平面図および断面図の図を含む。 有機層を形成した後の、図４および図５の基板の断面図の図を含む。 第２の電極を形成した後の、図６の基板の、それぞれ、平面図および断面図の図を含む。 第２の電極を形成した後の、図６の基板の、それぞれ、平面図および断面図の図を含む。 有機層の一部をエッチングして、導電性部材まで開口部を形成した後の、図７および図８の基板の、それぞれ、平面図および断面図の図を含む。 有機層の一部をエッチングして、導電性部材まで開口部を形成した後の、図７および図８の基板の、それぞれ、平面図および断面図の図を含む。 第２の電極の少なくともいくつかおよび露出された導電性部材に接続された導電性部材を形成した後の、図９および図１０の基板の断面図の図を含む。 代替実施形態による電子デバイスの部分の断面図の図を含む。 代替実施形態による電子デバイスの部分の断面図の図を含む。

Claims (21)

  1. 第１のピクセル駆動回路、第１の導電性部材、および第２の導電性部材を含む基板であって、前記第１および第２の導電性部材が互いに隔置され、前記第１の導電性部材が前記第１のピクセル駆動回路に接続され、前記第２の導電性部材が電力伝送線の一部である、基板と、
    第１の電子部品
    前記第１の導電性部材と接触する第１の電極、
    前記第２の導電性部材に接続されるが接触しない第２の電極、および
    前記第１の電極と前記第２の電極との間にある有機層
    を含む第１の電子部品と、
    第３の導電性部材であって
    前記第２の電極および前記第２の導電性部材に接続され、かつ
    前記第２の導電性部材と接触する
    第３の導電性部材と
    を備えたことを特徴とする電子デバイス。
  2. 前記基板が、
    前記第１のピクセル駆動回路を含む複数のピクセル駆動回路と、
    追加の第１の導電性部材と、
    追加の第２の導電性部材と
    を含み、前記第１の導電性部材の各々が、前記第２の導電性部材の各々から隔置され、
    前記電子デバイスが、前記第１の電子部品を含む電子部品のアレイを含み、
    前記電子部品の各々が、
    前記第１の導電性部材の少なくとも１つと接触する第１の電極と、
    前記第２の導電性部材の少なくとも１つに接続されるが、前記第２の導電性部材のいずれにも接触しない第２の電極と
    を含み、
    前記有機層が、前記第１の電極と前記第２の電極との間にあり、
    前記第３の導電性部材が、第２の電極および前記第２の導電性部材に接続され、かつ、前記第２の導電性部材の少なくともいくつかと接触する
    ことを特徴とする請求項１に記載の電子デバイス。
  3. 前記電子部品が、前記第１の電子部品と同じ行または同じ列に沿って配置された第２の電子部品を含むことを特徴とする請求項２に記載の電子デバイス。
  4. 前記電子部品が、前記第１の電子部品と異なった行および異なった列に沿って配置された第２の電子部品を含むことを特徴とする請求項２に記載の電子デバイス。
  5. 前記第３の導電性部材が、すべてではないがいくつかの前記電子部品の第２の電極と接触することを特徴とする請求項２に記載の電子デバイス。
  6. 前記第３の導電性部材が、前記アレイ内の前記第２の導電性部材の実質的にすべてと接触することを特徴とする請求項２に記載の電子デバイス。
  7. 前記第３の導電性部材が、第２の導電性電極と接触することを特徴とする請求項１に記載の電子デバイス。
  8. 前記有機層が、前記第１の電極と前記第２の電極との間にある導電性部分と、前記第２の導電性部材および前記第３の導電性部材が前記導電性部分と接触するのを実質的に防止する抵抗部分とを含むことを特徴とする請求項１に記載の電子デバイス。
  9. 前記第３の導電性部材を前記有機層から絶縁する側壁スペーサをさらに備えたことを特徴とする請求項１に記載の電子デバイス。
  10. 前記有機層が有機活性層を含むことを特徴とする請求項１に記載の電子デバイス。
  11. 前記第１の電子部品が、放射線放出電子部品または放射線応答電子部品を含むことを特徴とする請求項１０に記載の電子デバイス。
  12. 前記電力伝送線がＶdd線またはＶss線であることを特徴とする請求項１に記載の電子デバイス。
  13. 電子デバイスを形成するための方法であって、
    第１の電極を、基板内の第１の導電性部材の上に形成する工程であって、
    前記基板が、第１のピクセル駆動回路と、前記第１の導電性部材と、第２の導電性部材とを含み、
    前記第１および第２の導電性部材が互いに隔置され、
    前記第１の導電性部材が前記第１のピクセル駆動回路に接続され、
    前記第２の導電性部材が電力伝送線の一部である
    第１の電極を形成する工程と、
    第１の有機層を前記第１および第２の電極の上に形成する工程と、
    第２の電極を、前記第２の導電性部材の上にこないように前記第１の有機層の上に形成する工程と、
    前記第２の電極によって被覆されない、前記第１の有機層の露出された部分を除去して、前記第２の導電性部材を露出する工程と、
    第３の導電性部材を露出する工程であって、
    前記第２の電極および前記第２の導電性部材に接続され、かつ
    前記第２の導電性部材と接触する
    第３の導電性部材を形成する工程と
    を有することを特徴とする方法。
  14. 前記第１の有機層の露出された部分を除去する工程が、前記第２の導電性部材に隣接した側壁を形成し、
    前記側壁に隣接した前記第１の有機層の抵抗部分を形成する工程をさらに有することを特徴とする請求項１３に記載の方法。
  15. 前記第１の有機層の抵抗部分を形成する工程が、前記第１の有機層を乾燥処理作業に曝す工程を含むことを特徴とする請求項１４に記載の方法。
  16. 前記第１の有機層の露出された部分を除去した後、絶縁層を形成する工程と、
    前記絶縁層を異方性エッチングして、前記第１の有機層の露出された部分の側壁に沿って側壁スペーサを形成する工程と
    をさらに有することを特徴とする請求項１３に記載の方法。
  17. 前記基板が、
    前記第１のピクセル駆動回路を含む複数のピクセル駆動回路と、
    付加的な第１の導電性部材と、
    付加的な第２の導電性部材と
    を含み、前記第１の導電性部材の各々が、前記第２の導電性部材から隔置され、
    前記電子デバイスが電子部品のアレイを含み、前記ピクセル駆動回路が前記アレイ内にあり、
    前記第１の電極を形成する工程が、前記第１の電極を前記第１の導電性部材の上に形成する工程を含み、
    前記第２の電極を形成する工程が、前記第２の電極を、前記アレイ内の第２の導電性部材のいずれの上にもなく前記第１の有機層の上に形成する工程を含み、
    前記第１の有機層の部分を除去する工程が、前記第１の有機層の、前記第２の電極によって被覆されない部分を除去して、前記第２の導電性部材を露出する工程を含み、
    前記第３の導電性部材を形成する工程が、前記第３の導電性部材が、前記第２の電極および前記第２の導電性部材に接続され、かつ、前記第２の導電性部材の少なくともいくつかと接触するように、前記第３の導電性部材を形成する工程を含むことを特徴とする請求項１３に記載の方法。
  18. 前記第１の電極を形成した後であって、かつ前記第２の電極を形成する前に、有機活性層を形成する工程をさらに有することを特徴とする請求項１３に記載の方法。
  19. 第１の電子部品が、放射線放出電子部品または放射線応答電子部品を含むことを特徴とする請求項１８に記載の方法。
  20. 前記第３の導電性部材が前記第２の電極と接触することを特徴とする請求項１３に記載の方法。
  21. 前記電力伝送線がＶdd線またはＶss線であることを特徴とする請求項１３に記載の方法。
JP2007549671A 2004-12-29 2005-12-29 電極を基板内の他の導電性部材に接続する導電性部材を含む電子デバイス、および電子デバイスを形成するためのプロセス Expired - Fee Related JP5255279B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/025,110 2004-12-29
US11/025,110 US7189991B2 (en) 2004-12-29 2004-12-29 Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices
PCT/US2005/047519 WO2006072024A2 (en) 2004-12-29 2005-12-29 Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices

Publications (3)

Publication Number Publication Date
JP2008527424A true JP2008527424A (ja) 2008-07-24
JP2008527424A5 JP2008527424A5 (ja) 2009-02-19
JP5255279B2 JP5255279B2 (ja) 2013-08-07

Family

ID=36610342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007549671A Expired - Fee Related JP5255279B2 (ja) 2004-12-29 2005-12-29 電極を基板内の他の導電性部材に接続する導電性部材を含む電子デバイス、および電子デバイスを形成するためのプロセス

Country Status (7)

Country Link
US (2) US7189991B2 (ja)
EP (1) EP1839336A4 (ja)
JP (1) JP5255279B2 (ja)
KR (1) KR101261653B1 (ja)
CN (1) CN100505288C (ja)
TW (1) TWI377711B (ja)
WO (1) WO2006072024A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7189991B2 (en) * 2004-12-29 2007-03-13 E. I. Du Pont De Nemours And Company Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices
US7563392B1 (en) * 2004-12-30 2009-07-21 E.I. Du Pont De Nemours And Company Organic conductive compositions and structures
DE102005037290A1 (de) * 2005-08-08 2007-02-22 Siemens Ag Flachbilddetektor
US7642109B2 (en) * 2005-08-29 2010-01-05 Eastman Kodak Company Electrical connection in OLED devices
US7700471B2 (en) * 2005-12-13 2010-04-20 Versatilis Methods of making semiconductor-based electronic devices on a wire and articles that can be made thereby
US7638416B2 (en) * 2005-12-13 2009-12-29 Versatilis Llc Methods of making semiconductor-based electronic devices on a wire and articles that can be made using such devices
JP5191650B2 (ja) * 2005-12-16 2013-05-08 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US8247824B2 (en) * 2005-12-19 2012-08-21 Matthew Stainer Electronic devices comprising electrodes that connect to conductive members within a substrate and processes for forming the electronic devices
US7314786B1 (en) * 2006-06-16 2008-01-01 International Business Machines Corporation Metal resistor, resistor material and method
US8153029B2 (en) * 2006-12-28 2012-04-10 E.I. Du Pont De Nemours And Company Laser (230NM) ablatable compositions of electrically conducting polymers made with a perfluoropolymeric acid applications thereof
US8227877B2 (en) * 2010-07-14 2012-07-24 Macronix International Co., Ltd. Semiconductor bio-sensors and methods of manufacturing the same
KR20220079951A (ko) * 2019-10-10 2022-06-14 코닝 인코포레이티드 랩 어라운드 전극들을 형성하기 위한 시스템들 및 방법들
US20230087088A1 (en) * 2021-09-23 2023-03-23 Apple Inc. Local Passive Matrix Displays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232628A (ja) * 1996-12-19 1998-09-02 Sanyo Electric Co Ltd 自発光型画像表示装置
JP2003303687A (ja) * 2002-02-06 2003-10-24 Hitachi Ltd 有機発光表示装置
JP2004335389A (ja) * 2003-05-12 2004-11-25 Sony Corp 蒸着マスクおよびこれを用いた表示装置の製造方法、ならびに表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257811B1 (ko) * 1997-10-24 2000-06-01 구본준 액정표시장치의 기판의 제조방법
TW484238B (en) * 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
KR100495702B1 (ko) * 2001-04-13 2005-06-14 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100437475B1 (ko) * 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
US6900470B2 (en) * 2001-04-20 2005-05-31 Kabushiki Kaisha Toshiba Display device and method of manufacturing the same
KR100682377B1 (ko) * 2001-05-25 2007-02-15 삼성전자주식회사 유기 전계발광 디바이스 및 이의 제조 방법
KR100443831B1 (ko) * 2001-12-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시소자의 제조 방법
TWI362128B (en) * 2002-03-26 2012-04-11 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100435054B1 (ko) * 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100478759B1 (ko) * 2002-08-20 2005-03-24 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
US7049636B2 (en) * 2002-10-28 2006-05-23 Universal Display Corporation Device including OLED controlled by n-type transistor
KR100905473B1 (ko) 2002-12-03 2009-07-02 삼성전자주식회사 유기 이엘 표시판 및 그 제조 방법
JP3861816B2 (ja) 2003-01-24 2006-12-27 住友電気工業株式会社 光送受信モジュール及びその製造方法
CA2419704A1 (en) * 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
US6953705B2 (en) * 2003-07-22 2005-10-11 E. I. Du Pont De Nemours And Company Process for removing an organic layer during fabrication of an organic electronic device
CN1890698B (zh) * 2003-12-02 2011-07-13 株式会社半导体能源研究所 显示器件及其制造方法和电视装置
US7189991B2 (en) * 2004-12-29 2007-03-13 E. I. Du Pont De Nemours And Company Electronic devices comprising conductive members that connect electrodes to other conductive members within a substrate and processes for forming the electronic devices
KR100700650B1 (ko) * 2005-01-05 2007-03-27 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
US7554261B2 (en) * 2006-05-05 2009-06-30 Eastman Kodak Company Electrical connection in OLED devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232628A (ja) * 1996-12-19 1998-09-02 Sanyo Electric Co Ltd 自発光型画像表示装置
JP2003303687A (ja) * 2002-02-06 2003-10-24 Hitachi Ltd 有機発光表示装置
JP2004335389A (ja) * 2003-05-12 2004-11-25 Sony Corp 蒸着マスクおよびこれを用いた表示装置の製造方法、ならびに表示装置

Also Published As

Publication number Publication date
TW200633283A (en) 2006-09-16
EP1839336A4 (en) 2010-12-15
US20070085077A1 (en) 2007-04-19
KR101261653B1 (ko) 2013-05-06
US7488975B2 (en) 2009-02-10
KR20070093137A (ko) 2007-09-17
WO2006072024A3 (en) 2007-05-18
US7189991B2 (en) 2007-03-13
TWI377711B (en) 2012-11-21
CN100505288C (zh) 2009-06-24
US20060138401A1 (en) 2006-06-29
JP5255279B2 (ja) 2013-08-07
WO2006072024A2 (en) 2006-07-06
CN101091254A (zh) 2007-12-19
EP1839336A2 (en) 2007-10-03

Similar Documents

Publication Publication Date Title
JP5255279B2 (ja) 電極を基板内の他の導電性部材に接続する導電性部材を含む電子デバイス、および電子デバイスを形成するためのプロセス
US7235420B2 (en) Process for removing an organic layer during fabrication of an organic electronic device and the organic electronic device formed by the process
US8604463B2 (en) Organic light emitting diode display and method of manufacturing the same
US8395160B2 (en) Organic light emitting display apparatus and method of manufacturing the same
JP2005078073A (ja) 有機電界発光表示装置
KR20150020140A (ko) 소수성 뱅크
US20050110021A1 (en) Active matrix organic light emitting display (OLED) and method of fabrication
CN105280835A (zh) 有机发光装置
JP2010272447A (ja) 有機ｅｌ装置、有機ｅｌ装置の製造方法、および電子機器
CN102740524A (zh) 制造有机发光器件的方法
CN100505255C (zh) 有机电子器件
US20220254847A1 (en) Display substrate and method of manufacturing the same, display panel, and display apparatus
US6822256B2 (en) Forming organic light emitting device displays
EP1647064B1 (en) Process for removing an organic layer during fabrication of an organic electronic device
JP2006002243A (ja) マスク、マスクの製造方法、成膜方法、電子デバイス、及び電子機器
JP2008527636A (ja) 電子デバイスを形成するためのプロセス、およびそのようなプロセスによって形成された電子デバイス
JP2009170336A (ja) 表示装置の製造方法
KR100768715B1 (ko) 유기 전계 발광 소자 및 그 제조방법
KR100662622B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
CN116867314B (zh) 显示面板制作方法、显示面板与显示终端
US20230209937A1 (en) Organic light emitting display device and manufacturing method thereof
US20240179950A1 (en) Display substrate and electronic apparatus
US20240179951A1 (en) Display substrate and electronic apparatus
JP2009230987A (ja) Ｅｌパネル及びｅｌパネルの製造方法
KR20070011010A (ko) 유기 전계 발광 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees