CN100492474C - 有机发光显示器的数据驱动电路和驱动方法 - Google Patents

Abstract

本发明提供了一种用于驱动发光显示器的像素从而以均匀的亮度显示图像的数据驱动电路，所述数据驱动电路包括：伽马电压单元，产生多个灰阶电压；数模转换器，利用第一数据选择多个灰阶电压之一作为数据信号；解码器，利用第一数据产生第二数据；电流吸收器；电压控制器，利用第二数据和基于预定电流产生的补偿电压来控制数据信号的电压值；开关单元，在所述完整周期的第一部分时间段之后流逝的任何部分时间段期间，将数据信号供给至像素。在驱动像素的完整周期的第一部分时间段期间，基于选择的灰阶电压，电流吸收器从像素接收预定电流。

Description

有机发光显示器的数据驱动电路和驱动方法

技术领域

本发明涉及一种数据驱动电路、采用这种数据驱动电路的发光显示器以及驱动这种发光显示器的方法。更具体地讲，本发明涉及一种能够以均匀的亮度显示图像的数据驱动电路、利用这种数据驱动电路的发光显示器以及驱动这种发光显示器以显示具有均匀亮度的图像的方法。

背景技术

正在研发平板显示器(FPD)，通常FPD比阴极射线管(CRT)亮和小型化。FPD包括液晶显示器(LCD)、场发射显示器(FED)、等离子体显示面板(PDP)和发光显示器。

发光显示器可利用当电子和空穴复合时发光的有机发光二极管(OLED)来显示图像。发光显示器通常具有快速的响应速度并且消耗的能量的量相对低。

图1示出了公知的发光显示器的结构的示意图。

如图1所示，发光显示器可包括像素单元30、扫描驱动器10、数据驱动器20和时序控制器50。像素单元30可包括与扫描线S1至Sn和数据线D1至Dm连接的多个像素40。扫描驱动器10可驱动扫描线S1至Sn。数据驱动器20可驱动数据线D1至Dm。时序控制器50可控制扫描驱动器10和数据驱动器20。

时序控制器50可基于外部供给的同步信号(未示出)来产生数据驱动控制信号DCS和扫描驱动控制信号SCS。可将数据驱动控制信号DCS提供到数据驱动器20，可将扫描驱动控制信号SCS提供到扫描驱动器10。时序控制器50可根据外部供给的数据(未示出)对数据驱动器20提供数据DATA。

扫描驱动器10从时序控制器50接收扫描驱动控制信号SCS。扫描驱动器10可基于接收的扫描驱动控制信号SCS来产生扫描信号(未示出)。可经扫描线S1至Sn将产生的扫描信号顺序地供给到像素单元30。

数据驱动器20从时序控制器50接收数据驱动控制信号DCS和数据DATA。数据驱动器20可基于接收的数据DATA和数据驱动控制信号DCS来产生数据信号(未示出)。可将产生的数据信号中的相应信号与被提供到扫描线S1至Sn的扫描信号中的各个信号同步地提供到数据线D1至Dm。

像素单元30可与第一电源ELVDD和第二电源ELVSS连接，第一电源ELVDD将第一电压VDD提供到像素40，第二电源ELVSS将第二电压VSS提供到像素40。像素40与第一电压VDD信号和第二电压VSS信号一起可根据相应的数据信号来控制流过各OLED的电流。从而，基于第一电压VDD信号、第二电压VSS信号和数据信号，像素40可产生光。

在公知的发光显示器中，每个像素40可包括像素电路，像素电路包括至少一个用于选择性地提供各数据信号和各扫描信号的晶体管，所述的各扫描信号用于选择性地将发光显示器的各像素40选通和断开。

发光显示器的各像素40将响应各数据信号的不同值来产生预定亮度的光。例如，当对该显示器的所有的像素40施加相同的数据信号时，通常期望该显示器的所有的像素40产生相同的亮度。然而，每个像素40产生的亮度不仅取决于数据信号，还取决于每个像素40的特性，例如，取决于像素电路的各晶体管的阈值电压。

通常，从晶体管到晶体管，阈值电压和/或电子迁移率是存在差异的，从而不同的晶体管具有不同的阈值电压和电子迁移率。晶体管的特性还可以随着时间和/或使用来改变。例如，晶体管的阈值电压和电子迁移率可取决于该晶体管的导通/截止的经历。

因此，在发光显示器中，每个像素响应各数据信号产生的亮度取决于可包括在各像素电路中的晶体管的特性。这种阈值电压和电子迁移率的差异会防止和/或妨碍被显示图像的均匀性。因此，这种阈值电压和电子迁移率的差异还会妨碍以期望的亮度来显示图像。

尽管通过控制像素40的像素电路的结构对包括在多个像素中的多个晶体管的阈值电压之间的差会进行至少部分补偿，但是仍然需要能够补偿电子迁移率的变化的电路和方法。还期望不管电子迁移率如何变化都能够以均匀的亮度来显示图像的OLED。

发明内容

因此，本发明提出了一种数据驱动电路和利用该数据驱动电路的发光显示器，该数据驱动电路基本上克服了由于现有技术的局限和缺点而导致的一个或多个问题。

因此，本发明的实施例的一特征在于提供一种能够驱动发光显示器的像素以显示具有均匀亮度的图像的数据驱动电路，以及提供一种利用该数据驱动电路的发光显示器和驱动该发光显示器的方法。

本发明的以上和其它特征和优点中的至少一个可通过提供一种数据驱动电路来实现，所述数据驱动电路基于从外部对发光显示器的像素提供的第一数据来驱动所述像素，其中，所述像素经数据线与驱动电路可电连接，所述数据驱动电路包括：伽马电压单元，产生多个灰阶电压；数模转换器，利用k位的第一数据来选择多个灰阶电压中的一个作为数据信号，k为自然数；解码器，利用k位的第一数据产生p位的第二数据，p为自然数；电流吸收器，在驱动所述像素的完整周期的第一部分时间段期间，基于选择的灰阶电压从所述像素接收预定电流；电压控制器，利用第二数据和基于预定电流产生的补偿电压来控制数据信号的电压值；开关单元，将具有控制的电压值的数据信号供给到所述像素，在所述完整周期的第一部分时间段后流逝的所述完整周期的任何部分的时间段期间，开关单元供给数据信号。

所述数据驱动电路可包括：第一晶体管，设置在数模转换器和开关单元之间，在第一部分时间段的预定时间期间，数模转换器导通以将具有控制的电压值的数据信号传输到开关单元；第一缓冲器，连接在第一晶体管和开关单元之间。

解码器可将第一数据转换成二进制加权值以产生第二数据。伽马电压单元可包括：多个分配电阻器，用于产生灰阶电压并分配基准电源电压和第一电源电压；第二缓冲器，用于将第一电源电压供给到电压控制器。

电压控制器可包括：P个电容器，所述p个电容器中的每个具有连接到第一晶体管和第一缓冲器之间的电通路的第一接线端；第二晶体管，分别连接在p个电容器的每个的第二接线端和第二缓冲器之间；第三晶体管，分别连接在所述p个电容器的每个的第二接线端和电流吸收器之间，第三晶体管的传导类型与第二晶体管的传导类型不同。在第一部分时间段期间，解码器导通第二晶体管，并将第一电源电压供给到所述p个电容器的各自的第二接线端。

所述p个电容器的电容可被设置为二进制的加权值。解码器可基于第二数据的位数导通和截止第三晶体管，并且在第二部分时间段期间，解码器选择性地控制供给到p个电容器各自的第二接线端的补偿电压。

电流吸收器可包括：电流源，接收预定电流；第一晶体管，设置在连接到所述像素的数据线和电压控制器之间，第一晶体管在第一部分时间段期间导通；第二晶体管，设置在数据线和电流源之间，第二晶体管在第一部分时间段期间导通；电容器，存储补偿电压；缓冲器，设置在第一晶体管和电压控制器之间，缓冲器选择性地将补偿电压传输到电压控制器。

所述预定电流的电流值可等于所述像素发射最大亮度的光时流过所述像素的最小电流的电流值，并且最大的亮度与所述多个重置的灰阶电压中最高的一个被施加到所述像素时所述像素的亮度对应。所述开关单元可包括至少一个在所述第二部分时间段期间导通的晶体管。所述开关单元可包括两个晶体管，所述的两个晶体管连接以形成传输门。

所述数据驱动电路可包括：移位寄存器单元，包括至少一个用于依次产生取样脉冲的移位寄存器；取样锁存器单元，包括至少一个用于响应所述取样脉冲来接收所述第一数据的取样锁存器；保持锁存器单元，包括至少一个用于接收存储在所述取样锁存器中的所述第一数据的保持锁存器并将存储在所述保持锁存器中的所述第一数据供给到所述数模转换器和所述解码器。所述数据驱动电路可包括电平转换器，用于选择性地改变存储在所述保持锁存器中的所述第一数据的电压电平并将所述电平改变了的第一数据供应到所述数模转换器和所述解码器。

本发明的以上和其它特征和优点中的至少一个可通过提供一种发光显示器来单独地实现，所述发光显示器接收外部供给的第一数据并包括：像素单元，包括与n条扫描线、多条数据线和多条发射控制线连接的多个像素，其中，n是自然数；扫描驱动器，在每个扫描周期，将n个扫描信号分别依次地供给到所述的n条扫描线，并将发射控制信号依次地供给到所述多条发射控制线；数据驱动器，在完整的周期的第一部分时间段期间，从通过第一扫描信号选择的所述像素中的各个像素接收预定电流，利用基于所述各个预定电流产生的各个补偿电压和通过利用二进制加权值将所述各个第一数据转换成第二数据产生的各个第二数据来分别控制数据信号的电压值，并在与所述各个像素中的每个相关的各个完整的周期的所述第一部分时间段之后流逝的所述完整周期的部分时间段期间，分别将具有控制的电压值的所述数据信号供给到所述数据线。

所述像素中的每个可与所述n条扫描线中的两条扫描线连接，在每个所述扫描周期期间，在所述两条扫描线中的第二条接收所述n个扫描信号中的各自的一个之前，所述两条扫描线中的第一条接收所述n个扫描信号中的各自的一个，所述像素中的每个可包括：第一电源；发光器，从所述第一电源接收电流；第一晶体管和第二晶体管，每个具有连接到与所述像素相关的数据线中的各自的一条的第一电极，当供给所述扫描信号中的第二扫描信号时，所述第一晶体管和所述第二晶体管导通；第三晶体管，具有连接到基准电源的第一电极和连接到所述第一晶体管的第二电极的第二电极，当供给所述两个扫描信号中的所述第一扫描信号时，所述第三晶体管导通；第四晶体管，控制供给到所述发光器的电流的量，所述第四晶体管的第一接线端与所述第一电源连接；第五晶体管，具有连接到所述第四晶体管的栅电极的第一电极和连接到所述第四晶体管的第二电极的第二电极，当供给所述两个扫描信号中的所述第一扫描信号时，所述第五晶体管导通，从而所述第四晶体管作为二极管操作。

所述像素中的每个可包括：第一电容器，具有连接到所述第一晶体管的第二电极或所述第四晶体管的所述栅电极之一的第一电极和连接到所述第一电源的第二电极；第二电容器，具有连接到所述第一晶体管的所述第二电极的第一电极和连接到所述第四晶体管的所述栅电极的第二电极。

所述像素中的每个还可包括：第六晶体管，具有连接到所述第四晶体管的所述第二电极的第一接线端和连接到所述发光器的第二接线端，当供给所述各发射控制信号时，所述第六晶体管截止，其中，在驱动所述像素的一个完整周期的第一部分时间段期间，所述电流吸收器从所述像素接收所述预定电流，所述第一部分时间段发生在驱动所述像素的所述完整周期的第二部分时间段之前，在驱动所述像素的所述完整周期的第二部分时间段期间，所述第六晶体管截止。

本发明的以上和其它特征和优点中的至少一个可通过提供一种驱动发光显示器的方法来实现，所述方法包括：基于k位的从外部供给的第一数据，选择多个灰阶电压中的一个作为数据信号，k为自然数；将所述第一数据转换成二进制加权值并产生p位的第二数据，p为自然数；基于选择的灰阶电压，在驱动所述像素的完整周期的第一部分时间段期间，从扫描信号选择的像素接收预定电流；利用产生的第二数据和当供给所述预定电流时产生的补偿电压来控制所述数据信号的电压值；在控制所述数据信号的电压值之后，将所述数据信号供给到所述像素，所述数据信号在驱动所述像素的所述完整周期的第二部分时间段期间被供给到所述像素。

所述方法还可包括：通过在多个分压电阻器中，分配基准电压和第一电源电压之间的电压来产生所述多个灰阶电压。

控制所述数据信号的电压值的步骤可包括：在所述第一部分时间段期间，将所述第一电源的电压值供给到多个电容器中的每个的第二接线端；在所述完整周期的第二部分时间段期间，基于所述第二数据的位数，选择性地控制所述补偿电压对所述多个电容器的各自的第二接线端的供给。

本发明的以上和其它特征和优点中的至少一个可通过提供一种驱动发光显示器的数据驱动电路来单独地实现，所述驱动电路包括：选择装置，基于k位的从外部供给的第一数据来选择多个灰阶电压之一作为数据信号，k为自然数；转换装置，用于将所述第一数据转换成二进制加权值并产生p位的第二数据，p为自然数；接收装置，在驱动所述像素的完整周期的第一部分时间段期间，基于选择的灰阶电压，从通过扫描信号选择的像素中接收预定电流；控制装置，用于利用产生的第二数据和供应预定电流时产生的补偿电压来控制所述数据信号的电压值；在控制所述数据信号的所述电压值之后，将所述数据信号供给到所述像素，所述数据信号在驱动所述像素的所述完整周期的第二部分时间段期间被供给到所述像素。

附图说明

通过参考附图来详细描述本发明的示例性实施例，本发明的这些和其它特征和优点对于本领域的技术人员来说会变得清楚，其中：

图1示出了公知的发光显示器的示意图；

图2示出了根据本发明实施例的发光显示器的示意图；

图3示出了在图2中示出的发光显示器可采用的示例性像素的电路图；

图4示出了驱动图3中示出的像素可采用的示例性波形；

图5示出了在图2中示出的发光显示器可采用的另一示例性像素的电路图；

图6示出了图2中示出的数据驱动电路的第一实施例的方框图；

图7示出了图2中示出的数据驱动电路的第二实施例的方框图；

图8示出了连接图6中示出的伽马电压单元、数模转换器、解码器、电压控制器、开关单元和电流吸收单元以及图3中示出的像素的连接方案的第一实施例的示意图；

图9示出了用于驱动图8中示出的像素、开关单元和电流吸收单元可采用的示例性波形；

图10示出了采用开关单元的另一实施例的图8中示出的连接方案；

图11示出了连接图6中示出的伽马电压单元、数模转换器、解码器、电压控制器、开关单元和电流吸收单元以及图5中示出的像素的连接方案的第二实施例的示意图。

具体实施方式

2005年8月1日在韩国知识产权局提交的题为“数据驱动电路和利用该数据驱动电路的有机发光显示器的驱动方法”的第2005-0070438号韩国专利申请通过引用全部包含于此。

以下，将参照附图更充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以不同的形式实施，不应该被理解为限于在此提出的实施例。提供了这些实施例将使得本公开彻底和完整，并将本发明的范围充分地传达给本领域的技术人员。相同的标号始终表示相同的元件。

以下，将参照图2至图11来描述本发明的示例性实施例。在采用本发明的一个或多个方面的数据驱动电路、数据驱动方法和发光显示器中，由于利用当从各像素吸收电流时产生的补偿电压来重置数据信号的电压，所以不管晶体管的电子迁移率、阈值电压等如何变化，都能够显示均匀的图像。

图2示出了根据本发明实施例的发光显示器的示意图。

如图2所示，发光显示器可包括扫描驱动器110、数据驱动器120、像素单元130和时序控制器150。像素单元130可包括多个像素140。例如，像素单元130可包括布置成n行和m列的n×m个像素140，其中，n和m可均为整数。像素140可与扫描线S1至Sn、发射控制线E1至En和数据线D1至Dm连接。在由发射控制线E1至En和数据线D1至Dm划分的区域中分别形成像素140。扫描驱动器110可驱动扫描线S1至Sn和发射控制线E1至En。数据驱动器120可驱动数据线D1至Dm。时序控制器150可控制扫描驱动器110和数据驱动器120。数据驱动器120可包括一个或多个数据驱动电路200。

时序控制器150响应外部供应的同步信号(未示出)产生数据驱动控制信号DCS和扫描驱动控制信号SCS。可将由时序控制器150产生的数据驱动控制信号DCS供应到数据驱动器120。可将时序控制器150产生的扫描驱动控制信号SCS供应到扫描驱动器110。时序控制器150可根据外部供给的数据(未示出)将第一数据DATA1供给至数据驱动器120。

扫描驱动器110可从时序控制器150接收扫描驱动控制信号SCS。扫描驱动器110基于接收的扫描驱动控制信号SCS产生扫描信号SS1至SSn，并可将扫描信号SS1至SSn顺序地并分别地供给至扫描线S1至Sn。扫描驱动器110可将发射控制信号ES1至ESn顺序地供给至发射控制线E1至En。可从低电压信号变成高电压信号地供给各发射控制信号ES1至ESn，例如，使得“导通”发射控制信号，例如高电压信号，至少部分地与扫描信号SS1至SSn中的至少两个重叠。因此，在本发明的实施例中，发射控制信号ES1至ESn的脉宽可等于或大于扫描信号SS1至SSn的脉宽。

数据驱动器120可从时序控制器150接收数据驱动控制信号DCS。数据驱动器120可基于接收的数据驱动控制信号DCS和第一数据DATA1来产生数据信号DS1至DSm。可将产生的数据信号DS1至DSm与供应到扫描线S1至Sn的扫描信号SS1至SSn同步地供给至数据线D1至Dm。例如，当供给第一扫描信号SS1时，可将对应于像素140(1)(1～m)产生的数据信号DS1至DSm经数据线D1至Dm同步地供给至第1行中的第1至第m像素；当供给第n扫描信号SSn时，可将对应于像素140(n)(1～m)产生的数据信号DS1至DSm经数据线D1至Dm同步地供给至第n行中的第1至第m像素。

在用于驱动一个或多个像素140的一个水平周期1H的第一时间段期间，数据驱动器120可将预定电流供给至数据线D1至Dm。例如，一个水平周期1H可与完整的周期相对应，所述完整的周期与为了驱动各个像素140被供给至各个像素140的扫描信号SS1至SSn之一和数据信号DS1至DSm中相对应的一个相关。在一个水平周期的第二时间段期间，数据驱动器120可将预定电压供给至数据线D1至Dm。例如，一个水平周期1H可与完整的周期相对应，所述完整的周期与为了驱动各个像素140被供给至各个像素140的扫描信号SS1至SSn之一和数据信号DS1至DSm中相对应的一个相关。在本发明的实施例中，数据驱动器120可包括至少一个数据驱动电路200，所述数据驱动电路200用于在一个水平周期1H的第一时间段和第二时间段期间供给这种预定电流和预定电压。在下面的描述中，将在第二时间段期间可被供给至数据线D1至Dm的预定电压称作数据信号DS1至DSm。

像素单元130可连接到用于将第一电压VDD供给至像素140的第一电源ELVDD、用于将第二电压VSS供给至像素140的第二电源ELVSS和用于将基准电压Vref供给至像素140的基准电源ELVref。可从外部提供第一电源ELVDD、第二电压ELVSS和基准电源ELVref。像素140可接收第一电压VDD信号和第二电压VSS信号，并可根据可由数据驱动器120提供给像素140的数据信号DS1至DSm，来控制流过各个发光器件/材料(例如OLED)的电流。从而，像素140可产生与接收到的第一数据DATA1对应的光分量。

一些像素140或全部像素140可分别从第一电源ELVDD、第二电源ELVSS和基准电源ELVref接收第一电压VDD信号、第二电压VSS信号和基准电压Vref信号。像素140可利用基准电压Vref信号来补偿第一电压VDD信号的压降和/或阈值电压。补偿的量可基于分别由基准电源ELVref和第一电源ELVDD提供的基准电压Vref信号和第一电压VDD信号的电压值之间的差。响应各个数据信号DS1至DSm，像素140可将各个电流从第一电源ELVDD经例如OLED供给到第二电源ELVSS。在本发明的实施例中，例如，每个像素140可具有如图3或图5所示的结构。

图3示出了在图2中示出的发光显示器中可采用的第nm示例性像素140nm的电路图。为了简单，图3示出了可在第n行扫描线Sn和第m行数据线Dm的交叉处设置的像素第nm像素。第nm像素140nm可连接到第m数据线Dm、第n-1和第n扫描线Sn-1和Sn及第n发射控制线En。为了简单，图3仅示出了一个示例性像素140nm。在本发明的实施例中，发光显示器的所有像素140或者部分像素140可采用示例性像素140nm的结构。

参照图3，第nm像素140nm可包括发光材料/器件(例如，OLEDnm)和用于将电流供应到相关发光材料/器件的第nm像素电路142nm。

第nm OLEDnm响应从第nm像素电路142nm供应的电流，可产生预定颜色的光。第nm OLEDnm可由例如有机材料、荧光体材料和/或无机材料形成。

在本发明的实施例中，第nm像素电路142nm可产生用于补偿像素140内的变化和/或像素140之中的变化的补偿电压，从而像素140可显示亮度均匀的图像。在每个扫描周期内，第nm像素电路142nm可利用扫描信号SS1至SSn中的前一个供给的扫描信号来产生补偿电压。在本发明的实施例中，一个扫描周期可对应于被顺序地供给的扫描信号SS1至SSn。因此，在本发明的实施例中，在每个周期内，可在供应第n扫描信号SSn之前供应第n-1扫描信号SSn-1，并且当将第n-1扫描信号SSn-1供给到发光显示器的第n-1扫描线时，第nm像素电路142nm可采用第n-1扫描信号SSn-1来产生补偿电压。例如，在第二列中的第二像素，即，像素140₂₂，可利用第一扫描信号SS1来产生补偿电压。

补偿电压可补偿源电压信号中的压降和/或由第nm像素电路142nm的晶体管的阈值电压而导致的压降。例如，第nm像素电路142nm可基于利用在相同的扫描周期内前一个供给的扫描信号而产生的补偿电压，来补偿第一电压VDD信号的压降和/或晶体管的阈值电压，例如，补偿像素电路142nm的第四晶体管M4nm的阈值电压。

在本发明的实施例中，当将第n-1扫描信号SSn-1供给到第n-1扫描线Sn-1时，像素电路142nm可补偿第一电源ELVDD的压降和第四晶体管M4nm的阈值电压，当将第n扫描信号SSn供给至第n扫描线Sn时，像素电路142nm可充入与数据信号DSm对应的电压。在本发明的实施例中，像素电路142nm可包括第一至第六晶体管M1nm至M6nm、第一电容器C1nm和第二电容器C2nm，以产生补偿电压并驱动发光材料/器件。

第一晶体管M1nm的第一电极可连接到数据线Dm，第一晶体管M1nm的第二电极可连接到第一节点N1nm。第一晶体管M1nm的栅电极可连接到第n扫描线Sn。当将第n扫描信号SSn供给至第n扫描线Sn时，可使第一晶体管M1nm导通。当第一晶体管M1nm导通时，数据线Dm可与第一节点N1nm电连接。

第一电容器C1nm的第一电极可连接到第一节点N1nm，第一电容器C1nm的第二电极可连接到第一电源ELVDD。

第二晶体管M2nm的第一电极可连接到数据线Dm，第二晶体管M2nm的第二电极可连接到第四晶体管M4nm的第二电极。第二晶体管M2nm的栅电极可连接到第n扫描线Sn。当将第n扫描信号SSn供给至第n扫描线Sn时，可使第二晶体管M2nm导通。当第二晶体管M2nm导通时，数据线Dm可与第四晶体管M4nm的第二电极电连接。

第三晶体管M3nm的第一电极可连接到基准电源ELVref，第三晶体管M3nm的第二电极可连接到第一节点N1nm。第三晶体管M3nm的栅电极可连接到第n-1扫描线Sn-1。当将第n-1扫描信号SSn-1供给至第n-1扫描线Sn-1时，可使第三晶体管M3nm导通。当第三晶体管M3nm导通时，基准电压Vref可与第一节点N1nm电连接。

第四晶体管M4nm的第一电极可连接到第一电源ELVDD，第四晶体管M4nm的第二电极可连接到第六晶体管M6nm的第一电极。第四晶体管M4nm的栅电极可连接到第二节点N2nm。

第二电容器C2nm的第一电极可连接到第一节点N1nm，第二电容器C2nm的第二电极可连接到第二节点N2nm。

在本发明的实施例中，当供给第n-1扫描信号SSn-1时，可对第一电容器C1nm和第二电容器C2nm充电。具体地讲，可对第一电容器C1nm和第二电容器C2nm充电，并且第四晶体管M4nm可将与第二节点N2nm处的电压对应的电流供应到第六晶体管M6nm的第一电极。

第五晶体管M5nm的第二电极可连接到第二节点N2nm，第五晶体管M1nm的第一电极可连接到第四晶体管M4nm的第二电极。第五晶体管M5nm的栅电极可连接到第n-1扫描线Sn-1。当将第n-1扫描信号SSn-1供给至第n-1扫描线Sn-1时，可使第五晶体管M5nm导通，从而电流流过第四晶体管M4nm。因此，第四晶体管M4nm可作为二极管来操作。

第六晶体管M6nm的第一电极可连接到第四晶体管M4nm的第二电极，第六晶体管M6nm的第二电极连接到第nm OLEDnm的阳极。第六晶体管M6nm的栅电极可连接到第n发射控制线En。当将发射控制信号ESn(例如，高电压信号)供给至第n发射控制线En时，可使第六晶体管M6nm截止，当没有发射控制信号被供给至第n发射控制线En时，例如，将低电压信号供给至第n发射控制线En时，可使第六晶体管M6nm导通。

在本发明的实施例中，可供给发射控制信号ESn以与第n-1扫描信号SSn-1和第n扫描信号SSn至少部分叠置，其中，发射控制信号ESn被供给至第n发射控制线En，第n-1扫描信号SSn-1可被供给至第n-1扫描线Sn-1，第n扫描信号SSn可被供给至第n扫描线Sn。因此，当将第n-1扫描信号SSn-1供给至第n-1扫描线Sn-1，例如，将低电压信号供给至第n-1扫描线Sn-1时，和当将第n扫描信号SSn供给至第n扫描线Sn，例如，将低电压信号供给至第n扫描线Sn时，可使第六晶体管M6nm截止，从而预定的电压可充入第一电容器C1nm和第二电容器C2nm。在其它时间，可使第六晶体管M6nm导通以将第四晶体管M4nm和第nm OLEDnm相互电连接。在图3所示的示例性实施例中，晶体管M1nm至M6nm是PMOS晶体管，PMOS晶体管是当低电压信号被供给至各自的栅电极时导通，而当高电压信号被供给至各自的栅电极时截止的晶体管。然而，本发明并不限于PMOS器件。

在图3示出的像素中，由于基准电源ELVref不能将电流供给至像素140，所以不会发生基准电压Vref的压降。因此，不管像素140位于什么位置，都能够将基准电压Vref信号的电压值保持一致。在本发明的实施例中，基准电压Vref的电压值可等于第一电压VDD或不同于第一电压VDD。

图4示出了用于驱动图3中示出的示例性的第nm像素140nm可采用的示例性波形。如图4所示，用于驱动第nm像素140nm的一个水平周期1H可分为第一时间段和第二时间段。在第一时间段期间，预定的电流(PC)可分别流过数据线D1至Dm。在第二时间段期间，可经数据线D1至Dm将数据信号DS1至DSm供给各个像素140。在第一时间段期间，可将各PC从每个像素140供给至数据驱动电路200，数据驱动电路200可至少部分起电流吸收器的作用。在第二时间段期间，可将数据信号DS1至DSm从数据驱动电路200供给至像素140。为了简单，在下面的描述中，将假定至少最初，即，在像素140的操作过程中可产生任何压降之前，基准电压Vref信号的电压值等于第一电压VDD信号的电压值。

将参照图3和图4详细描述操作像素140中的第nm像素140nm的第nm像素电路142nm的示例性方法。首先，可将第n-1扫描信号SSn-1供给至第n-1扫描线Sn-1，以控制可与第n-1扫描线Sn-1连接的m个像素的选通/关断操作。当扫描信号SSn-1被供给至第n-1扫描线Sn-1时，可使第nm像素140nm的第nm像素电路142nm的第三晶体管M3nm和第五晶体管M5nm导通。当第五晶体管M5nm导通时，电流可流过第四晶体管M4nm，使得第四晶体管M4nm可作为二极管操作。当第四晶体管M4nm作为二极管进行操作时，第二节点N2nm的电压值可与第四晶体管M4nm的阈值电压和由第一电源ELVDD供给的第一电压VDD信号的电压之间的差对应。

更具体地讲，当第三晶体管M3nm导通时，可将来自基准电源ELVref的基准电压Vref信号施加到第一节点N1nm。第二电容器C2nm可被充入与第一节点N1nm和第二节点N2nm之间的差相对应的电压。在本发明的来自基准电源ELVref的基准电压Vref信号和来自第一电源ELVDD的第一电压VDD信号在最初(即，在像素140的操作过程中可产生压降之前)可相同的实施例中，与第四晶体管M4nm的阈值电压对应的电压可充入第二电容器C2nm中。在本发明的第一电压VDD信号出现预定的压降的实施例中，在第二电容器C2nm中可充入第四晶体管M4nm的阈值电压和与第一电源ELVDD的压降的幅度对应的电压。

在本发明的实施例中，在可将第n-1扫描信号SSn-1供给至第n-1扫描线Sn-1的时间段期间，可对第二电容器C2nm充入预定电压，所述预定电压与对应于第一电压VDD信号的压降的电压和第四晶体管M4nm的阈值电压之和对应。通过在第m列的各个n-1像素的操作过程中存储与来自第一电源ELVDD的第一电压VDD信号的压降和第四晶体管M4nm的阈值电压之和对应的电压，能够在各个第nm像素140nm的操作过程中稍后利用存储的电压来补偿第一电压VDD信号的压降和所述的阈值电压。

在本发明的实施例中，在将第n扫描信号SSn供给至第n扫描线Sn之前，可将对应于第四晶体管M4nm的阈值电压与基准电压Vref信号和第一电压VDD信号之间的差的和的电压充入第二电容器C2nm。当将第n扫描信号SSn供给至第n扫描线Sn时，可使第一晶体管M1nm和第二晶体管M2nm导通。在一个水平周期的第一时间段期间，当第nm像素140nm的像素电路142nm的第二晶体管M2nm导通时，可将PC经数据线Dm从第nm像素140nm供给至数据驱动电路200。在本发明的实施例中，可将PC经第一电源ELVDD、第四晶体管M4nm、第二晶体管M2nm和数据线Dm供给至数据驱动电路200。然后响应供给的PC，可对第一电容器C1nm和第二电容器C2nm充入预定的电压。

数据驱动电路200可基于预定的电压，即，基于如上所述吸收PC时会产生的补偿电压，重置伽马电压单元(未示出)的电压。来自伽马电压单元(未示出)的重置电压可用于产生将被分别供给至数据线D1至Dm的数据信号DS1至DSm。

在本发明的实施例中，在一个水平周期的第二时间段期间，可将产生的数据信号DS1至DSm分别供给到各数据线D1至Dm。更具体地讲，例如，在一个水平周期的第二时间段期间，可将各自产生的数据信号DSm经第一晶体管M1nm供给到各自的第一节点N1nm。然后，可对第一电容器C1nm充入与数据信号DSm和第一电源ELVDD之间的差对应的电压。随后，第二节点N2nm可浮置，并且第二电容器C2nm可保持先前充入的电压。

在本发明的实施例中，在控制第m列中的第n像素并将扫描信号SSn-1供给到前一个的扫描线Sn-1的时间段期间，可对第nm像素140nm中的第二电容器C2nm充入与第四晶体管M4nm的阈值电压和来自第一电源ELVDD的第一电压VDD信号的压降对应的电压，以补偿来自第一电源ELVDD的第一电压VDD信号的压降和第四晶体管M4nm的阈值电压。

在本发明的实施例中，在将第n扫描信号SSn供给到第n扫描线Sn的时间段期间，可重置伽马电压单元(未示出)的电压，从而利用各个重置的伽马电压可补偿包括在与各条数据线D1至Dm相关的各个第n像素140n中的晶体管的电子迁移率，并可将各自产生的数据信号DS1至DSm供给到第n像素140n。因此，在本发明的实施例中，可补偿晶体管的阈值电压的非均匀性和电子迁移率的非均匀性，并可显示亮度均匀的图像。下面将描述重置伽马电压单元的电压的过程。

图5示出了图2中示出的发光显示器可采用的第nm像素140nm’的另一示例性实施例。图5中示出的第nm像素140nm’的结构与图3中示出的第nm像素140nm的结构基本相同，除了像素电路142nm’中的第一电容器C1nm，的布置以及与第一节点N1nm’和第二节点N2nm’的各个连接。在图5示出的示例性实施例中，第一电容器C1nm’的第一电极可连接到第二节点N2nm’，第一电容器C1nm’的第二电极可连接到第一电源ELVDD。第二电容器C2nm的第一电极可连接到第一节点N1nm’，第二电容器C2nm的第二电极可连接到第二节点N2nm’。第一节点N1nm’可连接到第一晶体管M1nm的第二电极、第三晶体管M3nm的第二电极和第二电容器C2nm的第一电极。第二节点N2nm’可连接到第四晶体管M4nm的栅电极、第五晶体管M5nm的第二电极、第一电容器C1nm’的第一电极和第二电容器C2nm的第二电极。

在下面的描述中，将采用与以上图3中示出的第nm像素140nm的描述中使用的标号相同的标号来描述图5中示出的第nm像素140nm’的示例性实施例中的相同特征。

将参照图4和图5来详细描述操作像素140的第nm像素140nm’的第nm像素电路142nm’的示例性方法。首先，在驱动第n-1像素140(n-1)(1～m)，即，驱动在第n-1行排列的像素的水平周期期间，当将第n-1扫描信号SSn-1供给到第n-1扫描线Sn-1时，可使第n像素140(n)(1～m)中的第三晶体管M3nm和第五晶体管M5nm导通，即，使在第n行排列的像素中的第三晶体管M3nm和第五晶体管M5nm导通。

当第五晶体管M5nm导通时，电流可流过第四晶体管M4nm，使得第四晶体管M4nm可作为二极管操作。当第四晶体管M4nm用作二极管时，可将与通过从第一电源ELVDD减去第四晶体管M4nm的阈值电压而获得的值对应的电压施加到第二节点N2nm’。可对第一电容器C1nm’充入与第四晶体管M4nm的阈值电压对应的电压。如图5所示，第一电容器C1nm’可设置在第二节点N2nm’和第一电源ELVDD之间。

当第三晶体管M3nm导通时，可将基准电源ELVref的电压施加到第一节点N1nm’。然后，可对第二电容器C2nm充入与第一节点N1nm’和第二节点N2nm’之间的差对应的电压。在将第n-1扫描信号SSn-1供给到第n-1扫描线Sn-1并且第一晶体管M1nm和第二晶体管M2nm可截止的时间段期间，不能将数据信号DSm供应到第nm像素140nm’。

然后，在驱动第nm像素140nm’的一个水平周期的第一时间段期间，可将扫描信号SSn供应到第n扫描线Sn，第一晶体管M1nm和第二晶体管M2nm可导通。当第二晶体管M2nm导通时，在一个水平周期的第一时间段期间，可经数据线Dm将各PC从第nm像素140nm’供给到数据驱动电路200。可经第一电源ELVDD、第四晶体管M4nm、第二晶体管M2nm和数据线Dm将PC供给到数据驱动电路200。响应PC，可对第一电容器C1nm’和第二电容器C2nm充入预定的电压。

数据驱动电路200可利用响应PC施加的补偿电压重置伽马电压单元的电压，以利用伽马电压单元的各自重置的电压来产生数据信号DS。

然后，在驱动第nm像素140nm’的一个水平周期的第二时间段期间，可将数据信号DSm供给到第一节点N1nm’。与数据信号DSm对应的预定电压可充入第一电容器C1nm’和第二电容器C2nm。

当供给数据信号DSm时，第一节点N1nm’的电压可从基准电源ELVref的电压Vref下降到数据信号DSm的电压。这时，由于第二节点N2nm’可被浮置时，响应第一节点N1nm’的压降的量，可减小第二节点N2nm’的电压值。在第二节点N2nm’处可发生的电压减小的量可由第一电容器C1nm’和第二电容器C2nm的电容确定。

当第二节点N2nm’的电压下降时，与第二节点N2nm’的电压值对应的预定电压可充入第一电容器C1nm’。当基准电源ELVref的电压值固定时，充入第一电容器C1nm’的电压的量可由数据信号DSm确定。即，在图5中示出的第nm像素140nm’中，因为充入第一电容器C1nm’和第二电容器C2nm中的电压值可由基准电源ELVref和数据信号DSm确定，所以无论第一电源ELVDD的压降是多少，都能够充入期望的电压。

在本发明的实施例中，可重置伽马电压单元的电压，利用重置的伽马电压，使得可补偿包括在各像素140中的晶体管的电子迁移率，并供给各自产生的数据信号。在本发明的实施例中，可补偿晶体管的阈值电压之间的非均匀性和晶体管的电子迁移率的偏差，从而能够使得将被显示的图像具有均匀的亮度。

图6示出了图2中示出的数据驱动电路的第一示例性实施例的方框图。为了简单，在图6中，假定数据驱动电路200具有j个通道，其中，j是等于或大于2的自然数。

如图6所示，数据驱动电路200可包括移位寄存器单元210、取样锁存器单元220、保持锁存器单元230、解码器单元240、数模转换器单元(以下，称作DAC)250、电压控制器单元260、第一缓冲器单元270、电流供给单元280、选择器290和伽马电压单元300。

移位寄存器单元210可从时序控制器150接收源移位时钟SSC和源起始脉冲SSP。移位寄存器单元210可利用源移位时钟SSC和源起始脉冲SSP以在源移位时钟SSC的每一个周期将源起始脉冲SSP移位的同时依次产生j个取样信号。移位寄存器单元210可包括j个移位寄存器2101至210j。

取样锁存器单元220响应从移位寄存器单元210依次供给的取样信号，依次存储各第一数据DATA1。为了分别存储j个第一数据DATA1-1至DATA1-j，取样锁存器单元220可包括j个取样锁存器2201至220j。取样锁存器2201至220j中的每个可具有与第一数据DATA1的位数对应的大小。例如，当第一数据DATA1是k位时，取样锁存器2201至220j中的每个可具有k位的大小，从而取样锁存器2201至220j可分别存储k位的j个第一数据DATA1-1至DATA1-j中的每个。

当将源输出使能SOE信号输入到保持锁存器单元230时，保持锁存器单元230可从取样锁存器单元220接收第一数据DATA1并存储第一数据DATA1。当输入SOE信号时，保持锁存器单元230可将存储在其中的第一数据DATA1供给到解码器单元240和/或DAC单元250。为了存储j个第一数据DATA1-1至DATA1-j，保持锁存器单元230可包括j个保持锁存器2301至230j。保持锁存器2301至230j中的每个可具有与第一数据DATA1的位数相对应的大小。例如，保持锁存器2301至230j中的每个可具有k位的大小，从而可分别存储k位的j个第一数据DATA1-1至DATA1-j中的每个。

解码器单元240可包括j个解码器2401至240j。解码器2401至240j中的每个可接收k位的各个第一数据DATA1，并可将k位的第一数据DATA1转换成p(p是自然数)位的第二数据DATA2。在本发明的实施例中，解码器2401至240j中的每个可利用二进制加权值来产生p位的第二数据DATA2。

在本发明的实施例中，可确定外部接收的第一数据DATA1的加权值以对伽马电压单元300设置预定的电压。例如，可确定允许从多个灰阶电压中选择期望的灰阶电压的第一数据DATA1的位数。伽马电压单元300可产生多个灰阶电压。对应于灰阶电压，解码器2401至240j可利用二进制的加权值将k位的第一数据DATA1转换成各个p位的第二数据DATA2-1至DATA2-j。例如，解码器2401至240j可利用8位的第一数据DATA1产生5位的第二数据DATA2。

电流供给单元280可从由扫描信号SS1至SSn之一选择的各像素140吸收预定的电流PC。在每个水平周期的第一时间段期间，电流供给单元280可经数据线D1至Dj中的各条来接收吸收电流。

在本发明的实施例中，电流供给单元280可吸收与各个发光器(例如，OLED)可采用以发射最大亮度的光的最小电流量对应的电流量。随后，电流供给单元280可将预定的补偿电压供给到电压控制器单元260。吸收各个预定电流PC的同时可产生补偿电压。在图6中示出的示例性实施例中，电流供给单元280包括j个电流吸收单元2801至280j。

伽马电压单元300可产生与k位的第一数据DATA1对应的预定灰阶电压。如图8所示，伽马电压单元300可包括多个配电器或多个分压电阻器R1至Rl，并可产生2^k个灰阶电压。伽马电压单元300产生的灰阶电压可被供给到DAC单元250。

DAC单元250可包括j个DAC 2501至250j。可将伽马电压单元300产生的灰阶电压供给到j个DAC 2501至250j中的每个。DAC 2501至250j中的每个可基于从各个保持锁存器2301至230j供给的第一数据DATA1-1至DATA1-j，来选择伽马电压单元300可供给的灰阶电压之一作为数据信号DS。例如，DAC 2501至250j可基于各第一数据DATA1-1至DATA1-j的位数来分别选择伽马电压单元300可供给的灰阶电压之一作为数据信号DS。

电压控制器单元260可包括j个电压控制器2601至260j。

电压控制器2601至260j均可接收补偿电压和第三供给电压VSS’信号，其中，所述补偿电压例如经各电流吸收单元2801至280j供给的电压或第二数据DATA2。在本发明的实施例中，可采用相同的电源或不同的电源来供给第二电压VSS信号和第三电压VSS’信号。可将第三电压VSS’信号可供给到伽马电压单元300的接线端。电压控制器2601至260j可接收补偿电压和/或第二数据DATA1，以及第三电压VSS’信号，并且电压控制器2601至260j可控制选择的数据信号DS的电压值，从而可补偿像素140中包括的晶体管的变化，如补偿由包括在各像素140中的晶体管的电子迁移率、阈值电压等引起的变化。

第一缓冲器单元270可将各个数据信号DS供给到选择器290。如上所述，电压控制器单元260可控制各个数据信号DS的电压。在本发明的实施例中，第一缓冲器单元270可包括j个第一缓冲器2701至270j。

选择器290可控制数据线D1至Dj和第一缓冲器2701至270j之间的电连接。在一个水平周期的第二时间段期间，选择器290可将数据线D1至Dj和第一缓冲器2701至270j相互电连接。在本发明的实施例中，仅在第二时间段期间，选择器290可将数据线D1至Dj和第一缓冲器2701至270j相互电连接。在除了第二时间段之外的时间段期间，选择器290可保持数据线D1至Dj和第一缓冲器2701至270j相互断开。

选择器290可包括j个开关单元2901至290j。可将产生的各个数据信号DS1至DSj从第一缓冲器2701至270j经开关单元2901至290j分别供给至数据线D1至Dj。在本发明的实施例中，选择器290可采用其它类型的开关单元。图10示出了选择器290可采用的开关单元290j’的另一个实施例。

如图7所示，在第二示例性实施例中，数据驱动电路200可包括连接到保持锁存器单元230的电平转换器310。电平转换器310可包括电平寄存器3101至310j，并可将可从保持锁存器单元230供给的第一数据DATA1的电压升高，可将电平转换的结果提供到DAC单元250和解码器单元240。当从外部系统提供到数据驱动电路200的数据(未示出)具有高电压电平时，通常应该提供具有耐高压性能的电路组件，因此增加了制造成本。在本发明的实施例中，从外部系统供给到数据驱动电路200的数据可具有低电压电平，并且可通过电平转换器310将该低电压电平转变成高电压电平。

图8示出了用于连接伽马电压单元300、DAC 250j、解码器240j、电压控制器260j、开关单元290j、电流吸收单元280j和像素140nj的连接方案的第一实施例。为了简单，图8仅示出了一个通道，即，第j通道，并且假定数据线Dj连接到根据图3中示出的像素140nm的示例性实施例的第nj像素140nj。

如图8所示，伽马电压单元300可包括多个配电电阻器R1至Rl。可将配电电阻器R1至Rl设置在基准电源电压Vref和第三电源电压VSS’之间。配电电阻器R1至Rl可分配供应到其的电压或将供应到其的电压分压。例如，配电电阻器R1至Rl可分配基准电源电压Vref和第三电源电压VSS’之间的电压或者将该电压分压，并可产生多个灰阶电压V0至V2^K-1。配电电阻器R1至Rl可将产生的灰阶电压V0至V2^K-1供给到DAC250j。伽马电压单元300可将第三电源电压VSS’经第三缓冲器301供给到电压控制器260j。

DAC250j可基于第一数据DATA1的位数，选择灰阶电压V0至V2^K-1之一作为数据信号DS，并可将选择的电压供给到第一缓冲器270j。

如图8所示，可在DAC 250j和第一缓冲器270j之间设置晶体管，例如，第四十一晶体管M41，所述第四十一晶体管M41由第三控制信号CS3控制。在这样的实施例中，在驱动像素140nj的水平周期的第一时间段的预定时间期间，第四十一晶体管M41可导通，第四十一晶体管M41将从DAC 250j供给的数据信号DSj供给到第一缓冲器270j。更具体地讲，例如，在第二控制信号CS2之后可提高第三控制信号CS3(将在后面描述)，且第三控制信号CS3可与第二控制信号CS2同时下降。

电流吸收单元280j可包括第十二晶体管M12j、第十三晶体管M13j、电流源Imaxj、第三电容器C3j、第三节点N3j、地电压源GND和第二缓冲器281j。第二控制信号CS2可控制第十二晶体管M12j和第十三晶体管M13j。电流源Imaxj可连接到第十三晶体管M13j的第一电极。第三电容器C3j可连接在第三节点N3j和地电压源GND之间。第二缓冲器281j可连接在第三节点N3j和电压控制器260j之间。

第十二晶体管M12j的栅电极可连接到第十三晶体管M13j的栅电极。第十二晶体管M12j的第二电极可连接到第十三晶体管M13j的第二电极和数据线Dj。第十二晶体管M12j的第一电极可连接到第二缓冲器281。在各水平周期1H的第一时间段期间，可使第十二晶体管M12j和第十三晶体管M13j导通。在水平周期1H的第二时间段期间，可使第十二晶体管M12j和第十三晶体管M13j截止。第二控制信号CS2可控制第十二晶体管M12j和第十三晶体管M13j的导通/截止状态。

在一个水平周期1H的第一时间段期间，电流源Imaxj可从像素140nj接收可被供给到像素140nj的发光器(例如，OLEDnj)的用于以最大亮度发光的至少最小电流量。如上所述，第二控制信号CS2可控制第十二晶体管M12j和第十三晶体管M13j在第一时间段期间导通，从而使得预定的电流PC从像素140nj流入电流吸收单元280j。

当来自像素140nj的电流吸收到电流源Imaxj时，第三电容器C3j可存储可施加到第三节点N3j的补偿电压。在一个水平周期1H的第一时间段期间，第三电容器C3j可存储施加到第三节点N3j的补偿电压，即使在第十二晶体管M12j和第十三晶体管M13j截止时，也可以保持第三节点N3j处的补偿电压稳定。

第二缓冲器281可将施加到第三节点N3j的补偿电压传输到电压控制器260j。

解码器240j可接收k位的第一数据DATA1并利用二进制加权值将k位的第一数据DATA1转换成p位的第二数据DATA2。在水平周期1H的第一时间段期间，解码器240j可将初始信号(未示出)供给到电压控制器260j，然后在同一水平周期1H的第二时间段期间，解码器240j将p位的第二数据DATA2供给到电压控制器260j。在下面的示例性实施例的描述中，为了简单，将假定p位是5位。在本发明的实施例中，p可以是大于或等于0的任何整数。

电压控制器260j可接收补偿电压和/或第二数据DATA2，以及第三电源电压VSS’，并可以控制数据信号DSj的电压值。在示例性实施例的描述中，参考术语“p”将等于5，然而，“p”可是任何整数。为了控制数据信号DSj的电压值，电压控制器260j可包括p个电容器Cj、2Cj、4Cj、8Cj和16Cj，p个PMOS晶体管M31j、M32j、M33j、M34j和M35j，以及p个NMOS晶体管M21j、M22j、M23j、M24j和M25j。电容器Cj、2Cj、4Cj、8Cj和16Cj可连接到连接第四十一晶体管M41和第一缓冲器270j的电通路。p个PMOS晶体管M31j、M32j、M33j、M34j和M35j可分别连接到第三缓冲器301和p个电容器Cj、2Cj、4Cj、8Cj和16Cj。p个NMOS晶体管M21j、M22j、M23j、M24j和M25j可分别连接在第二缓冲器281j和p个电容器Cj、2Cj、4Cj、8Cj和16Cj之间。

P个电容器Cj、2Cj、4Cj、8Cj和16Cj的电容值可彼此相关，从而p个电容器的电容可以按2⁰、2¹、2²、2³和2⁴的顺序分别增大。例如，p个电容器Cj、2Cj、4Cj、8Cj和16Cj的电容可根据第二数据DATA2具有各自的二进制加权值。

p个PMOS晶体管M31j、M32j、M33j、M34j和M35j可分别设置在p个电容器Cj、2Cj、4Cj、8Cj和16Cj和第三缓冲器301之间。当从解码器240j供给初始信号(未示出)时，可导通p个PMOS晶体管M31j、M32j、M33j、M34j和M35j，并且p个PMOS晶体管M31j、M32j、M33j、M34j和M35j可将p个电容器Cj、2Cj、4Cj、8Cj和16Cj的接线端的电压分别设置为第三电源电压VSS’。

p个NMOS晶体管M21j、M22j、M23j、M24j和M25j可分别设置在p个电容器Cj、2Cj、4Cj、8Cj和16Cj的每个和第二缓冲器281j之间。基于从解码器240j产生的第二数据DATA2，在驱动像素140nj的一个水平周期1H的第二时间段期间，p个NMOS晶体管M21j、M22j、M23j、M24j和M25j可导通或截止。可基于第二数据DATA2的位加权值来控制p个NMOS晶体管M21j、M22j、M23j、M24j和M25j，以选择p个电容器Cj、2Cj、4Cj、8Cj和16Cj的各一个/多个。例如，如果将由解码器240j产生的第二数据DATA2的位设置成“00011”，则第二十四晶体管M24j和第二十五晶体管M25j导通，以将补偿电压(例如，存储在第三电容器C3j中的电压)施加到p个电容器中的各自的第一电容器和第二电容器(例如，Cj和2Cj)的接线端。在这些实施例中，如果与2⁰和2¹对应的位的值为“1”，则可控制p个NMOS晶体管M21j、M22j、M23j、M24j和M25j的导通/截止状态，从而可将补偿电压施加到p个电容器Cj、2Cj、4Cj、8Cj和16Cj中的第一电容器Cj和第二电容器2Cj的各自的接线端。如上所述，在本发明的实施例中，p个电容器Cj、2Cj、4Cj、8Cj和16Cj中的第一电容器Cj和第二电容器2Cj可具有与2⁰和2¹对应的电容。

在本发明的实施例中，施加到第四十一晶体管M41和第一缓冲器270j之间的电通路上的数据信号DSj的电压值可根据可施加到p个电容器Cj、2Cj、4Cj、8Cj和16Cj的各个接线端的补偿电压增大或降低。更具体地讲，施加到第四十一晶体管M41和第一缓冲器270j之间(随后到数据线Dj)的电通路上的数据信号DSj的电压值的任何增大或降低可取决于补偿电压的电压值。因为可以用施加的补偿电压来控制数据信号DSj的电压值，所以可控制数据信号DSj的电压值，使得可补偿像素140的变化，并且像素单元130可显示均匀的图像。

例如，因为可以用施加的补偿电压来控制数据信号DSj的电压值，所以可以补偿包括在像素140nj中的晶体管的电子迁移率和/或阈值电压的不同。在本发明的实施例中，因为数据驱动电路200可利用基于各个像素140的特性，例如电子迁移率、阈值电压等产生的补偿电压来控制数据信号DSj的电压值，所以数据驱动电路可控制被供给到各个像素140的各数据信号DS的电压值，并且可补偿晶体管的电子迁移率的不同。

如图8所示，第一缓冲器270j可将施加到第四十一晶体管M41和第一缓冲器270j之间的电连接上的数据信号DSj传输到开关单元290j。

开关单元290j可包括第十一晶体管M11j。通过第一控制信号CS1可控制第十一晶体管M11j，如图8和图9所示。在本发明的实施例中，在驱动第j通道中的n个像素中的每个的各个水平周期1H的第二时间段期间，第十一晶体管M11j可导通。在这些实施例中，在驱动第j通道中的n个像素中的每个的各个水平周期1H的第一时间段期间，第十一晶体管M11j可截止。因此，在水平周期1H的第二时间段期间，可将数据信号DSj供给到数据线Dj，而在单个水平周期1H的其他时间段期间，例如在第一时间段期间，不会供给数据信号DSj。在本发明的实施例中，可仅在单个水平周期1H的第二时间段期间供给数据信号DSj。在本发明的实施例中，在单一水平周期1H的第一时间段期间可从不将数据信号DSj供给到数据线Dj。

图9示出了驱动图8中示出的像素、开关单元和电流吸收单元可采用的示例性波形。将参照图8和图9来详细描述控制分别供给到像素140的数据信号DS的电压的示例性方法。在图8中示出的示例性实施例中，提供了根据图3中示出的示例性实施例的像素140nj和像素电路142nj。在下面的描述中，将采用与以上在图3中示出的第nm像素140nm的描述中采用的标号相同的标号来描述在图8中示出的第nj像素140nj的示例性实施例中的相同部件。

首先，可将扫描信号SSn-1供给到第n-1扫描线Sn-1。当将扫描信号SSn-1供给到第n-1扫描线Sn-1时，可导通第三晶体管M3nj和第五晶体管M5nj。然后可将通过从第一电源ELVDD减去第四晶体管M4nj的阈值电压而获得的电压值施加到第二节点N2nj，并可将基准电源ELVref的电压施加到第一节点N1nj。然后与第一电源ELVDD的压降对应的电压和第四晶体管M4nj的阈值电压可被充入第二电容器C2nj。

施加到第一节点N1nj和第二节点N2nj的电压可由等式1和等式2表示。

[等式1]

V_NI＝Vref

[等式2]

V_N2＝ELVDD-|V_thM4|

在等式1和等式2中，V_N1、V_N2和V_thM4分别表示施加到第一节点N1nj的电压、施加到第二节点N2nj的电压、第四晶体管M4nj的阈值电压。

从将扫描信号SSn-1供给到第n-1扫描线Sn-1停止，例如，从低电压信号改变为高电压信号的时刻，到将扫描信号SSn供给到第n扫描线Sn，例如，从高电压信号改变为低电压信号的时刻，第一节点N1nj和第二节点N2nj可以浮置。因此，在那段时间内充入第二电容器C2nj的电压值不会改变。

然后将第n扫描信号SSn供给到第n扫描线Sn，从而第一晶体管M1nj和第二晶体管M2nj可导通。当将扫描信号SSn供给到第n扫描线Sn时，在驱动第n扫描线Sn的一个水平周期的第一时间段期间，第十二晶体管M12j和第十三晶体管M13j可导通。当第十二晶体管M12j和第十三晶体管M13j导通时，可吸收经第一电源ELVDD、第四晶体管M4nj、第二晶体管M2nj、数据线Dj和第十三晶体管M13j流过电流源Imaxj的电流。

当电流经第一电源ELVDD、第四晶体管M4nj和第二晶体管M2nj流入电流源Imaxj时，可应用等式3。

[等式3]

$I\max =\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}\frac{W}{L}{(\mathrm{ELVDD}-V_{N2}-\left|V_{\mathrm{thM}4}\right|)}^2$

在等式3中，μp、Cox、W和L分别表示电子迁移率、氧化层的电容、沟道的宽度和沟道的长度。

当通过等式3获得的电流流过第四晶体管M4nj时施加到第二节点N2nj的电压可由等式4表示。

[等式4]

$V_{N2}=\mathrm{ELVDD}-\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{ox}}}\frac{L}{W}}-\left|V_{\mathrm{thM}4}\right|$

通过耦合第二电容器C2nj，施加到第一节点N1nj的电压可由等式5表示。

[等式5]

$V_{N1}=\mathrm{Vref}-\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{ox}}}\frac{L}{W}}=V_{N3}$

在等式5中，电压V_N1可与施加到第一节点N1nj的电压对应，电压V_N3可与施加到第三节点N3j的电压对应。在本发明的实施例中，当通过电流源Imaxj吸收电流时，满足等式5的电压可被施加到第三节点N3j。

从等式5可知，施加到第三节点N3j的电压会受到包括在正在将电流供应到电流源Imaxj的像素140nj中的晶体管的电子迁移率的影响。因此，例如，当电子迁移率在每个像素140中变化时，电流正被供给到电流源Imaxj时施加到第三节点N3j的电压值在各个像素140中可能是不同的。

在驱动像素140中的每个的水平周期1H的第一时间段期间，DAC250可基于各个像素的第一数据DATA1来选择f个灰阶电压中的第h灰阶电压，其中，f和h是自然数。例如，DAC 250j可选择与第nj像素140nj的第一数据DATA1对应的f个灰阶电压中的第h灰阶电压。然后，当第四十一晶体管M41导通时，DAC 250j和电压控制器260j一起可将f个灰阶电压中选择的第h灰阶电压作为数据信号DSj选择性地施加到第四十一晶体管M41和第一缓冲器270j之间的电连接。施加到第四十一晶体管M41和第一缓冲器270j之间的电连接的电压可由等式6表示。

[等式6]

$V_L=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-\mathrm{VSS})$

同时，如上所述，在每个水平周期1H的第一时间段期间，解码器240j可供给初始信号。初始信号可导通第三十一晶体管M31j、第三十二晶体管M32j、第三十三晶体管M33j、第三十四晶体管M34j和第三十五晶体管M35j。因此，在每个水平周期1H的第一时间段期间，p个电容器Cj、2Cj、4Cj、8Cj和16Cj中的每个的接线端的电压可被设置为第三电源电压VSS’的电压。在本发明的实施例中，可将第三电源电压VSS’的电压值设置得低于基准电源电压ELVref的电压值。例如，可将第三电源电压VSS’设置成补偿电压的平均电压，所述补偿电压可由包括在像素单元130中的像素140产生。

在将p个电容器Cj、2Cj、4Cj、8Cj和16Cj中的每个的接线端的电压设置成第三电源电压VSS’后，在水平周期的第二时间段期间，根据可从解码器240j供给的第二数据DATA2，可导通或截止第二十一晶体管M21j、第二十二晶体管M22j、第二十三晶体管M23j、第二十四晶体管M24j和第二十五晶体管M25j。解码器240j可控制第二十一晶体管M21j、第二十二晶体管M22j、第二十三晶体管M23j、第二十四晶体管M24j和第二十五晶体管M25j的导通/截止状态。具体地讲，解码器240j可控制第二十一晶体管M21j、第二十二晶体管M22j、第二十三晶体管M23j、第二十四晶体管M24j和第二十五晶体管M25j的导通/截止状态，以获得与等式6中h/f的值相近的值。

例如，如果将由解码器240j产生的第二数据信号DATA2的位设置成“00011”，则第二十四晶体管M24j和第二十五晶体管M25j可被导通，以将补偿电压施加到p个电容器中的第一电容器Cj和第二电容器2Cj的每个的接线端。在这个示例中，因为补偿电压可被施加到p个电容器中的第一电容器Cj和第二电容器2Cj的每个的接线端，所以可推导出等式7。

[等式7]

$\frac{C+2C}{C+2C+4C+8C+16C}\≡\frac{h}{f}$

更具体地讲，因为可从第一数据DATA1得到第二数据DATA2，所以满足等式7的值与h/f的值近似。

同时，如果补偿电压被施加到p个电容器Cj、2Cj、4Cj、8Cj和16Cj中的至少一个，则第四十一晶体管M41和第一缓冲器270j之间的电连接的电压可由等式8表示。

[等式8]

$\begin{array}{cc}{V}_L=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-\mathrm{VSS})+\mathrm{Vboost}& \mathrm{Vboost}=\frac{h}{f}(V_{N3}-\mathrm{VSS})\end{array}$

$=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-V_{N3})$

$=\mathrm{Vref}-\frac{h}{f}\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{OX}}}\frac{L}{W}}$

可将满足等式8的电压经第一缓冲器270j供给到第十一晶体管M11j。在一个水平周期1H的第二时间段期间，因为可导通第十一晶体管M11j，所以可将供给到第一缓冲器270j的电压经第十一晶体管M11j、数据线Dj和第一晶体管M1nj供给到第一节点N1nj。满足等式8的电压可被供给到第一节点N1nj。通过耦合第二电容器C2nj施加到第二节点N2nj的电压可由等式9表示。

[等式9]

$V_{N2}=\mathrm{ELVDD}-\frac{h}{f}\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{OX}}}\frac{L}{W}}-\left|V_{\mathrm{thM}4}\right|$

这里，流过第四晶体管M4nj的电流可由等式10表示。

[等式10]

$I_{N4}=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{OX}}\frac{W}{L}{(\mathrm{ELVDD}-V_{N2}-\left|V_{\mathrm{thM}4}\right|)}^2$

$=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{OX}}\frac{W}{L}{(\mathrm{ELVDD}-(\mathrm{ELVDD}-\frac{h}{f}\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{OX}}}\frac{L}{W}}-\left|V_{\mathrm{thM}4}\right|)-V_{\mathrm{thM}4})}^2$

$={\left(\frac{h}{f}\right)}^{2}I\max$

参照等式10，在本发明的实施例中，流过第四晶体管M4nj的电流可取决于供给到各像素140的各个数据信号DS，更具体地讲，取决于由电压控制器260j产生的灰阶电压。因此，在本发明的实施例中，通过供给基于补偿电压的电流，无论各个像素的晶体管(例如，M4nj)的阈值电压、电子迁移率等多大，都可以选择期望的电流并供给选择的期望电流作为各个数据信号DS，其中，该补偿电压通过从各个像素140nj吸收电流而产生。因此，不管在像素单元130的像素140内/中的电子迁移率和阈值电压如何变化，本发明的实施例都能够使将显示的图像均匀。

在本发明的实施例中，如上所述，可采用不同的开关单元。图10示出了采用开关单元290j’的另一实施例的图8中示出的连接方案。图10中示出的示例性连接方案与图8中示出的示例性连接方案基本相同，除了开关单元290j’的另一示例性实施例。在下面的描述中，将采用与以上采用的标号相同的标号来描述在图10中示出的示例性实施例中的相同的部件。

如图10所示，另一示例性开关单元290j’可包括第十一晶体管M11j和第十四晶体管M14j，第十一晶体管M11j和第十四晶体管M14j以传输门的形式相互连接。第十四晶体管M14j可为PMOS型晶体管，并可接收第二控制信号CS2。第十一晶体管M11j可为NMOS型晶体管，并可接收第一控制信号CS1。在这种实施例中，当第一控制信号CS1的极性与第二控制信号CS2的极性相反时，第十一晶体管M11j和第十四晶体管M14j可同时导通同时截止。

在第十一晶体管M11j和第十四晶体管M14j可以以传输门的形式相互连接的本发明的实施例中，电压-电流特性曲线可以是直线形式，并可将开关误差最小化。

图11示出了用于连接伽马电压单元300、DAC250j、解码器240j、电压控制器260j、开关单元290j、电流吸收单元280j和像素140nj’的连接方案的第二实施例。为了简单，图11仅示出了一个通道，即，第j通道，并假定数据线Dj连接到根据图5中示出的像素140nm’的示例性实施例的第nj像素140nj’。

将参照图9和图11来详细描述驱动发光显示器的像素140的方法。首先，当将扫描信号SSn-1供给到第n-1扫描线Sn-1时，满足等式1和等式2的电压可被分别施加到第一节点N1nj’和第二节点N2nj’。

可将第n扫描信号施加到第n扫描线Sn。在用于驱动第nj像素140nj’的水平周期1H的第一时间段期间，当第十二晶体管M12j和第十三晶体管M13j可导通时，流过第四晶体管M4nj的电流可满足等式3，施加到第二节点N2nj’的电压可满足等式4。在下面的描述中，将采用与在以上图8中示出的示例性实施例的描述中采用的标号相同的标号来描述在图11中示出的连接方案的示例性实施例中的相同部件。

通过耦合第二电容器C2nj施加到第一节点N1nj’的电压可由等式11表示。

[等式11]

$V_{N1}=\mathrm{Vref}-\left(\frac{C1+C2}{C2}\right)\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{ox}}}\frac{L}{W}}=V_{N3}$

同时，在驱动第nj像素140nj’的水平周期的第一时间段期间，DAC 250j可根据第一数据DATA1来选择f个灰阶电压中的第h灰阶电压，其中，h和f是自然数。DAC 250j还可供应满足等式6的灰阶电压。当第四十一晶体管M41导通时，可将f个灰阶电压中选择的第h灰阶电压供给到第一缓冲器270j。可选择f个灰阶电压中选择的第h灰阶电压作为各数据信号DSj以经数据线Dj将该第h灰阶电压供给至像素140nj’。

在驱动像素140nj’的水平周期1H的第一时间段期间，解码器240j可将初始信号供给至第三十一晶体管M31j、第三十二晶体管M32j、第三十三晶体管M33j、第三十四晶体管M34j和第三十五晶体管M35j，从而可导通p个晶体管M31j、M32j、M33j、M34j和M35j中的每个。因此，在一个水平周期1H的第一时间段期间，p个电容器Cj、2Cj、4Cj、8Cj和16Cj中的每个的接线端的电压可为第三电源电压VSS’。

然后，在驱动像素140nj’的水平周期1H的第二时间段期间，根据可从解码器240j供给的第二数据DATA2，可导通或截止第二十一晶体管M21j、第二十二晶体管M22j、第二十三晶体管M23j、第二十四晶体管M24j和第二十五晶体管M25j。解码器240j可控制第二十一晶体管M21j、第二十二晶体管M22j、第二十三晶体管M23j、第二十四晶体管M24j和第二十五晶体管M25j的导通/截止。具体地讲，如上所述，解码器240j可控制第二十一晶体管M21j、第二十二晶体管M22j、第二十三晶体管M23j、第二十四晶体管M24j和第二十五晶体管M25j的导通/截止，以获得与等式6中的h/f的值相似的值。

这时，第四十一晶体管M41和第一缓冲器270j之间的电连接的电压V_L可由等式12表示。

[等式12]

$\begin{array}{cc}{V}_L=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-\mathrm{VSS})+\mathrm{Vboost}& \mathrm{Vboost}=\frac{h}{f}(V_{N3}-\mathrm{VSS})\end{array}$

$=\mathrm{Vref}-\frac{h}{f}(\mathrm{Vref}-V_{N3})$

$=\mathrm{Vref}-\frac{h}{f}\left(\frac{C1+C2}{C2}\right)\sqrt{\frac{2I\max }{{\mathrm{\μ}}_p{C}_{\mathrm{OX}}}\frac{L}{W}}$

可将满足等式12的电压经第一缓冲器270j供给到第十一晶体管M11j。在驱动像素140nj’的水平周期1H的第二时间段期间，因为可导通第十一晶体管M11j，所以可将供给到第一缓冲器270j的电压经第十一晶体管M11j、数据线Dj和第一晶体管M1nj供给到第一节点N1nj’。在本发明的实施例中，可将满足等式12的电压供给到第一节点N1nj’。

通过耦合第二电容器C2nj施加到第二节点N2nj’的电压可由等式9表示。因此，流过第四晶体管M4nj的电流可由等式10表示。在本发明的实施例中，无论第四晶体管M4nj的电子迁移率和阈值电压多大，与由DAC 250j选择的灰阶电压对应的电流可流入第四晶体管M4nj。如上所述，本发明的实施例使得显示的图像具有均匀的亮度。

在本发明的一些实施例中，例如，在采用图11中示出的像素140nj’的实施例中，尽管第一节点N1nj’的电压可快速改变，即，(C1+C2)/C2，但是第二节点N2nj’的电压也可以逐渐改变。当采用图11中示出的像素140nj’时，可对伽马电压单元300设置的电压范围比采用图8中示出的像素140nj时可对伽马电压单元300设置的电压范围大。如上所述，当将伽马电压单元300的电压范围设置得更大时，能够降低第十一晶体管M11j和第一晶体管M1nj的开关误差的影响。

因此，与图3中示出的像素结构140nj相比，图5中示出的像素结构140nj’可扩大伽马电压单元300的可利用的电压范围。如此，通过扩大伽马电压单元300的可利用的电压范围，能够降低通过第十一晶体管M11j、第一晶体管M1nj等的开关误差而产生的影响。

如上所述，在采用本发明的一个或多个方面的数据驱动电路、数据驱动方法和发光显示器中，由于利用从各像素吸收电流时产生的补偿电压重置了数据信号的电压，所以无论晶体管的电子迁移率、阈值电压等多大，都可以显示均匀的图像。

在此已经公开了本发明的示例性实施例，尽管采用了特定的术语，但是仅是使用它们并且以一般的描述性意思对它们进行解释，而不是出于限制的目的。因此，本领域的普通技术人员应该理解，在不脱离如权利要求提出的本发明的精神和范围的情况下，可以在形式和细节上做出各种改变。

Claims (15)

1、一种用于根据从外部提供给像素的第一数据来驱动发光显示器的所述像素的数据驱动电路，其中，所述像素经数据线与所述驱动电路电连接，所述数据驱动电路包括：

伽马电压单元，产生多个灰阶电压；

数模转换器，利用k位的所述第一数据来选择所述多个灰阶电压中的一个作为数据信号，k为自然数；

解码器，通过将所述k位的第一数据转换成二进制加权值以产生p位的第二数据，p为自然数；

电流吸收器，在驱动所述像素的完整周期的第一部分时间段期间，基于选择的灰阶电压从所述像素接收预定电流，其中，所述电流吸收器包括：电流源，接收所述预定电流；第一晶体管，设置在连接到所述像素的所述数据线和所述电压控制器之间，所述第一晶体管在所述第一部分时间段期间导通；第二晶体管，设置在所述数据线和所述电流源之间，所述第二晶体管在所述第一部分时间段期间导通；电容器，存储所述补偿电压；缓冲器，设置在所述第一晶体管和所述电压控制器之间，所述缓冲器选择性地将所述补偿电压传输到所述电压控制器；

电压控制器，利用所述的第二数据和基于所述预定电流产生的补偿电压来控制所述数据信号的电压值；

开关单元，将具有所述控制的电压值的数据信号供给到所述像素，在所述完整周期的所述第一部分时间段之后流逝的所述完整周期的任何部分的时间段期间，所述开关单元供给所述数据信号，

其中，所述预定电流的电流值等于所述像素发射最大亮度的光时流过所述像素的最小电流的电流值，并且最大的亮度与所述多个重置的灰阶电压中最高的一个被施加到所述像素时所述像素的亮度对应。

2、根据权利要求1所述的数据驱动电路，还包括：

第一晶体管，设置在所述数模转换器和所述开关单元之间，在所述第一部分时间段的预定时间期间，所述数模转换器导通以将具有所述控制的电压值的数据信号传输到所述开关单元；

第一缓冲器，连接在所述第一晶体管和所述开关单元之间。

3、根据权利要求2所述的数据驱动电路，其中，所述伽马电压单元包括：

多个分配电阻器，用于产生所述灰阶电压并分配基准电源电压和第一电源电压；

第二缓冲器，用于将所述第一电源电压供给到所述电压控制器。

4、根据权利要求3所述的数据驱动电路，其中，所述电压控制器包括：

P个电容器，所述p个电容器中的每个具有连接到所述第一晶体管和所述第一缓冲器之间的电通路的第一接线端；

第二晶体管，分别连接在所述p个电容器的每个的第二接线端和所述第二缓冲器之间；

第三晶体管，分别连接在所述p个电容器的每个的所述第二接线端和所述电流吸收器之间，所述第三晶体管的传导类型与所述第二晶体管的传导类型不同。

5、根据权利要求4所述的数据驱动电路，其中，在所述第一部分时间段期间，所述解码器导通所述第二晶体管，并将所述第一电源电压供给到所述p个电容器的各自的第二接线端。

6、根据权利要求4所述的数据驱动电路，其中，所述p个电容器的电容被设置为二进制的加权值。

7、根据权利要求6所述的数据驱动电路，其中，所述解码器基于所述第二数据的位数导通和截止所述第三晶体管，并且在所述第二部分时间段期间，所述解码器选择性地控制供给到所述p个电容器各自的第二接线端的所述补偿电压。

8、根据权利要求1所述的数据驱动电路，其中，所述开关单元包括至少一个在所述第二部分时间段期间导通的晶体管。

9、根据权利要求8所述的数据驱动电路，其中，所述开关单元包括两个晶体管，所述的两个晶体管连接以形成传输门。

10、根据权利要求1所述的数据驱动电路，包括：

移位寄存器单元，包括至少一个用于依次产生取样脉冲的移位寄存器；

取样锁存器单元，包括至少一个用于响应所述取样脉冲来接收所述第一数据的取样锁存器；

保持锁存器单元，包括至少一个用于接收存储在所述取样锁存器中的所述第一数据的保持锁存器并将存储在所述保持锁存器中的所述第一数据供给到所述数模转换器和所述解码器。

11、根据权利要求10所述的数据驱动电路，还包括：

电平转换器，用于选择性地改变存储在所述保持锁存器中的所述第一数据的电压电平并将电平改变了的所述第一数据供应到所述数模转换器和所述解码器。

12、一种接收外部供给的第一数据的发光显示器，包括：

像素单元，包括与n条扫描线、多条数据线和多条发射控制线连接的多个像素，其中，n是自然数；

扫描驱动器，在每个扫描周期，将n个扫描信号分别依次地供给到所述的n条扫描线，并将发射控制信号依次地供给到所述多条发射控制线；

数据驱动器，在完整的周期的第一部分时间段期间，从通过第一扫描信号选择的所述像素中的各个像素接收预定电流，利用基于所述各个预定电流产生的各个补偿电压和通过利用二进制加权值将所述各个第一数据转换成第二数据产生的各个第二数据来分别控制数据信号的电压值，并在与所述各个像素中的每个相关的各个完整的周期的所述第一部分时间段之后流逝的所述完整周期的部分时间段期间，分别将具有控制的电压值的所述数据信号供给到所述数据线，

其中，所述数据驱动器包括电流吸收器，所述电流吸收器包括：电流源，接收所述预定电流；第一晶体管，设置在连接到所述像素的所述数据线和所述电压控制器之间，所述第一晶体管在所述第一部分时间段期间导通；第二晶体管，设置在所述数据线和所述电流源之间，所述第二晶体管在所述第一部分时间段期间导通；电容器，存储所述补偿电压；缓冲器，设置在所述第一晶体管和所述电压控制器之间，所述缓冲器选择性地将所述补偿电压传输到所述电压控制器，

其中，所述预定电流的电流值等于所述像素发射最大亮度的光时流过所述像素的最小电流的电流值，并且最大的亮度与所述多个重置的灰阶电压中最高的一个被施加到所述像素时所述像素的亮度对应。

13、根据权利要求12所述的发光显示器，其中，所述像素中的每个与所述n条扫描线中的两条扫描线连接，在每个所述扫描周期期间，在所述两条扫描线中的第二条接收所述n个扫描信号中的各自的一个之前，所述两条扫描线中的第一条接收所述n个扫描信号中的各自的一个，所述像素中的每个包括：

第一电源；

发光器，从所述第一电源接收电流；

第一晶体管和第二晶体管，每个具有连接到与所述像素相关的数据线中的各自的一条的第一电极，当供给所述扫描信号中的第二扫描信号时，所述第一晶体管和所述第二晶体管导通；

第三晶体管，具有连接到基准电源的第一电极和连接到所述第一晶体管的第二电极的第二电极，当供给所述两个扫描信号中的所述第一扫描信号时，所述第三晶体管导通；

第四晶体管，控制供给到所述发光器的电流的量，所述第四晶体管的第一接线端与所述第一电源连接；

第五晶体管，具有连接到所述第四晶体管的栅电极的第一电极和连接到所述第四晶体管的第二电极的第二电极，当供给所述两个扫描信号中的所述第一扫描信号时，所述第五晶体管导通，从而所述第四晶体管作为二极管操作。

14、根据权利要求13所述的发光显示器，其中，所述像素中的每个包括：

第一电容器，具有连接到所述第一晶体管的第二电极或所述第四晶体管的所述栅电极之一的第一电极和连接到所述第一电源的第二电极；

第二电容器，具有连接到所述第一晶体管的所述第二电极的第一电极和连接到所述第四晶体管的所述栅电极的第二电极。

15、根据权利要求13所述的发光显示器，其中，所述像素中的每个还包括：第六晶体管，具有连接到所述第四晶体管的所述第二电极的第一接线端和连接到所述发光器的第二接线端，当供给所述各发射控制信号时，所述第六晶体管截止，

其中，在驱动所述像素的一个完整周期的第一部分时间段期间，所述电流吸收器从所述像素接收所述预定电流，所述第一部分时间段发生在驱动所述像素的所述完整周期的第二部分时间段之前，在驱动所述像素的所述完整周期的第二部分时间段期间，所述第六晶体管截止。

Images