CN105741743B - 像素驱动电路、像素结构及像素驱动方法 - Google Patents

像素驱动电路、像素结构及像素驱动方法 Download PDF

Info

Publication number
CN105741743B
CN105741743B CN201610311555.7A CN201610311555A CN105741743B CN 105741743 B CN105741743 B CN 105741743B CN 201610311555 A CN201610311555 A CN 201610311555A CN 105741743 B CN105741743 B CN 105741743B
Authority
CN
China
Prior art keywords
transistor
pole
write
capacitance structure
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610311555.7A
Other languages
English (en)
Other versions
CN105741743A (zh
Inventor
钱先锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610311555.7A priority Critical patent/CN105741743B/zh
Publication of CN105741743A publication Critical patent/CN105741743A/zh
Application granted granted Critical
Publication of CN105741743B publication Critical patent/CN105741743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Abstract

本发明公开了一种像素驱动电路、像素结构及像素驱动方法。该像素驱动电路包括：驱动晶体管M2；电容结构C；与所述驱动晶体管M2并联的补偿晶体管M4，栅极与所述电容结构C的第一端连接；电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管M4的阈值电压写入到所述电容结构C的第一端；在发光阶段，第一通道和第二通道同时导通；所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。所述第一通道中仅设置有一个晶体管。本发明改善了显示均匀性。

Description

像素驱动电路、像素结构及像素驱动方法
技术领域
本发明涉及像素驱动技术领域，特别是一种能够改善显示不均匀现象的像素驱动电路、像素结构及像素驱动方法。
背景技术
在如图1所示的传统的由电流或电压驱动的像素结构中，数据信号输入驱动晶体管的栅极的同时对电容结构(C)进行充电，之后利用存储在电容结构(C)中的电量来控制驱动晶体管的导通程度，实现对发光器件的电流的控制。在发光阶段，流过发光器件的电流的电流强度为：0.5μ*Cox*W/L*(Vgs-Vth)2，其中：μ为载流子迁移率，Cox为驱动晶体管的等效电容，W/L为驱动晶体管的宽长比，Vgs为发光阶段驱动晶体管的栅源电压差，Vth为驱动晶体管的阈值电压。
然而驱动晶体管的Vth并不是固定不变的，其随着工作时间会发生漂移，导致显示器件出现显示不均匀现象，即：在相同的数据信号的驱动下，不同的像素单元会呈现出不同的亮度。
为了避免上述显示不均匀现象的发生，针对驱动晶体管阈值电压的漂移，现有技术中已有各种补偿方案。各种补偿方案无一例外的都是通过将阈值电压和数据电压写入到电容，因此在发光阶段由电容维持的驱动晶体管的栅极的电压中会包括驱动晶体管的阈值电压，使得最终流过发光器件的电流的电流强度与阈值电压无关。
但现有的具备阈值补偿的驱动电路中，如图2所示，无一例外的都包括位于第一电源信号输入端子VDD和第二电源信号输入端子VSS之间，与驱动晶体管M2串联的一个导通控制管T1。在电容结构(C)通过图2中箭头所示的方向放电，将阈值电压写入到电容结构(C)时，T1是关断的，以防止第一电源信号输入到电容结构(C)为电容结构(C)充电。而在发光阶段，T1需要导通。
如图2所示，T1是串联在VDD到VSS之间的通路中，其电性能参数(包括阈值电压等)的改变必然会改变VDD-T1-M2-发光器件-VSS这条通道上的电流，而现有技术并没有对T1的阈值电压漂移进行补偿，在其他参数不变的情况下，T1的阈值电压漂移毫无疑问会影响到通路的电流。因此现有技术的具备对驱动晶体管的阈值电压进行补偿的驱动电路在显示均匀性方面还存在改善空间。
发明内容
本发明实施例的目的在于提供一种像素驱动电路、像素结构及像素驱动方法，提高像素结构的显示均匀特性。
为实现上述目的，本发明提供了一种像素驱动电路，用于驱动像素结构中的发光器件，所述像素驱动电路包括：
与发光器件串联的驱动晶体管M2，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接；
电容结构C，第一端和驱动晶体管M2的栅极连接；
所述像素驱动电路还包括：
与所述驱动晶体管M2并联的补偿晶体管M4，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接，栅极与所述电容结构C的第一端连接；
电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管M4的阈值电压写入到所述电容结构C的第一端；
在发光阶段，第一通道和第二通道同时导通；
所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；
所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。
所述第一通道中仅设置有一个晶体管。
上述的像素驱动电路，其中，所述电压写入电路具体用于：
在放电写入阶段，控制所述电容结构C通过所述补偿晶体管M4进行放电，使得所述电容结构C第一端的电压值等于所述补偿晶体管M4的阈值电压；
在充电写入阶段，利用所述数据信号对所述电容结构C进行充电，使得所述电容结构C第一端的电压值为所述数据信号的电压值和所述补偿晶体管M4的阈值电压的和值。
上述的像素驱动电路，其中，所述电压写入电路还用于在放电写入阶段之前的预充电阶段，对所述电容结构(C)进行预充电，使得所述电容结构(C)第一端的电压值大于所述补偿晶体管(M4)的阈值电压。
上述的像素驱动电路，其中，所述电压写入电路在预充电阶段，具体用于利用所述数据信号或所述第一电源信号对所述电容结构进行充电。
上述的像素驱动电路，其中，所述电压写入电路具体包括：
在所述写入阶段导通，在所述发光阶段关断的扫描晶体管M1，第一极与所述数据信号输入端子Data连接；
在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通的第一写入控制晶体管M5，第一极与所述扫描晶体管M1的第二极连接，第二极与所述电容结构C的第二端连接；
在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第二写入控制晶体管M8，第一极与所述第一写入控制晶体管M5的第二极连接，第二极与第二电源输入端子VSS连接；
在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断的第三写入控制晶体管M7，第一极与所述第一写入控制晶体管M5的第一极连接，第二极与所述电容结构C的第一端连接；
在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第四写入控制晶体管M6，第一极与所述电容结构C的第一端连接，第二极与所述补偿晶体管M4的第一极连接。
上述的像素驱动电路，其中，所述像素驱动电路还包括：
在所述写入阶段关断，在所述发光阶段导通的工作时间控制晶体管M3，第一极与所述第一电源信号输入端子VDD连接，第二极与所述补偿晶体管M4的第一极连接。
为实现本发明实施例的目的，本发明实施例还提供了一种像素结构，包括发光器件及上述任意的像素驱动电路。
为实现本发明实施例的目的，本发明实施例还提供了一种像素驱动方法，用于驱动与驱动晶体管串联的发光器件，其中，所述像素驱动方法包括：
电压写入步骤，在写入阶段将数据信号的数据电压和与所述驱动晶体管M2并联的补偿晶体管M4的阈值电压写入到第一端和驱动晶体管M2的栅极连接的电容结构C的第一端；
导通控制步骤，在发光阶段，控制第一通道和第二通道同时导通；
所述补偿晶体管M4的第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接，栅极与所述电容结构C的第一端连接；
所述第一通道为：第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；
所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。
所述第一通道中仅设置有一个晶体管。
上述的像素驱动方法，其中，所述电压写入步骤具体包括：
在放电写入阶段，控制所述电容结构C通过所述补偿晶体管M4进行放电，使得所述电容结构C第一端的电压值等于所述补偿晶体管M4的阈值电压；
在充电写入阶段，利用所述数据信号对所述电容结构C进行充电，使得所述电容结构C第一端的电压值为所述数据信号的电压值和所述补偿晶体管M4的阈值电压的和值。
上述的像素驱动方法，其中，所述电压写入步骤还包括：在放电写入阶段之前的预充电阶段，对所述电容结构C进行预充电，使得所述电容结构C第一端的电压值大于所述补偿晶体管M4的阈值电压。
上述的像素驱动方法，其中，所述电压写入步骤中，在预充电阶段，利用所述数据信号或所述第一电源信号对所述电容结构进行充电。
上述的像素驱动方法，其中，所述电压写入步骤具体包括：
控制第一极与所述数据信号输入端子Data连接的扫描晶体管M1在所述写入阶段导通，在所述发光阶段关断；
控制第一极与所述扫描晶体管M1的第二极连接，第二极与所述电容结构C的第二端连接的第一写入控制晶体管M5在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通；
控制第一极与所述第一写入控制晶体管M5的第二极连接，第二极与第二电源输入端子VSS连接的第二写入控制晶体管M8在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断；
控制第一极与所述第一写入控制晶体管M5的第一极连接，第二极与所述电容结构C的第一端连接的第三写入控制晶体管M7在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断；
控制第一极与所述电容结构C的第一端连接，第二极与所述补偿晶体管M4的第一极连接的第四写入控制晶体管M6在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断。
上述的像素驱动方法，其中，所述导通控制步骤具体包括：
控制第一极与所述第一电源信号输入端子VDD连接，第二极与所述补偿晶体管M4的第一极连接的工作时间控制晶体管M3在所述写入阶段关断，在所述发光阶段导通。
本发明实施例的像素驱动电路、像素结构及像素驱动方法中，通过设置一个与驱动晶体管并联的补偿晶体管，通过电容结构C来记录补偿晶体管的阈值电压，并在发光阶段利用电容结构C记录的补偿晶体管的阈值电压来控制驱动晶体管的栅极电压。本发明实施例中，该补偿晶体管与驱动晶体管的工作时间和工作环境也基本相同，因此，其补偿晶体管与驱动晶体管的阈值电压漂移基本相同，因此使用补偿晶体管的阈值电压对驱动晶体管进行阈值电压补偿能够达到阈值电压补偿的目的。而本发明具体实施例中，补偿晶体管与驱动晶体管并联方式，其补偿晶体管的阈值电压的漂移并不会影响到只有一个驱动晶体管的第一通道(VDD-发光器件-驱动晶体管-VSS)的电流，因此避免了其他晶体管的阈值电压漂移对第一通道的电流的影响，改善了显示均匀性。
附图说明
图1表示现有技术的一种驱动电路的结构示意图；
图2表示现有技术的另一种驱动电路的结构示意图；
图3表示本发明第一实施例的驱动电路的结构示意图；
图4表示本发明第二实施例的驱动电路中，在充电阶段电容结构的第一端的电压变化示意图；
图5表示本发明第三实施例的驱动电路的示意图；
图6表示本发明实施例的驱动方法的流程示意图；
图7表示本发明实施例的驱动方法中的步骤601的详细流程示意图；
图8表示本发明第三实施例的驱动电路的信号时序示意图；
图9a表示本发明第三实施例的驱动电路中的晶体管在预充电阶段的状态示意图；
图9b表示本发明第三实施例的驱动电路中的晶体管在放电写入阶段的状态示意图；
图9c表示本发明第三实施例的驱动电路中的晶体管在充电写入阶段的状态示意图；
图9d表示本发明第三实施例的驱动电路中的晶体管在发光阶段的状态示意图；
图10表示本发明第四实施例的驱动电路的示意图。
具体实施方式
本发明实施例的像素驱动电路、像素结构及像素驱动方法中，通过设置一个与驱动晶体管并联的补偿晶体管来进行驱动晶体管的阈值电压补偿，在消除了驱动晶体管阈值电压漂移为电流影响的同时，避免了补偿晶体管的阈值电压漂移对发光器件的工作电流的影响，改善了显示均匀性。
在对本发明实施例进行详细说明之前，先对本发明实施例涉及到的一些概念进行说明，以便于更好的理解本发明实施例。
晶体管的阈值电压为晶体管形成沟道所需要的最小栅源偏置电压。晶体管的初始阈值电压和很多因素有关，包括：掺杂情况、电介质厚度、栅电极材质等。而当晶体管通过同一个工艺流程同时制作时，其初始阈值电压基本相同。
而在晶体管的工作过程中，其阈值电压会产生漂移，晶体管阈值电压的漂移与晶体管的工作时间以及向其施加的电信号相关。
本发明第一实施例的像素驱动电路，如图3所示，用于驱动像素结构中的发光器件，包括：
与发光器件串联的驱动晶体管M2，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接；
电容结构C，第一端和驱动晶体管M2的栅极连接；
所述像素驱动电路还包括：
与所述驱动晶体管M2并联的补偿晶体管M4，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接，栅极与所述电容结构C的第一端连接；
电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管M4的阈值电压写入到所述电容结构C的第一端；
在发光阶段，第一通道和第二通道同时导通；
所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；
所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。
所述第一通道中仅设置有一个晶体管。
首先，需要澄清的是，“所述第一通道中仅设置有一个晶体管”所表达的含义是，第一通道中可以有多个电子元件，但这些电子元件中只有一个晶体管，而不是表示第一通道中只有一个电子元件且为晶体管，即所述第一通道中仅设置有一个晶体管表达的是位于所述第一通道中的电子元件形成的集合中，晶体管只有一个。
本发明第一实施例具有如下的有益效果：
与现有技术相比，本发明实施例的驱动电路中，用于阈值电压采集的补偿晶体管与驱动晶体管并联，因此，在第一通道(即发光器件所在的通道)中仅设置有一个晶体管(即驱动晶体管)，避免了其他晶体管的阈值电压漂移对第一通道的电流的影响，避免了其他晶体管的阈值电压漂移对发光器件的工作电流的影响，改善了显示均匀性；
在本发明具体实施例中，对于与M2并联的辅助晶体管M4而言，其工作时间(在占据一帧绝大部分时间的发光阶段M4和M2都是处于导通状态)和工作栅压(都是由电容结构的第一端的电压决定)基本相同，且在同一个像素结构中是基于基本相同的工艺条件制作而成，因此M4和M2的阈值电压初始值和阈值电压的漂移基本相同，使用M4的阈值电压对M2进行阈值电压补偿可以消除驱动晶体管的阈值电压对显示的影响。
综上所述，本发明具体实施例的驱动电路首先可以消除驱动晶体管的阈值电压对显示的影响，同时该驱动电路中的除驱动晶体管之外的其他晶体管的阈值电压漂移也不会影响发光器件的工作电流，因此改善了显示均匀性。
对于驱动晶体管而言，在发光阶段，其漏源电流(即发光器件的工作电流)的计算公式为：0.5μ*Cox*W/L*(Vgs-Vth)2。而发光器件的工作电流同时又要与发光器件当前帧的显示亮度(数据信号的数据电压)一一对应，所以对于驱动晶体管而言，既要保证其漏源电流与驱动晶体管的阈值电压无关，而又要与发光器件当前帧的显示亮度相关，则需要保证驱动晶体管的栅极电压包括如下两项：数据信号的数据电压和驱动晶体管的阈值电压。
当驱动晶体管的阈值电压以辅助晶体管M4的阈值电压代替的情况下，本发明第二具体实施例的像素驱动电路，用于驱动像素结构中的发光器件，如图4所示，所述像素驱动电路包括：
与发光器件串联的驱动晶体管M2，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接；
电容结构C，第一端和驱动晶体管M2的栅极连接；
所述像素驱动电路还包括：
与所述驱动晶体管M2并联的补偿晶体管M4，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接，栅极与所述电容结构C的第一端连接；
电压写入电路，用于在预充电阶段，对所述电容结构C进行预充电，使得所述电容结构C第一端的电压值大于所述补偿晶体管M4的阈值电压，在放电写入阶段，控制所述电容结构C通过所述补偿晶体管M4进行放电，使得所述电容结构C第一端的电压值等于所述补偿晶体管M4的阈值电压，在充电写入阶段，利用所述数据信号对所述电容结构C进行充电，使得所述电容结构C第一端的电压值为所述数据信号的电压值和所述补偿晶体管M4的阈值电压的和值；
在整个写入阶段，电容结构的第一端的电压变化示意图如图4所示；
在发光阶段，第一通道和第二通道同时导通；
所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；
所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。
所述第一通道中仅设置有一个晶体管。
当然，在本发明第二实施例中，当电容结构的电容值较大，使得在当前帧发光阶段结束后，电容结构还有较多的电容时，该预充电阶段可以省略，直接对剩余电量放电至M4的阈值电压即可。
当存在预充电阶段时，需要对所述电容结构C进行预充电，在本发明的具体实施例中，既可以设计新的充电信号对电容结构C进行充电，当也可以使用已有的信号来对电容结构C进行充电，如可以使用所述数据信号或所述第一电源信号对所述电容结构进行充电。
使用已有的信号对所述电容结构C进行充电，不但降低了整个驱动电路的线路复杂度，同时还减小了信号设计的复杂度，降低了信号之间可能存在的干扰，提高了产品性能。
本发明第二实施例同样可以消除驱动晶体管的阈值电压对显示的影响，同时该驱动电路中的除驱动晶体管之外的其他晶体管的阈值电压漂移也不会影响发光器件的工作电流，因此改善了显示均匀性。
本发明第三实施例中，使用数据信号对所述电容结构进行充电的像素驱动电路如图5所示，包括：
与发光器件串联的驱动晶体管M2，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接；
电容结构C，第一端和驱动晶体管M2的栅极连接；
所述像素驱动电路还包括：
与所述驱动晶体管M2并联的补偿晶体管M4，第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接，栅极与所述电容结构C的第一端连接；
电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管M4的阈值电压写入到所述电容结构C的第一端，所述电压写入电路包括：
在所述写入阶段导通，在所述发光阶段关断的扫描晶体管M1，第一极与所述数据信号输入端子Data连接；
在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通的第一写入控制晶体管M5，第一极与所述扫描晶体管M1的第二极连接，第二极与所述电容结构C的第二端连接；
在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第二写入控制晶体管M8，第一极与所述第一写入控制晶体管M5的第二极连接，第二极与第二电源输入端子VSS连接；
在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断的第三写入控制晶体管M7，第一极与所述第一写入控制晶体管M5的第一极连接，第二极与所述电容结构C的第一端连接；
在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第四写入控制晶体管M6，第一极与所述电容结构C的第一端连接，第二极与所述补偿晶体管M4的第一极连接；
在发光阶段，第一通道和第二通道同时导通；
所述第一通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；
所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。
所述第一通道中仅设置有一个晶体管。
本发明第三具体实施例中，复用了现有技术中的扫描晶体管和现有技术的数据信号，不但降低了整个驱动电路的线路复杂度，同时还减小了信号设计的复杂度，降低了信号之间可能存在的干扰，提高了产品性能。同时也消除驱动晶体管的阈值电压对显示的影响，该驱动电路中的除驱动晶体管之外的其他晶体管的阈值电压漂移也不会影响发光器件的工作电流，因此改善了显示均匀性。
上述的驱动电路中，M6和M8的状态在各个阶段相同，因此可以使用同一个信号进行控制，节约信号数量，降低信号设计复杂度。但应当理解的是，本发明第三具体实施例中，M6也可以仅在放电写入阶段导通，而在其他阶段都关闭，该驱动电路也能够正确工作。
在本发明具体实施例中，在发光阶段，第一通道和第二通道需要同时导通，而在写入阶段，需要避免VDD输出的第一电源信号对电容结构C工作过程的影响，因此，在本发明第三具体实施例中，如图5所示，所述像素驱动电路还包括：
在所述写入阶段关断，在所述发光阶段导通的工作时间控制晶体管M3，第一极与所述第一电源信号输入端子VDD连接，第二极与所述补偿晶体管M4的第一极连接。
为实现本发明实施例的目的，本发明实施例还提供了一种像素结构，包括发光器件及上述任意的像素驱动电路。
为实现本发明实施例的目的，本发明实施例还提供了一种像素驱动方法，用于驱动与驱动晶体管串联的发光器件，其中，如图6所示，所述像素驱动方法包括：
电压写入步骤601，在写入阶段将数据信号的数据电压和与所述驱动晶体管M2并联的补偿晶体管M4的阈值电压写入到第一端和驱动晶体管M2的栅极连接的电容结构C的第一端；
导通控制步骤602，在发光阶段，控制第一通道和第二通道同时导通；
所述补偿晶体管M4的第一极与第一电源信号输入端子VDD连接，第二极与第二电源信号输入端子VSS连接，栅极与所述电容结构C的第一端连接；
所述第一通道为：第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述驱动晶体管M2的通道；
所述第二通道为：所述第一电源信号输入端子VDD和第二电源信号输入端子VSS之间经过所述补偿晶体管M4的通道。
所述第一通道中仅设置有一个晶体管。
上述的像素驱动方法，其中，所述电压写入步骤如图7所示，具体包括：
步骤701，在放电写入阶段，控制所述电容结构C通过所述补偿晶体管M4进行放电，使得所述电容结构C第一端的电压值等于所述补偿晶体管M4的阈值电压；
步骤702，在充电写入阶段，利用所述数据信号对所述电容结构C进行充电，使得所述电容结构C第一端的电压值为所述数据信号的电压值和所述补偿晶体管M4的阈值电压的和值。
上述的像素驱动方法，其中，如图7所示，所述电压写入步骤还包括：步骤703，在放电写入阶段之前的预充电阶段，对所述电容结构C进行预充电，使得所述电容结构C第一端的电压值大于所述补偿晶体管M4的阈值电压。
上述的像素驱动方法，其中，所述电压写入步骤中，在预充电阶段，利用所述数据信号或所述第一电源信号对所述电容结构进行充电。
上述的像素驱动方法，其中，结合图5所示，所述电压写入步骤具体包括：
控制第一极与所述数据信号输入端子Data连接的扫描晶体管M1在所述写入阶段导通，在所述发光阶段关断；
控制第一极与所述扫描晶体管M1的第二极连接，第二极与所述电容结构C的第二端连接的第一写入控制晶体管M5在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通；
控制第一极与所述第一写入控制晶体管M5的第二极连接，第二极与第二电源输入端子VSS连接的第二写入控制晶体管M8在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断；
控制第一极与所述第一写入控制晶体管M5的第一极连接，第二极与所述电容结构C的第一端连接的第三写入控制晶体管M7在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断；
控制第一极与所述电容结构C的第一端连接，第二极与所述补偿晶体管M4的第一极连接的第四写入控制晶体管M6在放电写入阶段导通，在预充电阶段、充电写入阶段和发光阶段关断。
上述的像素驱动方法，其中，结合图5所示，所述导通控制步骤具体包括：
控制第一极与所述第一电源信号输入端子VDD连接，第二极与所述补偿晶体管M4的第一极连接的工作时间控制晶体管M3在所述写入阶段关断，在所述发光阶段导通。
以下对本发明第三实施例的像素驱动电路的工作结合图8所示的时序设计进一步详细说明如下。
在预充电阶段，结合图8和图9a所示，Data、S1、S3和S4提供高电平信号，S2和S5提供低电平信号，此时M1、M2、M4、M7、M6和M8导通，M3和M5关断。此时，数据信号通过第二节点N2和M7以及第四节点N4施加到电容结构C的第一端，而第五节点N5处于低电平状态，电容结构两端具有一定的压差，对电容结构C1充电到一定程度。
在放电写入阶段，结合图8和图9b所示，Data、S1和S4提供高电平信号，M1、M6和M8处于开启状态，S2、S3和S5提供低电平信号，M3、M5和M7处于关闭状态。由于上一阶段第四节点N4处于高电平状态，因此第三节点N3也处于一定的高电平状态。而M6的开启，会形成如图9b中的箭头所示的放电通道，直到N4节点的电压等于M4的阈值电压，关断M2和M4。
在充电写入阶段，结合图8和图9c所示，Data、S1和S5提供高电平信号，S2、S3和S4提供低电平信号，此时M1、M5导通，M3、M6、M7和M8关断。首先第五节点N5的电压快速拉升到数据电压Vdata，由于电容C的存在，且其中电荷无法释放，故第四节点N4的电压会跳变为数据电压和M4的阈值电压的和值，并导通M2和M4。
在发光阶段，结合图8和图9d所示，S2提供高电平信号，其余S1、S3、S4和S5提供低电平信号，此时第四节点N4保持在数据电压和M4的阈值电压的和值，而第一电源信号通过第一节点N1施加到M2的漏极，从而使得M2实现稳定的与阈值电压无关的电流，如下：
0.5μ*Cox*W/L*Vdata 2
即：发光器件实现了稳定的亮度输出，增强了显示品质。
通过上述描述可以发现，在第四阶段，M2与M4所承受的栅压完全相同，且工作时间完全相同，故其阈值电压漂移应该是相同的。M2的阈值电压不断漂移过程中，由于逻辑补偿电路的存在，M4能够持续跟踪M2的阈值电压的漂移，从而使用M4的阈值电压对N4节点的电压进行校正，使得N4在发光阶段的电压维持在M4的阈值电压和数据电压的和值附近，保证稳定的电流输出。上述的驱动电路消除了驱动晶体管的阈值电压对显示的影响，同时该驱动电路中的除驱动晶体管之外的其他晶体管的阈值电压漂移也不会影响发光器件的工作电流，因此改善了显示均匀性。
上述的驱动电路和图2所示的电路相结合后，形成的第四实施例的驱动电路如图10所示。
如图10所示，增加作为补偿晶体管使用的M10，该M10的阈值电压和数据电压写入到电容结构C后，通过C的第一端控制M2和M10处于相同的状态，而在发光阶段，M2和M10同时导通，因此工作时间基本相同。
本发明第四实施例同样可以消除驱动晶体管的阈值电压对显示的影响，同时该驱动电路中的除驱动晶体管之外的其他晶体管的阈值电压漂移也不会影响发光器件的工作电流，因此改善了显示均匀性。
本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同三极管。
除非另作定义，此处使用的技术术语或者科学术语应当为本领域技术人员所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。
以上实施例中是以N型晶体管进行说明的，栅极输入高电平时，源漏极导通，P型晶体管相反。可以想到的是采用P型晶体管实现是本领域技术人员可以在不付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种像素驱动电路，用于驱动像素结构中的发光器件，所述像素驱动电路包括：
与发光器件串联的驱动晶体管(M2)，第一极与第一电源信号输入端子(VDD)连接，第二极与第二电源信号输入端子(VSS)连接；
电容结构(C)，第一端和驱动晶体管(M2)的栅极连接；
其特征在于，所述像素驱动电路还包括：
与所述驱动晶体管(M2)并联的补偿晶体管(M4)，第一极与第一电源信号输入端子(VDD)连接，第二极与第二电源信号输入端子(VSS)连接，栅极与所述电容结构(C)的第一端连接；
电压写入电路，用于在写入阶段将数据信号的数据电压和所述补偿晶体管(M4)的阈值电压写入到所述电容结构(C)的第一端；
在发光阶段，第一通道和第二通道同时导通；
所述第一通道为：所述第一电源信号输入端子(VDD)和第二电源信号输入端子(VSS)之间经过所述驱动晶体管(M2)的通道；
所述第二通道为：所述第一电源信号输入端子(VDD)和第二电源信号输入端子(VSS)之间经过所述补偿晶体管(M4)的通道；
所述第一通道中仅设置有一个晶体管；
所述电压写入电路具体用于：
在放电写入阶段，控制所述电容结构(C)通过所述补偿晶体管(M4)进行放电，使得所述电容结构(C)第一端的电压值等于所述补偿晶体管(M4)的阈值电压；
在充电写入阶段，利用所述数据信号对所述电容结构(C)进行充电，使得所述电容结构(C)第一端的电压值为所述数据信号的电压值和所述补偿晶体管(M4)的阈值电压的和值。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述电压写入电路还用于在放电写入阶段之前的预充电阶段，对所述电容结构(C)进行预充电，使得所述电容结构(C)第一端的电压值大于所述补偿晶体管(M4)的阈值电压。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述电压写入电路在预充电阶段，具体用于利用所述数据信号或所述第一电源信号对所述电容结构进行充电。
4.根据权利要求3所述的像素驱动电路，其特征在于，所述电压写入电路具体包括：
在所述写入阶段导通，在所述发光阶段关断的扫描晶体管(M1)，第一极与所述数据信号输入端子(Data)连接；
在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通的第一写入控制晶体管(M5)，第一极与所述扫描晶体管(M1)的第二极连接，第二极与所述电容结构(C)的第二端连接；
在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第二写入控制晶体管(M8)，第一极与所述第一写入控制晶体管(M5)的第二极连接，第二极与第二电源输入端子(VSS)连接；
在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断的第三写入控制晶体管(M7)，第一极与所述第一写入控制晶体管(M5)的第一极连接，第二极与所述电容结构(C)的第一端连接；
在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断的第四写入控制晶体管(M6)，第一极与所述电容结构(C)的第一端连接，第二极与所述补偿晶体管(M4)的第一极连接。
5.根据权利要求1-4中任意一项所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：
在所述写入阶段关断，在所述发光阶段导通的工作时间控制晶体管(M3)，第一极与所述第一电源信号输入端子(VDD)连接，第二极与所述补偿晶体管(M4)的第一极连接。
6.一种像素结构，包括发光器件，其特征在于，还包括如权利要求1-5中任意一项所述的像素驱动电路。
7.一种像素驱动方法，用于驱动与驱动晶体管串联的发光器件，其特征在于，所述像素驱动方法包括：
电压写入步骤，在写入阶段将数据信号的数据电压和与所述驱动晶体管(M2)并联的补偿晶体管(M4)的阈值电压写入到第一端和驱动晶体管(M2)的栅极连接的电容结构(C)的第一端；
导通控制步骤，在发光阶段，控制第一通道和第二通道同时导通；
所述补偿晶体管(M4)的第一极与第一电源信号输入端子(VDD)连接，第二极与第二电源信号输入端子(VSS)连接，栅极与所述电容结构(C)的第一端连接；
所述第一通道为：第一电源信号输入端子(VDD)和第二电源信号输入端子(VSS)之间经过所述驱动晶体管(M2)的通道；
所述第二通道为：所述第一电源信号输入端子(VDD)和第二电源信号输入端子(VSS)之间经过所述补偿晶体管(M4)的通道；
所述第一通道中仅设置有一个晶体管；
所述电压写入步骤具体包括：
在放电写入阶段，控制所述电容结构(C)通过所述补偿晶体管(M4)进行放电，使得所述电容结构(C)第一端的电压值等于所述补偿晶体管(M4)的阈值电压；
在充电写入阶段，利用所述数据信号对所述电容结构(C)进行充电，使得所述电容结构(C)第一端的电压值为所述数据信号的电压值和所述补偿晶体管(M4)的阈值电压的和值。
8.根据权利要求7所述的像素驱动方法，其特征在于，所述电压写入步骤还包括：
在放电写入阶段之前的预充电阶段，对所述电容结构(C)进行预充电，使得所述电容结构(C)第一端的电压值大于所述补偿晶体管(M4)的阈值电压。
9.根据权利要求8所述的像素驱动方法，其特征在于，所述电压写入步骤中，在预充电阶段，利用所述数据信号或所述第一电源信号对所述电容结构进行充电。
10.根据权利要求8所述的像素驱动方法，其特征在于，所述电压写入步骤具体包括：
控制第一极与所述数据信号输入端子(Data)连接的扫描晶体管(M1)在所述写入阶段导通，在所述发光阶段关断；
控制第一极与所述扫描晶体管(M1)的第二极连接，第二极与所述电容结构(C)的第二端连接的第一写入控制晶体管(M5)在预充电阶段、放电写入阶段和发光阶段关断，在充电写入阶段导通；
控制第一极与所述第一写入控制晶体管(M5)的第二极连接，第二极与第二电源输入端子(VSS)连接的第二写入控制晶体管(M8)在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断；
控制第一极与所述第一写入控制晶体管(M5)的第一极连接，第二极与所述电容结构(C)的第一端连接的第三写入控制晶体管(M7)在预充电阶段导通，在放电写入阶段、充电写入阶段和发光阶段关断；
控制第一极与所述电容结构(C)的第一端连接，第二极与所述补偿晶体管(M4)的第一极连接的第四写入控制晶体管(M6)在预充电阶段和放电写入阶段导通，在充电写入阶段和发光阶段关断。
11.根据权利要求7-10中任意一项所述的像素驱动方法，其特征在于，所述导通控制步骤具体包括：
控制第一极与所述第一电源信号输入端子(VDD)连接，第二极与所述补偿晶体管(M4)的第一极连接的工作时间控制晶体管(M3)在所述写入阶段关断，在所述发光阶段导通。
CN201610311555.7A 2016-05-11 2016-05-11 像素驱动电路、像素结构及像素驱动方法 Active CN105741743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610311555.7A CN105741743B (zh) 2016-05-11 2016-05-11 像素驱动电路、像素结构及像素驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610311555.7A CN105741743B (zh) 2016-05-11 2016-05-11 像素驱动电路、像素结构及像素驱动方法

Publications (2)

Publication Number Publication Date
CN105741743A CN105741743A (zh) 2016-07-06
CN105741743B true CN105741743B (zh) 2019-01-04

Family

ID=56288464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610311555.7A Active CN105741743B (zh) 2016-05-11 2016-05-11 像素驱动电路、像素结构及像素驱动方法

Country Status (1)

Country Link
CN (1) CN105741743B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542126B (zh) * 2020-12-15 2022-08-05 合肥维信诺科技有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070024542A1 (en) * 2005-08-01 2007-02-01 Chung Bo Y Data driving circuits and driving methods of organic light emitting displays using the same
US20080170008A1 (en) * 2007-01-16 2008-07-17 Yangwan Kim Organic light emitting display
CN104809989A (zh) * 2015-05-22 2015-07-29 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN105551426A (zh) * 2014-10-29 2016-05-04 昆山工研院新型平板显示技术中心有限公司 Amoled像素单元及其驱动方法、amoled显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786223B2 (en) * 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070024542A1 (en) * 2005-08-01 2007-02-01 Chung Bo Y Data driving circuits and driving methods of organic light emitting displays using the same
US20080170008A1 (en) * 2007-01-16 2008-07-17 Yangwan Kim Organic light emitting display
CN105551426A (zh) * 2014-10-29 2016-05-04 昆山工研院新型平板显示技术中心有限公司 Amoled像素单元及其驱动方法、amoled显示装置
CN104809989A (zh) * 2015-05-22 2015-07-29 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置

Also Published As

Publication number Publication date
CN105741743A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
US9472155B2 (en) Gate driver circuit basing on IGZO process
WO2018129932A1 (zh) 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置
US9489907B2 (en) Gate driver circuit basing on IGZO process
CN100530438C (zh) 移位寄存器电路及具备它的图像显示装置
US10269281B2 (en) Voltage control circuit and method, gate driving circuit and display device
CN101878592B (zh) 半导体装置和显示装置
CN107305759A (zh) 发射控制驱动器
KR102015396B1 (ko) 쉬프트 레지스터와 이의 구동방법
CN106128360A (zh) 像素电路、显示面板、显示设备及驱动方法
CN104916257A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
US10235941B2 (en) Pixel circuit
CN107038992B (zh) 一种像素电路、驱动方法及显示器
KR102047973B1 (ko) 게이트 구동 회로 및 이를 포함하는 디스플레이 장치
CN113838408A (zh) 栅驱动器和包括该栅驱动器的显示装置
JP7092279B2 (ja) アレイ基板行駆動回路
WO2016019651A1 (zh) 可控电压源、移位寄存器及其单元和一种显示器
CN112951159B (zh) 像素电路、像素驱动方法、显示基板和显示装置
CN106652882A (zh) 移位寄存器单元、阵列基板和显示装置
US11195469B2 (en) Stage for a display device and scan driver having the same
CN114120849A (zh) 显示装置
CN103489393B (zh) 显示器
CN105741743B (zh) 像素驱动电路、像素结构及像素驱动方法
CN106157914B (zh) 一种栅极驱动电路
KR102174833B1 (ko) 게이트 구동회로 및 이를 포함한 표시장치
CN107680535B (zh) Amoled显示面板的扫描驱动系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant