CN100489665C - 光刻图形的形成方法 - Google Patents

光刻图形的形成方法 Download PDF

Info

Publication number
CN100489665C
CN100489665C CNB2006101121579A CN200610112157A CN100489665C CN 100489665 C CN100489665 C CN 100489665C CN B2006101121579 A CNB2006101121579 A CN B2006101121579A CN 200610112157 A CN200610112157 A CN 200610112157A CN 100489665 C CN100489665 C CN 100489665C
Authority
CN
China
Prior art keywords
material layer
layer
mentioned
patterned resist
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101121579A
Other languages
English (en)
Other versions
CN1916767A (zh
Inventor
张庆裕
林进祥
林本坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1916767A publication Critical patent/CN1916767A/zh
Application granted granted Critical
Publication of CN100489665C publication Critical patent/CN100489665C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electron Beam Exposure (AREA)

Abstract

本发明是提供一种光刻图形的形成方法，包含：形成一第一材料层于一基底上，上述第一材料层实质上不含硅；形成一图形化的抗蚀剂层于上述第一材料层上，上述图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；形成含硅的一第二材料层于上述图形化的抗蚀剂层上；以及以上述第二材料层为罩幕，形成一开口于上述第一材料层中。

Description

光刻图形的形成方法
技术领域
本发明是有关于半导体技术，特别是关于一种光刻图形的形成方法。
背景技术
半导体技术的发展正持续朝向缩小外观尺寸的方向前进，持续缩小至65纳米、45纳米甚至更小。用以制造如此小的外观尺寸的一图形化的抗蚀剂层通常具有高深宽比。由于种种的因素，维持其所需的关键尺寸(critical dimension；CD)是非常困难的。例如一抗蚀剂层通常具有较差的抗蚀能力，而在光刻图形化的制程中，表现出较低的维持关键尺寸的能力。
发明内容
有鉴于此，本发明是提供一种光刻图形的形成方法，包含：形成一第一材料层于一基底上，上述第一材料层不含硅；形成一图形化的抗蚀剂层于上述第一材料层上，上述图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；形成一第二材料层于上述图形化的抗蚀剂层上，上述第二材料层含硅；将含硅分子自该第二材料层扩散进入该图形化的抗蚀剂层；以及以上述第二材料层为罩幕，在上述第一材料层开口。
本发明所述的光刻图形的形成方法，更包含以该第一材料层为硬罩幕，在该基底开口。
本发明所述的光刻图形的形成方法，其中形成该第一材料层包含形成一聚合物材料，择自以下族群：抗蚀剂、底面抗反射层、与上述材料的组合。
本发明所述的光刻图形的形成方法，其中该聚合物材料包含交联(cross-linking)的聚合物材料。
本发明所述的光刻图形的形成方法，其中形成该第一材料层包含形成一有机聚合物。
本发明所述的光刻图形的形成方法，其中形成该第二材料层包含引进一含氧化硅的浆料(slurry)，并将氧化硅扩散进入该图形化的抗蚀剂层。
本发明所述的光刻图形的形成方法，其中氧化硅的扩散包含在50～180℃的温度范围下进行一热处理。
本发明又提供一种光刻图形的形成方法，包含：形成一第一材料层于一基底上；形成一图形化的抗蚀剂层于上述第一材料层上，上述图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；形成一第二材料层于上述图形化的抗蚀剂层上，上述第二材料层含硅；将含硅分子自该第二材料层扩散进入该图形化的抗蚀剂层；以及蚀刻未被上述图形化的抗蚀剂层覆盖的上述第一材料层，此时上述图形化的抗蚀剂层受到上述第二材料层的保护，而未受到蚀刻。
本发明所述的光刻图形的形成方法，更包含：在蚀刻该第一材料层之后，移除该第二材料层与该图形化的抗蚀剂层；以及以该第一材料层为一硬罩幕，蚀刻该基底。
本发明所述的光刻图形的形成方法，其中形成该第二材料层包含引进一含氧化硅的浆料，并将氧化硅扩散进入该图形化的抗蚀剂层。
本发明所述的光刻图形的形成方法，其中氧化硅的扩散包含在50～180℃的温度范围下进行一热处理。
本发明又提供一种光刻图形的形成方法，包含：形成一图形化的抗蚀剂层于一基底上，上述图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；形成一硬罩幕层于上述图形化的抗蚀剂层上；回蚀上述硬罩幕层，以曝露上述图形化的抗蚀剂层；以及蚀刻未被上述硬罩幕层覆盖的上述基底。
本发明所述的光刻图形的形成方法，其中该硬罩幕层包含钛、氮化钛、铝、与钽中的至少其中之一。
本发明所述的光刻图形的形成方法，其中形成该硬罩幕层包含形成一材料，是择自下列所组成的族群：硅、氧化硅、氮化硅、氮氧化硅、与上述的组合。
本发明所述的光刻图形的形成方法，其中形成该硬罩幕层包含形成一含硅的有机聚合物。
本发明所述的光刻图形的形成方法，其中形成该含硅的有机聚合物包含使该含硅的有机聚合物发生交联反应。
本发明所述的光刻图形的形成方法，其中形成该硬罩幕层包含形成一含硅的无机聚合物。
本发明所述的光刻图形的形成方法，其中该含硅的无机聚合物包含氧化硅。
附图说明
图1～6为一系列的剖面图，是显示本发明一实施例中，一基底所历经的不同制造步骤。
图7为本发明一实施例的光刻图形的形成方法的一流程图。
图8～14为一系列的剖面图，是显示本发明另一实施例中，一基底所历经的不同制造步骤。
图15为本发明另一实施例的光刻图形的形成方法的一流程图。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
图1～6为一系列的剖面图，是显示本发明一实施例中，一基底110所历经的不同制造步骤。请参考图1～6，是显示一光刻图形的形成方法。
图1是显示一半导体装置100，其包含一基底110，其材质为硅、亦可以更包含氧化物、复晶硅、氮化物、及/或金属等的已形成元件于其上的基底。基底110的材质可为其他适当的半导体材料所取代，例如锗、硅锗、或砷化镓。另外，基底110亦可以是其他适当的元素半导体，例如钻石；或是其他适当的化合物半导体，例如碳化硅、砷化铟与磷化铟；亦或是其他适当的合金半导体，例如碳化硅锗、磷砷化镓、与磷化铟镓。基底110可包含各种的掺杂区、介电质结构、与多层内连线。基底110亦可以为非半导体的材质，例如为用以制造薄膜晶体管液晶显示器的玻璃基板、或是用以制造图罩(光罩)的熔凝石英(fused quartz)或氟化钙。
一下层材料层(第一材料层)120是形成于基底110上，其可作为硬罩幕(hard mask)及/或底部抗反射层(bottom anti-reflective coating；BARC)。在一实施例中，下层材料层120的厚度为
Figure C200610112157D00071
；在另一实施例中，下层材料层120的厚度为
Figure C200610112157D00072
；例如，下层材料层120可约为
Figure C200610112157D00073
。另外，下层材料层120亦可具有其他特性，分布在适当的范围内。在一实施例中，下层材料层120的折射率(refractive index)为1～3、且其消光系数(extinction coefficient)(吸收值absorption value)为0.01～1.0。又例如，下层材料层120的折射率约为1.7、消光系数约为0.5。
在本实施例中，下层材料层120包含一有机聚合物。下层材料层120可实质上不含硅、及/或实质上不含羟基(hydroxyl group)与羧基(carboxyl group)，并可含有或不含光敏(photosensitive)材料。下层材料层120可包含一适当的底部抗反射层材料，且可更包含覆盖该底部抗反射层材料的一上层结构。该上层结构可约为
Figure C200610112157D00081
厚，且实质上不含羟基与羧基。下层材料层120可包含传统的聚合物材料或抗蚀剂材料，例如为现有的第三丁氧羰基(t-butyloxycarbonyl；t-BOC)的抗蚀剂、缩醛(acetal)的抗蚀剂、及具环境稳定性的化学放大光致抗蚀剂(environmentallystabilized chemically a mplified photoresist；ESCAP)。当下层材料层120为聚合物材料时，其可具有交联结构。例如，上述聚合物材料可以旋转涂布法(spin-on)形成于基底110上，然后在90～300℃(或在另一个例子中为100～180℃)的温度下进行烘烤(baking)的制程而使其发生交联反应。上述聚合物材料亦可以是不含交联结构，然后下层材料层120可使用不会溶解形成于其上的一抗蚀剂层的溶剂。例如，下层材料层120可使用丁醇(butanol)溶剂。
另一方面，下层材料层120亦可以使用其他适当的材料，有别于形成于下层材料层120上、而保护下层材料层120上的一抗蚀剂图形的保护层。例如，下层材料层120可包含氮化硅或氮氧化硅，其有别于一含氧化硅的保护层，上述二层在一蚀刻制程中具有实质上互异的蚀刻速率。
请参考图2，一图形化的抗蚀剂层130是形成于下层材料层120上。图形化的抗蚀剂层130包含多个开口，其内的下层材料层120则未被覆盖。图形化的抗蚀剂层130的上述开口的分配，是决定于一预先设计的图形。例如，通过上述开口可形成多个沟槽于基底110内。图形化的抗蚀剂层130的厚度可为
Figure C200610112157D00082
；在另一例子中，图形化的抗蚀剂层130的厚度可为
Figure C200610112157D00083
。图形化的抗蚀剂层130可为正型或负型抗蚀剂。在先进的半导体图形化制程中，是使用深紫外线(extreme ultrayiolet；EUV)的辐射射线，而图形化的抗蚀剂层130可使用化学放大(chemicalamplification；CA)抗蚀剂。图形化的抗蚀剂层130是以光刻制程所形成，可包含下列制程步骤：抗蚀剂涂覆(resist coating)、软烤(soft baking)、图罩对准、曝光、曝光后烘烤、显影、与硬烤(hardbaking)。在上述曝光制程中，可提供具有一预先定义的图形(或是一反相图形)的图罩(光罩)，半导体装置100则可曝露在穿越上述图罩的辐射射线之下。上述辐射射线可为紫外线或深紫外线，例如来自氟化氪(krypton fluoride；KrF)准分子激光(exicimerlaser)的248nm的光束、或来自氟化氩(argon fluoride；KrF)准分子激光的193nm的光束。亦可使用其他适当的方法来取代上述的光刻制程，例如不使用图罩(光罩)的光刻制程、电子束写入、离子束写入、与分子拓印(molecular imprint)。图形化的抗蚀剂层130可包含酸分子或对辐射敏感的酸产生剂(acid generator)，而在辐射射线照射时产生酸。
请参考图3，一保护层(第二材料层)140是形成于图形化的抗蚀剂层130上。保护层140是置于图形化的抗蚀剂层130的曝露的表面上。例如保护层140是实质上顺应性地覆盖图形化的抗蚀剂层130的上表面与侧壁。在一实施例中，保护层140的厚度为
Figure C200610112157D00091
且相对于下层材料层120，保护层140具有较高的耐蚀能力(在后续对下层材料层120进行开口的蚀刻制程中)。保护层140可包含硅，并可更包含含氧化硅的无机材料及/或含硅的有机聚合物材料。保护层140亦可成为图形化的抗蚀剂层130的一部分(例如为图形化的抗蚀剂层130的表面薄层)。如前述内容，依照下层材料层120所选择的材料，而选择形成于图形化的抗蚀剂层130上的保护层140的材料。
在一实施例中，一含硅的聚合物材料是以一适当的制程例如旋转涂布法，置于图形化的抗蚀剂层130上、且于其开口中。然后在室温或较高的温度下例如25～150℃，使图形化的抗蚀剂层130中的酸扩散进入上述聚合物材料中，而引发上述聚合物材料的交联反应。然后通过一清洗的制程，使用去离子水、氢氧化四甲铵(tetramethylammonium hydroxide；TAMH)、或其他适当的流体，将未发生交联反应的上述聚合物材料移除。
在另一实施例中，将含硅的聚合物材料置于图形化的抗蚀剂层130上，并通过一化学反应或一离子反应，使其与图形化的抗蚀剂层130发生反应。上述反应可在室温或较高的温度下引发，例如为25～150℃。然后通过一清洗的制程，使用去离子水、或其他适当的流体，将未发生交联反应的上述聚合物材料移除。例如，图形化的抗蚀剂层130中的羟基及/或羧基可与上述聚合物材料中的羟基及/或羧基发生反应，而使位于界面处的上述聚合物材料与图形化的抗蚀剂层130发生键结。既然下层材料层120不含羟基与羧基，故上述聚合物材料便无法形成于其上。用于形成保护层140的例示的材料可包含CH3OSiOSiCH3O、CH3OSiOSiOSiCH3O、及/或(CH3O)3SiOSi(CH3O)2OSi(CH3O)3。
在另一实施例中，是提供含硅的小分子，并使其扩散进入图形化的抗蚀剂层130。上述含硅的小分子的分子量(molecularweight)小于5000道尔顿(daltons)。上述含硅的小分子是提供于一流体或聚合物基材(polymer matrix)中。然后在完成扩散之后，移除上述流体或聚合物基材。在一范例中，是以旋涂法将(CH3O)4Si涂布于图形化的抗蚀剂层130上，然后使其扩散进入图形化的抗蚀剂层130。
另一方面，保护层140亦可包含钛、氮化钛、钽、铝、金属离子、金属错合物、有机金属、或上述的组合，取代前述保护层140的材质，而使保护层140在蚀刻速率与化学/离子反应速率方面，实质上与下层材料层120有所不同。
请参考图4，施以干式的等离子蚀刻，在下层材料层120开口，而使基底110曝露于下层材料层120的开口中。保护层140在氧气等离子之下发生反应，而形成在蚀刻制程中具有高抗蚀能力的氧化硅。在另一例子中，如果保护层140包含钛、氮化钛、钽、铝、金属离子、金属错合物、有机金属、或上述的组合，则可形成具有高抗蚀能力的金属氧化物。除了氧气等离子之外，上述蚀刻制程亦可以使用氮气等离子或氧、氢、氟化碳、溴化碳、与氮的混合气体等离子，而在蚀刻的过程中，使保护层140的含硅材料变成氮化物或氮氧化物。
请参考图5，可通过一传统的制程移除图形化的抗蚀剂层130与保护层140。例如，保护层140会在对基底110蚀刻时被消耗掉，或是可使用氢氟酸溶液来移除材质为氧化硅的保护层140。然后将图形化的抗蚀剂层130剥除。除此之外，亦可以跳过图形化的抗蚀剂层130与保护层140的移除步骤。
请参考图6，对图形化的下层材料层120底下的基底110开口，通过一适当的蚀刻制程包含干蚀刻或湿蚀刻，而形成多个沟槽(trench)。之后，将下层材料层120移除。
图7为本发明一实施例的光刻图形的形成方法200的一流程图，是显示绘示于图1～6的步骤。光刻图形的形成方法200包含一步骤202与步骤204，分别为“形成一下层材料层于一基底上”与“形成一图形化的抗蚀剂层于上述下层材料层上”。在步骤206中，“形成一保护材料层(保护层)于上述图形化的抗蚀剂层上”；在步骤208中，“以上述图形化的抗蚀剂层及上述保护材料层为罩幕，蚀刻上述下层材料层”；在步骤210中，“以上述下层材料层为罩幕(硬罩幕)，蚀刻上述基底”。在不脱离本发明的精神和范围内，任何本发明所属技术领域中普通技术人员，可对上述步骤作改变、变更、或置换。
图8～14为一系列的剖面图，是显示本发明一实施例中，一基底310所历经的不同制造步骤。请参考图8～14，是显示一光刻图形的形成方法。图8是显示一半导体装置300，其包含一基底310，其材质为硅、亦可以更包含氧化物、复晶硅、氮化物、及/或金属等的已形成元件于其上的基底。如前述的基底110一样，基底310的材质可为其他适当的材料所取代。
可将一下层材料层320形成于基底310上，并选择其材质，而使其蚀刻速率与后续形成于其上的一硬罩幕层有实质上的不同。在一例子中，可包含实质上与前述的下层材料层120相同的材料。下层材料层320可包含一多层结构。例如，下层材料层320可包含一第一聚合物层、及置于上述第一聚合物层之上的一第二聚合物层。上述第二聚合物层包含一对辐射敏感的材料，其对一曝光系统的辐射射线敏感，例如为紫外线、深紫外线、或电子束。
请参考图9，一图形化的抗蚀剂层330是形成于下层材料层320上。图形化的抗蚀剂层330包含多个开口，而使上述开口内的下层材料层320未被图形化的抗蚀剂层330覆盖。图形化的抗蚀剂层330在功能、形成方法、结构、及成分方面，可实质上与前述的图形化的抗蚀剂层130相同。
请参考图10，一硬罩幕层340是形成于图形化的抗蚀剂层330上及其开口内。硬罩幕层340是实质上填满图形化的抗蚀剂层330的开口，或是实质上覆盖其下曝露于图形化的抗蚀剂层330的开口的下层材料层320。硬罩幕层340可包含含硅的有机聚合物，其所使用的溶剂可有异于图形化的抗蚀剂层330所使用的溶剂。例如硬罩幕层340可使用丁醇、异丁醇(isobutanol)、异戊醇(isopentanol)、及/或异丙醇(isopropyl alcohol；IPA)等溶剂。上述有机聚合物可包含交联结构。硬罩幕层340亦可包含含硅的无机聚合物，例如上述无机聚合物可包含氧化硅。另一方面，硬罩幕层340亦可包含含金属的有机聚合物材料，其所含的金属例如钛、氮化钛、铝、与钽、铝，取代前述硬罩幕层340的材质。在另一实施例中，硬罩幕层340可包含氮化硅或氮氧化硅。硬罩幕层340可包含纯硅例如多晶硅或氧化硅。例如，硬罩幕层340可包含现有的旋涂玻璃(spin-on glass；SOG)。
请参考图11，施以一蚀刻制程，将硬罩幕层340回蚀，而实质上曝露出图形化的抗蚀剂层330的上表面。上述蚀刻制程可使用四氟甲烷的干蚀刻或是缓冲氢氟酸(buffered hydrofluoric acid；BHF)的湿蚀刻来蚀刻二氧化硅。可用于上述回蚀步骤的其他适合的蚀刻制程例如为化学机械研磨(chemical mechanic polishing；CMP)。
请参考图12，可以一传统的制程例如湿式剥除法或氧气等离子剥除法，将图形化的抗蚀剂层330移除，因此形成了一反相的硬罩幕图形，其中硬罩幕层340内的开口在移除图形化的抗蚀剂层330之前，是为图形化的抗蚀剂层330所覆盖。因此，所形成的硬罩幕层340的反相图形是具有不同的优点。可将硬罩幕层340的反相图形予以裁减以减少各孤立的硬罩幕层340的宽度，以达成外观尺寸的缩小。例如，可使用湿蚀刻法，以缓冲氢氟酸作为蚀刻剂来裁减材质为氧化硅的图形化的硬罩幕层340。在另一例子中，可涂布另一抗蚀剂层并加以图形化来执行上述裁减制程，以改良某些特定区域中的硬罩幕层340的图形，例如可改良隔离沟槽以减少蚀刻时的负载效应。除此之外，图形化的抗蚀剂层330的移除，亦可在下一道蚀刻制程，即是用以在下层材料层320开口的制程中同时进行。
请参考图13，如果形成下层材料层320于基底310上时，施以一蚀刻制程以在下层材料层320开口。适当选择上述蚀刻制程，而使其对下层材料层320的蚀刻速率相对地高于对硬罩幕层340的蚀刻速率。
请参考图14，施以另一蚀刻制程，以在图形化的下层材料层320之下的基底310开口。适当选择上述蚀刻制程，而选择性地蚀刻基底310。在一实施例中，是在蚀刻基底310之前，移除硬罩幕层340；在另一实施例中，可在蚀刻基底310之后，将硬罩幕层340与下层材料层320一并移除；在另一实施例中，若硬罩幕层340是直接形成于基底310上时，则适当选择上述蚀刻制程，而使其对基底310的蚀刻速率相对地高于对硬罩幕层340的蚀刻速率。
图15为本发明一实施例的光刻图形的形成方法400的一流程图，是显示绘示于图8～14的步骤。光刻图形的形成方法400起始于步骤402的“形成一下层材料层于一基底上”；更包含步骤404的“形成一图形化的抗蚀剂层于上述下层材料层上”；步骤406的“形成一硬罩幕层于上述图形化的抗蚀剂层上”；步骤408的“回蚀上述硬罩幕层以曝露上述图形化的抗蚀剂层”；步骤410的“蚀刻未被上述硬罩幕层覆盖的上述下层材料层”；以及步骤412的“蚀刻未被上述下层材料层覆盖的上述基底”。上述硬罩幕层、上述图形化的抗蚀剂层、与上述下层材料层的移除，可在如图8～14所示的适当步骤之后。如前所述，亦可以省略上述下层材料层。
如上所述，本发明是提供一种光刻图形的形成方法，其包含：形成一第一材料层于一基底上，上述第一材料层实质上不含硅；形成一图形化的抗蚀剂层于上述第一材料层上，上述图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；形成一第二材料层于上述图形化的抗蚀剂层上，上述第二材料层含硅；以及以上述第二材料层为罩幕，在上述第一材料层开口。
在上述方法中，在上述第一材料层开口的方法可包含等离子蚀刻法。上述等离子蚀刻法可包含使用氧气等离子。上述等离子蚀刻法可包含使用氮气等离子。在上述第一材料层开口可包含以上述第二材料层与为上述第二材料层所保护的上述图形化的抗蚀剂层为罩幕。上述方法可更包含以上述第一材料层为硬罩幕，在上述基底开口。形成上述第一材料层可包含形成一材料，其折射率(refractive index)为1～3、其吸收值(absorption value)为0.01～1。形成上述第一材料层可包含形成一聚合物材料，择自以下族群：有机聚合物、抗蚀剂、底面抗反射层、与上述的组合。上述聚合物材料的形成可包含使其发生交联(cross-linking)反应。上述聚合物材料的交联反应可包含在90～300℃的温度范围下进行一烘烤(baking)制程。上述第一材料层可实质上不含羟基(hydroxyl group)与羧基(carboxyl group)。上述第一材料层可包含丁醇(butanol)溶剂。上述第一材料层可包含丙烯酸(acrylate)聚合物。上述第一材料层可包含第三丁氧羰基(t-butyloxycarbonyl；t-BOC)基、缩醛(acetal)基、及具环境稳定性的化学放大光致抗蚀剂(environmentally stabilizedchemically amplified photoresist；ESCAP)。上述第一材料层的形成可包含形成厚度为
Figure C200610112157D00151
的上述第一材料层。形成上述图形化的抗蚀剂层可包含以一工具使上述图形化的抗蚀剂层曝光，上述工具是择自下列所组成的族群：氟化氪(krypton fluoride；KrF)准分子激光(exicimer laser)、氟化氩(argon fluoride；KrF)准分子激光、深紫外线(extreme ultraviolet；EUV)、拓印(imprint)、电子束(electron-beam)、与上述的组合。上述第二材料层的形成可包含形成厚度为
Figure C200610112157D00152
的上述第一材料层。上述第二材料层的形成可包含引入含硅的小分子，其分子量(molecular weight)小于5000道尔顿(daltons)。上述方法可更包含将上述含硅分子自上述第二材料层扩散进入上述图形化的抗蚀剂层。形成上述第二材料层可包含引进一含氧化硅的浆料(slurry)，并将氧化硅扩散进入上述图形化的抗蚀剂层。上述氧化硅的扩散可包含在50～180℃的温度范围下进行一热处理。形成上述第二材料层可包含使聚合物材料发生交联反应。使聚合物材料发生交联反应可包含将酸(acid)自上述图形化的抗蚀剂层扩散至上述第二材料层。使聚合物材料发生交联反应可包含在25～150℃的温度范围下进行一烘烤(baking)制程。形成上述第二材料层可包含一化学反应，以使上述第二材料层的一部分与上述图形化的抗蚀剂层发生键结(bond)。形成上述第二材料层可包含使上述第二材料层中的一第一官能团(functional group)与上述图形化的抗蚀剂层中的一第二官能团发生反应，上述第一与第二官能团各择自羟基(hydroxyl group)与羧基(carboxyl group)。形成上述第二材料层可包含一离子反应，以使上述第二材料层的一部分与上述图形化的抗蚀剂层发生键结(bond)。上述第二材料层可包含一材料，择自下列所组成的族群：(C2H5O)4Si、(CH3O)4Si、CH3OSiOSiOSiCH3O、及(CH3O)3SiOSi(CH3O)2OSi(CH3O)3。形成上述第二材料层可包含引进一材料，是择自下列所组成的族群：抗蚀剂材料、聚合物材料、液体、气体与上述的组合。上述方法可更包含一移除的制程，在形成上述第二材料层之后，将未反应的材料移除。上述移除的制程包含引进一溶液，择自氢氧化四甲铵(tetramethylammonium hydroxide；TAMH)、溶剂、与去离子水。形成上述图形化的抗蚀剂层可包含引进不会溶解上述第一材料层的溶剂。形成上述图形化的抗蚀剂层可包含将酸引进上述图形化的抗蚀剂层内。形成上述图形化的抗蚀剂层可包含引进光酸产生剂(photoacid generator；PAG)。上述方法可更包含：回蚀上述第二材料层以曝露上述图形化的抗蚀剂层；以及蚀刻未被上述第二材料层覆盖的上述第一材料层。上述回蚀步骤可包含施以一蚀刻制程或化学机械研磨(chemical mechanic polishing；CMP)。上述方法可更包含：在上述蚀刻步骤之后，移除上述图形化的抗蚀剂层。形成上述第一材料层可包含形成一第一聚合物层、然后形成一第二聚合物层，上述第二聚合物层对一曝光系统的辐射能(radlation energy)敏感。上述辐射能可择自：氟化氪(kryptonfluoride；KrF)准分子激光(exicimer laser)、氟化氩(argonfluoride；KrF)准分子激光、深紫外线(extreme ultraviolet；EUV)、与电子束(electron-beam)。上述方法可更包含以一蚀刻制程裁剪(trim ming)上述第二材料层。
本发明亦提供另一种光刻图形的形成方法，其包含：形成一第一材料层于一基底上；形成一图形化的抗蚀剂层于上述第一材料层上，上述图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；形成一第二材料层于上述图形化的抗蚀剂层上，上述第二材料层包含一化学物质单位，是择自下列所组成的族群：硅、钛、氮化钛、钽、铝、金属离子、金属错合物(metal complex)、有机金属(organic metal)、与上述的组合；以及蚀刻未被上述图形化的抗蚀剂层覆盖的上述第一材料层，此时上述图形化的抗蚀剂层受到上述第二材料层的保护，而未受到蚀刻。上述方法可更包含：在蚀刻上述第一材料层之后，移除上述第二材料层与上述图形化的抗蚀剂层；以及以上述第一材料层为一硬罩幕，蚀刻上述基底。蚀刻上述第一材料层可包含使用一等离子(plasma)蚀刻剂，是择自下列所组成的族群：氧气等离子、氮气等离子、氢气、卤烷(alkylhalide)与上述的组合。蚀刻上述第一材料层可包含使上述第二材料层发生反应以形成具抗蚀能力的材料，是择自：氧化物、氮化物、与氮氧化物。形成上述第二材料层可包含一制程，是择自下列所组成的族群：使上述第二材料层与上述图形化的抗蚀剂层发生化学反应；使上述第二材料层与上述图形化的抗蚀剂层产生离子键结；使上述第二材料层发生交联反应；以及使上述第二材料层扩散进入上述图形化的抗蚀剂层。形成上述第二材料层可包含通过来自上述图形化的抗蚀剂层的酸(acid)的扩散，而使上述第二材料层发生交联反应。
本发明亦提供另一种光刻图形的形成方法，其包含：形成一图形化的抗蚀剂层于一基底上，上述图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；形成一硬罩幕层于上述图形化的抗蚀剂层上；回蚀上述硬罩幕层，以曝露上述图形化的抗蚀剂层；以及蚀刻未被上述硬罩幕层覆盖的上述基底。上述方法可更包含：在蚀刻上述基板之前，移除上述图形化的抗蚀剂层。上述硬罩幕的回蚀可包含一制程，是择自下列所组成的族群：干蚀刻、湿蚀刻及上述的组合。上述硬罩幕层可包含钛、氮化钛、铝与钽中的至少其中之一。形成上述硬罩幕层可包含形成一材料，是择自下列所组成的族群：硅、氧化硅、氮化硅、氮氧化硅与上述的组合。形成上述硬罩幕层包含形成一含硅的有机聚合物。形成上述含硅的有机聚合物可包含使该含硅的有机聚合物发生交联反应。形成上述硬罩幕层可包含形成一含硅的无机聚合物。上述含硅的无机聚合物可包含氧化硅。形成上述硬罩幕层可包含一制程，是择自下列所组成的族群：旋涂法(spin-on coating)与化学气相沉积法(chemical vapor deposition；CVD)。上述方法可更包含一蚀刻制程，以裁减上述硬罩幕层。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100：半导体装置
110：基底
120：下层材料层
130：图形化的抗蚀剂层
140：保护层
200：光刻图形的形成方法
202：步骤
204：步骤
206：步骤
208：步骤
210：步骤
300：半导体装置
310：基底
320：下层材料层
330：图形化的抗蚀剂层
340：硬罩幕层
400：光刻图形的形成方法
402：步骤
404：步骤
406：步骤
408：步骤
410：步骤
412：步骤

Claims (11)

1.一种光刻图形的形成方法，其特征在于，所述光刻图形的形成方法包含：
形成一第一材料层于一基底上，该第一材料层不含硅；
形成一图形化的抗蚀剂层于该第一材料层上，该图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；
形成一第二材料层于该图形化的抗蚀剂层上，该第二材料层含硅；
将含硅分子自该第二材料层扩散进入该图形化的抗蚀剂层；以及
以该第二材料层为罩幕，在该第一材料层开口。
2.根据权利要求1所述的光刻图形的形成方法，其特征在于，更包含以该第一材料层为硬罩幕，在该基底开口。
3.根据权利要求1所述的光刻图形的形成方法，其特征在于，形成该第一材料层包含形成一聚合物材料，择自以下族群：抗蚀剂、底面抗反射层、与上述材料的组合。
4.根据权利要求3所述的光刻图形的形成方法，其特征在于，该聚合物材料包含交联的聚合物材料。
5.根据权利要求1所述的光刻图形的形成方法，其特征在于，形成该第一材料层包含形成一有机聚合物。
6.根据权利要求1所述的光刻图形的形成方法，其特征在于，形成该第二材料层包含引进一含氧化硅的浆料，并将氧化硅扩散进入该图形化的抗蚀剂层。
7.根据权利要求6所述的光刻图形的形成方法，其特征在于，氧化硅的扩散包含在50～180℃的温度范围下进行一热处理。
8.一种光刻图形的形成方法，其特征在于，所述光刻图形的形成方法包含：
形成一第一材料层于一基底上；
形成一图形化的抗蚀剂层于该第一材料层上，该图形化的抗蚀剂层包含至少一抗蚀剂开口于其中；
形成一第二材料层于该图形化的抗蚀剂层上，该第二材料层含硅；
将含硅分子自该第二材料层扩散进入该图形化的抗蚀剂层；以及
蚀刻未被该图形化的抗蚀剂层覆盖的该第一材料层，此时该图形化的抗蚀剂层受到该第二材料层的保护，而未受到蚀刻。
9.根据权利要求8所述的光刻图形的形成方法，其特征在于，更包含：
在蚀刻该第一材料层之后，移除该第二材料层与该图形化的抗蚀剂层；以及
以该第一材料层为一硬罩幕，蚀刻该基底。
10.根据权利要求8所述的光刻图形的形成方法，其特征在于，形成该第二材料层包含引进一含氧化硅的浆料，并将氧化硅扩散进入该图形化的抗蚀剂层。
11.根据权利要求10所述的光刻图形的形成方法，其特征在于，氧化硅的扩散包含在50～180℃的温度范围下进行一热处理。
CNB2006101121579A 2005-08-15 2006-08-15 光刻图形的形成方法 Expired - Fee Related CN100489665C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US70820805P 2005-08-15 2005-08-15
US60/708,208 2005-08-15
US11/426,233 2006-06-23

Publications (2)

Publication Number Publication Date
CN1916767A CN1916767A (zh) 2007-02-21
CN100489665C true CN100489665C (zh) 2009-05-20

Family

ID=37737782

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101121579A Expired - Fee Related CN100489665C (zh) 2005-08-15 2006-08-15 光刻图形的形成方法

Country Status (3)

Country Link
US (1) US7482280B2 (zh)
CN (1) CN100489665C (zh)
TW (1) TWI315809B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831572B1 (ko) * 2005-12-29 2008-05-21 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7759253B2 (en) * 2006-08-07 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method and material for forming a double exposure lithography pattern
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
US20080160459A1 (en) * 2006-12-28 2008-07-03 Benjamin Szu-Min Lin Method of forming a pattern
US7759242B2 (en) 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
EP2188660B1 (en) * 2007-09-13 2018-11-14 GE Healthcare Bio-Sciences Corp. Method of dispersing immersion liquid on a specimen substrate for high resolution imaging and lithography
US8530147B2 (en) * 2007-11-21 2013-09-10 Macronix International Co., Ltd. Patterning process
US8048616B2 (en) 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
CN102084301B (zh) * 2008-07-24 2013-08-28 日产化学工业株式会社 涂布组合物和图案形成方法
US8357617B2 (en) 2008-08-22 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a metal gate of semiconductor device
JP4892025B2 (ja) * 2008-09-26 2012-03-07 株式会社東芝 インプリント方法
JP5275094B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
JP5275093B2 (ja) * 2009-03-13 2013-08-28 東京エレクトロン株式会社 基板処理方法
US8822347B2 (en) * 2009-04-27 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Wet soluble lithography
US8304179B2 (en) * 2009-05-11 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device using a modified photosensitive layer
US8101530B2 (en) * 2009-09-25 2012-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography patterning method
EP2608247A1 (en) 2011-12-21 2013-06-26 Imec EUV photoresist encapsulation
KR101903477B1 (ko) * 2012-01-11 2018-10-02 삼성전자주식회사 반도체 장치의 제조 방법
US8759220B1 (en) * 2013-02-28 2014-06-24 Shin-Etsu Chemical Co., Ltd. Patterning process
US10682829B2 (en) * 2013-12-19 2020-06-16 Illumina, Inc. Substrates comprising nano-patterning surfaces and methods of preparing thereof
JP6495025B2 (ja) 2014-01-31 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 真空統合ハードマスク処理および装置
US9281212B1 (en) 2014-10-17 2016-03-08 International Business Machines Corporation Dielectric tone inversion materials
US20160196968A1 (en) * 2015-01-06 2016-07-07 Macronix International Co., Ltd. Patterning method
KR102435855B1 (ko) * 2015-08-06 2022-08-25 삼성전자주식회사 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US9941125B2 (en) * 2015-08-31 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US10083837B2 (en) * 2016-11-23 2018-09-25 SK Hynix Inc. Methods of forming patterns using imprint process
JP6800779B2 (ja) * 2017-03-06 2020-12-16 Hoya株式会社 転写用マスクの製造方法、および半導体デバイスの製造方法
US20180308687A1 (en) * 2017-04-24 2018-10-25 Lam Research Corporation Euv photopatterning and selective deposition for negative pattern mask
US10796912B2 (en) 2017-05-16 2020-10-06 Lam Research Corporation Eliminating yield impact of stochastics in lithography
CN108417531A (zh) * 2018-03-02 2018-08-17 武汉新芯集成电路制造有限公司 一种接触孔的刻蚀方法
US11022885B2 (en) * 2018-08-31 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photosensitive middle layer
US10978301B2 (en) * 2018-08-31 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Morphology of resist mask prior to etching
US10658190B2 (en) 2018-09-24 2020-05-19 International Business Machines Corporation Extreme ultraviolet lithography patterning with directional deposition
US11360384B2 (en) * 2018-09-28 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating and servicing a photomask
DE102019124781B4 (de) 2018-09-28 2024-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum herstellen und behandeln einer fotomaske
US10943791B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method and method for manufacturing a semiconductor device
KR20240104192A (ko) 2018-11-14 2024-07-04 램 리써치 코포레이션 차세대 리소그래피에서 유용한 하드 마스크들을 제조하기 위한 방법들
WO2020223011A1 (en) 2019-04-30 2020-11-05 Lam Research Corporation Atomic layer etch and selective deposition process for extreme ultraviolet lithography resist improvement
TWI837391B (zh) 2019-06-26 2024-04-01 美商蘭姆研究公司 利用鹵化物化學品的光阻顯影
US11215918B2 (en) 2019-07-30 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of critical dimension control by oxygen and nitrogen plasma treatment in EUV mask
JP7189375B2 (ja) 2020-01-15 2022-12-13 ラム リサーチ コーポレーション フォトレジスト接着および線量低減のための下層
CN113138530B (zh) * 2020-01-20 2024-06-04 苏州维业达科技有限公司 一种具有高深宽比的母版的制作方法、母版及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319853B1 (en) * 1998-01-09 2001-11-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device using a minute resist pattern, and a semiconductor device manufactured thereby
US6548384B2 (en) * 2001-05-14 2003-04-15 Macronix International Co. Ltd Method for performing lithographic process to a multi-layered photoresist layer
CN1551298A (zh) * 2003-05-09 2004-12-01 株式会社东芝 图形形成方法和应用该方法的半导体器件的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4426247A (en) * 1982-04-12 1984-01-17 Nippon Telegraph & Telephone Public Corporation Method for forming micropattern
TW329539B (en) * 1996-07-05 1998-04-11 Mitsubishi Electric Corp The semiconductor device and its manufacturing method
JP2001066782A (ja) * 1999-08-26 2001-03-16 Mitsubishi Electric Corp 半導体装置の製造方法並びに半導体装置
US6492075B1 (en) * 2000-06-16 2002-12-10 Advanced Micro Devices, Inc. Chemical trim process
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
JP2002134379A (ja) * 2000-10-19 2002-05-10 Sony Corp パターン形成方法
US6576562B2 (en) * 2000-12-15 2003-06-10 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device using mask pattern having high etching resistance
US7067235B2 (en) * 2002-01-15 2006-06-27 Ming Huan Tsai Bi-layer photoresist dry development and reactive ion etch method
KR100480611B1 (ko) * 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
US7186656B2 (en) * 2004-05-21 2007-03-06 Molecular Imprints, Inc. Method of forming a recessed structure employing a reverse tone process
US7314691B2 (en) * 2004-04-08 2008-01-01 Samsung Electronics Co., Ltd. Mask pattern for semiconductor device fabrication, method of forming the same, method for preparing coating composition for fine pattern formation, and method of fabricating semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319853B1 (en) * 1998-01-09 2001-11-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device using a minute resist pattern, and a semiconductor device manufactured thereby
US6548384B2 (en) * 2001-05-14 2003-04-15 Macronix International Co. Ltd Method for performing lithographic process to a multi-layered photoresist layer
CN1551298A (zh) * 2003-05-09 2004-12-01 株式会社东芝 图形形成方法和应用该方法的半导体器件的制造方法

Also Published As

Publication number Publication date
TW200707083A (en) 2007-02-16
US20070037410A1 (en) 2007-02-15
TWI315809B (en) 2009-10-11
CN1916767A (zh) 2007-02-21
US7482280B2 (en) 2009-01-27

Similar Documents

Publication Publication Date Title
CN100489665C (zh) 光刻图形的形成方法
CN101335198B (zh) 形成半导体器件的精细图案的方法
US8658532B2 (en) Method and material for forming a double exposure lithography pattern
US7759253B2 (en) Method and material for forming a double exposure lithography pattern
JP5531353B2 (ja) ポリシラザンを用いたリバーストーン画像の形成のためのハードマスク方法
EP3010033B1 (en) Euv resist etch durability improvement and pattern collapse mitigation
US7078351B2 (en) Photoresist intensive patterning and processing
CN106226998B (zh) 光刻方法
JP5290204B2 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
US8178287B2 (en) Photoresist composition and method of forming a resist pattern
CN102201365B (zh) 用于制造半导体器件的方法
US8163654B2 (en) Method for fabricating fine pattern in semiconductor device
US8951715B2 (en) Method of forming patterned film on a bottom and a top-surface of a deep trench
TWI401542B (zh) 移除上塗層而減低浸潤式微影之缺陷
US20240288767A1 (en) Methods and materials for metallic photoresist
JPS63187237A (ja) パターン化レジスト像の形成方法
JP2674589B2 (ja) レジストパターンの形成方法
US10217635B2 (en) Method of manufacturing semiconductor device
JP2007180490A (ja) 半導体素子の製造方法
KR20070087728A (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법
EP4418305A1 (en) Patterning process
KR100551075B1 (ko) 침수 리소그래피 공정을 이용한 반도체 소자의 미세 패턴형성방법
TW202407456A (zh) 形成阻劑圖案的方法
TW202431016A (zh) 光阻的形成方法、光阻溶液以及圖案化光阻的形成方法
JP3035536B1 (ja) 半導体パタ―ン形成装置及び半導体パタ―ン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

CF01 Termination of patent right due to non-payment of annual fee