CN100483609C - 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备 - Google Patents

有源矩阵衬底的制造方法及使用所述衬底的图象显示设备 Download PDF

Info

Publication number
CN100483609C
CN100483609C CNB2003101245703A CN200310124570A CN100483609C CN 100483609 C CN100483609 C CN 100483609C CN B2003101245703 A CNB2003101245703 A CN B2003101245703A CN 200310124570 A CN200310124570 A CN 200310124570A CN 100483609 C CN100483609 C CN 100483609C
Authority
CN
China
Prior art keywords
laser beam
semiconductor film
axis direction
along
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101245703A
Other languages
English (en)
Other versions
CN1574196A (zh
Inventor
佐藤健史
武田一男
斋藤雅和
后藤順
大仓理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN1574196A publication Critical patent/CN1574196A/zh
Application granted granted Critical
Publication of CN100483609C publication Critical patent/CN100483609C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种用并不昂贵的装置以高吞吐量制造高性能有源矩阵衬底的方法，和使用所述有源矩阵衬底的图象显示设备。在导轨上沿着短轴方向X和长轴方向Y移动的平台上携带有玻璃衬底，其形成有无定形硅半导体膜。通过用沿着激光束的长轴方向Y具有周期性的相移掩模将脉冲激光束强度调制成线束形，同时沿着在玻璃衬底上形成的无定形硅半导体膜的调制方向任意地移动激光束进行曝光从而对膜进行结晶，可以获得多晶化的大晶粒硅膜。图象显示设备可以结合具有有源元件，例如用所述硅膜形成的薄膜晶体管的有源矩阵衬底。

Description

有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
优先权要求
本申请要求得到2003年5月21日提交的日本专利申请P2003-143803的优先权，其全部公开内容在此引入作为参考。
技术领域
本发明涉及用低温多晶硅半导体层制造具有驱动电路的有源矩阵衬底的方法，并涉及使用所述衬底的图象显示设备。
背景技术
LCD(液晶显示器)和EL(电致发光显示器)正处于其开发或商业阶段，用作所谓的平板类型图象显示设备。因为液晶显示器较薄且耗电量低，故用于个人电脑和各种信息处理单元的监视器，或者电视机。另一方面，电致发光显示器属于光发射类型，不需要象例如液晶显示设备那样使用外部电源，允许制造更薄而轻的图象显示器设备。所述类设备中的有源矩阵图象显示器，使用的是具有大量矩阵排列在矩阵上的象素电路的有源矩阵衬底、驱动矩阵电路的有源元件、驱动象素电路的象素驱动器电路、和任何其它的用于在同一电介质衬底上形成图象显示器所需的辅助电路。象素电路和象素驱动器电路用作电路系统元件的有源元件，其形成于硅半导体层上，而硅半导体层又形成于构成有源矩阵衬底的电介质衬底上。典型的有源元件是薄膜晶体管。
最近，采用利用低温多晶硅半导体膜形成的薄膜晶体管作为有源元件，在电介质矩阵上用薄膜晶体管形成象素驱动器和辅助电路，进而形成有源矩阵衬底，这一技术已经实现，从而能够获得具有高分辨率图象和低制造成本的图象显示设备。在下文中，低温多晶硅半导体膜将称作多晶硅膜，或者有时称作半导体膜。
一种广泛使用的制造如下半导体薄膜，即以多晶硅半导体膜为代表的类型，的方法可以是激光结晶法，传统上它包括如下步骤，即在电介质衬底上形成无定形硅半导体膜，用激光束曝光所述无定形硅半导体膜并进行退火和结晶。尤其是为了在大电介质衬底，如在电视接收系统的图象显示设备中使用的有源矩阵衬底上面获得多晶硅半导体膜，要使用多闪射(multi-shot)结晶法或多闪射(multi-shot)激光结晶法，其中用多束用于产生更高输出功率的脉冲激发态激光进行曝光而结晶。
多闪射激光结晶法可以产生相对较大的颗粒硅晶，晶粒尺寸为0.5μm或者更大。这有利于形成具有高电子迁移率的半导体膜，其适用于图象显示设备有源矩阵衬底中所含有的驱动器电路。为了获得均匀的大尺寸膜，通常激光束在半导体膜上的曝光图形应当成形为矩形，更明确地讲，应当成形为短轴宽度相对于长轴宽度极其短的直线波束，且在上面形成有半导体膜的电介质衬底在曝光期间相对于成形波束的短轴方向平移。
在利用激光束曝光的硅薄膜结晶方法中，缩短曝光期间激光束的平移距离(transfer distance)使两激光脉冲之间的间隔比光束宽度(也就是短轴长度)小得多，可以获得良好的退火效果。通过均匀地形成激光束线形波束，即长度方向上的宽度比短轴方向上的宽度更长，晶体可以无裂隙地生长成较大的区域。同样，作为获得具有高电子迁移率和较大籽晶尺寸的半导体膜的可选择方法，利用横向生长的结晶现在也已经纳入了人们的考虑范围。
在非专利文献1中，日本应用物理杂志(Japanese Journal ofApplied Physics)，Vol.31，(1992)pp.4545-4549，公开称，通过激光束对无定形硅半导体膜进行曝光，同时改变电介质衬底的热容从而在其中形成热梯度而使得硅晶体从低温区域向高温区域生长，可以形成更大的晶粒。
在专利文献1中，JP-A No.140323/1994，公开了一种方法，其通过用光栅调制受激准分子激光束，并用所述经过调制的光束对无定形硅半导体膜进行曝光以产生温度梯度，使晶体从低温区域向高温区域生长而扩大籽晶尺寸。
在专利文献2中，JP-A No.274088/2001，公开了一种方法，其中激光束连续曝光并平移与先熔融区域略微重叠的衬底，使晶体沿着横向方向连续生长而形成较大的晶粒，或者称作SLS法。在非专利文献2中公开了另一个用与先熔融区域略微重叠的激光束进行连续曝光的实例，其中脉冲激光束在对无定形硅膜进行曝光时要进行扫描。在所述方法中，据报导激光束的扫描速度为99cm/s，激光束的频率为2KHz。可以计算出两激光束之间照射的间隔为49.5μm。在所述参考文献的图9中描述了一个实例，其中每个激光束脉冲的熔融宽度大于50μm，且熔融区域与先熔融区域相互重叠。
在专利文献3中，JP-A No.280302/2002，公开了一种用于形成大晶粒的方法，其通过利用激光束干涉加以强度调制的激光束进行曝光，同时沿着横向方向平移生长的距离。非专利文献3公开了另一种采用激光调制的横向籽晶生长方法的实例。在本文中，相移掩模(phase shift mask)，其位于无定形Si膜衬底上面，周期性调制激光束的强度以引起横向籽晶生长。
[非专利文献1]
日本应用物理杂志(Japanese Journal of Applied Physics)，Vol.31，(1992)pp.4545-4549
[非专利文献2]
日本应用物理杂志(Japanese Journal of Applied Physics)，Vol.21，(1982)pp.879-884
[非专利文献3]
日本应用物理杂志(Japanese Journal of Applied Physics)，Vol.37，(1998)pp.5474-5479
[专利文献1]
JP-A No.140323/1994
[专利文献2]
JP-A No.274088/2001
[专利文献3]
JP-A No.280302/2002
在通过上述的多闪射激光结晶法形成大晶粒的时候，所述方法用于在电介质上形成的图象显示设备有源矩阵衬底内所使用的半导体膜，为了提高产量，就必须减少激光束的闪射数目。然而在使用从未根据先前技术进行过任何调制的均匀强度激光束时，如果减少激光束的闪射数目会使所生成晶体的晶粒尺寸缩小，导致电子迁移率降低，从而难以提高产量。
另一方面，在利用横向生长的半导体膜结晶方法中，就有可能减少激光束的闪射数目。但是在任何的传统方法中，都必须控制激光束相对于电介质衬底的相对位置，使长度与横向的生长距离相近。晶体的横向生长距离可能取决于硅膜厚度、结晶时的衬底温度和辐射激光束的脉冲持续时间。例如在用25nsec的脉冲受激准分子激光束于室温下对膜厚度为50nm的硅半导体衬底进行熔融和结晶时，晶体的横向生长距离为1μm或者更少。因此曝光位置需要精确地控制在1μm或者更多。这要求高度精确的平移机构，导致较高的安装成本。
发明内容
本发明是考虑到上述情况而制作的，目的在于克服上述问题，提供一种制造有源矩阵衬底的方法，其通过调制激光束的方法提高硅晶体的横向生长而允许更高的吞吐量，并允许用价格较低廉的设备，其与误差大于晶体横向生长距离的激光束相对位移机构一起整合在电介质衬底上。
为了获得上述目的，根据本发明的有源矩阵衬底制造方法的第一个特征包括，在电介质衬底上形成半导体膜，且在用经过周期调制的激光束对半导体膜进行曝光而结晶半导体膜时，沿着周期方向(periodic direction)任意地移动激光束的曝光位置。这允许通过使用如下装置进行横向生长，其中激光波束对于电介质矩阵的相对位移机构的误差大于横向生长距离，从而能够在使用价格较低廉的装置的情况下允许更高的吞吐量。
根据本发明的有源矩阵衬底制造方法的第二个特征包括，分割比形成于电介质衬底上的半导体膜晶粒更小的区域，用所分割的晶粒作为晶核重新生成均匀的晶粒以允许结晶半导体膜进而提高横向生长。所述方法不会产生新的晶界，不必考虑激光束相对于电介质衬底的相对曝光位置，允许形成籽晶尺寸均匀的高质量晶体，并结合上述任意移动的第一个特征。
根据本发明的有源矩阵衬底制造方法的第三个特征包括，用经过周期调制从而具有第一周期的脉冲激光束进行曝光，并用另一个经过调制的激光束进行曝光，其具有比第一周期要小的第二周期，从而结晶半导体膜。具有第二周期的第二次操作能够使半导体膜的表面变得光滑同时晶粒尺寸保持不变。换言之，通过二次操作消除了丘上的峰从而形成了更加光滑的表面。通过将此与上述的特点相结合，可以用相对低廉的装置获得具有各向同性结晶度的半导体膜。同时可以产生适合于形成薄膜晶体管的平板膜。
根据本发明的图象显示设备的特征包括，将多个象素电路排列在有源矩阵衬底电介质衬底的象素区域上，将象素驱动电路和辅助电路排列在显示区域的外部，且通过用作沟道的薄膜晶体管而形成，半导体薄膜具有这些象素电路和象素驱动电路或其他根据上述制造方法的任何一个而制造的电路。
根据本发明的图象显示设备的另一个特征包括，多条布线，其在形成有源矩阵衬底的电介质衬底显示区域上彼此相交；象素电路，其排列在布线交叉点的附近用于改变透光率或反射或光发射量；薄膜晶体管，其包括象素电路内用作沟道(channel)的半导体薄膜；膜，其具有用上述制造方法中的任何一种制造的开关元件，用于选择性分割所述象素。
根据本发明的图象显示设备的另一个特征包括，多条布线，其在形成有源矩阵衬底的电介质衬底显示区域上彼此相交；象素电路，其用光发射元件在布线交叉点的附近形成；薄膜晶体管，其包括象素电路内用作沟道(channel)的半导体薄膜；膜，其具有用上述制造方法中的任何一种制造的开关元件，用于选择性分割所述象素。使用由上述薄膜晶体管沟道制造方法中的任何一种制造的半导体膜选择性分割所述光发射元件，从而使沟道长度为半导体膜丘周期的自然数倍数，使沟道方向与半导体膜丘周期的方向平行。
本发明请求保护的技术方案包括：提供一种制造有源矩阵衬底的方法，其中用激光束对形成于构成有源矩阵衬底的电介质衬底上的半导体膜重复进行曝光以产生多晶半导体膜，该方法包括：对所述激光束进行强度调制；将所述激光束导向和成形为沿着至少一个方向是周期性的；和在所述半导体膜上沿着所述强度调制的周期方向随机地移动激光束的强度分布，其中在所述半导体膜上沿着所述强度调制的周期方向的、位于在所述激光束曝光时激光束强度变得最大的点的坐标y，由以下给出：
y＝na+r
其中a表示所述激光束的强度调制周期，n表示整数，r表示小于a的非负值且针对每次曝光进行确定，以及其中r的最小值与最大值的差值为周期的一半或者更多；以及通过所述激光束的曝光，在结晶半导体膜上熔化一个小于晶粒的区域以分割所述半导体膜，以及促进如此分割的多个晶粒的晶核周围的结晶来重建单晶颗粒；以及沿着所述激光束的强度调制的周期方向形成多晶半导体膜，所述多晶半导体膜具有的晶粒尺寸与所述强度调制的周期基本相当。
根据本发明的上述方法，进一步包括：将所述半导体膜曝光于以第一周期进行了强度调制的脉冲激光束，以及将所述半导体膜曝光于具有小于所述第一周期的周期的第二调制脉冲激光束。
本发明还提供一种制造有源矩阵衬底的方法，其通过用激光束多次曝光形成于构成有源矩阵衬底的电介质衬底上的半导体膜以结晶所述半导体膜实现，该方法包括：为所述激光束提供所述半导体膜上的曝光形状的长轴和短轴并提供沿着所述长轴方向具有周期性强度调制的矩形激光束；将所述激光束相对于所述电介质衬底沿着所述半导体膜的短轴方向多次加以移动，从而结晶所述半导体膜；其中曝光的发生是通过：将用以第一周期进行了强度调制的第一调制脉冲激光束曝光过的所述半导体膜沿着所述矩形的短轴方向曝光，沿垂直于所述第一周期的方向，将用由具有第一周期的相移掩模进行了强度调制的脉冲激光束曝光过的所述半导体膜曝光于由具有第二周期的相移掩模所调制的脉冲激光束，其中所述第二周期大于所述第一相移掩模的周期的五分之一而小于其一半；在所述半导体膜上，沿着所述长轴方向将具有所述第二周期的所述激光束的强度调制任意地从一个脉冲激光束的曝光位置移动到另一个脉冲激光束的曝光位置；当所述半导体膜沿着与所述长轴方向垂直的短轴方向以恒定速度移动时，在所述半导体膜上沿所述长轴方向在一定范围内随机地移动所述激光束的强度分布；通过所述激光束的所述曝光，在通过所述半导体膜上的所述激光束曝光而获得的结晶半导体膜上熔化一个小于晶粒的区域，以分割所述半导体膜，以及促进如此分割的多个晶粒的晶核周围的结晶而重建单个的大晶颗粒。
本发明还提供一种制造有源矩阵衬底的方法，包括：将激光束重复地对形成于构成有源矩阵衬底的电介质衬底上的半导体膜曝光以生成多晶半导体膜，其中该曝光包括：对所述激光束的强度分布进行强度调制，使用相移掩模使所述半导体膜与所述相移掩模之间的距离维持恒定，以提供所述激光束的周期性强度调制，其中相移掩模的周期为所述强度调制周期乘以2；为所述激光束提供所述半导体膜上的曝光形状的长轴和短轴并提供沿着所述长轴方向具有周期性强度调制的矩形激光束；将所述激光束导向和成形为沿着长轴方向是周期性的；将所述激光束相对于所述电介质衬底沿着所述激光束对所述半导体膜的短轴方向加以移动，从而多次曝光所述半导体膜以结晶所述半导体膜；当所述半导体膜沿着与所述长轴方向垂直的短轴方向以恒定速度移动时，在所述电介质衬底上形成的半导体膜上，沿着所述长轴方向随机地将所述激光束的强度调制从一个激光束曝光位置移动到另一个激光束曝光位置；通过所述激光束的曝光，在通过在所述半导体膜上的所述激光束曝光而获得的结晶半导体膜上熔化一个小于晶粒的区域，以分割所述半导体膜；和促进如此分割的多个晶粒的晶核周围的结晶而重建单个的大晶粒。
本发明还提供一种制造有源矩阵衬底的方法，包括：将激光束重复地对形成于构成有源矩阵衬底的电介质衬底上的半导体膜曝光以生成多晶半导体膜，其中该曝光包括：对所述激光束的强度分布进行强度调制；将所述激光束导向和成形为沿着长轴方向是周期性的；将半导体膜沿着所述长轴方向至少分割成顶部区域和底部区域；当所述半导体膜沿着垂直于所述长轴方向的短轴方向以恒定的速度移动时，首先将所述激光束向所述顶部区域曝光，在沿着所述长轴的随机的一个顶部起始点处开始，并在沿着所述长轴的随机的顶部结束点处结束，在所述半导体膜上沿所述长轴方向在一定范围内随机地移动所述激光束的强度分布；不进行激光束曝光，而将所述半导体膜沿着所述短轴对角地和向后地朝沿着所述长轴的随机的底部起始点移动；当所述半导体膜沿着所述短轴以恒定的速度移动时，将所述激光束向所述底部区域曝光，在沿着所述长轴的所述随机的底部起始点处开始，并在沿着所述长轴方向的一个随机的底部结束点处结束，在所述半导体膜上沿所述长轴方向在一定范围内随机地移动所述激光束的强度分布；通过所述激光束的曝光，在通过在所述半导体膜上的所述激光束曝光而获得的结晶半导体膜上熔化一个小于晶粒的区域，以分割所述半导体膜；促进如此分割的多个晶粒的晶核周围的结晶而重建单个的大晶粒；以及由此，沿着所述短轴多次通过所述激光束来曝光所述顶部区域和底部区域的交叉区。本发明其他的目的和优点，一部分将在下面的说明中加以说明，一部分可以从说明中显而易见，或者可以通过实践本发明而学得。本发明的目的和优点可以通过附加权利要求中特别指出的手段及组合的方法而实现和获得。
还应当理解，本发明并不仅限于此处所给的细节，而是可以在附加权利要求的范围内加以修改。
附图说明
附图，其合并在此处并构成本说明书的一部分，图解了本发明的实施例，并且与叙述一起解释本发明的目的、优点和原理。附图中：
图1是根据本发明的有源矩阵衬底制造方法实施例的示意图；
图2是本发明中所使用的激光束强度分布的示意图；
图3是在根据本发明的有源矩阵衬底制造方法中，典型激光束扫描的示意图；
图4是在根据本发明的有源矩阵衬底制造方法中，在激光束扫描时典型激光束强度分布及与衬底相对关系的示意图；
图5是图解在脉冲激光束曝光时，熔融形成于构成有源矩阵衬底的电介质衬底上的半导体膜的示意图；
图6是用经相移掩模调制的激光束进行曝光并用经相移掩模调制的激光束再次曝光而结晶的硅半导体膜的剖面图和平面图；
图7是在用图6所示的激光束曝光之后，晶体的剖面图和平面图；
图8是在用超过熔化阈值的激光束对多晶硅膜进行曝光从而分割不含晶界的单晶粒之前典型晶体的示意图，其中多晶硅膜所具有的晶粒尺寸与沿长轴方向的周期相近；
图9是在用超过熔化阈值的激光束对多晶硅膜进行曝光从而分割不含晶界的单晶粒之后典型晶体的示意图，其中多晶硅膜所具有的晶粒尺寸与沿长轴方向的周期相近；
图10是图解根据本发明优选实施例形成的多晶半导体膜晶界和丘排列的示意图；
图11是图解根据本发明的制造方法而获得的典型硅半导体膜的显微图片；
图12是图11所示图片中晶界和丘的示意性草图；
图13是图解通过用每个都具有不同周期的激光束进行曝光，制造半导体膜的处理步骤一个实例的示意图；
图14是图解通过用每个都具有不同周期的激光束进行曝光，制造半导体膜的处理步骤另一个实例的示意图；
图15是图解根据本发明制造方法的另一个优选实施例，通过用每一个都具有不同周期的激光束沿着垂直方向进行连续曝光而形成的典型硅半导体膜的显微图片；
图16是图15所示图片中晶界和丘的示意性草图；
图17是图解根据本发明的制造方法在液晶显示设备有源矩阵衬底上进行电路设计的另一个实施例的平面图，其中所述液晶显示设备具有形成于多晶半导体膜上的薄膜晶体管；
图18是图解半导体设备一个象素部分的排列的平面图，其中所述半导体设备将用于根据本发明的制造方法通过半导体薄膜而形成的液晶显示设备中；
图19是沿图18中的虚线A-B的剖面图；
图20是描述制造图19所示有源衬底处理步骤的示意图；
图21是描述制造图19和图20所示有源衬底处理步骤的示意图；
图22是描述制造图19至图21所示有源衬底处理步骤的示意图；
图23是描述制造图19至图22所示有源衬底处理步骤的示意图；
图24是描述制造图19至图23所示有源衬底处理步骤的示意图；
图25是描述制造图19至图24所示有源衬底处理步骤的示意图；
图26是典型图象显示设备的示意图，其合并有用有源矩阵衬底制造的有机光致发光元件，而有源矩阵衬底是根据本发明的制造方法而制造的；
图27是图26所示有机光致发光元件等效电路的示意图；和
图28是沿图26中C-D线的剖面图。
具体实施方式
下面将参考附图给出有源矩阵衬底制造方法的优选实施例和使用所述有源矩阵衬底的图象显示设备的详细说明，其实现了本发明。参考图1，其显示了图解根据本发明的有源矩阵衬底制造方法优选实施例的示意图。图1中的指代数字1代表脉冲激光束，2代表无定形硅半导体膜，3代表多晶硅半导体膜(下文也称作多晶硅膜，多晶硅Si膜)，4代表相移掩模，5代表平台，6代表电介质衬底(通常用玻璃制成，下文也称作玻璃衬底或简单地称作衬底)，7代表反射镜，8代表柱面透镜。
在平台5上，其在轨道上沿着短轴方向X和长轴方向Y平移，携带有其上形成了无定形硅半导体膜2(下文也称作无定形Si膜)的玻璃衬底6。呈直线束形状的脉冲激光束1利用相移掩模4周期性地沿着激光束的长轴Y方向进行强度修改或调制，从而曝光形成于玻璃衬底6上的无定形硅半导体膜2。相移掩模4利用大量非常精细的狭缝形成其掩模表面，这些狭缝布置成周期阵列，所述阵列具有调制透过的激光束的相位的功能并具有利用干涉周期性调制强度的作用。通过光学系统调节激光束1从而在玻璃衬底6上沿着短轴X方向形成几乎平直的束状能流，也就是顶部平直的形状，所述光学系统包括柱面透镜8，其在没有相移掩模4时用于沿矩轴X方向会聚激光束。
激光束曝光的温度可以处于室温，提供N2气体，其在图中未显示，使之在激光束1曝光期间在玻璃衬底6和相移掩模4之间流动。同时，使相移掩模4的掩模表面和玻璃衬底6保持为水平，从而使玻璃衬底6上激光束的调制保持恒定。激光束1使用波长为308nm的脉冲受激准分子激光束。
相移掩模4的狭缝周期可以设定为2μm-10μm，用于成形调制周期为0.5μm-10μm范围的激光束。在本优选实施例中，相移掩模4的周期设定为3μm。相移掩模4用石英制成，具有周期性形成的条纹步长(step)，从而对于308nm波长的激光在两个相邻的步长之间产生180度的相差。当相移掩模4离玻璃衬底6的高度设定为0.9毫米时，便可以获得周期为1.5μm的强度调制，也就是相移掩模的半周期。通过相移掩模4进行的激光束调制除了上述的半周期之外，还可以包括狭缝周期的分数周期的其他周期分量。
用于将激光束1成形为直线束的光学系统将入射激光束分割成多条光束，其每一个的入射角都具有微小的差异，然后在放大光束长度的过程中照射玻璃衬底6。在向相移掩模4发射所述激光束时，每一个经过调制的分量都根据从玻璃衬底6到相移掩模4的高度加以平均，从而强化特定的周期分量。因此，在使用根据优选实施例的布置时，除了相移掩模4的半狭缝周期之外，还可以获得其它任何周期的调制，例如2/3周期。
在形成半导体膜时，激光束1将以重复的恒定频率如300Hz加以振荡，并沿着激光束的短轴X方向以恒定速率扫描平台5，同时沿着长轴Y方向随机地移动以便使激光束1曝光玻璃衬底6，从而在玻璃衬底6上结晶无定形硅半导体膜2，进而形成多晶硅膜3。
作为沿着调制周期，也就是沿着激光束1的长轴Y方向，移动曝光位置的方法，沿着长轴Y方向平移平台5的机构可以用于往复移动，其移动的误差处于照射误差的可允许公差内，例如为0.1毫米的量级。在往复期间，平台5的平移通常伴随毫米级的背冲(backrush)，导致与激光束调制周期相当的误差水平，并导致移动距离的随机化。为了随机地移动，在轨道上形成数微米级的振幅膨胀(swell)从而将通过膨胀而移动平台5。作为选择，除了移动平台5之外，还可以安装用于振动相移掩模4的机构。此外。通过振荡用于反射入射到相移掩模4上的激光束1的反射镜7的角度，可以相应于相移掩模4的调制方向振荡激光束的入射角，从而改变激光束1的强度分布。
参考图2，其显示了本发明所使用的激光束强度分布的示意图。激光束1的束形可以为极其拉长的矩形，也就是基本上为直线形，例如沿着长轴Y方向的宽度12为370mm，沿着短轴X方向的宽度11为360μm。沿着相移掩模4直线束的长轴方向形成了周期图案(periodic pattern)。通过相移掩模4的激光束1沿着Y方向可形成周期性强度调制。另一方面，沿着短轴X方向形成了顶部平直的形式。
在本实施例中，通过使相移掩模4的周期方向与激光束的长轴平行，相移掩模的衍射光线将衍射向长轴方向，并维持在直线光束内，从而具有避免激光束1损失的优点。另外，因为沿着短轴X方向可能没有激光束1的衍射，故所述光束在相移掩模4沿着短轴X方向传递之前将维持顶部平直的形状，因此每个闪射曝光时的平均能流能够基本上恒定，从而具有良好处理稳定性的优点。此外，因为激光束1可以从玻璃衬底6以大约180度的入射范围入射，所以可以认为光学系统沿着长轴Y方向具有1的数值孔径，从而产生与波长一样高的分辨率和非常陡峭的调制。
参考图3，其显示了图解在根据本发明的有源矩阵衬底制造方法中激光束扫描方法实例的示意图。在图3中，显示了对玻璃衬底6的整个表面进行结晶的实例，玻璃衬底6几乎是激光束13长轴长度的2倍。在曝光期间，沿着长轴方向调制成直线束形状的激光束在玻璃衬底6上以恒定的速率沿着激光束13的短轴方向移动，同时沿着光束的长轴方向任意地移动。通过将两个激光脉冲沿着短轴方向的移动距离设定得比激光束宽度更小，便能够使两个曝光区之间发生重叠，从而能够用激光束多次照射相同的区域。
激光束的曝光数目可以通过朝向短轴方向的移动速度而加以控制。在图3中，在曝光玻璃衬底6的上半部分之后，以相同的形式曝光其下半部分，从而获得整个表面都结晶的衬底。通过将上半部分的照射区域布置成与下半部分重叠，便能够在整个衬底上获得无缝的结晶。在本优选实施例中，甚至在上半部分的曝光位置相对于下半部分加以移动时，沿着长轴Y方向的任意位移将抵消结晶化的不均匀性，从而产生了在衬底中心部分周围没有不良结晶的优点。
参考图4，其显示了图解在根据本发明的有源矩阵衬底制造方法中，在激光束扫描时衬底与强度分布的位置关系实例的示意图。在本实例中，图4的垂直拉长矩形激光束沿着长轴方向周期性加以调制。另外在所述图中，显示了通过沿着图的右手方向以恒定曝光间隔14移动激光束的曝光实例。位置15，所述处每次曝光的激光束能流最大，沿着长轴方向周期性地形成，在长轴方向上，所述位置能够由na+r给出，其中n是整数，a是激光束调制周期22，r是小于a的非负值。
因为每次曝光最大位置15沿着长轴方向任意地移动，r值将相应地改变。如果r值小于周期a，曝光位置将基本上固定，一些区域将由激光束的弱能流照射，从而出现结晶不良的问题。r值的波动范围15优选地至少为周期a的一半或者更多。
参考图5，其显示了图解在用脉冲激光束曝光时，在构成有源矩阵衬底的介电衬底上形成的熔融半导体膜的示意图。随后的说明中将以玻璃衬底作为构成有源矩阵衬底的介电衬底。在玻璃衬底101上，通过等离子CVD方法用SiN和SiO形成的内涂膜102和103，以及用于前体的无定形硅半导体膜2分别以50nm、100nm和50nm加以沉积。无定形硅半导体膜2通过450度退火而脱氢，从而避免由于氢在激光束曝光温度下放气而导致的缺陷的扩展。在通过相移掩模4沿着激光束的长轴方向进行周期性移动之后经过调制的激光束将对其进行曝光。激光束在相移掩模4的步长(step)中会弱化，而在其他区域则强化。激光束调制周期21为相移掩模4的步长(step)的一半。
区域24中，其中激光束能流超过熔化阈值23，所含有的无定形硅半导体膜，在膜厚度方向上将完全熔化。另一方面，在对区域25进行曝光时，其中激光束能流低于熔化阈值，无定形硅半导体膜将部分熔化和结晶而转变为多晶硅膜。在完全熔化区24中，在未熔化区域25的晶核周围附近，晶体将沿着长轴方向横向长大。当将脉冲化受激准分子激光束的脉冲宽度设定为25nsec时，无定形硅半导体膜2的厚度是50nm，室温下最大横向生长距离为大约1μm。如果完全熔化区24的宽度大于最大横向生长距离的2倍，完全熔化区24的中心区域将不会发生横向生长，并形成非优选的微晶。例如，如果相移掩模4的步长周期21为3μm，激光束调制周期22为1.5μm，其小于横向生长距离1μm的2倍，甚至当完全熔化区24的宽度由于激光束能流的波动而改变时，也能够抑制微晶的生长。这意味着具有比激光束的能流波动更宽的边界的优点。在随后的说明中，完全熔化区24的宽度将小于最大横向生长距离的2倍。
参考图6，其显示了图解在膜通过经相移掩模进行强度调制后的激光束进行曝光，并通过经相移掩模再次调制后的激光束进行曝光而结晶的硅膜的剖面图和平面图实例的示意图。图6所示的硅膜为由晶粒32构成的多晶膜，其由因为先前曝光而出现的边界31分割。随着凝固时体积改变而形成的丘33以和激光束间隔相同的间隔形成。在先前已用弱能流激光束进行曝光的区域上，形成了晶粒相对较小的晶体24。在所述实例中，图解了超过熔化阈值23的激光束对尺寸相对较小的晶粒的曝光。与图5中相似的成分或含义用相同的指代数字表示。
图7显示了图解在用与图6中相同布置的激光束曝光之后晶体剖面图和平面图的示意图。与图6中相似的部件用相同的指代数字表示。区域24中所含的晶体，在图6中其用超过图6中熔化阈值23的激光束进行曝光，并被熔化，且与完全熔化区24边缘上的晶体处于相同取向的晶体将横向生长，从而形成如图7所示的多晶硅膜32。完全熔化区24两边界上的晶体总体具有不同的晶体取向，新的晶粒边界31将在图7中完全熔化区24的中心处形成。在熔化区的中心形成的新丘33如图7所示。在本实施例中，不属于完全熔化区24的区域内的晶体将横向生长，从而形成长度几乎与激光束调制周期相同的晶粒32，从而多晶硅膜的晶粒沿着整个膜的长轴方向基本上与激光束的调制周期匹配。
然后，通过重复用激光束进行曝光，同时沿着长轴方向任意地移动，每次曝光的熔化区域24也将任意地移动。在如下区域上，其上用激光束进行照射，发生横向生长从而提高了晶粒沿着长轴方向的尺寸，最终如图7所示，晶粒尺寸的长度会变得与激光束的调制频率相同。此外，为了获得良好的结晶结果，重要的是在初次形成长度与周期相同的晶体之后的连续曝光中，晶粒不可以萎缩。
参考图8，其显示了在用能量超过熔化阈值的激光束进行曝光之前晶粒的实例，所述曝光以如下方式使得多晶硅膜的晶粒沿着长轴方向的尺寸几乎与周期一样大，即分割不包括晶界的单一晶粒32。图9显示了在用能量超过熔化阈值的激光束进行曝光之后晶粒的实例，所述曝光以如下方式使得多晶硅膜的晶粒尺寸几乎与周期一样大，即分割不包括晶界的单一晶粒32。激光束曝光之前的晶体具有如图8所示的周期性丘33，和沿着丘33形成的晶界31。熔化区24内的晶体通过激光束曝光而熔化，然后两侧的晶体都来自于一个单晶，它们的方向相同从而横向生长之后的晶体取向也相同。
激光束曝光之后，如图9所示，熔化区24中心内横向长大的晶体彼此融合从而再次形成一个单晶体32。新丘36随着体积的增长也会在熔化区24的中心附近形成。通过激光退火，丘很可能会在三个或多个晶体的交叉点处形成，且可能有多于两个的晶界发生交叉。另一方面，如图所示，与图9半导体膜的丘36相交叉的晶界的特点是含有如下的丘，即仅包括一个处于字母Z形的晶界。因为从熔化区24两侧生长的晶体的宽度并不相同，所以在熔化区中心周围会出现新的晶界，但是，从两侧生长的大多数晶体会熔化而不会形成新的晶界，因此膜的晶粒尺寸，其长度与激光束的调制周期几乎相同。一旦形成长度与激光束调制周期几乎相同的晶粒，在连续激光束曝光之后，晶粒尺寸将基本上保持恒定。结果，根据本优选实施例，长度与调制周期几乎相同的晶粒在多次激光束曝光之后，将最终以很高的概率形成。
在根据实施例的硅半导体膜结晶方法中，如果在激光束曝光之间存在重合误差，所述误差将通过对激光束调制的周期方向附加的随机位移而加以吸收和抵偿。因此，携带衬底的平台的扫描误差甚至可以大于横向生长距离，从而可以使用简单的平台扫描机构而降低安装成本。此外，激光束的曝光数目可以设定为平均每个区域熔化一次。例如本实施例中，十次曝光会形成具有沿着激光束调制周期方向的晶粒尺寸，也就是1.5μm，的晶体。与先前技术中传统的多闪射处理相比，其需要数十次曝光才能形成类似的晶粒，根据本发明的方法仅需要其一部分的曝光，因此吞吐量较高。
晶体的晶粒尺寸可以由激光束的调制周期确定。因此，甚至在横向生长距离不同时也能够获得几乎相同尺寸的晶粒，并可能产生更大的激光束能流边际。同样在本发明中，整个膜区域不需要立即熔化。相反，发射能流超过熔化阈值的激光束就足够了。这允许具有较小的平均能流。在利用相移掩模的调制中，调制之前和之后的平均强度相同，只是在掩模处由于反射而发生损失，因此处理所需的激光输出与传统方法相比能够进一步降低。在使用相同振动能量的激光束时，能够一次处理更宽的区域，结果能够提高吞吐量。
根据本优选实施例，将激光束的曝光位置移动到调制周期方向上需要一个给定的区域，其用超过熔化阈值的能流至少照射一次。但是在两次连续激光束曝光之间，熔化区域可以或者可以不重叠。当每次激光束的曝光位置随机分布时，在多次曝光中，保留从未被能流超过熔化阈值的激光束照射过的区域的概率将随着曝光数目而指数性降低。当激光束的调制周期设定为低于横向生长距离的两倍时，且超过熔化阈值的能流所照射的区域宽度为周期的一半，然后仅通过5个闪射便能够产生几乎与周期相同的晶体，吞吐量也将优选地加以提高。
根据本优选实施例，激光束朝向周期方向的调制位置改变不需要非常随机，但使能流超过熔化阈值的激光束发射到硅半导体膜(Si膜)的每一个点上就足够了。例如，激光束朝调制周期方向的移动距离能够设定成不恒定，从而包括比闪射(shot)周期一半更大的距离。此外，激光束能够以大于激光束调制周期的振幅加以振荡，其周期与闪射的整数(integer)不同。只有在Si膜上的每一个点都发射一次或两次时(不考虑次序)才能够获得良好的结果。例如，可以想象，周期方向上的移动距离在每几个闪射下都翻转一次或两次。此外，所获得晶粒的晶粒尺寸并不依赖于曝光的起始点，因此不需要配准(registration)，并且很可能会再次结晶结晶化不充分的衬底从而使之恢复。
在上述的实施例中使用了脉冲激光束，但是也可以使用CW激光束。在使用CW激光束的情况下，横向生长位置将随着曝光点朝向调制周期方向的移动而移动，从而能够获得与脉冲激光束类似的结果。如果Si半导体膜吸收波束而发热，且能够获得对激光束曝光是透明的并具有耐久性的相移掩模的话，那么除了激光束的波长不可以设定在308nm以外，其它任何的波长都可以使用。例如波长为248nm的受激准分子激光能够与用石英制成的相移掩模一起使用。波长为532nm的CW激光可以与用透明塑料制成的相移掩模一起使用。塑料掩模可以通过模制形成而以廉价的方法获得。因为塑料掩模是超抗震的，通过它能够制成薄而轻的掩模，这允许加速向着上述周期方向的移动。在激光束干涉不是足够高时，可以使用根据本发明的多晶硅膜制造方法。
参考图10，其显示了图解根据本发明优选实施例而形成的多晶硅半导体膜的丘和晶界定位的示意图。在图10中，沿着图的垂直方向呈很细矩形的激光束与沿着长轴方向具有周期性的相移掩模一起用于调制激光束，从而连续地从图的左手侧向右手侧扫描，而形成多晶硅半导体。在对激光束每次脉冲发射以曝光间隔14水平地，即沿着短轴方向移动激光束曝光点时，激光束将沿着长轴方向任意地移动。曝光间隔14可以比激光束(图中未显示)的短轴宽度更小，且半导体膜的每个点都会接收多次激光束曝光。
对于半导体膜，在激光束曝光时，相应于熔化区的丘33将形成丘的线性阵列38。丘阵列38的周期37与激光束的调制周期相同。因为激光束朝向周期方向的移动是随机的，所以形成丘阵列的位置也是随机的，从而产生了每次曝光间隔14的丘阵列随机误差40。接收大于熔化阈值能流的区域内的丘将熔化，但是所有其他区域内的丘都将保持完好。因为熔化区的宽度可以比周期短，所以在大多数情况下，丘阵列并不包含在最后一次激光束曝光的熔化区内。因此除了在最后一次激光束曝光中形成的丘阵列以外，同时还存在同一周期中其他的丘阵列。这导致在一个周期内存在多个丘阵列。
在形成长度几乎与周期相同的晶粒之后，当向分割晶粒的位置发射能流大于熔化阈值的激光束从而在形成单晶体时，如图9所示，将形成只有一个交叉晶界的丘阵列。根据本发明的优选实施例，通过随机移动调制位置而结晶的半导体膜就可能具有这种特点。
当激光束能流较低且熔化区小于激光束调制周期时，上述的丘阵列很可能会保留下来，从而在所述周期中趋向于形成更多的丘阵列。比熔化区宽度的一半更靠近的丘会融合在一起，丘阵列之间的最小距离可以大约与最后一次激光束闪射横向生长距离的一半相等。为了形成具有多个丘阵列的膜，丘的高度趋向于随着体积的增大而降低，因为横向生长距离较小，这种膜更优选地用作薄膜晶体管沟道。在第一半曝光中，提高激光束的能流并用较少数量的闪射照射较大宽度的熔化区域以便形成长度与周期几乎相等的晶粒，然后在第二半曝光中，降低激光束的能流从而降低熔化区的宽度，这样便能够在不产生新晶界的情况下产生多个丘阵列，从而降低整体的粗糙度，结果使半导体膜适合于用作薄膜晶体管。
通过制备能流梯度使得第二半的曝光能流在短轴方向上比第一半的激光束曝光能流低，便能够获得类似的效果。通过提高激光束曝光第一半内激光束的调制周期并缩短第二半内的调制周期，便能够在第一半激光束调制周期内形成具有较大晶粒尺寸的膜，而在第二半激光束调制周期内形成平均间隔较小的丘阵列，也就是说，能够获得粗糙度较小的膜。
参考图11，其显示了图解通过使用本发明的制造方法获得的典型Si膜的显微图象。图11所示的多晶硅膜包括玻璃衬底、内涂膜、和在其上形成的50nm的无定形Si膜，然后根据上述的制造方法使无定形Si膜脱氢和结晶。结晶通过沿着长轴方向进行调制的脉冲受激准分子激光束而实现，所述激光束短轴方向上的宽度为360μm，长轴方向上的宽度为365mm。使用3μm间距的相移掩模将激光束调制成1.5μm的周期。曝光点从图11的左侧向右侧扫描，同时沿着长轴方向随机移动。通过在成为800mJ的直线光束之前，通过设定能流而进行10闪射的曝光，曝光激光脉冲之间的位移沿着曝光点短轴方向为36μm。这样，所获得膜用Wright刻蚀器加以选择性蚀刻晶界，然后在扫描电子显微镜(SEM)下进行观察。在图11中，厚度大于周围的膜沉积在非常明亮的区域内，并且形成了丘33。
参考图12，其显示了图11中晶界和丘的示意图。图12中线性形成的丘阵列38的周边37为1.5μm，与激光束的调制周期匹配。所形成的长度与周期方向几乎相等的晶粒32如阴影区域所示。在一个周期中生成另一个丘阵列39，而不是与晶界几乎匹配的丘阵列38。丘阵列39的丘包括只具有一个晶界的丘36。
参考图13和图14，其显示了通过用每一个都具有不同周期的激光束进行曝光制造半导体膜的处理步骤的示意图。在图13中，激光束通过相移掩模41，其具有沿着线形激光束1短轴方向的周期为8μm的直线图形。相移掩模41固定在衬底之上0.7毫米的水平，其沿着4μm周期的短轴方向产生具有周期性强度分布的激光束。激光束的能流可以设定成使超过多晶硅膜熔化阈值的激光束的曝光区域的宽度小于横向生长距离最大值的两倍，例如当横向生长距离为1μm时为1μm。
在曝光期间可以沿着短轴方向对携带玻璃衬底6的平台5进行扫描，从而能流超过熔化阈值的激光束能够超过一次地照射所述衬底的每个区域。通过将光束宽度设定为330μm，并且每次曝光沿着短轴方向移动33μm，有10束激光束曝光于形成了无定形Si膜2的衬底。本优选实施例中，超过熔化阈值的区域宽度大约为激光束调制周期的四分之一，每个区域都会被这10个闪射熔化超过一次。关于曝光后多晶硅膜42的晶粒，所述晶粒将处于沿着短轴方向横向生长的形式，所述方向是激光束强度调制43的方向，并且沿着短轴方向的晶粒尺寸大约为1μm，所述尺寸与横向生长距离相当。
在本实施例中，在用沿着短轴方向具有周期性的相移掩模41调制激光束1时，短轴方向上的衍射光线将脱离成形为直线的激光束从而引入一些损失。所述损失在相移掩模41的间距变小，且相移掩模与衬底之间的距离变大时，会变大。为了防止相移掩模41上出现任何碎片(debris)，玻璃衬底6与相移掩模41之间的距离需要大于0.2毫米，且所述距离不可以太短。因此为了避免损失，对于沿着短轴方向具有周期性的相移掩模41，优选的是所述周期大于相移掩模长轴方向上的周期。如果对于优选实施例的激光束成形和相移掩模的高度，相移掩模的间距超过6μm，那么就可以将衍射损失抑制在10％以下，这是一个有实际意义的水平。
为了抑制微晶体，超过熔化阈值的区域宽度需要限制为最大横向生长距离。当激光束的调制周期变大时，激光束曝光区域内横向生长的范围将会变窄，结果获得良好结晶所需的曝光数目将会增加。为了允许整个表面在大约10个闪射中横向生长，激光束的调制周期需要限制为最大横向生长距离的5倍。在优选实施例中，例如使用周期为5μm或者更小的激光束，整个表面便可以通过大约10个闪射而横向生长。
在图14中，与图1类似，激光束1入射到沿着短轴方向具有周期性的相移掩模44上，成形为沿着长轴方向具有周期性，然后发射到通过根据图13的方法获得的多晶硅膜上。通过激光束照射，同时沿着短轴方向以预先确定的速度移动携带玻璃衬底6的平台5，并且给出沿着长轴方向的任意位移46，便可以获得多晶硅膜45，其晶粒的长度与激光束沿着长轴方向的调制周期几乎相等。在多晶硅膜45中，在与生长方向垂直的方向上，也就是在短轴方向上，晶粒的尺寸会随着多晶硅膜42结晶度的不同而不同，且晶粒尺寸比直接曝光无定形硅膜更大，结果膜的各向异性降低。
参考图15，其显示了图解在根据本发明制造方法的另一个实施例中通过连续曝光激光束而形成的典型Si膜的微观图象，所述激光束的每一个都沿着彼此垂直的方向具有周期性。在所述实例中，间距为10μm的相移掩模用于沿着波束的短轴方向调制激光束，且用10个闪射进行曝光。然后通过使用间距为3μm的相移掩模沿着波束的长轴方向调制激光束，从而曝光10个闪射而结晶。横向结晶通过在每次曝光时沿着激光束的调制方向，也就是沿着长轴方向，以任意的距离移动衬底而执行。图15显示了这样获得的半导体膜，用Wright腐蚀剂加以腐蚀从而显示出晶界，并用扫描电子显微镜(SEM)进行观察。
参考图16，其显示了描绘图15中图象晶界和丘的示意图。在图16中，丘33以1.5μm的间隔形成，这几乎与在第二半中沿着长轴方向进行曝光的激光束的调制周期相当。此外，在所述周期中形成了多个丘阵列38，其中丘呈直线排列。与所述周期垂直的晶粒尺寸大于参考图11和12所描述的晶粒尺寸，且与沿着短轴方向具有周期性的第一半的激光束结晶的横向生长相当。图11和12中，晶粒尺寸大约为0.3μm，在本实例中平均约为0.5μm，同时各向异性降低。此处与图11和12中所描述的实施例相比，与长轴方向平行的丘阵列，其通过沿着短轴方向横向生长而形成，由于第二次曝光而消失了，同时没有新的粗糙性出现。
本实施例也可以通过如下的方法使用单一的装置实现，即在制造过程中添加相移掩模开关机构，这没有什么难度同时降低了执行的成本。通过仅用一个沿着长轴方向具有周期性的掩模调制激光束，从而沿着短轴方向扫描衬底，同时沿着长轴方向任意地移动，并在激光束曝光结晶期间将衬底旋转90度再继续进行曝光，便可以产生类似的降低各向异性的效果。在所述实例中，需要在携带平台或衬底时用于将衬底旋转90度的机构，这会略微增加安装成本，但是晶体的各向异性会更加降低，且长轴和短轴方向上的晶粒尺寸几乎相等。在所述方法中，除了有少量丘会由于旋转90度之后的激光束曝光而保留下来以外，第一半期中形成的丘会基本上消失，且会形成如下的丘阵列，其旋转方向上的粗糙度与未旋转90度的曝光几乎相等，从而不会增加粗糙度。
参考图17，其显示了图解液晶图象显示设备有源矩阵衬底上典型电路的示意性平面图，所述液晶显示设备在多晶体半导体膜上根据本发明的制造方法形成了薄膜晶体管。所述液晶显示设备包括在其上形成了薄膜晶体管的有源矩阵衬底51，和密封在衬底51与一个相对衬底(图中未显示)之间的液晶57。其上形成了薄膜晶体管的有源矩阵衬底51是用玻璃制成的透明电介质衬底(玻璃衬底)，上面布置有多个彼此交叉的布线(栅布线52和数据线53)。
在栅线52与数据线53的一个交叉点处，形成了用于驱动液晶57的象素电路54。所述象素电路54包括象素开关55，其由用作开关的薄膜晶体管构成，和存储电容器56。用作象素开关55的薄膜晶体管可以是根据本发明的上述制造方法制造的半导体膜。象素驱动电路中，在相同的玻璃衬底上形成了栅线驱动器58，其是用于驱动栅线的电路，和数据线驱动器59，其是用于驱动数据线的电路，进而形成有源矩阵衬底51。
根据优选实施例的液晶显示设备，大尺寸半导体膜可以以较高的吞吐量在玻璃衬底上形成。所述设备适合于形成用作图象显示设备象素开关的薄膜晶体管，所述显示设备通常需要具有较大的表面积。此外，根据上述制造方法形成的薄膜晶体管可以整合在象素电路周边的象素驱动电路，所述象素驱动电路需要具有较高的性能，因为能够获得晶粒尺寸相对较大的半导体膜。因为根据优选实施例的半导体膜通常沿着调制方向(其是生长方向)，或者例如沿着长轴方向具有较大的晶粒尺寸，所以薄膜晶体管沟道可以通过沿着长轴方向进行排列而具有更高的电子迁移率。
当用薄膜晶体管在形成有源矩阵衬底51的玻璃衬底上形成用于周围电路(象素驱动器等)的区域时，优选的是具有较大驱动功率的薄膜晶体管的沟道方向指向生长方向。另一方面，象素电路区不需要具有相对较高的移动性，所以薄膜晶体管的沟道方向可以设置在主轴或短轴方向上。此外，通过使用如图13和14所示的用于降低各向异性的处理步骤，如此获得的薄膜晶体管的性能可以不依赖于方向。因此薄膜晶体管沟道的方向可以是电路的任何一个方向。
参考图18，其显示了图解在用于液晶显示设备的半导体设备中一个象素典型构型的示意性平面图，其中液晶显示设备通过使用根据本发明制造方法的半导体薄膜而形成。液晶显示设备可以操作液晶，液晶夹在上面形成了薄膜晶体管的有源矩阵衬底与一个相对衬底之间。图18中只显示了具有上面形成了薄膜晶体管的有源矩阵衬底。
参考图19，其显示了沿着图18中虚线A-B获得的剖面图。根据本发明的制造方法制成的多晶Si膜是沿着长轴方向具有周期性的半导体膜104，其用于形成象素开关55和存储电容器56的薄膜晶体管。电容器56与象素开关55的薄膜晶体管的源极或漏极61相连，另一端与象素电极113相连以维持施加到象素电极113上的电压。象素开关55是具有双栅型的薄膜晶体管，其具有两个栅。在半导体膜104的栅63的底端，具有n型漏极的LDD 62，其比源极或漏极61具有更轻的掺杂并用于控制漏电流。指代数字53代表数据线，60代表公共线，64代表沟道，101代表玻璃衬底，102代表SiN内涂膜，103代表SiO2内涂膜，105代表栅电介质层，107代表中间层电介质层，112代表有机保护膜，而113代表象素电极。
象素开关55的薄膜晶体管沟道方向沿着短轴方向，与上述半导体膜的周期方向垂直。尽管驱动功率小于薄膜晶体管，其具有沿着长轴方向排列的沟道，但仍具有足以驱动液晶显示器的性能。另一方面，电容器56用于向公共线60提供正电压，从而将载波引入到下层半导体膜104。通过使电流方向与半导体膜移动性最大的方向对准，就能够降低与电容器56相连的半导体膜的阻抗，从而允许更快的操作。在图18所示的实例中，允许电流沿着电容器56下层半导体膜104的长轴方向流动，从而使长轴指向晶粒尺寸最大的方向。
参考图20-25，其显示了图19所示有源矩阵衬底制造过程的示意图。首先，如图20所示，在玻璃衬底101上，用等离子体CVD方法分别沉积140nm厚的SiN内涂膜102、100nm厚的SiO2内涂膜103、40nm厚的无定形Si膜114。通过对无定形Si膜在400℃下退火10分钟而进行脱氢处理之后，便用脉冲受激准分子激光进行照射而进行结晶。结晶处理使用的激光束周期为1μm，并用2μm间距的相移掩模加以调制，且沿着激光束的调制方向任意地移动。10闪射曝光便可以产生如图21所示的多晶Si膜115，其由沿着周期方向晶粒尺寸大约为1μm的晶体构成。
通过光刻对多晶Si膜115进行处理而成形为岛状，进而通过使用TEOS(四乙氧基硅烷)(见图22)的等离子体CVD而沉积出130nm厚的SiO2膜，其用作栅电介质膜105。在栅电介质膜105上溅射用于栅的厚度为150nm的MoW(钼钨合金)膜106。形成MoW膜106之后，连续进行抗蚀剂涂覆、掩模曝光和显影，从而显影出抗蚀图116(见图23)。利用抗蚀剂作为掩模，用磷酸、硝酸、乙酸和水的混合物对MoW膜106进行腐蚀。如图23所示，MoW膜106将腐蚀成从抗蚀剂116凹下1μm的形状，从而形成栅。之后，利用抗蚀剂作为掩模，以60KeV的加速电压注入用作n型掺杂剂的P离子，向抗蚀剂覆盖区域内的Si膜进行掺杂，剂量为10＾15/每平方厘米，从而形成n-型掺杂区117，进而产生如图23所示的结构。
去除抗蚀剂之后，如图24所示，利用栅63作为掩模，以70KeV的加速电压注入P离子，剂量为10＾13/每平方厘米，从而在栅的一端形成长度为1μm的自对准(self alignment)的LDD62。然后，如图25所示，用使用TEOS的等离子体CVD沉积厚度为中间500nm的中间层电介质膜107，在450℃下退火1小时从而活化所注入的P离子，进而形成源极或漏极61。然后用氢氟酸处理溶液进行光刻处理或氟化物的干刻，从而穿出接触孔。之后，利用溅射沉积出用于布线的MoW膜108、铝膜109和MoW膜110，厚度分别为100nm、400nm和50nm。然后进行湿刻，将这些层加工成布线65而获得如图25所示的结构。
然后，用等离子体CVD形成厚度为300nm的SiN保护层(钝化层)111，如图19所示，然后衬底于氮气环境中在400℃下退火30分钟而终止Si膜中的缺陷和Si膜与栅电介质膜之间界面的缺陷。然后施加如图19所示的有机保护层112。然后进行曝光和显影处理而形成贯穿孔，其用于与象素电极113连接，并进行反应溅射(responsive sputtering)而形成用于象素电极的ITO(铟锡氧化物)透明导电层。然后执行光刻处理步骤形成象素电极113，从而获得在上面形成有薄膜晶体管的有源矩阵衬底，如图19所示。之后，在上面施加用于将液晶导向象素电极上层的指向层(directivelayer)，且通过研磨或光曝光能够增加指向控制能力。最后将液晶密封在衬底与具有形成了的滤色镜的相对衬底之间，从而获得液晶显示设备。
在本实施例中仅显示了n-型薄膜晶体管，但是具有CMOS薄膜晶体管电路的有源矩阵衬底，包括n-型和p-型薄膜晶体管，可以通过施加如下处理步骤而制得，即用抗蚀剂对任何必需的区域进行掩蔽，接着注入硼离子而不是磷离子。此外在本实施例中，有源矩阵衬底的电介质衬底用玻璃衬底制成，然而电介质衬底并不限于此，任何其他合适的材料，包括塑料和绝缘金属板，都可以使用。
至于塑料衬底，其很可能会由于激光束曝光的热量所导致的热膨胀而产生一些横向尺寸误差，精密配准可能需要用于先前技术中的SLS方法，但是这会由于配准误差而导致膜缺陷的产生。根据本发明的半导体薄膜制造方法不需要任何配准，并可以毫无难度地应用到塑料衬底上。根据所述制造方法的优选实施例，本发明具有如下的优点，即平均能流比不使用相移掩模的ELA方法要低，且因为能够使用更少的闪射产生相当的晶体从而降低了对衬底的破坏。
参考图26，其显示了使用有机电致发光元件的典型图象显示设备，所述有机电致发光元件使用的是根据发明的制造方法制成的有源矩阵衬底。使用有机电致发光元件的图象显示设备(有机电致发光显示设备)，与液晶显示设备类似，可以有多条相互交叉的布线，并在电介质衬底(如玻璃平板)上，在交叉点的附近形成了多个象素。图26显示了一个典型象素的示意平面图。根据优选实施例的有机电致发光设备发射出光线通过所述衬底，在衬底的顶面上要求有用Al合金制成的阴极。为了清楚起见，在图26中并没有指示这些阴极。
参考图27，其显示了有机电致发光元件等效电路的示意图，其中与图26中相同的指代数字表示相同或类似的部件。图28显示了沿着图26的C-D线获得的剖面图。在图28中，在玻璃衬底101上形成了半导体膜104，以形成产生了LDD的n-型薄膜晶体管72，其中半导体膜104沿着长轴方向具有周期性且根据本发明的制造方法制造而成。图中没有显示玻璃衬底101上内涂层的指代数字。在玻璃衬底101上形成半导体膜104使沟道方向与周期方向对准，从而在上面形成p-型薄膜晶体管73，其栅的长度为周期乘以自然数倍数，其中半导体膜104沿着长轴方向具有周期性，且根据本发明的制造方法制造而成。n-型薄膜晶体管72由施加到栅线52上的电压导通，并以数据线53的信号电压给电容器56充电。
充电后，栅线电压将关闭n-型薄膜晶体管72，从而将信号电压保留在电容器56内。与p-型薄膜晶体管73相连的透明电极75具有有机电致发光元件74，有机电致发光元件包括由空穴转移层(holetransfer layer)、光发射层和电子转移层构成的有机膜118，和由沉积于整个表面上的Al合金构成的阴极76。向p-型薄膜晶体管73构成的栅63施加保留在电容器56内电压，其将通过有机电致发光元件74的电流控制在与保留电压相当的电压下，以调整有机光致发光元件74的光发射量。
在根据本发明的有源矩阵衬底制造方法制造而成的有源矩阵衬底上，半导体膜可以是沿着周期方向具有恒定晶粒尺寸的膜。当形成了用于驱动电流沿着周期方向流动的薄膜晶体管时，电流的波动就可以降低。特别地，在形成具有周期乘以整数的沟道长度的薄膜晶体管时，沟道中含有的晶粒边界数目将保持恒定从而能够提高均匀性。因此在如下的设备中，其中图象显示会受到用于驱动光发射元件的薄膜晶体管电流波动的影响(例如使用有机光致发光元件的图象显示设备)，显示图象的均匀性可以通过为沟道形成本发明的半导体膜、形成沿着半导体层周期方向的沟道、并使用用于驱动沟道长度是周期的整数倍的有机光致发光元件的薄膜晶体管而得到改善。
尽管在上述的优选实施例中，说明了制造包含于图象显示设备(如液晶显示设备、有机光致发光元件以及使用有源矩阵衬底的图象显示设备)的有源矩阵衬底的方法，但是本领域技术人员应当理解本发明并不仅限于此。本发明也可以等价地应用于任何其他各种使用电介质衬底的半导体器件，如半导体膜晶片。
根据本发明，用于形成半导体器件(如高性能薄膜晶体管)的半导体膜可以以低成本、高吞吐量地加以制造。因此，含有高性能有源矩阵衬底的半导体器件也可以以低成本加以制造，从而能够通过合并本发明的有源矩阵衬底作为部件而提供可以显示高质量图象的图象显示设备。

Claims (5)

1.一种制造有源矩阵衬底的方法，其中
用激光束对形成于构成有源矩阵衬底的电介质衬底上的半导体膜重复进行曝光以产生多晶半导体膜，该方法包括：
对所述激光束进行强度调制；
将所述激光束导向和成形为沿着至少一个方向是周期性的；和
在所述半导体膜上沿着所述强度调制的周期方向随机地移动激光束的强度分布，其中
在所述半导体膜上沿着所述强度调制的周期方向的、位于在所述激光束曝光时激光束强度变得最大的点的坐标y，由以下给出：
y＝na+r
其中a表示所述激光束的强度调制周期，n表示整数，r表示小于a的非负值且针对每次曝光进行确定，以及
其中r的最小值与最大值的差值为周期的一半或者更多；以及
通过所述激光束的曝光，在结晶半导体膜上熔化一个小于晶粒的区域以分割所述半导体膜，以及
促进如此分割的多个晶粒的晶核周围的结晶来重建单晶颗粒；以及
沿着所述激光束的强度调制的周期方向形成多晶半导体膜，所述多晶半导体膜具有的晶粒尺寸与所述强度调制的周期基本相当。
2.根据权利要求1所述的方法，进一步包括：
将所述半导体膜曝光于以第一周期进行了强度调制的脉冲激光束，以及
将所述半导体膜曝光于具有小于所述第一周期的周期的第二调制脉冲激光束。
3.一种制造有源矩阵衬底的方法，其通过用激光束多次曝光形成于构成有源矩阵衬底的电介质衬底上的半导体膜以结晶所述半导体膜实现，该方法包括：
为所述激光束提供所述半导体膜上的曝光形状的长轴和短轴并提供沿着所述长轴方向具有周期性强度调制的矩形激光束；
将所述激光束相对于所述电介质衬底沿着所述半导体膜的短轴方向多次加以移动，从而结晶所述半导体膜；
其中曝光的发生是通过：
将用以第一周期进行了强度调制的第一调制脉冲激光束曝光过的所述半导体膜沿着所述矩形的短轴方向曝光，
沿垂直于所述第一周期的方向，将用由具有第一周期的相移掩模进行了强度调制的脉冲激光束曝光过的所述半导体膜曝光于由具有第二周期的相移掩模所调制的脉冲激光束，其中所述第二周期大于所述第一相移掩模的周期的五分之一而小于其一半；
在所述半导体膜上，沿着所述长轴方向将具有所述第二周期的所述激光束的强度调制任意地从一个脉冲激光束的曝光位置移动到另一个脉冲激光束的曝光位置；
当所述半导体膜沿着与所述长轴方向垂直的短轴方向以恒定速度移动时，在所述半导体膜上沿所述长轴方向在一定范围内随机地移动所述激光束的强度分布；
通过所述激光束的所述曝光，在通过所述半导体膜上的所述激光束曝光而获得的结晶半导体膜上熔化一个小于晶粒的区域，以分割所述半导体膜，以及
促进如此分割的多个晶粒的晶核周围的结晶而重建单个的大晶颗粒。
4.一种制造有源矩阵衬底的方法，包括：
将激光束重复地对形成于构成有源矩阵衬底的电介质衬底上的半导体膜曝光以生成多晶半导体膜，其中该曝光包括：
对所述激光束的强度分布进行强度调制，使用相移掩模使所述半导体膜与所述相移掩模之间的距离维持恒定，以提供所述激光束的周期性强度调制，其中相移掩模的周期为所述强度调制周期乘以2；
为所述激光束提供所述半导体膜上的曝光形状的长轴和短轴并提供沿着所述长轴方向具有周期性强度调制的矩形激光束；
将所述激光束导向和成形为沿着长轴方向是周期性的；
将所述激光束相对于所述电介质衬底沿着所述激光束对所述半导体膜的短轴方向加以移动，从而多次曝光所述半导体膜以结晶所述半导体膜；
当所述半导体膜沿着与所述长轴方向垂直的短轴方向以恒定速度移动时，在所述电介质衬底上形成的半导体膜上，沿着所述长轴方向随机地将所述激光束的强度调制从一个激光束曝光位置移动到另一个激光束曝光位置；
通过所述激光束的曝光，在通过在所述半导体膜上的所述激光束曝光而获得的结晶半导体膜上熔化一个小于晶粒的区域，以分割所述半导体膜；和
促进如此分割的多个晶粒的晶核周围的结晶而重建单个的大晶粒。
5.一种制造有源矩阵衬底的方法，包括：
将激光束重复地对形成于构成有源矩阵衬底的电介质衬底上的半导体膜曝光以生成多晶半导体膜，其中该曝光包括：
对所述激光束的强度分布进行强度调制；
将所述激光束导向和成形为沿着长轴方向是周期性的；
将半导体膜沿着所述长轴方向至少分割成顶部区域和底部区域；
当所述半导体膜沿着垂直于所述长轴方向的短轴方向以恒定的速度移动时，首先将所述激光束向所述顶部区域曝光，在沿着所述长轴的随机的一个顶部起始点处开始，并在沿着所述长轴的随机的顶部结束点处结束，在所述半导体膜上沿所述长轴方向在一定范围内随机地移动所述激光束的强度分布；
不进行激光束曝光，而将所述半导体膜沿着所述短轴对角地和向后地朝沿着所述长轴的随机的底部起始点移动；
当所述半导体膜沿着所述短轴以恒定的速度移动时，将所述激光束向所述底部区域曝光，在沿着所述长轴的所述随机的底部起始点处开始，并在沿着所述长轴方向的一个随机的底部结束点处结束，在所述半导体膜上沿所述长轴方向在一定范围内随机地移动所述激光束的强度分布；
通过所述激光束的曝光，在通过在所述半导体膜上的所述激光束曝光而获得的结晶半导体膜上熔化一个小于晶粒的区域，以分割所述半导体膜；
促进如此分割的多个晶粒的晶核周围的结晶而重建单个的大晶粒；以及
由此，沿着所述短轴多次通过所述激光束来曝光所述顶部区域和所述底部区域的交叉区。
CNB2003101245703A 2003-05-21 2003-12-30 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备 Expired - Fee Related CN100483609C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP143803/2003 2003-05-21
JP2003143803A JP4583004B2 (ja) 2003-05-21 2003-05-21 アクティブ・マトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
CN1574196A CN1574196A (zh) 2005-02-02
CN100483609C true CN100483609C (zh) 2009-04-29

Family

ID=33447516

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101245703A Expired - Fee Related CN100483609C (zh) 2003-05-21 2003-12-30 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备

Country Status (5)

Country Link
US (2) US7022558B2 (zh)
JP (1) JP4583004B2 (zh)
KR (1) KR100998777B1 (zh)
CN (1) CN100483609C (zh)
TW (1) TWI340991B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060070345A (ko) 2004-12-20 2006-06-23 삼성전자주식회사 박막 트랜지스터 표시판
JP2006210789A (ja) * 2005-01-31 2006-08-10 Sharp Corp 半導体結晶薄膜の製造方法およびその製造装置ならびにフォトマスクならびに半導体素子
JP5172079B2 (ja) * 2005-05-26 2013-03-27 株式会社ジャパンディスプレイイースト 画像表示装置の製造方法
KR100796590B1 (ko) 2005-07-12 2008-01-21 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법, 이에 사용되는 마스크패턴 및 이를 사용하는 평판 표시 장치의 제조 방법
KR100741975B1 (ko) 2005-08-25 2007-07-23 삼성에스디아이 주식회사 열처리 장치 및 이를 이용한 열처리 방법
US7723169B2 (en) * 2006-02-22 2010-05-25 Coherent, Inc. Laser beam micro-smoothing
JP4549996B2 (ja) * 2006-03-30 2010-09-22 株式会社日本製鋼所 レーザ照射装置
US8183498B2 (en) * 2006-05-01 2012-05-22 Tcz, Llc Systems and method for optimization of laser beam spatial intensity profile
JP4297923B2 (ja) * 2006-07-10 2009-07-15 株式会社日本製鋼所 レーザ照射方法および装置
US20080030877A1 (en) * 2006-08-07 2008-02-07 Tcz Gmbh Systems and methods for optimizing the crystallization of amorphous silicon
US7786480B2 (en) * 2006-08-11 2010-08-31 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
KR101186294B1 (ko) * 2006-09-18 2012-09-26 삼성전자주식회사 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
JP5133548B2 (ja) 2006-09-29 2013-01-30 富士フイルム株式会社 レーザアニール方法およびそれを用いたレーザアニール装置
US20080090396A1 (en) * 2006-10-06 2008-04-17 Semiconductor Energy Laboratory Co., Ltd. Light exposure apparatus and method for making semiconductor device formed using the same
US20090046757A1 (en) * 2007-08-16 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
JP5154595B2 (ja) * 2009-10-26 2013-02-27 三星ディスプレイ株式會社 レーザーを利用したシリコン結晶化システム及びシリコン結晶化方法
US8337618B2 (en) 2009-10-26 2012-12-25 Samsung Display Co., Ltd. Silicon crystallization system and silicon crystallization method using laser
JP4865878B2 (ja) * 2010-03-25 2012-02-01 株式会社日本製鋼所 雰囲気安定化方法およびレーザ処理装置
JP5766491B2 (ja) * 2011-04-11 2015-08-19 株式会社Ｊｏｌｅｄ 発光パネル、表示装置および電子機器
US20120322235A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Wafer dicing using hybrid galvanic laser scribing process with plasma etch
KR101901362B1 (ko) 2011-11-07 2018-09-27 삼성디스플레이 주식회사 결정화 장치, 결정화 방법 및 유기 발광 표시 장치의 제조 방법
JP5907530B2 (ja) * 2012-11-20 2016-04-26 株式会社日本製鋼所 レーザアニール方法およびレーザアニール装置
KR101989560B1 (ko) * 2012-12-31 2019-06-14 엔라이트 인크. Ltps 크리스탈화를 위한 짧은 펄스 섬유 레이저
KR102250044B1 (ko) 2014-07-04 2021-05-11 삼성디스플레이 주식회사 박막트랜지스터 기판 제조방법, 디스플레이 장치 제조방법, 박막트랜지스터 기판 및 디스플레이 장치
US9246085B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
KR102307499B1 (ko) 2014-10-06 2021-10-01 삼성디스플레이 주식회사 위상변이 마스크 및 이를 이용한 디스플레이 장치 제조방법
CN105185694A (zh) * 2015-08-20 2015-12-23 京东方科技集团股份有限公司 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管
JP7120833B2 (ja) * 2018-07-10 2022-08-17 Ｊｓｗアクティナシステム株式会社 レーザ処理装置
TWI833601B (zh) * 2022-07-01 2024-02-21 南亞科技股份有限公司 基底的處理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6296978B1 (en) * 1997-04-30 2001-10-02 Canon Kabushiki Kaisha Electrophotographic photosensitive member, a process-cartridge inclusive thereof, and an image forming apparatus
US6403396B1 (en) * 1998-01-28 2002-06-11 Thin Film Electronics Asa Method for generation of electrically conducting or semiconducting structures in three dimensions and methods for erasure of the same structures

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140323A (ja) 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法
EP0689067A3 (en) * 1994-06-22 1997-04-09 Fujitsu Ltd Manufacturing process for an optical waveguide system, optical component and optical coupler with its use, optical network and optical circuit board
US5912257A (en) * 1995-09-06 1999-06-15 The Research Foundation Of State University Of New York Two-photon upconverting dyes and applications
JP3825515B2 (ja) * 1996-01-17 2006-09-27 株式会社東芝 液晶表示装置の製造方法
US5858807A (en) * 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
JP4056577B2 (ja) * 1997-02-28 2008-03-05 株式会社半導体エネルギー研究所 レーザー照射方法
EP1011007B1 (en) * 1997-08-08 2005-07-06 National Institute of Advanced Industrial Science and Technology Optical control method and apparatus
US6038026A (en) * 1998-07-07 2000-03-14 Brown University Research Foundation Apparatus and method for the determination of grain size in thin films
JP2001023918A (ja) * 1999-07-08 2001-01-26 Nec Corp 半導体薄膜形成装置
US6512385B1 (en) * 1999-07-26 2003-01-28 Paul Pfaff Method for testing a device under test including the interference of two beams
TWI228179B (en) * 1999-09-24 2005-02-21 Toshiba Corp Process and device for producing photonic crystal, and optical element
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
JP3859978B2 (ja) 2001-02-28 2006-12-20 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
JP2002280323A (ja) * 2001-03-16 2002-09-27 Semiconductor Energy Lab Co Ltd レーザ照射装置
JP4827305B2 (ja) 2001-03-16 2011-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6713753B1 (en) * 2001-07-03 2004-03-30 Nanometrics Incorporated Combination of normal and oblique incidence polarimetry for the characterization of gratings
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
TW200414280A (en) * 2002-09-25 2004-08-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device, annealing method, annealing apparatus and display apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6296978B1 (en) * 1997-04-30 2001-10-02 Canon Kabushiki Kaisha Electrophotographic photosensitive member, a process-cartridge inclusive thereof, and an image forming apparatus
US6403396B1 (en) * 1998-01-28 2002-06-11 Thin Film Electronics Asa Method for generation of electrically conducting or semiconducting structures in three dimensions and methods for erasure of the same structures

Also Published As

Publication number Publication date
KR100998777B1 (ko) 2010-12-07
US20040232432A1 (en) 2004-11-25
JP4583004B2 (ja) 2010-11-17
JP2004349415A (ja) 2004-12-09
US7655950B2 (en) 2010-02-02
TW200501235A (en) 2005-01-01
TWI340991B (en) 2011-04-21
US20060131587A1 (en) 2006-06-22
CN1574196A (zh) 2005-02-02
KR20040100860A (ko) 2004-12-02
US7022558B2 (en) 2006-04-04

Similar Documents

Publication Publication Date Title
CN100483609C (zh) 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
US6346718B1 (en) Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same
US6326286B1 (en) Method for crystallizing amorphous silicon layer
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US7892955B2 (en) Laser mask and crystallization method using the same
US8207050B2 (en) Laser mask and crystallization method using the same
US7399685B2 (en) Laser beam pattern mask and crystallization method using the same
CN100365763C (zh) 形成结晶半导体层的方法和装置及制造半导体装置的方法
US7816196B2 (en) Laser mask and crystallization method using the same
US20080029769A1 (en) Laser mask and method of crystallization using the same
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
CN102379041A (zh) 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法
CN101038867B (zh) 结晶半导体薄膜的方法
CN101111925A (zh) 用于产生结晶方向受控的多晶硅膜的系统和方法
CN101038868B (zh) 结晶半导体薄膜的方法
CN100573886C (zh) 显示装置
JP2008227445A (ja) 薄膜トランジスタ及び表示装置
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20060512

Address after: Chiba County, Japan

Applicant after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Applicant before: Hitachi, Ltd.

Co-applicant before: Hitachi Displays, Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111213

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111213

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111213

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111213

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba County, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20050202

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Method of manufacturing an active matrix substrate and an image display device using the same

Granted publication date: 20090429

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20211230

CF01 Termination of patent right due to non-payment of annual fee