CN100430910C - 用于向多个信道分配多个来源的系统和方法 - Google Patents

用于向多个信道分配多个来源的系统和方法 Download PDF

Info

Publication number
CN100430910C
CN100430910C CNB2003101240396A CN200310124039A CN100430910C CN 100430910 C CN100430910 C CN 100430910C CN B2003101240396 A CNB2003101240396 A CN B2003101240396A CN 200310124039 A CN200310124039 A CN 200310124039A CN 100430910 C CN100430910 C CN 100430910C
Authority
CN
China
Prior art keywords
source
channel
storage unit
priority
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2003101240396A
Other languages
English (en)
Other versions
CN1517895A (zh
Inventor
李知英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1517895A publication Critical patent/CN1517895A/zh
Application granted granted Critical
Publication of CN100430910C publication Critical patent/CN100430910C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明提供了一种用于向信道传送信号的系统和方法。多个来源提供要传送到信道的输入信号。与所述信道相关联的存储单元存储每个向所述信道传送输入信号的来源的来源标识信息。选择电路按照对选择电路的相应控制输入的状态选择性地通过来自所述多个来源的相应的一个来源的、多个输入信号中的一个，根据与选择电路相关联的来源的来源标识信息来确定每个选择电路的控制输入。查看电路查看选择电路的输出，并且将所通过的输入信号转发到所述信道，以便按照与来源相关联的优先级将输入信号转发到所述信道。用于向多个信道分配多个来源的本发明可以应用于直接存储器访问(DMA)控制器。

Description

用于向多个信道分配多个来源的系统和方法
技术领域
本发明涉及一种用于向多个通信信道分配多个来源的系统和方法。本申请要求享受2003年1月18日在韩国知识产权局提交的韩国专利申请第2003-0003480号和2003年10月21日提交的美国专利申请第10/690,324号的优先权，其内容在此以引用方式被整体包含。
背景技术
一般，在数字网络中的通信系统和诸如处理系统的系统包括多个来源或源器件，它们通过多个通信信道向多个接收机或接收器件传送诸如数据信号的信号。通常，多个来源共享多个信道。由于要避免多个来源通过同一信道同时传送信号，因此已经开发了用于共享信道而不同时传送的技术。一种技术涉及使得来源根据来源的优先级来依次访问信道。
通常，在这些基于优先级的方案中，向每个来源分配优先级值。当多个来源同时请求使用信道时，比较分配给来源的优先级值，选择具有最高优先级值的来源，并且将其分配给对应于那个来源的信道。
图1图解了传统的信道分配系统100的示例。参见图1，用于信道分配的优先级值PR 1～PR N和PR N+1～PR 2N被分别分配给来源Src 1～Src N和Src N+1～Src 2N。当来源Src 1～Src N和Src N+1～Src 2N请求使用信道120和140时，优先级值PR 1～PR N和PR N+1～PR 2N被输入到优先级计算和信道请求来源选择单元110和130。优先级计算和信道请求来源选择单元110和130分别输出来源Src 1～Src N和Src N+1～Src 2N中具有最高优先级的来源信号Ch1_RSID和Ch2_RSID，并且向信道120和140分配来源Ch1_RSID和Ch2_RSID。
在传统系统的结构中，信道被固定在每个来源上。即，图1的上部分所示的来源Src 1～Src N仅仅使用第一信道120，图1的下部分所示的来源SrcN+1～Src 2N仅仅使用第二信道140。因此，当上来源Src 1～Src N试图同时使用两个信道发送数据时，数据发送是不可能的。即，来源Src 1～Src N不能在第二信道140上发送信号，来源Src N+1～Src 2N不能在第一信道120上发送信号。
而且，传统的信道分配系统100只要多个来源请求使用信道，就不可避免地需要诸如优先级计算和信道请求来源选择单元110和130的复杂单元来搜索具有最高优先级值的来源。即，随着请求使用信道的来源的数量增加，比较已排序的优先级值的算术处理步骤需要另外的时间，因此处理时间更长。
图2是详细图解图1的优先级计算和信道请求来源选择单元110的结构的电路图。参见图2，每个来源Src 1～Src N包括寄存器，其中存储了优先级值PR 1～PR N。当来源请求使用信道时，寄存器中存储的对应于每个来源的优先级值彼此比较，并且选择具有最高优先级值的来源。为了执行这个操作，需要比较器22-1、22-2～22-M和240。比较器的大小和数量随着输入来源和寄存器的数量的增加而增加。当随着输入来源Src 1～Src N的数量的增加而增加了比较操作的复杂性时，可以按照所施加的控制时钟的频率来将比较操作划分为几个阶段。
图2图解了一个示例，其中N个来源Src 1～Src N和优先级值PR 1～PR N被输入到M个比较器22-1～22-M。第一比较器22-1～22-M从具有最高优先级的来源输出信号。来自这些来源的信号被存储在寄存器23-1～23-M中。然后，从寄存器23-1～23-M输出的来源的优先级值通过第二比较器240而彼此比较，并且将来自具有最高优先级值的来源的信号输出并存储在寄存器250中。从寄存器250输出的来源信号被编码器260编码，并且被分配给所请求的信道。
图3是图2的优先级计算和信道请求来源选择单元110的操作时序图。参见图3，在输入请求(RS)信号和来源的优先级值(PR)之后，需要一个周期来由第一比较器22-1～22-M执行比较操作。需要再一个周期来由第二比较器240执行比较操作。结果，随着输入来源Src 1～Src N的数量的提高，寄存器的数量和比较操作的数量增加。比较优先级值的算术处理步骤变得更复杂。因此，需要更多的循环时间。即，传统的信道分配系统是无效的系统，其中所需要的电路的数量和复杂性提高，并且需要更多的循环时间。
发明内容
在一个方面，本发明涉及一种用于向信道传送信号的系统和方法。多个来源提供相应多个要传送到信道的输入信号。存储单元与所述信道相关联，并且存储每个向所述信道传送输入信号的来源的来源标识信息。多个选择电路接收多个输入信号。每个选择电路按照对选择电路的相应控制输入的状态选择性地通过来自所述多个来源中相应的一个来源的、多个输入信号中的一个。根据与选择电路相关联的来源的来源标识信息来确定每个选择电路的控制输入。查看电路查看选择电路的输出，并且将所通过的输入信号转发到所述信道，以便按照与来源相关联的优先级将输入信号转发到所述信道。
存储单元可以是寄存器。它可以按照来源访问信道的优先级的顺序存储来源的来源标识信息。例如，最高优先级的来源的来源标识信息可以存储在存储单元的最高有效位。来源标识信息可以按照优先级从存储单元的最高有效位到最低有效位存储在存储单元中。也可以按照优先级从最低有效位到最高有效位来存储所述信息。
查看电路可以以预定的次序查看选择电路的输出。可以通过在存储单元中存储来源的来源标识信息的顺序来确定所述次序。查看电路可以以来源将输入信号转发到信道的优先级的顺序来查看选择电路的输出。
系统可以包括多个信道，来自来源的输入信号能够被转发到所述多个信道上。在这个实施例中，系统包括分别与所述多个信道相关联的多个存储单元。每个存储单元可以存储能够向与该存储单元相关联的信道转发输入信号的来源的来源标识信息。
在一个实施例中，选择电路是多路复用器。多路复用器可以按照来源将输入信号转发到信道的优先级来排序。
来源可以按照预定的顺序施加到选择电路的输入。所述预定的顺序可以取决于来源访问信道的优先级。可以按照所述预定顺序来产生来源标识信息，以便选择电路根据来源访问信道的优先级来选择来源。
系统也包括与信道相关联的信道单元，用于处理与信道相关联的信息。存储单元可以是信道单元的一部分。
在另一个方面，本发明涉及一种向多个信道分配多个来源的系统。多个来源提供相应的多个输入信号，所述多个信道接收输入信号。每个都与一个信道相关联的多个存储单元被适配来存储可以向相关联的信道传送输入信号的每个来源的来源标识信息。对于所述多个信道的每个，多个选择电路接收可以传送到该信道的所述多个输入信号。每个选择电路按照对选择电路的相应控制输入的状态选择性地通过来自能够向信道传送输入信号的、所述多个来源中相应的一个的、多个输入信号中的一个。根据与选择电路相关联的来源的来源标识信息来确定每个选择电路的控制输入。对于多个信道的每个，查看电路查看选择电路的输出，并且将所通过的输入信号转发到所述信道，以便按照与来源相关联的优先级将输入信号转发到所述信道。
可以向一个或多个信道分配一个或多个来源。即，至少一个来源可以在多于一个信道上传送信号。可以通过控制存储单元中的来源标识信息的存储来控制来源向信道的分配。
在另一个方面，本发明涉及直接存储器访问(DMA)控制器，它控制输入信号从输入来源向输出器件的传送。在这个方面，DMA控制器包括多个用于接收输入信号的信道，所述信道连接到输出器件。所述系统也包括多个存储单元，每个存储单元与一个信道相关联，并且每个存储单元被适配来存储可以向关联的信道传送输入信号的每个来源的来源标识信息。对于多个信道中的每个，多个选择电路接收可以被传送到所述信道的多个输入信号。每个选择电路按照选择电路相应的控制输入的状态选择性地通过来自能够向信道传送输入信号的所述多个来源中相应的一个的、多个输入信号中的一个。根据与选择电路相关联的来源的来源标识信息来确定每个选择电路的控制输入。对于多个信道的每个，查看电路查看选择电路的输出，并且将所通过的输入信号转发到所述信道，以便按照与来源相关联的优先级将输入信号转发到所述信道。
本发明的系统提供了相对于现有技术的方案的多个优点。例如，以预定的次序来实现本发明中的优先级查看。这与现有技术中复杂的比较步骤大不相同。因为本发明的预定次序，消除了复杂电路和复杂的优先级比较计算。这使得减小了电路大小和复杂性并且减少了处理时间。
附图说明
通过对附图中图解的本发明的优选实施例的更具体的说明，本发明的上述和其它目的、特点和优点将会变得更加清楚，在附图中，在不同的图中，类似的附图标号总是指示相同的部件。所述附图不必按照比例缩放，相反重点放在说明本发明的原理上。
图1包括传统的信道分配系统的方框图。
图2是详细图解图1的优先级计算和信道请求来源选择单元的结构的电路图。
图3是图2的优先级计算和信道请求来源选择单元的操作时序图。
图4包括按照本发明实施例的用于向预定的信道分配多个来源的系统的示意方框图。
图5包括图4的系统的图解示例的示意方框图。
图6包括图解按照本发明的用于向多个信道分配多个请求来源的方法的流程图。
图7包括本发明的另一个实施例的示意方框图，其中可以向多个信道分配多个来源。
图8包括图7的系统的示意示例的示意方框图。
图9是图解按照本发明的用于向多个信道分配多个请求来源的方法的流程图。
图10包括按照本发明的另一个实施例的具有直接存储器访问(DMA)控制器的系统的示意方框图。
具体实施方式
本发明提供了一种用于向多个信道有效地和动态地分配多个来源的方法和系统。本发明适用于这样的情况，其中用于发送信号的信道的数量小于通过信道发送数据的来源的数量。与现有技术不同，本发明的系统可以不使用分配给每个来源以存储来源的优先级值的寄存器而实现，所述优先级值限定来源对于信道的访问。相反，本发明提供了分配给每个信道的寄存器。按照相关联的来源的优先级，将标识可以使用一个信道的来源的来源标识符(ID)存储在分配给信道或与信道相关联的寄存器中。这消除了复杂的优先级值比较电路和操作的必要。而且，信道更为灵活和动态地使用。
图4包括按照本发明实施例的用于向预定信道分配多个来源的系统500的示意方框图。参见图4，信道单元530包括寄存器550，其中按照优先级存储了预定数量i个使用信道540的输入来源。存储在寄存器550中的来源标识符(RSID)表示连接到端口的来源的顺序，并且被编码以用作标识符。如下所述，以寄存器550中比特位置来表示请求来源ID的优先级值，使得不需要复杂的比较操作。
每个来源ID按照其优先级存储在信道单元530的寄存器550中。于是，当装入寄存器550时，根据其优先级来确定每个来源ID的位置。来源ID连接到信道请求来源选择单元510。信道请求来源选择单元510包括请求来源选择单元(RS选择单元)560和搜索逻辑单元520。RS选择单元560包括选择装置SEL-1、SEL-2、...、SEL-i。选择装置SEL-1到SEL-i可以是多路复用器。将多个来源Src 1～Src N输入到选择装置，并且使用信道单元530的寄存器550中的来源ID RSID-1、RSID-2、RSID-3～RSID-i作为选择装置的选择信号。通过将每个来源ID施加到多路复用器的选择控制输入，使用每个来源ID来选择来自其标识的要传递到其多路复用器的输出的来源的信号。即，当输出被使能时，由多路复用器SEL-2输出例如由RSID-2标识的来源。
来源将输入信号发送到信道请求来源选择单元510。每个输入信号标识将其发送到选择单元510的来源。测试输入信号以确定哪个发送信号的来源具有最高优先级。于是允许那个来源访问所述信道以向所述信道发送信号。因此，这些输入信号起选择信号的作用。当在选择单元510，输入信号与最高优先级来源ID匹配时，选择对应的输入信号并使其通过。其后，向所选择的来源提供对所述信道的访问。
输入了RS选择单元560的输出的搜索逻辑单元520选择具有最高优先级值的来源作为最后的来源ID Ch_RSID，并且向信道540传送信号，从而允许来源使用信道540。在此，RS选择单元560的输出是响应RS选择单元560的选择信号RSID-1、RSID-2和RSID-3～RSID-i而从输入来源Src 1～Src N中选择来同时访问信道540的来源ID。因为按照其优先级来确定信道单元530的寄存器550的来源ID RSID-1、RSID-2和RSID-3～RSID-i的位置，并且RSID-1、RSID-2和RSID-3～RSID-i连接到信道请求来源选择单元510，因此也按照其优先级来确定RS选择单元560的输出。因此，在图4图解的一个实施例中，搜索逻辑单元520可以通过简单地依次搜索而不使用复杂的比较操作来搜索具有最高优先级值的来源。当例如以优先级顺序向寄存器550装入来源ID，将最高优先级来源ID存储在寄存器550的最高有效位，最低优先级来源ID存储在最低有效位时，使用了所述依次搜索。而且，在这种情况下，来源ID以所示的顺序连接到多路复用器的选择输入，使得由搜索逻辑单元520从多路复用器SEL-1到SEL-i按顺序进行的依次搜索将使得最高优先级来源首先访问信道。
可以明白，在寄存器550中的来源ID的存储位置的顺序可以不同。例如，它们可以如下存储，使得最低优先级的来源ID在最高有效位，而最高优先级来源ID在最低有效位。则这种情况下，ID到多路复用器的连接可以反转，以便从SEL-1到SEL-i的搜索使得最高优先级来源首先访问信道。或者，可以如图4所示来连接ID，但是可以颠倒查看序列的顺序。通常，源ID可以以任何期望的顺序存储在寄存器550中。可以相应地控制ID到多路复用器的连接和/或搜索序列，以确保最高优先级来源首先访问信道。这种灵活性也可以允许改变来源的优先级。其完成可以通过改变在寄存器550中来源ID的位置或通过改变在搜索逻辑中的编程以便以任何期望的顺序通过来源信号。
图5是图4的系统的图解示例的示意方框图。对于这个示例，如果假定N＝8、I＝5，并且多个来源Src 1～Src 8的编码值是RSID-1～RSID-8。五个使用信道的输入来源以下面的顺序被存储：RSID-3、RSID-1、RSID-5、RSID-2、RSID-4。当输入来源Src 1、Src 3和Src 8同时试图使用信道时，只有输入来源Src 1和Src 3被响应于RS选择单元660的选择信号RSID-1和RSID-3来选择，并且被施加到搜索逻辑单元620。因为按照寄存器的优先级来确定选择信号RSID-1～RSID-5与RS选择单元660的连接，因此搜索逻辑单元620通过依次搜索来检测选择信号RSID-3的优先级大于选择信号RSID-1的优先级。结果，输入来源Src 3获得对于信道的访问。
图6包括图解用于如上参照图4和5所述向多个信道分配多个请求来源的方法的流程图。参见图6，在步骤410，将数量i个来源ID存储在信道寄存器中。在这种情况下，来源ID按照其优先级存储在寄存器中。在步骤420，输出在i个来源ID中请求使用信道的来源ID。在步骤430，在输出的来源ID中，搜索具有最高优先级值的来源。在步骤440，向作为步骤430的结果的所搜索到的来源分配信道。在完成信道服务后，所述方法回到步骤430进行，并且搜索剩余的具有下一个最高优先级值的来源。
图7包括本发明的另一个实施例的示意方框图，其中可以向多个信道分配多个来源。这个实施例可以应用于存在几个竞争传输信道并存在几个使用这些信道发送数据的发送请求信号(来源)的所有场合中。图4的系统500包括一个信道540，但是本发明也可以应用于图7所示的具有几个信道的系统。
如图7所示，用于向L个信道分配多个来源的系统700包括第一到第L个请求来源选择单元710和730、第一到第L个信道单元750和770。(在图7的示范实施例中和以下，假定L＝2。可以明白本发明适用于任何数量L个信道。)
第一和第二信道单元750和770的每个包括寄存器755和775，其中按照优先级存储了预定数量i和j个输入来源。按照每个信道的特性来确定存储在每个寄存器中的输入来源的数量i和j，即它们彼此相同或不同。图7的请求来源选择单元710和730、搜索逻辑单元720和740和信道单元750和770与图5中所示的本发明的实施例中它们相应的部分具有相同的功能和结构。
与图6的方法和图4和5的系统500和600相反，图7的系统700使用L个信道。这个结构对于需要同时使用几个信道的来源的信道分配很有用。在传统的系统中，信道固定到每个来源。因此，在现有技术中，当连接到一个信道的来源需要使用几个信道同时发送数据时，数据发送是不可能的。例如，参见图1，连接到信道1的来源Src 1和Src 2不能同时发送数据。
但是，在图7所示的本发明的实施例中，在信道和来源Src 1～Src N之间的连接是不固定的。即，多个来源Src 1～Src N中的一个或多个可以被施加到信道请求来源选择单元710和730两者，因此当Src 1～Src N中的一些同时请求使用信道时，如果一些请求的来源被寄存器755和775的来源ID选择，则可以完成通过信道760和780两者的信号发送。
图8是图7的系统的示例的示意方框图。图8的系统900包括请求来源选择单元910和930以及搜索逻辑单元920和940，它们执行与上述的实施例中的它们相应的部分相同的功能。参见图8，对于这个示例，假定N＝10，i＝3，j＝4，并且多个来源Src 1～Src 10的编码值分别是RSID-1～RSID-10。三个使用第一信道的输入来源以如图所示的RSID-1、RSID-8和RSID-6的顺序存储在寄存器955中，四个使用第二信道的输入来源以如图所示的RSID-3、RSID-7、RSID-4和RSID-9的顺序存储在寄存器975中。当输入来源Src 1和Src 3同时试图发送数据时，输入来源Src1通过第一信道发送数据，而输入来源Src 3通过第二信道发送数据。
按照这个实施例，在信道级建立使用信道的来源的优先权值和组合(寄存器配置)，从而，可以在L，即信道的数量的范围内建立用于同时数据发送的来源的组合。
图9是图解如上参照图7和8所述用于向多个信道分配多个请求来源的方法的流程图。在这个示例中，使用两个信道，如图7和8所述。参见图9，在步骤1011，将i个来源ID存储在第一信道提供的寄存器中。在这种情况下，来源ID按照其优先权存储在寄存器中。在步骤1012中，输出i个来源ID中请求使用第一信道的来源ID。在步骤1013，在输出的来源ID中，搜索具有最高优先权值的来源。在步骤1014，将第一信道分配给作为步骤1013的结果的所搜索到的来源。在完成第一信道的服务后，所述方法进行到步骤1013，并且搜索在剩余的来源中具有下一个最高优先权值的来源。表示第二信道的服务的从步骤1021到步骤1024的流程与表示第一信道的服务的从步骤1011到步骤1014的流程相同，因此不再重复对其的描述。
图10包括按照本发明的另一个实施例的具有直接存储器访问(DMA)控制器的系统的示意方框图。参见图10，用于控制数据的直接传送的DMA控制器800包括第一到第L个请求信道来源选择单元810和830以及第一到第L个信道单元850和870。(以下，假定L＝2。)
第一和第二信道单元850和870分别包括寄存器855和875，其中按照优先级存储预定数量i和j个输入来源。(如参照图7所述，按照每个信道的特性来确定在每个寄存器中存储的提供给每个信道的输入来源的数量i和j，因此它们可能相同或不同。)请求信道来源选择单元810和830以及DMA控制器800的信道单元850和870与上面参照图7所述的实施例中的它们的对应部分具有相同的结构和功能。
在本发明的这个方面，来源可以包括通过直接存储器访问(DMA)向外部器件885、890和895发送数据并从外部器件885、890和895接收数据的多个模块。而且，外部器件885、890和895可以是诸如CPU的存储器和处理器。连接到外围总线PERI BUS的来源请求DMA控制器800使用信道860和880，以经由DMA向外部器件885、890和895发送数据并从外部器件885、890和895接收数据。
图10中作为来源示出了通用串行总线(USB)模块、通用异步接收机/发送机(UART)模块、MEDIA模块、SIM模块和MMC模块。但是，存在使用信道发送数据的多种来源。当从多个来源同时请求用于数据发送的请求信号时，DMA控制器800通过考虑优先级来分配与信道数量对应的服务。如图10所示，为了说明，假定来源USB 1、USB 2、...、MEDIA 3 I/O具有诸如ID0、ID 1、...、ID f和ID g的来源ID。而且，假定在第一信道单元850的寄存器855的最高有效位中存储了表示模块MEDIA 0的来源ID IDd，在寄存器855的第三位置中存储了表示模块USB 3的来源ID ID2。而且，假定在第二信道单元870的寄存器875的第四位置中存储了表示模块MEDIA 1的来源ID IDe。如果模块MEDIA 0、USB 3和MEDIA 1同时请求DMA控制器800使用信道来向外部器件发送数据，则请求来源选择单元810的第一选择装置(第一SEL1-1)输出表示模块MEDIA 0的来源ID IDd。第一请求来源选择单元810的第三选择装置(未示出)输出表示模块USB 3的来源ID ID2。第二请求来源选择单元830的第四选择装置(未示出)输出表示模块MEDIA 1的来源ID IDe。
因为在这个实施例中，第一搜索逻辑单元820和第二搜索逻辑单元840依次搜索具有最高优先权值的来源，在第一信道接受模块MEDIA 0的请求，从而进行对MEDIA 0的服务。而且，在第二信道接受模块MEDIA 1的请求，从而进行对MEDIA 1的服务。在第一信道的情况下，如果模块MEDIA 0的服务完成，则进行对模块USB 3的DMA服务。
在传统的DMA控制器的情况下，具有类似功能的诸如MEDIA 0或MEDIA 1的模块使用同一信道。因此，如果模块MEDIA 0和MEDIA 1同时请求使用信道，则信道不能使用。但是在按照本实施例的DMA控制器800的情况下，即使几个模块同时请求数据发送，也可以通过DMA来快速地实现数据发送。另外，可以通过改变在第一和第二信道中的寄存器855和875的值来在任何时间进行模块的组合，使得所述模块灵活地满足同时数据发送。
虽然已经参照本发明的实施例具体示出和说明了本发明，本领域的技术人员应该明白，在不脱离所附的权利要求所限定的本发明的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

Claims (72)

1.一种用于向信道传送信号的系统，包括：
存储单元，与所述信道相关联，用于存储多个来源的来源标识信息；
多个选择电路，用于从所述来源接收输入信号，每个选择电路通过使用每个来源的来源标识信息作为相应的选择信号，选择多个输入信号中的一个；
用于查看选择电路的输出并且将所选择的输入信号转发到所述信道，以便按照与来源相关联的优先级将所述输入信号转发到所述信道的电路。
2.按照权利要求1的系统，其中每个选择电路按照对选择电路的相应的控制输入的状态来选择所选择的输入信号。
3.按照权利要求1的系统，其中存储单元是寄存器。
4.按照权利要求1的系统，其中存储单元以来源访问信道的优先级的顺序存储来源的来源标识信息。
5.按照权利要求1的系统，其中存储单元在存储单元的最高有效位存储最高优先级的来源的来源标识信息。
6.按照权利要求1的系统，其中存储单元按照优先级从存储单元的最高有效位到最低有效位依次存储来源标识信息。
7.按照权利要求1的系统，其中存储单元按照优先级从存储单元的最低有效位到最高有效位依次存储来源标识信息。
8.按照权利要求1的系统，其中所述用于查看的电路以预定的次序查看选择电路的输出。
9.按照权利要求8的系统，其中所述用于查看的电路依次查看选择电路的输出。
10.按照权利要求8的系统，其中以存储单元中存储来源的来源标识信息的顺序来确定所述次序。
11.按照权利要求1的系统，其中所述用于查看的电路以来源将输入信号转发到信道的优先级的顺序来查看选择电路的输出。
12.按照权利要求1的系统，其中系统包括多个信道，来自来源的输入信号能够被转发到所述多个信道上。
13.按照权利要求12的系统，其中还包括分别与所述多个信道相关联的多个存储单元。
14.按照权利要求13的系统，其中每个存储单元存储能够向与该存储单元相关联的信道转发输入信号的来源的来源标识信息。
15.按照权利要求1的系统，其中选择电路是多路复用器。
16.按照权利要求15的系统，其中按照存储单元中存储的来源标识信息的顺序来将多路复用器排序。
17.按照权利要求15的系统，其中按照用于将输入信号转发到所述信道的来源的优先级来将多路复用器排序。
18.按照权利要求1的系统，其中来源按照预定的顺序被施加到选择电路的输入。
19.按照权利要求18的系统，其中所述预定的顺序取决于来源访问信道的优先级。
20.按照权利要求18的系统，其中按照所述预定顺序来产生来源标识信息，以便选择电路根据来源访问信道的优先级来选择来源。
21.按照权利要求1的系统，还包括与所述信道相关联的信道单元，用于处理与所述信道相关的信息。
22.按照权利要求21的系统，其中存储单元是信道单元的一部分。
23.一种向多个信道分配多个来源的系统，包括：
多个存储单元，每个存储单元与一个信道相关联，每个存储单元被适配来存储可以向所关联的信道传送输入信号的每个来源的来源标识信息；
对于所述多个信道中的每一个，多个选择电路，用于从来源接收输入信号，每个选择电路通过使用每个来源的来源标识信息作为相应的选择信号，选择多个输入信号中的一个；
对于多个信道中的每一个，查看选择电路的输出并且将所选择的输入信号转发到所述信道，以便按照与来源相关联的优先级将所述输入信号转发到所述信道的电路。
24.按照权利要求23的系统，其中每个选择电路按照对选择电路的相应的控制输入的状态来选择所选择的输入信号。
25.按照权利要求23的系统，其中向一个或多个信道分配一个或多个来源。
26.按照权利要求25的系统，其中通过控制存储单元中的来源标识信息的存储，来控制来源向信道的分配。
27.按照权利要求23的系统，其中存储单元是寄存器。
28.按照权利要求23的系统，其中每个存储单元以来源访问相关联信道的优先级的顺序存储来源的来源标识信息。
29.按照权利要求23的系统，其中选择电路是多路复用器。
30.按照权利要求29的系统，其中按照在存储单元中存储的来源标识信息的顺序来将多路复用器排序。
31.按照权利要求29的系统，其中按照来源将输入信号转发到所述信道的优先级来将多路复用器排序。
32.按照权利要求23的系统，其中来源按照预定的顺序施加到选择电路的输入。
33.按照权利要求32的系统，其中所述预定的顺序取决于来源访问信道的优先级。
34.按照权利要求32的系统，其中按照所述预定顺序来产生来源标识信息，以便选择电路根据来源访问信道的优先级来选择来源。
35.按照权利要求23的系统，还包括分别与多个信道相关联的多个信道单元，用于处理与所述信道相关的信息，其中每个信道与一个信道单元相关联。
36.按照权利要求35的系统，其中每个存储单元是一个信道单元的部分。
37.一种直接存储器访问DMA控制器，用于控制信号从输入来源向输出器件的传送，多个信道连接到所述输出器件，所述DMA控制器包括：
多个存储单元，每个存储单元与所述信道之一相关联，每个存储单元被适配来存储可以向相关联的信道传送输入信号的每个来源的来源标识信息；
对于所述多个信道中的每一个，多个选择电路，用于从来源接收输入信号，每个选择电路通过使用每个来源的来源标识信息作为相应的选择信号，选择所述多个输入信号中的一个；
对于多个信道中的每一个，查看选择电路的输出并且将所选择的输入信号转发到所述信道，以便按照与来源相关联的优先级将所述输入信号转发到所述信道的电路。
38.按照权利要求37的DMA控制器，其中每个选择电路按照对选择电路的相应的控制输入的状态来选择所选择的输入信号。
39.按照权利要求37的DMA控制器，其中向一个或多个信道分配一个或多个来源。
40.按照权利要求37的DMA控制器，其中通过控制在存储单元中的来源标识信息的存储，来控制来源向信道的分配。
41.按照权利要求37的DMA控制器，其中存储单元是寄存器。
42.按照权利要求37的DMA控制器，其中每个存储单元以来源访问相关联信道的优先级的顺序存储来源的来源标识信息。
43.按照权利要求37的DMA控制器，其中选择电路是多路复用器。
44.按照权利要求43的DMA控制器，其中按照存储单元中存储的来源标识信息的顺序来将多路复用器排序。
45.按照权利要求43的DMA控制器，其中按照来源将输入信号转发到所述信道的优先级来将多路复用器排序。
46.按照权利要求37的DMA控制器，其中来源按照预定的顺序施加到选择电路的输入。
47.按照权利要求46的DMA控制器，其中所述预定的顺序取决于来源访问信道的优先级。
48.按照权利要求46的DMA控制器，其中按照所述预定顺序来产生来源标识信息，以便选择电路根据来源访问信道的优先级来选择来源。
49.按照权利要求37的DMA控制器，还包括分别与所述多个信道相关联的多个信道单元，用于处理与所述信道相关的信息，其中每个信道与一个信道单元相关联。
50.按照权利要求49的DMA控制器，其中每个存储单元是一个信道单元的一部分。
51.一种向信道传送信号的方法，包括：
在与所述信道相关联的存储单元中存储多个来源的来源标识信息；
提供多个选择电路，用于从所述来源接收输入信号，每个选择电路通过使用每个来源的来源标识信息作为相应的选择信号，选择多个输入信号的一个；
用查看电路，查看选择电路的输出，并且将所选择的输入信号转发到所述信道，以便按照与来源相关联的优先级将所述输入信号转发到所述信道。
52.按照权利要求51的方法，其中每个选择电路按照对选择电路的相应的控制输入的状态来选择所选择的输入信号。
53.按照权利要求51的方法，其中存储单元是寄存器。
54.按照权利要求51的方法，其中存储单元以来源访问信道的优先级的顺序存储来源的来源标识信息。
55.按照权利要求51的方法，其中存储单元在存储单元的最高有效位存储最高优先级的来源的来源标识信息。
56.按照权利要求51的方法，其中存储单元按照优先级从存储单元的最高有效位到最低有效位依次存储来源标识信息。
57.按照权利要求51的方法，其中存储单元按照优先级从存储单元的最低有效位到最高有效位依次存储来源标识信息。
58.按照权利要求51的方法，其中所述用于查看的电路以预定的次序查看选择电路的输出。
59.按照权利要求58的方法，其中所述用于查看的电路依次查看选择电路的输出。
60.按照权利要求58的方法，其中以存储单元中存储来源的来源标识信息的顺序来确定所述次序。
61.按照权利要求51的方法，其中查看电路以来源将输入信号转发到信道的优先级的顺序来查看选择电路的输出。
62.按照权利要求51的方法，其中所述通信系统包括多个信道，来自来源的输入信号能够被转发到所述多个信道上。
63.按照权利要求62的方法，还包括提供分别与所述多个信道相关联的多个存储单元。
64.按照权利要求63的方法，其中每个存储单元存储能够向与该存储单元相关联的信道转发输入信号的来源的来源标识信息。
65.按照权利要求51的方法，其中选择电路是多路复用器。
66.按照权利要求65的方法，其中按照存储单元中存储的来源标识信息的顺序来将多路复用器排序。
67.按照权利要求65的方法，其中按照来源将输入信号转发到所述信道的优先级来将多路复用器排序。
68.按照权利要求51的方法，其中来源按照预定的顺序施加到选择电路的输入。
69.按照权利要求68的方法，其中所述预定的顺序取决于来源访问信道的优先级。
70.按照权利要求68的方法，其中按照所述预定顺序来产生来源标识信息，以便选择电路根据来源访问信道的优先级来选择来源。
71.按照权利要求51的方法，还包括与所述信道相关联的信道单元，用于处理与所述信道相关的信息。
72.按照权利要求71的方法，其中存储单元是信道单元的一部分。
CNB2003101240396A 2003-01-18 2003-12-31 用于向多个信道分配多个来源的系统和方法 Expired - Lifetime CN100430910C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2003-0003480A KR100532416B1 (ko) 2003-01-18 2003-01-18 다중 소스의 다중 채널로의 할당 방법 및 시스템
KR3480/2003 2003-01-18
KR3480/03 2003-01-18
KR10/690,324 2003-10-21
US10/690,324 US7760768B2 (en) 2003-01-18 2003-10-21 System and method for allocating a plurality of sources to a plurality of channels

Publications (2)

Publication Number Publication Date
CN1517895A CN1517895A (zh) 2004-08-04
CN100430910C true CN100430910C (zh) 2008-11-05

Family

ID=32709908

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101240396A Expired - Lifetime CN100430910C (zh) 2003-01-18 2003-12-31 用于向多个信道分配多个来源的系统和方法

Country Status (6)

Country Link
US (1) US7760768B2 (zh)
EP (1) EP1439467B1 (zh)
JP (1) JP4662723B2 (zh)
KR (1) KR100532416B1 (zh)
CN (1) CN100430910C (zh)
DE (1) DE60331133D1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397774B1 (en) * 2003-05-23 2008-07-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Downlink data multiplexer
JP4259486B2 (ja) * 2005-03-08 2009-04-30 セイコーエプソン株式会社 映像ソースの探索支援方法、当該探索支援方法を用いた映像表示装置、プロジェクタ
US20080240147A1 (en) * 2007-03-29 2008-10-02 Chunming Qiao Media Access Control (MAC) for low-cost, low power sensor networks
US8775587B2 (en) * 2007-05-18 2014-07-08 International Business Machines Corporation Physical network interface selection to minimize contention with operating system critical storage operations
US8095700B2 (en) * 2009-05-15 2012-01-10 Lsi Corporation Controller and method for statistical allocation of multichannel direct memory access bandwidth
US7996586B2 (en) * 2009-07-24 2011-08-09 Via Technologies, Inc. USB port for employing a plurality of selectable data transmission priority rules
US8314807B2 (en) 2010-09-16 2012-11-20 Apple Inc. Memory controller with QoS-aware scheduling
US8631213B2 (en) 2010-09-16 2014-01-14 Apple Inc. Dynamic QoS upgrading
CN103064808A (zh) * 2011-10-24 2013-04-24 北京强度环境研究所 优先级可调多通道dma控制器
US8954492B1 (en) * 2011-11-30 2015-02-10 F5 Networks, Inc. Methods for inlining content externally referenced in a web page prior to providing the web page to a requestor and devices thereof
US9053058B2 (en) 2012-12-20 2015-06-09 Apple Inc. QoS inband upgrade
US9229896B2 (en) 2012-12-21 2016-01-05 Apple Inc. Systems and methods for maintaining an order of read and write transactions in a computing system
US11838851B1 (en) 2014-07-15 2023-12-05 F5, Inc. Methods for managing L7 traffic classification and devices thereof
US10182013B1 (en) 2014-12-01 2019-01-15 F5 Networks, Inc. Methods for managing progressive image delivery and devices thereof
US11895138B1 (en) 2015-02-02 2024-02-06 F5, Inc. Methods for improving web scanner accuracy and devices thereof
US10773049B2 (en) 2016-06-21 2020-09-15 Ventec Life Systems, Inc. Cough-assist systems with humidifier bypass
CN106603214B (zh) * 2016-12-14 2019-12-27 北京无线天利移动信息技术股份有限公司 一种数据传输方法及装置
US11222258B2 (en) 2020-03-27 2022-01-11 Google Llc Load balancing for memory channel controllers
CN113296061A (zh) * 2021-05-19 2021-08-24 北京无线电测量研究所 一种同步脉冲信号的传输方法、系统和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162785A (zh) * 1995-12-30 1997-10-22 三星电子株式会社 存储器直接存取控制设备
CN1337628A (zh) * 2000-08-11 2002-02-27 三星电子株式会社 总线系统
CN1387645A (zh) * 1999-11-05 2002-12-25 模拟装置公司 通讯处理器的总线结构和共享总线判优方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313160A (en) * 1976-08-17 1982-01-26 Computer Automation, Inc. Distributed input/output controller system
JPS63226151A (ja) 1986-10-15 1988-09-20 Fujitsu Ltd 多重パケット通信システム
JPS63142939U (zh) * 1987-03-12 1988-09-20
US5303382A (en) 1989-09-21 1994-04-12 Digital Equipment Corporation Arbiter with programmable dynamic request prioritization
JPH04154345A (ja) * 1990-10-18 1992-05-27 Nec Corp 優先処理システム
JPH0535653A (ja) 1991-07-30 1993-02-12 Toshiba Corp Ｄｍａ制御方式
US5805927A (en) * 1994-01-28 1998-09-08 Apple Computer, Inc. Direct memory access channel architecture and method for reception of network information
US5982459A (en) * 1995-05-31 1999-11-09 8×8, Inc. Integrated multimedia communications processor and codec
FR2737636B1 (fr) * 1995-08-03 1997-10-17 Sgs Thomson Microelectronics Dispositif de transfert de donnees binaires entre un multiplex par division du temps et une memoire
JPH09139757A (ja) 1995-11-13 1997-05-27 Fujitsu Ltd 競合データ処理回路
US5892766A (en) * 1996-02-22 1999-04-06 Fujitsu, Ltd. Method and apparatus for coordinating access to an output of a routing device in a packet switching network
US6006286A (en) * 1996-04-26 1999-12-21 Texas Instruments Incorporated System for controlling data packet transfers by associating plurality of data packet transfer control instructions in packet control list including plurality of related logical functions
JPH1040211A (ja) * 1996-04-30 1998-02-13 Texas Instr Inc <Ti> パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにｄｍａチャンネル回路
US5991817A (en) * 1996-09-06 1999-11-23 Cisco Systems, Inc. Apparatus and method for a network router
US6249520B1 (en) * 1997-10-24 2001-06-19 Compaq Computer Corporation High-performance non-blocking switch with multiple channel ordering constraints
US6188699B1 (en) * 1997-12-11 2001-02-13 Pmc-Sierra Ltd. Multi-channel encoder/decoder
US6201793B1 (en) * 1998-03-16 2001-03-13 Lucent Technologies Packet delay estimation in high speed packet switches
JPH11284692A (ja) 1998-03-31 1999-10-15 Anritsu Corp 伝送装置の警報収集装置
US6226338B1 (en) * 1998-06-18 2001-05-01 Lsi Logic Corporation Multiple channel data communication buffer with single transmit and receive memories
US7016337B1 (en) * 1999-03-02 2006-03-21 Cisco Technology, Inc. System and method for multiple channel statistical re-multiplexing
US7593433B1 (en) * 1999-03-02 2009-09-22 Cisco Technology, Inc. System and method for multiple channel statistical re-multiplexing
EP1059588A1 (en) 1999-06-09 2000-12-13 Texas Instruments Incorporated Multi-channel dma with request scheduling
DE69924475T2 (de) * 1999-06-09 2006-02-16 Texas Instruments Inc., Dallas Multikanal-DMA mit Datenverkehrplanung auf die Ausgänge
GB9919208D0 (en) 1999-08-13 1999-10-20 Sgs Thomson Microelectronics An arbiter and a method of arbitrating
JP2001273248A (ja) 2000-03-24 2001-10-05 Canon Inc バス制御装置及びその制御方法
JP2002091901A (ja) 2000-09-18 2002-03-29 Nec Eng Ltd プライオリティエンコーダ
US6782441B1 (en) 2000-10-26 2004-08-24 Sun Microsystems, Inc. Arbitration method and apparatus
US6809944B2 (en) * 2002-12-30 2004-10-26 Micron Technology, Inc. CAM with automatic next free address pointer
US7240129B2 (en) * 2004-02-25 2007-07-03 Analog Devices, Inc. DMA controller having programmable channel priority
JP4434973B2 (ja) * 2005-01-24 2010-03-17 株式会社東芝 映像表示装置、映像合成配信装置、プログラム、システム及び方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1162785A (zh) * 1995-12-30 1997-10-22 三星电子株式会社 存储器直接存取控制设备
CN1387645A (zh) * 1999-11-05 2002-12-25 模拟装置公司 通讯处理器的总线结构和共享总线判优方法
CN1337628A (zh) * 2000-08-11 2002-02-27 三星电子株式会社 总线系统

Also Published As

Publication number Publication date
EP1439467A1 (en) 2004-07-21
JP2004229287A (ja) 2004-08-12
CN1517895A (zh) 2004-08-04
KR20040066424A (ko) 2004-07-27
EP1439467B1 (en) 2010-01-27
US20040141516A1 (en) 2004-07-22
JP4662723B2 (ja) 2011-03-30
US7760768B2 (en) 2010-07-20
KR100532416B1 (ko) 2005-11-30
DE60331133D1 (de) 2010-03-18

Similar Documents

Publication Publication Date Title
CN100430910C (zh) 用于向多个信道分配多个来源的系统和方法
US6381293B1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US4814974A (en) Programmable memory-based arbitration system for implementing fixed and flexible priority arrangements
US6914954B2 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US4930065A (en) Automatic data channels for a computer system
CN100583068C (zh) 用于中断源信号分配的装置和方法
US6999457B2 (en) Arbiter circuit and method of carrying out arbitration
US20060195639A1 (en) System and method for dynamically allocating inter integrated circuits addresses to multiple slaves
KR20010023734A (ko) 실시간 다이내믹 대역폭 할당을 갖는 완전히 파이프라인된 고정 대기 통신 시스템
JP3285629B2 (ja) 同期処理方法及び同期処理装置
US6279098B1 (en) Method of and apparatus for serial dynamic system partitioning
CN100365602C (zh) 实现多个主动装置对单一总线上从动装置进行存取的设备
CN101299207A (zh) 微处理器系统总线与微处理器接口总线转换装置及方法
US6061756A (en) Computer system which performs intelligent byte slicing/data packing on a multi-byte wide bus
CN111274193A (zh) 数据处理装置及方法
US20060020721A1 (en) Configurable ping-pong buffers for USB buffer descriptor tables
US7058742B2 (en) Method and apparatus for arbitrating common bus by using urgent channel
US7111105B2 (en) System to optimally order cycles originating from a single physical link
CN111260046A (zh) 运算方法、装置及相关产品
CN111258641A (zh) 运算方法、装置及相关产品
CN112740192B (zh) 大数据运算加速系统及数据传输方法
US5099476A (en) Computer system with distributed content-addressable memory
US4484309A (en) Magnetic bubble memory device
US20200167162A1 (en) Information processing system and method for controlling information processing system
US5255380A (en) Computer system with distributed RAM memory modules designed for CITO transmission

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20081105

CX01 Expiry of patent term