CN100419961C - 用于通过不规则表面注入的方法 - Google Patents
用于通过不规则表面注入的方法 Download PDFInfo
- Publication number
- CN100419961C CN100419961C CNB2004800197230A CN200480019723A CN100419961C CN 100419961 C CN100419961 C CN 100419961C CN B2004800197230 A CNB2004800197230 A CN B2004800197230A CN 200480019723 A CN200480019723 A CN 200480019723A CN 100419961 C CN100419961 C CN 100419961C
- Authority
- CN
- China
- Prior art keywords
- layer
- irregular surface
- injection
- depth
- coat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000002513 implantation Methods 0.000 title claims abstract description 5
- 230000001788 irregular Effects 0.000 title claims description 40
- 239000000463 material Substances 0.000 claims description 42
- 238000002347 injection Methods 0.000 claims description 39
- 239000007924 injection Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 230000003313 weakening effect Effects 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 5
- 239000010432 diamond Substances 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 8
- 229910052799 carbon Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- ORILYTVJVMAKLC-UHFFFAOYSA-N adamantane Chemical compound C1C(C2)CC3CC1CC2C3 ORILYTVJVMAKLC-UHFFFAOYSA-N 0.000 description 1
- 229910001573 adamantine Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Polishing Bodies And Polishing Tools (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种在晶片中注入的方法，该晶片包括具有不规则表面的至少一层，由此通过所述不规则表面进行注入。本发明的特征在于，为了增加注入深度的均匀性，在注入步骤之前，进行涂覆步骤，包括用涂覆层涂覆不规则表面。
Description
技术领域
本发明涉及对选自于半导体的材料制成的晶片的处理，尤其是对应用于电子、微电子和光电子中的晶片的处理。
更确切地，本发明涉及在包括至少一个具有不规则表面的层的晶片中注入的方法，所述注入经过所述不规则表面。
背景技术
为了获得多种效果而在选自半导体的材料的晶片中执行注入方法是公知的。
例如，可以期望的是，通过注入在晶片的厚度中增加弱化区。
因此SmartCut
处理采用这种注入来产生弱化区。
在Jean-Pierre Colinge的第2版，由Kluwer Academic出版社出版的，第50到51页的“Silicon-On-Insulator Technology：Materials to VLSI”中将可以找到对SmartCut
处理的概括描述。
如果该目的是在晶片的厚度中产生弱化区(例如在SmartCut
处理的前后)，则通常所期望的是通过保持基本上在同一平面使所述区规则。
更通常地，在很多注入应用中，期望以下面方式完成注入，以规则分布地在晶片厚度中分布注入的物质，在晶片表面的平均水平底下具有相同的注入深度。
然而，通过不规则表面的注入扰乱了这些物质的注入深度的均匀性。
在图1中示出了这种效果。
该图描述了通过具有不规则表面120的材料层12以及通过在其上存在层12的衬底11的一部分在晶片10中注入物质。
应当指出的是，在该文本中术语“不规则表面”应当理解为意味着具有大于几埃级的值的均方根粗糙度和平面度的表面。
相反，在本文本中，如果它的粗糙度小于这个值，则该表面将被认为是规则的。
已经发现，因为表面120在性质上是不规则的，所以注入深度(用线13表示)也是不规则的。
这就构成了缺陷。
发明内容
本发明的目的是缓和这种缺陷。
为了实现该目的，本发明提出了在晶片中注入的方法，该晶片包括至少一个具有不规则表面的层，所述注入经过所述不规则表面，其特征在于该方法包括，在注入步骤之前，为了增加注入深度的均匀性用涂覆层涂覆所述不规则层的步骤。
附图说明
参考附图，通过阅读所给的本发明的下述描述，本发明的其它方面、目的和优点将变得显而易见，其中：
图1描述了通过具有不规则表面的材料层以及通过在其上存在层的衬底的一部分在晶片中注入物质的效果；
图2描述了在注入之前产生涂覆层对注入深度的均匀性的影响；
图3显示了涂覆层的厚度和该涂覆层的平面化对局部注入深度影响的仿真结果；以及
图4是表示氢注入的多种材料的注入深度系数的差异的曲线。
具体实施方式
图2表示在衬底层21上包括具有不规则表面220的层22的晶片20。
该图表示层25涂覆不规则表面220。
层22例如可以是由CVD金刚石、Si3N4、AIN或者多晶材料(比如尤其是多晶硅)制成的。
这些材料是粗糙的。例如，它们可以用在SOI(绝缘体上硅)型的晶片上，例如来改善这种晶片的导热特性。
由此可以期望构成这种晶片的绝缘层，不是由SiO2(其导热特性不好)而是由具有高热导率的一种或者多种材料构成，例如金刚石或者Si3N4。
通常通过外延生长获得这种材料层。然而，这种外延生长的表面是不规则的。
层22的材料通常是具有高硬度(例如在金刚石的情形中)的材料或者当它是非均质的时(多晶材料)是难以抛光成均匀的材料，由此难以抛光或者通常的平面化。
特别地，它可以是昂贵的材料，用这种材料可以期望尽可能的最小化材料的任何损失。
通过在衬底的层21的平面上沉积可能已经获得了层22。
例如使用CVD(化学气相沉积)技术可以完成这种沉积。
应当指出的是，因此层22是这样的层，其表面220确实是不规则的，但是其与衬底21接触的另一表面221本身是平面。
接收沉积层22的衬底21的表面实际上本身是平面。
在该图中所示的本发明的实施方法中，晶片20是由多个层(在这种情况中，层22+衬底21)构成的多层晶片。
然而，应当注意的是，能够实施本发明，以便在具有不规则表面的单层晶片中，或者在具有不规则表面的层内部以及在多层晶片的上面或中间完成均匀的注入。
回到图2表示的实施本发明的方法，因此，晶片20包括下面的层22、称为衬底的层21。
在实施本发明的该方法中，进行注入，使其通过具有不规则表面的层22，以便在衬底21的厚度上形成对应于注入的物质的最大浓度的区域23。
在注入之前已经将涂覆层添加到晶片20上。
尤其是，这可以通过沉积涂覆层25的材料来产生。
应当注意的是涂覆层25的表面250是平面。
特别地，这可以通过完成对该表面250的处理来实现。
因此，这种处理可以包括平面化处理，例如包括抛光操作。
在图2中可以看出的是，区域23比图1中的区域13更规则。
在注入步骤之前，通过具有平坦表面的层涂覆层22的不规则表面的事实意味着，之后执行的注入具有基本上改善了均匀性的注入深度。
在产生对应于具有注入物质的最大浓度的区域23的弱化区的前后，通过注入由此可以产生规则的弱化区23，同时通过不规则表面的层22完成该注入。该操作可以是优选的，尤其是在用于执行SmartCut
处理的实施本发明的前后。
由此可以在SmartCut处理的前后执行本发明。在这种情形中，在注入之后执行下述的主要步骤：
·将硬化剂粘接到表面250；
·在区域23中连接衬底21；和
·任意地，处理由此产生在该区域23中的自由表面。
应当提到的是，在这种情形中，在粘接之前可以在表面250和硬化剂之间插入薄的导电绝缘膜。
这可以通过例如在表面250上沉积例如由SiO2构成的导电绝缘膜完成。
在这种情形中，层25和强加在其上的附加膜的组合可以当作涂覆层。
在注入之前，上述的薄绝缘膜可以沉积在已经存在于表面220的上部的涂覆材料上，以这种方式，所述薄膜然后形成层25的一部分(在这点上参见图3所述的情形)。
通常，涂覆层25可以由多种材料层构成。将在下文中的后面描述这个方面。
在本发明的应用中，使用SmartCut处理，衬底21可以由单晶硅构成。这还可以是用于本发明的其它应用的情形。
可以用氢和/或氦来执行该注入。如果本发明用于实施SmartCut
处理这是特殊情形。
图3描述了涂覆层的厚度和该涂覆层的平面化对局部注入深度的影响。
该层代表四个局部注入条件，注入深度通过涂覆层25和通过具有不规则表面的层22进入到衬底21的厚度(这些附图标记21、22、25对应图2中所示的多个层)。
这些结果来自于本申请人进行的仿真。
在这些仿真中：
·层21具有单晶硅的特性；
·层22具有碳的特性，并由此对应着具有不规则表面的层(碳对应于金刚石)；
·层25由两层构成；
涂覆硅层的SiO2层，
图3所示的四个仿真对应于四个氢注入条件：
·情形1对应于2000埃的碳厚度，用2000埃的硅和1000埃的SiO2涂覆。在这种情形中，衬底21的硅中的注入深度是1170埃；
·情形2对应于1000埃的碳厚度，用2000埃的硅和1000埃的SiO2涂覆。在这种情形中，衬底21的硅中的注入深度是2793埃；
·情形3对应于2000埃的碳厚度，用1000埃的硅和1000埃的SiO2涂覆。在这种情形中，衬底21的硅中的注入深度是2283埃；和
·情形4对应于1000埃的碳厚度，用1000埃的硅和1000埃的SiO2涂覆。在这种情形中，衬底21的硅中的注入深度是3865埃。
应当指出的是，在四种情形中注入条件(剂量、能量等)是相同的。
这些结果说明了许多效果：
·首先，从不规则表面开始，当通过具有不规则表面的层22的表面以及通过涂覆层进行注入时，不仅再现了层22的不规则，而且甚至扩大了不规则，其中该涂覆层对于该表面上的多个点是相同的。这被示出：
·其次，在起始于层22的不规则表面的情况下，通过平面化涂覆层25，注入深度中的差异被足够充分的减小；
由此将可以理解的是，为了最小化由层22的厚度差异所产生的注入深度的差异，平面化涂覆是特别优选的。
应当指出的是，根据实现本发明的替换方法，可以在晶片上的多个点上局部地改变涂覆层25的厚度，以便于为了进一步增加它的均匀性，从而可选择地改变注入深度。
在沉积该层的同时或者通过随后的处理(选择性的化学刻蚀或者平面化等)可以实现对涂覆层25的厚度的这种局部改变。
参考图3已经描述了本发明的实施，用来涂覆基于Si和SiO2的层25。
将可以看出的是，用于这种涂覆层的材料的特性还可以影响注入厚度中的差异。
因此，图4描述了将氢注入到多种材料中的作为注入能量(在x轴上标出的以kev表示的注入能量)的函数的平均注入深度(在y轴上标出以埃表示的Rp
)。
该图表示，对于相同的注入条件，根据注入材料的特性平均注入深度不同。
因此，每种材料可以注入深度系数比(specific)为特征。
因此，图4描述了可以按照该系数的降序分类下述的材料(也就是说对于相同的注入条件，具有较高系数的材料将对应于较大的注入深度)：
·SiO2
·Si
·锗
·碳(金刚石)
·氧化铝
在本发明的上下文中可以有利地使用注入深度系数中的这些差异。
这是因为申请人已经表明通过涂覆由一种或者多种材料构成的层25可以改善注入的均匀性，其中每种材料具有与有不规则表面的层22的材料的注入深度系数尽可能接近的注入深度系数。
用这种层25涂覆并平面化该涂覆层(优选通过包括抛光步骤)产生用来最小化注入深度中的差异的最佳条件，该注入深度中的差异是在层22的厚度中产生的。
在这种情形中，沉积由层22和25叠加构成的“整体层”。该整体层具有恒定的厚度(因为平面化)和尽可能均匀的注入深度系数。
应当指出的是，还可以以这种方式在层25内组合多个不同材料的层，这些多种材料的注入深度系数的平均值对应于被涂覆的不规则层22的注入深度系数的值。
可以通过构成层25的多个层的各个厚度来加权上述的“平均值”。
Claims (12)
1. 一种在晶片中注入的方法，该晶片包括至少一个具有不规则表面的层，所述注入经过所述不规则表面，其特征在于该注入的目的是形成对应于弱化区的注入物质的最大浓度的区域，以及特征在于该方法包括，在注入步骤之前，为了增加注入深度的均匀性用具有平坦表面的涂覆层涂覆所述不规则表面的步骤。
2. 如权利要求1所述的方法，其特征在于：
该晶片是包括至少一个衬底和所述具有不规则表面的层的多层晶片。
3. 如权利要求1所述的方法，其特征在于：
执行注入使得通过具有不规则表面的层。
4. 如权利要求1所述的方法，其特征在于：
涂覆层沉积在所述不规则表面上。
5. 如权利要求1所述的方法，其特征在于：
选择涂覆材料的特性，以便增加注入深度的均匀性。
6. 如权利要求5所述的方法，其特征在于：
选择涂覆材料，使得具有不规则表面的层的材料的注入深度系数和涂覆材料的注入深度系数之间的差异最小化。
7. 如权利要求1所述的方法，其特征在于：
在涂覆步骤中，执行对涂覆层的表面的处理。
8. 如权利要求7所述的方法，其特征在于：
所述处理是平面化处理。
9. 如权利要求8所述的方法，其特征在于：
所述处理包括抛光操作。
10. 如权利要求1所述的方法，其特征在于：
用氢和/或氦执行该平面化。
11. 如权利要求1所述的方法，其特征在于：
在注入之后进行SmartCut
处理。
12. 如权利要求1所述的方法，其特征在于：
具有不规则表面的材料层由下述的一种材料构成：金刚石、Si3N4、AlN、多晶硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR03/08462 | 2003-07-10 | ||
| FR0308462A FR2857503B1 (fr) | 2003-07-10 | 2003-07-10 | Procede d'implantation au travers d'une surface irreguliere |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1820354A CN1820354A (zh) | 2006-08-16 |
| CN100419961C true CN100419961C (zh) | 2008-09-17 |
Family
ID=33522937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800197230A Expired - Fee Related CN100419961C (zh) | 2003-07-10 | 2004-07-12 | 用于通过不规则表面注入的方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7018913B2 (zh) |
| EP (1) | EP1644969B1 (zh) |
| JP (1) | JP4381416B2 (zh) |
| KR (1) | KR100751628B1 (zh) |
| CN (1) | CN100419961C (zh) |
| AT (1) | ATE467904T1 (zh) |
| DE (1) | DE602004027138D1 (zh) |
| FR (1) | FR2857503B1 (zh) |
| WO (1) | WO2005008756A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1858071A1 (en) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer |
| US8088672B2 (en) | 2008-06-20 | 2012-01-03 | Tien-Hsi Lee | Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer |
| WO2012170027A1 (en) * | 2011-06-09 | 2012-12-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for producing a field effect transistor with implantation through the spacers |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04168764A (ja) * | 1990-11-01 | 1992-06-16 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6274439B1 (en) * | 1997-02-06 | 2001-08-14 | Nec Corporation | Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings |
| US6326279B1 (en) * | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| WO2002043124A2 (fr) * | 2000-11-27 | 2002-05-30 | S.O.I.Tec Silicon On Insulator Technologies | Procede de fabrication d'un substrat contenant une couche mince sur un support et substrat obtenu par ce procede |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996015550A1 (en) * | 1994-11-10 | 1996-05-23 | Lawrence Semiconductor Research Laboratory, Inc. | Silicon-germanium-carbon compositions and processes thereof |
| KR100304161B1 (ko) * | 1996-12-18 | 2001-11-30 | 미다라이 후지오 | 반도체부재의제조방법 |
-
2003
- 2003-07-10 FR FR0308462A patent/FR2857503B1/fr not_active Expired - Fee Related
-
2004
- 2004-05-05 US US10/840,599 patent/US7018913B2/en not_active Expired - Lifetime
- 2004-07-12 WO PCT/FR2004/001826 patent/WO2005008756A1/fr active Search and Examination
- 2004-07-12 JP JP2006518307A patent/JP4381416B2/ja active Active
- 2004-07-12 DE DE602004027138T patent/DE602004027138D1/de active Active
- 2004-07-12 EP EP04767657A patent/EP1644969B1/fr not_active Not-in-force
- 2004-07-12 CN CNB2004800197230A patent/CN100419961C/zh not_active Expired - Fee Related
- 2004-07-12 AT AT04767657T patent/ATE467904T1/de not_active IP Right Cessation
- 2004-07-12 KR KR1020067000528A patent/KR100751628B1/ko active IP Right Grant
-
2005
- 2005-10-31 US US11/261,785 patent/US7265435B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04168764A (ja) * | 1990-11-01 | 1992-06-16 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US6274439B1 (en) * | 1997-02-06 | 2001-08-14 | Nec Corporation | Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings |
| US6326279B1 (en) * | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| WO2002043124A2 (fr) * | 2000-11-27 | 2002-05-30 | S.O.I.Tec Silicon On Insulator Technologies | Procede de fabrication d'un substrat contenant une couche mince sur un support et substrat obtenu par ce procede |
Also Published As
| Publication number | Publication date |
|---|---|
| US7265435B2 (en) | 2007-09-04 |
| WO2005008756A1 (fr) | 2005-01-27 |
| FR2857503A1 (fr) | 2005-01-14 |
| US20050009348A1 (en) | 2005-01-13 |
| EP1644969B1 (fr) | 2010-05-12 |
| KR20060029684A (ko) | 2006-04-06 |
| ATE467904T1 (de) | 2010-05-15 |
| US7018913B2 (en) | 2006-03-28 |
| CN1820354A (zh) | 2006-08-16 |
| DE602004027138D1 (de) | 2010-06-24 |
| JP4381416B2 (ja) | 2009-12-09 |
| US20060051944A1 (en) | 2006-03-09 |
| EP1644969A1 (fr) | 2006-04-12 |
| JP2007525823A (ja) | 2007-09-06 |
| KR100751628B1 (ko) | 2007-08-22 |
| FR2857503B1 (fr) | 2005-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6991995B2 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
| US10985049B2 (en) | Manufacturing method of smoothing a semiconductor surface | |
| JP5271279B2 (ja) | 高熱消散基板を製造する方法 | |
| JP2005532679A (ja) | Ｒｆ集積回路用の絶縁膜上シリコン・ウェハ | |
| US6964880B2 (en) | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby | |
| US7605055B2 (en) | Wafer with diamond layer | |
| US5782975A (en) | Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof | |
| TW202137284A (zh) | 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一結晶ｓｉｃ載體底材上 | |
| CN100590838C (zh) | 键合层消失的间接键合 | |
| CN100419961C (zh) | 用于通过不规则表面注入的方法 | |
| US10643884B2 (en) | Method for manufacturing a semiconductor structure with temporary direct bonding using a porous layer | |
| TW202121505A (zh) | 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上 | |
| US6969687B2 (en) | Method of planarizing a semiconductor die | |
| US5352625A (en) | Method of manufacturing semiconductor substrate | |
| KR20240056832A (ko) | 다결정 탄화규소 지지 기판의 제조 방법 | |
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| CN111788656A (zh) | 贴合晶圆的制造方法及贴合晶圆 | |
| KR20240065325A (ko) | 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법 | |
| JP3488927B2 (ja) | 誘電体分離基板及びその製造方法 | |
| TW202240653A (zh) | 製作含凝聚物之交界區之半導體結構之方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SUTAIKE INC. Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES |
|
| CP01 | Change in the name or title of a patent holder |
Address after: French Bernini Patentee after: SOITEC Address before: French Bernini Patentee before: S.O.J. Tec Silicon on Insulator Technologies |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080917 Termination date: 20210712 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |