KR100751628B1 - 불규칙 표면을 통한 임플란트 방법 - Google Patents
불규칙 표면을 통한 임플란트 방법 Download PDFInfo
- Publication number
- KR100751628B1 KR100751628B1 KR1020067000528A KR20067000528A KR100751628B1 KR 100751628 B1 KR100751628 B1 KR 100751628B1 KR 1020067000528 A KR1020067000528 A KR 1020067000528A KR 20067000528 A KR20067000528 A KR 20067000528A KR 100751628 B1 KR100751628 B1 KR 100751628B1
- Authority
- KR
- South Korea
- Prior art keywords
- implant
- layer
- irregular surface
- coating layer
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000001788 irregular Effects 0.000 title claims description 35
- 238000002513 implantation Methods 0.000 title abstract description 7
- 239000007943 implant Substances 0.000 claims description 81
- 239000010410 layer Substances 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 31
- 239000011247 coating layer Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 9
- 238000011282 treatment Methods 0.000 claims description 7
- 239000010432 diamond Substances 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 229910003460 diamond Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- -1 Si 3 N 4 Inorganic materials 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 11
- 229910052799 carbon Inorganic materials 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Polishing Bodies And Polishing Tools (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 불규칙 표면을 가지는 최소한 하나의 층으로 구성된 웨이퍼에 대하여 상기 불규칙 표면을 통하여 임플란트하는 방법에 관한 것이다. 본 발명은 임플란트 단계 전에, 임플란트 깊이 균일성을 증가시키기 위하여 상기 불규칙 표면이 코팅층으로 코팅되는 단계에 특징이 있다.
임플란트, 불규칙, 표면, 코팅층
Description
본 발명은 특히 전자공학, 마이크로 전자공학 및 광전자학 분야에서 적용되는, 반도체에서 선택된 물질로 제조된 웨이퍼 처리에 관한 것이다.
더욱 상세하게는, 본 발명은 불규칙 표면을 가지는 최소한 하나의 층으로 구성된 웨이퍼 임플란트 방법에 관한 것이고, 상기 임플란트는 상기 불규칙 표면을 거쳐 수행된다.
다양한 효과를 얻기 위하여 반도체들로부터 선택된 물질의 웨이퍼로의 임플란트 방법은 공지되어 있다.
예를들면, 웨이퍼 두께층에서 연약영역(weakened zone)을 형성하기 위하여 임플란트하는 것이 바람직하다.
SmartCut® 공정은 연약영역을 형성하기 위하여 이러한 임플란트를 적용하고 있다.
SmartCut® 공정의 일반적 기술은 진-피에르 콜린지의 "Silicon-On-Insulator Technology: Materials to VSLI, 2nd Edition", "Kluwer Academic Publishers" 출판, 50 및 51 쪽에 기재되어 있다.
웨이퍼 두께층에서 연약영역을 형성하는 것이 목적인 경우 (예를들면 SmartCut® 공정 내에서), 일반적으로 상기 영역은 동일 평면에 놓이는 규칙적(regular)인 것이 바람직하다.
더욱 일반적으로는, 다양한 임플란트 응용에 있어서, 임플란트는 임플란트 종(species)이 규칙적으로 웨이퍼 두께층에 분배되어 웨이퍼 표면의 평균 레벨(mean level) 하에서 동일한 임플란트 깊이(depth)를 가지도록 수행되는 것이 바람직하다.
그러나, 불규칙 표면을 통한 임플란트는 이들 물질의 임플란트 깊이의 균일성(uniformity)를 왜곡시킨다.
이러한 효과는 도 1에서 도시된다.
상기 도면은 불규칙 표면 120을 가지는 물질 층 12 및 상기 층 12이 놓이는 기판(substrate, 11) 부분을 통하여 웨이퍼 10에 종(species)이 임플란트 되는 것을 도시한다.
'불규칙(irregular) 표면' 용어는 본 명세서에서 수 옴스트롱(Å) 정도의 수치 이상의 rms(root mean square) 거칠기 (roughness) 및 평탄도 (planarity)를 가지는 표면으로 정의된다.
반대로, 본 명세서에서 거칠기가 이 수치 이하의 경우에는 표면이 규칙적(regular)이라 정의된다.
표면 120이 특성상 불규칙하면, (라인 13에 의해 표시되는) 임플란트 깊이 역시 불규칙하다는 것을 알 수 있다.
이것은 단점을 유발시킨다.
본 발명의 목적은 이러한 단점을 해결하기 위한 것이다.
이러한 목적을 달성하기 위하여, 본 발명은 불규칙 표면을 가지는 최소한 하나의 층으로 구성된 웨이퍼 임플란트 방법에 관한 것이고, 상기 임플란트는 상기 불규칙 표면을 거쳐 수행되며, 임플란트 단계 전에, 상기 불규칙 표면이 코팅층으로 코팅되어 임플란트 깊이 균일성을 증가시키는 것이다.
본 발명의 다른 측면들, 목적들 및 장점들은 이미 설명된 도 1 외 첨부 도면들을 참조하여 발명의 상세한 설명을 독해할 때 명백하여 질 것이다 :
·도 2는 임플란트 전, 코팅층 형성에 의한 임플란트 깊이 균일성 영향을 보이는 도면이다 ;
·도 3은 코팅층 두께 및 코팅층 평탄화(planarization)에 따른 국부적(local) 임플란트 깊이 영향을 보이는 시뮬레이션 결과를 보이는 도면이다 ;
·도 4는 수소 임플란트에 있어서 다양한 물질의 임플란트 깊이 계수 차이를 보이는 그래프이다.
도 2는 불규칙 표면 220을 가지는 층 22가 기판층 21에 놓인 웨이퍼 20를 도시한 것이다.
이 도면은 층 25이 불규칙 표면 220을 덮고 있는 것을 보인다.
층 22은 예를들면 CVD 다이아몬드, Si3N4, AlN, 또는 특히 다결정 실리콘과 같은 다결정성(polycrystalline) 물질로 제조될 수 있다.
이러한 물질들은 거칠다. 예를들면, 이들은 SOI (Silicon On Insulator) 타입 웨이퍼에, 예를들면 웨이퍼 열전도성을 개선하기 위하여 적용될 수 있다.
따라서 이러한 웨이퍼의 절연층을 SiO2 (이들 열전도성은 불량하다)가 아닌 다이아몬드 또는 Si3N4와 같이 높은 열전도도를 가진 하나 또는 그 이상의 물질로 제조하는 것이 바람직하다.
이들 물질 층은 통상 에피탁시(epitaxy)로 얻어진다. 그러나, 이들 에피레이어(eiplayers) 표면은 불규칙하다.
층 22 물질은 전형적으로 고 강도 (예로써 다이아몬드 경우) 또는 균일하게 폴리싱하기 용이하지 않지 않으므로 (다결정성 물질의 경우), 결과적으로 폴리싱 하거나 통상 평탄화(planarize) 하기가 어렵다.
특히, 이들은 고가 물질이므로 가능한 물질 손실을 최소화하여야 할 필요하여야 한다.
층 22은 기판 층 21 평탄 표면상에 적층하여 얻어진다.
이러한 적층은 예를들면 CVD (화학 기상 적층, chemical vapor deposition) 기술을 적용하여 수행될 수 있다.
층 22은 따라서 표면 220이 상당히 불규칙하지만, 기층 21과 접하는 다른 면 221은 그 자체가 평면이라는 것을 주시하여야 한다.
적층 22을 수용하는 기판 21 면은 사실 그 자체가 평면이다.
도면에서 도시된 본 발명의 임플란트 방법에 있어서, 웨이퍼 20는 복수의 층들 (이 경우, 층 22 + 기판 층 21)로 구성된 다층 페이퍼이다.
그러나, 불규칙 표면을 가진 모노층 웨이퍼 또는 다층 웨이퍼 상 또는 내에 놓인 불규칙 표면을 가진 층 내부에서도 균일한 임플란트를 수행하기 위하여 본 발명을 적용하는 것도 가능하다는 것에 주시하여야 한다.
도 2에 도시된 본 발명을 적용하는 방법으로 돌아가서, 웨이퍼 20은 층 22 하부에 기판이라 명명되는 층 21을 포함한다.
본 발명을 수행하는 방법에 있어서, 임플란팅은 불규칙 표면을 가지는 층 22를 거쳐서(통과하여) 수행되며, 기판 21 두께층에, 임플란트 종의 최대농도에 해당하는 영역 23을 형성한다.
이 코팅층은 임플란트 전에 웨이퍼 20에 부가된다.
특히, 이것은 코팅층 25 물질 적층(deposition)에 의하여 제조될 수 있다.
코팅층 25 표면 250은 평면(plane)이라는 것에 주시하여야 한다.
이것은 특히 이 표면 250 처리를 수행하여 달성될 수 있다.
이러한 처리는 예를들면 폴리싱 조작을 수반한 평탄화 처리 (planarization treatment)를 포함한다.
도 2에서 영역 23은 도 1에서의 영역 13 보다 더욱 규칙적으로 보인다.
임플란트 단계 전에, 층 22의 불규칙 표면을 평탄면을 가진 층으로 코팅한다는 사실은 실질적으로 개선된 균일성을 가진 임플란트 깊이로 임플란트가 수행될 수 있다는 것을 의미한다.
임플란트 종 (implanted species)의 최대 농도를 가지는 영역 23에 해당하는 연약영역을 형성하는 경우에는, 임플란팅(implantation)이 불규칙 표면의 층 22를 거쳐서 수행되고, 규칙적 연약영역 23은 임플란팅에 의하여 형성된다. 이러한 조작은 특히, SmartCut® 공정을 수행하여 본 발명을 실행하는 경우에 특히 유리하다.
따라서 본 발명은 SmartCut® 공정의 경우에 수행될 있다. 이 경우, 임플란트 후에 다음과 같은 주요 단계가 수행된다 :
·보강재(stiffener)를 표면 250에 결합함 ;
·기판 21을 영역 23에서 탈착함 ; 및
·선택적으로, 이 영역 23에서 형성된 자유 표면 (free surface)를 처리함.
이 경우, 결합 전에, 얇은 전기적 절연필름을 표면 250 및 보강재 사이에 삽입할 수 있음이 언급될 수 있다.
예로서, 이러한 조작은 예를들면 SiO2로 제조된 전기적 절연필름을 표면 250에 적층함으로써 달성될 수 있다.
이러한 경우, 표면 25 및 추가 필름은 결합되어 코팅층으로 간주될 수 있다.
상기 얇은 절연 필름은 임플란트 전에 표면 220 상에 이미 존재하는 코팅물질상에 적층될 수 있고, 이러한 방식으로 상기 얇은 필름은 층 25의 일부를 구성한다 (이점에서 도 3에 도시된 경우를 참조).
통상, 코팅층 25는 이종 물질들의 다층으로 구성될 수 있다. 이러한 측면은 후에 논의될 것이다.
SmartCut® 공정을 이용하는 본 발명의 응용에 있어서, 기판 21은 단결정 실리콘으로 제조될 수 있다. 본 발명의 다른 응용에서도 이러한 경우가 있을 수 있다.
임플란트는 수소 및/도는 헬륨으로 수행될 수 있다. 이것은 특히 본 발명이 SmartCut® 공정에 적용되는 경우 그러하다.
도 3은 코팅층 두께 및 코팅층 평탄화가 국부적 임플란트 깊이에 미치는 영향을 도시한 것이다.
이 층은, 네가지 국부적 임플란트 조건에 대하여, 코팅층 25 및 불규칙 표면을 가지는 층 22을 통하여 기판 21의 두께층에 이르는 임플란트 깊이를 나타낸다 (이들 참조부호 21, 22, 25는 도 2에 도시된 여러층들에 해당한다).
이들 결과들은 출원인에 의하여 수행된 시뮬레이션으로부터 얻었다.
이들 시뮬레이션에서 :
·층 21은 단결정 실리콘 특성을 가진다 ;
·층 22는 탄소 특성을 가지고 따라서 불규칙 표면을 가진 층에 해당한다 (탄소는 다이아몬드에 상응) ;
·층 25는 두 층으로 구성된다 :
▶ 탄소 층 22의 불규칙 표면에 적층된 실리콘 층 (도 3에 해당되는 이 층의 불규칙도는 여러 시뮬레이션에서의 여러 탄소 두께에 해당된다) 및
▶ 실리콘 층을 코팅하는 SiO2 층
도 3에서 보인 네가지 시뮬레이션은 네가지 수소 임플란트 조건에 해당된다.
·케이스 1은 탄소 두께가 2000Å이고 실리콘 2000Å 및 SiO2 1000Å으로 코팅된 경우에 해당된다. 이 경우, 기판 21 실리콘에서 임플란트 깊이는 1170Å이다 ;
·케이스 2는 탄소 두께가 1000Å이고 실리콘 2000Å 및 SiO2 1000Å으로 코 팅된 경우에 해당된다. 이 경우, 기판 21 실리콘에서 임플란트 깊이는 2793Å이다 ;
·케이스 3은 탄소 두께가 2000Å이고 실리콘 1000Å 및 SiO2 1000Å으로 코팅된 경우에 해당된다. 이 경우, 기판 21 실리콘에서 임플란트 깊이는 2383Å이다 ; 및
·케이스 4는 탄소 두께가 1000Å이고 실리콘 1000Å 및 SiO2 1000Å으로 코팅된 경우에 해당된다. 이 경우, 기판 21 실리콘에서 임플란트 깊이는 3865Å이다.
임플란트 조건들 (조사량, 에너지, 등)은 네 가지 경우 동일하다는 것에 주의하여야 한다.
이들 결과는 여러 효과를 설명한다 :
·우선, 불규칙 표면에서 시작하면, 불규칙성을 가지는 층 22의 표면 및 동일한 코팅층을 통과하여 임플란팅이 이루어지면, 층 22의 불규칙성은 재생될 뿐 아니라 확대된다. 다음과 같다.
▶ 케이스 1 및 2를 대비하면, 초기 탄소층 두께에서는 1000Å 차이가 나지만, 임플란트 깊이에서 1623Å 차이가 있고
▶ 케이스 3 및 4를 대비하면, 초기 탄소층 두께에서는 1000Å 차이가 나지만, 임플란트 깊이에서 1482Å 차이가 있다 ;
·두번째, 층 22의 불규칙 표면에서 시작하여, 코팅층 25의 평탄화에 의하 여, 임플란트 깊이 차이는 아주 상당히 감소한다.
▶ 케이스 2 및 3을 대비하면, 층 22의 두께는 1000Å 차이가 있지만, 임플란트 깊이에서 단지 400Å 차이가 있다. 케이스 2 및 3을 비교하는 것은 코팅층 25 형성에 기여하는 실리콘 층이 SiO2 가 적층되기 전에 평탄화된 경우에 해당된다. 이들 두 케이스를 비교하여 이러한 평탄화가 이익을 설명하는 것이다.
따라서, 층 22 두께 차이에 의한 임플란트 깊이 차이를 최소화하기 위하여, 평탄화된 코팅이 특히 유리하다는 것을 이해할 수 있다.
또한 본 발명의 선택적 방법에 의하면, 웨이퍼 상 여러 지점에서 국부적으로 코팅층 25의 두께를 적용하여, 결과적으로 균일성을 더욱 향상시킬 목적으로 임플란트 깊이를 선택적으로 적용하는 것이 가능하다는 점이 언급되어야 한다.
이러한 코팅층 25 두께의 국부적 적용은 이 층을 적층하면서 또는 연속적 처리 (선택적 화학 에칭 또는 평탄화, 등)에 의하여 달성될 수 있다.
본 발명의 실행은 도 3을 참조하여 Si 및 SiO2에 기초한 층 25를 코팅하는 것으로 논의될 수 있다.
예측될 수 있는 바와 같이, 이러한 코팅층으로 사용되는 물질(들)의 성질은 또한 임플란트 두께 차이에 영향을 줄 수 있다.
따라서, 도 4는 다양한 물질들에 대한 수소 임플란팅에서, 임플란트 에너지 (임플란트 에너지 KeV, x-축에 도시됨) 함수에 대한 평균 임플란트 깊이 (Rp(Å) y-축에 암스트롱으로 도시됨)를 도시한다.
상기 도면은, 동일한 임플란트 조건에서, 평균 임플란트 깊이는 임플란트 되는 물질의 성질에 따라 다르다는 것을 보인다.
각 물질은 특정 임플란트 깊이 계수(implantation depth coefficient)로 특정될 수 있다.
도 4는 하기 물질들이 이들 계수 감소 순서로 분류될 수 있음을 보인다 (즉, 동일 임플란트 조건에서, 높은 계수를 가지는 물질은 큰 임플란트 깊이에 해당된다) :
·SiO2 ;
·Si ;
·게르마늄 ;
·탄소 (다이아몬드) ;
·산화알루미늄.
이들 임플란트 깊이 계수 차이는 본 발명에서 유리하게 이용될 수 있다.
이것은 왜냐하면 본 출원인이 하나 또는 그 이상의 물질로 이루어진 층 25를 코팅할 때, 불규칙 표면을 가지는 층 22의 물질에 대한 임플란트 깊이 계수와 가능한 근접한 임플란트 깊이 계수를 가지는 각 물질을 이용하여, 임플란트 균일성을 더욱 개선할 수 있음을 보여주었기 때문이다.
이러한 층 25로 코팅하고 이 코팅층을 평탄화(바람직하게는 폴리싱 단계를 포함하여)한 결과, 층 22 두께 차이에 따라 발생되는 임플란트 깊이 차이를 최소화하는 최적의 조건을 얻는다.
이 경우, 층들 22 및 25가 겹쳐 형성된 (superposition) '전체 층 (overall layer)'이 적층된다. 이들 전체 층은 일정 두께 (평탄화에 기인) 및 가능한 균일한 임플란트 깊이 계수를 가진다.
또한 층 25 내에서, 다수의 다른 물질 층을 결합하여 이들 여러 물질의 임플란트 깊이 계수 평균이 불규칙 층 22의 임플란트 깊이 계수에 해당하도록 하는 것이 가능하다는 점에 주목하여야 한다.
상기 '평균'은 층 25를 이루는 여러 층들의 각 두께에 의하여 계량(weight)될 수 있다.
Claims (14)
- 불규칙 표면을 가지는 최소한 하나의 층으로 구성된 웨이퍼에 대하여 상기 불규칙 표면을 통하여 임플란트하는 방법에 있어서, 임플란트 목적은 연약영역에 해당하는 임플란트 종의 최대 농도 영역을 형성하는 것이며, 상기 임플란트 단계 전에, 임플란트 깊이 균일성을 증가시키기 위하여 상기 불규칙 표면이 코팅층으로 코팅되는 단계를 포함하는 것을 특징으로 하는, 임플란트 방법.
- 선행 항에 있어서, 웨이퍼는 최소한 하나의 기판 및 불규칙 표면을 가지는 상기 층을 포함하는 다층 웨이퍼인 것을 특징으로 하는, 임플란트 방법.
- 선행 항 중 어느 하나의 항에 있어서, 임플란트는 불규칙 표면을 가지는 층을 거쳐서 수행되는 것을 특징으로 하는, 임플란트 방법.
- 제1항에 있어서, 코팅층은 상기 불규칙 표면상에 적층된 것을 특징으로 하는, 임플란트 방법.
- 제1항에 있어서, 임플란트 깊이 균일성을 향상하도록 하나 또는 그 이상의 코팅물질들의 성질이 선택되는 것을 특징으로 하는, 임플란트 방법.
- 제5항에 있어서, 하나 또는 그 이상의 코팅물질들의 선택은 불규칙 표면을 가지는 층의 물질의 임플란트 깊이 계수 및 하나 또는 그 이상의 코팅물질들의 임플란트 깊이 계수 간의 차이가 최소화되도록 선택되는 것을 특징으로 하는, 임플란트 방법.
- 제1항에 있어서, 코팅 단계 동안, 코팅층이 평탄면을 가지도록 코팅되는 것을 특징으로 하는, 임플란트 방법.
- 제1항에 있어서, 코팅 단계 동안, 코팅층의 표면 처리가 수행되는 것을 특징으로 하는, 임플란트 방법.
- 제8항에 있어서, 상기 처리는 평탄화 처리인 것을 특징으로 하는, 임플란트 방법.
- 제9항에 있어서, 상기 처리는 폴리싱 조작을 포함하는 것을 특징으로 하는, 임플란트 방법.
- 제1항에 있어서, 임플란트는 수소 및/또는 헬륨으로 수행되는 것을 특징으로 하는, 임플란트 방법.
- 제1항에 있어서, SmartCut® 공정이 임플란트 후에 수행되는 것을 특징으로 하는, 임플란트 방법.
- 제1항에 있어서, 불규칙 표면을 가지는 물질은 다음 물질들 : 다이아몬드, Si3N4, AlN, 다결정성 실리콘, 중 하나로 이루어진 것을 특징으로 하는, 임플란트 방법.
- 삭제
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR03/08462 | 2003-07-10 | ||
| FR0308462A FR2857503B1 (fr) | 2003-07-10 | 2003-07-10 | Procede d'implantation au travers d'une surface irreguliere |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060029684A KR20060029684A (ko) | 2006-04-06 |
| KR100751628B1 true KR100751628B1 (ko) | 2007-08-22 |
Family
ID=33522937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067000528A KR100751628B1 (ko) | 2003-07-10 | 2004-07-12 | 불규칙 표면을 통한 임플란트 방법 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US7018913B2 (ko) |
| EP (1) | EP1644969B1 (ko) |
| JP (1) | JP4381416B2 (ko) |
| KR (1) | KR100751628B1 (ko) |
| CN (1) | CN100419961C (ko) |
| AT (1) | ATE467904T1 (ko) |
| DE (1) | DE602004027138D1 (ko) |
| FR (1) | FR2857503B1 (ko) |
| WO (1) | WO2005008756A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1858071A1 (en) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer |
| US8088672B2 (en) | 2008-06-20 | 2012-01-03 | Tien-Hsi Lee | Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer |
| WO2012170027A1 (en) * | 2011-06-09 | 2012-12-13 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Method for producing a field effect transistor with implantation through the spacers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274439B1 (en) | 1997-02-06 | 2001-08-14 | Nec Corporation | Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04168764A (ja) * | 1990-11-01 | 1992-06-16 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| WO1996015550A1 (en) * | 1994-11-10 | 1996-05-23 | Lawrence Semiconductor Research Laboratory, Inc. | Silicon-germanium-carbon compositions and processes thereof |
| KR100304161B1 (ko) * | 1996-12-18 | 2001-11-30 | 미다라이 후지오 | 반도체부재의제조방법 |
| US6326279B1 (en) * | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
-
2003
- 2003-07-10 FR FR0308462A patent/FR2857503B1/fr not_active Expired - Fee Related
-
2004
- 2004-05-05 US US10/840,599 patent/US7018913B2/en not_active Expired - Lifetime
- 2004-07-12 WO PCT/FR2004/001826 patent/WO2005008756A1/fr active Search and Examination
- 2004-07-12 JP JP2006518307A patent/JP4381416B2/ja active Active
- 2004-07-12 DE DE602004027138T patent/DE602004027138D1/de active Active
- 2004-07-12 EP EP04767657A patent/EP1644969B1/fr not_active Not-in-force
- 2004-07-12 CN CNB2004800197230A patent/CN100419961C/zh not_active Expired - Fee Related
- 2004-07-12 AT AT04767657T patent/ATE467904T1/de not_active IP Right Cessation
- 2004-07-12 KR KR1020067000528A patent/KR100751628B1/ko active IP Right Grant
-
2005
- 2005-10-31 US US11/261,785 patent/US7265435B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274439B1 (en) | 1997-02-06 | 2001-08-14 | Nec Corporation | Process for fabricating semiconductor device with field effect transistor changeable in threshold voltage with hydrogen ion after formation of wirings |
Also Published As
| Publication number | Publication date |
|---|---|
| US7265435B2 (en) | 2007-09-04 |
| WO2005008756A1 (fr) | 2005-01-27 |
| FR2857503A1 (fr) | 2005-01-14 |
| US20050009348A1 (en) | 2005-01-13 |
| EP1644969B1 (fr) | 2010-05-12 |
| CN100419961C (zh) | 2008-09-17 |
| KR20060029684A (ko) | 2006-04-06 |
| ATE467904T1 (de) | 2010-05-15 |
| US7018913B2 (en) | 2006-03-28 |
| CN1820354A (zh) | 2006-08-16 |
| DE602004027138D1 (de) | 2010-06-24 |
| JP4381416B2 (ja) | 2009-12-09 |
| US20060051944A1 (en) | 2006-03-09 |
| EP1644969A1 (fr) | 2006-04-12 |
| JP2007525823A (ja) | 2007-09-06 |
| FR2857503B1 (fr) | 2005-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6991995B2 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
| US7449394B2 (en) | Atomic implantation and thermal treatment of a semiconductor layer | |
| EP1872388B1 (en) | A method of bonding two wafers made out of materials selected from semiconductor materials | |
| US10985049B2 (en) | Manufacturing method of smoothing a semiconductor surface | |
| US7081399B2 (en) | Method for producing a high quality useful layer on a substrate utilizing helium and hydrogen implantations | |
| US20060223283A1 (en) | Method for producing a high quality useful layer on a substrate | |
| US7605055B2 (en) | Wafer with diamond layer | |
| US6964880B2 (en) | Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby | |
| WO2011082079A1 (en) | Method for the preparation of a multi-layered crystalline structure | |
| KR100751628B1 (ko) | 불규칙 표면을 통한 임플란트 방법 | |
| EP1542275A1 (en) | A method for improving the quality of a heterostructure | |
| US6982210B2 (en) | Method for manufacturing a multilayer semiconductor structure that includes an irregular layer | |
| KR20240065325A (ko) | 다결정 sic로 이루어진 캐리어 기판 상에 단결정 sic로 이루어진 작업층을 포함하는 복합 구조체 및 상기 구조체의 제조 방법 | |
| KR100842848B1 (ko) | 반도체 층의 열처리 방법 | |
| KR20070090251A (ko) | ＳｉＧｅ 구조체 제조 및 처리방법 | |
| TW201939667A (zh) | 用於藉由層轉移製造在絕緣體上半導體型結構之方法 | |
| JP2005539392A (ja) | バッファ層を有しないウエハからの緩和された有用層の形成 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130805 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170811 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180801 Year of fee payment: 12 |