CN100418077C

CN100418077C - 存储器控制系统

Info

Publication number: CN100418077C
Application number: CNB2005101290765A
Authority: CN
Inventors: 郑暻娥
Original assignee: C&S Technology Co Ltd
Current assignee: C&S Technology Co Ltd
Priority date: 2005-04-29
Filing date: 2005-11-30
Publication date: 2008-09-10
Anticipated expiration: 2025-11-30
Also published as: US20060245265A1; KR100726101B1; CN1855077A; KR20060113019A; JP2006309702A

Abstract

一种存储器控制系统，包括存储单元、一个或多个总线主控器、仲裁器、总线主控器选择单元和存储器控制器。存储单元包括多个存储区。总线主控器输出总线使用请求信号、块模式信号、块信息和数据的驱动信息，并相应地输出与块相对应的数据或接收所读出的数据。仲裁器接收总线使用请求信号和驱动信息，并输出用于选择允许访问的总线主控器的主控器选择信号和从所选总线主控器输入的驱动信号。总线主控器选择单元接收与来自总线主控器的数据相对应的块模式信号、块信息和数据，并输出根据主控器选择信号选择的总线主控器的块模式信号、块信息和数据。存储器控制器接收来自仲裁器的驱动信息以及来自总线主控器选择单元的块模式信号和块信息，并使得能够将与块的各线组相对应的数据依次存储在各存储区中或从各存储区读出该数据。

Description

存储器控制系统

技术领域

本发明总体上涉及一种存储器控制系统，更具体地，涉及一种包括仲裁器(arbiter)的存储器控制系统。

背景技术

移动通信设备(包括新近的数字多媒体广播(DMB)接收器)以数字的方式处理从地球或卫星接收的各种多媒体信号，并对图像数据进行压缩，从而高速处理该图像数据。

通过检测构成各个帧的图像的运动信息来执行图像数据的压缩。如下执行如上所述的使用运动信息来压缩图像数据的一般方法。

首先，计算包含在当前帧中的基准图像块与包含在前一帧中的比较图像块之间的差异要素(difference element)，并且选择使得所计算的差异要素的绝对值最小的比较图像块。基于所选择的比较图像块与基准图像块之间的距离差和运动方向来确定运动矢量。

接下来，计算在一图像块(该图像块是通过将一图像块以所述运动矢量在前一帧的搜寻区域中进行移动而获得的)与当前帧的基准图像块之间的差异要素，并输出用于使用前一帧对当前帧进行补偿的误差信号。当使用这种误差信号来执行压缩时，在解码过程中，可以使用该误差信号来恢复特定帧，从而增大压缩率。

在上述处理中，将与当前帧、前一帧、基准图像块和比较图像块相对应的图像数据存储在存储器中，例如同步动态随机存取存储器(SDRAM)中。

在这种情况下，通过下面的一般方法将图像数据存储在存储器中。

图1表示将图像数据存储在存储器中的一般方法。该一般的图像数据存储方法使得构成单个帧的图像数据的图像线的起始地址的位置相同。即，构成第一图像线Bank0、RAS0至第十六图像线Bank0、RAS15的图像数据的起始位置彼此相同。当按照上述方式存储图像数据时，构成图像块的图像线的起始位置彼此相同。

在这种情况下，当建立存储器映像(map)，以使各条图像线的存储区(bank)地址具有不同的值时，通过使用SDRAM特性的存储区交错方法，可以实现更有效的存取。

为了使用这种存储区交错方法，除了一般的先进微控制器总线体系结构(AMBA)接口之外，还需要用于交换附加信号的结构。为此，提出了一种存储器控制系统，例如韩国未审专利公报No.10-2004-0100631。

图2是传统的存储器控制系统的框图。图3a是在传统的存储器控制系统中，总线主控器(master)与总线受控器(slave)之间的数据存取仲裁的时序图，并且图3b是用于传统存储器控制系统的存储区交错的时序图。

如图2和图3a所示，总线主控器1 110a和总线主控器2 110b同时向仲裁器120输出请求访问同步DRAM 140的信号HBUSREQ1和HBUSREQ2。因此，仲裁器120同时向总线主控器1 110a和总线主控器2 110b输出许可信号HGRANT1和HGRANT2，并且确定总线主控器1 110a和总线主控器2 110b具有总线占有权。

然后，总线主控器1 110a和总线主控器2 110b向仲裁器120输出地址信息HADDR1和HADDR2。仲裁器120向试图访问一存储区的总线主控器1 110a分配实质的总线占有权，该存储区属于已经被请求访问的存储区并且准备用于访问。因此，SDRAM控制器130读出数据DATA1至DATA4，并向总线主控器1 110a输出数据DATA1至DATA4，然后读出数据DATA5至DATA8，并向总线主控器2 110b输出数据DATA5至DATA8。

如图3b所示，传统的存储器控制系统对第一存储区BA0执行行地址选通(RAS)命令RAS0和列地址选通(CAS)命令CAS0，然后对后续存储区BA1执行RAS命令RAS1和CAS命令CAS1。此外，由于将这些命令的定时设定为适于SDRAM 140的特性，即RAS到CAS延迟时间(tRCD)和CAS等待时间(tCL)，所以在读出数据的过程中消除了不必要的时钟消耗，从而读出存储在第一存储区中的数据BOD0至BOD3，并且随后读出存储在第二存储区中的数据B1D0至B1D3。

然而，传统的存储器控制系统仅可以在从一个存储区读出四条或更多条数据时防止不必要的时钟消耗。为了访问三条或更少条数据，必须在对第一存储区Bank0 142a执行RAS命令和CAS命令之间对第二存储区Bank1 142b上执行RAS命令，从而由于SDRAM控制器130的结构复杂而出现问题。

即，如图3b所示，确定tRCD和tCL，从而为了在没有时钟消耗的情况下存取三条或更少条数据，必须在对一个存储区执行的RAS命令和CAS命令之间对后续存储区执行RAS命令。例如，由于SDRAM控制器130必须在用于访问第一存储区Bank0的RAS命令和CAS命令之间处理用于访问第二存储区Bank1的RAS命令，所以SDRAM控制器130必须分别计算用于访问第一存储区Bank0的tRCD和用于访问第二存储区Bank1的tRCD，以检查是否保证了这些tRCD。

由于分别进行计算以检查是否保证tRCD，所以SDRAM控制器130必须执行的计算量增加，从而SDRAM控制器130的结构复杂。另外，另一问题在于，当没有保证tRCD时，传统的存储器控制系统必须设置有用于保证tRCD的附加电路。由于传统存储器控制系统的仲裁器120还必须在监测SDRAM控制器130的访问状态时同时激活对多个总线主控器的访问，所以仲裁器120的电路变得更加复杂，并且总线主控器的数量越大，出现误差的可能性越高。

当图1的图像块的尺寸变小时，传统存储器控制系统的上述问题变得突出。具体地，诸如H.264的压缩方法采用2×2大小的图像块，使得传统存储器控制系统的这些问题变得更加严重。

同时，传统的存储器控制系统不能进行连接两个或更多存储区的单个访问。例如，当一个总线主控器试图访问从第一存储区Bank0 142a的后地址区域至第二存储区Bank1 142b的前地址区域范围内的区域时，该总线主控器必须在已访问第一存储区Bank0 142a的后地址区域之后，单独地请求访问第二存储区Bank1 142b。因此，当该总线主控器进行访问时，会出现不必要的时间延迟，并且总线主控器的电路复杂。

另外，在一般的数据接口中，并不生成具有适于存储区交错的序列的地址。具体地，在图像处理过程中，需要一次访问多条图像线，从而在需要存储区交错的结构中，单个主控器通常请求一次访问多条图像线。然而，传统存储器控制系统的问题在于，对于单个主控器难以请求一次访问多条图像线。

发明内容

因此，为了克服在现有技术中出现的上述问题而提出了本发明，并且本发明的目的是提供一种存储器控制系统，其在压缩图像数据的过程中受图像块尺寸的影响较小，不会引起时钟消耗，并且具有简单的结构和简单的计算过程。

为了实现上述目的，本发明提供了一种存储器控制系统，包括：a)存储单元，其包括多个存储区；b)一个或更多个总线主控器，用于输出总线使用请求信号、块模式信号、块信息和用于与块相对应的数据的驱动信息，并相应地输出所述数据或者接收所读出的数据；c)仲裁器，用于接收总线使用请求信号和驱动信息，并输出用于选择允许访问的总线主控器的主控器选择信号和从所选择的总线主控器输入的驱动信息；d)总线主控器选择单元，用于接收与来自总线主控器的数据相对应的块模式信号、块信息和数据，并且输出根据主控器选择信号选择的总线主控器的块模式信号、块信息和数据；以及e)存储器控制器，用于接收来自仲裁器的驱动信息以及来自总线主控器选择单元的块模式信号和块信息，并且使得能够将与块的各个线组相对应的数据依次存储在各个存储区中或者从各个存储区依次读取这些数据，其中，所述存储器控制器使得能够将与所述线组相对应的数据依次存储在与各个存储区的相同行地址相对应的区域中或者从这些区域读出这些数据，所述存储器控制器在用于访问一个存储区的行地址选通命令和列地址选通命令之间，输出用于访问后续存储区的行地址选通命令。

附图说明

根据下面结合附图的详细描述，将更清楚地理解本发明的上述和其它目的、特征和优点，附图中：

图1表示将图像数据存储在储存器中的传统方法；

图2是传统的存储器控制系统的方框图；

图3a是在传统的存储器控制系统中，在总线主控器与总线受控器之间的数据存取仲裁的时序图；

图3b是传统的存储器控制系统的存储区交错的时序图；

图4表示根据本发明的存储器控制系统的操作原理；

图5是根据本发明的存储器控制系统的方框图；

图6是用于访问根据本发明存储的图像数据的地址映像；

图7是表示根据本发明的存储器控制系统的操作读出或存储的图像数据的示意图；

图8表示与图7的图像块相对应的图像数据；以及

图9是用于根据本发明的存储器控制系统的操作来访问图8的图像数据的命令和地址输入时序图。

具体实施方式

下面参照附图，其中在不同的附图中使用相同的附图标记来表示相同或相似的组件。

图4表示根据本发明的存储器控制系统的操作原理。在图4的左侧示出了一帧图像，在图4的中央示出了通过本发明的存储器控制系统操作而存储在存储器中的图像数据的状态，而在图4的右侧示出了通过本发明的存储器控制系统的操作而存储在存储器中并被读取的图像数据。

将与显示在图4左侧的各条图像线相对应的各条图像数据存储在不同的存储区中，如图4的中央所示。即，将与帧的第一图像线Image Line0相对应的图像数据存储在与第一存储区BANK0的第一行地址RAS0相对应的区域中。将与该帧的第二图像线Image Line1相对应的图像数据存储在与第二存储区BANK1的第一行地址RAS0相对应的区域中。将与该帧的第三图像线Image Line2相对应的图像数据存储在与第三存储区BANK2的第一行地址RAS0相对应的区域中。将与该帧的第四图像线Image Line3相对应的图像数据存储在与第四存储区BANK3的第一行地址RAS0相对应的区域中。另外，将与该帧的第五图像线Image Line4相对应的图像数据存储在与第一存储区BANK0的第二行地址RAS1相对应的区域中。然后，重复上述处理。

尽管在上述处理中，将各条图像线依次存储在各个存储区中，但是如果存储器由多个存储区构成，则也可以将分别由一条或更多条图像线构成的各个图像线组依次存储在各个存储区中。例如，将与帧的第一和第二图像线相对应的图像数据存储在第一存储区BANK0中。将与该帧的第三和第四图像线相对应的图像数据存储在第二存储区BANK1中。将与该帧的第五和第六图像线相对应的图像数据存储在第三存储区BANK2中。将与该帧的第七和第八图像线相对应的图像数据存储在第四存储区BANK3中。将与该帧的第九和第十图像线相对应的图像数据存储在第一存储区BANK0中。重复该处理。

上述操作可以应用于访问用来以相同的方式压缩图像数据的图像块。下面参照图6和图7对其进行描述。

图5是根据本发明的存储器控制系统的方框图。如图5所示，根据本发明的存储器控制系统包括存储单元510、多个总线主控器520a、520b和520c、仲裁器530以及存储器控制器540。

存储单元510包括多个存储区510a、510b、510c和510d，并存储有与构成图像块的图像线组相对应的数据。在这种情况下，各个图像线组由一条或更多条图像线构成。

总线主控器520a、520b和520c输出总线使用请求信号HBUSREQ0、HBUSREQ1和HBUSREQ2、块模式信号BLC.MODE0、BLC.MODE1和BLC.MODE2、图像块信息Width0至Width2、Height0至Height2和Increment0至Increment2、与图像块相对应的数据HWDATA0至HWDATA2以及与图像块的数据相关的驱动信息HADDR0至HADDR2、HBUSRT0至HBUSRT2和HWRITE0至HWRITE2，并且随后输出用于存储的图像数据或者接收所读出的图像数据。该驱动信息包括地址信息HADDR1至HADDR3以及控制信息HBURST1至HBURST3和HWRITE1至HWRITE3。该图像块信息包括图像块的宽度Width0至Width2、图像块的高度Height0至Height2以及图像线组的地址增量，即图像线增量Increment0至Increment2。在这种情况下，图像线增量是指物理地址增量。例如，如果第n图像线的起始地址为0x400并且第(n+1)图像线的起始地址为0x800，则图像线增量为0x400。根据该图像线增量将第(n+2)图像线的起始地址自动计算为0xC00。

仲裁器530从总线主控器520a、520b和520c接收总线使用请求信号HBUSREQ0、HBUSREQ1和HBUSREQ2以及与图像块相关的驱动信息，选择允许访问的总线主控器，并输出主控器选择信号HMASTER和从总线主控器输入的驱动信息。

总线主控器选择单元535包括多路复用器MUX，从一个或更多个总线主控器520a、520b和520c接收块模式信号BLC.MODE0至BLC.MODE2、与图像块相对应的图像数据HWDATA0至DWDATA2、以及图像块信息Width0至Width2、Height0至Height2和Increment0至Increment2，并且输出根据从仲裁器530输出的主控器选择信号HMASTER选择的总线主控器的块模式信号BLC.MODE1、图像块信息Width1、Height1和Increment1、以及与图像块相对应的图像数据BIWDATA1。

存储器控制器540接收来自仲裁器530的驱动信息以及来自总线主控器选择单元535的块模式信号BLC.MODE0、BLC.MODE1和BLC.MODE2，并且控制存储单元510以将与驱动信息和块模式信号相对应的图像块的图像线组依次存储在具有相同行地址的各个存储区的区域中，以及从这些区域中读出这些图像线组。

下面将参照附图详细地描述根据本发明的存储器控制系统的操作。

各个总线主控器520a、520b或520c向仲裁器530输出请求访问存储单元510的存储区510a、510b、510c和510d的信号HBUSREQ0、HBUSREQ1或HBUSREQ2，并向总线主控器选择单元535输出与图像块相对应的数据HWDATA0、HWDATA1和HWDATA2、块模式信号BLC.MODE0、BLC.MODE1和BLC.MODE2、以及图像块信息Width0至Width2、Height0至Height2和Increment0至Increment2。

仲裁器530从总线主控器520a、520b和520c中选择一个总线主控器，向所选择的总线主控器输出许可信号HGRANT0、HGRANT01或HGRANT02，并且向总线主控器选择单元535输出主控器选择信号HMASTER。如果选择了负责显示的总线主控器1 520b，则总线主控器1 520b向仲裁器530输出驱动信息，即地址信息HADDR1和控制信息HBURST1和HWRITE1。

另外，仲裁器530向存储器控制器540输出数据处理准备请求BIREQD。当准备存储区以进行访问时，仲裁器530接收地址信息BIADDR和与驱动信息相对应的控制信息BIBA、BIBE、BIRCONT和BICCONT，并且向存储器控制器接口533输出该信息。

另外，仲裁器530输出准备信号HREADY1以允许总线主控器1 520b使用系统总线，并且进行仲裁，以在总线主控器1 520b与存储区510a、510b、510c和510d之间传送数据。

同时，总线主控器选择单元535响应于从仲裁器530输入的主控器选择信号HMASTER，向存储器控制器540输出从总线主控器1 520b传送的与图像块相对应的数据HWDATA1、块模式信号BLC.MODE1和图像块信息Width1、Height1和Increment1。

已经接收到块模式信号BLC.MODE1以及图像块信息Width1、Height1和Increment1的存储器控制器540根据所接收的地址信息BIADDR执行访问处理。

此时，在图6中示出了地址信息BIADDR的地址映像。如图6所示，对于本发明的存储器控制系统的操作，将存储区地址分配到比行地址的位更低的位。因此，当列地址增加时，将图像数据存储在存储器的特定存储区的特定行线的区域中。然后，存储区地址增加，而行地址保持不变，以将图像数据存储在后续存储区的特定线中。

依照这种地址映像，存储器控制器540根据地址ADDR和控制信息NDCS、NRAS、NCAS、NDWE和BA，向存储单元510写入数据DATA或从存储单元510读出数据DATA。

图7示意性地示出了根据本发明的存储器控制系统的操作读出或存储的图像数据。如图7所示，通过存储器控制器540，将具有宽度Width1、高度Height1和图像线增量Increment1的图像块的图像线依次存储在各个存储区中，以及从这些存储区读出这些图像线。

即，存储器控制器540将图像数据存储在特定存储区BANK0的特定行线RAS0的区域中，同时根据图6的地址映像将列地址从0x0000增加至0x00CC。然后，存储器控制器540通过增加存储区地址来指定后续存储区BANK1，并保持行地址不变。因此，将图像数据存储在与BANK1、RAS0相对应的区域中，同时将列地址从0x0000增加至0x00CC。然后，通过重复上述处理来存储与该图像块相对应的图像数据。

当存储器控制器540访问与特定图像线(第n条)相对应的图像数据时，存储器控制器540通过将图像线增量增加到前一图像线(第n-1条)的地址，来计算该特定线(第n条)的地址。

当通过本发明的存储器控制系统的操作，在增加列地址之后、增加行地址之前增加存储区地址时，可以更有效地管理存储器。另外，由于本发明的存储器控制系统使用图像线增量Increment来计算地址，所以可以大大减少计算量。

图8表示与图7的图像块相对应的图像数据，而图9是用于根据本发明的存储器控制系统的操作来访问图8的图像数据的命令和地址输入时序图。

当输入用于指定第一存储区BANK0的第一行地址RAS0的RAS信号910以访问数据DATA00至DATA03时，在与tRCD相对应的时钟之后输入读命令Read command1和CAS信号920。

在这种情况下，在RAS信号910和CAS信号920之间的tRCD期间，输入用于指定第二存储区BANK1的第一行地址RAS0的RAS信号930以访问数据DATA10至DATA13。

可以输入上述信号的原因在于，通常可以独立地控制构成存储器的各个存储区。

因此，当在本发明中将各条图像线依次存储在各个存储区中时，可以在用于访问存储在一个存储区中的特定图像线的tRCD期间，输入用于访问存储在后续存储区中的特定图像线的RAS信号。

可以在没有附加时钟消耗的情况下开始进行访问，因为在必须传送用于访问存储在第二存储区BANK1中的数据DATA10至DATA13的读命令Read command2时，即在输入用于第二存储区BANK1的CAS信号之前，已在用于第一存储区BANK0的RAS信号910和CAS信号920之间输入了用于第二存储区BANK1的RAS信号930。

以相同的方式，可以在对第二存储区BANK1的读操作期间，在空闲时钟执行对第一存储区BANK0的预充电，从而实际上不需要消耗用于预充电940的时钟。即，由于还必须对各个存储区执行预充电命令，所以当已经完成对某一存储区的访问并且执行对后续存储区的访问时，对特定存储区进行预充电。在已经完成对所有存储区的访问之后，对于所有存储区进行预充电。

在因为图像块的宽度非常小而没有保留用于预充电的时钟的情况下，存储器控制器540可以通过下述的方式防止用于预充电的时钟消耗：在将与图像线组相对应的图像数据存储在存储区中或者从存储区中读出该图像数据之后自动地对特定存储区进行预充电。

通过相同的方式对第二存储区BANK1至第四存储区BANK3执行上述处理。即，在用于访问与一个存储区的特定线相对应的图像数据的RAS信号和CAS信号之间，输入用于访问与后续存储区的特定线相对应的图像数据的RAS信号。另外，在访问该后续存储区的过程中，对所述一个存储区进行预充电。

此时，本发明的存储器控制系统可以将构成图像块的各条图像线存储在各个存储区BANK0、BANK1、BANK2和BANK3的相同行地址RAS0中或者从相同行地址RAS0中读出各条图像线，如图7和图8所示，或者将各条图像线存储在各个存储区的不同行地址中或从这些不同行地址读出各条图像线。

总之，可以说在访问与一个存储区的特定线相对应的图像数据的同时，执行访问与后续存储区的特定线相对应的图像数据的命令。通过上述处理，连续地执行对图9的数据DATA00至DATA03的访问，以及对图9的数据DATA10至DATA13的访问，从而可防止不必要的时钟消耗。

传统存储器控制系统使用存储区交错来访问数据条数小于特定数量的数据会导致系统变得复杂的问题。相反，在本发明的存储器控制系统中，通过从请求进行访问的总线主控器输出的块模式信号和图像块信息来预先确定访问的类型，将与访问类型相关的信息传送给存储器控制器，并且将图像块的各条图像线依次存储在与各个存储区的相同行地址相对应的区域中，从而可以在用于一个存储区的RAS命令和CAS命令之间执行用于后续存储区的RAS命令和CAS命令，并且可以在对该后续存储区进行读取操作的过程中进行预充电。

结果，本发明的存储器控制系统具有简单的结构，受要进行访问的图像块的尺寸的影响较小，并可以防止不必要的时钟消耗。

另外，用于一般图像处理的存储器访问需要一次访问多条线或者访问多个存储区，但是对于传统的存储器控制系统，不能一次访问两条或更多条线。然而，本发明的存储器控制系统可以解决该问题，因为该系统将构成图像块的各条线的数据依次存储在各个存储区的地址中。

同时，本发明的存储器控制系统可以应用于处理一般数据以及处理图像数据。

如上所述，本发明的存储器控制系统在不改变结构的情况下，受到图像块的尺寸的影响较小，没有不必要的时钟消耗并且简化了计算过程。

尽管已处于说明性的目的公开了本发明的优选实施例，但是本领域技术人员应该理解，在不脱离如在所附权利要求中所公开的本发明的范围和精神的情况下，可以进行各种修改、添加和替换。

Claims

1. 一种存储器控制系统，其包括：

存储单元，其包括多个存储区；

一个或更多个总线主控器，用于输出总线使用请求信号、块模式信号、块信息和用于与块相对应的数据的驱动信息，并相应地输出所述数据或者接收所读出的数据；

仲裁器，用于接收所述总线使用请求信号和所述驱动信息，并输出用于选择允许访问的总线主控器的主控器选择信号、以及从所选择的总线主控器输入的驱动信息；

总线主控器选择单元，用于接收与来自所述总线主控器的数据相对应的块模式信号、块信息和数据，并且输出根据所述主控器选择信号选择的总线主控器的块模式信号、块信息和数据；以及

存储器控制器，用于接收来自所述仲裁器的驱动信息以及来自所述总线主控器选择单元的块模式信号和块信息，并且使得能够将与所述块的各个线组相对应的数据依次存储在各个存储区中或者从各个存储区中读出这些数据，

其中，所述存储器控制器使得能够将与所述线组相对应的数据依次存储在与各个存储区的相同行地址相对应的区域中或者从这些区域读出这些数据，

所述存储器控制器在用于访问一个存储区的行地址选通命令和列地址选通命令之间，输出用于访问后续存储区的行地址选通命令。

2. 根据权利要求1所述的存储器控制系统，其中，所述驱动信息包括地址信息和控制信息。

3. 根据权利要求1所述的存储器控制系统，其中，所述块信息包括与所述块的宽度相关的信息、与所述块的高度相关的信息、以及所述线组的行地址增量。

4. 根据权利要求1所述的存储器控制系统，其中，所述线组中的每一个都包括一条或两条线。

5. 根据权利要求2所述的存储器控制系统，其中，所述地址信息的地址映像将存储区地址分配到比行地址的位更低的位。

6. 根据权利要求1所述的存储器控制系统，其中，所述存储器控制器在访问所述后续存储区的过程中，对所述一个存储区进行预充电。

7. 根据权利要求1所述的存储器控制系统，其中，所述存储器控制器在已完成对所有存储区的访问之后，对所有存储区进行预充电。

8. 根据权利要求1所述的存储器控制系统，其中，所述存储器控制器根据设定模式将与所述线组相对应的数据存储在特定存储区中或者从该存储区读出该数据，然后对该存储区进行预充电。

9. 根据权利要求3所述的存储器控制系统，其中，所述存储器控制器通过将行地址增量加到前一线组的地址来计算后续线组的地址。