KR100922732B1 - 메모리 액세스 충돌 감소 장치 및 방법 - Google Patents
메모리 액세스 충돌 감소 장치 및 방법 Download PDFInfo
- Publication number
- KR100922732B1 KR100922732B1 KR1020070127576A KR20070127576A KR100922732B1 KR 100922732 B1 KR100922732 B1 KR 100922732B1 KR 1020070127576 A KR1020070127576 A KR 1020070127576A KR 20070127576 A KR20070127576 A KR 20070127576A KR 100922732 B1 KR100922732 B1 KR 100922732B1
- Authority
- KR
- South Korea
- Prior art keywords
- subpage
- address
- access
- memory
- subpages
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Claims (7)
- 복수의 페이지를 포함하고 각 페이지는 복수의 서브페이지들을 포함하는 메모리에 복수의 데이터 처리 엘레멘트들이 동시에 액세스할 때, 상기 메모리 액세스 충돌을 감소하는 장치에 있어서,상기 서브페이지들을 분할하는 서브페이지 분할 어드레스를 재분배하여 상기 동시 액세스시 각 서브페이지별로 데이터가 동시에 출력되게 하는 액세스 중재기; 및상기 서브페이지들로부터 복수의 데이터가 출력될 때 상기 서브페이지들의 출력들중 하나를 선택하여 출력하는 복수의 선택기를 포함함을 특징으로 하는 메모리 액세스 충돌 감소 장치.
- 제1항에 있어서,상기 서브페이지 분할 어드레스는 상기 데이터 처리 엘레멘트들로부터 수신한 메모리 액세스 어드레스의 하위비트들에 해당하고,상기 메모리 액세스 어드레스는 상기 페이지를 분할하는 상위비트들과 상기 서브페이지에 대한 어드레스를 갖는 중간비트들을 더 포함함을 특징으로 하는 메모리 액세스 충돌 감소 장치.
- 제2항에 있어서, 상기 액세스 중재기는상기 메모리 액세스 어드레스의 하위비트들을 상기 서브페이지 분할 어드레스로 출력하는 제어기; 및상기 서브페이지 분할 어드레스에 대응하는 재분배된 어드레스를 출력하는 서브페이지 분배기를 포함하고,상기 제어기는 상기 재분배된 어드레스의 하위비트들을 상기 선택기에 선택신호로 출력하는 것을 특징으로 하는 메모리 액세스 충돌 감소 장치.
- 삭제
- 복수의 페이지를 포함하고 각 페이지는 복수의 서브페이지들을 포함하는 메모리에 복수의 데이터 처리 엘레멘트들이 동시에 액세스하는 단계;상기 서브페이지들을 분할하는 서브페이지 분할 어드레스를 재분배하여 상기 동시 액세스시 각 서브페이지별로 데이터가 동시에 출력되는 단계; 및복수의 선택기를 이용하여 상기 단계에서 동시에 출력되는 데이터중 하나를 상기 선택기들별로 각각 선택하여 출력하는 단계를 포함함을 특징으로 하는 메모리 액세스 충돌 감소 방법.
- 제5항에 있어서,상기 서브페이지 분할 어드레스는 상기 데이터 처리 엘레멘트들로부터 수신한 메모리 액세스 어드레스의 하위비트들에 해당하고,상기 메모리 액세스 어드레스는 상기 페이지를 분할하는 상위비트들과 상기 서브페이지에 대한 어드레스를 갖는 중간비트들을 더 포함함을 특징으로 하는 메모리 액세스 충돌 감소 방법.
- 제6항에 있어서, 상기 동시 액세스시 각 서브페이지별로 데이터가 동시에 출력되는 단계는상기 중간비트들과 상기 재분배된 어드레스를 연결하고, 연결된 어드레스의 하위비트들을 상기 선택기들의 선택신호로 출력하는 단계를 더 포함하는 것을 특징으로 하는 메모리 액세스 충돌 감소 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070127576A KR100922732B1 (ko) | 2007-12-10 | 2007-12-10 | 메모리 액세스 충돌 감소 장치 및 방법 |
US12/195,153 US7958321B2 (en) | 2007-12-10 | 2008-08-20 | Apparatus and method for reducing memory access conflict |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070127576A KR100922732B1 (ko) | 2007-12-10 | 2007-12-10 | 메모리 액세스 충돌 감소 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090060666A KR20090060666A (ko) | 2009-06-15 |
KR100922732B1 true KR100922732B1 (ko) | 2009-10-22 |
Family
ID=40722875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070127576A KR100922732B1 (ko) | 2007-12-10 | 2007-12-10 | 메모리 액세스 충돌 감소 장치 및 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7958321B2 (ko) |
KR (1) | KR100922732B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9496009B2 (en) | 2012-06-06 | 2016-11-15 | Mosys, Inc. | Memory with bank-conflict-resolution (BCR) module including cache |
US9405688B2 (en) * | 2013-03-05 | 2016-08-02 | Intel Corporation | Method, apparatus, system for handling address conflicts in a distributed memory fabric architecture |
KR102357863B1 (ko) * | 2014-12-15 | 2022-02-04 | 삼성전자주식회사 | 메모리 접근 방법 및 장치 |
US20160191420A1 (en) * | 2014-12-27 | 2016-06-30 | Intel Corporation | Mitigating traffic steering inefficiencies in distributed uncore fabric |
US11017128B2 (en) * | 2018-05-22 | 2021-05-25 | Seagate Technology Llc | Data security using bit transposition during memory accesses |
US11347860B2 (en) * | 2019-06-28 | 2022-05-31 | Seagate Technology Llc | Randomizing firmware loaded to a processor memory |
WO2021040921A1 (en) * | 2019-08-29 | 2021-03-04 | Alibaba Group Holding Limited | Systems and methods for providing vector-wise sparsity in a neural network |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060113019A (ko) * | 2005-04-29 | 2006-11-02 | (주)씨앤에스 테크놀로지 | 메모리 제어 시스템 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6393534B1 (en) * | 1999-09-27 | 2002-05-21 | Ati International Srl | Scheduler for avoiding bank conflicts in issuing concurrent requests to main memory |
KR100401946B1 (ko) * | 2001-08-10 | 2003-10-17 | 박종원 | 주소계산과 자료이동방법 및 이를 이용한 충돌회피 기억 장치 |
US6717834B2 (en) * | 2002-03-26 | 2004-04-06 | Intel Corporation | Dual bus memory controller |
US7085890B2 (en) * | 2004-02-19 | 2006-08-01 | International Business Machines Corporation | Memory mapping to reduce cache conflicts in multiprocessor systems |
JP2007241918A (ja) * | 2006-03-13 | 2007-09-20 | Fujitsu Ltd | プロセッサ装置 |
KR100761848B1 (ko) * | 2006-06-09 | 2007-09-28 | 삼성전자주식회사 | 반도체 장치에서의 데이터 출력장치 및 방법 |
-
2007
- 2007-12-10 KR KR1020070127576A patent/KR100922732B1/ko active IP Right Grant
-
2008
- 2008-08-20 US US12/195,153 patent/US7958321B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060113019A (ko) * | 2005-04-29 | 2006-11-02 | (주)씨앤에스 테크놀로지 | 메모리 제어 시스템 |
Also Published As
Publication number | Publication date |
---|---|
KR20090060666A (ko) | 2009-06-15 |
US7958321B2 (en) | 2011-06-07 |
US20090150644A1 (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100922732B1 (ko) | 메모리 액세스 충돌 감소 장치 및 방법 | |
US5410727A (en) | Input/output system for a massively parallel, single instruction, multiple data (SIMD) computer providing for the simultaneous transfer of data between a host computer input/output system and all SIMD memory devices | |
US6381669B1 (en) | Multi-bank, fault-tolerant, high-performance memory addressing system and method | |
KR20110104330A (ko) | 코어스 그레인 재구성 어레이에서의 메모리 중심 통신 장치 | |
US20030182491A1 (en) | Multi-bank, fault-tolerant, high-performance memory addressing system and method | |
US8984372B2 (en) | Techniques for storing ECC checkbits in a level two cache | |
US7171528B2 (en) | Method and apparatus for generating a write mask key | |
CN112732639B (zh) | 一种粗粒度动态可重构处理器及其数据处理方法 | |
TWI473014B (zh) | 增強型微處理器或微控制器 | |
US8629880B2 (en) | Two dimensional memory access controller | |
US8510514B2 (en) | Apparatus, method and data processing element for efficient parallel processing of multimedia data | |
US7483283B2 (en) | Apparatus for efficient streaming data access on reconfigurable hardware and method for automatic generation thereof | |
KR101553651B1 (ko) | 다중 뱅크 메모리 액세스 장치 | |
JP2007220085A (ja) | プロセッサアーキテクチャ | |
CN106227506A (zh) | 一种内存压缩系统中的多通道并行压缩解压系统及方法 | |
Shahrouzi et al. | An efficient fpga-based memory architecture for compute-intensive applications on embedded devices | |
US8825729B1 (en) | Power and bandwidth efficient FFT for DDR memory | |
US20030053367A1 (en) | 2-D FIFO memory having full-width read/write capability | |
US7636817B1 (en) | Methods and apparatus for allowing simultaneous memory accesses in a programmable chip system | |
Melnyk | Computer memory with parallel conflict-free sorting network-based ordered data access | |
US11061642B2 (en) | Multi-core audio processor with flexible memory allocation | |
Vitkovski et al. | Memory organization with multi-pattern parallel accesses | |
Peng et al. | A parallel memory architecture for video coding | |
CN118245110A (zh) | 面向稀疏矩阵向量乘计算的软硬件协同设计方法和框架 | |
Vitkovski et al. | Architecture and implementation of the 2D memory with multi-pattern parallel accesses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121011 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130923 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150925 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170209 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181001 Year of fee payment: 10 |