CN100416860C - 记忆单元 - Google Patents

记忆单元 Download PDF

Info

Publication number
CN100416860C
CN100416860C CNB038034956A CN03803495A CN100416860C CN 100416860 C CN100416860 C CN 100416860C CN B038034956 A CNB038034956 A CN B038034956A CN 03803495 A CN03803495 A CN 03803495A CN 100416860 C CN100416860 C CN 100416860C
Authority
CN
China
Prior art keywords
layer
grid
semi
coating
mnemon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038034956A
Other languages
English (en)
Other versions
CN1698211A (zh
Inventor
J·德佩
C·克莱恩特
C·鲁德维格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1698211A publication Critical patent/CN1698211A/zh
Application granted granted Critical
Publication of CN100416860C publication Critical patent/CN100416860C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

在位于沟槽记忆单元的例子中，一包含第一氧化物层(1)、一氮化物层(2)，以及一面对栅极的第二氧化物层(3)的层序列，存在于侧向沟槽壁上，而该氮化物层(2)则不存在于沟槽底部的弯曲区域(4)之中。在一可取代配置中，至少一梯状部的每个状况分别被配置于该沟槽之该侧壁上，较佳系该源极区域或该漏极区域之下。

Description

记忆单元
技术领域
本发明与一具有一沟槽晶体管形式的记忆晶体管记忆单元有关。
背景技术
由于微型化电子组件以及特别是内存产品的普遍增加，对于将晶体管从平面结构发展为垂直结构，并结合几何学的形式，以达到更高的密装度的工作则愈形重要，而该制程科技仍是可管理的。如果是在氮化物只读存储器(NROM，Nitrided Read Only Memory)的例子中，可以想知其利用一U-型横断面(UMEM组件)使该氧化物-氮化物-氧化物层(ONO)具型化，因此并不需以较大的芯片面积形成一较大的沟槽长度。在这样的例子中，单独记忆单元以形成晶体管结构的形式，存在于半导体材料的沟槽中。如果是在晶体管结构的例子中，一种氧化物-氮化物-氧化物层序列则出现在漏极区域与栅极之间以及在源极区域与栅极之间。对于此种记忆单元的配置，则已在DE 10039441A1中叙述。
发明内容
本发明的目的，是要详细指明一种具有沟槽晶体管的记忆单元，如引进中所描述而可改进其功能的形式。
该目的可利用如权利要求第1项中的特征以及权利要求第4项中的特征来达成，而各自的权利要求亦会显现其改进上的差异。
在沟槽中记忆单元的例子中，一层状序列呈现于沟槽的侧向壁上，其包含一面对半导体材料表面的第一氧化物层，以及一氮化物层与面对栅极的第二氧化物层，而在沟槽底部的弯曲区域中，则未含有氮化物层。在可选择的配置中，至少每个情况都有一梯状部(step)于沟槽中的侧向壁上形成，该梯状部(step)则分别适合位于源极区域或漏极区域之下。
附图说明
第1图至第4图说明该第一种选择中，该记忆单元利用四种不同制造方法的各自梯状部(step)之后，其中间产物的横断面轮廓。
第5图则说明该第二种选择中，该记忆单元利用一制造方法的方法步骤之后，其中间产物的横断面轮廓。
具体实施方式
关于记忆单元的例子，可参考第1图至第5图，以获得更详细的描述。
在每个图式说明中，该面对半导体材料表面的第一氧化物层，利用对应符号1来标明，该氮化物层以对应符号2来表示，而面对该沟槽中栅极表面的该第二氧化层则以对应符号3来表示。
第1A图说明位于该半导体材料中的沟槽，应用第一氧化物层1与氮化物层2之后的横断面。该氮化物系以非等向性蚀刻，因此位在弯曲区域4(第1B图)的沟槽底部中的该第一氧化物层1，并未被覆盖，之后该第二氧化层3应用于如第1C图中的全部区域范围。由于在弯曲区域4的沟槽底部中，该氮化物层2是不存在的，该氧化物则形成较第一氧化物层1为厚的一层。该氧化物-氮化物-氧化物(ONO)层序列，则利用此方法使其氮化物层2仅存在于与垂直的沟槽壁平行部分，例如，在源极区域与栅极之间以及在栅极与漏极区域之间。该栅极的材料系沉积于该氧化物-氮化物-氧化物(ONO)层序列的沟槽孔穴区域，就其本身而言以众所皆知而于此不需多加解释。
在一符合第2图中所示方法的选择配置中，如第2A图中的该氮化物层2，则相较于第一例中沉积了较厚的厚度，该氮化物层2系以非等向性蚀刻以使其不覆盖于该沟槽底部的弯曲区域(第2B图)。之后，该氮化物则以非等向性蚀刻以去除该氮化物层2的表面，此表面在第一次的蚀刻过程中已受侵袭或伤害，这于第2C图中指出，该破折线表示该氮化物层2的原始厚度。之后该第二氧化层3应用于如第2D图中的全部区域范围。原则上，这会形成与如参考第1图所叙述的例子中相同的结构，然而该氮化物层2面向该第二氧化层3的方向，则形成较佳的接口。
进一步的可能性则如第3图中所描述，在此，于应用了该第一氧化物层1与该氮化物层2之后，先应用一附属层5作为可牺牲层(第3A图)，该附属层系如氧化物或多硅化合物。在子序列非等向性蚀刻步骤中，该位于沟槽底部区域的附属层5与该氮化物层2则被去除，因此该结构仍可与第3B图中所示符合。该附属层5的残余物仍存在于侧向沟槽壁中。该附属层5的残余物保护位于侧向沟槽壁中的该氮化物层2，而位于沟槽底部弯曲区域4中的该氮化物层2便被去除。该附属层5的残余物于一等向蚀刻过程中被去除，因此形成如第3C图中表示的结构。之后该第二氧化层3应用于全部区域范围，因此形成如第3D图中所表示的结构。使用多硅化合物作为附属层5有其优点，该附属层5的残余物可以被去除，以符合如第3B图中所示，而不会使在沟槽底部未覆盖广泛区域的第一氧化物层1也相随的被去除。
第4图中则描述进一步可能的生产过程，其中该沟槽底部的完全弯曲区域是与该氮化物隔离的(freed)。从位于半导体材料7所生成沟槽6的过程(第4A图)，首先该第一氧化物层1(第4B图)沉积于全部区域范围，然后该沟槽以多硅化合物填充，如第4C图中以破折线描绘所指出的边界。该多硅化合物被适当的往回蚀刻至沟槽中，因此只有较低部分8的该多硅化合物依旧存在于该沟槽中。该氮化物层2之后如第4D图所描述的沉积于全部区域范围。一非等向性蚀刻过程则会去除位于较低部分8的多硅化合物上之该氮化物层2(第4E图)，该多硅化合物因此亦从该沟槽中被去除。该沟槽底部的完整弯曲区域4之后则如第4F图中所显示的并不含有该氮化物层2。之后第二氧化层3作用于如第4G图中所描述的全部区域范围。于本示范的实施例中，在沟槽底部的弯曲区域里，并不含有该氮化物层2，而仅有氧化物，所以该层是较第一氧化物层1为厚的。因此，由不同生产方法所形成的差异，使得该氧化物-氮化物-氧化物(ONO)层序列的结构中，该氮化物层2相对的停在较远的地方，然后该沟槽的完整弯曲底部区域则不含有氮化物。在本实施例中，在单元程序进行时用来充填氮化物层的媒介注射器，则可以移至上方较远处。
在该记忆单元的第一种选择中，该氮化物并不存在于该氧化物较低的弯曲部分，而仅于该氧化物-氮化物-氧化物(ONO)层的上端部分。位于沟槽底部相对高曲率位置的充填注射器或储存器，以此方法得到保护，因为氧化物较氮化物而言，对于电子具有较低的捕捉机率。因此，对于位在不佳位置的单元程序可被避免，而组件的功能便被提升。
在该记忆单元的第一种选择中，则是为了位于沟槽壁的上部区域的配置步骤作准备。对此实施例以及一相关制作方法的范例，则参考第5图进行说明。一衬垫氧化物层9则被应用于一半导体本体或一半导体层的该半导体材料7之顶侧，而一衬垫氮化物层10则适用于该衬垫氧化物层，此层就其本身而言可利用已知的低压化学气相沉积法(lowpressure chemical vapor deposition，LPCVD)来制造。一适用的光罩技术被用来产生一各自的信道，该沟槽可被蚀刻，例如以电浆蚀刻方法来进行。
由于在移除光罩以及一针对该衬垫氧化物层9与衬垫氮化物层10，称为拉回(pull back)的清洁步骤进行之后，如第5B图之中的描述，有关如第5B图中所表示的虚线，则从该沟槽6的该层边缘被稍微挫回。未受到半导体材料7所覆盖的该较窄区域11，则遗留在该沟槽与该层之间。
之后便依照着一非等向性蚀刻的步骤，较佳的是电浆蚀刻法，用如第5B图中所表示的结构，则更陷入到半导体本体里面。非等向性蚀刻的方向如第5C图中利用箭头12所描述的。以梯状部(step)13对于两侧的所进行的较深蚀刻沟槽则利用此方法产生，该梯状部(step)13使得此种沟槽形式在沟槽壁上产生一相对大的曲率，使得信道中最大场强度的区域转换到所指步骤中的区域。因此，在单元程序中，进入储存层的充填媒介注射器则取代了该梯状部(step)13中的位置。
第5D图描述所完成的具有氧化物-氮化物-氧化物层序列作为储存层的记忆单元之横断面。首先先以第一氧化物层1应用于该沟槽壁的全部区域范围，随即的，该氮化物层2与第二氧化物层3也被应用。源极区域与漏极区域14则存在于该沟槽的两侧，所指的区域系如范例中以涂料涂于n-带领样式(n-conducting fashion)，以及在掺杂物扩散隔离后利用更些微的涂料区域15来限制。该沟槽则填充栅极16，较佳的方式是以多硅化合物来沉积。该梯状部(step)13则位于源极区域及漏极区域下。
组件符号说明
1第一氧化物层
2氮化物层
3二氧化物层
4沟槽底部的弯曲区域
5附属层
6沟槽
7半导体材料
8硅化合物的较低部分
9衬垫氧化物层
10衬垫氮化物层
11半导体材料未覆盖的区域
12箭头
13梯状部
14源极与漏极区域
15更些微的涂料区域
16栅极

Claims (6)

1. 一具有记忆晶体管的记忆单元，该记忆晶体管在半导体本体或一半导体层的顶端侧，具备在半导体材料内所形成的沟槽中的一栅极，该栅极被安排于以半导体材料所形成的源极区域及漏极区域之间，且该栅极经由介电材料而与该半导体材料隔离，其中，在该源极区域与该栅极间以及该漏极区域与该栅极间，包含一面对半导体材料的第一氧化物层(1)、一氮化物层(2)，以及一面对栅极的第二氧化物层(3)的层序列，至少被呈现于该沟槽的侧壁，而该氮化物层(2)则不存在于该沟槽底部的弯曲区域(4)之中.
2. 如权利要求第1项的记忆单元，于该沟槽底部的弯曲区域(4)中，该氮化物层(2)并不存在，且由该第二氧化物层(3)与该第一氧化物层(1)形成的一氧化物层其厚度大于该第一氧化物层(1).
3. 如权利要求第1项或第2项的记忆单元，其中，该氮化物层(2)仅存在于该沟槽底部上的沟槽侧壁.
4. 一具有记忆晶体管的记忆单元，该记忆晶体管在半导体本体或一半导体层的顶端侧，具备在半导体材料内所形成的沟槽中的一栅极，该栅极被安排于以半导体材料所形成的源极区域及漏极区域之间，且该栅极经由介电材料而与该半导体材料隔离，其中，在该源极区域与该栅极间以及该漏极区域与该栅极间，包含一面对半导体材料的第一氧化物层(1)、一氮化物层(2)，以及一面对栅极的第二氧化物层(3)的层序列，至少被呈现于该沟槽的侧壁，而在每个状况中，至少一梯状部形成于该沟槽的侧壁.
5. 如权利要求第4项的记忆单元，其中，该至少一梯状部存在于该沟槽底部上的沟槽侧壁.
6. 如权利要求第4项或第5项的记忆单元，其中，该至少一梯状部被配置于该源极区域或该漏极区域之下.
CNB038034956A 2002-02-06 2003-01-17 记忆单元 Expired - Fee Related CN100416860C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10204868.1 2002-02-06
DE10204868A DE10204868B4 (de) 2002-02-06 2002-02-06 Speicherzelle mit Grabenspeichertransistor und Oxid-Nitrid-Oxid-Dielektrikum

Publications (2)

Publication Number Publication Date
CN1698211A CN1698211A (zh) 2005-11-16
CN100416860C true CN100416860C (zh) 2008-09-03

Family

ID=27618353

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038034956A Expired - Fee Related CN100416860C (zh) 2002-02-06 2003-01-17 记忆单元

Country Status (7)

Country Link
US (1) US7274069B2 (zh)
EP (1) EP1472742A2 (zh)
JP (1) JP4081016B2 (zh)
CN (1) CN100416860C (zh)
DE (1) DE10204868B4 (zh)
TW (1) TW200304221A (zh)
WO (1) WO2003067668A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4334315B2 (ja) * 2003-10-10 2009-09-30 株式会社ルネサステクノロジ 半導体記憶装置の製造方法
KR100546391B1 (ko) * 2003-10-30 2006-01-26 삼성전자주식회사 소노스 소자 및 그 제조 방법
KR100598106B1 (ko) * 2004-08-27 2006-07-07 삼성전자주식회사 소노스 기억 셀 및 그 형성 방법
US7358164B2 (en) * 2005-06-16 2008-04-15 International Business Machines Corporation Crystal imprinting methods for fabricating substrates with thin active silicon layers
US7399686B2 (en) * 2005-09-01 2008-07-15 International Business Machines Corporation Method and apparatus for making coplanar dielectrically-isolated regions of different semiconductor materials on a substrate
US8344446B2 (en) 2006-12-15 2013-01-01 Nec Corporation Nonvolatile storage device and method for manufacturing the same in which insulating film is located between first and second impurity diffusion regions but absent on first impurity diffusion region
JP2008166528A (ja) * 2006-12-28 2008-07-17 Spansion Llc 半導体装置およびその製造方法
JP2008192803A (ja) 2007-02-05 2008-08-21 Spansion Llc 半導体装置およびその製造方法
JP2008227403A (ja) 2007-03-15 2008-09-25 Spansion Llc 半導体装置およびその製造方法
US7651902B2 (en) * 2007-04-20 2010-01-26 International Business Machines Corporation Hybrid substrates and methods for forming such hybrid substrates
US7750406B2 (en) * 2007-04-20 2010-07-06 International Business Machines Corporation Design structure incorporating a hybrid substrate
JP2008305942A (ja) * 2007-06-07 2008-12-18 Tokyo Electron Ltd 半導体メモリ装置およびその製造方法
JP2009004510A (ja) * 2007-06-20 2009-01-08 Toshiba Corp 不揮発性半導体記憶装置
JP5405737B2 (ja) * 2007-12-20 2014-02-05 スパンション エルエルシー 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830975A (en) * 1983-01-13 1989-05-16 National Semiconductor Corporation Method of manufacture a primos device
US5252845A (en) * 1990-04-02 1993-10-12 Electronics And Telecommunications Research Institute Trench DRAM cell with vertical transistor
US6191459B1 (en) * 1996-01-08 2001-02-20 Infineon Technologies Ag Electrically programmable memory cell array, using charge carrier traps and insulation trenches
US20010008291A1 (en) * 2000-01-14 2001-07-19 Takaaki Aoki Semiconductor device and method for manufacturing the same
US6309924B1 (en) * 2000-06-02 2001-10-30 International Business Machines Corporation Method of forming self-limiting polysilicon LOCOS for DRAM cell

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2662076B2 (ja) * 1990-05-02 1997-10-08 松下電子工業株式会社 不揮発性半導体記憶装置およびその製造方法
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
DE10039441A1 (de) * 2000-08-11 2002-02-28 Infineon Technologies Ag Speicherzelle, Speicherzellenanordnung und Herstellungsverfahren
MXPA03001223A (es) * 2000-08-11 2003-09-22 Infineon Technologies Ag Celda de memoria, dispositivo de celda de memoria y metodo de fabricaccion del mismo.
DE10041749A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag Vertikale nichtflüchtige Halbleiter-Speicherzelle sowie Verfahren zu deren Herstellung
DE50205520D1 (de) * 2001-06-21 2006-03-30 Alstom Technology Ltd Baden Verfahren zum betrieb einer kraftmaschine
US6900116B2 (en) * 2002-03-13 2005-05-31 Micron Technology Inc. High permeability thin films and patterned thin films to reduce noise in high speed interconnections
US6846738B2 (en) * 2002-03-13 2005-01-25 Micron Technology, Inc. High permeability composite films to reduce noise in high speed interconnects
US7235457B2 (en) * 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US6970053B2 (en) * 2003-05-22 2005-11-29 Micron Technology, Inc. Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4830975A (en) * 1983-01-13 1989-05-16 National Semiconductor Corporation Method of manufacture a primos device
US5252845A (en) * 1990-04-02 1993-10-12 Electronics And Telecommunications Research Institute Trench DRAM cell with vertical transistor
US6191459B1 (en) * 1996-01-08 2001-02-20 Infineon Technologies Ag Electrically programmable memory cell array, using charge carrier traps and insulation trenches
US20010008291A1 (en) * 2000-01-14 2001-07-19 Takaaki Aoki Semiconductor device and method for manufacturing the same
US6309924B1 (en) * 2000-06-02 2001-10-30 International Business Machines Corporation Method of forming self-limiting polysilicon LOCOS for DRAM cell

Also Published As

Publication number Publication date
EP1472742A2 (de) 2004-11-03
WO2003067668A2 (de) 2003-08-14
US7274069B2 (en) 2007-09-25
JP4081016B2 (ja) 2008-04-23
CN1698211A (zh) 2005-11-16
JP2005517301A (ja) 2005-06-09
DE10204868A1 (de) 2003-08-21
TW200304221A (en) 2003-09-16
WO2003067668A3 (de) 2003-12-11
US20050030780A1 (en) 2005-02-10
DE10204868B4 (de) 2007-08-23

Similar Documents

Publication Publication Date Title
CN100416860C (zh) 记忆单元
CN1191628C (zh) 具有交替的长焊盘和短焊盘的半导体器件
US7521333B2 (en) Methods of fabricating trench isolation structures having varying depth
CN110120393A (zh) 三维半导体存储器件
DE102005021118B4 (de) Nichtflüchtige Halbleiterspeicher und Verfahren zur Herstellung solcher Speicher
CN1278384C (zh) 制造半导体器件的方法
US9960237B2 (en) Termination structure with multiple embedded potential spreading capacitive structures for trench MOSFET
EP0794567A3 (en) Process for forming a deep trench-type storage node for a DRAM
US9543319B1 (en) Vertical channel structure
CN100373551C (zh) 制造及建构存储单元之方法
EP0860879A3 (en) Multilevel interconnection in a semiconductor device and method for forming the same
CN1581492A (zh) 具纳米晶体或纳米点之存储单元
KR100673007B1 (ko) 비휘발성 반도체 메모리 장치 및 그 제조방법
EP0463510B1 (en) High density stacked gate EPROM split cell with bit line reach-through and interruption immunity
CN117219500B (zh) 晶体管器件和闪存存储器的集成结构及其集成方法
US20040084713A1 (en) Structure with composite floating gate by poly spacer in flash
US20070004099A1 (en) NAND flash memory device and method of manufacturing the same
EP3735692B1 (en) Non-volatile memory cells with floating gates in dedicated trenches
CN113380791A (zh) 半导体器件及其形成方法
CN108470736B (zh) 三维闪存以及三维闪存沟道孔的非晶硅盖的形成方法
CN1531098A (zh) 具有沟渠绝缘的半导体电路装置及其制造方法
CN1722446A (zh) 分裂栅极非易失存储器单元及其形成方法
CN100463145C (zh) 非挥发性存储器及其制造方法
US7785953B2 (en) Method for forming trenches on a surface of a semiconductor substrate
CN1204145A (zh) 半导体装置中形成隔离区的方法及所得的结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20190117

CF01 Termination of patent right due to non-payment of annual fee