CN100416700C - 用于控制半导体存储设备的ac定时参数的电路及其方法 - Google Patents

用于控制半导体存储设备的ac定时参数的电路及其方法 Download PDF

Info

Publication number
CN100416700C
CN100416700C CNB021542627A CN02154262A CN100416700C CN 100416700 C CN100416700 C CN 100416700C CN B021542627 A CNB021542627 A CN B021542627A CN 02154262 A CN02154262 A CN 02154262A CN 100416700 C CN100416700 C CN 100416700C
Authority
CN
China
Prior art keywords
signal
time
circuit
delay
duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021542627A
Other languages
English (en)
Other versions
CN1433025A (zh
Inventor
赵正显
金炳喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1433025A publication Critical patent/CN1433025A/zh
Application granted granted Critical
Publication of CN100416700C publication Critical patent/CN100416700C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Dram (AREA)

Abstract

一种用于控制半导体存储设备的AC定时参数的电路及其方法。AC定时参数控制电路包括延迟时间定义部分、比较部分和控制部分。控制电路对输入信号的脉冲宽度或周期与一个或多个不同宽度的脉冲进行比较，其中延迟时间定义部分设置参考宽度并由比较部分产生脉冲。控制部分表示输入信号的宽度或周期是否小于或长于每一参考宽度脉冲。根据对AC定时参数与一个或多个参考数值进行直接的比较，控制电路输出可以用来使设备恰当地操作的信号。

Description

用于控制半导体存储设备的AC定时参数的电路及其方法
技术领域
本发明涉及一种半导体存储设备，尤其涉及一种电路，该电路通过识别AC定时参数的变化用于对半导体存储设备的AC定时参数进行控制并控制半导体存储设备的操作。
背景技术
半导体存储设备的操作定时(timing)(也称AC定时)参数定义了特定的操作时间或特定操作之间的时间间隔，为保证半导体存储设备的正常工作而规定了操作定时的允许极限。
通常，半导体存储设备的AC定时参数的特定数值定义为多个预定的参考时间或参考时钟信号的周期。AC定时参数的特定值的允许极限越大，越能更好地保证半导体存储设备的性能。然而，当AC定时参数的特定值的允许极限增加时，由于在允许极限内很难获得相同的操作特性使得电路设计变得十分困难。
在常规半导体存储设备中，当电路设计时，通过安装选择熔丝或选择金属，或是通过应用特定模式寄存器装置加以解决问题。在安装选择金属的情况中，需要有分别(separate)的屏蔽，这样增加了制作屏蔽的成本。在安装选择熔丝的情况中，必须有安装熔丝的空间而使芯片尺寸增大。另外，必须分别包含熔丝熔断过程，而增加制造成本及耗时。
在应用MRS的情况中，必须包括用于应用MRS的电路而增大芯片尺寸。不需要分别的处理过程，如熔丝熔断处理，甚至成品也可以修改。
然而，当应用MRS时，在AC定时参数变化并需要反射其变化的情况下，必须分别地执行MRS的编程过程。这样很难使半导体存储设备的操作特性保持一致，而降低半导体存储设备的性能。
发明内容
本发明的第一个目的是，提供通过识别AC定时参数变化对半导体存储设备的定时参数进行控制并控制半导体存储设备的操作的电路。
本发明的第二个目的是提供靠识别AC定时参数变化对半导体存储设备的定时参数进行控制并控制半导体存储设备的操作的方法。
本发明的第三个目的是提供用于识别半导体存储设备参考时钟信号的周期及控制半导体存储设备的操作的电路。
因此，为达到上述的第一目的，提供一种用于控制半导体存储设备定时参数的电路。电路包括延迟时间定义部分、比较部分和控制部分。
延迟时间定义部分接收连续的输入信号，并产生第一到第n(n是自然数)延时信号，其中输入信号被延迟预定的时间。
比较部分接收输入信号和第一到第n延时信号，产生第一到第n比较脉冲信号，每一脉冲信号具有对应于持续时间的有效段。
控制部分接收输入信号和第一到第n比较脉冲信号，对输入信号与第一到第n比较脉冲信号进行比较，并产生第一到第n用于控制半导体存储设备的AC定时参数的操作控制信号。
在此输入信号是半导体存储设备时钟信号或是命令。
最好延迟时间定义部分包括用于通过接收输入信号并用预定延迟时间延时输入信号而产生第一延时信号的第一延时设备，和用于通过接收第一延时信号并用预定延迟时间延时第一延时信号而产生第二延时信号的第二延时设备，及用于通过接收第(n-1)延时信号并用预定延迟时间延时第(n-1)延时信号而产生第n延时信号的第n延时设备。
最好比较部分包括第一到第n比较装置，该装置分别地接收输入信号和相应的第一到第n延时信号，并产生第一到第n比较脉冲信号，每一比较脉冲信号具有预定持续时间的有效段。
最好控制部分包括第一到第n操作控制部分，该操作控制部分分别接收输入信号和相应的第一到第n比较脉冲信号，对输入信号的有效段与相应的第一到第n比较脉冲信号的有效段的时间进行比较，并产生第一到第n操作控制信号。
电路还最好进一步包括操作确定部分，该操作确定部分接收输入信号和操作允许信号，并确定是否将操作输入信号传输给延迟时间定义部分。
为达到第二目的，提供用于通过识别AC定时参数的变化，对半导体存储设备的定时参数进行控制并控制半导体存储设备操作的方法，该方法包括：(a)接收连续的输入信号，并产生第一到第n(n为自然数)延时信号，其中输入信号延时相应的延迟时间，(b)接收输入信号和第一到第n延时信号，产生第一到第n比较脉冲信号，每一脉冲信号具有预定持续时间的有效段，和(c)接收输入信号和第一到第n比较脉冲信号，对输入信号和第一到第n比较脉冲信号进行比较，产生用于控制半导体存储设备的AC定时参数的第一到第n操作控制信号。这里输入信号是半导体存储设备时钟信号或是命令。
步骤(a)还最好包括以下步骤：(a1)通过接收输入信号并用预定延迟时间延时输入信号而产生第一延时信号，(a2)通过接收第一延时信号并用预定延迟时间延时第一延时信号而产生第二延时信号，和(a3)通过接收第(n-1)延时信号并用预定时间延时第(n-1)延时信号而产生第n延时信号。
为达到第三目的，提供一种用于识别参考时钟信号周期的电路。电路包括操作确定部分、延迟时间定义部分、比较部分和控制部分。
操作确定部分接收连续的输入信号和操作允许信号，并产生用于控制控制部分操作的操作确定信号。
延迟时间定义部分接收输入信号，用相应的预定延迟时间延时输入信号，产生第一和第二延时信号。
比较部分接收第一和第二延时信号，产生第一和第二比较脉冲信号，每一脉冲信号具有预定持续时间的有效段。
控制部分接收操作确定信号、第一和第二比较脉冲信号，对操作确定信号与第一和第二比较脉冲信号进行比较，产生第一和第二用于控制半导体存储设备操作的操作控制信号。
延迟时间定义部分最好包括有奇数个相互串联并具有预定延迟时间的延时设备。
比较部分还最好包括有第一比较装置，该装置接收输入信号和相应的第一延时信号，产生具有预定持续时间的有效段的第一比较脉冲信号，和第二比较装置，该装置接收输入信号和相应的第二延时信号，产生具有预定持续时间的有效段的第二比较脉冲信号。
控制部分还最好包括有第一操作控制部分，该部分接收操作确定信号和相应的第一比较脉冲信号，对操作确定信号与第一比较脉冲信号的有效段的持续时间进行比较，并产生用于控制半导体存储设备的第一操作控制信号，和第二操作控制部分，该部分接收操作确定信号和相应的第二比较脉冲信号，对操作确定信号与第二比较脉冲信号的有效段的持续时间进行比较，并产生用于控制半导体存储设备的第二操作控制信号。
因此根据本发明用于控制半导体存储设备的AC定时参数的电路及其方法可以识别AC定时参数的变化，并且可以控制半导体存储设备的操作适合于AC定时参数。
附图说明
通过下面结合示例性地示出一例的附图进行的描述，本发明的上述和其他目的和特点将会变得更加清楚，其中：
图1是根据本发明第一实施例的半导体存储设备AC定时参数控制电路的方框图；
图2是表示根据本发明第一实施例的半导体存储设备AC定时参数控制方法的流程图；
图3是根据本发明第一实施例的用于识别参考时钟信号周期的电路的电路图；
图4是表示图3所示用于识别参考时钟信号周期的电路工作的时序图；
图5是表示在电路中使用图3所示的识别参考时钟信号周期电路的电路图；
图6是表示图5所示电路的工作时序图；
图7是用于检测RAS时间的电路的电路图，其中该电路使用图1所示的AC定时参数控制电路；
图8是内部电压发生器的方框图，其中该发生器使用了控制图7所示电路工作的信号；
图9是图8所示内部电压发生器工作的时序图；
图10是用于检测RC时间的电路的电路图，其中该电路使用图1所示的AC定时参数控制电路；
图11表示用于产生具有与RC时间相关的信息的控制信号的电路；及
图12是表示图10和图11所示电路的工作时序图。
具体实施方式
在此参照本发明优选实施例的附图对本发明进行陈述。全部附图中系统的参考数指示相同的部分。
图1是根据本发明第一实施例的半导体存储设备AC定时参数控制电路的方框图。参照图1，AC定时参数包括延迟时间定义部分110、比较部分130和控制部分150。
延迟时间定义部分110接收连续的输入信号INCK(通过图1中的可选的操作确定部分160)，用相应的预定延迟时间延时输入信号INCK，产生第一到第n(n是自然数)延时信号DES 1、DES2、......、DESn。
输入信号INCK是半导体存储设备时钟信号或是命令。具体地讲，延迟时间定义部分110包括数个串联的延时设备：第一延时设备111将输入信号INCK用预定延迟时间延时；第二延时设备112接收并用预定延迟时间延时第一延时信号DES1；和“最后”或第n延时设备113接收并用预定延迟时间延时第(n-1)延时信号(未示出)。
在本实施例中，第一延时设备111、第二延时设备112和第n延时设备113具有不同的延迟时间。然而，根据电路的配置，第一延时设备111、第二延时设备112和第n延时设备113也可具有相同的延迟时间。
比较部分130接收输入信号INCK和第一到第n延时信号DES 1、DES2、......、DESn，产生第一到第n比较脉冲信号COMP1、COMP2、......、COMPn，每一比较脉冲信号具有预定持续时间的有效段。
更具体地，比较部分130包括第一到第n比较装置131、132和133，每一比较装置接收输入信号INCK并分别地接收相应的第一到第n延时信号DES1、DES2、......、DESn，并分别地产生第一到第n比较脉冲信号COMP1、COMP2、......、COMPn，每一比较脉冲信号具有预定持续时间的有效段。第一到第n比较脉冲信号COMP1、COMP2、......、COMPn具有不同持续时间的有效段。
控制部分150接收输入信号INCK和第一到第n比较脉冲信号COMP1、COMP2、......、COMPn，对输入信号INCK与第一到第n比较脉冲信号COMP1、COMP2、......、COMPn进行比较，产生用于控制AC定时参数的第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn。
更具体地，控制部分150包括第一到第n操作控制部分151、152和153，每一操作控制部分接收输入信号INCK和分别地接收相应的第一到第n比较脉冲信号COMP1、COMP2、......、COMPn，对每一输入信号INCK与相应的第一到第n比较脉冲信号COMP1、COMP2、......、COMPn的有效段的持续时间进行比较，产生第一到第n用于控制AC定时参数的操作控制信号OPCON1、OPCON2、......、OPCONn。
这里，根据对应的第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn的逻辑电平，第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn表示每个输入信号INCK的有效段是否长于或短于对应的第一到第n比较脉冲信号COMP1、COMP2、......、COMPn。
AC定时参数控制电路100可进一步包括操作确定部分160，该操作确定部分160接收输入信号INCK和操作允许信号OPES。操作允许信号OPES的状态决定是否将操作输入信号OUTCK传输到延迟时间定义部分110。这样当有OPES请求时，电路100将被启动(enable)或者被禁止。
这里操作允许信号OPES是由模式寄存器装置(MRS)产生的，但是除MRS外，OPES也可由外部命令或内部信号来产生。操作确定部分160可以是NAND门。
以下将参照图1对AC定时参数控制电路的工作进行详细陈述。
延迟时间定义部分110接收预定的连续输入信号INCK，并产生第一到第n延时信号DES1、DES2、......、DESn，其中用预定的延迟时间延时输入信号INCK。
输入信号INCK可以是时钟信号或半导体存储设备的命令。例如，如果控制电路100识别到存储设备参考时钟信号的周期，从而控制半导体存储设备的特定操作，参考时钟信号可以被用作输入信号INCK。如果控制电路100识别行地址选通(RAS)时间(通常以tRAS表示)，从而控制半导体存储设备的特定操作，行有效(RA)信号可以被用作输入信号INCK。这里RAS时间是从RA信号被允许到行预充电(RP)信号被允许时所需的时间。
延迟时间定义部分110包括第一到第n延时设备111、112和113，第一延时设备111通过接收输入信号INCK并用预定延迟时间延时输入信号INCK而产生第一延时信号DES1。第一延时信号DES1施加到比较部分130(此后描述)的第一比较装置131和第二延时设备112。第二延时设备112通过接收第一延时信号DES1并用预定延迟时间延时第一延时信号DES1而产生第二延时信号DES2。第二延时信号DES2施加到比较部分130的第二比较装置132和第二延时设备(未示出)。相似地，第n延时设备113通过接收第(n-1)(未示出)延时信号并用预定延迟时间延时第(n-1)延时信号而产生第n延时信号DESn。第一到第n延时设备111、112和113可由用于对信号延时的逻辑设备所构成，如缓冲器。在此实施例中，第一到第n延时设备111、112和113具有不同的延迟时间，但具体实现时可具有相同的延迟时间。
由于第一延时信号DES1是仅由第一延时设备通过将输入信号INCK延时而产生，所以不同于由第一和第二延时设备111、112通过将输入信号INCK延时而产生的第二延时信号DES2。即，第一到第n延时信号DES1、DES2......、DESn中每个的延时程度是不同的。
比较部分130接收输入信号INCK和第一到第n比较脉冲信号COMP1、COMP2、......、COMPn，并产生第一到第n比较脉冲信号COMP1、COMP2、......、COMPn，每个比较脉冲信号具有预定持续时间的有效段。
比较部分130包括第一到第n比较装置131、132和133。第一比较装置131接收输入信号INCK和相应的第一延时信号DES1，并产生具有预定持续时间的有效段的第一比较脉冲信号COMP1。第二比较装置132接收输入信号INCK和相应的第二延时信号DES2，并产生具有预定持续时间的有效段的第二比较脉冲信号COMP2。相似地，第n比较装置133接收输入信号INCK和相应的第n比较脉冲信号DESn，并产生具有预定持续时间的有效段的第n比较脉冲信号COMPn。每个第一到第n延时信号DES1、DES2、......、DESn的延时程度不同，因而第一到第n比较脉冲信号COMP1、COMP2、......、COMPn的有效段具有不同的持续时间。
控制部分150接收输入信号INCK和第一到第n比较脉冲信号COMP1、COMP2、......、COMPn，对输入信号INCK与第一到第n比较脉冲信号COMP1、COMP2、......、COMPn进行比较，并产生用于控制AC定时参数的第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn。
控制部分150包括第一到第n操作控制部分151、152和153。第一操作控制部分151接收输入信号INCK和相应的第一比较脉冲信号COMP1，对每一输入信号INCK有效段的持续时间与相应的第一比较脉冲信号COMP1有效段的持续时间进行比较，并产生用于控制AC定时参数的第一操作控制信号OPCON1。第二操作控制部分152接收输入信号INCK和相应的第二比较脉冲信号COMP2，对每一输入信号INCK有效段的持续时间与相应的第二比较脉冲信号COMP2有效段的持续时间进行比较，并产生用于控制AC定时参数的第二操作控制信号OPCON2。相似地，第n操作控制部分153接收输入信号INCK和相应的第n比较脉冲信号COMPn，对每一输入信号INCK有效段的持续时间与相应的第n比较脉冲信号COMPn有效段的持续时间进行比较，并产生用于控制AC定时参数的第n操作控制信号OPCONn。
这里，根据相应的第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn的逻辑电平，第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn表示每一输入信号INCK的有效段是长于或短于相应的第一到第n比较脉冲信号COMP1、COMP2、......、COMPn的有效段。即，第一到第n操作控制部分151、152和153将第一到第n比较脉冲信号COMP1、COMP2、......、COMPn分别地与输入信号INCK的下一周期的开始进行比较。
由于已知第一到第n延时设备111、112和113的延迟时间，就可以知道第一到第n比较脉冲信号COMP1、COMP2、......、COMPn有效段的持续时间。从而根据相应的第一到第n操作控制信号OPCON1、OPCON2......、OPCONn输出高电平或输出低电平，可以知道每一输入信号INCK的有效段是长于或是短于相应的第一到第n比较脉冲信号COMP1、COMP2、......、COMPn的有效段。
这样通过使用第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn，如果确定输入信号INCK的有效段长于半导体存储设备预定操作所需的时间，则半导体存储设备执行第一操作，如果确定输入信号INCK的有效段短于半导体存储设备预定操作所需的时间，半导体存储设备安装有执行第二操作的电路，从而控制半导体存储设备的操作。
控制电路100可以还包括操作确定部分160，该操作确定部分160接收输入信号INCK和操作允许信号OPES。OPES确定是否将操作输入信号OUTCK传输到延迟时间定义部分110。即，在不需要使用控制电路100控制AC定时参数情况时，操作允许信号OPES施加到操作确定部分160以便输入信号INCK不施加到延迟时间定义部分110，并且控制电路100不进行操作。为控制控制电路100的操作，操作确定部分160还可控制比较部分130或控制部分150。
在此，操作允许信号OPES可以由MRS产生。即，如果通过调整MRS半导体存储设备满足预定的情况，则产生操作允许信号OPES以禁止控制电路100。除了MRS外，操作允许信号OPES还可由外部命令或内部信号所产生。
图2是根据本发明第一实施例用于控制半导体存储设备的AC定时参数的方法的流程图。参照图1和图2对此方法进行描述。
此方法可以识别AC定时参数和控制半导体存储设备的工作，在步骤210中，通过用预定延迟时间延时输入信号INCK产生第一到第n(n是自然数)延时信号DES1、DES2、......、DESn。更具体地讲，在步骤210，接收并用预定的延迟时间延时输入信号INCK，从而产生第一延时信号DES1。用第一延时信号DES1产生第二延时信号DES2和下文将描述的比较脉冲信号COMP1。接收并用预定延迟时间延时第一延时信号DES1，而产生第二延时信号DES2。用此方式，接收并用预定的延迟时间延时第(n-1)延时信号DESn-1，从而产生第n延时信号DESn。
在此，用于延时输入信号INCK的预定延迟时间的长度不同。因此，第一到第n延时信号DES1、DES2、......、DESn具有不同的延迟时间。然而在根据用于控制半导体存储设备的AC定时参数的方法(200)操作用于形成的电路的方法中，用于延时输入信号的时间是相同的。
输入信号INCK可以是半导体存储设备时钟信号或是命令。例如，如果用于控制AC定时参数的方法(200)识别半导体存储设备参考时钟信号的周期，从而控制半导体存储设备的特定操作，参考时钟信号可被用作输入信号INCK。如果方法(200)识别行地址选通(RAS)时间(通常以tRAS表示)，从而控制半导体存储设备的特定操作，行有效(RA)信号可被用作输入信号INCK。这里，RAS时间是从RA信号被允许到行预充电(RP)信号被允许所需的时间。
此外，操作允许信号OPES可以确定是否施加输入信号。因而，在不需要使用控制半导体存储设备AC定时参数的方法(200)的情况时，产生操作允许信号OPES，以便不施加输入信号到控制电路100，并且控制电路100不进行操作。操作允许信号OPES可以是由MRS产生的。即，如果通过调整MRS半导体存储设备满足预定的情况，则产生操作允许信号OPES以使用于控制AC定时参数的方法(200)不工作。除了MRS外，操作允许信号OPES还可由外部命令或内部信号产生。
在步骤220中，接收输入信号INCK和第一到第n延时信号DES1、DES2、......、DESn，产生每个有效段具有各不相同的预定持续时间的第一到第n比较脉冲信号COMP1、COMP2、......、COMPn。更具体地讲，在步骤220中，接收输入信号和相应的第一延时信号DES1，并且用于产生具有预定持续时间的有效段的第一比较脉冲信号COMP1。用相同的方式，产生第二到第n比较脉冲信号COMP2、......、COMPn。对输入信号与通过延时输入信号INCK所产生的第一到第n延时信号DES1、DES2、......、DESn进行比较，产生具有脉冲波形的第一到第n比较脉冲信号COMP1、COMP2、......、COMPn。另外，第一到第n延时信号DES1、DES2、......、DESn的延时程度是不同的，因而第一到第n比较脉冲信号COMP1、COMP2、......、COMPn的有效段具有不同的持续时间。
在步骤230中，接收输入信号INCK和第一到第n比较脉冲信号COMP1、COMP2、......、COMPn，对输入信号INCK与第一到第n比较脉冲信号COMP1、COMP2、......、COMPn进行比较，产生用于控制半导体存储设备AC定时参数的第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn。更具体地讲，在步骤230，接收输入信号INCK和相应的第一比较脉冲信号COMP1，对每一输入信号和相应的第一比较脉冲信号COMP1的有效段的持续时间进行比较，产生用于控制半导体存储设备AC定时参数的第一操作控制信号OPCON1。用相同方式，产生第二到第n操作控制信号OPCON2、......OPCONn。
根据第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn的逻辑电平，第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn表示输入信号INCK的有效段是否长于或短于第一到第n比较脉冲信号COMP1、COMP2、......、COMPn的有效段。由于已知第一到第n延迟时间信号DES1、DES2、......、DESn的延迟时间，可以知道第一到第n比较脉冲信号COMP1、COMP2、......、COMPn允许的长度。因此，根据第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn是输出高电平或是输出低电平，就可确定输入信号INCK有效段是否长于或短于第一到第n比较脉冲信号COMP1、COMP2、......、COMPn的有效段。即，通过使用第一到第n操作控制信号OPCON1、OPCON2、......、OPCONn，如果确定输入信号INCK的有效段长于半导体存储设备的预定操作所需时间，半导体存储设备执行第一操作，如果确定输入信号INCK的有效段小于半导体存储设备的预定操作所需时间，半导体存储设备执行第二操作。这样可使半导体存储设备在不同的输入信号定时方式下交替操作。
图3是根据本发明第一实施例的用于识别参考时钟信号周期的电路图。参照图3，电路300包括操作确定部分310、延迟时间定义部分320、比较部分330和控制部分340。
操作确定部分310接收连续的输入信号INCK和操作允许信号OPES，产生用于控制控制部分340操作的操作确定信号OPDS。这里，输入信号INCK是参考时钟信号，即用于半导体存储设备操作的外部输入时钟信号。操作确定部分310是触发器。触发器310在输入端D接收操作允许信号OPES，在时钟信号输入端接收输入信号INCK，在输出端Q输出操作确定信号OPDS。
延迟时间定义部分320接收输入信号INCK，并产生用预定延迟时间延时输入信号INCK的第一和第二延时信号DES1和DES2。延迟时间定义部分320包括奇数个相互串联并具有预定延迟时间的延时设备(示出321、323、325、327和329)。具体地讲，此实施例中延时设备321、323、325、327和329具有不同的延迟时间，但在具体实现时可以有相同的延迟时间。
第三延时设备325的输出成为第二延时信号DES2。第五延时设备329的输出成为第一延时信号DES1。
比较部分330接收第一和第二延时信号DES1和DES2，产生具有不同预定持续时间的有效段的第一和第二比较脉冲信号COMP1和COMP2。具体地讲，比较部分330包括：第一比较装置331，该装置接收输入信号INCK和相应的第一延时信号DES1，产生具有预定持续时间的有效段的第一比较脉冲信号COMP1；和第二比较装置333，该装置接收输入信号INCK和相应的第二延时信号DES2，产生具有预定持续时间的有效段的第二比较脉冲信号COMP2。第一和第二比较装置331和333可以是NAND门。第一和第二延时信号DES1和DES2有不同的延迟时间，因而第一和第二比较脉冲信号COMP1和COMP2的有效段具有不同的持续时间。
控制部分340接收操作确定信号OPDS和第一和第二比较脉冲信号COMP1和COMP2，对操作确定信号OPDS与第一和第二比较脉冲信号COMP1和COMP2进行比较，产生用于控制半导体存储设备的第一和第二操作控制信号OPCON1和OPCON2。更具体地，控制部分340包括第一操作控制部分350，它接收操作确定信号OPDS和相应的第一比较脉冲信号COMP1，对操作确定信号OPDS与第一比较脉冲信号COMP1的有效段的持续时间进行比较，产生用于控制半导体存储设备的第一操作控制信号OPCON1，和第二操作控制部分360，它接收操作确定信号OPDS和相应的第二比较脉冲信号COMP2，对操作确定信号OPDS与第二比较脉冲信号COMP2的有效段的持续时间进行比较，产生用于控制半导体存储设备的第一操作控制信号OPCON2。
根据第一或第二操作控制信号OPCON1或OPCON2的逻辑电平，第一和第二操作控制信号OPCON1和OPCON2表示操作确定信号OPDS的有效段是否长于或短于相应的第一或第二比较脉冲信号COMP1或COMP2的有效段。
更具体地，第一操作控制部分350包括：第一反相器351，它接收操作确定信号OPDS并使其反相；第一传输门352，它响应操作确定信号OPDS和第一反相器351的输出将第一比较脉冲信号COMP1传输到第一锁存单元353；第一锁存单元353，该锁存单元353包括用于使第一传输门352的输出反相的第二反相器354和用于使第二反相器354的输出反相并将输出施加到第二反相器354的第三反相器355；第二传输门356，它响应操作确定信号OPDS和第一反相器351的输出，将第一锁存单元353的输出传输到第四反相器357；和第四反相器357，它使第二传输门356的输出反相，并产生第一操作控制信号OPCON1。
第二操作控制部分360与上述第一操作控制部分350类同，不同之处是接收第二比较脉冲信号COMP2和操作确定信号OPDS，产生第二操作控制信号OPCON2。
图4是描述电路300工作的时序图。为了使用于识别参考时钟信号周期的电路300工作，首先操作允许信号OPES施加高电平。如果输入信号INCK的第n个时钟脉冲是在高电平启动，则响应输入信号INCK和操作允许信号OPES，操作确定信号OPDS在高电平被启动。
被施加到延迟时间定义部分320的输入信号INCK经过所有延时设备321、323、325、327和329，从而产生第一延时信号DES1。第一延时信号DES1首先施加到比较部分330的第一比较装置331。输入信号INCK只经过三个延时设备321、323和325产生第二延时信号DES2。第二延时信号DES2施加到比较部分330和第二比较装置333。
第一比较装置331接收第一延时信号DES1和输入信号INCK，产生第一比较脉冲信号COMP1。第二比较装置333接收第二延时信号DES2和输入信号INCK，产生第二比较脉冲信号COMP2。延迟时间定义部分320和比较部分330的配置是同一自动脉冲发生器。因此，第一和第二比较脉冲信号COMP1COMP2具有同一脉冲波形。如果延迟时间定义部分320的延时设备321、323、325、327和329的延迟时间分别为“T”，则第一比较脉冲信号COMP1具有5T的延迟时间，第二比较脉冲信号COMP2具有3T的延迟时间。这点在图4中有清楚地表示。
当输入信号INCK的第n+1时钟脉冲信号施加到操作确定部分301时，操作确定信号OPDS转变成低电平。当操作确定信号OPDS返回到低电平时，控制部分340对操作确定信号OPDS与第一和第二比较脉冲信号COMP1和COMP2进行比较，并产生第一和第二操作控制信号OPCON1和OPCON2。第一和第二操作控制信号OPCON1和OPCON2具有相关于操作确定信号OPDS是否长于或短于由延迟时间定义部分320产生的预定延迟时间的信息。
这里，操作确定信号OPDS是在输入信号INCK时钟脉冲n的上升沿被启动，并在下一输入信号INCK时钟脉冲n+1的上升沿被禁止，因而具有输入信号INCK的一个周期长度的有效段。因此，第一和第二操作控制信号OPCON1和OPCON2具有相关于输入信号INCK的一个周期是否长于或短于预定时间的信息。
现将对控制部分340的工作进行详细地陈述。当操作确定信号OPDS以高电平施加到第一操作控制部分350的第一反相器351。第一传输门352被打开，第一比较脉冲信号COMP1施加到并锁存在第一锁存单元353中。其打开与关闭的状态是由复位信号RESET所控制的NMOS晶体管MN1先于OPDS初始化第一单元353。
当操作确定信号OPDS返回低电平并施加到第一反相器351时，第一传输门352关闭，第二传输门356打开。然后，从第一锁存单元353输出第一比较脉冲信号COMP1，并经过第四反相器357生成为第一操作控制信号OPCON1。参照图4，当操作确定信号OPDS处于低电平时，第一比较脉冲信号COMP1处于低电平状态，因而所产生的第一操作控制信号OPCON1也处在低电平。即，在操作确定信号OPDS比第一比较脉冲信号COMP1短的情况下，产生的第一操作控制信号OPCON1处在低电平。
第二操作控制部分360的操作与第一操作控制部分350的操作相同，因此其详细描述将被省略。参照图4，当操作确定信号OPDS处于低电平时，第二比较脉冲信号COMP2处于高电平状态，因而所产生的第二操作控制信号OPCON2也处在高电平。即，在操作确定信号OPDS比第二比较脉冲信号COMP2长的情况下，产生的第二操作控制信号OPCON2处在高电平。
因此，根据第一或第二操作控制信号OPCON1或OPCON2的逻辑电平，可以知道输入信号INCK的周期是否长于或短于预定时间，此结果可用于控制半导体存储设备的操作。
图5是使用OPCON1和OPCON2控制设备操作的电路500的电路图。图5所示电路500包括：用于使时钟信号CLK反相的反相器505；传输门511、517、521和527，其响应反相器505的输出控制它们的打开与关闭状态；用于形成锁存器的反相器513、515、523和525；用于使传输门517和527的输出反相的反相器519和529；NAND门530接收第一和第二操作控制信号OPCON1和OPCON2及反相器519的输出，对第一和第二操作控制信号OPCON1和OPCON2与反相器519的输出进行比较；反相器535使NAND门530的输出反相，并产生作为第一输出信号OUT1的输出；NAND门540对第二操作控制信号OPCON2与反相器529的输出进行比较；和反相器545使NAND门540的输出反相，并产生作为第二输出信号OUT2的输出。
图6是表示图5所示电路的工作时序图。具体地讲，图6A表示在第一和第二操作控制信号OPCON1和OPCON2都处在低电平的情况下，不产生作为第一输出信号OUT1或第二输出信号OUT2的输入控制信号INS。
图6B表示第一和第二操作控制信号OPCON1和OPCON2处在高电平的情况下，产生作为第一输出信号OUT1的输入控制信号INS。
图6C表示第一操作控制信号OPCON1处在低电平而第二操作控制信号OPCON2处在高电平的情况下，产生作为第二输出信号OUT2的输入控制信号INS。
以下将参照图5和图6对电路500的工作进行陈述。
图5的电路500响应时钟信号CLK进行工作。这里，时钟信号CLK可以是内部时钟信号或是参考时钟信号。
施加到传输门511的输入控制信号INS是在半导体存储设备中产生的用以控制半导体存储设备的预定操作。
根据第一和第二操作控制信号OPCON1和OPCON2的逻辑电平，也就是根据输入信号INCK周期是否长于或短于预定延迟时间，图5的电路500通过产生作为第一输出信号OUT1或第二输出信号OUT2的输入控制信号INS对半导体存储设备的预定操作加以控制。换句话说，半导体存储设备的预定操作可以根据参考时钟信号一个周期的长度加以控制。
当时钟信号CLK处在高电平并施加到反相器505时，传输门511打开，输入控制信号INS施加到由反相器513和515构成的锁存器516。这里，NMOS晶体管MN1接收复位信号RESET并初始化锁存器516。当时钟信号CLK处在低电平并施加到反相器505时，传输门517打开，这样被锁存的输入控制信号INS经过反相器519施加到NAND门530。在此情况下，根据第一和第二操作控制信号OPCON1和OPCON2的逻辑电平，确定是否将施加在NAND门530的输入控制信号INS作为第一输出信号OUT1输出。
如果第一和第二操作控制信号OPCON1和OPCON2中任一个处在低电平，不能输出输入控制信号INS。在第一和第二操作控制信号OPCON1和OPCON2都处在高电平的情况，产生作为第一输出信号OUT1的输入控制信号INS。这点在图6B中有清楚地表示。
在下一个时钟信号CLK的正脉冲边沿上传输门521打开，来自前一CLK的正脉冲边沿的输入控制信号INS，从反相器519施加到由反相器523和525所构成的锁存器526。这里，NMOS晶体管MN2接收复位信号RESET，并初始化锁存器526。当时钟信号CLK随后转变回低电平时，传输门527打开。这样被锁存的输入控制信号INS，从前两个正CLK边沿经过反相器529施加到NAND门540。
在这一情况，根据第二操作控制信号OPCON2的逻辑电平，确定是否将施加在NAND门540的输入控制信号INS作为第二输出信号OUT2输出。
在第一操作控制信号OPCON1处在低电平而第二操作控制信号OPCON2处在高电平的情况下，产生作为第二输出信号OUT2的输入控制信号INS。这点在图6C中有清楚地表示。在另一情况，不能产生作为第二输出信号OUT2的输入控制信号INS。
即，在第一和第二操作控制信号OPCON1和OPCON2都处在低电平的情况下，不能向外输出输入控制信号INS。在第一操作控制信号OPCON1处在低电平而第二操作控制信号OPCON2处在高电平的情况，在两个时钟信号CLK周期过去后向外输出输入控制信号INS。在第一和第二操作控制信号OPCON1和OPCON2都处在高电平的情况，仅在一个时钟信号CLK周期过去后向外输出输入控制信号INS。
关于图3所示用于识别参考时钟信号周期的电路300，在输入信号INCK的一个周期短于第一脉冲比较信号COMP1的情况下，产生处在低电平的第一操作控制信号OPCON1，在输入信号INCK的一个周期长于第二比较脉冲信号COMP2的情况下，产生处在高电平的第二操作控制信号OPCON2。这样，如果输入信号，即一个参考时钟信号周期长于第一预定时间(第二比较脉冲信号COMP2的允许时间)，短于第二预定时间(第一比较脉冲信号COMP1的允许时间)，则在两个时钟信号CLK周期过去后向外输出输入控制信号INS。
在图5电路500中实施此过程的情况，当参考时钟信号的一个周期短于第一预定时间时，不向外输出输入控制信号INS，当参考时钟信号的一个周期长于第二预定时间时，仅在一个时钟信号CLK周期过去后向外输出输入控制信号INS，当参考时钟信号的一个周期处在第一预定时间与第二预定时间之间时，在两个时钟信号CLK周期过去后向外输出输入控制信号INS。
图7是使用了图1所示控制半导体存储设备的AC定时参数的电路，用于检测RAS时间的电路的电路图。
参照图7，用于检测RAS时间的电路与图3所示用于识别参考时钟信号周期的电路300具有相似的配置。即，电路700包括：接收行激活命令RA的延迟时间定义部分710；比较部分720，该部分接收延迟时间定义部分710的输出和行激活命令RA，并对上述两个信号进行比较产生比较信号COMP；和控制部分730，该部分对行激活命令RA与比较信号COMP进行比较，产生操作控制信号TRAS。
延迟时间定义部分710包括延时设备711、712和713。比较部分720由NAND门构成，并且控制部分730具有与图3所示第一或第二控制部分350或360相似的配置。
鉴于电路700的操作，RAS时间表示在行激活命令RA被允许后到预充电命令被允许所需的时间。如果行激活命令RA被允许后预充电命令被允许，行激活命令RA被禁止，这样RAS时间就是从行激活命令被允许到其再次被禁止所需的时间。
图7所示用于检测RAS时间的电路700具有与图3所示用于识别参考时钟信号周期的电路300相似的操作。即，如果行激活命令RA施加到延迟时间定义部分710，延迟时间定义部分710用预定延迟时间延时行激活命令RA，并将其施加到比较部分720。比较部分720对延迟时间定义部分710的输出与行激活命令RA进行比较，产生具有预定有效段的比较脉冲信号COMP。控制部分730接收比较脉冲信号COMP和行激活命令RA，当行激活命令转变为低电平时，比较行激活命令RA是否长于或短于比较脉冲信号COMP，从而产生操作控制信号TRAS。因而，操作控制信号TRAS具有相关于行激活命令RA是否长于或短于比较脉冲信号COMP的信息。
如上所述，RAS时间表示行激活命令RA从允许到禁止所需的时间。在图7的实施例中，假设RAS时间在每个RC时间识别行激活命令RA是否长于或短于比较脉冲信号COMP。这里RC时间表示从行激活命令RA被允许到又被禁止接着再次被允许这一过程所需的时间。这样，像图3所示用于识别参考时钟信号周期的电路300，不需要包括用于产生操作确定信号OPDS的单独的电路以便选择用来识别参考时钟信号周期的时间。
图8是内部电压发生器的方框图，该发生器使用了控制图7所示电路工作的信号。常规内部电压发生器800包括：电压发生器810，其接收外部电压EV并产生内部电压IV；脉冲发生器820，其响应行激活命令(RA)产生脉冲信号；和电压发生器830，其响应外部电压EV和脉冲发生器820的输出OVDRV_N产生预定电压。图8的内部电压发生器800另外包括脉冲发生器840，该脉冲发生器840响应图7的电路700产生的操作控制信号TRAS而产生脉冲信号，和电压发生器850，该电压发生器850响应脉冲发生器840的输出和外部电压EV而产生预定电压。
图9表示图8所示内部电压发生器的工作状况。
当半导体存储设备中行激活命令允许时存储阵列消耗的电能增加，这样导致内部电压IV的电平明显降低。这一电压下降如图9由VDIP表示的时间段所示。因此，多数半导体存储设备包括有补偿内部电压IV电平下降的电路。
如补偿电路的实例，当行激活命令RA被允许时，电路产生短脉冲信号OVDRV_N，然后响应短脉冲信号OVDRV_N产生额外电能，从而立即增加电压发生器810的驱动能力。然而，用此方法，由于如过调(overshoot)等问题电压发生器810的驱动能力无法无限增加。
某些电压下降是通过响应行激活命令RA产生脉冲信号然后产生预定电压来补偿。电压持续下降是在RAS时间段通过电压发生器810的普通操作给予补偿。如果RAS时间充足，通过使用由行激活命令RA操作的脉冲发生器820和电压发生器830进行补偿，能有效地工作。但是如果RAS时间减少，电压发生器810不能有效地工作，这样很难补偿内部电压IV的下降。
为解决这一问题，在内部电压发生器800中增加了脉冲信号发生器840和电压发生器850，该发生器840和850响应电路700输出的操作控制信号TRAS进行操作。换句话说，如果RAS时间少于预置时间，就产生具有预定逻辑电平的操作控制信号TRAS，脉冲发生器840响应具有预定逻辑电平的操作控制信号TRAS而产生脉冲信号OVDRV_S，依靠接收脉冲信号OVDRV_S的电压发生器850使电压发生器810的驱动能力增加。
当RAS时间很长时(例如，当操作控制信号TRAS处在低电平这一情况时)，图8所示的内部电压发生器800响应行激活命令RA产生短脉冲信号OVDRV_N，依靠电压发生器830产生的电压增强电压发生器810的驱动能力。当RAS时间很短时(例如，当操作控制信号TRAS处在高电平这一情况时)，通过接收来自电路700的具有高电平的操作控制信号TRAS产生短脉冲信号OVDRV_S。电压发生器850响应OVDRV_S进一步增强电压发生器810的驱动能力。如图9所示，依据脉冲发生器820是否响应行激活命令RA而产生脉冲信号OVDRV_N，和当脉冲发生器840响应操作控制信号TRAS时产生脉冲信号OVDRV_S。图9中，当脉冲信号产生时内部电压IV的电平得到改善。
图10是用于检测RC时间的电路的电路图，该电路使用图1所示的用于AC定时参数控制的电路。
图11表示用于产生具有与RC时间的相关信息的控制信号的电路。
图12是表示图10和图11所示电路的工作时序图。
图10所示用于检测RC时间的电路900与图3所示用于识别参考时钟信号周期的电路300不同之处是：翻转触发器910产生在每一行激活命令的上升沿被反相的操作确定信号OPDS；两个比较部分的一个比较部分用NOR门替代NAND门。
现将参照图10、11和12描述用于检测RC时间的电路900。
RC时间tRC表示从行激活命令RA被允许后到被禁止接着再次被允许这一过程所需的时间。
图10所示用于检测RC时间的电路900包括两个延迟时间定义部分920和950、两个比较部分930和960及两个控制部分940和970，以便在每一个行激活命令RA的上升沿检测RC时间tRC。
为在每一个行激活命令RA的上升沿检测RC时间tRC，翻转触发器910产生操作确定信号OPDS，其中其在每一个行激活命令RA的上升沿被反相。
在操作确定信号OPDS的上升沿，操作确定信号OPDS施加到延迟时间定义部分920，在比较部分930产生第一比较脉冲信号COMP1以具有预定的有效宽度。控制部分940产生第一操作控制信号OPCON1，该OPCON1通过在操作确定信号OPDS的下一个下降沿对第一比较脉冲信号COMP1与操作确定信号OPDS进行比较而被锁存。参照图12，操作确定信号OPDS短于第一比较脉冲信号COMP1，在这一情况中，产生处在高电平的第一操作控制信号OPCON1。
在操作确定信号OPDS的下降沿，操作确定信号OPDS施加到延迟时间定义部分950，在比较部分960产生具有预定的有效段的第二比较脉冲信号COMP2。由在操作确定信号OPDS的下一个上升沿对第二比较脉冲信号COMP2与操作确定信号OPDS进行比较而被锁存的信号在控制部分940被作为第二操作控制信号OPCON2产生。参照图12，在操作确定信号OPDS的上升沿第二比较脉冲信号COMP2处在低电平，在这一情况中，产生处在低电平的第二操作控制信号OPCON2。
同样地，在每一个行激命令RA的上升沿检测RC时间tRC，即，在操作确定信号OPDS的每一上升沿和下降沿，图10所示的用于检测RC时间的电路900可以识别连续的RC时间tRC。
在操作确定信号OPDS的每一上升沿和下降沿，图11所示的电路980交替地输出第一操作控制信号OPCON1和第二操作控制信号OPCON2。即，在操作确定信号OPDS的下降沿，输出作为控制信号TRC_S的第一操作控制信号OPCON1，而在操作确定信号OPDS的上升沿，输出作为控制信号TRC_S的第二操作控制信号OPCON2。
由操作产生具有相关于在每一行激活命令RA的上升沿的RC时间tRC上一步骤的信息，即，关于RC时间tRC是否长于或短于预置的预定时间的信息的控制信号TRC-S。
控制信号TRC-S可以使用在应用电路中用于控制半导体存储设备的内部操作
如上所述，根据本发明的用于控制半导体存储设备的AC定时参数的控制电路及其操作方法，可以识别半导体存储设备的AC定时参数的变化，可以控制半导体存储设备的操作使其适合于AC定时参数。
尽管已参照本发明的确定优选实例表示和描述了本发明，但本领域内的普通技术人员将理解的是，可在不背离由所附权利要求限定的本发明宗旨和范围的前提下对本发明进行各种形式和细节上的修改。

Claims (45)

1. 一种用于通过识别AC定时参数的变化，对半导体存储设备的定时参数及半导体存储设备的操作进行控制的电路，该电路包括：
延迟时间定义部分，接收输入信号，产生第一到第n延时信号，每一延时信号与输入信号相比具有相应的延迟时间偏移，其中n为自然数；
比较部分，接收输入信号和第一到第n延时信号，产生第一到第n比较脉冲信号，每一脉冲信号具有相应持续时间的有效段；及
控制部分，接收输入信号和第一到第n比较脉冲信号，对输入信号与第一到第n比较脉冲信号进行比较，并产生第一到第n用于控制半导体存储设备的AC定时参数的操作控制信号。
2. 如权利要求1所述的电路，其中，输入信号是半导体存储设备时钟信号或是连续的命令。
3. 如权利要求1所述的电路，其中，延迟时间定义部分包括：
第一延时设备，通过接收输入信号产生第一延时信号，并用第一延迟时间延时输入信号；
第二延时设备，通过接收第一延时信号产生第二延时信号，并用第二延迟时间延时第一延时信号；及
第n延时设备，通过接收第(n-1)延时信号产生第n延时信号，并用预定延迟时间延时第(n-1)延时信号。
4. 如权利要求3所述的电路，其中，所述第一延时设备、第二延迟设备、第n延时设备中的每一个具有不同的延迟时间。
5. 如权利要求1所述的电路，其中，比较部分包括第一到第n比较装置，每一装置接收输入信号和第一到第n中相应的一个延时信号，并产生第一到第n中相应的比较脉冲信号。
6. 如权利要求5所述的电路，其中，第一到第n比较脉冲信号具有不同的有效段持续时间。
7. 如权利要求1所述的电路，其中，控制部分包括第一到第n操作控制部分，每一操作控制部分接收输入信号和第一到第n中相应的一个比较脉冲信号，对输入信号的有效段与第一到第n中相应的比较脉冲信号的有效段进行比较，并产生第一操作控制信号中的一个相应的操作控制信号。
8. 如权利要求1所述的电路，其中，第一到第n操作控制信号由其各自的逻辑电平表示输入信号的有效段是否长于或短于第一到第n比较脉冲信号的有效段。
9. 如权利要求1所述的电路，还包括操作确定部分，其接收输入信号和操作允许信号，并确定是否将控制电路允许及禁止的操作的输入信号传输给延迟时间定义部分。
10. 如权利要求9所述的电路，其中，操作允许信号是由模式寄存器装置MRS产生的。
11. 如权利要求9所述的电路，其中，操作确定部分是具有输入信号和操作允许信号作为其输入信号的NAND门。
12. 一种用于通过识别AC定时参数的变化，对半导体存储设备的定时参数及半导体存储设备的操作进行控制的方法，该方法包括：
(a)接收输入信号，产生第一到第n延时信号，每一延时信号与输入信号相比具有相应的延迟时间偏移，其中n为自然数；
(b)使用输入信号和第一到第n延时信号产生第一到第n比较脉冲信号，每一脉冲信号具有与一个持续延迟时间相应的有效段；及
(c)对输入信号和第一到第n比较脉冲信号进行比较，产生用于控制半导体存储设备的AC定时参数的第一到第n操作控制信号。
13. 如权利要求12所述的方法，其中，输入信号是半导体存储设备时钟信号或是连续的命令。
14. 如权利要求12所述的方法，其中，输入信号是响应操作允许信号而输入的。
15. 权利要求14所述的方法，其中，操作允许信号是由模式寄存器装置MRS产生的。
16. 如权利要求12所述的方法，其中，n最小是3，并且步骤(a)包括：
(a1)通过用第一延迟时间延时输入信号产生第一延时信号；
(a2)通过用第二延迟时间延时第一延时信号产生第二延时信号；及
(a3)通过用第n延迟时间延时第(n-1)延时信号产生第n延时信号。
17. 如权利要求16所述的方法，其中，第一到第n延时信号具有不同的延迟时间。
18. 如权利要求12所述的方法，其中，第一到第n比较脉冲信号具有不同的有效段的持续时间。
19. 如权利要求12所述的方法，其中，第一到第n操作控制信号是由其各自的逻辑电平表示对输入信号的有效段是否长于或短于第一到第n比较脉冲信号的有效段。
20. 一种用于通过识别AC定时参数的变化，识别参考时钟信号周期及控制半导体存储设备操作的电路，该电路包括：
操作确定部分，接收输入信号和操作允许信号，产生操作确定信号；
延迟时间定义部分，接收输入信号，并产生第一和第二延时信号，其中所述第一和第二延时信号从输入信号延时了相应的延迟时间；
比较部分，接收第一和第二延时信号，产生第一和第二比较脉冲信号，每一比较脉冲信号具有与相应的延时信号的延迟时间对应的持续时间的有效段；及
控制部分，接收操作确定信号、第一和第二比较脉冲信号，对操作确定信号与第一和第二比较脉冲信号进行比较，并根据操作确定信号与比较脉冲信号的比较结果，产生用于控制半导体存储设备操作的第一和第二操作控制信号。
21. 如权利要求20所述的电路，其中，输入信号是参考时钟信号。
22. 如权利要求20所述的电路，其中，操作确定部分是触发器，它在其输入端接收操作允许信号，在时钟信号输入端接收输入信号，在输出端输出操作确定信号。
23. 如权利要求20所述的电路，其中，延迟时间定义部分包括奇数个相互串联具有相应延迟时间的延时设备。
24. 如权利要求23所述的电路，其中，输入信号经过所有串联的延时设备，而产生具有第一延迟时间的第一延时信号，输入信号经过某些奇数个延时设备，而产生具有第二延迟时间的第二延时信号。
25. 如权利要求23所述的电路，其中，所述奇数个延时设备中的每一个具有不同的延迟时间。
26. 如权利要求20所述的电路，其中，比较部分包括：
第一比较装置，其接收输入信号和相应的第一延时信号，产生第一比较脉冲信号，该比较脉冲信号具有与第一延迟时间对应的持续时间的有效段；及
第二比较装置，其接收输入信号和相应的第二延时信号，产生第二比较脉冲信号，该比较脉冲信号具有与第二延迟时间对应的预定持续时间的有效段。
27. 如权利要求26所述的电路，其中，第一和第二比较装置是NAND门。
28. 如权利要求26所述的电路，其中，第一和第二比较脉冲信号具有不同的有效段的持续时间。
29. 如权利要求20所述的电路，其中，控制部分包括：
第一操作控制部分，其接收操作确定信号和相应的第一比较脉冲信号，对操作确定信号与第一比较脉冲信号的有效段的持续时间进行比较，并产生用于控制半导体存储设备的第一操作控制信号；及
第二操作控制部分，其接收操作确定信号和相应的第二比较脉冲信号，对操作确定信号与第二比较脉冲信号的有效段的持续时间进行比较，并产生用于控制半导体存储设备的第二操作控制信号。
30. 如权利要求29所述的电路，其中，第一和第二操作控制信号根据各自的逻辑电平表示操作确定信号的有效段是否长于或短于第一和第二比较脉冲信号的有效段。
31. 如权利要求29所述的电路，其中，第一操作控制部分包括：
第一反相器，其接收操作确定信号，并使操作确定信号反相；
第一传输门，其响应操作确定信号和第一反相器的输出信号将第一比较脉冲信号传输到第一锁存单元；
第一锁存单元，其包括用于使第一传输门的输出反相的第二反相器和使第二反相器的输出反相并将第三反相器的输出施加到第二反相器的第三反相器；
第二传输门，响应操作确定信号和第一反相器的输出信号将第一锁存单元的输出信号传输到第四反相器；及
第四反相器，将第二传输门的输出信号反相，并产生作为第一操作控制信号的输出信号。
32. 如权利要求29所述的电路，其中，第二操作控制部分包括：
第五反相器，其接收操作确定信号，并使操作确定信号反相；
第三传输门，其响应操作确定信号和第五反相器的输出信号将第二比较脉冲信号传输到第二锁存单元；
第二锁存单元，包括用于使第三传输门的输出反相的第六反相器和使第六反相器的输出反相并将第七反相器的输出施加到第六反相器的第七反相器；
第四传输门，其响应操作确定信号和第五反相器的输出信号将第二锁存单元的输出传输到预定的第八反相器；及
第八反相器，其将第四传输门的输出信号反相，并产生作为第二操作控制信号的输出信号。
33. 一种用于操作半导体设备的方法，该方法包括：
比较输入信号和与所述输入信号对应的第一延迟信号，以产生第一比较脉冲；
对输入信号的持续时间与所述第一比较脉冲的持续时间进行比较；
当输入信号持续时间短于所述第一比较脉冲持续时间时，选择第一内部操作；及
当输入信号持续时间长于所述第一比较脉冲持续时间时，选择第二内部操作。
34. 如权利要求33所述的方法，其中，输入信号是参考时钟信号，第一和第二内部操作包括操作定时，其中第一内部操作比第二内部操作的运行需要更多的参考时钟周期。
35. 如权利要求33所述的方法，其中，输入信号是行地址信号，第一内部操作包括为响应行地址信号的请求，而暂时激活第一内部补充电压发生器。
36. 如权利要求35所述的方法，其中，第一和第二内部操作都包括为响应行地址信号的请求，而暂时激活第二内部补充电压发生器。
37. 如权利要求33所述的方法，还包括：
比较输入信号和与所述输入信号对应的第二延迟信号，以产生第二比较脉冲；
对输入信号的持续时间与所述第二比较脉冲的持续时间进行比较，第二比较脉冲的持续时间短于第一比较脉冲的持续时间；
当输入信号持续时间长于第二比较脉冲持续时间，但短于第一比较脉冲持续时间时，选择第一内部操作；及
输入信号持续时间短于第二比较脉冲持续时间时，选择第三内部操作。
38. 如权利要求37所述的方法，其中，第三内部操作包括禁止操作，该禁止操作可用其它方法引发。
39. 如权利要求33所述的方法，其中，输入信号是相邻两行地址信号之间的时间间隔，其中比较输入信号持续时间包括两个电路之间交替比较的功能，以使第一电路对第一行地址信号和第二行地址信号之间的时间进行比较，第二电路对第二行地址信号和第三行地址信号之间的时间进行比较。
40. 一种具有调整设备行为的控制电路的半导体存储设备，该控制电路包括：
第一延时电路，其响应输入信号产生第一延时信号；
第一脉冲发生器，其产生第一比较脉冲，第一比较脉冲具有与第一延时电路的延时相关的持续时间，并响应输入信号请求被触发；及
第一持续时间比较器，其产生第一操作控制信号，当输入信号的持续时间长于第一比较脉冲的持续时间时，操作控制信号设置到第一逻辑状态，当输入信号的持续时间短于第一比较脉冲的持续时间时，操作控制信号设置到第二逻辑状态。
41. 如权利要求40所述的存储设备，还包括：
第二延时电路，其响应输入信号产生第二延时信号；
第二脉冲发生器，其产生第二比较脉冲，第二比较脉冲具有与第二延时电路的延时相关的持续时间，并响应输入信号请求被触发；及
第二持续时间比较器，产生第二操作控制信号，当输入信号的持续时间长于第二比较脉冲的持续时间时，操作控制信号设置到第一逻辑状态，当输入信号的持续时间短于第二比较脉冲的持续时间时，操作控制信号设置到第二逻辑状态，
其中，第二延时电路的输入是第一延时电路的输出，以使第二比较脉冲持续时间与第一和第二延时电路两者的延时相关。
42. 如权利要求41所述的存储设备，其中，输入信号是命令信号，并且其中控制电路根据连续命令之间的时间间隔调整设备的行为，控制电路还包括：
触发电路交替引发时间间隔与第一比较脉冲的持续时间或第二比较脉冲的持续时间的比较；及
选择电路，当触发电路引发时间间隔与第一比较脉冲的持续时间的比较时，选择第一操作控制信号作为控制信号，当触发电路引发时间间隔与第二比较脉冲的持续时间的比较时，选择第二操作控制信号作为控制信号。
43. 如权利要求40所述的存储设备，其中，输入信号是命令信号，并且其中控制电路根据当前命令信号的有效脉冲宽度调整设备的行为。
44. 如权利要求43所述的存储设备，其中，进一步包括基本电压发生器和第一补充电压发生器，当操作控制信号设置到第二逻辑状态时，为协助基本电压发生器操作控制信号暂时激活第一补充电压发生器。
45. 如权利要求44所述的存储设备，其中，进一步包括第二补充电压发生器，响应当前命令信号第二补充电压发生器被激活以协助基本电压发生器。
CNB021542627A 2001-12-19 2002-12-19 用于控制半导体存储设备的ac定时参数的电路及其方法 Expired - Fee Related CN100416700C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2001-0081254A KR100408419B1 (ko) 2001-12-19 2001-12-19 반도체 메모리 장치의 동작 타이밍 제어회로 및 동작타이밍 제어 방법
KR81254/01 2001-12-19
KR81254/2001 2001-12-19

Publications (2)

Publication Number Publication Date
CN1433025A CN1433025A (zh) 2003-07-30
CN100416700C true CN100416700C (zh) 2008-09-03

Family

ID=19717244

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021542627A Expired - Fee Related CN100416700C (zh) 2001-12-19 2002-12-19 用于控制半导体存储设备的ac定时参数的电路及其方法

Country Status (5)

Country Link
US (1) US6795354B2 (zh)
JP (2) JP4439806B2 (zh)
KR (1) KR100408419B1 (zh)
CN (1) CN100416700C (zh)
DE (1) DE10261768A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050063212A1 (en) * 2003-09-18 2005-03-24 Michael Jacob Reference circuit implemented to reduce the degradation of reference capacitors providing reference voltages for 1T1C FeRAM devices
KR100689817B1 (ko) * 2004-11-05 2007-03-08 삼성전자주식회사 전압 발생 회로 및 이 회로를 구비하는 반도체 메모리 장치
JP2007141383A (ja) * 2005-11-18 2007-06-07 Elpida Memory Inc 半導体記憶装置
US7982511B2 (en) * 2006-02-09 2011-07-19 Hynix Semiconductor Inc. DLL circuit and method of controlling the same
KR100935594B1 (ko) * 2008-02-14 2010-01-07 주식회사 하이닉스반도체 위상 동기 장치
KR100942973B1 (ko) * 2008-06-30 2010-02-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 리셋 제어 회로
US7873896B2 (en) * 2008-10-01 2011-01-18 Arm Limited High performance pulsed storage circuit
KR101566899B1 (ko) * 2009-02-26 2015-11-06 삼성전자주식회사 동작 특성들을 변경할 수 있는 반도체 장치와 그 방법, 및 상기 반도체 장치를 포함하는 반도체 시스템
US8427899B2 (en) * 2010-10-29 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Self-adaptive sensing design
CN104981872B (zh) 2013-03-15 2018-11-06 英特尔公司 存储系统
US10163508B2 (en) 2016-02-26 2018-12-25 Intel Corporation Supporting multiple memory types in a memory slot
CN107230491B (zh) * 2017-06-06 2020-09-04 上海兆芯集成电路有限公司 储存装置的控制方法
US11354064B2 (en) 2018-12-26 2022-06-07 Micron Technology, Inc. Detection of illegal commands

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018259A (en) * 1997-02-05 2000-01-25 Samsung Electronics, Co., Ltd. Phase locked delay circuit
US6298004B1 (en) * 1996-08-13 2001-10-02 Fujitsu Limited Semiconductor device, semiconductor system, and digital delay circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3688392B2 (ja) * 1996-05-31 2005-08-24 三菱電機株式会社 波形整形装置およびクロック供給装置
JP3545163B2 (ja) * 1997-04-10 2004-07-21 パイオニア株式会社 信号変換装置及びディジタル情報記録装置
US6163196A (en) * 1998-04-28 2000-12-19 National Semiconductor Corporation Micropower delay circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298004B1 (en) * 1996-08-13 2001-10-02 Fujitsu Limited Semiconductor device, semiconductor system, and digital delay circuit
US6018259A (en) * 1997-02-05 2000-01-25 Samsung Electronics, Co., Ltd. Phase locked delay circuit

Also Published As

Publication number Publication date
US20030111676A1 (en) 2003-06-19
DE10261768A1 (de) 2003-07-31
JP2007242236A (ja) 2007-09-20
KR20030050739A (ko) 2003-06-25
KR100408419B1 (ko) 2003-12-06
JP2003203478A (ja) 2003-07-18
JP4439806B2 (ja) 2010-03-24
CN1433025A (zh) 2003-07-30
US6795354B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
CN100416700C (zh) 用于控制半导体存储设备的ac定时参数的电路及其方法
KR100532972B1 (ko) 온 다이 터미네이션 임피던스 조절 장치
US7839159B2 (en) ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit
US6208198B1 (en) Drain voltage pumping circuit
US6836437B2 (en) Method of reducing standby current during power down mode
KR100725380B1 (ko) 반도체 메모리 장치의 전압 발생 회로, 이를 포함하는반도체 메모리 장치 및 반도체 메모리 장치의 전압 발생방법
US6198327B1 (en) Pulse generator with improved high speed performance for generating a constant pulse width
US5812462A (en) Integrated circuit clock input buffer
US8143927B2 (en) Pulse control device
US20020050847A1 (en) Semiconductor device with dummy interface circuit
US20040119520A1 (en) Setup/hold time control device
JP3941974B2 (ja) 同期式メモリのデータ出力バッファ制御方法
US6333875B1 (en) Semiconductor circuit with adjustment of double data rate data latch timings
US6175221B1 (en) Frequency sensing NMOS voltage regulator
KR100608362B1 (ko) 펄스 발생기
US5764091A (en) Method and system for clock-signal waveform correction
JP4771961B2 (ja) 同期型記憶装置、およびその制御方法
US20040217386A1 (en) Semiconductor device capable of adjusting operation timing using antifuse
US6239642B1 (en) Integrated circuits with variable signal line loading circuits and methods of operation thereof
US20080012597A1 (en) Method for controlling the evaluation time of a state machine
US5430781A (en) Variable pulse width generator circuit
US7548482B2 (en) Memory device for early stabilizing power level after deep power down mode exit
US6188616B1 (en) Semiconductor memory device having a compensating write pulse width in response to power supply voltage
KR100522428B1 (ko) Ｄｌｌ 제어 장치
US7177204B2 (en) Pulse width adjusting circuit for use in semiconductor memory device and method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080903

Termination date: 20141219

EXPY Termination of patent right or utility model