CN100411167C - 静电放电保护电路及消散静电电荷的方法 - Google Patents

静电放电保护电路及消散静电电荷的方法 Download PDF

Info

Publication number
CN100411167C
CN100411167C CNB2005100073291A CN200510007329A CN100411167C CN 100411167 C CN100411167 C CN 100411167C CN B2005100073291 A CNB2005100073291 A CN B2005100073291A CN 200510007329 A CN200510007329 A CN 200510007329A CN 100411167 C CN100411167 C CN 100411167C
Authority
CN
China
Prior art keywords
end points
electrostatic charge
effect transistor
diode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100073291A
Other languages
English (en)
Other versions
CN1681120A (zh
Inventor
陈重辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1681120A publication Critical patent/CN1681120A/zh
Application granted granted Critical
Publication of CN100411167C publication Critical patent/CN100411167C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明是有关于一种静电放电保护电路及消散静电电荷的方法。该静电放电保护电路，包含一二极管串，其阳极耦接至一第一端点，具有一正向电压降大于等于一第一供应电压；一静电电荷消散模块，具有至少一N型金属氧化物半导体场效应晶体管，用以导通该静电电荷从该二极管串至一第一共享端，该第一共享端耦接着一第二供应电压；一第一二极管阳极耦接至该第一共享端，阴极耦接至该第一端点；以及一控制模块用以控制该静电电荷消散模块，当该控制模块使该第一端点上的电压大于该正向电压降时，该静电电荷透过该第一共享端消散。

Description

静电放电保护电路及消散静电电荷的方法
技术领域
本发明是有关于集成电路设计，尤其是有关于静电放电保护电路与消散静电电荷的方法，以保护集成电路中的核心电路系统不受静电放电(ESD)的伤害。
背景技术
在集成电路中任何金属氧化物半导体晶体管中的栅氧化层是最容易受到伤害的。栅氧化层接触到比供应电压稍高的电压就会损坏。一般规格的电压为5.0，3.3，3.1伏特或更低。一般环境带来的静电电压可轻易的高于数千或数万伏特。如此的电压，即使造成的电流极小，电荷极微，都十分具有杀伤力。因此在静电电荷累积到产生危害之前就将之放电，是十分重要的课题。
静电放电是集成电路安装至大型组合电路(例如印刷电路板PCB)之前，以及该PCB连接至操作电源之前的其中一项考量。易受影响的时机还包含了制作、储存、运送、操作及安装等阶段。在电源接通之后，该电源供应器与整个架构可能会轻易地聚集或消散静电电荷。
静电放电保护电路系统(ESD protective circuitry)基本上是附加在集成电路的接点(pad)上。该接点为电源(electric powersupplies)，地线(electric grounds)以及电子信号(electricsignals)等提供了对该集成电路与对外部电路系统的连结。此附加电路系统必须使该集成电路维持正常运作，意即该保护电路系统与该正常运作的核心电路是等效地隔离开的(isolated)，并阻挡电流使之不会经由该保护电路系统流入地线或其它电路及接点。在一运作中的集成电路中，电力经由端点VCC输入，而地线则连接到端点VSS上，外部电子信号透过某些接点输入，而由核心电路产生的电子信号则借由另外的接点输出至外部电路与装置上。在一与外界隔离未连线的集成电路上，所有接点可视为悬空(floating)的，不具有确定的电压。在大部分的情况下，这意味着这些接点可能是接地的，或是具有零电压。
静电放电可能发生在任何接点上。它可以发生在，举例来说，当碰触到该集成电路上某个接点时。这种现象和日常的静电经验是相同的原理，例如在干燥的环境下走过一条地毯，随后碰触到接地的金属物体。在一单独未连接的集成电路中，静电放电可视为对一或多个接点提供的短暂电源，相对的其它接点则保持悬空或接地。因为该等其它接点已接地，当视为对随机接点提供电源的静电放电发生时，该保护电路系统的反应会与集成电路正常运作时不太相同。当一个静电放电事件发生时，该保护电路系统必须快速地导通，以使得静电荷被导向端点VSS或地线，在有害电压形成之前消散掉。
因此静电放电保护电路系统包含两种状态。在正常运作的集成电路中，静电放电保护电路系统阻挡电流的通过，毫不影响该集成电路的运作，因此对该集成电路而言等于是不存在的。在一单独未连接的集成电路中，静电放电保护电路系统发挥保护集成电路的功能，在有害电压形成之前，快速地将静电荷导向端点VSS或地线。
因此静电放电保护电路的改良一直有着存在的必要性。
发明内容
本发明提供一种静电放电保护电路，用于一集成电路中。该静电放电保护电路包含一二极管串，一静电电荷消散模块，一第一二极管，以及一控制模块。该二极管串的阳极耦接至一第一端点，具有一正向电压降大于等于一第一供应电压，阴极是用以导通静电电荷。该静电电荷消散模块具有至少一N型金属氧化物半导体场效应晶体管用以导通该静电电荷从该二极管串至一第一共享端，该第一共享端耦接着一第二供应电压。该第一二极管的阳极耦接至该第一共享端，阴极耦接至该第一端点。该控制模块控制该静电电荷消散模块，当该控制模块使该第一端点上的电压大于该正向电压降时，该静电电荷透过该第一共享端消散；其中：该控制模块包含一反向器模块，用以控制该金属氧化物半导体场效应晶体管的栅极；以及当该第一端点上的电压大于该正向电压降时，该反向器模块开启该N型金属氧化物半导体场效应晶体管，使静电电荷通过该第一共享端消散。
本发明所述的静电放电保护电路，该控制模块更进一步包含一电阻电容模块，用以当静电放电发生时，在预充电阶段提供一输入电压至该反向器模块，以使得该反向器模块的输出开启该金属氧化物半导体场效应晶体管，以消散该静电电荷。
本发明所述的静电放电保护电路，当该第一共享端无接地时，该第一端点的静电电荷，透过该第一共享端，经由一第二二极管连接至一第二端点而消散至地。
本发明所述的静电放电保护电路，该静电电荷消散模块更进一步包含一第一和第二N型金属氧化物半导体场效应晶体管串联，其中该第一N型金属氧化物半导体场效应晶体管的漏极耦接至该第一端点，而该第二N型金属氧化物半导体场效应晶体管的源极耦接至该第一共享端。
本发明还提供一种静电放电保护电路，用于一集成电路中，所述静电放电保护电路包含：一二极管串，该二极管串的阳极耦接至一第一端点，具有一正向电压降大于等于一第一供应电压，以及该二极管串的阴极是用以导通静电电荷；一静电电荷消散模块，具有至少一N型金属氧化物半导体场效应晶体管用以导通该静电电荷从该二极管串至一第一共享端，该第一共享端耦接着一第二供应电压；一第一二极管，该第一二极管的阳极耦接至该第一共享端，该第一二极管的阴极耦接至该第一端点；以及一控制模块，用以控制该静电电荷消散模块，当该控制模块使该第一端点上的电压大于该正向电压降时，该静电电荷透过该第一共享端消散，其中：当静电放电发生时，一RC模块在预充电阶段提供一输入电压至该控制模块，使该控制模块的一输出开启该N型金属氧化物半导体场效应晶体管以使静电电荷消散。
本发明所述的静电放电保护电路，该控制模块进一步包含一反向器模块，用以控制该金属氧化物半导体场效应晶体管的栅极。
本发明所述的静电放电保护电路，该二极管串的阴极提供一预设电压以驱动该控制模块。
本发明所述的静电放电保护电路，该RC模块更进一步包含一电阻和一N型晶体管，该电阻耦接至该N型晶体管的栅极。
本发明所述的静电放电保护电路，当该第一共享端未接地时，该第一端点的静电电荷，透过该第一共享端，经由一第二二极管连接至一第二端点而消散至地。
本发明所述的静电放电保护电路，该静电电荷消散模块更进一步包含一第一和第二N型金属氧化物半导体场效应晶体管串联，其中该第一N型金属氧化物半导体场效应晶体管的漏极耦接至该第一端点，而该第二N型金属氧化物半导体场效应晶体管的源极耦接至该第一共享端。
本发明另提供一种消散静电电荷的方法，用于一使用静电放电保护电路的集成电路上，该方法包含下列步骤。首先，从一第一端点接收一静电电荷。接着，当该静电电荷造成该第一端点的电压超过该正向电压降时，利用该静电电荷将一RC模块充电以提供一输入电压至一控制模块；该控制模块接收到该输入电压之后，使一静电电荷消散模块中所包含的至少一N型金属氧化物半导体场效应晶体管开启，借此将该二极管串导通至该第一共享极，使该静电电荷经由该第一共享极消散。
本发明所述的消散静电电荷的方法，当该第一共享端未接地时，将该第一端点的静电电荷，透过该第一共享端，经由一第二二极管连接至一第二端点而消散至地。
附图说明
图1A是为本发明第一实施例的静电放电保护电路；
图1B显示本发明第一实施例中正向静电放电的电流流向；
图2A是为本发明第二实施例的静电放电保护电路；
图2B是为本发明第二实施例正向静电放电的电流流向；
图3是为本发明第一和第二实施例中正向静电放电时静电放电保护电路中各端点的时序图。
具体实施方式
在第一实施例中，图1A是为一静电放电保护电路100，耦接至一集成电路的接点102。在运作时，该接点102可耦接至一端点VDD，一端点VSS，一外部输入信号源，或一内部输出信号源。端点VDD在此例中表示为其它部分输入至内部的电源，而端点VSS代表从内部输出至其它四个地方的电源。大部分的状况下，端点VSS是为接地。
二极管104，二极管106和二极管108组成一二极管串110。其中该二极管104的阳极耦接至接点102，阴极耦接至二极管106的阳极，二极管106的阴极耦接至二极管108的阳极。因二极管104，二极管106和二极管108串联且阴极端朝向同一方向，该二极管串110的端点112即视为阴极。同样地，耦接于接点102的一端即为二极管串110的阳极。二极管108的阴极耦接至端点112，而该端点112又耦接至P型金属氧化物半导体场效应晶体管114的本体和源极。该P型金属氧化物半导体场效应晶体管114耦接至N型金属氧化物半导体场效应晶体管116的栅极。该P型金属氧化物半导体场效应晶体管114和N型金属氧化物半导体场效应晶体管116形成一反向器118，两者的栅极共同耦接于端点120上。该端点120耦接至电阻122的一端，该电阻122的另一端耦接至端点VDD。端点120亦耦接至N型金属氧化物半导体电容124的一端，而该N型金属氧化物半导体电容124的另一端耦接至端点VSS。该电阻122和N型金属氧化物半导体电容124等效地形成一RC模块126。P型金属氧化物半导体场效应晶体管114的漏极耦接至端点128，以作为反向器118的输出并耦接至N型金属氧化物半导体场效应晶体管130。端点112亦耦接至N型金属氧化物半导体场效应晶体管130的漏极。该N型金属氧化物半导体场效应晶体管130的源极耦接至端点VSS。该N型金属氧化物半导体场效应晶体管116的源极亦耦接至端点VSS。该N型金属氧化物半导体场效应晶体管116的漏极耦接至端点128。接点102亦耦接至二极管132的阴极，该二极管132的阳极耦接至端点VSS。这些端点VSS在实际上都耦接至一共享极。此外RC模块126和反向器118可视为一控制模块用以在静电放电期间开启或关闭一静电电荷消散模块如N型金属氧化物半导体场效应晶体管130。
在运作中，接点102可以是用于端点VDD，端点VSS或一电压介于电位VDD和电位VSS之间的输入输出端点。因接点102的电压不会高于电位VDD或低于电位VSS，二极管串110和二极管132不会因受偏压而导通。在电路启动后，端点120被充电至电位VDD，没有电流流经电阻122。故端点120以VDD的电压位准施加于反向器118中P型金属氧化物半导体场效应晶体管114和N型金属氧化物半导体场效应晶体管116的栅极。因此N型金属氧化物半导体场效应晶体管130的栅极被定在一低电压位准，使N型金属氧化物半导体场效应晶体管130维持关闭。
二极管串110中的二极管数目是经过仔细推算使得正向电压降总和恰好大于电位VDD。因此，正常信号不会从接点102传到端点112。借决定一最少数目的二极管可在伤害发生之前发挥保护作用。在正常操作下，N型金属氧化物半导体场效应晶体管130一直维持关闭。在正常操作下，N型金属氧化物半导体场效应晶体管130的栅极端为低电压，使N型金属氧化物半导体场效应晶体管130维持关闭，更可确保端点112上不具有任何电力。如此在集成电路的正常状态下静电放电保护电路是没有任何运作的。
静电放电不仅是集成电路安装至大型组合电路(例如印刷电路板PCB)之前，以及该PCB连接至操作电源之前的其中一项考量。易受影响的时机还包含了制作、储存、运送、操作及安装等阶段。静电放电保护电路是连接至每一端点。
当一正向静电电荷于任何一端点例如接点102发生放电，该静电电荷可视为一提供正电压的电源供应器。该端点VSS仍为电位VSS。端点120上的电压，从电位VSS开始根据RC常数渐渐增加，该RC常数是由电阻122和N型金属氧化物半导体电容124决定。如果在图1A中有个很大的电容，如虚线所指的电容127，置于端点VDD和一耐高电压输入/输出的接点102之间，则该电阻122和N型金属氧化物半导体电容124串联形成的高RC常数延迟端点120的电压上升。如果电容127值很小，则它只有很小电压降，且对端点120的相对影响较小。端点120的电压基本上应维持在电位VSS。同理，如果有一个二极管存在于图1A中，如虚线所指的二极管129，位于接点102和端点VDD之间，则电压上升根据该电阻122和N型金属氧化物半导体电容124串联的RC常数而延迟，从电位VSS开始缓慢上升。
随着静电放电在接点102上发生，电压突然上升，当电压上升到高于二极管串110的正向电压降，电流流经二极管串110至端点112。电流开始对N型金属氧化物半导体场效应晶体管130的漏极和P型金属氧化物半导体场效应晶体管114的源极充电。P型金属氧化物半导体场效应晶体管114的栅极和N型金属氧化物半导体场效应晶体管116的栅极在未启动时电位为VSS，其驱动反向器118以从端点120传送一相对大或正电压至该N型金属氧化物半导体场效应晶体管130的栅极。该N型金属氧化物半导体场效应晶体管130在电力到达端点112时开启，N型金属氧化物半导体场效应晶体管130的漏极传导静电电荷造成的电流从接点102经过二极管串110到端点VSS。借此，接点102的电压被限制在稍高于电位VSS的值，等于二极管104，二极管106和二极管108的正向电压降加上N型金属氧化物半导体场效应晶体管130的电压降总和。该N型金属氧化物半导体场效应晶体管130的电压降在导通时很小，因此接点102的电压维持稍高于二极管串110正向电压降的总和，对集成电路的核心电路系统而言是安全值。
图1B显示本发明第一实施例中当正静电电荷到达该接点102时，正向静电放电的电流流向。同时参照图1A和图1B，图1B包括两个静电放电保护电路100，其中上部电路受一正静电电荷推动。下部电路的接点则接地。如上部电路的接点未接地，静电电荷首先消散至上部电路的端点VSS，如路径134所示。因上部电路的端点VSS是共享连结，如共享连线136所示，接至下部电路的端点VSS，即接地的接点138，则静电电荷将从上部电路的端点VSS导向下部电路的端点VSS。该静电电荷接着借二极管132流经路径140，最后消散至地线。
当一负静电电荷于任一端点如接点102发生放电，该负电压只会增加二极管132的正向电压降。负静电电荷以此低电压经由二极管132消散至接地的端点VSS。借此集成电路的核心电路系统可轻易地被保护。
图2A是为本发明第二实施例的静电放电保护电路200。该静电放电保护电路200耦接至一接点202。在此例中端点VDD是用以从内部输出电流至其它两个地方，而端点VSS是用以由内部输出电流至其它五点地方。三个二极管204，二极管206和二极管208形成一二极管串210，其阳极耦接至接点202而阴极耦接至端点212。端点212是耦接至P型金属氧化物半导体场效应晶体管214的本体和源极，以及P型金属氧化物半导体场效应晶体管216的本体。P型金属氧化物半导体场效应晶体管214的栅极，P型金属氧化物半导体场效应晶体管216的栅极和N型金属氧化物半导体场效应晶体管218的栅极皆耦接至端点220。端点220耦接至电阻222的一端，该电阻222的另一端接至端点VDD。端点220亦耦接至N型金属氧化物半导体电容224的一端，而该N型金属氧化物半导体电容224的另一端接至端点VSS。该电阻222和该N型金属氧化物半导体电容224组成RC模块226。
P型金属氧化物半导体场效应晶体管214的漏极耦接至端点228，端点228又接至P型金属氧化物半导体场效应晶体管230的漏极和N型金属氧化物半导体场效应晶体管232的栅极。该P型金属氧化物半导体场效应晶体管230的栅极耦接至端点VSS。P型金属氧化物半导体场效应晶体管230的本体和源极接至端点VDD。端点234耦接至P型金属氧化物半导体场效应晶体管216的漏极，N型金属氧化物半导体场效应晶体管218的漏极和N型金属氧化物半导体场效应晶体管236的栅极。N型金属氧化物半导体场效应晶体管218的源极耦接至端点VSS。P型金属氧化物半导体场效应晶体管216和N型金属氧化物半导体场效应晶体管218形成一反向器238，用以切换N型金属氧化物半导体场效应晶体管236的开与关。N型金属氧化物半导体场效应晶体管232的漏极接至接点202。该N型金属氧化物半导体场效应晶体管232的源极耦接至N型金属氧化物半导体场效应晶体管236的漏极。该N型金属氧化物半导体场效应晶体管236的源极耦接至端点VSS。N型金属氧化物半导体场效应晶体管232和N型金属氧化物半导体场效应晶体管236形成静电电荷消散模块240。此外，接点202耦接至二极管242的阴极，该二极管242的阳极耦接至端点VSS。P型金属氧化物半导体场效应晶体管230可以用功能相近的模块置换，不限定于此，例如电阻或任何可提供高于端点VSS的电压给端点228的切换模块。事实上只要N型金属氧化物半导体场效应晶体管232的栅极不过度驱动(overdrive)，P型金属氧化物半导体场效应晶体管230在本设计中为非必要的。在某些情况下，在电压转换中接点202从低电压转变为高电压，N型金属氧化物半导体场效应晶体管232无法抵抗过电压，因此造成的伤害使装置本身的寿命大大减少。为了保护N型金属氧化物半导体场效应晶体管232的栅极，P型金属氧化物半导体场效应晶体管230被安排用来使N型金属氧化物半导体场效应晶体管232的栅极维持在电位VDD。
此外该RC模块226(或图1A中的RC模块126)亦可以被任何形成RC延迟的装置取代，以缓慢的将端点220(或图1A中的端点120)充电至电位VDD。在本实施例中，该N型金属氧化物半导体场效应晶体管232和N型金属氧化物半导体场效应晶体管236串联以作为静电电荷消散模块以消散该静电电荷。而该RC模块226，反向器238和P型金属氧化物半导体场效应晶体管214及P型金属氧化物半导体场效应晶体管230皆可视为控制模块，用以开启或关闭该静电电荷消散模块。
在正常运作下，因接点202并不会高于电位VDD或低于电位VSS，该二极管串210和二极管242不导通。在集成电路启动后，端点220充电至电位VDD，没有电流从电阻222流过。故P型金属氧化物半导体场效应晶体管214的栅极，P型金属氧化物半导体场效应晶体管216的栅极和N型金属氧化物半导体场效应晶体管218的栅极皆为电位VDD。于是此反向器238输出一低电压于端点234上并间接传至N型金属氧化物半导体场效应晶体管236的栅极，使N型金属氧化物半导体场效应晶体管236关闭。
因P型金属氧化物半导体场效应晶体管230的源极和栅极耦接至端点VDD和端点VSS，故耦接至N型金属氧化物半导体场效应晶体管232的栅极和P型金属氧化物半导体场效应晶体管214的漏极的端点228的电位为VDD。端点VDD在P型金属氧化物半导体场效应晶体管214的栅极上使之维持关闭，而P型金属氧化物半导体场效应晶体管214的源极又因缺乏电力而更加强关闭。这使得该静电放电保护电路在集成电路正常运作期间没有任何动作。如果该接点202是耐高压输出入接点，高于电位VDD的电压可能被强加其上。因P型金属氧化物半导体场效应晶体管230下拉端点228至电位VDD，跨接点202和端点228之间的电压(或N型金属氧化物半导体场效应晶体管232的栅极至漏极电压)，仍为低于电位VDD。借此，端点220可在高电压施加于接点202时受到保护。
当一正静电电荷于接点202发生放电，该静电电荷可视为一提供高正电压的电源供应器。当电压升高到大于该二极管串210的正向电压降的总和时，电流经过该二极管204，二极管206和二极管208串联流至P型金属氧化物半导体场效应晶体管214的源极和本体，以及P型金属氧化物半导体场效应晶体管216的源极和本体。端点220根据电阻222和N型金属氧化物半导体电容224的值，从电位VSS开始缓慢上升。如果这时存在一个为高电压输出入接点存在的大电容，如图2A的虚线所示，介于接点202和端点VDD之间，则该电阻222和N型金属氧化物半导体电容224串联的大RC常数延迟该端点220的电压上升。如果接点202只是正常输出入接点，可以是二极管，如图2A的虚线所示，介于接点202和端点VDD之间，于是该电压上升根据该电阻222和N型金属氧化物半导体电容224的RC常数而延迟，该电压从电位VSS缓慢上升至电位VDD减去跨该二极管电压降的值。随着P型金属氧化物半导体场效应晶体管230维持开启，该端点220的低电压开启P型金属氧化物半导体场效应晶体管214以将端点228拉至电位VSS，借此开启N型金属氧化物半导体场效应晶体管232。同样地，端点220的低电压亦成为反向器238的输入，造成端点234的高电压，该端点234于是施加一高电压于N型金属氧化物半导体场效应晶体管236的栅极使之开启。
此时所有晶体管皆开启，N型金属氧化物半导体场效应晶体管232和N型金属氧化物半导体场效应晶体管236导通。接点202的静电电荷产生一电流经过二极管串210，P型金属氧化物半导体场效应晶体管214到端点228，并更进一步流经N型金属氧化物半导体场效应晶体管232和N型金属氧化物半导体场效应晶体管236至端点VSS。同样地在第一实施例中，该接点202被限制在稍高于电位VDD的电压上，对集成电路的核心电路系统而言是安全值。于是静电放电保护的功能就此达成。
图2B是为本发明第二实施例，当一正静电放电发生于接点202上时，正向静电放电的电流流向。图中显示两个静电放电保护电路200，其中上部电路受一正静电电荷推动。下部电路的接点是接地。如果上部电路的接点未接地，该静电电荷首先消散至上部电路的一端点VSS，如路径244所示。因上部电路的端点VSS共享连结在一起，如共同连线246所示，接至下部电路的一接地端点VSS，故该静电电荷将从上部电路的端点VSS传导至下部电路的端点VSS。从路径248经过二极管242最后消散至地。
当一负静电放电发生于任一端点如接点202，该负电压只会增加二极管242的正向电压降。负静电电荷以此低电压经由二极管242消散至地端点VSS。借此集成电路的核心电路系统可轻易地被保护。静电电荷从接点202经由二极管242至端点VSS，最后导至地。
图3是为本发明第一和第二实施例中正向静电放电时静电放电保护电路中各端点的时序图。在正静电放电302开始时，该接点102或接点202的电压上升，以曲线304表示。该电压被限制在等于或稍高于电位VDD。曲线306表示端点112或端点212的电压。该电压是受二极管串210或二极管串210限制在一低电压值。端点120或端点220上的电压根据RC模块126或RC模块226的RC常数而缓慢上升。当该电压低于临界电压308，该反向器切换与控制N型金属氧化物半导体场效应晶体管130或N型金属氧化物半导体场效应晶体管236。端点128或端点234的电压曲线显示反向器的输出情形。对图2A的电路而言，该端点228的电压曲线升高以控制N型金属氧化物半导体场效应晶体管232。这些N金属氧化物半导体场效应晶体管是设计来用以导通和消散该静电电荷至端点VSS。该图上的最后曲线显示从接点102或接点202流至端点VSS的电流。该曲线显示，电流是开始于正静电放电302开始时，完成于N型金属氧化物半导体场效应晶体管130或N型金属氧化物半导体场效应晶体管236再度关闭前消散完电荷，最后回复正常运作。
当端点120或端点220的电压增加至高于临界值，该反向器发生切换，关闭静电放电消散N金属氧化物半导体场效应晶体管。该静电放电事件就此结束，而电荷皆已消散。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100～静电放电保护电路
102～接点
104～108～二极管
110～二极管串
112～端点
114～P型金属氧化物半导体场效应晶体管
116～N型金属氧化物半导体场效应晶体管
118～反向器
120～端点
122～电阻
124～N型金属氧化物半导体电容
126～RC模块
127～电容
128～端点
129～二极管
130～N型金属氧化物半导体场效应晶体管
132～二极管
134～路径
136～共享连线
138～接点
140～路径
200～静电放电保护电路
202～接点
204～208～二极管
210～二极管串
212～端点
214～P型金属氧化物半导体场效应晶体管
216～P型金属氧化物半导体场效应晶体管
218～N型金属氧化物半导体场效应晶体管
220～端点
222～电阻
224～N型金属氧化物半导体电容
226～RC模块
228～端点
230～P型金属氧化物半导体场效应晶体管
232～N型金属氧化物半导体场效应晶体管
234～端点
236～N型金属氧化物半导体场效应晶体管
238～反向器
240～静电电荷消散模块
242～二极管
244～路径
246～共同连线
248～路径
302～正静电放电
304～曲线
306～曲线
308～临界电压

Claims (12)

1. 一种静电放电保护电路，用于一集成电路中，其特征在于所述静电放电保护电路包含：
一二极管串，该二极管串的阳极耦接至一第一端点，具有一正向电压降大于等于一第一供应电压，以及该二极管串的阴极是用以导通静电电荷；
一静电电荷消散模块，具有至少一N型金属氧化物半导体场效应晶体管用以导通该静电电荷从该二极管串至一第一共享端，该第一共享端耦接着一第二供应电压；
一第一二极管，该第一二极管的阳极耦接至该第一共享端，该第一二极管的阴极耦接至该第一端点；以及
一控制模块，用以控制该静电电荷消散模块，当该控制模块使该第一端点上的电压大于该正向电压降时，该静电电荷透过该第一共享端消散；其中：
该控制模块包含一反向器模块，用以控制该金属氧化物半导体场效应晶体管的栅极；以及
当该第一端点上的电压大于该正向电压降时，该反向器模块开启该N型金属氧化物半导体场效应晶体管，使静电电荷通过该第一共享端消散。
2. 根据权利要求1所述的静电放电保护电路，其特征在于该控制模块更进一步包含一电阻电容模块，用以当静电放电发生时，在预充电阶段提供一输入电压至该反向器模块，以使得该反向器模块的输出开启该金属氧化物半导体场效应晶体管，以消散该静电电荷。
3. 根据权利要求1所述的静电放电保护电路，其特征在于：当该第一共享端无接地时，该第一端点的静电电荷，透过该第一共享端，经由一第二二极管连接至一第二端点而消散至地。
4. 根据权利要求1所述的静电放电保护电路，其特征在于：该静电电荷消散模块更进一步包含一第一和第二N型金属氧化物半导体场效应晶体管串联，其中该第一N型金属氧化物半导体场效应晶体管的漏极耦接至该第一端点，而该第二N型金属氧化物半导体场效应晶体管的源极耦接至该第一共享端。
5. 一种静电放电保护电路，用于一集成电路中，其特征在于所述静电放电保护电路包含：
一二极管串，该二极管串的阳极耦接至一第一端点，具有一正向电压降大于等于一第一供应电压，以及该二极管串的阴极是用以导通静电电荷；
一静电电荷消散模块，具有至少一N型金属氧化物半导体场效应晶体管用以导通该静电电荷从该二极管串至一第一共享端，该第一共享端耦接着一第二供应电压；
一第一二极管，该第一二极管的阳极耦接至该第一共享端，该第一二极管的阴极耦接至该第一端点；以及
一控制模块，用以控制该静电电荷消散模块，当该控制模块使该第一端点上的电压大于该正向电压降时，该静电电荷透过该第一共享端消散，其中：
当静电放电发生时，一RC模块在预充电阶段提供一输入电压至该控制模块，使该控制模块的一输出开启该N型金属氧化物半导体场效应晶体管以使静电电荷消散。
6. 根据权利要求5所述的静电放电保护电路，其特征在于：该控制模块进一步包含一反向器模块，用以控制该金属氧化物半导体场效应晶体管的栅极。
7.根据权利要求5所述的静电放电保护电路，其特征在于：该二极管串的阴极提供一预设电压以驱动该控制模块。
8. 根据权利要求7所述的静电放电保护电路，其特征在于：该RC模块更进一步包含一电阻和一N型晶体管，该电阻耦接至该N型晶体管的栅极。
9. 根据权利要求7所述的静电放电保护电路，其特征在于：当该第一共享端未接地时，该第一端点的静电电荷，透过该第一共享端，经由一第二二极管连接至一第二端点而消散至地。
10. 根据权利要求7所述的静电放电保护电路，其特征在于：该静电电荷消散模块更进一步包含一第一和第二N型金属氧化物半导体场效应晶体管串联，其中该第一N型金属氧化物半导体场效应晶体管的漏极耦接至该第一端点，而该第二N型金属氧化物半导体场效应晶体管的源极耦接至该第一共享端。
11. 一种消散静电电荷的方法，其特征在于所述消散静电电荷的方法用于一使用静电放电保护电路的集成电路上，该静电放电保护电路包含一二极管串阳极耦接至一第一端点具有一正向电压降大于等于一第一供应电压，以及一第一二极管阳极耦接至一第一共享端，阴极耦接至该第一端点，该方法包含下列步骤：
从一第一端点接收一静电电荷；以及
当该静电电荷造成该第一端点的电压超过该正向电压降时，利用该静电电荷将一RC模块充电以提供一输入电压至一控制模块；该控制模块接收到该输入电压之后，使一静电电荷消散模块中所包含的至少一N型金属氧化物半导体场效应晶体管开启，借此将该二极管串导通至该第一共享极，使该静电电荷经由该第一共享极消散。
12. 根据权利要求11所述的消散静电电荷的方法，其特征在于：当该第一共享端未接地时，将该第一端点的静电电荷，透过该第一共享端，经由一第二二极管连接至一第二端点而消散至地。
CNB2005100073291A 2004-04-05 2005-02-06 静电放电保护电路及消散静电电荷的方法 Expired - Fee Related CN100411167C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/818,052 US7061737B2 (en) 2004-04-05 2004-04-05 System and method for ESD protection on high voltage I/O circuits triggered by a diode string
US10/818,052 2004-04-05

Publications (2)

Publication Number Publication Date
CN1681120A CN1681120A (zh) 2005-10-12
CN100411167C true CN100411167C (zh) 2008-08-13

Family

ID=35054030

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200520002323.0U Expired - Lifetime CN2805093Y (zh) 2004-04-05 2005-02-06 静电放电保护电路
CNB2005100073291A Expired - Fee Related CN100411167C (zh) 2004-04-05 2005-02-06 静电放电保护电路及消散静电电荷的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200520002323.0U Expired - Lifetime CN2805093Y (zh) 2004-04-05 2005-02-06 静电放电保护电路

Country Status (3)

Country Link
US (1) US7061737B2 (zh)
CN (2) CN2805093Y (zh)
TW (1) TWI251326B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651579B1 (ko) * 2005-11-15 2006-11-29 매그나칩 반도체 유한회사 이에스디 보호회로
US7372323B2 (en) * 2006-05-05 2008-05-13 P.A. Semi, Inc. Resonance limiter circuits for an integrated circuit
TWI358181B (en) * 2007-12-24 2012-02-11 Princeton Technology Corp Esd protecting circuit
CN101494376B (zh) * 2008-01-21 2015-04-01 普诚科技股份有限公司 静电放电防护电路
US7825475B2 (en) 2008-07-08 2010-11-02 International Business Machines Corporation Mixed voltage tolerant input/output electrostatic discharge devices
TWI424683B (zh) * 2008-12-11 2014-01-21 Ind Tech Res Inst 適用於功率放大器的靜電放電箝制電路
US8102633B2 (en) * 2009-03-18 2012-01-24 Advanced Micro Devices, Inc. Power supply equalization circuit using distributed high-voltage and low-voltage shunt circuits
US8102632B2 (en) * 2009-03-18 2012-01-24 Advanced Micro Devices, Inc. Electrostatic discharge power clamp trigger circuit using low stress voltage devices
US8427796B2 (en) * 2010-01-19 2013-04-23 Qualcomm, Incorporated High voltage, high frequency ESD protection circuit for RF ICs
JP5703103B2 (ja) * 2011-04-13 2015-04-15 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US9172244B1 (en) * 2012-03-08 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Self biased electro-static discharge clamp (ESD) for power rail
US9117525B2 (en) * 2012-09-12 2015-08-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US9425188B2 (en) * 2013-09-26 2016-08-23 Texas Instruments Incorporated Active ESD protection circuit with blocking diode
CN104362605B (zh) * 2014-11-06 2017-05-24 北京大学 一种瞬态触发静电放电保护电路
CN104362606B (zh) * 2014-11-20 2018-06-26 辽宁大学 用于集成电路的静电放电电源钳制电路及其控制方法
CN105916281A (zh) * 2016-07-04 2016-08-31 安徽省宁国市天宇电器有限公司 一种用于智能洁具的防静电装置
US20180130794A1 (en) * 2016-11-04 2018-05-10 Johnson Electric S.A. Electronic circuit, integrated circuit and motor assembly
US20190007223A1 (en) * 2017-07-01 2019-01-03 Intel Corporation Techniques to power encryption circuitry
CN109473426B (zh) * 2019-01-17 2020-11-10 上海艾为电子技术股份有限公司 静电放电电路及电子设备
TWI735909B (zh) 2019-07-10 2021-08-11 瑞昱半導體股份有限公司 靜電放電保護電路以及運作方法
CN110518561B (zh) * 2019-07-26 2020-10-16 北京大学 一种电源钳位esd保护电路及集成电路结构
US11296502B2 (en) * 2020-07-22 2022-04-05 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge protection circuit
TWI733599B (zh) * 2020-10-08 2021-07-11 瑞昱半導體股份有限公司 具有防止誤觸發機制的靜電防護電路
CN114362117B (zh) * 2020-10-13 2024-09-17 瑞昱半导体股份有限公司 具有防止误触发机制的静电防护电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617283A (en) * 1994-07-01 1997-04-01 Digital Equipment Corporation Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps
JPH11196528A (ja) * 1997-09-29 1999-07-21 Motorola Inc 静電気放電保護のための回路
US20020085329A1 (en) * 2000-12-30 2002-07-04 Lee Myoung Goo Electrostatic discharge protection circuit
US6452768B1 (en) * 1997-09-10 2002-09-17 Robert Bosch Gmbh Circuit arrangement for protecting integrated circuits against electrostatic discharges
WO2003063203A2 (en) * 2002-01-18 2003-07-31 The Regents Of The University Of California On-chip esd protection circuit
US20040057172A1 (en) * 2002-09-25 2004-03-25 Maoyou Sun Circuit for protection against electrostatic discharge

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413969A (en) 1993-11-23 1995-05-09 Vlsi Technology, Inc. Differential treatment to selectively avoid silicide formation on ESD I/O transistors in a salicide process
TW408465B (en) 1997-01-24 2000-10-11 United Microelectronics Corp The manufacture method of anti-electrostatic discharge device
KR100263480B1 (ko) 1998-01-13 2000-09-01 김영환 이에스디 보호회로 및 그 제조방법
TW522542B (en) 2000-11-09 2003-03-01 United Microelectronics Corp Electrostatic discharge device structure
TW511269B (en) * 2001-03-05 2002-11-21 Taiwan Semiconductor Mfg Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit
US6469560B1 (en) * 2001-06-28 2002-10-22 Faraday Technology Corp. Electrostatic discharge protective circuit
TW518736B (en) * 2001-09-06 2003-01-21 Faraday Tech Corp Gate-driven or gate-coupled electrostatic discharge protection circuit
US6747861B2 (en) * 2001-11-15 2004-06-08 Industrial Technology Research Institute Electrostatic discharge protection for a mixed-voltage device using a stacked-transistor-triggered silicon controlled rectifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617283A (en) * 1994-07-01 1997-04-01 Digital Equipment Corporation Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps
US6452768B1 (en) * 1997-09-10 2002-09-17 Robert Bosch Gmbh Circuit arrangement for protecting integrated circuits against electrostatic discharges
JPH11196528A (ja) * 1997-09-29 1999-07-21 Motorola Inc 静電気放電保護のための回路
US20020085329A1 (en) * 2000-12-30 2002-07-04 Lee Myoung Goo Electrostatic discharge protection circuit
WO2003063203A2 (en) * 2002-01-18 2003-07-31 The Regents Of The University Of California On-chip esd protection circuit
US20040057172A1 (en) * 2002-09-25 2004-03-25 Maoyou Sun Circuit for protection against electrostatic discharge

Also Published As

Publication number Publication date
US20050219782A1 (en) 2005-10-06
TWI251326B (en) 2006-03-11
US7061737B2 (en) 2006-06-13
TW200534465A (en) 2005-10-16
CN2805093Y (zh) 2006-08-09
CN1681120A (zh) 2005-10-12

Similar Documents

Publication Publication Date Title
CN100411167C (zh) 静电放电保护电路及消散静电电荷的方法
CN100468724C (zh) 静电保护电路及使用它的半导体集成电路器件
US6310379B1 (en) NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors
US7692907B2 (en) Circuit for electrostatic discharge (ESD) protection
US6765771B2 (en) SCR devices with deep-N-well structure for on-chip ESD protection circuits
US5946177A (en) Circuit for electrostatic discharge protection
US8749932B2 (en) Semiconductor device with a plurality of power supply systems
CN100550380C (zh) 静电放电防护电路以及半导体结构
KR100852575B1 (ko) 고전압 허용 파워-레일 정전기 방전(ｅｓｄ) 클램프 회로
CN101800424B (zh) 使用电容性耦合钳位电路用于保护低电压核心晶体管免受高电压输出的esd保护
US7706113B1 (en) Electrical overstress (EOS) and electrostatic discharge (ESD) protection circuit and method of use
KR101231992B1 (ko) 집적 회로 내의 ｅｓｄ 보호의 점유면적을 감소시키기 위한 방법 및 장치
US6671147B2 (en) Double-triggered electrostatic discharge protection circuit
US20050068702A1 (en) Electro-static discharge protection circuit
KR101039856B1 (ko) 정전기 방전 회로
US20060274466A1 (en) High voltage power supply clamp circuitry for electrostatic discharge (ESD) protection
CN104753055A (zh) 静电释放保护电路
CN103401229A (zh) 带有反馈加强的电压触发的静电放电箝位电路
CN102255304B (zh) Esd电源箝位电路
CN101626228B (zh) 集成电路芯片输入\输出引脚esd防护的开关电路
CN101908759B (zh) 静电放电箝制电路
CN109792147B (zh) 用于低泄漏应用的esd保护电荷泵有源钳位
US6618230B2 (en) Electrostatic discharge cell of integrated circuit
US6765772B2 (en) Electrostatic discharge protection device
TW536803B (en) Gate equivalent potential circuit and method for input/output electrostatic discharge protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080813