CN100399471C - 对大电容性负载上的模拟电压实现快速切换的系统和方法 - Google Patents

对大电容性负载上的模拟电压实现快速切换的系统和方法 Download PDF

Info

Publication number
CN100399471C
CN100399471C CNB028010353A CN02801035A CN100399471C CN 100399471 C CN100399471 C CN 100399471C CN B028010353 A CNB028010353 A CN B028010353A CN 02801035 A CN02801035 A CN 02801035A CN 100399471 C CN100399471 C CN 100399471C
Authority
CN
China
Prior art keywords
deposit
load
switch
res
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028010353A
Other languages
English (en)
Other versions
CN1460267A (zh
Inventor
杰弗里·S·恭沃
沙扎德·克哈利德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN1460267A publication Critical patent/CN1460267A/zh
Application granted granted Critical
Publication of CN100399471C publication Critical patent/CN100399471C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)

Abstract

提供用于驱动电容性负载(120)的驱动器(100)和方法,所述驱动器和方法实现改进的响应时间,同时不增加驱动器的功耗。驱动器(100)包括负载缓冲器(105),负载缓冲器(105)具有用于接收输入电压(VIN)的输入(110)以及用于把输出电压(VOUT)耦合到负载(120)的输出(115)。VOUT在第一电平(V1)和更高的第二电平(V2)之间驱动,以响应VIN中的变化。驱动器(100)还包括储备电路(125),储备电路(125)具有电容器(130)、储备缓冲器(135)、用于把电容器耦合到电容性负载(120)的开关(140)以及用于操作开关的控制器(145)。储备缓冲器(135)具有用于接收输入电压(VRES_IN)的输入(150)以及用于把输出电压(VRES_OUT)耦合到电容器(130)以对电容器进行充电的输出(155)。控制器(145)配置得操作开关(140),以便当VOUT在V1和V2之间驱动时把电容器(130)耦合到电容性负载(120)。

Description

对大电容性负载上的模拟电压实现快速切换的系统和方法
技术领域
本发明一般涉及用于电容性负载的驱动电路,更具体地涉及用于对大电容性负载上的模拟电压实现快速切换的系统和方法。
背景技术
用于驱动电容性负载的常规驱动电路或驱动器通常包括信号输入、信号输出、以及在两个或多个电压之间驱动负载的放大器或模拟电压缓冲器。缓冲器的两个重要特性是功耗和响应时间,其中,响应时间是指在规定的操作条件下在施加规定输入之后达到规定输出的时间。一般而言,这两个特性不能同时得到最优化。这是因为改进响应时间意味着增加单位增益频率和转换速率以及放大器在输出中迅速反应输入中变化的能力,这二者都要求增加缓冲器的偏流。因而,减少响应时间要求增加功耗,而减少功耗导致响应时间增加。
现有技术中的缓冲器设计动态地增加偏流以便只在需要时提高转换速率,由此在限制功耗的同时改进响应时间。然而,此种缓冲器设计是复杂的并且表现出几个不希望有的特性,如不稳定性。这些动态缓冲器还在迅速引出需要的电荷时在电压转换过程中在馈电线路上产生很大的噪声,从而还需要复杂的且经常是昂贵的滤波器。
常规驱动器电路的上述缺点在例如用于驱动FET(场效应晶体管)浮动栅的驱动电路中尤其成问题,FET用于非易失性存储系统如电可擦除只读存储器(EEPROM)或闪存中的半导体器件如存储元件或单元。FET中的浮动栅不直接连接到器件中的其它部分,并因而对驱动电路而言表现为纯电容性负载。此电容性负载可以非常大,因为非易失性存储系统中的大量存储元件必须在编程电压和校验电压之间同时切换,根据存储器的大小,存储元件的数量一般从16000到10000000个存储元件不等。编程电压是用于在浮动栅上施加电荷以在存储元件中储存信息的电压。校验电压用于判断存储元件是否已储存正确数量的电荷并因而储存信息。在编程电压和校验电压之间以及在校验电压和编程电压之间的转换必须快速,以实现满意的写性能。然而,这些驱动器电路频繁用于便携式的、电池操作的器件中,在这些器件中可用的电力受到限制并因此必须保存电力。而且,驱动器电路的电力通常由芯片上高电压泵提供。由于电力的产生和消耗都产生热,而这些热量对于芯片上的器件而言是必须驱散的以便器件正常工作,因此,保存电力同样是必要的。因而,在缓冲器中增加偏流以改进响应时间一般是不希望的。
发明内容
相应地,需要一种用于驱动电容性负载的驱动电路,此驱动电路提供改进的响应时间以在两个或多个电压之间驱动负载,同时不增加驱动电路中缓冲器的功耗。
在一个方面,本发明提供一种用于驱动电容性负载的驱动器,驱动器包括负载缓冲器,此缓冲器具有用于接收输入电压(VIN)的输入以及用于把输出电压(VOUT)耦合到电容性负载的输出。负载缓冲器配置得在第一电压电平(V1)和更高的第二电压电平(V2)之间驱动VOUT,以响应VIN中的变化。驱动器进一步包括储备电路,其中,储备电路配置为减少VOUT在V1和V2之间转换的时间。储备电路包括储备电容器或电容器、储备缓冲器、用于把储备电容器耦合到电容性负载的开关、以及用于打开和关闭开关的控制器。储备缓冲器具有用于接收输入电压(VRES_IN)的输入以及用于把输出电压(VRES_OUT)耦合到储备电容器以对电容器进行充电的输出。控制器配置得操作所述开关,以便当VOUT在V1和V2之间驱动时把储备电容器耦合到电容性负载。一般而言,控制器耦合到负载缓冲器的输入并配置得在需要VIN变化时操作所述开关。
在一个实施例中,储备缓冲器包括负反馈回路,以提供基本等于1的增益。储备缓冲器配置得当VIN=V1时,VRES_IN具有V2+a的稳态值,并且当VIN=V2时,VRES_IN具有V1-a的稳态值,这里,a等于(V2-V1)CLOAD/CRES,其中,CLOAD为电容性负载的电容,CRES为储备电容器的电容。
在另一个实施例中,驱动器包括用于从负载缓冲器的输出电隔离电容性负载的第二开关。第二开关由控制器操作,当VOUT在V1和V2之间驱动时打开第二开关。理想地,第二开关由控制器操作,在第一开关关闭的同时打开第二开关,而当第一开关打开时关闭第二开关。
在又一个实施例中,储备电路包括第一和第二储备电容器CRES_A和CRES_B、以及第一和第二储备缓冲器,第一和第二储备缓冲器具有适于分别接收第一和第二输入电压VRES_IN_A和VRES_IN_B的输入、以及适于分别耦合第一和第二输出电压VRES_OUT_A和VRES_OUT_B以对CRES_A和CRES_B充电的输出。单极双投开关能把CRES_A和CRES_B交替地耦合到电容性负载,此开关由控制器操作,以便当VOUT在V1和V2之间驱动时把CRES_A和CRES_B交替地耦合到电容性负载。
本发明的驱动器对具有大量存储元件或单元的非易失性存储系统如闪存尤其有用,其中,存储元件具有大量的场效应晶体管(FET),每个FET具有耦合到驱动器的栅,驱动器配置得周期性地在编程电压和校验电压之间驱动所述栅。一般而言,非易失性存储系统进一步包括高电压泵,以对负载缓冲器和储备缓冲器提供电压。在本实施例的一种型式中,存储元件、驱动器和高电压泵在单个半导体基片上制作。
在另一方面,提供一种用于操作本发明驱动器的方法。在本方法中,当VIN从V1变化到V2或从V2变化到V1时,接着操作负载缓冲器,驱动VOUT从V1变化到V2或从V2变化到V1,以响应VIN中的变化。同时或之后很短的时间内,关闭开关以把储备电容器耦合到电容性负载,从而减少电容性负载在V1和V2之间转换的时间。一般而言,关闭所述开关的步骤包括只短暂地关闭所述开关直到VOUT达到V1和V2
在一个实施例中,如上所述,储备电路进一步包括耦合到储备电容器的储备缓冲器,并且,本方法进一步包括以下步骤:用储备缓冲器对储备电容器充电到电压电平(VRES_OUT);储备电容器对电容性负载放电以把作用到电容性负载的电压从V1提高到V2。随后,当作用到电容性负载的电压将要从V2降低到V1时,开关再次关闭,并且电容性负载允许对储备电容器放电以迅速地降低作用到电容性负载的电压。
在另一个实施例中,如上所述,驱动器进一步包括用于从负载缓冲器的输出电隔离电容性负载的第二开关,并且,本方法包括打开第二开关以从负载缓冲器的输出电隔离电容性负载。理想地,在第一开关关闭的同时或之前很短的时间内,打开第二开关,把储备电容器耦合到电容性负载。
在又一个方面,本发明致力于在其中储存信息的非易失性存储系统。存储系统包括:具有大量场效应晶体管(FET)的大量存储元件,FET的栅与FET的源极和漏极电隔离;以及耦合到所述栅以在校验电压(V1)和编程电压(V2)之间同时驱动大量FET的栅的驱动器。所述驱动器包括:负载缓冲器,它具有适于接收输入电压(VIN)的输入和适于把输出电压(VOUT)耦合到所述栅的输出;以及用于减少VOUT在V1和V2之间转换时间的装置。负载缓冲器配置得在V1和V2之间驱动VOUT,以响应VIN中的变化。一般而言,用于减少VOUT在V1和V2之间转换时间的装置包括储备电路,储备电路包括:储备电容器;储备缓冲器,它具有适于接收输入电压(VRES_IN)的输入和适于把输出电压(VRES_OUT)耦合到储备电容器以对储备电容器进行充电的输出;用于把储备电容器耦合到所述栅的开关;以及用于打开和关闭所述开关的控制器,控制器配置得操作所述开关,以便当VOUT在V1和V2之间驱动时把储备电容器耦合到所述栅
在一个实施例中,存储系统进一步包括高电压泵,以对负载缓冲器和储备缓冲器提供电压。理想地,存储元件、驱动器和高电压泵在单个基片上制作。
本发明的优点包括:(i)更快的响应时间,(ii)有效地利用现有的电力,而基本不增加现有高电压泵所需的峰值电压,(iii)把包括储备电路的驱动器集成在单个基片上,以及(iv)因稳定平衡的电流消耗而降低高电压泵中的噪声,同时在现有技术方法中电流的任何骤增或骤减在本发明中都不会发生。
附图说明
在以下结合附图的详细描述中,本发明的这些和各个其它的特征和优点将显而易见,在附图中:
图1为根据本发明实施例的用于驱动电容性负载的驱动器的框图,其中驱动器包括储备电路;
图2A为作用到根据本发明实施例的驱动器的输入上的输入电压(VIN)的图形;
图2B为由根据本发明实施例的驱动器作用到电容性负载上的输出电压(VOUT)的图形;
图2C为作用到根据本发明实施例的驱动器中的储备缓冲器的输入上的输入电压(VRES_IN)的图形;
图2D为在根据本发明实施例的驱动器中的储备缓冲器的输出电压(VRES_OUT)的图形;
图3A为在根据本发明实施例的驱动器中的第一开关的位置图;
图3B为在根据本发明实施例的驱动器中的第二开关的位置图,第二开关用于当电荷在电容性负载和储备电容器之间转移时从电容性负载电隔离负载缓冲器;
图4为非易失性存储系统中存储元件的框图,其中,根据本发明实施例的驱动器对此系统尤其有用;
图5为用于操作根据本发明实施例的驱动器的方法的流程图;
图6为根据本发明替代实施例的用于驱动电容性负载的驱动器的框图,其中驱动器包括储备电路;
图7A为作用到根据本发明实施例的图6驱动器的输入上的输入电压(VIN)的图形;
图7B为由根据本发明实施例的图6驱动器作用到电容性负载上的输出电压(VOUT)的图形;
图7C为在根据本发明实施例的图6驱动器中的第一储备缓冲器的输出电压(VRES_OUT_A)的图形;
图7D为在根据本发明实施例的图6驱动器中的第一开关的位置图,此开关用于从电容性负载电隔离第一储备缓冲器;
图7E为在根据本发明实施例的图6驱动器中的第二储备缓冲器的输出电压(VRES_OUT_B)的图形;以及
图7F为在根据本发明实施例的图6驱动器中的第二开关的位置图,此开关用于从电容性负载电隔离第二储备缓冲器。
具体实施方式
本发明致力于驱动电容性负载的驱动电路,此电路提供改进的响应时间以在两个或更多个电压之间驱动负载,同时不增加驱动电路的功耗。
图1示出根据本发明的驱动电路或驱动器100的典型实施例的框图。参见图1,驱动器100包括负载放大器或缓冲器105,负载放大器或缓冲器105具有用于信号或输入电压(VIN)的输入110以及耦合到电容性负载120的输出115,输出115用于对电容性负载施加输出电压(VOUT)。根据本发明,驱动器100进一步包括贮存器或储备电路125,贮存器或储备电路125具有:储备电容器130;对储备电容器充电的储备放大器或缓冲器135;能把储备电容器耦合到电容性负载120的开关140;以及用于打开和关闭开关的控制器145。储备缓冲器135包括用于接收信号或输入电压(VRES_IN)的输入150以及耦合到储备电容器130的输出155,输出155用于向储备电容器施加输出电压(VRES_OUT)以便对储备电容器进行充电。开关140在电压转换过程中把储备的电荷从储备电容器130转移到电容性负载120。一般而言,负载缓冲器105和储备缓冲器135都具有分别由负反馈回路160和165提供的负反馈,以便为高达预定频率(单位增益频率)的两个放大器提供基本等于1的增益(单位增益)。
可选地,驱动器100包括连接在负载缓冲器105的输出115和电容性负载120之间的第二开关170,以便在电容性负载和储备电容器130之间转移电荷的过程中从电容性负载电隔离负载缓冲器。根据缓冲器的设计,开关170防止在负载缓冲器105和储备缓冲器135之间出现过电流,这在其它情况下有可能发生。开关170也由控制器145操作,并且一般在第一开关140关闭的同时或之前很短的时间内打开。
为了更好地说明本发明驱动器100的操作,现在结合图2A-2D并结合图3A和3B所示的开关位置,描述对负载缓冲器105和储备缓冲器135的各种输入电压以及产生的输出电压或它们的波形。
参照图2A,可看出,在时间t0,VIN基本等于第一电压电平(V1),由于负载缓冲器105具有单位增益并且开关140打开(图3A)且开关170关闭(图3B),因此VOUT也是基本等于V1的电压电平,如图2B所示。如图2C所示,等于更高的第二电平(V2)加上电平量a的电平施加到储备缓冲器135,对储备电容器130充电到基本等于V2+a的电平,图2D,在这里,值a和CRES按如下选择:
a=(V2-V1)CLOAD/CRES
这里,CLOAD是电容性负载120的电容,CRES是储备电容器130的电容。实际上,由于电容性负载120的电容的不确定性,不可能产生图2C所示VRES_IN的理想电平。因此,VOUT在电荷转移之后不能精确地达到期望的电平,然而,只要它接近于期望值就不成问题,因为负载缓冲器105可迅速地进行任何小的调整以便使VOUT达到期望的电压。不过,由于电荷转移,希望储备电容器130的值选择得使VOUT在期望电平的大约2%-6%之内。进而,产生VRES_IN的电路(未示出)能制作得是可修整的或可调整的,以调整需要的VRES_OUT值,从而调整从储备电容器130转移到电容性负载120的电荷。
在时间t1,发生转换或转换周期,其中,VIN从V1增加到V2。如图3A所示,开关140关闭,允许储备电容器130对电容性负载120放电,如图2C中VRES_OUT的下降所示,把作用到电容性负载的电压VOUT迅速增加到图2B所示的V2。同时,VRES_IN设置成等于V1-a的电平,以准备用于把施加到电容性负载120的电压VOUT切换到V1的储备电路125。可选地,打开开关170,从负载缓冲器105电隔离电容性负载120,以便防止在缓冲器之间出现过电流。
很短的时间之后,在时间t2,如图3A所示,打开开关140。VIN继续保持电压电平V2,以维持VOUT在基本等于V2的电压电平。VRES_IN维持在基本等于V1-a的电平,以对储备电容器130放电。
在时间t3,VIN下降到等于V1的电压电平,如图2A所示。分别如图3A和3B所示,得知VIN中变化的控制器145关闭开关140,并且可选地打开开关170,以使电容性负载120能对储备电容器130放电,使VRES_OUT和VOUT为基本等于V1的电压电平。
在时间t4,开关140打开,如图3A所示。VIN继续保持电压电平V1,以维持VOUT在基本等于V1的电压电平。VRES_IN维持在基本等于V2+a的电压电平,以便在下一转换周期的准备过程中对储备电容器130充电。
应该理解,由于在转换周期中所需的电荷在转换周期之间的时间段内累积在储备电容器130中,并且在转换周期中迅速转移到电容性负载120,因此,与用于驱动电容性负载的常规驱动器相比,在两个或更多个已知的或预定的离散电压电平之间的转换是迅速的。而且,由于所需的电荷在转换周期之间的时间段内累积在储备电容器130中,并且由于在转换周期之间负载缓冲器105使用少量的电力把电容性负载120维持在希望的电压电平,因此,向负载缓冲器和储备缓冲器135供电的电源(未示出)的电流以平滑的方式消耗,而不象在常规驱动器的转换周期中那样发生任何电流骤增或骤减。因而,由于电流以平滑方式消耗,因此电源中的噪声降低,从而减少供电和滤波要求,在这,噪声会对驱动器100或电容性负载120的性能造成不利影响。进而,驱动器100的效率增加,因为电源可设计成满足更低的稳定状态的电力要求,而不象在常规驱动器的转换过程中那样需要更高的峰值。而且,由于响应时间主要由储备电容器130确定,因此,通过设置具有简单设计的缓冲器105、135,驱动器100的效率得到进一步增加并且成本下降,所述设计具有小的固定偏流以保存电力。
在非易失性存储系统中,如在其中具有大量用于储存数据的存储元件或单元的电可擦除只读存储器(EEPROM)或闪存中,本发明的驱动器100尤其有用。在图4中示出存储系统中存储元件的实例。为清晰起见,省略许多众所周知的和与本发明无关的存储元件细节。例如,存储元件在美国专利5862080中详细描述,此专利内容在此引作参考。参照图4,存储系统一般包括大量的存储元件175,每个元件都具有一个或多个场效应晶体管(FET 180),每个晶体管具有控制栅或栅185以及孤立的或浮动的栅190,浮动栅190从FET的源极195和漏极200电隔离。由于栅185与浮动栅190电容性地耦合以控制FET180,因此,栅185对驱动器100而言就表现为电容性负载。因为在非易失存储系统(未示出)中大量的存储元件通常被同时编程,并且因为存储元件175中大量的栅185必须同时在编程电压和校验电压之间切换,以对存储元件编程,因此所述栅对驱动器100而言就表现为单一的大电容性负载。进而,为达到满意的写性能,从编程电压到校验电压的转换以及响应时间必须非常迅速。而且,如果与通常情况一样,驱动器100的电力或偏流由芯片上高电压泵(未示出)提供,驱动器使用的电力就必须受限制或保存,以避免使芯片上高电压泵负担过重并储存能量。
现在结合图5描述用于操作驱动器100以在两个已知的离散电压电平之间驱动电容性负载120的方法或工艺。图5为示出根据本发明实施例的驱动电容性负载的工艺流程图。参照图5,本工艺一般包括使用储备缓冲器135对储备电容器130充电到V1-a或V2+a的初始步骤(步骤205)。控制器145改变作用到负载缓冲器的输入110的VIN(步骤210)。为响应VIN中的变化,操作负载缓冲器105,以在V1和V2之间驱动作用到电容性负载120上的VOUT(步骤215)。同时或之后很短的时间内,控制器145关闭开关140,把储备电容器130耦合到电容性负载120,以使储备电容器向电容性负载放电,或反之亦然,直到VOUT达到V1或V2(步骤220)。可选地,本方法包括进一步的步骤:打开开关170,从负载缓冲器105的输出115电隔离电容性负载120(步骤225)。
现在结合图6和图7A-7F描述根据本发明的替代实施例,其中,驱动器具有大量的储备缓冲器和大量的储备电容器,用于快速切换作用到大电容性负载上的VOUT。图6示出此驱动器的框图,其中,储备电路进一步包括第二储备缓冲器235和用第二开关245从电容性负载120电隔离的第二储备电容器(CRES_B240)。第一储备缓冲器135适用于接收第一输入电压(VRES_IN_A)并把第一输出电压(VRES_OUT_A)耦合到第一储备电容器(CRES_A130)。第二储备缓冲器235适用于接收第二输入电压(VRES_IN_B)并把第二输出电压(VRES_OUT_B)耦合到CRES_B240。开关140和245由控制器145操作,以便当VOUT在V1和V2之间被驱动时,把CRES_A和CRES_B交替地耦合到电容性负载。此实施例具有功耗甚至比图1实施例的更小的优点。由于使用两个独立的储备电容器避免象图1那样需要在V2和V1之间改变储备电容器上电荷,因此,图6实施例比图1实施例消耗的功率更小。
在另一替代实施例(未示出)中,开关140和245由单极双投开关取代,此开关具有耦合到电容性负载120并能把电容性负载耦合到CRES_A130或CRES_B240的公共端。
图7A-7F示出对负载缓冲器105、第一储备缓冲器135、第二储备缓冲器235的各种输入电压、产生的输出电压或波形、以及开关140和245的位置。尽管图6示作包括用于从储备电路125电隔离负载缓冲器105的可选开关170,但未提供开关170的位置图。应注意,此可选开关170与开关140和245的相对位置与图3B中所述的相似。因而,当开关140或开关245关闭时,若存在开关170,则一般为打开;当开关140和245都打开时,开关170关闭。
参照图7A,可看出,在时间t0,VIN基本等于第一电压电平(V1),由于负载缓冲器105具有单位增益并且开关140打开(图7D),因此VOUT也是基本等于V1的电压电平,如图7B所示。等于第二电压电平(V2)加上电平量a的基本不变的电压电平(未示出)施加到第一储备缓冲器135,对第一储备电容器130充电到基本等于V2+a的电压电平(VRES_OUT_A),图7C。
在时间t1,发生转换或转换周期,其中,VIN从V1增加到V2。开关140关闭,如图7D所示,允许第一储备电容器130对电容性负载120放电,如图7C中VRES_OUT_A的下降所示,把作用到电容性负载上的电压VOUT迅速增加到图7B所示的V2。很短的时间之后,在时间t2,如图7D所示,开关140打开,并且从t2到t5,在为VIN从V1变化到V2的下一次转换的准备过程中,VRES_OUT_A增加,对第一储备电容器130充电到基本等于V2+a的电压电平。
与以上同时地,等于第二电平(V2)减去电平量a的基本不变的电压电平(未示出)作用到第二储备缓冲器235,以便对第二储备电容器240充电到基本等于V1-a的电压电平(VRES_OUT_B),图7E。从t2到t3,在为VIN从V1变化到V2的准备过程中,VRES_OUT_B继续增加,对第二储备电容器240充电到基本等于V1-a的电压电平。在时间t3,如图7F所示,开关245关闭,让第二储备电容器240对电容性负载120充电,如图7E所示,VRES_OUT_B增加,迅速把作用到电容性负载120上的电压VOUT下降到V1,如图7B所示。很短的时间之后,在时间t4,如图7F所示,打开开关245,并且,在为VIN从V2变化到V1的下一次转换的准备过程中,VRES_OUT_B对第二储备电容器240充电到基本等于V1-a的电平。
从t5到t6,开关140再次关闭,重复上述事件序列,驱动VOUT迅速从V1变化到V2
已经发现,对于具有芯片上高电压泵和大量存储元件175的非易失性存储系统,其中,每个存储元件包括大量的FET 180,这些FET 180在以约7伏和约700微安(μA)驱动时足以提供大约1毫微法(nf)的电容性负载,根据本发明的驱动器提供大约200纳秒(nS)的响应时间,此响应时间比常规驱动器的响应时间改进或减少约90%,常规驱动器驱动此种电容性负载的响应时间通常为至少2微秒(μS)。另外,驱动器100在基本上不增加功耗的同时实现此种性能的提高。在某些情况下,因为缓冲器105、135的设计被简化并且偏流减少,功耗比常规驱动器的降低大约30%到70%。
应该理解,尽管已在前述提出本发明一些实施例的大量特性和优点以及本发明各个实施例的结构和功能的细节,但这些内容仅仅是示例性的,在本发明的原理范围之内,在细节上可进行改变,尤其是在部件的结构和布置方面更是如此。例如,其它实施例只对一个转换(从低到高或从高到低)使用电荷共用。此方法希望用于以下情况:如果只要求一种类型的转换迅速发生,或者如果缓冲器驱动电容性负载可使一种类型的转换比另一种类型的快得多,即,如果负载缓冲器可以自己从低压到高压快速切换负载,那么,上述方法可以只使用从高压到低压的转换。还有一些其它的实施例可使用多于两个的储备电容器和/或储备缓冲器,用于VIN要求在多于两个电压电平的电压电平之间变化的应用中。因而,后附权利要求的范围不应限制在本文描述的优选实施例,但应限制实施例中所表达的术语的广义所指明的全部外延。

Claims (19)

1.一种用于驱动电容性负载的驱动器,驱动器包括:
负载缓冲器,它具有适于接收输入电压VIN的输入以及适于把输出电压VOUT耦合到电容性负载的输出,所述负载缓冲器配置得在第一电压电平V1和更高的第二电压电平V2之间驱动VOUT,以响应VIN中的变化;以及
储备电路,其中,储备电路配置为减少VOUT在V1和V2之间转换的时间,储备电路包括:
储备电容器;
储备缓冲器,它具有适于接收输入电压VRES_IN的输入以及适于把输出电压VRES_OUT耦合到储备电容器以对储备电容器进行充电的输出;
能把储备电容器耦合到电容性负载的第一开关;以及
能打开和关闭第一开关的控制器,控制器配置得操作第一开关,以便当VOUT在V1和V2之间驱动时把储备电容器耦合到电容性负载。
2.如权利要求1所述的驱动器,其中,控制器耦合到负载缓冲器的输入,以检测VIN中的变化。
3.如权利要求1所述的驱动器,其中,储备缓冲器包括负反馈,以提供等于1的增益。
4.如权利要求3所述的驱动器,其中,储备缓冲器配置得当VIN=V1时,VRES_IN具有V2+a的稳态值,并且当VIN=V2时,VRES_IN具有V1-a的稳态值,这里,a等于(V2-V1)CLOAD/CRES,其中,CLOAD为电容性负载的电容,CRES为储备电容器的电容。
5.如权利要求1所述的驱动器,进一步包括能从负载缓冲器的输出电隔离电容性负载的第二开关。
6.如权利要求5所述的驱动器,其中,第二开关由控制器操作,并且其中,控制器配置得当VOUT在V1和V2之间驱动时打开第二开关。
7.如权利要求6所述的驱动器,其中,第二开关由控制器操作,当第一开关关闭时打开第二开关,而当第一开关打开时关闭第二开关。
8.一种具有如权利要求1所述驱动器的非易失性存储系统,进一步包括多个存储元件,所述存储元件具有多个场效应晶体管,场效应晶体管的栅耦合到驱动器,驱动器配置得周期性地在编程电压和校验电压之间驱动所述栅。
9.一种操作用于驱动电容性负载的驱动器的方法,其中,所述驱动器包括:其输入和输出耦合到电容性负载的负载缓冲器;以及储备电路,储备电路具有储备电容器和能把储备电容器耦合到电容性负载的第一开关,所述方法包括以下步骤:
改变作用到负载缓冲器的输入上的输入电压VIN
操作负载缓冲器,在第一电压电平V1和第二电压电平V2之间驱动作用到电容性负载上的输出电压VOUT,以响应VIN中的变化;以及
关闭第一开关,把储备电容器耦合到电容性负载,
从而减少电容性负载在V1和V2之间转换的时间。
10.如权利要求9所述的方法,其中,关闭第一开关的步骤包括短暂关闭第一开关直到VOUT达到V1或V2的步骤。
11.如权利要求10所述的方法,其中,关闭第一开关的步骤包括短暂关闭第一开关直到VOUT等于V1或V2的步骤。
12.如权利要求9所述的方法,其中,储备电路进一步包括耦合到储备电容器的储备缓冲器,并且其中,本方法进一步包括用储备缓冲器对储备电容器充电到一电压电平VRES_OUT的初始步骤。
13.如权利要求12所述的方法,其中,V2大于V1,并且其中,本方法进一步包括储备电容器对电容性负载放电以把作用到电容性负载上的电压从V1提高到V2的步骤。
14.如权利要求9所述的方法,其中,V2大于V1,并且其中,本方法进一步包括电容性负载对储备电容器放电以把作用到电容性负载上的电压从V2降低到V1的步骤。
15.如权利要求9所述的方法,其中,驱动器进一步包括能从负载缓冲器的输出电隔离电容性负载的第二开关,并且其中,本方法进一步包括打开第二开关以从负载缓冲器的输出电隔离电容性负载的步骤。
16.一种用于在其中储存信息的非易失性存储系统,非易失性存储系统包括:
具有多个场效应晶体管的多个存储元件,场效应晶体管的栅与场效应晶体管的源极和漏极电隔离;以及
耦合到所述栅以在校验电压V1和编程电压V2之间顺序驱动多个场效应晶体管的栅的驱动器,所述驱动器包括:
负载缓冲器,它具有适于接收输入电压VIN的输入以及适于把输出电压VOUT耦合到所述栅的输出,负载缓冲器配置得在V1和V2之间驱动VOUT,以响应VIN中的变化;以及
用于减少VOUT在V1和V2之间转换时间的装置,
其中,用于减少VOUT在V1和V2之间转换时间的装置包括储备电路,储备电路包括:
储备电容器;
储备缓冲器,它具有适于接收输入电压VRES_IN的输入以及适于把输出电压VRES_OUT耦合到储备电容器以对储备电容器进行充电的输出;
能把储备电容器耦合到所述栅的第一开关;以及
能打开和关闭第一开关的控制器,控制器配置得操作第一开关,以便当VOUT在V1和V2之间驱动时把储备电容器耦合到所述栅。
17.一种把电容性负载从第一电压电平V1驱动到第二电压电平V2的方法,本方法包括以下步骤:
设置储备电容器;
对储备电容器充电到预定的电压;
接收输入电压VIN;以及
响应输入电压VIN,把储备电容器耦合到电容性负载,以驱动电容性负载从V1变化到V2
从而减少电容性负载在V1和V2之间转换的时间。
18.如权利要求17所述的方法,其中,选择储备电容器的大小和预定的电压,以便在预定的时间内在电容性负载上实现V1和V2之间的转换。
19.一种用于驱动电容性负载的驱动器,所述驱动器包括:
负载缓冲器,它具有适于接收输入电压VIN的输入以及适于把输出电压VOUT耦合到电容性负载的输出,所述负载缓冲器配置得在第一电压电平V1和更高的第二电压电平V2之间驱动VOUT,以响应VIN中的变化;以及
储备电路,它配置得减少VOUT在V1和V2之间转换的时间,储备电路包括:
第一储备电容器CRES_A
第一储备缓冲器,它具有适于接收第一输入电压VRES_IN_A的输入以及适于把第一输出电压VRES_OUT_A耦合到CRES_A以对CRES_A充电的输出;
第二储备电容器CRES_B
第二储备缓冲器,它具有适于接收第二输入电压VRES_IN_B的输入以及适于把第二输出电压VRES_OUT_B耦合到CRES_B以对CRES_B充电的输出;
能把CRES_A和CRES_B交替地耦合到电容性负载的开关;以及
能操作所述开关的控制器,所述控制器配置得操作所述开关,以便当VOUT在V1和V2之间驱动时把CRES_A和CRES_B交替地耦合到电容性负载。
CNB028010353A 2001-04-02 2002-03-29 对大电容性负载上的模拟电压实现快速切换的系统和方法 Expired - Fee Related CN100399471C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/825,615 2001-04-02
US09/825,615 US6486715B2 (en) 2001-04-02 2001-04-02 System and method for achieving fast switching of analog voltages on large capacitive load

Publications (2)

Publication Number Publication Date
CN1460267A CN1460267A (zh) 2003-12-03
CN100399471C true CN100399471C (zh) 2008-07-02

Family

ID=25244480

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028010353A Expired - Fee Related CN100399471C (zh) 2001-04-02 2002-03-29 对大电容性负载上的模拟电压实现快速切换的系统和方法

Country Status (10)

Country Link
US (1) US6486715B2 (zh)
EP (1) EP1374243B1 (zh)
JP (1) JP4225789B2 (zh)
KR (1) KR100904753B1 (zh)
CN (1) CN100399471C (zh)
AT (1) ATE386325T1 (zh)
AU (1) AU2002248733A1 (zh)
DE (1) DE60224991T2 (zh)
TW (1) TW583682B (zh)
WO (1) WO2002080178A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521284B2 (en) 2003-12-12 2013-08-27 Cardiac Pacemakers, Inc. Cardiac response classification using multisite sensing and pacing
US7508228B2 (en) * 2004-12-21 2009-03-24 Teradyne, Inc. Method and system for monitoring test signals for semiconductor devices
US8199600B2 (en) 2005-09-28 2012-06-12 Hynix Semiconductor Inc. Voltage generator for peripheral circuit
US20070081366A1 (en) * 2005-10-11 2007-04-12 Ernst Stahl Capacitive coupling assisted voltage switching
US7242331B1 (en) * 2006-03-29 2007-07-10 Realtek Semiconductor Corp. Error averaging comparator based switch capacitor circuit and method thereof
US20080233404A1 (en) * 2007-03-22 2008-09-25 3M Innovative Properties Company Microreplication tools and patterns using laser induced thermal embossing
TWI367473B (en) 2007-07-11 2012-07-01 Novatek Microelectronics Corp Source driver with charge sharing
US8957662B2 (en) * 2009-11-25 2015-02-17 Lutron Electronics Co., Inc. Load control device for high-efficiency loads
KR102544503B1 (ko) 2021-08-06 2023-06-16 고려대학교 산학협력단 아날로그 캐패시터 메모리 회로의 오차 보상 회로
WO2024016146A1 (en) * 2022-07-19 2024-01-25 Huawei Technologies Co., Ltd. Driving circuit and method for driving capacitive load, and speaker device and electronic device including driving circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184035A (en) * 1990-05-11 1993-02-02 Nec Corporation Bootstrap circuit incorporated in semiconductor memory device for driving word lines
EP1026689A2 (en) * 1999-02-05 2000-08-09 United Memories, Inc. Voltage down converter with switched hysteresis
EP1028432A1 (en) * 1999-02-12 2000-08-16 STMicroelectronics Limited Logic circuit
US6181610B1 (en) * 1998-12-25 2001-01-30 Fujitsu Limited Semiconductor device having current auxiliary circuit for output circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895238A (en) 1974-02-25 1975-07-15 Bell Telephone Labor Inc Driver circuit for high speed gating of a field effect transistor
US4684824A (en) 1985-04-02 1987-08-04 Eastman Kodak Company Capacitive load driver circuit
GB9417265D0 (en) 1994-08-26 1994-10-19 Inmos Ltd Controlling capacitive load
FR2752344B1 (fr) * 1996-08-08 1998-09-11 Commissariat Energie Atomique Circuit de generation d'impulsions de courant a haute tension delivre dans un circuit de charge et procede de mise en oeuvre
EP0887933A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Turn off circuit for an LDMOS in presence of a reverse current
JP3894523B2 (ja) 1998-02-17 2007-03-22 松下電器産業株式会社 容量性負荷の駆動回路
EP1110671A3 (de) * 1999-12-20 2003-10-29 Reishauer Ag. Abricht-, Hon und Schleifwerfzeug

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184035A (en) * 1990-05-11 1993-02-02 Nec Corporation Bootstrap circuit incorporated in semiconductor memory device for driving word lines
US6181610B1 (en) * 1998-12-25 2001-01-30 Fujitsu Limited Semiconductor device having current auxiliary circuit for output circuit
EP1026689A2 (en) * 1999-02-05 2000-08-09 United Memories, Inc. Voltage down converter with switched hysteresis
EP1028432A1 (en) * 1999-02-12 2000-08-16 STMicroelectronics Limited Logic circuit

Also Published As

Publication number Publication date
AU2002248733A1 (en) 2002-10-15
KR100904753B1 (ko) 2009-06-29
CN1460267A (zh) 2003-12-03
KR20030014258A (ko) 2003-02-15
WO2002080178A2 (en) 2002-10-10
EP1374243B1 (en) 2008-02-13
EP1374243A2 (en) 2004-01-02
DE60224991D1 (de) 2008-03-27
ATE386325T1 (de) 2008-03-15
US20020140490A1 (en) 2002-10-03
JP2004519812A (ja) 2004-07-02
TW583682B (en) 2004-04-11
DE60224991T2 (de) 2009-02-12
JP4225789B2 (ja) 2009-02-18
WO2002080178A3 (en) 2003-01-09
US6486715B2 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
USRE41217E1 (en) Method and apparatus for reducing stress across capacitors used in integrated circuits
US5343088A (en) Charge pump circuit for a substrate voltage generator of a semiconductor memory device
US7379354B2 (en) Methods and apparatus to provide voltage control for SRAM write assist circuits
US5537306A (en) Low voltage charge pump circuit and method for pumping a node to an electrical potential
JP2003153525A (ja) 電荷ポンプ回路及び電圧信号発生方法
CN100399471C (zh) 对大电容性负载上的模拟电压实现快速切换的系统和方法
CN107888179B (zh) 半导体装置
US7961548B2 (en) Semiconductor memory device having column decoder
KR20040091973A (ko) 메모리 장치용 감지 증폭기의 구동전압 제어 장치
KR100848418B1 (ko) 강유전체 메모리 장치, 전자 기기 및 강유전체 메모리장치의 구동 방법
EP1968071B1 (en) Memory system for reducing current consumption and method thereof
JP2004213804A (ja) 強誘電体記憶装置
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
KR100824762B1 (ko) 용량성 커플링 어시스트 전압 스위칭
KR100295053B1 (ko) 부하적응형저잡음출력버퍼
JP3714799B2 (ja) 半導体記憶装置
US20030107362A1 (en) Voltage generator circuit for use in a semiconductor device
JP2000036191A (ja) 半導体装置
JP4599954B2 (ja) スイッチングレギュレータおよびその駆動制御方法
US6930540B2 (en) Integrated circuit with voltage divider and buffered capacitor
KR100362897B1 (ko) 전하 재사용을 이용한 저 소비전력 메모리 및 비메모리 장치
KR20210056245A (ko) 외부 펌프 커패시터 및 다른 회로망과 결합된 전하 펌프를 수반하는 시스템 및 방법
CN115910144A (zh) 驱动电路、存储设备及驱动电路控制方法
KR20040006337A (ko) 출력 버퍼 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080702