KR100904753B1 - 대형 용량성 부하에 대한 아날로그 전압의 신속한스위칭을 달성하기 위한 시스템 및 방법 - Google Patents

대형 용량성 부하에 대한 아날로그 전압의 신속한스위칭을 달성하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR100904753B1
KR100904753B1 KR1020027016454A KR20027016454A KR100904753B1 KR 100904753 B1 KR100904753 B1 KR 100904753B1 KR 1020027016454 A KR1020027016454 A KR 1020027016454A KR 20027016454 A KR20027016454 A KR 20027016454A KR 100904753 B1 KR100904753 B1 KR 100904753B1
Authority
KR
South Korea
Prior art keywords
res
switch
voltage
capacitive load
buffer
Prior art date
Application number
KR1020027016454A
Other languages
English (en)
Other versions
KR20030014258A (ko
Inventor
지오프리 에스. 공워
샤자드 칼리드
Original Assignee
쌘디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌘디스크 코포레이션 filed Critical 쌘디스크 코포레이션
Publication of KR20030014258A publication Critical patent/KR20030014258A/ko
Application granted granted Critical
Publication of KR100904753B1 publication Critical patent/KR100904753B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)

Abstract

구동기(100) 및 방법은 구동기의 전력 소모를 증가시키지 않고 개선된 응답 시간을 달성시키는 용량성 부하(120)를 구동시키기 위해 제공된다. 구동기(100)는 입력 전압(VIN)을 수신하기 위한 입력부(110)와, 출력 전압(VOUT)을 부하(120)로 커플링시킬 수 있는 출력부(115)를 지닌 부하 버퍼를 구비한다. VOUT은 VIN의 변화에 응답하여 제 1 전압 레벨(V1)과 제 2 전압 레벨(V2)간에 구동된다. 구동기(100)는 캐패시터(130), 예비 버퍼(135), 캐패시터를 용량성 부하(120)에 커플링시키기 위한 스위치(140) 및 스위치를 작동시키기 위한 컨트롤러(145)를 지닌 예비 회로를 구비한다. 예비 버퍼(135)는 입력 전압(VRES_IN)을 수신하기 위한 입력부(150)와, 캐패시터를 충전시키기 위해 출력 전압(VRES_OUT)을 캐패시터(130)로 커플링시키기 위한 출력부(155)를 구비한다. 컨트롤러컨트롤러 VOUT이 V1과 V2간에 구동될 때 캐패시터(130)를 용량성 부하(120)로 커플링시키기 위해 스위치(140)를 작동시키도록 구성된다.

Description

대형 용량성 부하에 대한 아날로그 전압의 신속한 스위칭을 달성하기 위한 시스템 및 방법{SYSTEM AND METHOD FOR ACHIEVING FAST SWITCHING OF ANALOG VOLTAGES ON A LARGE CAPACITIVE LOAD}
본 발명은 일반적으로 용량성 부하용 구동 회로에 관한 것이며, 더 상세하게는 대형 용량성 부하에 대한 아날로그 전압의 빠른 스위칭을 달성하기 위한 시스템 및 방법에 관한 것이다.
용량성 부하를 구동시키기 위한 종래의 구동 회로 또는 구동기는 통상 신호 입력부, 신호 출력부 및 증폭기 또는 아날로그 전압 버퍼로 이루어져 부하(load)를 2개 이상의 전압간에 구동시킨다. 버퍼의 2가지 중요 특성은 전압 소모와 응답 시간이며, 이는 버퍼가 특정 작동 조건하에서 특정 입력의 인가에 뒤이어 특정 출력에 도달하는데 요구되는 시간이다. 일반적으로, 이러한 2가지 특성은 동시에 최적화될 수 없다. 이는 응답 시간을 개선시킴이 단위 이득 주파수 및 슬루 레이트 (slew rate)를 증가시킴을 의미하기 때문에, 입력에서의 변화를 출력에서 신속히 반영시키도록 하는 증폭기의 성능이며, 이 모두는 버퍼의 바이어스 전류를 증가시키는 것을 요한다. 그러므로, 응답 시간을 감소시키는 것은 전력 소모를 증가시키는 것을 필요로하며, 전력 소모를 감소시키는 것은 응답 시간의 증가로 이어진다.
필요할 때에만 슬루 레이트를 개선 시키기 위해서 바이어스 전류를 동적으로 증가시키는 버퍼용으로 종래의 설계가 있으며, 그것에 의해 응답 시간을 개선시키며 전력 소모에서의 증가를 제한시킨다. 그러나, 그러한 버퍼의 설계는 복잡하며 불안정성과 같은 몇가지 바람직하지 않은 특질을 나타낸다. 이러한 동적 버퍼들은 또한 전압 전이중에 필요한 전하가 빠르게 끌어당겨질 때 공급선에 상당한 잡음을 야기시키며, 그것에 의해 복잡하며 종종 값비싼 필터의 부가를 요한다.
종래 구동기 회로의 상기 단점들은, 예를 들면, 전기적 이레이저블 프로그래머블 리드-온리 메모리(EEPROM) 또는 플래시 메모리와 같은 비-휘발성 메모리 시스템에서 저장 엘리먼트 또는 셀과 같은 반도체 소자에 사용되는 FET(전계 효과 트랜지스터)의 플로팅 게이트를 구동시키기 위해서 사용되는 회로를 구동시키는데 특히 문제이다. FET에서 플로팅 게이트는 소자의 나머지에 직접적으로 연결되지 않으며 그러므로 순수하게 용량성 부하로서 구동 회로에 나타난다. 이러한 용량성 부하는 아주 대형일 수 있는데 왜냐하면 비-휘발성 메모리 시스템에서 수많은 저장 엘리먼트들, 통상 메모리의 사이즈에 따라 1만6천개 내지 1천만개의 저장 엘리먼트들은 프로그래밍 전압과 검증 전압간에 동시에 스위칭되어야 하기 때문이다. 프로그래밍 전압은 플로팅 게이에 대한 전하로서 저장 엘리먼트에 정보를 저장하기 위해서 인가되는 전압이다. 검증 전압은 저장 엘리먼트가 적량의 전하와 정보를 저장하였는지를 결정하는데 사용된다. 프로그래밍 전압과 검증 전압간의 전이와 그 역은 충분한 기록-성능을 달성하기에 빨라야 한다. 그러나, 그러한 구동기 회로들은 종종 이용가능 전력이 제한되며 따라서 이것이 보존되어야 하는 휴대용 배터리 작동 디바 이스에 사용된다. 게다가, 구동기 회로용의 전력은 일반적으로 온-칩 고전압-펌프에 의해 제공된다. 전력의 발생과 소모는 적절하게 기능하도록 칩상의 디바이스를 위해 분산되어야 하는 열을 발생시키기 때문에, 전력을 보존하는 것이 또한 필요하다. 그러므로, 버퍼에서 응답 시간을 개선시키기 위해서 바이어스 전류를 증가시키는 것은 일반적으로 바람직하지 않다.
발명의 개요
따라서, 구동 회로에서 버퍼의 전력 소모를 증가시키지 않고 부하를 2개 이상의 전압간에 구동시키기 위해서 개선된 응답 시간을 제공하는 용량성 부하를 구동시키기 위한 구동 회로에 대한 필요성이 있다.
일 태양에서, 본 발명은 용량성 부하를 구동시키기 위한 구동기를 제공하며, 그 구동기는 입력 전압(VIN)을 수신하기 위한 입력부와, 출력 전압(VOUT)을 용량성 부하로 커플링시키기 위한 출력부를 지닌 부하 버퍼를 구비한다. 부하 버퍼는 VOUT을 VIN의 변화에 응답하여 제 1 전압 레벨(V1)과 더 높은 제 2 전압 레벨(V2)간에 구동시키도록 구성된다. 구동기는 VOUT이 V1과 V2간을 전이하는 시간을 감소시키도록 구성된 예비 회로를 포함한다. 그 예비 회로는 예비 캐패시터 또는 캐패시터, 예비 버퍼, 예비 캐패시터를 용량성 부하로 커플링시키기 위한 스위치, 및 스위치를 오픈 및 클로즈시키기 위한 컨트롤러를 구비한다. 예비 버퍼는 입력 전압(VRES_IN)을 수신하기 위한 입력부와, 캐패시터를 충전하기 위해서 출력 전압(VRES_OUT)을 예비 캐패 시터로 커플링시키기 위한 출력부를 구비한다. 컨트롤러는 VOUT이 V1과 V2간에 구동될 때 예비 캐패시터를 용량성 부하로 커플링시키기 위해서 스위치를 작동시키도록 구성된다. 일반적으로, 컨트롤러는 부하 버퍼의 입력부에 커플링되며, VIN의 변화가 요구될 때 스위치를 작동시키도록 구성된다.
일실시예에서, 예비 버퍼는 대체로 단위값의 이득을 제공하기 위해서 네거티브 피드백 루프를 포함한다. 예비 버퍼는 VIN이 V1일 때, VRES_IN이 V2 +a의 정상상태값을 갖고, VIN이 V2일 때, VRES_IN이 V1-a의 정상상태값을 갖도록 구성되며, 여기서 a는 (V2-V1)CLOAD/CRES이며, CLOAD는 용량성 부하의 전기 용량이고 CRES는 예비 캐패시터의 전기 용량이다.
다른 실시예에서, 구동기는 부하 버퍼의 출력으로부터 용량성 부하를 전기적으로 절연시키기 위한 제 2 스위치를 포함한다. 제 2 스위치는 VOUT이 V1과 V2 간에 구동될 때 오픈되도록 컨트롤러에 의해 작동된다. 바람직하게는, 제 2 스위치는 제 1 스위치가 클로즈될 때 동시에 오픈되고 제 1 스위치가 오픈될 때 클로즈되도록 컨트롤러에 의해 작동된다.
다른 실시예에서, 예비 회로는 제 1 및 제 2 예비 캐패시터(CRES_A와 CRES_B)와, 제 1 및 제 2 입력 전압(VRES_IN_A와 VRES_IN_B)를 각각 수신하도록 적용된 입력부, 및 CRES_A와 CRES_B를 충전하기 위해서 제 1 및 제 2 출력 전압(VRES_OUT_A와 VRES_OUT_B)을 각각 커플링시키도록 적용된 출력부를 구비하는 제 1 및 제 2 예비 버퍼를 포함한다. CRES_A와 CRES_B를 용량성 부하에 교번적으로 커플링시킬 수 있는 단일 폴, 이중 쓰로우 스위치(single pole, double throuw switch)는 VOUT이 V1과 V2사이에서 구동될 때 CRES_A와 CRES_B를 교번적으로 커플링시키도록 컨트롤러에 의해 작동된다.
본 발명의 구동기는 수많은 전계 효과 트랜지스터(FETs)를 지닌 수많은 저장 엘리먼트 또는 셀들을 갖는 플래시 메모리와 같은 비-휘발성 메모리 시스템에 특히 유용하며, 각각의 FET는 구동기에 커플링되는 게이트를 구비하며, 구동기는 게이트를 프로그래밍 전압과 검증 전압간에 주기적으로 구동시키도록 구성된다. 일반적으로, 비-휘발성 메모리 시스템은 전압을 부하 버퍼와 예비 버퍼에 제공하는 고전압 펌프를 포함한다. 이러한 실시예의 한가지 예에서, 저장 엘리먼트, 구동기 및 고전압 펌프는 단일 반도체 기판에 제조된다.
다른 태양에서, 방법은 본 발명의 구동기를 작동시키기 위해 제공된다. 이러한 방법에서, VIN이 V1에서 V2로 또는 V2에서 V1으로 변할 때, 부하 버퍼는 VOUT을 VIN의 변화에 응답하여 V1에서 V2로 또는 V2에서 V1으로 구동시키도록 작동된다. 동시에, 또는 직전에, 스위치는 예비 캐패시터를 용량성 부하에 커플링시키도록 클로즈되며, 그것에 의해 용량성 부하가 V1과 V2간을 전이하는데 필요한 시간을 감소시킨다. 일반적으로, 스위치를 클로즈하는 단계는 VOUT이 V1 또는 V2에 도달할 때 까지 잠시동안 스위치를 클로즈하는 단계를 수반한다.
일 실시예에서, 상기된 것처럼, 예비 회로는 예비 캐패시터에 커플링되는 예비 버퍼를 더 포함하며, 방법은 예비 버퍼를 사용하여 예비 캐패시터를 전압 레벨(VRES_OUT)로 충전하는 단계와 용량성 부하에 인가되는 전압을 V1에서 V2 로 상승시키기 위해서 예비 캐패시터를 용량성 부하로 방전시키는 단계를 더 포함한다. 그후에, 용량성 부하에 인가되는 전압이 V2에서 V1으로 낮아질 때, 스위치는 다시 클로즈되고 용량성 부하는 예비 캐패시터로 방전되도록 되어 용량성 부하로 인가되는 전압을 빠르게 낮춘다.
다른 실시예에서, 상기된 것처럼, 구동기는 용량성 부하를 부하 버퍼의 출력부로부터 전기적으로 절연시키기 위한 제 2 스위치를 더 포함하며, 그 방법은 용량성 부하를 부하 버퍼의 출력부로부터 전기적으로 절연시키기 위해서 제 2 스위치를 오픈시키는 단계를 수반한다. 바람직하게는, 제 2 스위치가 오픈되고 동시에 또는 진적에, 제 1 스위치가 예비 캐패시터를 용량성 부하로 커플링시키도록 클로즈된다.
다른 태양에서, 발명은 비-휘발성 메모리 시스템에 정보를 저장하기 위한 비-휘발성 메모리 시스템에 관한 것이다. 메모리 시스템은 FET의 소스와 드레인으로부터 전기적으로 절연된 게이트를 지닌 수많은 전계 효과 트랜지스터(FET)를 갖는 수많은 저장 엘리먼트 또는 셀과, 검증 전압(V1)과 프로그래밍 전압(V2)간에 수많은 FET의 게이트를 동시에 구동시키기 위해서 게이트에 커플링된 구동기를 포함 한다. 구동기는 입력 전압(VIN)을 수신하도록 적용된 입력부와, 출력 전압(VOUT)을 게이트로 커플링시키도록 적용된 출력부, 및 VOUT이 V1과 V2간을 전이하는 시간을 감소시키기 위한 수단을 구비한다. 부하 버퍼는 VOUT을 VIN의 변화에 응답하여 V1 과 V2간에 구동시키도록 구성되어 있다. 일반적으로, VOUT이 V1과 V2간을 전이하는 시간을 감소시키기 위한 수단은 예비 캐패시터를 갖는 예비 회로, 입력 전압(VRES_IN)을 수신하도록 적용된 입력부와, 예비 캐패시터를 충전시키기 위해서 출력 전압(VRES_OUT)을 예비 캐패시터로 커플링시키도록 적용된 출력부를 구비하는 예비 버퍼, 예비 캐패시터를 게이트로 커플링시키기 위한 스위치, 및 스위치를 오픈 및 클로즈시키기 위한 컨트롤러를 포함하며, 컨트롤러는 VOUT이 V1과 V2간에 구동될 때 예비 캐패시터를 게이트로 커플링시키기 위해서 스위치를 작동시키도록 구성된다.
일 실시예에서, 메모리 시스템은 전압을 부하 버퍼와 예비 버퍼로 제공하는 고전압 펌프를 포함한다. 바람직하게는, 저장 엘리먼트, 구동기 및 고전압 펌프는 단일 기판위에 제조된다.
본 발명의 이점들은: (ⅰ)빠른 응답 시간, (ⅱ)기존의 고전압 펌프로부터 필요한 피크 전압의 어떠한 증가없이 이용가능한 전력의 효율적인 사용, (ⅲ)예비 회로를 단일 기판위에 포함하는 구동기의 완전한 집적, 및 (ⅳ)종래 연구에서 발생하는 임의의 급격한 증가 또는 감소없이 전류의 안정된 균형잡힌 소모로 인해 고전압 펌프에서의 잡음 감소를 포함한다.
본 발명의 이러한 특징과 다양한 다른 특징 및 이점들은 첨부 도면과 관련하여 하기 상세한 설명을 읽음으로써 자명해질 것이다:
도 1은 본 발명의 실시예에 따라 예비 회로를 포함하는 용량성 부하를 구동시키기 위한 구동기의 블럭도이다;
도 2A는 본 발명의 실시예에 따라 구동기의 입력부로 인가되는 전압(VIN)의 그래프이다;
도 2B는 본 발명의 실시예에 따라 구동기에 의해 용량성 부하로 인가되는 전압(VOUT)의 그래프이다;
도 2C는 본 발명의 실시예에 따라 구동기에서 예비 버퍼의 입력부로 인가되는 전압(VRES_IN)의 그래프이다;
도 2D는 본 발명의 실시예에 따라 구동기에서 예비 버퍼의 전압(VRES_OUT)의 그래프이다;
도 3A는 본 발명의 실시예에 따라 구동기에서 제 1 스위치의 위치의 그래프이다;
도 3B는 용량성 부하와 예비 캐패시터간에 전하의 전달중에 용량성 부하로부터 부하 버퍼를 전기적으로 절연시키기 위해 본 발명의 실시예에 따라 구동기에서 제 2 스위치의 위치의 그래프이다;
도 4는 본 발명의 실시예에 따른 구동기가 특히 유용한 비-휘발성 메모리 시스템에서 저장 엘리먼트의 블럭도이다;
도 5는 본 발명의 실시예에 따라 구동기를 작동시키기 위한 방법의 흐름도이다;
도 6은 본 발명의 다른 실시예에 따라 예비 회로를 포함하는 용량성 부하를 구동시키기 위한 구동기의 블럭도이다;
도 7A는 본 발명의 실시예에 따라 도 6의 구동기의 입력부에 인가되는 전압(VIN)의 그래프이다;
도 7B는 본 발명의 실시예에 따라 도 6의 구동기에 의해 용량성 부하에 인가되는 전압(VOUT)의 그래프이다;
도 7C는 본 발명의 실시예에 따라 도 6의 구동기에서 제 1 예비 버퍼의 전압(VRES_OUT_A)의 그래프이다;
도 7D는 본 발명의 실시예에 따라 용량성 부하로부터 제 1 예비 버퍼를 절연시키기 위한 도 6의 구동기에서 제 1 스위치의 위치의 그래프이다;
도 7E는 본 발명의 실시예에 따라 도 6의 구동기에서 제 2 예비 버퍼의 전압(VRES_OUT_B)의 그래프이다;
도 7F는 본 발명의 실시예에 따라 용량성 부하로부터 제 2 예비 버퍼를 절연시키기 위한 도 6의 구동기에서 제 2 스위치의 위치의 그래프이다.
본 발명은 구동 회로의 전력 소모를 증가시키지 않고 부하를 2개 이상의 전압간에 구동시키도록 개선된 응답 시간을 제공하는 용량성 부하를 제공하기 위한 구동 회로에 관한 것이다.
도 1은 본 발명에 따른 구동 회로 또는 구동기(100)의 예시적인 실시예의 블럭도를 나타낸다. 도 1을 참조하면, 구동기(100)는 신호 또는 입력 전압(VIN)용 입력부(110)와, 출력 전압(VOUT)을 용량성 부하에 인가하기 위해 용량성 부하(120)에 커플링된 출력부(115)를 구비하는 부하 증폭기 또는 버퍼(105)를 포함한다. 본 발명에 따라, 구동기(100)는 예비 캐패시터(130), 상기 예비 캐패시터를 충전시키기 위한 예비 증폭기 또는 버퍼(135), 예비 캐패시터를 용량성 부하(120)로 커플링시킬 수 있는 스위치(140), 및 상기 스위치를 오픈 및 클로즈시키기 위한 컨트롤러(145)를 구비하는 저장(reservoir) 또는 예비 회로(125)를 더 포함한다. 예비 버퍼(135)는 신호 또는 입력 전압(VRES_IN)을 수신하기 위한 입력부(150)와 예비 캐패시터를 충전하기 위해서 출력 전압(VRES_OUT)을 예비 캐패시터로 인가하기 위해 예비 캐패시터(130)에 커플링된 출력부(155)를 구비한다. 스위치(140)는 전압 전이중에 예비 캐패시터(130)로부터 용량성 부하(120)로 예비 전하를 전달한다. 일반적으로, 부하 버퍼(105)와 예비 버퍼(135)는 양측 증폭기들에 대해 대체로 단위값의 이득(단위 이득)을 소정의 주파수(단위 이득 주파수)로 제공하기 위해서 네거티브 피드백 루프(160과 165) 각각에 의해 설비된 네거티브 피드백을 구비한다.
선택적으로, 구동기(100)는 부하 버퍼(105)의 출력부(115)와 용량성 부하(120)간에 연결되는 제 2 스위치(170)를 를 포함하여 용량성 부하와 예비 캐패시터(130)간에 전하의 전달중에 용량성 부하로부터 부하 버퍼를 전기적으로 절연시킨다. 스위치(170)는 버퍼의 설계에 따라 이와 달리 발생할 수 있는 부하 버퍼와 예비 버퍼(135)간의 과도한 전류 흐름을 방지한다. 스위치(170)는 또한 컨트롤러(145)에 의해 작동되며 통상 클로즈되고 동시에, 또는 직전에 제 1 스위치가 오픈된다.
본 발명의 구동기(100)의 작동을 잘 도시하기 위해서, 다양한 입력 전압 대 부하 버퍼(105)와 예비 버퍼(135) 및 결과적인 출력 전압 또는 파형이 도 2A 내지 2D에 관련하여 기술될 것이며 그리고 스위치 위차와 관련하여 도 3A내지 3B에 도시될 것이다.
도 2A를 참조하면, 시간 t0에서 VIN이 대체로 제 1 전압 레벨(V1)임을 알 수 있는데, 왜냐하면 부하 버퍼(105)가 단위 이득을 갖으며 스위치(140)가 오픈되고(도 3A) 스위치(170)가 클로즈되어(도 3B) 있기 때문이며, VOUT이 또한 도 2B에 도시된 것처럼, V1과 대체로 같은 전압 레벨에 있다. 더 높은 제 2 전압 레벨(V2)과 일정량(a)의 합의 전압 레벨이 예비 버퍼(135)에 인가되어(도 2C) 예비 캐패시터(130)를 대체로 V2+a의 전압 레벨로 충전시키며(도 2D), 여기서 a와 CRES의 값은 다음과 같도록 선택된다:
a=(V2-V1)CLOAD/CRES
여기서, CLOAD는 용량성 부하(120)의 전기 용량이며 CRES는 예비 캐패시터(130)의 전기 용량이다. 실제적으로, 용량성 부하(120)의 전기 용량에서의 불안정으로 인하여 도 2C에 도시된 것처럼 VRES_IN에 대한 이상적인 레벨을 발생시키는 것이 가능하지 않다. 따라서, VOUT은 전하 전달이후 소정의 레벨에 정확하게 도달하지 않지만, 이는 그것이 소정의 값에 근접하는 한 문제되지 않는데, 왜냐하면 부하 버퍼(105)가 VOUT을 소정의 전압에 이르게 하는데 필요한 소규모 조정을 신속히 할 수 있기 때문이다. 그럼에도 불구하고, 예비 캐패시터(130)의 값은 VOUT이 전하 전달에 의해 소정 레벨의 약 2내지 6퍼센트내로 이르게 하도록 선택된다. 게다가, VRES_IN를 발생시키는 회로(도시되지 않음)는 예비 캐패시터(130)로부터 용량성 부하(120)로 전달되는 전하를 조정하는데 필요할 때 VRES_OUT의 값을 조정하도록 트림어블(trimable)하거나 조정가능할 수 있다.
시간 t1에서, 전이 또는 전이 사이클은 VIN이 V1에서 V2로 상승될 때 발생한다. 스위치(140)는 도 3A에서 지시된 것처럼 클로즈되어, 예비 캐패시터(130)가 도 2C에서 VRES_OUT의 강하로 도시된 것처럼 용량성 부하(120)로 방전하도록 하여, 용량성 부하에 인가되는 전압(VOUT)을 도 2B에 도시된 것처럼 V2로 빠르게 상승시킨다. 동시에, VRES_IN은 V1-a의 레벨로 설정되어 용량성 부하(120)에 인가되는 전압(VOUT )을 V1으로 스위칭시키기 위한 예비 회로(125)를 준비한다. 선택적으로, 스위치(170)는 오픈되어 부하 버퍼(105)로부터 용량성 부하(120)를 전기적으로 절연시켜 버퍼들간에 과도한 전류 흐름을 방지시킨다.
잠시후, 시간 t2에서, 스위치(140)는 도 3A에 도시된 것처럼 오픈된다. VIN은 V2의 전압 레벨에서 지속하여 대체로 V2의 전압 레벨에서 VOUT을 유지시킨다. VRES_IN은 대체로 V1-a의 전압 레벨에서 유지되어 예비 캐패시터(130)를 방전한다.
시간 t3에서, VIN은 도 2A에 도시된 것처럼 V1의 전압 레벨로 강하한다. VIN의 변화를 인식하는 컨트롤러(145)는 도 3A와 3B에 각각 도시된 것처럼 스위치(140)을 클로즈시키고, 선택적으로, 스위치(170)을 오픈시켜서 용량성 부하(120)를 예비 캐패시터(130)로 방전가능케 하여 VRES_OUT과 VOUT을 대체로 V1의 전압 레벨에 이르게 한다.
시간 t4에서, 스위치(140)는 도 3A에 도시된 것처럼 오픈된다. VIN은 V1의 전압 레벨에서 지속하여 VOUT을 대체로 V1의 전압 레벨로 유지시킨다. VRES_IN은 대체로 V2+a의 전압 레벨에서 유지되어 다음 전이 사이클에 대비하여 예비 캐패시터(130)를 충전한다.
전이 사이클중에 요구되는 전하는 전이 사이클들간의 시간 주기중에 예비 캐패시터(130)에 축적되며 전이 사이클중에 용량성 부하(120)로 빠르게 전달되기 때 문에, 2개 이상의 공지되 또는 소정의 이산, 전압 레벨간의 전이는 용량성 부하를 구동시키기 위한 종래의 구동기들에 비하여 신속함이 이해될 것이다. 또한, 요구되는 전하는 전이 사이클간의 시간 주기중에 예비 캐패시터(130)에 축적되기 때문에, 그리고 부하 버퍼(105)는 적은 전력을 사용하여 용량성 부하(120)를 전이 사이클간에 소정의 전압 레벨에서 유지시키기 때문에, 부하 버퍼와 예비 버퍼(135)에 제공하는 전원부(도시되지 않음)로부터의 전류는 종래 구동기의 전이 사이클중에 발생할 수 있는 전류에서의 어떠한 뚜렷한 증가 또는 감소없이 평탄한 방식으로 소모된다. 따라서, 전류가 평탄한 방식으로 소모되기 때문에, 구동기(100) 또는 용량성 부하(120)의 성능에 불리하게 영향을 끼칠 수 있는 전원부에서의 잡음이 감소되어, 그것에 의해 전원부와 필터링 요건을 감소시킨다. 더욱이, 구동기(100)의 효율성이 증가되는데 왜냐하면 전원이 종래의 구동기에서 처럼 전이중에 요구되는 더 높은 피크값보다 더 낮은, 정상 상태 전력 요구를 충족시키기 때문이다. 게다가, 응답 시간은 예비 캐패시터(130)에 의해 우선적으로 결정되므로, 구동기(100)의 효율성이 더 향상되고 전력을 절약하기 위해서 소형 고정 바이어스 전류를 지닌 간단한 설계를 구비하는 버퍼(105, 135)를 제공함으로써 비용이 감소된다.
본 발명의 구동기(100)는 데이터를 저장하기 위한 수많은 저장 엘리먼트 또는 셀을 구비하는 전기적으로 이레이저블 프로그래머블 리드-온리 메모리(EEPROM) 또는 플래시 메모리와 같은 비-휘발성 메모리 시스템에 특히 유용한다. 저장 엘리먼트의 예는 메모리 시스템으로 도 4에 도시되어 있다. 명확하게 하기 위해서, 널리 공지되고 본 발명에 관련이 없는 저장 엘리먼트의 수많은 상세한 사항들은 생략 되었다. 저장 엘리먼트들은, 예를 들면, 미국 특허 제5,862,080호에 더 상세히 기술되어 있으며, 이는 참조로 본문에 채용된다. 도 4를 참조하면, 메모리 시스템은 통상 제어 게이트 또는 게이트(185) 및 절연 또는 플로팅 게이트(190)를 각각 구비하는 1개 이상의 전계 효과 트랜지스터(FET(180))를 각각 구비하는 수많은 저장 엘리먼트를 포함하며, 이는 FET의 소스(195)와 드레인(200)으로부터 전기적으로 절연된다. 게이트(185)는 FET(180)를 제어하기 위해서 플로팅 게이트(190)와 용량성으로 커플링되기 때문에 용량성 부하로서 구동기(100)에 나타난다. 비-휘발성 메모리 시스템에서 수많은 저장 엘리먼트들은 통상 동시에 프로그래밍되기 때문에, 그리고 저장 엘리먼트(175)에서 수많은 게이트(185)들은 저장 엘리먼트를 프로그램하도록 프로그래밍 전압과 검증 전압간에 동시에 스위칭되어야 하기 때문에, 게이트들은 단일, 대형 용량성 부하로서 구동기(100)에 나타난다. 더욱이, 만족스러운 기록 성능을 달성하기 위해서, 프로그래밍 전압으로부터 검증 전압으로의 전이, 응답 시간은 매우 신속해야 한다. 더욱이, 대체로 그러한 경우라면, 구동기(100)에 대한 전력 또는 바이어스 전류는 온-칩 고전압 펌프(도시되지 않음)로부터 제공되며, 구동기에 의해 사용되는 전력은 온-칩 고전압 펌프를 혹사시키는 것을 회피하고 에너지를 보존하도록 제한 또는 보존되어야 한다.
2개의 공지된 이산 전압 레벨간에 용량성 부하(120)를 구동시키도록 구동기(100)를 작동시키기 위한 방법 또는 프로세스는 도 5와 관련하여 기술될 것이다. 도 5는 본 발명의 실시예에 따라 용량성 부하를 구동시키기 위한 프로세스를 나타내는 흐름도이다. 도 5를 참조하면, 상기 프로세스는 일반적으로 예비 버퍼(135)를 사용하여 예비 캐패시터(130)를 V1-a 또는 V2+a로 충전시키는 초기 단계를 수반한다(단계 205). 컨트롤러(145)는 부하 버퍼의 입력부(110)에 인가되는 VIN을 변화시킨다(단계 210). 부하 버퍼(105)는 용량성 부하(120)에 인가되는 VOUT을 VIN의 변화에 응답하여 V1과 V2간에 구동하도록 작동된다(단계 215). 동시에, 또는 즉시 그후에, 컨트롤러(145)는 스위치(140)를 클로즈하여 예비 캐패시터(130)를 용량성부하(120)로 커플링시키고, VOUT이 V1 또는 V2에 도달할 때 까지 예비 캐패시터를 용량성 부하로 또는 역으로 방전시킨다(단계 220). 선택적으로, 상기 방법은 용량성 부하(120)를 부하 버퍼(105)의 출력부(115)로부터 전기적으로 절연시키도록 스위치(170)를 오픈시키는 단계를 더 포함한다(단계 225).
대형 용량성 부하에 인가되는 VOUT을 신속히 스위칭시키기 위해 구동기가 수많은 예비 버퍼와 수많은 예비 캐패시터를 구비하는 본 발명에 따른 다른 실시예는 도 6과 도 7A 내지 도 7F에 관련하여 기술된다. 도 6은 예비 회로가 제 2 스위치(245)에 의해 용량성 부하(120)로부터 절연되는 제 2 예비 버퍼(235)와 제 2 예비 캐패시터(CRES_B; 240)를 더 포함하는 구동기의 블럭도를 나타낸다. 제 1 예비 버퍼(135)는 제 1 입력 전압(VRES_IN_A)을 수신하고, 제 2 출력 전압(VRES_OUT_A)을 제 1 예비 캐패시터(CRES_A; 130)로 커플링시키도록 적용된다. 제 2 예비 버퍼(235)는 제 2 입력 전압(VRES_IN_B)을 수신하고, 제 2 출력 전압(VRES_OUT_A)를 CRES_B로 커플링시키도 록 적용된다. 스위치(140과 245)는 VOUT이 V1과 V2사이에서 구동될 때 C RES_A와 CRES_B를 용량성 부하에 교번적으로 커플링시키도록 컨트롤러(145)에 의해 작동된다. 이러한 실시예는 도 1의 실시예보다 균등히 적은 전력을 소모하는 이점을 갖는다. 도 6의 실시예는 도 1의 실시예보다 적은 전력을 소모하는데 왜냐하면 2개의 독립된 예비 캐패시터들을 사용하는 것이 도 1에서 처럼 V2와 V1간에 예비 캐패시터상의 전하를 교번시킬 필요성을 회피시키기 때문이다.
다른 실시예에서(도시되지 않음), 스위치(140과 245)는 용량성 부하(120)에 커플링되는 공통 터미널을 갖는 단일 폴, 이중 스로우 스위치로 대체되며 용량성 부하를 CRES_A(130) 또는 CRES_B(240)에 커플링시킬 수 있다.
도 7A 내지 7F는 다양한 입력 전압 대 부하 버퍼(105), 제 1 예비 버퍼(135), 제 2 예비 버퍼(235), 결과적인 출력 전압 또는 파형 및 스위치 위치(140과 245)를 나타낸다. 비록, 도 6은 예비 회로(125)로부터 부하 버퍼(105)를 전기적으로 절연시키기 위한 선택 스위치(170)를 포함하는 것으로서 도시되어 있지만, 스위치(170)의 위치 그래프는 제공되어 있지 않다. 스위치(140과 245)에 관하여 이러한 선택 스위치(170)에 대한 위치는 도 3B에 대해 상기된 것과 유사하다. 그러므로, 스위치(170)는 일반적으로 스위치(140) 또는 스위치(245)가 클로즈일 때 오픈되며, 스위치(140과 245) 모두가 오픈될 때 클로즈된다.
도 7A를 참조하면, 시간 t0에서, VIN은 대체로 제 1 전압 레벨(V1)의 부하 버 퍼(105)가 단위 이득을 가지며 스위치(140)가 오픈되기 때문에(도 7D), VOUT은 도 7B에 도시된 것처럼 대체로 V1의 전압 레벨에 있다. 대체로 일정한 전압 레벨(도시되지 않은)은, 제 2 전압 레벨(V2)과 일정량(a)의 합과 같으며, 도 7C의 V2+a에 대체로 같은 전압 레벨(VRES_OUT_A)로 제 1 예비 캐패시터(130)를 충전시키도록 제 1 예비 버퍼(135)에 인가된다.
시간 t1에서, 전이 또는 전이 사이클은 VIN이 V1에서 V2로 상승할 때 발생한다. 스위치(140)는 도 7D에 지시된 것처럼 클로즈되어, 제 1 예비 캐패시터(130)가 도 7C에서 VRES_OUT_A의 강하로 도시된 것처럼 용량성 부하(120)로 방전하도록 하여, 용량성 부하에 인가되는 전압(VOUT)을 도 7B에 도시된 것처럼 V2로 빠른게 상승시킨다. 잠시후, 시간 t2에서, 스위치(140)는 도 7D에 도시된 것처럼 오픈되고, t2에서 t5까지, VRES_OUT_A는 V1에서 V2로 VIN의 다른 전이에 대비하여 대체로 V2+a의 전압 레벨로 제 1 예비 캐패시터(130)를 충전시켜 상승시킨다.
동시에 상기된 것처럼, 대체로 일정한 전압 레벨(도시되지 않음)은, 제 2 전압 레벨(V1)에서 일정량(a)을 뺀 것과 같으며, 제 2 예비 버퍼(235)로 인가되어서 제 2 예비 캐패시터(240)를 도 7E의 V1-a에 대체로 같은 전압 레벨(VRES_OUT_B)로 충전시킨다. t2에서 t3까지에서, VRES_OUT_B는 V2에서 V1으로 VIN의 전이에 대비하여 제 2 예 비 캐패시터(240)를 대체로 V1-a의 전압 레벨로 충전시켜 계속하여 상승한다. 시간 t3에서, 스위치(245)는 도 7F에 지시된 것처럼 클로즈되어, 제 2 예비 캐패시터(240)를 도 7E에서 VRES_OUT_B의 상승으로 도시된 것처럼 용량성 부하(120)를 충전시키도록 허용하여, 용량성 부하(120)에 인가되는 전압(VOUT)을 도 7B에 도시된 것처럼 V1으로 빠르게 낮춘다. 잠시후, 시간 t4에서, 스위치(245)는 도 7F에 도시된 것처럼 오픈되고, VRES_OUT_B는 V2에서 V1으로 VIN의 다음 전이에 대비하여 제 2 예비 캐패시터(240)를 대체로 V1-a의 전압 레벨로 충전시킨다.
t5에서 t6까지에서, 스위치(140)는 다시 클로즈되고 상기 일련의 사건은 VOUT을 V1에서 V2로 빠르게 구동시키도록 반복된다.
온-칩 고전압 펌프와 수많은 저장 엘리먼트(175)를 구비하는 비-휘발성 메모리 시스템에 대해, 수많은 FETs(180)를 지닌 각각은 약 7볼트와 약 700마이크로암페어(μA)에서 구동될 때 약 1나노패러드(nf)의 용량성 부하를 제공하기에 충분함이 밝혀졌으며, 본 발명에 따른 구동기는 종래 구동기에 비하여 응답 시간에서 약 90퍼센트를 개선 또한 감소시키는, 약 200나노초(nS)의 응답 시간을 제공하며, 이는 통상 그러한 용량성 부하를 구동시키기 위해 적어도 2마이크로초(μS)의 응답 시간을 갖는다. 게다가, 구동기(100)는 전력 소모에서 증가없이 성능에 있어서 대체로 이러한 증가를 달성한다. 일정한 환경에서, 버퍼(105, 135)의 설계가 간략화 될 수 있으며 바이어스 전류가 감소될 수 있기 때문에 전력 소모는 종래 구동기에 비하여 약 30 내지 70퍼센트 감소될 수 있다.
본 발명의 일부 실시예의 무수한 특징 및 이점들은 발명의 다양한 실시예의 구조 및 기능의 상세한 설명 설명과 함께 상기 설명에서 진술되었지만, 이러한 명세서는 예시적일 뿐이며, 변화는 상세한 설명, 특히 본 발명의 원리내에서 일부분의 구조 및 배열에 관해서 이루어질 수 있다. 예를 들면, 다른 실시예들은 전이(저에서 고 또는 고에서 저)들중 하나에서 공유하는 전하는 사용한다. 이는 한가지 유형의 전이만이 신속히 일어나도록 요구된다면, 또는 용량성 부하를 구동시키는 버퍼가 한가지 유형의 전이를 다른 것보다 더 빠르게 할 수 있다면, 즉, 부하 버퍼가 부하를 저전압에서 고전압으로 자체적으로 신속히 스위칭시킬 수 있다면 바람직하며, 그후 상기된 방법은 고저전이에 대해서만 사용된다. 여전히 다른 실시예들은 VIN이 2개 이상의 전압 레벨간에 변화하도록 요구될 때 적용을 위해 2개 이상의 예비 캐패시터 및/또는 예비 버퍼를 사용한다. 그러므로, 첨부된 청구항들의 범위는 본문에 기술된 바람직한 실시예로 제한되지 않으며, 청구항들이 표현되는 용어의 폭넓은 일반적인 의미에 의해 지시된 최대 범위로 제한된다.

Claims (20)

  1. 용량성 부하를 구동시키기 위한 구동기에 있어서,
    (A) 입력전압(VIN)을 받는 입력부 및 출력전압(VOUT)을 용량성 부하로 연결하는 출력부를 구비하며, VIN의 변화에 응답하여 제1 전압레벨(V1)과 상기 제1 전압레벨보다 높은 제2 전압레벨(V2) 간에 VOUT을 구동시키도록 구성된 부하 버퍼; 및
    (B) 하기 구성요소를 포함하며, V1과 V2 간에 VOUT의 전이 시간을 감소시키도록 구성된 예비 회로:
    - 예비 캐패시터;
    - 입력전압(VRES_IN)을 받는 입력부 및 상기 예비 캐패시터를 충전하기 위해 출력전압(VRES_OUT)을 상기 예비 캐패시터에 연결하는 출력부를 구비한 예비 버퍼;
    - 상기 예비 캐패시터를 용량성 부하에 연결할 수 있는 제1 스위치; 및
    - 상기 제1 스위치를 열고 닫을 수 있으며, VOUT이 V1과 V2 간에 구동될 때 상기 예비 캐패시터를 상기 용량성 부하에 연결하기 위해 상기 제1 스위치를 작동시키도록 구성된 컨트롤러;
    를 포함하는 구동기.
  2. 제 1 항에 있어서, 상기 컨트롤러는 VIN에서 변화 a를 검출하도록 상기 부하 버퍼의 입력부에 연결되는 특징으로 하는 구동기.
  3. 제 1 항에 있어서, 상기 예비 버퍼는 단위값에 같은 이득을 제공하도록 네거티브 피드백을 포함하는 것을 특징으로 하는 구동기.
  4. 제 3 항에 있어서, 상기 예비 버퍼는 VRES_IN이 V1일 때, VRES_OUT이 정상 상태값의 V1-a을 가지며, VRES_IN이 V2일 때, VRES_OUT이 정상 상태값의 V2+a을 갖도록 구성되며, 여기서 a는 (V2-V1)CLOAD/CRES이며, CLOAD는 용량성 부하의 전기 용량이며 CRES는 예비 캐패시터의 전기 용량인 것을 특징으로 하는 구동기.
  5. 제 1 항에 있어서, 상기 용량성 부하를 상기 부하 버퍼의 출력부로부터 전기적으로 분리시킬 수 있는 제2 스위치를 더 포함하는 것을 특징으로 하는 구동기.
  6. 제 5 항에 있어서, 상기 제2 스위치는 상기 컨트롤러에 의해 작동되고, 상기 컨트롤러는 VOUT이 V1과 V2간에 구동될 때 상기 제2 스위치를 열도록 구성된 것을 특징으로 하는 구동기.
  7. 제 6 항에 있어서, 상기 제2 스위치는 상기 제1 스위치가 닫힐 때 열리고 상기 제1 스위치가 열릴 때 닫히도록 상기 컨트롤러에 의해 작동되는 것을 특징으로 하는 구동기.
  8. 제1항에 따른 구동기를 구비한 비휘발성 메모리 시스템으로서, 상기 시스템은 상기 구동기에 연결된 게이트를 지닌 복수의 전계 효과 트랜지스터(FET)를 구비한 복수의 저장소자를 더 포함하고, 상기 구동기는 프로그래밍 전압과 검증 전압 간에 게이트를 주기적으로 구동시키도록 구성된 것을 특징으로 하는 비휘발성 메모리 시스템.
  9. 용량성 부하를 구동시키기 위한 구동기를 작동시키는 방법으로서, 상기 구동기는 용량성 부하에 연결된 출력부와 입력부를 지닌 부하 버퍼, 예비 캐패시터를 지닌 예비 회로 및 상기 예비 캐패시터를 상기 용량성 부하에 연결할 수 있는 제1 스위치를 구비하고, 상기 방법은,
    상기 부하 버퍼의 입력부에 인가되는 입력전압(VIN)을 변화시키는 단계;
    VIN의 변화에 응답하여 제1 전압레벨(V1)과 제2 전압레벨(V2) 간에 상기 용량성 부하에 인가되는 출력전압(VOUT)을 구동시키도록 상기 부하 버퍼를 작동시키는 단계; 및
    상기 예비 캐패시터를 상기 용량성 부하에 연결하기 위해 상기 제1 스위치를 닫는 단계;
    를 포함하여, V1과 V2 간에 VOUT의 전이 시간이 감소되는 것을 특징으로 하는 구동기 작동 방법.
  10. 제 9 항에 있어서, 상기 제1 스위치를 닫는 단계는 VOUT이 V1 또는 V2에 도달할 때까지 상기 제1 스위치를 닫는 단계를 포함하는 구동기 작동 방법.
  11. 제 10 항에 있어서, 상기 제1 스위치를 닫는 단계는 VOUT이 V1 또는 V2의 ±5% 내에 있을 때까지 상기 제1 스위치를 닫는 단계를 포함하는 구동기 작동 방법.
  12. 제 9 항에 있어서, 상기 예비 회로는 상기 캐패시터에 연결된 예비 버퍼를 더 포함하고, 상기 방법은 상기 캐패시터를 상기 예비 버퍼의 전압레벨(VRES_OUT)로 충전하는 초기 단계를 더 포함하는 구동기 작동 방법.
  13. 제 12 항에 있어서, 상기 용량성 부하에 인가되는 전압을 V1에서 V2로 상승시키도록 상기 예비 캐패시터를 상기 용량성 부하로 방전시키는 단계를 더 포함하는 구동기 작동 방법.
  14. 제 9 항에 있어서, 상기 용량성 부하에 인가되는 전압을 V2에서 V1으로 하강시키도록 상기 용량성 부하를 상기 예비 캐패시터로 방전시키는 단계를 더 포함하는 구동기 작동 방법.
  15. 제 9 항에 있어서, 상기 구동기는 상기 예비 버퍼의 출력부로부터 상기 용량성 부하를 전기적으로 분리할 수 있는 제2 스위치를 더 포함하고, 상기 방법은 상기 부하 버퍼의 출력부로부터 상기 용량성 부하를 전기적으로 분리시키도록 상기 제2 스위치를 여는 단계를 더 포함하는 구동기 작동 방법.
  16. 정보를 저장하기 위한 비휘발성 메모리 시스템에 있어서,
    (A) 전계 효과 트랜지스터(FET)의 소스 및 드레인으로부터 전기적으로 분리된 게이트를 지닌 복수의 FET를 구비한 복수의 저장 엘리먼트; 및
    (B) 검증 전압(V1)과 프로그래밍 전압(V2) 간에 복수의 FET의 게이트를 순차적으로 구동시키도록 게이트에 연결되며, 하기 구성요소를 포함하는 구동기:
    - 입력전압(VIN)을 받는 입력부 및 출력전압(VOUT)을 게이트로 연결하는 출력부를 구비하며, VIN의 변화에 응답하여 V1과 V2 간에 VOUT을 구동시키도록 구성된 부하 버퍼; 및
    - V1과 V2 간에 VOUT의 전이 시간을 감소시키도록 구성된 예비 회로;
    를 포함하고, 상기 예비 회로는,
    예비 캐패시터;
    입력전압(VRES_IN)을 받는 입력부 및 상기 예비 캐패시터를 충전하기 위해 출력전압(VRES_OUT)을 상기 예비 캐패시터에 연결하는 출력부를 구비한 예비 버퍼;
    상기 예비 캐패시터를 상기 게이트에 연결할 수 있는 제 1 스위치; 및
    상기 제1 스위치를 열고 닫을 수 있으며, VOUT이 V1과 V2 간에 구동될 때 상기 예비 캐패시터를 상기 게이트에 연결하기 위해 상기 제1 스위치를 작동시키도록 구성된 컨트롤러;
    를 포함하는 비휘발성 메모리 시스템.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 용량성 부하를 구동시키기 위한 구동기에 있어서,
    (A) 입력전압(VIN)을 받는 입력부 및 출력전압(VOUT)을 용량성 부하로 연결하는 출력부를 구비하며, VIN의 변화에 응답하여 제1 전압레벨(V1)과 상기 제1 전압레벨보다 높은 제2 전압레벨(V2) 간에 VOUT을 구동시키도록 구성된 부하 버퍼; 및
    (B) 하기 구성요소를 포함하며, V1과 V2 간에 VOUT의 전이 시간을 감소시키도록 구성된 예비 회로:
    - 제1 예비 캐패시터(CRES_A);
    - 제1 입력전압(VRES_IN_A)을 받는 입력부 및 CRES_A를 충전하기 위해 제1 출력전압(VRES_OUT_A)을 CRES_A로 연결하는 출력부를 구비한 제1 예비 버퍼;
    - 제2 예비 캐패시터(CRES_B);
    - 제2 입력전압(VRES_IN_B)을 받는 입력부 및 CRES_B를 충전하기 위해 제2 출력전압(VRES_OUT_B)을 CRES_B로 연결하는 출력부를 구비한 제2 예비 버퍼;
    - CRES_A와 CRES_B를 상기 용량성 부하로 교번적으로 연결할 수 있는 스위치; 및
    - 상기 스위치를 작동시킬 수 있으며, VOUT이 V1과 V2 간에 구동될 때 CRES_A와 CRES_B를 상기 용량성 부하로 교번적으로 연결하기 위해 상기 스위치를 작동시키도록 구성된 컨트롤러;
    를 포함하는 구동기.
KR1020027016454A 2001-04-02 2002-03-29 대형 용량성 부하에 대한 아날로그 전압의 신속한스위칭을 달성하기 위한 시스템 및 방법 KR100904753B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/825,615 US6486715B2 (en) 2001-04-02 2001-04-02 System and method for achieving fast switching of analog voltages on large capacitive load
US09/825,615 2001-04-02
PCT/US2002/010007 WO2002080178A2 (en) 2001-04-02 2002-03-29 System and method for achieving fast switching of analog voltages on a large capacitive load

Publications (2)

Publication Number Publication Date
KR20030014258A KR20030014258A (ko) 2003-02-15
KR100904753B1 true KR100904753B1 (ko) 2009-06-29

Family

ID=25244480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016454A KR100904753B1 (ko) 2001-04-02 2002-03-29 대형 용량성 부하에 대한 아날로그 전압의 신속한스위칭을 달성하기 위한 시스템 및 방법

Country Status (10)

Country Link
US (1) US6486715B2 (ko)
EP (1) EP1374243B1 (ko)
JP (1) JP4225789B2 (ko)
KR (1) KR100904753B1 (ko)
CN (1) CN100399471C (ko)
AT (1) ATE386325T1 (ko)
AU (1) AU2002248733A1 (ko)
DE (1) DE60224991T2 (ko)
TW (1) TW583682B (ko)
WO (1) WO2002080178A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009039B2 (en) 2021-08-06 2024-06-11 Korea University Research And Business Foundation Error compensation circuit for analog capacitor memory circuits

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521284B2 (en) 2003-12-12 2013-08-27 Cardiac Pacemakers, Inc. Cardiac response classification using multisite sensing and pacing
US7508228B2 (en) * 2004-12-21 2009-03-24 Teradyne, Inc. Method and system for monitoring test signals for semiconductor devices
US8199600B2 (en) 2005-09-28 2012-06-12 Hynix Semiconductor Inc. Voltage generator for peripheral circuit
US20070081366A1 (en) * 2005-10-11 2007-04-12 Ernst Stahl Capacitive coupling assisted voltage switching
US7242331B1 (en) * 2006-03-29 2007-07-10 Realtek Semiconductor Corp. Error averaging comparator based switch capacitor circuit and method thereof
US20080233404A1 (en) * 2007-03-22 2008-09-25 3M Innovative Properties Company Microreplication tools and patterns using laser induced thermal embossing
TWI367473B (en) 2007-07-11 2012-07-01 Novatek Microelectronics Corp Source driver with charge sharing
US8957662B2 (en) * 2009-11-25 2015-02-17 Lutron Electronics Co., Inc. Load control device for high-efficiency loads
WO2024016146A1 (en) * 2022-07-19 2024-01-25 Huawei Technologies Co., Ltd. Driving circuit and method for driving capacitive load, and speaker device and electronic device including driving circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726936A (en) 1994-08-26 1998-03-10 Sgs-Thomson Microelectronics Limited Controlling capacitive load
US6043570A (en) 1998-02-17 2000-03-28 Matsushita Electronics Corporation Driving circuit for capacitive load
US6140847A (en) 1996-08-08 2000-10-31 Commissariat A L'energie Atomique Circuit for generating pulses of high voltage current delivered into a load circuit and implementing method
US20010004581A1 (en) * 1999-12-20 2001-06-21 Rolf Gerl Dressing, honing and grinding tool

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895238A (en) 1974-02-25 1975-07-15 Bell Telephone Labor Inc Driver circuit for high speed gating of a field effect transistor
US4684824A (en) 1985-04-02 1987-08-04 Eastman Kodak Company Capacitive load driver circuit
JP2805973B2 (ja) * 1990-05-11 1998-09-30 日本電気株式会社 ブートストラップ回路
EP0887933A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Turn off circuit for an LDMOS in presence of a reverse current
JP3598008B2 (ja) * 1998-12-25 2004-12-08 富士通株式会社 半導体装置
US6300810B1 (en) * 1999-02-05 2001-10-09 United Microelectronics, Corp. Voltage down converter with switched hysteresis
GB9903253D0 (en) * 1999-02-12 1999-04-07 Sgs Thomson Microelectronics Logic circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726936A (en) 1994-08-26 1998-03-10 Sgs-Thomson Microelectronics Limited Controlling capacitive load
US6140847A (en) 1996-08-08 2000-10-31 Commissariat A L'energie Atomique Circuit for generating pulses of high voltage current delivered into a load circuit and implementing method
US6043570A (en) 1998-02-17 2000-03-28 Matsushita Electronics Corporation Driving circuit for capacitive load
US20010004581A1 (en) * 1999-12-20 2001-06-21 Rolf Gerl Dressing, honing and grinding tool

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009039B2 (en) 2021-08-06 2024-06-11 Korea University Research And Business Foundation Error compensation circuit for analog capacitor memory circuits

Also Published As

Publication number Publication date
CN100399471C (zh) 2008-07-02
US20020140490A1 (en) 2002-10-03
US6486715B2 (en) 2002-11-26
JP2004519812A (ja) 2004-07-02
EP1374243B1 (en) 2008-02-13
EP1374243A2 (en) 2004-01-02
WO2002080178A3 (en) 2003-01-09
TW583682B (en) 2004-04-11
AU2002248733A1 (en) 2002-10-15
CN1460267A (zh) 2003-12-03
WO2002080178A2 (en) 2002-10-10
DE60224991T2 (de) 2009-02-12
JP4225789B2 (ja) 2009-02-18
DE60224991D1 (de) 2008-03-27
ATE386325T1 (de) 2008-03-15
KR20030014258A (ko) 2003-02-15

Similar Documents

Publication Publication Date Title
KR100438371B1 (ko) 집적 회로에서 사용되는 커패시터의 스트레스를감소시키기 위한 장치 및 방법
US20040251956A1 (en) High voltage ripple reduction and substrate protection
US8040174B2 (en) Charge coupled pump-efficient charge pump regulator with MOS capacitor
US6944077B2 (en) Reading circuit and semiconductor memory device including the same
US8629575B2 (en) Integrated circuit and method for charge reversal of a circuit part of the integrated circuit
JP3256732B2 (ja) プログラム可能なメモリのためのプログラミング電圧調整回路
JP2003153525A (ja) 電荷ポンプ回路及び電圧信号発生方法
KR20010029599A (ko) 차지펌프 회로
JPH10507296A (ja) 高速、低電圧不揮発性メモリ
KR100904753B1 (ko) 대형 용량성 부하에 대한 아날로그 전압의 신속한스위칭을 달성하기 위한 시스템 및 방법
US6781890B2 (en) Nonvolatile memory and processing system
US7282956B2 (en) High voltage switching circuit of nonvolatile memory device
JPWO2007013132A1 (ja) 半導体装置およびその制御方法
US4580067A (en) MOS dynamic load circuit for switching high voltages and adapted for use with high threshold transistors
US7619924B2 (en) Device and method for reading out memory information
US20030012073A1 (en) Nonvolatile semiconductor storage device
KR100824762B1 (ko) 용량성 커플링 어시스트 전압 스위칭
JPH11154396A (ja) 内部Ｖｐｐ発生回路
US8565000B2 (en) Variable impedance circuit controlled by a ferroelectric capacitor
JP4895867B2 (ja) 内部電圧発生回路
CN112786083A (zh) 涉及与外部泵电容器和其它电路系统耦合的电荷泵的系统和方法
US7428176B2 (en) Charge pump for programmable semiconductor memory
US20030076081A1 (en) Current generating device and voltage generating device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130604

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 11