TW583682B - System and method for achieving fast switching of analog voltages on a large capacitive load - Google Patents

System and method for achieving fast switching of analog voltages on a large capacitive load Download PDF

Info

Publication number
TW583682B
TW583682B TW091106523A TW91106523A TW583682B TW 583682 B TW583682 B TW 583682B TW 091106523 A TW091106523 A TW 091106523A TW 91106523 A TW91106523 A TW 91106523A TW 583682 B TW583682 B TW 583682B
Authority
TW
Taiwan
Prior art keywords
switch
buffer
storage
capacitive load
voltage
Prior art date
Application number
TW091106523A
Other languages
English (en)
Inventor
Geoffrey S Gongwer
Shahzad B Khalid
Original Assignee
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sandisk Corp filed Critical Sandisk Corp
Application granted granted Critical
Publication of TW583682B publication Critical patent/TW583682B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)

Description

583682 A7 B7 五、發明説明(1 ) 領域 (請先閲讀背面之注意事項再填寫本頁) 本發明一般係有關於供大電容性負載用之驅動電路, 且更尤其是有關於一用以達成快速切換大電容性負載上之 類比電壓的系統及方法。 背景 一習知驅動電路或用以驅動大電容性負載之驅動器一 向包含一訊號輸入,一訊號輸出及一放大器或一類比電壓 緩衝器,在兩或更多電壓之間驅動負載。一緩衝器之兩重 要特性爲電力消耗及回應時間,回應時間爲在指定操作條 件下,於施加一指定輸入下,使緩衝器達一指定輸出所需 之時間。一般而言,這兩特性無法同時達最佳化。這是因 爲增進回應時間意即增加單一增益頻率及轉率,一放大器在 輸出中快速反應輸入改變之能力,兩者需要增加緩衝器之 偏壓電流。因此,降低回應時間需增加電力消耗且降低電 力消耗造成回應時間之增加。 經濟部智慧財產局員工消費合作社印製 習知技術對緩衝器之設計爲只當需要時可動態地增加 偏壓電流,增進轉率,因此,增進回應時間,而限制電力 消耗之增加。然而,這種緩衝器之設計是複雜的並展現如 不穩定性之數種非預期特徵。在當需快速充電之電壓變遷 期間,這些動態緩衝器在供應線亦產生明顯雜訊,因此, 需要額外複雑且常常是成本高之濾波器。 習知驅動器電路之以上缺點尤其是驅動電路之問題, 驅動電路例如係用來驅動諸如爲儲存元件或非揮發性記憶 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4- 583682 A7 _B7 五、發明説明(2) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 體系統中之記憶元,諸如爲可電氣抹除式可改寫唯讀記憶 體或快閃式記憶體之半導體裝置中所使用之F E T (場效 電晶體)的浮接閘極。一 F E T中之浮接閘極非直接連接 至剩下二裝置且因此對於驅動電路而言,顯然純爲一電容 性負載。因在非揮發性記憶體系統中之大量儲存元件須同 時在一可程式化電壓及一驗證電壓之間切換,故這電容性 負載十分大;依記憶體大小而定,該儲存元件數量一向爲 一萬六仟個至一千萬個。一可程式化電壓爲儲存儲存元件 中資料作爲浮接閘極上一電荷所施加之電壓。使用一驗證 電壓加以決定儲存元件是否已儲存適當電荷量及因此,資 訊。可程式化電壓與驗證電壓及反之之間的變遷必須快而 達成令人滿意之寫入效能。然而,這種驅動器電路常使用 在可用電力有限之可攜式,電池運作式裝置中且因此必須 能省電。而且,驅動器電路之電力經常係由一單晶片之高 壓泵所供應。由於電力之產生與消耗產生爲了使晶片上之 裝置能適當地作用而必須散發的熱量’省電是再次必要的 。因此,通常不想要增加偏壓電流來增進緩衝器中之回應 時間。 發明槪述 因此,要驅動一設有增進回應時間’在兩或更多電壓 之間驅動負載而不致增加驅動電路中一緩衝器電力消耗的 電容性負載需要一驅動電路。 在一*觀點中,本發明提供一用以驅動電谷性負載之驅 条紙張尺度適用中國國家標準(CNS ) A4規格(2丨〇〆297公t ) 583682 A7 ____B7__ 五、發明説明(3) 動器,該驅動器之負載緩衝器具一用以接收輸入電壓( (請先閲讀背面之注意事項再填寫本頁) 之輸入及一用以將輸出電壓(Vut)耦合至電容 性負載之輸出。負載緩衝器被建置成回應V ! N之改變,力口 以驅動一第一電壓位準(Vi)與一第二較高電壓位準( V 2 )間之V。υ τ。該驅動器更包含一被建置成降低使 V 0 U T在V i與V 2間變遷之時間的貯存電路。貯存電路具 一貯存電容或電容,一貯存緩衝器,一用以將貯存電容耦 合至電容性負載之開關以及一用以啓閉開關之控制器。貯 存緩衝器具一用以接收一輸入電壓(VRES_1N)之輸入, 及一用以將一輸出電壓(V R e s _。υ T )耦合至貯存電容, 使電容充電之輸出。將控制器建置成當正在Vi與ν2之間 驅動V。U Τ時,可操作開關將貯存電容耦合至電容性負載 。通常,將控制器耦合至負載緩衝器之輸入並當需要V ! Ν 變動時將控制器建置成可操作開關。 經濟部智慧財產局員工消費合作社印製 在一實施例中,貯存緩衝器包含一負迴援迴路,加以 提供實質上等於一之增益。將保存緩衝器建置成當V 等 於V i時V R E S _ i Ν具一穩定狀態値V 2 + a ,且當V i Ν等 於V2時,Vres_in具一穩定狀態値Vi — a,其中,a等 於(V2 — Vi) Cload/Cres ’ 且其中’ Cload 爲電 容性負載之谷抗且C RES爲貞了存電谷之谷抗。 在另一實施例中,驅動器包含一第二開關,以電氣方 式將電容性負載從負載緩衝器之輸出加以隔離。當正在V i 與V 2之間驅動V。υ T時,第二開關係由控制器操作加以開 啓的。當閉合第一開關時,預期以控制器操作第二開關力口 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 583682 A7 B7 五、發明説明(4) 以同時開啓且當閉合第一開關且當開啓第一開關而同時閉 合時以控制器操作第二開關。 (請先閱讀背面之注意事項再填寫本頁) 還在另一實施例中,保存電路包含第一與第二保存電 容C R E S 與C R E S ,及其輸入係配合分別接收第一與第 二輸入電壓Vres_1N_a與Vres_1N_b ’且其輸出係配合 分別耦合第一與第二輸出電壓,V R E s _。υ T _A與
Vres_OUT_B,對加以充電之第一與 第二保存緩衝器。當正在V 1與V 2之間驅動V。u T時,可 交錯耦合C R E s _A與C R E S -B至電容性負載之一單極雙轉動 開關係由一控制器加以操作,將C R E S _A與C R E S _B交錯地 耦合至電容性負載。 經濟部智慧財產局員工消費合作社印製 本發明之驅動器在如快閃記憶體之非揮發性記憶體中 尤其有用。其中,該快閃記憶體具許多儲存元件或具有許 多場效電晶體(F E T )之記憶元及驅動器,各F E T具 一耦合至驅動器之閘極,且該驅動器被建置成週期性地在 一可程式化電壓及一驗證電壓之間驅動閘極。通常,非揮 發性記憶體系統更包含一高電壓泵加以供應電壓至負載緩 衝器與貯存緩衝器。在一種本實施例中,儲存元件,驅動 器及高電壓泵係在一單半導體基底上加以製造的。 在另一觀點中,提供一種方法加以操作本發明之驅動 器。在這方法中,當VinMVx改變至v2或從V2改變至 V :時,即回應V ^ N之改變加以操作負載緩衝器,從V i驅 動VquT至V2或從V2至Vl。同時,或之後不久,閉合 開關將貯存電容耦合至電容性負載,因此降低電容性負載 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 583682 A7 B7__ 五、發明説明(5) 在V i與V 2之間變遷所需之時間。通常,閉合開關之步驟 涉及只簡短閉合開關,直到V。u T已達到V i或V 2。 (請先閱讀背面之注意事項再填寫本頁) 如上述,在一實施例中,貯存電路更包含一耦合至貯 存電容之貯存緩衝器,且該方法更包含使用貯存緩衝器使 貯存電容充電至一電壓位準(V R e s _ ο υ τ ),並使貯存電 容放電至電容性負載內,將施加至電容性負載之電壓由ν 1 提昇至V 2之步驟。依序當將施加至電容性負載之電壓從 V 2降低至V i時,即再次閉合開關並允許電容性負載放電 至貯存電容內,快速降低電容性負載之施加電壓。 如上述,在另一實施例中,驅動器更包含一用以電氣 方式將電容性負載從負載緩衝器之輸出加以隔離之第二開 關,且該方法包含開啓第二開關,以電氣方式將電容性負 載從負載緩衝器之輸出加以隔離。預期同時開啓第二開關 ,或不久前,閉合第一開關,將貯存電容耦合至電容性負 載。 經濟部智慧財產局員工消費合作社印製 還在另一觀點中,將本發明導引至一用以在那裡儲存 資訊之非揮發性記憶體系統。該記憶體系統包含許多儲存 元件或其閘極係以電氣方式從F E T之源極與汲極加以隔 離之許多場效電晶體(F E T ),以及一被耦合至閘極加 以在一驗證電壓(V i )與一可程式化電壓(V 2 )之間同 時驅動多數F E T閘極之驅動器。該驅動器具有一其輸入 係配合加以接收一輸入電壓(V i N )且其輸出係配合將一 輸出電壓(V ◦ υ τ )耦合至閘極之負載緩衝器,及用以降 低V。u Τ在V i與V 2間之變遷時間的裝置。負載緩衝器係 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) — -8- 583682 A7 B7 五、發明説明(6) (請先閱讀背面之注意事項再填寫本頁) 建置成回應V 1N中之改變而在¥1與乂2之間驅動VqUT。 通常,用以降低使V Q U T在V i與V 2間變遷之時間的裝置 包含一具有一貯存電容之貯存電路,一其輸入係配合加以 接收一輸入電壓(VRES_1N)且其輸出係配合將一輸出電 壓(V R E S _。υ τ )耦合至貯存電容而對貯存電容充電之貯 存緩衝器,一用以將貯存電容耦合至閘極之開關,及一用 以開啓並閉合開關之控制器,該控制器係被建置成當正在 V i與V 2之間驅動V。υ T時加以操作開關,將貯存電容親 合至閘極。 在一實施例中,記憶體系統更包含一高電壓泵,供應 電至負載緩衝器與貯存緩衝器。預期在一單基底上製造儲 存兀件’驅動裕及尚電壓粟。 經濟部智慧財產局員工消費合作社印製 本發明之優點包含:(i )更快之回應時間,(i i )有效使用可用之電力而實質上未增加從現有高電壓泵所 需之尖峰電壓,(iii )完成將包含貯存電路之驅動器整合 在一單基底上以及(i v )由於穩定,平衡的電流消耗而無習 知技術方法中所發生之任何尖銳增加或降低之電流消耗而 在高電壓泵中之減低雜訊。 圖示簡單說明 配合隨圖’ 一讀取以下詳細說明則本發明之這些與各 種其它特性與優點將會明顯,其中: 第1圖爲一根據本發明一實施例,用以驅動包含一貯 存電路之電容性負載之驅動器的方塊圖; 丰紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9 - 583682 Α7 Β7 五、發明説明(7) 第2 A圖爲一施加至根據本發明一實施例之驅動器之 一輸入的一輸入電壓(V^)圖; (請先閱讀背面之注意事項再填寫本頁) 第2 B圖爲一以根據本發明一實施例之一驅動器施加 至一電容性負載之輸出電壓V。U T )圖; 第2 C圖爲一施加至根據本發明一實施例之一驅動器 中一貯存緩衝器之一輸入的輸入電壓(V R E s _! N )圖; 弟2 D圖爲一*根據本發明一實施例之一^驅動器中,一 貝丁存緩衝器之輸出電壓(VrES_〇UT)圖; 第3 A圖爲一根據本發明一實施例之一驅動器中,一 第一開關之位置圖; 第3 B圖爲一根據本發明一實施例之一驅動器中,一 第二開關之位置圖,在電容性負載與貯存電容之間傳輸電 荷期間,該開關係以電氣方式將負載緩衝器從電容性負載 加以隔離; 第4圖爲一非揮發性記憶體系統中一儲存元件之方塊 圖,其中,根據本發明一實施例之一驅動器對該記憶體系 統尤其有用; 經濟部智慧財產局員工消費合作社印製 第5圖爲一用以操作根據本發明一實施例之一驅動器 之一種方法的流程圖; 第6圖爲一根據本發明一替代性實施例,用以驅動包 含一貯存電路之電容性負載之驅動器的方塊圖; 第7 A圖爲一施加至根據本發明一實施例之第6圖驅 動器之一輸入的輸入電壓V I Μ )圖; 第7 Β圖爲一以根據本發明一實施例之第6圖驅動器 本紙張尺度適用中.國國家標準(CNS ) Α4規格(21〇Χ 297公釐) -10- 583682 A7 B7 五、發明説明(8) 施加至一電容性負載之輸出電壓(V ◦ υ τ )圖; (請先閱讀背面之注意事項再填寫本頁) 第7 C圖爲一根據本發明一實施例之第6圖驅動器中 第一貯存緩衝器之輸出電壓(V R E S _。u Τ _A )圖; 第7 D圖爲一根據本發明一實施例之第6圖驅動器中 一第一開關之位置圖,該開關係用以將第一貯存緩衝器從 電容性負載加以隔離; 第7 E圖爲一根據本發明一實施例之第6圖驅動器中 第二貯存緩衝器之輸出電壓(V R E S_〇 u Τ_Β )圖; 第7 F圖爲一根據本發明一實施例之第6圖驅動器中 一第二開關之位置圖,該開關係用以將第二貯存緩衝器從 電容性負載加以隔離。 主要元件對照 10〇 驅動器 1〇5 負載緩衝器 輸入 115 輸出 經濟部智慧財產局員工消費合作社印製 12〇 電容性負載 !25 貯存電路 13〇 貯存電容 135 .貯存緩衝器 H0 開關 H5 控制器 150 輸入 土紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公釐) 11 583682 A7 B7 、發明説明( 9) 155 輸出 160 負迴授迴路 165 負迴授迴路 170 開關 175 儲存元件 180 場效電晶體 185 閘極 190 閘極 195 源極 200 汲極 235 貯存緩衝器 245 開關 240 貯存電容 詳細說明 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本發明導向一用以驅動一電容性負載之驅動電路,該 電容性負載提供增進之回應時間,在兩或更多電壓之間驅 動負載而不致增加驅動電路之電力消耗。 第1圖表示根據本發明一驅動電路或驅動器1 〇 〇之 一典範實施例的方塊圖。參考第1圖之驅動器1 〇 〇包含 一負載放大器或緩衝器1 〇 5,其具有一訊號或輸入電壓 (ViN)之輸入1 1 〇,及耦合至電容性負載1 20,用 以施加一輸出電壓(V。υ τ )至電容性負載之輸出1 1 5 。根據本發明,驅動器1 〇 〇更包含具有貯存電容1 3 0 查紙張尺度適用中國國家標準(CNS )八4規格(21〇χ 297公董) -12- 583682 A7 B7 五、發明説明(1〇) (請先閱讀背面之注意事項再填寫本頁) 之貯備或貯存電路1 2 5,對貯存電容充電之貯存放大器 或緩衝器1 3 5 ,能將貯存電容耦合至電容性負載1 2 0 之開關1 4 0 ’及用以開啓與閉合這開關之控制器1 4 5 。貯存緩衝器1 3 5具用以接收一訊號或輸入電壓( VreS_1n)之輸入1 5 〇及耦合至貯存電容1 3 0,用以 施加一輸出電壓(V R E s _。υ τ )至貯存電容而使貯存電容 充電之輸出1 5 5。開關Γ 4 0在電壓變遷期間將貯存電 荷從貯存電容1 3 0傳輸至電容性負載1 2 0。通常,負 載緩衝器1 0 5與貯存緩衝器1 3 5具分別由負迴授迴路 16 0與1 6 5所供給之負迴授,依一預定頻率(單一增益 頻率)而定,對兩放大器提供實質上等於一(增益爲一)之 增益。 驅動器1 0 0可選擇包含一第二開關1 7 0,該開關 係連接在負載緩衝器1 〇 5之輸出1 1 5與電容性負載 1 2 0之間,在電容性負載與貯存電容1 3 〇之間傳輸電 荷期間以電氣方式將負載緩衝器從電容性負載加以隔離。 開關1 7 0預防在負載緩衝器1 〇 5與貯存緩衝器1 3 5 經濟部智慧財產局員工消費合作社印製 之間有過量電流流動,依緩衝器之設計而定,這可能在其 它狀態下會發生。開關1 7 0亦由控制器1 4 5加以操作 並一向係同時加以開啓,或不久前,閉合第一開關1 4 〇 〇 爲更加說明本發明驅動器1 〇 0之操作,參考第2 A 與2 ϋ圖及參考第3 A與3 B圖中所示之開關位置,現將 說明對負載緩衝器1 〇 5與貯存緩衝器1 3 5之各種輸入 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) -13- 583682 A7 ____ _B7_ 五、發明説明(11) 電壓以及所形成之輸出電壓或波形。 (請先閱讀背面之注意事項再填寫本頁) 參考第2A圖,見到在時間t 0時,實質上等於 一第一電壓位準(Vi)且如第2 B圖中所見,因負載緩衝 器1 〇 5具單一增益,且開關1 40爲開啓(第3A圖) 且開關170爲閉合(第3B圖),故ν〇υτ之電壓位準 實質上等於V 1。施加一等於第二,較高電壓位準(V2) 加上a量之電壓位準至第2 C圖之貯存緩衝器1 3 5,使 貯存電容1 3 0充電至實質上等於第2 D圖中V2 + a之電 壓位準,其中,選取a與C R e s値,使得 經濟部智慧財產局員工消費合作社印製 其中,CL〇AD爲電容性負載1 2 0之容抗而Cres爲 貯存電容1 3 0之容抗。實際上,由於電容性負載1 2 0 容抗之不確定性,如第2 C圖中所示,這不可能產生 V r E S _ ^ N之理想位準。因此,電荷傳輸後,V ◦ u T可能未 精確地達到其預期位準,然而,因爲負載緩衝器1 0 5可 快速作將V。U T帶至預期電壓所需之任何小調整,故只要 交接近預期値,則這不是問題。儘管如此,預期選取貯存 電容1 3 0之値,使得利用電荷傳輸,將V ◦ υ τ帶至預期 位準之約2至6%。而且,使電路產生VRES_1N (未示出 )爲可修剪或如調整從貯存電容1 3 0傳輸至電容性負載 1 2 0之電荷所需加以調整V R E S _。U T値。 在時間t :發生變遷或變遷週期,當中V ^ n從V :提升 至V2。如第3A圖中所示,閉合開關140,如第2C圖 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -14 - 583682 A7 B7 五、發明説明(12) (請先閱讀背面之注意事項再填寫本頁) 中之Vres_qut下降所示,允許貯存電容;[3 0放電至電 容性負載1 2 0中,並如第2 B圖中所示,快速提升施加 至電谷性負載之電壓Vqut至V*2。问時’設定V*RES_1N 至一等於v 1 _ a之位準,使貯存電路1 2 5準備將施加至 電容性負載1 2 0之電壓V out切換至。開關1 7 0選 取性地爲開啓,以電氣方式將電容性負載1 2 0從負載緩 衝器1 0 5加以隔離,預防緩衝器間之過量電流之流動。 稍後在時間t 2,如第3 A圖中所示,開啓開關1 4〇 。V i N繼續以V 2之電壓位準將V。U T維持在實質上等於 V 2之電壓位準。VRES_1N維持在實質上等於Vi-a之電 壓位準,使貯存電容1 3 0放電。 在時間t 3,如第2 A圖中所示,V ! n降至等於V i之 電壓位準。控制器1 4 5知道V ! n之改變而閉合開關 1 4 0,且分別如第3 A與3 B圖中所示,選取性地開啓 開關1 7 0,使電容性負載1 2 0能放電壓貯存電容 1 3 0,而將VrES_qut與V〇UT帶至實質上爲Vi之電壓 位準。 經濟部智慧財產局員工消費合作社印製 在時間t 4,如第3 A圖中所示,開啓開關1 4 0。 V 1 n繼續以V 1之電壓位準將v。υ τ維持在實質上等於V i 之電壓位準。V R E s _! N維持在實質上等於V 2 + a之電壓位 準,使貯存電容1 3 0充電,爲下一變遷週期作準備。 認知到因變遷週期期間所需之電荷於變遷週期之間的 期間中係累積在貯存電容1 3 0中,並於變遷週期期間快 速傳輸至電容性負載1 2 0,兩或更多已知或預定分離電 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -15- 583682 A7 B7 五、發明説明(u) (請先閲讀背面之注意事項再填寫本頁) 壓位準間之變遷與驅動一電容性負載之習知驅動器比較係 快速的。而且,因變遷週期之間的期間,所需之電荷係累 積在貯存電容1 3 0,且因爲負載緩衝器1 〇 5使用很少 電力將電容性負載1 2 0維持在變遷週期間之預期電壓位 準,則來自供應負載緩衝器與貯存緩衝器1 3 5之一電源 供應器(未不出)之電流消耗方式爲平順的,而沒有在習 知驅動器之變遷週期期間所發生之任何電流之陡峭增加或 降低。因此,因電流之消耗爲平順方式,故降低可能對驅 動1 0 0或電容性負載1 2 0效能有反作用之電源供應器 中之雜訊,因此,降低供應與濾波之要求。而且因可將電 源供應器設計成符合一較低,穩定狀態之電力需求,而非 如習知驅動器移轉期間所需之較高峰値,故增加驅動器 1 0 0之效率。而且,因主要係以貯存電容1 3 0決定回 應時間,故能更增強驅動器1 0 0之效率且藉設置具有小 固定偏壓電流之簡單設計,加以節省電力的緩衝器1 〇 5 ,1 3 5而降低成本。 經濟部智慧財產局員工消費合作社印製 本發明之驅動器1 0 0在諸如爲可電氣拭除式可改寫 唯讀記憶體(EEPROM)之非揮發性記憶體系統或具有許多 儲存元件或記憶元供在裡面儲存資料之快閃式記憶體中尤 其有用。在一*日己彳思體系統中一儲存兀件之貫例係表不在第 4圖中。爲澄淸起見,已知省略廣爲人知並與本發明無關 之許多儲存元件細節。例如在美國專利案號5,8 6 2,0 8 0 中更詳細說明儲存元件,此處藉以參考納入該專利。參考 第4圖,記憶體系統一向包含各具一或更多場效電晶體( 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- 583682 A7 B7 五、發明説明(μ) (請先閱讀背面之注意事項再填寫本頁) F Ε Τ 1 8 0 )之許多儲存元件1 7 5 ,各場效電晶體具 控制閘極或閘極1 8 5及隔離或浮接閘極1 9 0,該閘極 係以電氣方式從F Ε Τ之源極1 9 5與汲極2 0 0加以隔 離的。因閘極1 8 5以電容方式與浮接閘極1 9 0耦合力口 以控制F Ε Τ 1 8 0,對於驅動器1 〇 〇,而顯得好像是 一電容性負載。因爲在非揮發性記憶體系統(未示出)中 之大量儲存元件一向係可同時加以程式化的,且因爲必須 在一可程式化電壓與一驗證電壓之間同時切換儲存元件 1 7 5中之大量閘極1 8 5加以程式規劃儲存元件,對於 驅動器1 0 0閘極顯得好像是一單一之大電容性負載。而 且,爲了達成令人滿意之寫入效能,從可程式化電壓至驗 證電壓之變遷,回應時間必需非常快。而且,如通常爲如 此的話,則從一單晶片之高電壓泵(未示出)供應驅動器 1 0 0之電力或偏壓電流,必須限制或節約驅動器所使用 之電力,避免使單晶化之高電壓泵過度負荷並節約能源。 經濟部智慧財產局員工消費合作社印製 參考第5圖,現將說明用以操作驅動器1 0 0,在兩 個已知分離電壓位準間驅動電容性負載1 2 0之一種方法 或程序。第5圖爲一表示用以驅動根據本發明一實施例之 一電容性負載之一種程序的流程圖。參考第5圖,該程序 通常涉及使用貯存緩衝器1 3 5將貯存電容1 3 0充電至 V i - a或ν 2 + a之初始步驟(步驟2 0 5 )。控制器 1 4 5改變施加至負載緩衝器輸入1 1 0之V ! N (步驟 2 10)。回應V ! n之改變,操作負載緩衝器1 0 5,在 V 1與V 2之間驅動施加至電容性負載1 2 0之V。u T (步 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 583682 A7 B7__ 五、發明説明(15) (請先閱讀背面之注意事項再填寫本頁) 驟2 1 5 )。同時,或之後不久,控制器1 4 5閉合開關 1 4 〇,將貯存電容1 3 〇耦合至電容性負載1 2 0,使 貯存電容放電至電容性負載中,或反之,直到V。υ T已達 到V 1或V 2 (步驟2 2 0 )。選取性地,該方法包含開啓 開關1 7 0之進一步步驟,以電氣方式將電容性負載 1 2 〇從負載緩衝器i 〇 5之輸出1 1 5加以隔離(步驟 2 2 5 ) 〇 參考第6圖與第7 A至7 F圖,現將說明根據本發明 之〜替代性實施例。在本發明中驅動器具許多貯存緩衝器 及許多貯存電容加以快速切換施加至大電容性負載之 V 〇 u τ。第6圖表示驅動器之方塊圖,在該驅動器中,貯 存電路更包含一·第二貯存緩衝器2 3 5以及利用一第二開 關2 4 5被從電容性負載1 2 0加以隔離之一第二貯存電 容(C R E s _ β 2 4 0 )。第一貯存緩衝器1 3 5係配合加 以接收一第一輸入電壓(V res_in_a ),並將一第一輸出 電壓(VRES_ouT_A)耦合至第一貯存電容(CrES_a 經濟部智慧財產局員工涓費合作社印製 13 0)。第二貯存緩衝器2 3 5係配合加以接收一第二 輸入電壓(VreS_1n_B),並將一第二輸入電壓( V RES_OUT_B )親合至 CrES_b 2 4 0。 當正在V i與V 2之間驅動V ◦ u τ時,以控制器1 4 5 操作開關1 4.0與2 4 5,將交錯f禹合 至電容性負載。這種實施例比第1圖之實施例具甚至較少 電力消耗之優點。因爲使用兩個分開之貯存電容,如第1 圖,避免在v2與Vi之間交替貯存電容上電荷之需要,故 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -18- 583682 A7 _ ___B7 五、發明説明(16) 第6圖之實施例比第1圖之實施例消耗較少電力。 (請先閲讀背面之注意事項再填寫本頁) 還有另一替代實施例(未示出),以一單極,雙轉動 開關取代開關1 4 0與2 4 5 ,其中,該開關具一耦合至 電容性負載1 2 0之共同端並可將電容性負載耦合至 Cres_a1 3 0 或 Cres_b2 4 0 〇 第7 A至7下表不對負載緩衝器1 〇 5,第一貯存緩 衝器1 3 5,第二貯存緩衝器2 3 5,所形成輸出電壓或 波形與開關1 4 0與2 4 5位置之各種輸入電壓。雖然, 第6圖表示包含選取性開關1 7 0,用以使負載緩衝器1 〇 5電氣性地從貯存電路1 2 5加以隔離,卻未提供開關 1 7 0之位置圖。注意到與開關1 4 0與2 4 5有關之這 選取開關1 7 0之位置類似於第3 B圖之以上說明。因此 ’當開關1 4 0或開關2 4 5爲閉合時,開關1 7 0,如 存在時,通常爲開啓,且當開關1 4 0與2 4 5爲開啓時 則爲閉合。 經濟部智慧財產局員工消費合作社印製 參考第7A圖,見到在時間tQ,實質上等於第 一電壓位準(Vi) ,且因爲負載緩衝器1 〇 5具單一增盆 且開關1 4 0爲開啓(第7 D圖),故如第7 B中之所見 ,V。υ τ之電壓位準亦實質上爲V i。等於第二電壓位準( V2)加a量之一實質上固定之電壓位準(未示出)係施力口 至第一貯存緩衝器1 3 5,如第7 C圖使第一貯存電容 1 3 0充電至實質上等於V2 + a之一電壓位準( V res_out_a) ° 在時間t i,發生當中V i N從V i提升至V 2之變遷或 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚1 -19- 583682 A7 B7 五、發明説明(17) (請先閱讀背面之注意事項再填寫本頁) 變遷週期。如第7 D圖中所示,開關1 4 0爲閉合,如第 7 C圖中Vres_out_a之下降所示,允許第一貯存電容 1 3 0放電至電容性負載1 2 0中,如第7 B圖中所示, 快速提升施加至電容性負載之電壓V Q U τ至V 2。稍後在時 間t 2,如第7 D圖中所示,開啓開關1 4 0 ,且從t 2至 t 5,VRES_〇UT_A提升,使第一貯存電容1 3 0充電至一 實質上等於V2 + a之電壓位準,爲從又:至^^之下 一變遷作準備。 經濟部智慧財產局員工消費合作社印製 與上面同時,等於第二電壓位準(Vi)減a量之一實 質上固定之電壓位準(未示出)係施加至第二貯存緩衝器 235,如第7E圖,使第二貯存電容240充電至實質 上等於Vi — a之電壓位準,爲V1N從又2至又1之變遷作 準備。在時間t 3,如第7 F圖中所示開關2 4 5爲閉合, 如第7 E圖中Vres_〇ut_b之上升所示,允許第二貯存電 容2 4 0對電容性負載1 2 0充電,如第7 B圖中所示, 快速降低施加至電容性負載1 2 0之電壓V。υ τ至V i。稍 後在時間t 4,如第7 F圖中所示,開關2 4 5爲開啓,且 VrES_〇UT_“:^第二貯存電容2 4 0充電至一實質上等於 V 1— a之電壓位準,爲V 2至V 1之下一變遷.作準 備。 從t 5至.t 6,開關1 4 0再次爲閉合並重複以上系列 之事件,從V i快速驅動V。υ τ至V 2。 已發現到,對於具一單晶片高電壓泵之非揮發性記憶 體系統以及當以約7伏與約7 0 0微安培(// A )加以驅 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' 一 -20 - 583682 A7 ____B7 五、發明説明(18) (請先閲讀背面之注意事項再填寫本頁) 動時’各具足以提供一約1奈法拉(n f )之電容性負載 之許多F E T 1 8 〇的許多儲存元件1 7 5,根據本發明 之一驅動器將提供從約2 〇 〇奈秒(n s )之回應時間, 比習知驅動器增進或降低約9 0 %之回應時間,其中之習 知驅動器一向具至少2微秒(// s )之回應時間,用以驅 動這一種電容性負載。此外,驅動器1 〇 〇達成這種效能 之增加實質上未增加電力消耗。在某種狀況下,因能簡化 緩衝器1 0 5,1 3 5之設計,故能比一習知驅動器降低 從約3 0至約7 0 %之偏壓電流與電力消耗。 經濟部智慧財產局員工消費合作社印製 了解到的是,聯合本發明各種實施例之結構與功能細 節’甚至儘管在前項說明中已陳述本發明某些實施例之多 數特徵與優點,本發表只爲圖解說明而已,在本發明原則 內並可詳細加以改變,尤其是在結構問題中及部件之佈置 。例如,其它實施例可只對其中之一變遷(低至高或高至低 )使用電荷分享。可預期的是如只需快速發生一種型式之 變遷,或如驅動電容性負載之緩衝器可造成一種型式之變 遷甚快於其它者,即如負載緩衝器本身能將負載從低電壓 快速切換至高電壓,則只從高至低之變遷可使用以上說明 之方法。當需要V ! Ν在多於兩電壓位準之間作改變時,仍 有其它實施例可使用兩個以上之貯存電容及/或貯存緩衝 器供應用。因此,不應限制附加申請專利項目之範圍爲此 處所說明之較佳實施例,而是當中他們所表示名稱之廣義 所表示之完全範圍。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -21 -

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 々、申請專利範圍 附件2 :第91106523號專利申請案 中文申請專利範圍替換本民國92年12月2日呈 1 · 一種用以驅動一電容性負載之驅動器,該驅動器 包含: 一負載緩衝器,該負載緩衝器具一配合加以接收輸入 電壓(V IN)之輸入及一配合將輸出電壓(ν〇υΤ)親合 至電容性負載之輸出,該負載緩衝器被建置成回應V ! Ν之 改變,在一第一電壓位準(V 1 )與一第二較高電壓位準( V 2 )之間驅動V ◦ υ τ ;以及 一貯存電路,該電路被建置成降低使V。U τ在V 1與 V 2間變遷之時間,該貯存電路包含: 一貯存電容; 一貯存緩衝器,該貯存緩衝器具一配合加以接收輸入 電壓(Vres_in)之輸入及一配合將輸出電壓( V R E s - ◦ u T )鍋合至貯存電容,使貯存電容充電之輸出; —第一開關,該開關可將貯存電容耦合至電容性負載 ;以及 可啓閉第一開關之控制器,該控制器被建置成當正在 v i與V 2之間驅動V ◦ U T時可操作第一開關,將貯存電容 耦合至電容性負載。 2 ·如申請專利範圍第1項之驅動器,其中,使控制 器耦合至負載緩衝器之輸出,加以偵測V 1 N之改變。 3 ·如申請專利範圍第1項之驅動器,其中,貯存緩 (請先閲讀背面之注意事項再填寫本頁) .裝 、言 線 本紙張尺度適用中國國家標準(CNS ) A4说格(2丨0X297公釐)
    穴、申請專利範圍2 衝器包含負迴授加以提供實質上等於一之增益。 4 ·如申請專利範圍第3項之驅動器,其中,將貯存 緩衝器建置成當V R E S _ I N等於V 1時,V R E S _ ◦ υ T具一穩 定狀態値V i — a ,且當V R E S _ ! Ν等於V 2時, Vres_〇ut具·一穩定狀態値V2+a ,其中,a等於( V 2 — V 1 ) Cload/Cres’ 且其中,Cl〇AD 爲電容性 負載之容抗且CRES爲貯存電容之容抗。 ' 5 ·如申請·專利範圍第1項之驅動器,更包含一第二 開關,該開關可以電氣方式將電容性負載從負載緩衝器之 輸出加以隔離。 6 ·如申請專利範圍第5項之驅動器,其中,第二開 關係由控制器加以操作,且其中,將控制器建置成當正在 V 1與V 2之間驅動V ◦ υ τ時可開啓第二開關。 7 .如申請專利範圍第6頂之驅動器,其中,當第一 開關爲閉合時,由控制器操作第二開關加以開啓而當第一 開關爲開啓時則加以閉合。 8 · —種具有如申請專利範圍第1項之驅動器的非揮 發性記憶體系統,且更包含眾多儲存元件,該儲存元件具 其閘極係耦合至驅動器之眾多場效電晶體(F Ε Τ ),該 驅動器被建置成在一可程式化電壓與一驗證電壓之間加以 週期性地驅動閘極。 9 · 一種操作驅動器之方法,在一用以驅動一電容性 負載之驅動器中,該驅動器具有一負載緩衝器,該負載緩 衝器具一輸入與一耦合至電容性負載之輸出,以及一具有 本紙張尺度適用中國國家標準(CNS ) Α4現格(210X297公釐) -2 - --券-- (請先閲資背面之注意事項再填寫本頁) 、τ
    經濟部智慧財產局員工消費合作社印製 583^,^ A8 B8 C8 D8 六、申請專利範圍 一貯存電容之貯存電路與~可將貯存電容耦合至電容性負 載之第一開關,該方法包含以下步驟: (請先閱·#背面之注意事項再填寫本頁) 改變施加至負載緩衝器輸入之一輸入電壓(V I N ); 回應V】N之改變,操作負載緩衝器在一第一電壓位準 (V 1 )與一第一電壓位準(V 2 )之間驅動施加至電容性 負載之輸出電壓(V〇UT);以及 閉合第一開關’使貯存電容耦合至電容性負載; 因此,降低電容性負載在V i與V 2之間變遷之時間。 1 0 ·如申請專利範圍第.9項之方法,其中,第一開 關之閉合步驟包含短暫閉合第一開關直到V。υ τ已達到V i 或V 2之步驟。 1 1 ·如申請專利範圍第1 〇項之方法,其中,第一 開關之閉合步騾包含短暫閉合第一開關直到V。υ τ爲V i或 V 2之± 5 %內之步驟。 1 2 ·如申請專利範圍第9項之方法,其中,貯存電 路更包含一耦合至電容之貯存緩衝器,且其中之方法更包 含以貯存緩衝器使電容充電至一電壓位準(V R E S _。U T ) 之初始步驟。 經濟部智慧財產局員工消費合作社印製 1 3 ·如申請專利範圍第1 2項之方法,其中,V 2高 於V !,且其中之方法更包含使貯存電容放電至電容性負載 中,從V i提升施加至電容性負載電壓至V 2的步驟。 1 4 ·如申請專利範圍第9項之方法,其中’ V 2高於 V i,且其中之方法更包含使電容性負載放電至貯存電容中 ,從V 2降低施加至電容性負載電壓至V i的步驟。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -3 - 583賴 A8 B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 1 5 ·如申請專利範圍第9項之方法,其中之驅動器 更包含一可以電氣方式將電容性負載從負載緩衝器之輸出 加以隔離之第二開關,且其中之方法更包含開啓第二開關 ,以電氣方式將電容性負載從負載緩衝器之輸出加以隔離 之步驟。 1 6 · —種用以在裡面儲存資訊之非揮發性記憶體系 統,該非揮發性記憶體系統包含: ' 眾多儲存元件,該儲存元件具其閘極係以電氣方式從 F E T之源極與汲極加以隔離之眾多場效電晶體(f E 丁 );以及 一驅動器,該驅動器係耦合至閘極,在一驗證電壓( V】)與一可程式化電壓(V 2 )之間依據驅動眾多f E T 之閘極,該驅動器包含: 一負載緩衝器,該負載緩衝器具一配合加以接收輸入 電壓(V IN)之輸入及一配合將輸出電壓(VQUT)耦合 至閘極之輸出,該負載緩衝器被建置成回應V ! N之改變, 在V 1與V 2之間驅動V ◦ U T ;以及 用以降低使V。U T在V i與V 2間變遷之時間的裝置。 經濟部智慧財產局員工消費合作社印製 1 7 ·如申請專利範圍第1 6項之非揮發性記憶體系 統,其中,用以降低使V ◦ U T在V i與V 2間變遷之時間的 裝置包含一貯存電路,該貯存電路具有: 一貯存電容; 一貯存緩衝器,該貯存緩衝器具一配合加以接收輸入 電壓(Vres_in)之輸入及一配合將輸出電壓( 用 通 冢 國 因 2 8 Μ 8 8 8 8 8 ABCD 夂、申請專利範圍 V R E S _Q u T )耦合至貯存電容,使貯存電容充電之輸出·, 裝-- (請先閱讀背面之注意事項再填寫本頁) 一第一開關,該開關可將貯存電容耦合至閘極;以及 一可啓閉第一開關之控制器,該控制器被建置成當正 在V 1與V 2之間驅動V ◦ υ Τ時可操作第一開關,將貯存電 容耦合至閘極。 1 8 · —種從一第一電壓位準(V 1 )將電容性負載驅 動至一第二電壓位準(V 2 )之方法,該方法包含'以下步驟 設置一貯存電容; 使貯存電容充電爲一預定電壓;以及 將貯存電容耦合至電容性負載,從V 1驅動電容性負載 至V 2, 因此降低使電容性負載在V i與V 2間變遷之時間。 1 9 ·如申請專利範圍第1 8項之方法,其中,選取 貯存電容大小與預定電壓,在一預定時間內達成在電容性 負載上介於V !與V 2間之變遷。 2 0 · —種用於驅動一電容性負載之驅動器,該驅動 器包含: 經濟部智慧財產局員工消費合作社印製 一負載緩衝器,該負載緩衝器具一配合加以接收輸入 電壓(V IN)之輸入及一配合將輸出電壓(VQUT)耦合 至電容性負載之輸出,該負載緩衝器被建置成回應V I N之 改變,在一第一電壓位準(Vl)與一第二較高電壓位準( V 2 )之間驅動V。υ T ;以及 一貯存電路,該電路被建置成降低使V ◦ U τ在V】與 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -5 -
    六、申請專利範圍 V 2間變遷之時間,該貯存電路包含: 一第一貯存電容(V R E s _ A ); 一第一貯存緩衝器’該貯存緩衝器具一配合加以接收 一第一輸入電壓(VRES_IN_A)之輸入及一配合將一第一 輸出電壓(VrES_〇ut_a)親合至 CrES_a,使 CrES_a 充電之輸出; 一第二貯存電容(C R E S_B ); 、 一第二貯存緩衝器,該貯存緩衝器具一配合加以接收 一第二輸入電壓(V RES」N_B)之輸入及一配合將一第二 輸出電壓(VrES_〇ut_b)耦合至 Cres_B,使 Cres_b 充電之輸出; 一開關,該開關可將C R E S _ A與C R E S _ B交錯耦合至電 容性負載;以及 一可操作開關之控制器,該控制器被建置成當正在V i 與V 2之間驅動V。U T時可操作開關將C R E S _ A與C K E S _ B 交錯耦合至電容性負載。 .裝-- (請先閱讀背面之注意事項再填寫本頁) 、-口 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -6 -
TW091106523A 2001-04-02 2002-04-01 System and method for achieving fast switching of analog voltages on a large capacitive load TW583682B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/825,615 US6486715B2 (en) 2001-04-02 2001-04-02 System and method for achieving fast switching of analog voltages on large capacitive load

Publications (1)

Publication Number Publication Date
TW583682B true TW583682B (en) 2004-04-11

Family

ID=25244480

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091106523A TW583682B (en) 2001-04-02 2002-04-01 System and method for achieving fast switching of analog voltages on a large capacitive load

Country Status (10)

Country Link
US (1) US6486715B2 (zh)
EP (1) EP1374243B1 (zh)
JP (1) JP4225789B2 (zh)
KR (1) KR100904753B1 (zh)
CN (1) CN100399471C (zh)
AT (1) ATE386325T1 (zh)
AU (1) AU2002248733A1 (zh)
DE (1) DE60224991T2 (zh)
TW (1) TW583682B (zh)
WO (1) WO2002080178A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199600B2 (en) 2005-09-28 2012-06-12 Hynix Semiconductor Inc. Voltage generator for peripheral circuit

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8521284B2 (en) 2003-12-12 2013-08-27 Cardiac Pacemakers, Inc. Cardiac response classification using multisite sensing and pacing
US7508228B2 (en) * 2004-12-21 2009-03-24 Teradyne, Inc. Method and system for monitoring test signals for semiconductor devices
US20070081366A1 (en) * 2005-10-11 2007-04-12 Ernst Stahl Capacitive coupling assisted voltage switching
US7242331B1 (en) * 2006-03-29 2007-07-10 Realtek Semiconductor Corp. Error averaging comparator based switch capacitor circuit and method thereof
US20080233404A1 (en) * 2007-03-22 2008-09-25 3M Innovative Properties Company Microreplication tools and patterns using laser induced thermal embossing
TWI367473B (en) 2007-07-11 2012-07-01 Novatek Microelectronics Corp Source driver with charge sharing
US8957662B2 (en) * 2009-11-25 2015-02-17 Lutron Electronics Co., Inc. Load control device for high-efficiency loads
KR102544503B1 (ko) 2021-08-06 2023-06-16 고려대학교 산학협력단 아날로그 캐패시터 메모리 회로의 오차 보상 회로
WO2024016146A1 (en) * 2022-07-19 2024-01-25 Huawei Technologies Co., Ltd. Driving circuit and method for driving capacitive load, and speaker device and electronic device including driving circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3895238A (en) 1974-02-25 1975-07-15 Bell Telephone Labor Inc Driver circuit for high speed gating of a field effect transistor
US4684824A (en) 1985-04-02 1987-08-04 Eastman Kodak Company Capacitive load driver circuit
JP2805973B2 (ja) * 1990-05-11 1998-09-30 日本電気株式会社 ブートストラップ回路
GB9417265D0 (en) 1994-08-26 1994-10-19 Inmos Ltd Controlling capacitive load
FR2752344B1 (fr) * 1996-08-08 1998-09-11 Commissariat Energie Atomique Circuit de generation d'impulsions de courant a haute tension delivre dans un circuit de charge et procede de mise en oeuvre
EP0887933A1 (en) * 1997-06-24 1998-12-30 STMicroelectronics S.r.l. Turn off circuit for an LDMOS in presence of a reverse current
JP3894523B2 (ja) 1998-02-17 2007-03-22 松下電器産業株式会社 容量性負荷の駆動回路
JP3598008B2 (ja) * 1998-12-25 2004-12-08 富士通株式会社 半導体装置
US6300810B1 (en) * 1999-02-05 2001-10-09 United Microelectronics, Corp. Voltage down converter with switched hysteresis
GB9903253D0 (en) * 1999-02-12 1999-04-07 Sgs Thomson Microelectronics Logic circuit
EP1110671A3 (de) * 1999-12-20 2003-10-29 Reishauer Ag. Abricht-, Hon und Schleifwerfzeug

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199600B2 (en) 2005-09-28 2012-06-12 Hynix Semiconductor Inc. Voltage generator for peripheral circuit

Also Published As

Publication number Publication date
AU2002248733A1 (en) 2002-10-15
KR100904753B1 (ko) 2009-06-29
CN1460267A (zh) 2003-12-03
CN100399471C (zh) 2008-07-02
KR20030014258A (ko) 2003-02-15
WO2002080178A2 (en) 2002-10-10
EP1374243B1 (en) 2008-02-13
EP1374243A2 (en) 2004-01-02
DE60224991D1 (de) 2008-03-27
ATE386325T1 (de) 2008-03-15
US20020140490A1 (en) 2002-10-03
JP2004519812A (ja) 2004-07-02
DE60224991T2 (de) 2009-02-12
JP4225789B2 (ja) 2009-02-18
WO2002080178A3 (en) 2003-01-09
US6486715B2 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
US7969235B2 (en) Self-adaptive multi-stage charge pump
TW578377B (en) Charge-pump circuit and method for controlling the same
US6404290B1 (en) Fast change charge pump having switchable boost function
US9013229B2 (en) Charge pump circuit
JP4689394B2 (ja) 半導体集積回路
TW583682B (en) System and method for achieving fast switching of analog voltages on a large capacitive load
JP2003153525A (ja) 電荷ポンプ回路及び電圧信号発生方法
EP2462684B1 (en) Charge pump circuit with pulse-width modulation
KR101579838B1 (ko) 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템
CN101625895A (zh) 内部电压发生电路
US20110102069A1 (en) Charge pump circuit and driving method thereof
TW452797B (en) Charge pump circuit with bypass transistor
JPH06311732A (ja) 昇圧回路
US20050012542A1 (en) Power supply
US6404272B2 (en) Charge pump booster device with transfer and recovery of the charge
TW516031B (en) Voltage boost level clamping circuit for a flash memory
KR100824762B1 (ko) 용량성 커플링 어시스트 전압 스위칭
JP2848796B2 (ja) 信号伝送方法
JP2001157437A (ja) チャージポンプ型昇圧回路
JPH1198821A (ja) 電圧供給回路
JP2001238434A (ja) Dc/dcコンバータ
JPH11306781A (ja) 半導体集積回路装置
TW202412431A (zh) 電源管理系統及單元
US20100188137A1 (en) Boosting circuit
JP3012634B1 (ja) 半導体昇圧回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees