CN100399295C - 管理阵列冗余数据的方法和设备 - Google Patents
管理阵列冗余数据的方法和设备 Download PDFInfo
- Publication number
- CN100399295C CN100399295C CNB2005101192993A CN200510119299A CN100399295C CN 100399295 C CN100399295 C CN 100399295C CN B2005101192993 A CNB2005101192993 A CN B2005101192993A CN 200510119299 A CN200510119299 A CN 200510119299A CN 100399295 C CN100399295 C CN 100399295C
- Authority
- CN
- China
- Prior art keywords
- array
- data
- redundancy data
- array redundancy
- compression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/802—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout by encoding redundancy signals
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
提供用于阵列冗余数据的压缩的方法、设备和计算机程序产品。阵列冗余数据可能过长并在处理器上占据大量空间。本发明提供了一个算法,其可以在处理器启动时压缩阵列冗余数据以便存储,并且解压和重新加载阵列冗余数据。该压缩算法在处理器上节省了大量空间,使处理器在操作期间能够节省功率,并且更高效地运行。该算法也跳过对处理器有害的有缺陷阵列冗余数据。
Description
技术领域
本发明一般涉及阵列冗余数据的存储,并且本发明尤其涉及编码和压缩阵列冗余数据的算法。
背景技术
大的存储器单元阵列被设计为较大的集成电路和处理器的一部分。为了确保合理的成品率,这些阵列内置了可以替代任何不太完备好的单元的备用单元(冗余单元)。当这些大阵列被测试时,确定哪些单元需要被映射到阵列的备用或冗余单元。这个信息被转变成被称为阵列冗余数据的数据。每个单元替换所需要的数据被称作修复活动。这些修复活动需要在阵列中跳过不工作的单元,并映射到冗余单元。
这些修复活动被一个接一个地顺序地加载。一旦阵列测试器确定所需要的阵列冗余数据或所需要的修复活动,在处理器启动时此数据必须被重新加载。通常地,此阵列冗余数据被保存在器件的一个区域内,该器件在测试时可以被编程,类似于激光熔丝(laser fuse)或电熔丝(electrical fuse)(eFuse)。在大集成电路或处理器上,存在着可占有大量eFuses的大量阵列冗余数据。大量的eFuses占据了器件的较大面积。
这是一个影响功能及成本的不期望的结果。如果器件较大,则需要更大的功率来运行它。如果对编码熔丝的数量进行折衷而且器件为适当大小,则对成品率存在负面影响。此外,因为阵列冗余数据是串行的,如果eFuses中的一个是不工作的,并且该eFuse作为冗余扫描数据的部分是必须的,则其致使该器件不可用。显然,需要一种方法来减少存储冗余数据所必需的eFuses的数量。更进一步地,还需要一种方法来确保设备是可用的,即使efuses中的一个可能不工作。
发明内容
本发明提供了用于压缩阵列冗余数据来节省处理器的面积的方法、设备以及计算机程序。通常地,对于处理器中的大存储器单元阵列,存在着有缺陷的单元。这些有缺陷的单元必须被映射到冗余单元以允许处理器准确及高效地运行。阵列冗余数据包含将有缺陷单元映射到冗余单元的信息。问题是这些阵列冗余数据过长并且是存储在处理器上,其可以占据大量空间。
本发明提供了一种压缩阵列冗余数据,以使其可以被存储在处理器上的较小区域中的算法。基本上,该压缩算法去掉了大部分不必要的零。阵列冗余数据通常被存储处理器的eFuse中,并且通过压缩阵列冗余数据,可以节省数量巨大的eFuse。本算法的另一个优点是其使得能够跳过有缺陷数据。因此,提供有缺陷数据的有缺陷eFuse被忽略,从而处理器保持可用。通过在处理器上节省空间,节省了总功率并且处理器更高效地运行。
附图说明
为更完全地了解本发明及其优点,现在结合附图参照下列描述,其中:
图1是一个方框图,图解了用于具有多存储器阵列的复杂微处理器的改进阵列冗余数据环设备;
图2是一个表格,其描述了用于改进阵列冗余数据环设备的压缩算法;
图3是一个流程图,描述了产生压缩阵列冗余数据和在eFuse中存储该压缩数据的步骤;以及
图4是一个流程图,描述解压该阵列冗余数据并且在阵列冗余数据环中加载该数据的步骤。
具体实施方式
在下面的讨论中,阐明了许多特定细节以提供对本发明的彻底了解。然而,本领域技术人员会理解,即使没有这样的特定细节,本发明也可实施。在其他的例子中,为了不使本发明因不必要的细节而难以理解,以示意图或方框图的形式说明了众所周知的元件。此外,对于绝大部分而言,关系到网络通信、电磁信号传送技术等的细节已经忽略,只要这样的细节不被认为是获得本发明完全的理解所必需的,并且是在相关领域中一般技术人员的理解范围内。
为最小化尺寸问题,在将冗余数据存储在eFuse中之前,本发明将其编码并压缩。因此,在每次处理器启动时,数据被解码和解压。同时,数据被加载到阵列冗余数据环中以在存储器单元的阵列中执行修复活动。这允许将器件的小得多的面积用于eFuse或类似器件。此外,本发明使得不工作eFuse数据在阵列冗余数据的解码期间能够被跳过。因此,不工作eFuse不会致使整个器件不可用。
参考附图的图1,参考数字100是一个方框图,其图解了针对具有多存储器阵列的微处理器的改进阵列冗余数据环设备。处理单元150及存储器阵列132、134、136、138、139以及140组成微处理器。在测试时,测试存储器阵列132、134、136、138、139以及140以确定是否有单元是不工作的。该处理通过阵列测试接口102来完成。通过内置的自测试逻辑在芯片上完成测试。通过阵列测试接口102获得测试结果。失败信息的分析是在芯片外完成的,并且最后结果是关于哪些存储器单元需要被映射到备用或冗余单元的确定。该数据称为阵列冗余数据。完全解码的码阵列冗余数据由阵列冗余数据环104来描述。该数据通常地存储在器件的eFuse 120中。在本发明中,eFuse 120存储压缩的(编码的)阵列冗余数据。eFuse测试接口114被用于在eFuse 120中存储压缩阵列冗余数据,并且被用于测试Fuses 120中可能包含需要被跳过的有缺陷数据的不工作eFuse。
在启动时,压缩阵列冗余数据必须被解码以及重新加载到阵列冗余数据环104中,以确定哪些存储器单元需要被映射到冗余单元。该处理由启动控制及阵列冗余解压设备110完成。eFuse冗余数据(压缩的)112被送入启动控制及阵列冗余解压设备110中。然后设备110将阵列冗余数据解压并将该数据加载到阵列冗余数据环104中。在解压处理之后,阵列冗余数据环104包含完全解码的阵列冗余数据。阵列冗余数据环104在以后的时间可以通过阵列冗余环测试接口106使用或测试。作为本发明核心的算法被设计为解码压缩的阵列冗余数据112,并将该数据加载到阵列冗余数据环104中。总的说来,在该图中存在两个数据环。一个数据环由存储在eFuse 120中的压缩阵列冗余数据组成。另一个数据环是阵列冗余数据环104,其为完全解码的阵列冗余数据。
参考附图的图2,参考数字200一般指示描述用于改进的阵列冗余数据环设备的压缩算法的表格。有四个主要命令类型:控制、移位零、移位实际数据及跳过数据。有三种不同的控制命令。由位0000定义的控制命令表示eFuse数据的结束。由位1110定义的控制命令表示移位冗余环的恢复从下一个4位码开始。由位1111定义的控制命令表示eFuse数据的读取,而不是移位冗余数据环。最后二个命令控制跳过有缺陷的eFuse数据。存储在不太完好的eFuse中的数据为可致使器件不可用的有缺陷数据。当解码器遇到1111代码时,eFuse数据继续被读取,但是数据被忽略。当遇到1110控制命令时,eFuse解码器恢复正常操作。
该算法基于这样的假设,即大部分修复活动是不必要,并且合理数量的冗余数据会是″0″。修复活动的本质是使得由若干″0″跟随的一个″0″表示没有修复活动。可选地,后面跟随地址的″1″表示一个修复活动。因为在芯片上的岛(island)之间存在附加管道锁存器(pipinglatch)(用于定时),在一些修复活动之间偶尔也存在额外的哑锁存器(dummy latch)。这些额外的哑锁存器也应该被跳过。
下一组命令涉及将零移位到阵列冗余环中。位0001表示移位一个零到环中,而位0010表示移位两个零到环中。这些命令仅利用4位命令来调整冗余数据的边界。位0011表示移位七个零到环中,而0100表示移位八个零到环中。位0101表示移位九个零到环中。这些编码例子假定修复活动由7、8和9位的长度组成。这是最后三种命令涉及移位7、8和9个零到阵列冗余数据环中的理由。
下一组命令涉及将实际数据移位到阵列冗余数据环中。位0110表示移位下一个七个实际位到环中,而位0111表示移位下一个八个实际位到环中。位1000表示移位下一个九位到环中,而位1001表示移位下一个十四位到环中。位1010表示移位下一个十六位到环中,而位1011表示移位下一个十八位到环中。如先前所讨论的,这些例子中的修复活动由7、8和9位的长度组成。因此,这些命令涉及移位7、8、9、14、16和18个位到阵列冗余环中。因此,7位的移位将移位一个修复活动到环中,而14位的移位将移位两个修复活动到环中。
最后的命令组涉及跳过来自eFuse的数据的位。位1100表示跳过在下一个4位字段中所指定的位数(短跳)。位1101表示跳过在下一个8位字段中所指定的位数(长跳)。对于这两个命令,环被简单地移位,没有新数据被插入。冗余数据环总是首先被初始化为零。因此,跳过操作可以有效地移动较大数量的零到环中。
这四种命令允许压缩的冗余数据被解压并被移位到阵列冗余数据环中。该压缩算法基于巳知的修复活动的尺寸和简单性,使得在启动时不难解码。对于能够在集成电路微处理器上增加或减少阵列数目而不影响压缩算法的设计/实现而言,该压缩算法也是灵活的。如果另一器件的修复活动的尺寸是不同的,那么一些基本零和实际压缩命令将需要修改。因此,本发明不局限于此揭示的算法。该算法仅用于提供有关如何实现作为本发明核心的压缩方案的例子。类似于此的算法大大地减少存储阵列冗余数据所需的eFuse的数量,从而在器件上节省了大量空间。当在该器件上使用较少空间时,节省了功率并且器件更高效地工作。更进一步,作为本发明核心的方案也消除了对每一个eFuse必须完好的依赖性。因此可得到理想的器件,即使具有一些不工作的eFuse。
参考附图的图3,参考数字300一般指示描述产生阵列冗余数据并在eFuse中存储压缩数据的步骤的流程图。在配置处理器或集成电路的同时,该处理一次性完成。该处理从步骤302中的存储器单元的测试开始,以确定哪些存储器单元是有缺陷的。该步骤通过阵列测试接口102来完成。测试之后,在处理步骤304建立阵列冗余数据环。该阵列冗余数据环104包含确定哪些不太完好的存储器单元被映射到晶片上的冗余单元的数据。随后,阵列冗余数据必须被压缩(编码),这由处理步骤306表示。作为本发明核心的算法200被用来压缩(编码)阵列冗余数据。处理步骤306允许该阵列冗余数据在芯片上占据较少面积。最后,在处理步骤308,压缩阵列冗余数据被存储在eFuse 120中。
参考附图的图4,参考数字400一般指示描述解压阵列冗余数据及将其加载到阵列冗余数据环中的步骤的流程图。该处理每当处理器或集成电路启动时被执行。第一个处理步骤402涉及启动处理器。接着,在处理步骤404,压缩的阵列冗余数据被加载到阵列冗余解压设备110中。一旦数据被加载,设备110解压(解码)该数据并重新加载该数据到阵列冗余数据环104中,其如处理步骤406所示。该阵列冗余数据环104然后被用于将不太完好的存储器单元映射到晶片上的冗余单元,如处理步骤408所示。
可以理解,本发明可以采用许多形式及实施例。因此,本设计的若干变化可在不背离本发明范围的前提下产生。此处所概述的方面允许各种程序设计模型的可能性。该揭示不应被理解为偏好任何特定程序设计模型,而是关注于这些程序设计模型所基于的基础概念。
已经参考其某些最优实施例描述了本发明,然而应注意,所揭示的实施例的性质是说明性的而不是限制性的,而且广泛的变化、修改、改变及替换被上述揭示所涵盖,并且在有些情况下,本发明的一些特征可在没有相应利用其它特征的情况下被采用。许多这样的变化及修改可被认为是本领域技术人员基于对上述最优实施例的描述而能够想到的。因此,应当理解,应广义地并且以符合本发明的范围的方式来解释所附权利要求。
Claims (11)
1.一种用于管理处理器中至少一个大阵列的阵列冗余数据的方法,包括:
产生对应于该至少一个大阵列中的至少一个有缺陷单元的阵列冗余数据;
编码和压缩该阵列冗余数据,其中压缩该阵列冗余数据的步骤包括:去掉该阵列冗余数据中与包含有缺陷数据的不工作的电熔丝相关联的至少一部分数据,以产生压缩的阵列冗余数据;
在处理器启动时,解码和解压所述压缩的阵列冗余数据;以及
响应解码及解压,将解压的阵列冗余数据加载回到阵列中。
2.根据权利要求1的方法,其中产生对应于该至少一个大阵列中的至少一个有缺陷单元的阵列冗余数据的步骤进一步地包括:
测试该至少一个大阵列中的该至少一个有缺陷单元;以及
产生将该至少一个有缺陷单元映射掉的阵列冗余数据。
3.根据权利要求2的方法,其中产生将该至少一个有缺陷单元映射掉的阵列冗余数据的步骤进一步包括产生将该至少一个有缺陷单元映射到至少一个冗余单元的阵列冗余数据。
4.根据权利要求1的方法,其中编码和压缩该阵列冗余数据的步骤进一步地包括:
存储该压缩的阵列冗余数据。
5.根据权利要求4的方法,其中存储该压缩的阵列冗余数据的步骤进一步地包括在处理器的至少一部分中存储该压缩的阵列冗余数据。
6.根据权利要求1的方法,其中当处理器启动时解码及解压该编码压缩的阵列冗余数据的步骤进一步地包括:
访问该压缩的阵列冗余数据;
跳过有缺陷数据;以及
在处理器启动时,解码和解压没有缺陷的压缩阵列冗余数据。
7.根据权利要求1的方法,其中响应解码和解压将解压的阵列冗余数据加载回到阵列的步骤进一步地包括:
将解压的阵列冗余数据加载回到该至少一个大阵列;以及
采用该解压阵列冗余数据将至少一个有缺陷单元映射到至少一个冗余单元。
8.一种用于管理具有至少一个大存储器单元阵列的处理器中的大阵列的阵列冗余数据的设备,包括:
测试模块,其被设置为测试该至少一个大阵列中的有缺陷存储器单元,并且产生阵列冗余数据;
压缩模块,其被设置为压缩该阵列冗余数据,其中该压缩模块被设置为从该阵列冗余数据中去除与包含有缺陷数据的不工作的电熔丝相关联的至少一部分数据;
存储模块,其被设置为存储压缩的阵列冗余数据:以及
解压模块,其被设置为解压该压缩的阵列冗余数据并将解压阵列冗余数据加载到至少一个大阵列中。
9.根据权利要求8的设备,其中测试模块被设置为产生阵列冗余数据,该数据将至少一个有缺陷存储器单元映射到至少一个冗余单元。
10.根据权利要求8的设备,其中存储模块为位于处理器上的至少一个激光熔丝。
11.根据权利要求8的设备,其中解压模块被设置为在处理器启动时访问存储模块中的压缩阵列冗余数据。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/981,156 | 2004-11-04 | ||
US10/981,156 US7308598B2 (en) | 2004-11-04 | 2004-11-04 | Algorithm to encode and compress array redundancy data |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1790291A CN1790291A (zh) | 2006-06-21 |
CN100399295C true CN100399295C (zh) | 2008-07-02 |
Family
ID=36387857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101192993A Expired - Fee Related CN100399295C (zh) | 2004-11-04 | 2005-11-03 | 管理阵列冗余数据的方法和设备 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7308598B2 (zh) |
CN (1) | CN100399295C (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006185569A (ja) * | 2004-12-01 | 2006-07-13 | Toshiba Corp | 半導体記憶装置 |
US7373573B2 (en) * | 2005-06-06 | 2008-05-13 | International Business Machines Corporation | Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing |
KR100907000B1 (ko) * | 2007-06-11 | 2009-07-08 | 주식회사 하이닉스반도체 | 리던던시 회로 |
US8112681B2 (en) * | 2008-01-29 | 2012-02-07 | Arm Limited | Method and apparatus for handling fuse data for repairing faulty elements within an IC |
US7839707B2 (en) * | 2008-09-09 | 2010-11-23 | Vitesse Semiconductor Corporation | Fuses for memory repair |
US8194489B2 (en) * | 2010-01-21 | 2012-06-05 | International Business Machines Corporation | Paired programmable fuses |
US8982655B1 (en) | 2013-08-21 | 2015-03-17 | Via Technologies, Inc. | Apparatus and method for compression and decompression of microprocessor configuration data |
US9348690B2 (en) | 2013-08-21 | 2016-05-24 | Via Alliance Semiconductor Co., Ltd. | Correctable configuration data compression and decompression system |
US9223715B2 (en) | 2013-08-21 | 2015-12-29 | Via Alliance Semiconductor Co., Ltd. | Microprocessor mechanism for decompression of cache correction data |
US8879345B1 (en) | 2013-08-21 | 2014-11-04 | Via Technologies, Inc. | Microprocessor mechanism for decompression of fuse correction data |
US9665490B2 (en) | 2014-05-22 | 2017-05-30 | Via Alliance Semiconductor Co., Ltd. | Apparatus and method for repairing cache arrays in a multi-core microprocessor |
US9395802B2 (en) | 2014-05-22 | 2016-07-19 | Via Alliance Semiconductor Co., Ltd. | Multi-core data array power gating restoral mechanism |
US9606933B2 (en) | 2014-05-22 | 2017-03-28 | Via Alliance Semiconductor Co., Ltd. | Multi-core apparatus and method for restoring data arrays following a power gating event |
US9524241B2 (en) | 2014-05-22 | 2016-12-20 | Via Alliance Semiconductor Co., Ltd. | Multi-core microprocessor power gating cache restoral mechanism |
US20220229961A1 (en) * | 2021-01-18 | 2022-07-21 | Texas Instruments Incorporated | Systems and Methods for Programming Electrical Fuse |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU435552A1 (ru) * | 1972-11-24 | 1974-07-05 | Устройство для сокращения избыточности информации | |
US6314541B1 (en) * | 1996-05-31 | 2001-11-06 | Siemens Aktiengesellschaft | Method for computer-aided signaling in an automatic repeat request procedure |
CN1421868A (zh) * | 2001-11-29 | 2003-06-04 | 富士通株式会社 | 具有测试压缩功能的存储电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950004623B1 (ko) | 1992-12-07 | 1995-05-03 | 삼성전자주식회사 | 리던던시 효율이 향상되는 반도체 메모리 장치 |
US5706292A (en) | 1996-04-25 | 1998-01-06 | Micron Technology, Inc. | Layout for a semiconductor memory device having redundant elements |
US6005813A (en) | 1997-11-12 | 1999-12-21 | Micron Technology, Inc. | Device and method for repairing a semiconductor memory |
WO2004075311A1 (ja) * | 1998-10-02 | 2004-09-02 | Sanken Electric Co., Ltd. | ホール効果素子を有する半導体装置 |
US6141779A (en) | 1998-10-19 | 2000-10-31 | Hewlett-Packard Company | Method for automatically programming a redundancy map for a redundant circuit |
US6651202B1 (en) | 1999-01-26 | 2003-11-18 | Lsi Logic Corporation | Built-in self repair circuitry utilizing permanent record of defects |
KR100374636B1 (ko) | 2000-10-18 | 2003-03-04 | 삼성전자주식회사 | 결함 테스트 및 분석 회로를 구비하는 반도체 장치 및 결함 분석 방법 |
JP2003036690A (ja) | 2001-07-23 | 2003-02-07 | Toshiba Corp | 半導体記憶装置及びそのテスト方法 |
US7174486B2 (en) * | 2002-11-22 | 2007-02-06 | International Business Machines Corporation | Automation of fuse compression for an ASIC design system |
US6747481B1 (en) | 2002-11-22 | 2004-06-08 | Texas Instruments Incorporated | Adaptive algorithm for electrical fuse programming |
US7053470B1 (en) | 2005-02-19 | 2006-05-30 | Azul Systems, Inc. | Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information |
US7373573B2 (en) | 2005-06-06 | 2008-05-13 | International Business Machines Corporation | Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing |
-
2004
- 2004-11-04 US US10/981,156 patent/US7308598B2/en not_active Expired - Fee Related
-
2005
- 2005-11-03 CN CNB2005101192993A patent/CN100399295C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU435552A1 (ru) * | 1972-11-24 | 1974-07-05 | Устройство для сокращения избыточности информации | |
US6314541B1 (en) * | 1996-05-31 | 2001-11-06 | Siemens Aktiengesellschaft | Method for computer-aided signaling in an automatic repeat request procedure |
CN1421868A (zh) * | 2001-11-29 | 2003-06-04 | 富士通株式会社 | 具有测试压缩功能的存储电路 |
Also Published As
Publication number | Publication date |
---|---|
US7308598B2 (en) | 2007-12-11 |
CN1790291A (zh) | 2006-06-21 |
US20060107093A1 (en) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100399295C (zh) | 管理阵列冗余数据的方法和设备 | |
US7373573B2 (en) | Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing | |
US7228468B2 (en) | Method and apparatus of build-in self-diagnosis and repair in a memory with syndrome identification | |
TW561490B (en) | Methods and apparatus for storing memory test information | |
CN1914598B (zh) | 半导体装置和用于启动该半导体装置的处理方法 | |
CN101369453B (zh) | 闪存存储器设备和控制闪存存储器设备的方法 | |
CN104464819A (zh) | 自修复器件 | |
CN104183270A (zh) | 配置数据的处理装置及方法 | |
TW559824B (en) | System and method for assured built in self repair of memories | |
CN109165115A (zh) | 一种增强flash存储器可靠性的方法 | |
US7644323B2 (en) | Method and apparatus of build-in self-diagnosis and repair in a memory with syndrome identification | |
US20180074703A1 (en) | Index management in a flash memory | |
US6584014B2 (en) | Nonvolatile storage system | |
US7430694B2 (en) | Memory BISR architecture for a slice | |
CN100412893C (zh) | 存储卡 | |
US20140369143A1 (en) | Apparatuses and methods for mapping memory addresses to redundant memory | |
KR20030085466A (ko) | 반도체 집적 회로 장치 | |
CN103310849A (zh) | 测试电路、存储器系统以及存储器系统的测试方法 | |
CN104183271B (zh) | 配置数据的处理装置及方法 | |
JP2001043698A (ja) | 内蔵メモリアレイの自己検査回路および自己検査方法 | |
CN111368498B (zh) | 一种分布式sram失效分析方法及系统 | |
CN113409849A (zh) | 一种降低编程功耗的方法、装置、存储介质和终端 | |
US20030046620A1 (en) | Method of testing cache memory | |
CN100568395C (zh) | 非易失性存储器和通过附加修改的空存储单元加速测试地址解码器的方法 | |
KR20110010381A (ko) | 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080702 Termination date: 20181103 |