CN111368498B - 一种分布式sram失效分析方法及系统 - Google Patents
一种分布式sram失效分析方法及系统 Download PDFInfo
- Publication number
- CN111368498B CN111368498B CN201811601294.8A CN201811601294A CN111368498B CN 111368498 B CN111368498 B CN 111368498B CN 201811601294 A CN201811601294 A CN 201811601294A CN 111368498 B CN111368498 B CN 111368498B
- Authority
- CN
- China
- Prior art keywords
- data
- failure
- analysis result
- distributed
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及一种分布式SRAM失效分析方法及其系统。一种分布式SRAM失效分析方法,该方法包括以下步骤:A、获取SRAM测试数据结果作为原始数据并对其进行失效分析,得到失效分析结果数据;B、对分析结果数据按预设的二进制编码规则进行二进制编码压缩,并将压缩后的分析结果数据注入分布式数据库中;C、从分布式数据库中提取要进行展示的分析结果数据,根据预设的二进制解码规则对提取的数据进行解码,根据绘制时的分辨率要求,对解码后的分析结果数据按预设的数据采样规则进行采样后,在前端绘制展示。本发明能有效压缩一片Wafer原有的占用空间,提高SRAM失效分析的效率。
Description
技术领域
本发明是关于半导体设计和生产领域,特别涉及一种分布式SRAM失效分析方法及系统。
背景技术
SRAM广泛地被大部分晶圆代工厂主要使用,用来作为全新引入工艺的工艺调试以及已经投入实际使用的工艺监控。利用SRAM的可寻址性,可以比较容易地对失效点进行定位,并通过原子力显微镜探针(AFP)、扫描电镜(SEM)等物理失效分析手段来确认,分析失效原因,定位到产生失效的工艺步骤并进行改进。
随着芯片集成度的不断提高,集成电路的特征尺寸以指数级的速度不断缩小。静态随机存储器(Static Random Access Memories)的测试与失效分析占据着越来越重要的位置。一方面,由于SRAM其高速与低功耗的特点,在集成电路制造与设计进入超大规模后,被越来越多地用于各类数字逻辑产品的缓冲,占据了越来越多的芯片面积。另一方面,对于业界大多数的晶圆代工厂(Foundary)来说,SRAM是一种用以作为全新研发的新工艺调试(process tunning)的测试媒介(test vehicle),或者是作为已经投入实际使用的工艺的工艺监控(process monitor)。例如Intel,其每一代新制程技术的开发与验证都是在一颗基于SRAM的被称为"X-chip"的芯片上完成的。SRAM相比其他电路,在满足制程监控,以及逼近工艺与设计规则的极限方面具有独一无二的优势:SRAM的可寻址性使得从大面积中隔离与分析单个失效点成为可能,再加上SRAM覆盖面积大,等同于增加了检出失效的几率。
随着SRAM的容量越来越大,在制造过程中产生的测试数据,也在飞速增长。以某先进工艺节点为例,针对一个测试电压,其一个Die的测试数据达到5G左右,一片wafer上的数据达到5*150=750G,实际制造中以5个测试电压为例,一片wafer上的数据达到750G*5=3750G。由于在制造过程中会有许多批次,每个批次又会有10-25片wafer,同时可能会对多个生成季度的测试数据做备份。
需要存储和备份的数据量将达到PB级别。由于一片wafer上的数据量达到750G,利用常用的分析技术分析其中的失效情况,其处理时间将超过24小时。分析时间太长大大制约的工程师及时发现制造中的问题。此外,由于一片wafer上有大约10亿个像素点,目前的渲染技术,需要用户等待几分钟的时间给工程师的分析也带来诸多不便。
发明内容
本发明的主要目的在于克服现有技术中的不足,
本发明的目的在于提供一种分布式SRAM失效分析方法,,能有效压缩一片wafer原有的空间占用,并有效减少从数据加载到完成渲染所需时间,并且该方法采用了分布式数据库技术,解决了海量SRAM测试数据的存储和备份问题,并采用二进制编码方式,大大压缩了数据的存储空间。
本发明的目的还在于提供一种分布式SRAM失效分析系统,该系统用于实现上述分布式SRAM失效分析方法。
为了实现上述的目的,本发明公开了一种用于分布式SRAM失效分析的数据压缩方法,对原始SRAM测试数据进行失效分析得到分析结果数据,对于分析结果数据进行压缩处理,具体包括:
一种分布式SRAM失效分析方法,具体包括以下步骤:
A、获取SRAM测试数据结果作为原始数据并对其进行失效分析,得到失效分析结果数据;
B、对分析结果数据按预设的二进制编码规则进行二进制编码压缩,并将压缩后的分析结果数据注入分布式数据库中;
C、从分布式数据库中提取要进行展示的分析结果数据,根据预设的二进制解码规则对提取的数据进行解码,根据绘制时的分辨率要求,对解码后的分析结果数据按预设的数据采样规则进行采样后,在前端绘制展示;
其中,采样包括选取数据及对被选取的数据进行拼接。
作为优选,所述预设的二进制编码规则为:分析结果数据中每一个点对应为二进制数据中一个bit,失效点对应的bit设置为1,反之为0。
作为优选,所述预设的数据采样规则为:若待采样的数据中有一个是失效点,则采样该失效点。
作为优选,步骤A中,对原始数据进行失效分析的方法是:通过遍历方式的模式匹配算法对原始数据中的失效单元进行分类,识别出失效单元的失效模式。
作为优选,SRAM的数据分为三个层级:Block、Die和Wafer,其中,每个Die划分为若干Block,每片Wafer划分为若干Die,其特征在于,步骤B中,压缩后注入分布式数据库的分析结果数据包括:Block层面的数据、Die层面的数据和Wafer层面的数据;
所述Block层面的数据即指二进制编码后的分析结果数据;
所述Die层面的数据是指:预设绘制Die层面分析结果数据时的分辨率要求,先对分析结果数据进行采样,然后再对采样后的分析结果数据进行二进制编码,得到二进制编码后的分析结果数据;
所述Wafer层面的数据是指:预设绘制Wafer层面分析结果数据时的分辨率要求,先对分析结果数据进行采样,然后再对采样后的分析结果数据进行二进制编码,得到二进制编码后的分析结果数据。
作为优选,步骤C中从分布式数据库中提取压缩数据的方式为:通过指定wafer,然后根据die坐标、block坐标和测试电压,按需提取分布式存储的block数据。
作为优选,所述分布式数据库采用分布式Cassandra数据库。
本发明还公开了一种分布式SRAM失效分析系统,该系统用于实现上述分布式SRAM失效分析方法。
作为优选,所述分布式SRAM失效分析系统包括服务器端和客户端,服务器端用于完成数据提取、失效分析和缩放,客户端用于完成图形渲染;且服务器端和客户端都能与分布式数据库进行交互。
作为优选,客户端采用web技术搭建,通过浏览器与分布式数据库中的数据进行交互,客户端与服务端之间通过B/S模式进行交互。
与现有技术相比,本发明的分布式SRAM失效分析方法,对SRAM的失效分析结果数据采用二进制压缩和采样压缩处理,具有以下优势:1)平均压缩率达到30%,节省了大量存储空间;2)减少了传输负载,大大提高渲染效率,实现了秒级对wafer的渲染;3)提高了数据库的读取性能,大大减少了系统对数据的读取时间,进一步提高了数据分析模块的性能。并且,由于采用了分布式数据库,该技术很好地解决了海量SRAM测试数据的存储和备份问题。
附图说明
图1为本发明进行数据压缩的示意图。
图2为本发明中Die层面的压缩示意图。
图3为本发明中Wafer层面的压缩示意图。
图4为分布式SRAM失效分析方法的系统架构图。
图5为SRAM测试数据的层级示意图。
图6为在一个单节点的cassandra数据库模拟的数据磁盘占用情况。
图7为在一个单节点的cassandra数据库模拟的数据磁盘占用情况。
图8为数据采样绘制示意图。
图9为Block层面数据显示效果示意图。
图10为Wafer层面数据显示效果示意图。
图11为Die层面数据显示效果示意图。
具体实施方式
如图5所示,SRAM的数据分为三个层级:Block、Die和Wafer,每个Die划分为若干Block,每片Wafer划分为若干Die,其中的Voltage是指测试电压。
本发明公开了一种分布式SRAM失效分析方法,该方法具体包括下述步骤:
A、获取SRAM测试数据结果作为原始数据并对其进行失效分析,得到失效分析结果数据;
B、对分析结果数据按预设的二进制编码规则进行二进制编码压缩,并将压缩后的分析结果数据注入分布式数据库中;
C、从分布式数据库中提取要进行展示的分析结果数据,根据预设的二进制解码规则对提取的数据进行解码,根据绘制时的分辨率要求,对解码后的分析结果数据按预设的数据采样规则进行采样后,在前端绘制展示;
其中,采样包括选取数据及对被选取的数据进行拼接。
如图4所示,步骤A可分为两步实现:1)将SRAM数据解析成block数据片段,注入分布式数据库中,
作为原始数据;2)从分布式数据库中提取出原始数据,进行失效分析,得到失效分析后的分析结果数据。
对原始数据进行失效分析的方法为:将一片wafer上的数据按die进行划分,并将不同的识别任务分布到集群中的不同CPU Core上执行,通过分类器对block中的失效单元进行分类,实现在Spark分布式计算框架上对Sbit、DBR、DBC、TriBit、Qbit、Adjust bit、SBL、TBL、MBL、SWL、TWL、MWL等失效类别的识别。例如,于实施例中可以通过Java实现遍历方式的Pattern matching算法,对Block中的失效单元进行分类。
步骤B中所述的二进制编码压缩的具体实现方法如下:
对分析结果数据进行二进制方式编码,得到二进制编码后的分析结果数据,即Block层面的数据,然后存储至分布式数据库中;
预设绘制Die层面分析结果数据时的分辨率要求,先对分析结果数据进行采样,然后再对采样后的分析结果数据进行二进制方式编码,得到的二进制编码后的分析结果数据,即Die层面的数据,然后存储在至分布式数据库中;
预设绘制Wafer层面分析结果数据时的分辨率要求,先对分析结果数据进行采样,然后再对采样后的分析结果数据进行二进制方式编码,得到的二进制编码后的分析结果数据,即Wafer层面的数据,然后存储在至分布式数据库中。
通过存储预采样的Die层面和Wafer层面的数据,当需要提取Die层面或者Wafer层面的数据进行绘制时:若绘制要求的分辨率即为预设的分辨率,则可在解码后直接用于绘制,节省了进行采样的时间;若绘制要求的分辨率低于预设的分辨率,则可在解码后,根据需求进行再次采样,同样能节省采样时间,因为无需从原始的分析结果数据进行采样,而是直接在预采样后的分析结果数据下进行采样。
其中,二进制方式编码是指:分析结果数据中每一个点对应为二进制数据中一个bit,如果一个测试单元失效,那么对应的bit设置为1,反之为0。
步骤C中从分布式数据库中进行数据提取的方法是:通过指定wafer,然后根据die坐标、block坐标和测试电压,按需从分布式数据库中提取block数据,即通过wafer的ID、die的坐标、block的坐标和测试电压,能确定一个bit的测试结果。
数据展示由wafer,die,block三个不同的展示分辨率构成。wafer级别,分辨率最低,用户可以看到wafer上哪些位置存在失效测试单元;die级别,分辨率较高,用户可以看到一个die中哪些位置存在失效单元,并且可以看到失效单元的聚合特性;在block级别,分辨率最高,用户可以通过缩放,遍历到每一个失效单元点。
由于分布式数据库中存储的是经过二进制编码后的分析结果,因此,对于从分布式数据库中提取的数据,需要经过解码后才能进行操作。
所述采样包括:对数据进行采样处理和对经过采样处理得到的数据进行拼接处理。其中,对数据进行采样处理是指:若待采样的数据中有一个是失效点,则采样该失效点。
本申请中的分布式数据库采用分布式Cassandra数据库,该分布式的Cassandra数据库高效的写入性能,以及支持接入Spark,为快速高效的数据分析,提供了数据层的实现,很好地解决了海量SRAM测试数据的存储和备份问题。
下面的实施例可以使本专业的专业技术人员更全面地理解本发明,但不以任何方式限制本发明。
实施例1
采用图1中所示工艺的SRAM数据,对用于分布式SRAM失效分析的数据压缩方法进行具体说明:
1)压缩存储:
数据库中存储有Block层面的数据、Die层面的数据和Wafer层面的数据。
Block层面的数据解码后,每个Block的分辨率为1024×1024;Die层面的数据解码后,每个Block的分辨率为128×128;Wafer层面的数据解码后,每个Block的分辨率为16×16。
对于采样中的对采样后的数据进行拼接处理,可参考图1中Wafer层面的数据压缩过程:对分析结果数据进行采样,使每个Block的分辨率压缩至4×4,然后将相邻的4×4个Block进行拼接,得到Jointed Block,使每个Block(Jointed Block)的分辨率为16×16。
2)采样绘制:
绘制Block时,直接提供分辨率为1024×1024的图像。只需取出分布式数据库中,Block层面的数据中对应的Block,解码后就可用于绘制。
绘制Die时,每个Die被划分为256(16×16)个Block,每个Block原始分辨率为1024×1024,这远远超过绘制Die所需要的精度,同时造成了绘制性能的降低。就算是采用分布式数据库中Die层面的数据,仍然超过绘制Die所需要的精度。如图2所示,取出分布式数据库中,Die层面的数据中对应的Die进行解码,每个Block的分辨率为128×128;这里我们对解码后的数据采取进一步采样缩图,使每个Block的分辨率至32×32,此时,最大能提供分辨率为512×512的Die的图像。
绘制Wafer时,对单个Block分辨率的要求进一步降低,而一个Die划分为256个Block显得过于多了,这造成了绘制Wafer时需要索引的数据记录数量过大,带来性能降低。就算是采用分布式数据库中Wafer层面的数据,仍然超过绘制Wafer所需要的精度。如图3所示,取出分布式数据库中,Wafer层面的数据中对应的Wafer进行解码,每个Block(JointedBlock)的分辨率为16×16;这里我们对解码后的数据采取进一步采样缩图,使每个Block(Jointed Block)的分辨率至4×4,此时,每个Die由16个Block(Jointed Block)组成,在绘制时最大能提供分辨率为64×64的Die的图像。
实施例2SRAM测试
按照原始Block的定义:每个Die包含16×16个Block,每个Block1024×1024;在Wafer这一级,一片Wafer假设拥有84个Die,则包含的Block记录数量达到了:84×256×14=301056。这里所乘的14是指测试电压Voltage。
在为每个线程划分任务时,需要得到对应的所有的Fail Type,在Die一级,只需要遍历3584条记录,而到了Wafer这一级,这个数字达到了301056,这导致取这部分数据的耗时大幅提升。实测Wafer一级获取所有Fail Type耗时达到1500ms,占据了后台处理总耗时的70%以上。
在wafer这一级,将原始的16(4×4)个Block(原始分辨率为1024×1024,存储时压缩至4×4)拼接在一起,得到一个新的Jointed Block,其分辨率为16×16,那么每片Wafer包含的Jointed Block记录数量为:84×256×14/16=18816。对比测试的结果如下表1、表2所示。
表1获取die_x所有取值统计表
表2获取Fail Type所有取值统计表
Fail Type与die_x从Jointed Block表中取,坐标点数据从原始Block表中取。下表3至表4即为具体的Wafer绘制耗时测试数据。
表3 Web端(i5 6200U低压双核四线程@2.3GHz)测试数据表
后台总耗时 | 请求总耗时 | 页面加载 | |
1 | 655ms | 1.69s | 4.32s |
2 | 588ms | 1.56s | 4.45s |
3 | 613ms | 1.51s | 4.14s |
4 | 638ms | 1.77s | 4.26s |
5 | 597ms | 1.58s | 4.08s |
均值 | 618ms | 1.62s | 4.25s |
表4 Web端(i7 8700k标压六核十二线程@3.7GHz)测试数据表
后台总耗时 | 请求总耗时 | 页面加载 | |
1 | 634ms | 1.00s | 2.77s |
2 | 527ms | 821ms | 2.37s |
3 | 544ms | 988ms | 2.56s |
4 | 552ms | 903ms | 2.53s |
5 | 604ms | 978ms | 2.68s |
均值 |
所有数据均从Jointed Block表中获取,下表5至表6即为具体的Wafer绘制耗时测试数据,该测试的数据量没有问题,能用于查看性能表现。
表5 Web端(i5 6200U低压双核四线程@2.3GHz)测试数据表
后台总耗时 | 请求总耗时 | 页面加载 | |
1 | 144ms | 1.01s | 2.92s |
2 | 126ms | 942ms | 3.31s |
3 | 128ms | 999ms | 3.05s |
4 | 173ms | 1.05s | 3.06s |
5 | 131ms | 958ms | 2.97s |
均值 | 140ms | 992ms | 3.06s |
表6 Web端(i7 8700k标压六核十二线程@3.7GHz)测试数据表
后台总耗时 | 请求总耗时 | 页面加载 | |
1 | 156ms | 343ms | 1.52s |
2 | 150ms | 405ms | 1.55s |
3 | 178ms | 330ms | 1.70s |
4 | 167ms | 343ms | 1.56s |
5 | 134ms | 300ms | 1.57s |
均值 | 157ms | 344ms | 1.58s |
下表7至表8即为具体的Die绘制耗时测试数据。
表7 Web端(i5 6200U低压双核四线程@2.3GHz)测试数据表
后台总耗时 | 请求总耗时 | 页面加载 | |
1 | 137ms | 1.14s | 5.56s |
2 | 121ms | 1.24s | 5.70s |
3 | 124ms | 1.12s | 4.96s |
4 | 133ms | 1.18s | 5.02s |
5 | 132ms | 1.20s | 4.92s |
均值 | 129ms | 1.18s | 5.23s |
表8 Web端(i7 8700k标压六核十二线程@3.7GHz)测试数据表
下表11至表12即为具体的Die绘制耗时测试数据。
表11 Web端(i5 6200U低压双核四线程@2.3GHz)测试数据表
后台总耗时 | 请求总耗时 | 页面加载 | |
1 | 46ms | 657ms | 2.30s |
2 | 41ms | 773ms | 2.10s |
3 | 43ms | 740ms | 2.33s |
4 | 45ms | 708ms | 2.01s |
5 | 74ms | 757ms | 2.20s |
均值 | 50ms | 727ms | 2.19s |
表12 Web端(i7 8700k标压六核十二线程@3.7GHz)测试数据表
后台总耗时 | 请求总耗时 | 页面加载 | |
1 | 37ms | 251ms | 1.34s |
2 | 36ms | 312ms | 1.33s |
3 | 35ms | 239ms | 1.37s |
4 | 35ms | 355ms | 1.20s |
5 | 40ms | 237ms | 1.17s |
均值 | 37ms | 279ms | 1.28s |
实施例3存储空间的模拟及模拟
存储空间预估:一个block最多需要128K的存储空间,一个die为32MB。在二进制编码基础上,再对二进制数据进行压缩,可以进一步缩小每个die的存储空间。数据分析完成之后,一个die可能有10多种失效类型,未压缩的存储空间会有10*32M的,但分析结果数据较为稀疏,且呈现比较明显的分布特征,所以压缩后,空间站占用原小于这个值。根据实际实验所得,不考虑分析结果的分布特征,那么压缩后的存储空间也不会超过2*32M。根据实际模拟,我们所构建的测试数据,失效率在50%时,空间占用会显著增加,一个die的原始数据和分析数据总占用在33MB左右,而失效率低于40%时,空间占用远小于这个值。
模拟内容:解析一片wafer的原始测试数据,并将其注入到数据库中。
模拟数据规模:采用失效率为50%左右的测试数据以及其分析结果数据进行测试。原始待解析的文件为每个byte指示每个测试单元失效情况的二进制文件,一个die一个文件,大小为256MB,总共72个die。
模拟环境:一台常规配置级别的服务器(64核cpu,128GB内存,5年前10W左右购入)构成的单节点cassandra数据库。
模拟结果:耗时25574ms,数据在数据库中总共占用683.62MB;这批数据对应的分析数据注入到数据库中后,磁盘占用为865.87MB;由于模拟数据采用了每一个die均为50%失效率的wafer,实际情况下,空间占用会远小于这个值。具体可参考图6、图7,一个单节点的cassandra数据库模拟的数据磁盘占用情况。
实施例4分析模块性能预估
对原始数据进行失效分析时,通过Java实现遍历方式的Pattern matching算法,对1024X 1024的block中的失效单元进行分类,能够识别Sbit、DBR、DBC、TriBit、Qbit、Adjust bit、SBL、TBL、MBL、SWL、TWL和MWL。
在一个cpu主频为3.7Ghz的PC进行测试,每个block的分析时间统计如下表13。
表13每个block的分析时间
失效率 | 10% | 20% | 30% | 40% | 50% |
时间(ms) | 151 | 159 | 163 | 164 | 178 |
因此在单线程下,一片64个die的wafer的分析时间不到48小时,如果采用48线程并发,能够将时间缩短到1个多小时。考虑到14个测试电压,分析时间能缩短到20小时以内。
实施例5数据渲染模拟实验
一个die可以看成16384X16384这样的bitmap,而在显示数据分布时,绘制到显示器中的bitmap一般不会超过1024X1024这个物理分辨率。因此,如图8所示,将数据交给图像渲染引擎时,可以将可能重复渲染到物理分辨率上同一个像素点的数据合并,即所述的采样,以减少图形渲染引擎的性能。
模拟数据:考虑到渲染压力与失效数目成正相关,所以使用失效率为50%的测试数据进行测试。
模拟平台:Server端硬件配置为标压8核16线程CPU(i7 8700k)@3.7Ghz,16GB内存的PC;Browser端硬件配置为标压8核16线程CPU(i7 8700k)@3.7Ghz,16GB内存的PC、低压双核4线程CPU(i5 6200U)@2.3Ghz,8GB内存的laptop。
模拟结果:下表14即为测试从数据加载到完成渲染所需的时间,含Server索引处理数据的时间。图9至图11为显示效果示意图。
表14测试从数据加载到完成渲染所需的时间
由上可知,本发明使用并发充分利用多核cpu的性能,必要时可以接入spark分布式计算框架来利用多机性能,能实现:一片wafer的测试数据解析时间可以降低到1个小时以下;在100ms以下完成显示数据的采样与缩放;将一片wafer,14个测试电压的分析时间缩短到20小时以内。本发明使用cassandra数据库管理数据,能实现:出色的索引特定数据的性能;在高并发数据写入时,保证出色的写入性能;一片wafer原有的16GB空间占用缩小到平均低于1GB的空间占用(包括分析数据)。
最后,需要注意的是,以上列举的仅是本发明的具体实施例。显然,本发明不限于以上实施例,还可以有很多变形。本领域的普通技术人员能从本发明公开的内容中直接导出或联想到的所有变形,均应认为是本发明的保护范围。
Claims (9)
1.一种分布式SRAM失效分析方法,其特征在于,具体包括以下步骤:
A、获取SRAM测试数据结果作为原始数据并对其进行失效分析,将不同失效类型的识别任务分布执行,得到失效分析结果数据;
B、对分析结果数据按预设的二进制编码规则进行二进制编码压缩,并将压缩后的分析结果数据注入分布式数据库中;
C、从分布式数据库中提取要进行展示的分析结果数据,根据预设的二进制解码规则对提取的数据进行解码,根据绘制时的分辨率要求,对解码后的分析结果数据按预设的数据采样规则进行采样后,在前端绘制展示;其中,采样包括选取数据及对被选取的数据进行拼接;
SRAM的数据分为三个层级:Block、Die和Wafer,其中,每个Die划分为若干Block,每片Wafer划分为若干Die;
步骤A中的原始数据为Block数据片段;
步骤B中,压缩后注入分布式数据库的分析结果数据包括:Block层面的数据、Die层面的数据和Wafer层面的数据;
所述Block层面的数据即指二进制编码后的分析结果数据;
所述Die层面的数据是指:预设绘制Die层面分析结果数据时的分辨率要求,先对分析结果数据进行采样,然后再对采样后的分析结果数据进行二进制编码,得到二进制编码后的分析结果数据;
所述Wafer层面的数据是指:预设绘制Wafer层面分析结果数据时的分辨率要求,先对分析结果数据进行采样,然后再对采样后的分析结果数据进行二进制编码,得到二进制编码后的分析结果数据。
2.根据权利要求1所述的一种分布式SRAM失效分析方法,其特征在于,所述预设的二进制编码规则为:分析结果数据中每一个点对应为二进制数据中一个bit,失效点对应的bit设置为1,反之为0。
3.根据权利要求1所述的一种分布式SRAM失效分析方法,其特征在于,所述预设的数据采样规则为:若待采样的数据中有一个是失效点,则采样该失效点。
4.根据权利要求1所述的一种分布式SRAM失效分析方法,其特征在于,步骤A中,对原始数据进行失效分析的方法是:通过遍历方式的模式匹配算法对原始数据中的失效单元进行分类,识别出失效单元的失效模式。
5.根据权利要求1所述的一种分布式SRAM失效分析方法,其特征在于,步骤C中从分布式数据库中提取压缩数据的方式为:通过指定wafer,然后根据die坐标、block坐标和测试电压,按需提取分布式存储的block数据。
6.根据权利要求1所述的一种分布式SRAM失效分析方法,其特征在于,所述分布式数据库采用分布式Cassandra数据库。
7.一种分布式SRAM失效分析系统,其特征在于,用于实现权利要求1至6任意一项所述的分布式SRAM失效分析方法。
8.根据权利要求7所述的一种分布式SRAM失效分析系统,其特征在于,所述分布式SRAM失效分析系统包括服务器端和客户端,服务器端用于完成数据提取、失效分析和缩放,客户端用于完成图形渲染;
且服务器端和客户端都能与分布式数据库进行交互。
9.根据权利要求8所述的一种分布式SRAM失效分析系统,其特征在于,客户端采用web技术搭建,通过浏览器与分布式数据库中的数据进行交互,客户端与服务端之间通过B/S模式进行交互。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811601294.8A CN111368498B (zh) | 2018-12-26 | 2018-12-26 | 一种分布式sram失效分析方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811601294.8A CN111368498B (zh) | 2018-12-26 | 2018-12-26 | 一种分布式sram失效分析方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111368498A CN111368498A (zh) | 2020-07-03 |
CN111368498B true CN111368498B (zh) | 2023-07-28 |
Family
ID=71208566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811601294.8A Active CN111368498B (zh) | 2018-12-26 | 2018-12-26 | 一种分布式sram失效分析方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111368498B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116486879B (zh) * | 2023-06-19 | 2023-11-03 | 全芯智造技术有限公司 | 失效分析方法及装置、可读存储介质、终端 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1320823A (zh) * | 2000-04-08 | 2001-11-07 | 株式会社鼎新 | 半导体测试系统的数据失效存储压缩 |
JP2009163790A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | オンチップ不良情報解析装置及びオンチップ不良情報解析方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101415193B (zh) * | 2008-11-17 | 2010-06-09 | 武汉虹信通信技术有限责任公司 | 路测系统使用波形图评估移动无线网络语音质量的一种方法 |
CN101908382B (zh) * | 2009-06-04 | 2012-12-12 | 中芯国际集成电路制造(上海)有限公司 | 芯片失效的数据分类分析方法及其装置 |
CN103957398B (zh) * | 2014-04-14 | 2016-01-06 | 北京视博云科技有限公司 | 一种立体图像的采样、编码及解码方法及装置 |
CN105868427B (zh) * | 2015-01-20 | 2019-12-20 | 复旦大学 | 一种采用自适应网格划分和滑动窗口技术快速计算sram失效概率的方法 |
CN106353668B (zh) * | 2016-07-06 | 2020-03-17 | 芯海科技(深圳)股份有限公司 | 一种在Strip Test测试工艺的MAP数据压缩/恢复方法和系统 |
-
2018
- 2018-12-26 CN CN201811601294.8A patent/CN111368498B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1320823A (zh) * | 2000-04-08 | 2001-11-07 | 株式会社鼎新 | 半导体测试系统的数据失效存储压缩 |
JP2009163790A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | オンチップ不良情報解析装置及びオンチップ不良情報解析方法 |
Non-Patent Citations (1)
Title |
---|
基于GPU加速的超精简型编码数据库系统;骆歆远;陈刚;伍赛;;计算机研究与发展(第02期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN111368498A (zh) | 2020-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100399295C (zh) | 管理阵列冗余数据的方法和设备 | |
Jeong et al. | A fast built-in redundancy analysis for memories with optimal repair rate using a line-based search tree | |
US10698697B2 (en) | Adaptive routing to avoid non-repairable memory and logic defects on automata processor | |
CN108021650A (zh) | 一种时序数据的高效存储和读取系统 | |
CN112666451B (zh) | 一种集成电路扫描测试向量生成方法 | |
US20220122237A1 (en) | Image processing method and related device | |
Ibing et al. | Octree transformer: Autoregressive 3d shape generation on hierarchically structured sequences | |
CN111368498B (zh) | 一种分布式sram失效分析方法及系统 | |
CN106201774B (zh) | 一种nand flash存储芯片数据存储结构分析方法 | |
CN115622569B (zh) | 基于字典压缩算法的数字波形压缩方法、装置和设备 | |
CN117081602A (zh) | 基于区块链的资金结算数据优化处理方法 | |
CN111695330A (zh) | 生成表格的方法、装置、电子设备及计算机可读存储介质 | |
CN105830160A (zh) | 用于将经屏蔽数据写入到缓冲器的设备及方法 | |
CN116414312A (zh) | 一种芯片大数据量失败地址存储的方法 | |
CN114466082B (zh) | 数据压缩、数据解压方法、系统及人工智能ai芯片 | |
Cho et al. | An efficient BIRA utilizing characteristics of spare pivot faults | |
CN116228691A (zh) | 基于新型宽度类激活图的弱监督病理组织图像分割方法及装置 | |
US20210350580A1 (en) | Pattern-Based Image Data Compression | |
DE102004002219A1 (de) | Unterstütztes Speichersystem | |
CN115052160A (zh) | 基于云数据自动下载的图像编码方法、装置及电子设备 | |
Wenyu et al. | High-performance, very low power content-based search engine | |
Insinga et al. | Density-oriented diagnostic data compression strategy for characterization of embedded memories in Automotive Systems-on-Chip | |
JP2015118455A (ja) | 行列圧縮装置、制御方法、及びプログラム | |
Li et al. | Development and Application of Response Curve Library for Asymmetric Fault Recovery Process of Intermittent Power Generation Equipment | |
CN115828807B (zh) | 一种基于存储单位识别的网表约简方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant after: Hangzhou Guangli Microelectronics Co.,Ltd. Address before: Room A407, Neusoft venture building, 99 Huaxing Road, Xihu District, Hangzhou City, Zhejiang Province, 310012 Applicant before: Semitronix Corp. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |