CN100375194C - 半导体集成电路器件 - Google Patents
半导体集成电路器件 Download PDFInfo
- Publication number
- CN100375194C CN100375194C CNB2003101187568A CN200310118756A CN100375194C CN 100375194 C CN100375194 C CN 100375194C CN B2003101187568 A CNB2003101187568 A CN B2003101187568A CN 200310118756 A CN200310118756 A CN 200310118756A CN 100375194 C CN100375194 C CN 100375194C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- internal electric
- electric source
- generation circuit
- source generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000012544 monitoring process Methods 0.000 claims description 58
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 101100137463 Bacillus subtilis (strain 168) ppsA gene Proteins 0.000 description 3
- 101100342406 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PRS1 gene Proteins 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 101150056693 pps1 gene Proteins 0.000 description 3
- 101000697700 Homo sapiens Bardet-Biedl syndrome 2 protein Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 101100464927 Bacillus subtilis (strain 168) ppsB gene Proteins 0.000 description 1
- 101000894722 Homo sapiens Bardet-Biedl syndrome 1 protein Proteins 0.000 description 1
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 1
- 101000806601 Homo sapiens V-type proton ATPase catalytic subunit A Proteins 0.000 description 1
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 208000012978 nondisjunction Diseases 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Abstract
本发明提供一种半导体集成电路器件,在同一芯片上布置多个内部电源发生电路,具备共用的监测用焊盘,其中,各内部电源发生电路分别通过开关,至少一部分与共用的监测用焊盘连接;通过开关,能选择性地连接各内部电源发生电路和监测用焊盘。
Description
技术领域
本发明涉及静态随机存取存储器等的半导体集成电路器件。
背景技术
在测试半导体集成电路器件的动作时,需要数量等于所有焊盘(pad)的测试管脚(test pin),管脚越增多则成本越高。在此,现有的半导体集成电路器件的结构,例如像日本特开平9-92787号公报中公开的那样,具备一部分焊盘在测试时共用的共用化电路。
另外,与由外部提供的外部电源分开,使用基于外部电源生成的内部电源的结构的半导体集成电路器件中,为了在检测存储器等时监测内部电源,或者为了从外部强制加电压代替内部电源,而需要外部焊盘。现有的半导体集成电路器件的结构图如图9所示,半导体集成电路器件101的外部焊盘区域102分出了上述内部电源用的外部焊盘108。
但是,用于外部电源输入或用于存储器检测时监测内部电源的外部焊盘108,至少需要被混装的存储器103的内部电源发生电路105的数量。但是,在存储器103的数量多的情况下,监测焊盘108的数量也随之增加。
近年来已经清楚,在1个芯片上混装逻辑电路和多个存储器的被称作系统大规模集成电路的半导体集成电路器件101,如果考虑逻辑电路的管脚,则变成多管脚结构。这样一来,为了减小面积,就必须减少存储器检测所用的外部焊盘的数量。
另外,能够用存储器测试机监测的管脚数量是有限的,所以,在外部焊盘108的数量超过所限制的管脚数量的情况下,存储器检测时需要复杂的调整。为此,存在不能缩短检测时间的问题。另一方面,如上述日本特开平9-92787号公报所公开的半导体集成电路器件那样,具有I/O数量缩减功能的半导体集成电路器件,通常在动作时,在存储器检测时,内部电源电压的特性发生变化,所以不能正确地评价内部电源电压。
发明内容
本发明是鉴于上述问题点提出来的,其目的在于提供一种半导体集成电路器件,即使内部电源发生电路的数量增加,焊盘数量不增加也能实现低成本、小面积。
为了达成上述目的,本发明的半导体集成电路器件,在同一芯片上布置多个内部电源发生电路,具备共用的监测用焊盘,其中,上述各内部电源发生电路分别通过开关,至少一部分与上述共用的监测用焊盘连接;通过上述开关,能选择性地连接上述各内部电源发生电路和上述监测用焊盘。
因此,可以在多个内部电源发生电路中共用用于监测内部电源、或用于从外部强制加电压代替内部电源(电源强制施加)的外部焊盘。这样一来,可以减少外部焊盘,可以减小半导体集成电路器件面积,降低成本。
另外,优选在内部电源发生电路之中发生同一内部电源电压的上述内部电源发生电路,与共用的上述监测用焊盘连接。这样一来,可以减小与外部焊盘连接的晶体管和布线等的负载。
另外,上述内部电源发生电路基于外部电源生成内部电源。
另外,优选所有上述开关能够同时关断,而且能够选择性地导通或关断上述各开关。这样一来,在检测存储器时,可以对分别由内部电源发生电路发生的内部电源进行监测。
另外,优选上述开关是N沟道晶体管或P沟道晶体管。这样一来,通过控制N沟道晶体管或P沟道晶体管的栅极电压,可以从负电源电压的情况到升压电源电压的情况输出内部电源。
另外,优选上述内部电源发生电路能够全部或选择性地成为非激活状态(deactivated state)。这样一来,由外部强制加电源代替内部电源时,被强制施加的内部电源发生电路处于非激活状态,可以防止内部电源发生电路的输出和来自外部的强制施加电压冲突,产生异常电流和贯通电流,其结果可以防止不能施加预期的电压的异常情况。
另外,优选上述内部电源发生电路与驱动控制部连接,上述驱动控制部对将经由外部焊盘输入的电压供给上述内部电源发生电路进行控制。这样一来,可以使由外部强制施加的电源节省功率。另外,可以减少供给电流量。
另外,每个上述内部电源发生电路都具备上述驱动控制部,而且,通过共用的控制信号控制上述驱动控制部和上述开关。
另外,优选在上述内部电源发生电路和上述开关之间具备电压电平变换电路,上述电压电平变换电路使由上述内部电源发生电路发生的内部电源的电压电平发生变化。这样一来,由于可以将负电源电压升压至正电压值,或者可以使升压电源电压降压,所以可以在一个集成电路中形成开关,或者可以容易地输出在衬底为双阱(twin-well)结构时使用的正电源。
附图说明
图1是本发明实施方式1涉及的半导体集成电路器件的结构的方框图。
图2是本发明实施方式1涉及的控制电路的电路图。
图3是本发明实施方式1涉及的半导体集成电路器件的各信号的时序图。
图4是本发明实施方式2涉及的半导体集成电路器件的结构的方框图。
图5是本发明实施方式3涉及的半导体集成电路器件的结构的方框图。
图6是本发明实施方式3涉及的驱动控制部的电路图。
图7是本发明实施方式4涉及的半导体集成电路器件的结构的方框图。
图8是本发明实施方式4的电压电平变换电路的电路图。
图9是现有半导体集成电路器件的结构的方框图。
具体实施方式
(实施方式1)
使用图1说明本发明实施方式1涉及的半导体集成电路器件。半导体集成电路器件1a是系统大规模集成电路,在衬底11上混载作为存储部的存储器3a、3b。
再有,在衬底11上设置着内部电源发生电路5a、5b、5c、5d和开关控制部4a、4b,内部电源发生电路5a、5b、5c、5d基于外部电源生成内部电源供给存储器3a、3b,开关控制部4a、4b控制向外部输出由内部电源发生电路5a、5b、5c、5d发生的内部电源电压。通过开关控制部4a、4b的动作,在通常动作时不向外部输出内部电源电压,在检测存储器时向外部输出内部电源电压,对内部电源电压进行监测。
向存储器3a提供由2个内部电源发生电路5a、5b发生的内部电源电压,向存储器3b提供由2个内部电源发生电路5c、5d发生的内部电源电压。另外,开关控制部4a对向监测焊盘8输出由内部电源发生电路5a、5b发生的内部电源电压进行控制,开关控制部4b对将由内部电源发生电路5c、5d发生的内部电源电压向监测焊盘8输出进行控制。
衬底11的外边缘部是外部焊盘区域2,设置了各种多个焊盘。多个焊盘中包括控制用焊盘7和监测焊盘8。控制焊盘7从外部接受控制信号VSE,传输给开关控制部4a、4b。控制信号VSE是对向监测焊盘8输出内部电源电压进行控制的信号。
开关控制部4a具备控制电路10a、由控制电路10a控制动作的N沟道晶体管6a和P沟道晶体管16a,开关控制部4b具备控制电路10b、由控制电路10b控制动作的N沟道晶体管6b和P沟道晶体管16b。这样,在1个存储器中使用多个内部电源发生电路的情况下,配合所使用的内部电源发生电路的数量来使用作为开关的N沟道晶体管或P沟道晶体管,由此可以容易地控制内部电源发生电路的输出。另外,也可以根据内部电源电压是升压电源电压还是负电源电压,来分别使用N沟道晶体管或P沟道晶体管。
通过存储器3a从外部向控制电路10a输入选择信号CE1,选择信号CE1用于指示向外部输出内部电源发生电路5a、5b的哪一个的内部电源电压。内部电源发生电路5a的内部电源电压VBB通过N沟道晶体管6b供给监测焊盘8。另外,内部电源发生电路5b的内部电源电压VPP通过P沟道晶体管16b供给监测焊盘8。
同样,通过存储器3a从外部向控制电路10b输入选择信号CE2,选择信号CE用于指示从存储器3a向外部输出内部电源发生电路5c、5d的哪一个的内部电源电压。内部电源发生电路5c的内部电源电压VBB通过N沟道晶体管6b供给监测焊盘8。另外,内部电源发生电路5d的内部电源电压VPP通过P沟道晶体管16b供给监测焊盘8。
图2示出了开关控制部4a的构成的一个例子。控制电路10a由“与非”(NAND)电路9a和“或非”(NOR)电路9b构成。选择信号CE1和控制信号VSE输入“与非”电路9a,开关控制信号PPS1输入P沟道晶体管16a的栅极。另外,选择信号CE1的反转信号和控制信号VSE输入“或非”电路9b,开关控制信号BBS1输入N沟道晶体管6a的栅极。通过这样的电路结构,可以按照选择信号CE1和控制信号VSE,控制N沟道晶体管6a和P沟道晶体管16a,对向监测焊盘8提供内部电源电压VBB和VPP进行控制。
向共用节点VOLS,提供由开关控制部4a选择的各内部电源发生电路5a、5b任意一个的内部电源电压。在检测存储器时,可以将各内部电源发生电路5a、5b的任意一个的内部电源电压供给共用节点VOLS,通过监测焊盘8进行监测。
另外,开关控制部4b也具有与上述开关控制部4a一样的构成。
使用图3所示的时序图对这样构成的图1所示的半导体集成电路器件1a的工作进行说明。在图3中,在周期A之前是通常的工作模式,输入存储器3a、3b的信号TEST是接地电压VSS。选择信号CE1、CE2处于非激活状态。在图2的电路结构中,如果选择信号CE1、CE2是非激活的,则通过开关控制信号BBS1和BBS2、PPS1和PPS2,关断所有控制N沟道晶体管6a、6b和P沟道晶体管16a、16b。因此,内部电源发生电路5a、5b、5c、5d不与监测焊盘8连接,共用节点VOLS变为高阻(High-Z)状态。
在周期A,信号TEST变成外部电源电压VDD,变为存储器检测模式。进一步,激活选择信号CE1,从控制用焊盘7输入的控制信号VSE是VPP。这样一来,只有由开关控制信号PPS1控制的晶体管才导通。也就是说,只有内部电源发生电路5b的内部电源电压VPP供给共用节点VOLS,通过监测焊盘8被监测。
接着,在周期B返回通常工作模式,信号TEST变成VSS,共用节点VOLS变成高阻状态。
然后,信号TEST在周期C再次变成VDD,变成存储器检测模式。仅仅激活选择信号CE2,控制信号VSE是VBB。这样一来,只有由开关控制信号BBS2控制的晶体管才导通。也就是说,只有内部电源发生电路5c的内部电源电压VBB供给共用节点VOLS,通过监测焊盘8被监测。
最后,在周期D返回通常工作模式,共用节点VOLS同样返回高阻状态。
同样,通过组合选择信号CE1、CE2和控制信号VSE,可以逐个分别导通各开关控制部4a、4b的N沟道晶体管6a、6b和P沟道晶体管16a、16b,或者全部同时导通。因此,可以选择性地监测各内部电源发生电路5a、5b、5c、5d的内部电源电压,可以缩小半导体集成电路器件的面积、降低其成本。
另外,在不使用内部电源而向存储器3a、3b强制施加外部电源的情况下,监测焊盘8和所预期的存储器3a、3b的内部电源发生电路5a、5b、5c、5d通过开关控制部4a、4b连接。在这种状态下,通过焊盘8经由内部电源发生电路5a、5b、5c、5d向存储器3a、3b强制施加外部电源电压。并且,此时内部电源发生电路5a、5b、5c、5d处于非激活状态,可以防止强制施加的外部电源和在内部生成的内部电源发生冲突,可以防止异常电流和贯通电流的发生。
例如,如果在激活内部电源发生电路5a、5b、5c、5d的控制中,例如使用控制信号VSE及选择信号CE1、CE2等已有的信号,则可以选择性地激活内部电源发生电路5a、5b、5c、5d,可以进一步减少外部焊盘,可以缩小面积。
如以上所述,根据实施方式1的半导体集成电路器件1a,即使在一个芯片上混载多个存储器3a、3b,也可以只使用共用的控制用焊盘7和检测焊盘8,来监测存储器检测时的各内部电源发生电路5a、5b、5c、5d的内部电源,或者向存储器3a、3b强制施加外部电源。这样一来,可以减少外部焊盘的数量,可以缩小半导体集成电路器件的面积。
另外,由于开关控制部4a、4b不仅在进行内部电源的监测和外部电源的强制施加时配置在半导体集成电路中,而且在通常工作时配置在半导体集成电路中,所以内部电源电压的特性在通常动作时不发生改变,在存储器检测时也不发生改变。因此可以正确评价内部电源。
(实施方式2)
使用图4对本发明实施方式2涉及的半导体集成电路器件进行说明。实施方式2的半导体集成电路器件1b与实施方式1的不同点在于,从各内部电源发生电路5a、5b、5c、5d输出的电压之中相同电位的电压与同一监测焊盘连接。
半导体集成电路器件1b除作为外部焊盘的控制用焊盘7以外,具备2个监测焊盘8a、8b。在实施方式1中,由内部电源发生电路5a、5b、5c、5d发生的内部电源电压,无论是VBB还是VPP都供给同一监测焊盘8,但在实施方式2的半导体集成电路器件1b中,如果内部电源电压是VPP则供给监测焊盘8a,如果内部电源电压是VBB则供给监测焊盘8b。
具体而言,内部电源发生电路5a的内部电源电压VBB等于内部电源发生电路5c的内部电源电压VBB。这里,通过开关控制部4a、4b供给共用节点VBBS,无论哪一个都通过监测焊盘8b被监测。另外,内部电源发生电路5b的内部电源电压VPP等于内部电源发生电路5d的内部电源电压VPP。这里,通过开关控制部4a、4b供给共用节点VPPS,无论哪一个都通过监测焊盘8a被监测。
实施方式2的半导体集成电路器件1b中存储器检测时的内部电源的监测和外部电源电压的强制施加等开关控制工作,由于与实施方式1一样而省略说明。
在实施方式2的半导体集成电路器件1b中,从内部电源发生电路5a、5b供给存储器3a的内部电源有VPP和VBB两种,它们通过不同的监测焊盘8a、8b被监测,所以可以同时监测不同的内部电源。另外,关于存储器3b也一样。因此,如上所述,通过将电位相同的内部电源供给共用的监测焊盘,可以容易地对每个存储器3a、3b进行内部电源的监测。
另外,实施方式2的半导体集成电路器件1b可以降低与1个监测焊盘连接的布线和晶体管的负载。
(实施方式3)
使用图5对本发明实施方式3涉及的半导体集成电路器件。实施方式3的半导体集成电路器件1c是在衬底11上设置存储器3a、3b的系统大规模集成电路。在衬底11上,还形成了对各存储器3a、3b设置的内部电源发生电路5e、5f、控制向外部输出内部电源电压的开关控制部4c、4d、以及驱动控制部14a、14b。另外,在衬底11的外边缘部的外部焊盘区域2,形成包括控制用焊盘7、强制施加用焊盘15、监测焊盘8c、以及控制用焊盘17的外部焊盘。
内部电源发生电路5e、5f通过开关控制部4c、4d与监测焊盘8c连接。开关控制部4c、4d分别由P沟道晶体管16c、16d和对其进行控制的控制电路10c、10d构成。驱动控制部14a、14b分别基于从控制用焊盘17输入的施加控制信号VKE,将从强制施加用焊盘15输入的外部电源电压、即强制施加电压VPP2供给内部电源发生电路5e、5f。
驱动控制部14a例如具有图6所示的电路结构。具备差动放大器驱动构造的电路和作为对其进行控制的驱动控制电路12a的AND(与)电路。由于具备差动放大器驱动构造,所以可以节省所供给的外部电源电压的功率。AND(与)电路(驱动控制电路12a)基于选择信号CE1和施加控制信号VKE使差动放大器工作。另外,驱动控制部14b也具有与上述驱动控制部14a相同的构成。
对如上构成的图5所示的半导体集成电路器件1c的动作进行说明。首先,在存储器检测时,监测内部电源电压的情况下,施加控制信号VKE为关断。这样一来,驱动控制部14a、14b关断,不强制施加外部电源电压。使用开关控制信号VSE和选择信号CE1、CE2控制驱动电路10c、10d,使与所期望的内部电源发生电路的输出连接的P沟道晶体管导通。这样一来,可以从监测焊盘8c监测所期望的内部电源。另外,也可以在存储器检测时,与各开关控制部4c、4d的P沟道晶体管的导通、关断同步地关断、导通各驱动控制部14a、14b。
接着,对从外部强制施加电源的情况进行说明。使用施加控制信号VKE和选择信号CE1、CE2,使所期望的驱动控制部14a、14b导通,向内部电源发生电路5e、5f提供期望的外部电源电压。此时,开关控制部4c、4d无论是导通还是关断对监测都没有关系。
另外,通常动作时,开关控制部4c、4d关断,以便内部电源发生电路5e、5f的输出不传输至监测焊盘8c。再有,驱动控制部14a、14b也关断,以便不从外部施加强制施加电源。
这样一来,根据实施方式3的半导体集成电路器件1c,由于、具备用于向内部电源发生电路5e、5f提供电压的驱动控制部14a、14b,从而使用与输出内部电源电压的监测焊盘不同的外部焊盘、即强制施加用焊盘,可以输入外部电源电压,所以各外部焊盘的负载变轻,电流供给能力变大,可以节省功率。
另外,在实施方式1和实施方式2的半导体集成电路器件中,也可以与实施方式3的半导体集成电路器件一样,具备驱动电路。
(实施方式4)
使用图7对本发明实施方式4涉及的半导体集成电路器件。实施方式4的半导体集成电路器件1d是在衬底11上设置存储器3a、3b的系统大规模集成电路。在衬底11上,除存储器3a、3b以外还形成了对每个存储器3a、3b设置的内部电源发生电路5e、5f、控制向外部输出内部电源的开关控制部4e、4f、以及电压电平变换电路18a、18b。另外,在衬底11的外边缘部的外部焊盘区域2,形成包括控制用焊盘7和监测焊盘8的外部焊盘。
内部电源发生电路5e、5f通过电压电平变换电路18a、18b和开关控制部4e、4f与控制用焊盘7连接。开关控制部4e、4f分别由N沟道晶体管6c、6d和对该N沟道晶体管6c、6d进行控制的控制电路10e、10f构成。
电压电平变换电路18a具有如图8所示的电路结构。由内部电源发生电路5e发生的内部电源电压VBB是控制衬底电压的负电平的电位。内部电源电压VBB通过电压电平变换电路18a变换成外部电源电压VDD和内部电源电压VBB中间的电压值VBB2。在存储器检测时,变换后的电压VBB2通过开关控制部4e供给监测焊盘8d。另外,电压电平变换电路18b也具有与上述电压电平变换电路18a相同的构成。
由于具备电压电平变换电路18a、18b,从而特别在内部电源比外部电源升压的情况和负电源的情况下,可以变换电压电平得到最佳电压。因此,不需要复杂的次级开关控制部4e、4f的电路结构。另外,衬底11为双阱结构,在存储器3a、3b的内部使用负电源电压的情况等下,可以将电压电平变换成正电源电压,所以可以容易地构成开关控制部4e、4f的电路。
如以上所述,根据本实施方式1~4的半导体集成电路器件,是在一个芯片上混载具有多个内部电源电路的存储器的结构的系统大规模集成电路,不需要增加外部焊盘的数量,也可以进行存储器检测和外部电源强制施加。这样一来,可以制作成本低、面积小的半导体集成电路器件。
另外,实施方式1~4举例说明了存储器所使用的发生内部电源的内部电源发生电路,但存储器不局限于此,具备内部电源发生电路的半导体集成电路也适用本发明。
另外,实施方式1~4具体示出的电路结构也仅有一个例子,但本发明不仅限于这些具体的例子。
Claims (12)
1.一种半导体集成电路器件,在同一芯片上布置多个内部电源发生电路,具备共用的监测用焊盘,其特征是,
上述各内部电源发生电路分别通过开关,至少一部分与共用的监测用焊盘连接;
通过上述开关,能选择性地连接上述各内部电源发生电路和上述监测用焊盘;
使从上述监测用焊盘输入的外部电源通过上述开关能输入到上述各内部电源发生电路;
上述各内部电源发生电路发生的电压传输到上述监测用焊盘的路径、与从上述监测用焊盘输入的外部电源电压传输到上述各内部电源发生电路的路经相同。
2.如权利要求1所记载的半导体集成电路器件,其特征是,从上述监测用焊盘输入的上述外部电源电压输入到上述各内部电源发生电路中时,能控制成上述开关被连接到上述监测用焊盘的状态,而且与上述开关连接的上述各内部电源发生电路能控制成非激活状态。
3.如权利要求2所记载的半导体集成电路器件,其特征是,根据同一控制信号进行如下控制:用于将从上述监测用焊盘输入的上述外部电源电压传输到上述内部电源发生电路的上述开关的控制;以及使输入了上述外部电源电压的上述各内部电源发生电路为非激活状态的控制。
4.如权利要求1所记载的半导体集成电路器件,其特征是,根据从同一外部端子输入的测试控制信号进行如下控制:用于将上述各内部电源发生电路发生的电压传输到上述监测用焊盘的上述开关的控制;以及使从上述监测用焊盘输入的外部电源传输到上述各内部电源发生电路的上述开关的控制。
5.如权利要求1所记载的半导体集成电路器件,其特征是,上述内部电源发生电路之中发生同一内部电源电压的上述内部电源发生电路,与共用的上述监测用焊盘连接。
6.如权利要求1所记载的半导体集成电路器件,其特征是,上述内部电源发生电路基于外部电源生成内部电源。
7.如权利要求1所记载的半导体集成电路器件,其特征是,所有上述开关能够同时关断,而且能够选择性地导通或关断上述各开关。
8.如权利要求1所记载的半导体集成电路器件,其特征是,上述开关是N沟道晶体管或P沟道晶体管。
9.如权利要求1所记载的半导体集成电路器件,其特征是,上述内部电源发生电路能够全部或选择性地成为非激活状态。
10.如权利要求9所记载的半导体集成电路器件,其特征是,上述内部电源发生电路与驱动控制部连接,上述驱动控制部对将经由外部焊盘输入的电压供给上述内部电源发生电路进行控制。
11.如权利要求10所记载的半导体集成电路器件,其特征是,每个上述内部电源发生电路都具备上述驱动控制部,而且,通过共用的控制信号控制上述驱动控制部和上述开关。
12.如权利要求1所记载的半导体集成电路器件,其特征是,在上述内部电源发生电路和上述开关之间具备电压电平变换电路,上述电压电平变换电路使由上述内部电源发生电路发生的内部电源的电压电平发生变化。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP351687/2002 | 2002-12-03 | ||
JP2002351687A JP3738001B2 (ja) | 2002-12-03 | 2002-12-03 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1505050A CN1505050A (zh) | 2004-06-16 |
CN100375194C true CN100375194C (zh) | 2008-03-12 |
Family
ID=32463165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101187568A Expired - Lifetime CN100375194C (zh) | 2002-12-03 | 2003-12-02 | 半导体集成电路器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7102413B2 (zh) |
JP (1) | JP3738001B2 (zh) |
CN (1) | CN100375194C (zh) |
TW (1) | TW200411667A (zh) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005259267A (ja) * | 2004-03-11 | 2005-09-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
KR100724564B1 (ko) | 2005-07-07 | 2007-06-04 | 삼성전자주식회사 | 반도체 메모리 장치 |
CA2541046A1 (en) * | 2006-03-27 | 2007-09-27 | Mosaid Technologies Incorporated | Power supply testing architecture |
JP5013895B2 (ja) | 2006-04-27 | 2012-08-29 | パナソニック株式会社 | 半導体集積回路装置 |
JP2008060444A (ja) | 2006-09-01 | 2008-03-13 | Seiko Epson Corp | 集積回路装置 |
KR100870423B1 (ko) * | 2007-06-27 | 2008-11-26 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
US7936632B2 (en) * | 2008-09-19 | 2011-05-03 | Hynix Semiconductor Inc. | Semiconductor device including an internal circuit receiving two different power supply sources |
JP2010091524A (ja) * | 2008-10-10 | 2010-04-22 | Elpida Memory Inc | 半導体装置とテスト方法 |
JP2010139243A (ja) * | 2008-12-09 | 2010-06-24 | Seiko Epson Corp | 半導体装置の試験方法及び半導体装置の試験システム、半導体装置 |
JP2011179847A (ja) * | 2010-02-26 | 2011-09-15 | Renesas Electronics Corp | テスト回路 |
KR101122758B1 (ko) * | 2010-03-31 | 2012-03-23 | 주식회사 하이닉스반도체 | 전원 모니터링 패드의 전원공급회로 |
JP5539776B2 (ja) * | 2010-03-31 | 2014-07-02 | スパンション エルエルシー | 半導体集積回路 |
JP5636860B2 (ja) * | 2010-10-14 | 2014-12-10 | 凸版印刷株式会社 | 半導体装置 |
CN102818923B (zh) * | 2012-08-29 | 2017-11-14 | 上海华虹宏力半导体制造有限公司 | 芯片内部电源输出电压测量系统及方法 |
CN103713182B (zh) * | 2014-01-07 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 芯片内部电压的监测电路及系统 |
US9811626B2 (en) | 2014-09-18 | 2017-11-07 | Samsung Electronics Co., Ltd. | Method of designing layout of semiconductor device |
US9704862B2 (en) | 2014-09-18 | 2017-07-11 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods for manufacturing the same |
US10095825B2 (en) | 2014-09-18 | 2018-10-09 | Samsung Electronics Co., Ltd. | Computer based system for verifying layout of semiconductor device and layout verify method thereof |
US9767248B2 (en) | 2014-09-18 | 2017-09-19 | Samsung Electronics, Co., Ltd. | Semiconductor having cross coupled structure and layout verification method thereof |
US10026661B2 (en) | 2014-09-18 | 2018-07-17 | Samsung Electronics Co., Ltd. | Semiconductor device for testing large number of devices and composing method and test method thereof |
US10095329B1 (en) * | 2017-03-28 | 2018-10-09 | Microsoft Technology Licensing, Llc | Discrete high impedance implementation on push-pull outputs |
US10812138B2 (en) | 2018-08-20 | 2020-10-20 | Rambus Inc. | Pseudo-differential signaling for modified single-ended interface |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992787A (ja) * | 1995-09-28 | 1997-04-04 | Nec Yamaguchi Ltd | 半導体装置 |
US20010017802A1 (en) * | 2000-02-29 | 2001-08-30 | Fujitsu Limited | Semiconductor device and semiconductor device testing method |
US6339357B1 (en) * | 1997-08-12 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device capable of externally monitoring internal voltage |
US20020101773A1 (en) * | 2001-02-01 | 2002-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having intermediate voltage generating circuit |
US6480053B1 (en) * | 1999-06-07 | 2002-11-12 | Nec Corporation | Semiconductor device having an internal power supply circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0151032B1 (ko) * | 1995-04-24 | 1999-01-15 | 김광호 | 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치 |
JP2001153924A (ja) | 1999-11-29 | 2001-06-08 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
JP2002074996A (ja) * | 2000-08-25 | 2002-03-15 | Mitsubishi Electric Corp | 半導体集積回路 |
-
2002
- 2002-12-03 JP JP2002351687A patent/JP3738001B2/ja not_active Expired - Lifetime
-
2003
- 2003-11-28 TW TW092133512A patent/TW200411667A/zh unknown
- 2003-12-01 US US10/726,302 patent/US7102413B2/en not_active Expired - Lifetime
- 2003-12-02 CN CNB2003101187568A patent/CN100375194C/zh not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992787A (ja) * | 1995-09-28 | 1997-04-04 | Nec Yamaguchi Ltd | 半導体装置 |
US6339357B1 (en) * | 1997-08-12 | 2002-01-15 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device capable of externally monitoring internal voltage |
US6480053B1 (en) * | 1999-06-07 | 2002-11-12 | Nec Corporation | Semiconductor device having an internal power supply circuit |
US20010017802A1 (en) * | 2000-02-29 | 2001-08-30 | Fujitsu Limited | Semiconductor device and semiconductor device testing method |
US20020101773A1 (en) * | 2001-02-01 | 2002-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having intermediate voltage generating circuit |
Also Published As
Publication number | Publication date |
---|---|
CN1505050A (zh) | 2004-06-16 |
US7102413B2 (en) | 2006-09-05 |
JP3738001B2 (ja) | 2006-01-25 |
JP2004186435A (ja) | 2004-07-02 |
TW200411667A (en) | 2004-07-01 |
US20040109368A1 (en) | 2004-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100375194C (zh) | 半导体集成电路器件 | |
US7772917B2 (en) | Semiconductor device | |
US5280455A (en) | Voltage supply circuit for use in an integrated circuit | |
US5633825A (en) | Voltage generating circuit in semiconductor integrated circuit | |
CN1538453B (zh) | 升压电源电路 | |
CN100365935C (zh) | 电压发生电路、电压发生装置、半导体器件及其驱动方法 | |
US20050047247A1 (en) | Semiconductor integrated circuit | |
KR20100005025A (ko) | 반도체 장치 및 바이어스 생성 회로 | |
KR100631953B1 (ko) | 메모리 장치 | |
JP3309822B2 (ja) | 半導体記憶装置及びその試験方法 | |
US20130027121A1 (en) | Semiconductor interated circuit | |
US10607660B2 (en) | Nonvolatile memory device and operating method of the same | |
US7339849B2 (en) | Internal voltage supply circuit of a semiconductor memory device with a refresh mode | |
EP1170749B1 (en) | Semiconductor device | |
US5777930A (en) | Test potential transfer circuit | |
CN101231876B (zh) | 半导体存储器器件的电压生成电路及其方法 | |
TW472259B (en) | Power supply control apparatus for changing power line connection type in response to operation mode in semiconductor memory device | |
US6737906B2 (en) | Semiconductor integrated circuit device including a negative power supply circuit | |
US7602082B2 (en) | Backup time endorsed power supply apparatus | |
US5701072A (en) | Integrated circuit output driver systems including multiple power and ground lines | |
US7606103B2 (en) | Semiconductor memory device for controlling reservoir capacitor | |
US6489759B1 (en) | Standby voltage controller and voltage divider in a configuration for supplying voltages to an electronic circuit | |
KR19990023954A (ko) | 복수의 전원회로, 복수의 내부회로 및, 하나의 외부단자를 구비한 반도체장치 | |
US6956304B2 (en) | Integrated circuit and method for controlling a power supply thereof | |
KR20080106323A (ko) | 전원 테스트 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180529 Address after: Ontario Patentee after: Seeter technology Co. Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co.,Ltd. |
|
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20080312 |