JP2010091524A - 半導体装置とテスト方法 - Google Patents
半導体装置とテスト方法 Download PDFInfo
- Publication number
- JP2010091524A JP2010091524A JP2008264140A JP2008264140A JP2010091524A JP 2010091524 A JP2010091524 A JP 2010091524A JP 2008264140 A JP2008264140 A JP 2008264140A JP 2008264140 A JP2008264140 A JP 2008264140A JP 2010091524 A JP2010091524 A JP 2010091524A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- internal power
- signal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】内部電源(VPP、VKK、VARY、VPERI)をそれぞれ生成する内部電源生成回路と、データ信号の出力(O)又は入出力(IO)が行われるデータ端子(DQ0、DQ1、DQ2、DQ3)を備え、内部電源モニタ用端子をデータ端子と共用し、テスト制御信号によってデータ端子(DQ0、DQ1、DQ2、DQ3)に内部電源生成回路からの出力電圧を出力するかしないかを選択する選択回路(100、101、102、103)を備えている。
【選択図】図2
Description
前記半導体装置の前記テスト制御信号を、前記信号端子から前記内部電源電圧を出力するモードに設定し、
前記半導体装置の前記信号端子から出力される前記内部電源電圧の出力電圧を測定するテスト方法が提供される。
VKK+(VDD−VKK)/2=(VDD+VKK)/2の相当の電圧が出力される。VDD=1.8V、VKK=−0.4とすると、(VDD+VKK)/2=0.7Vとなる。
1−2 センスアンプ
1−3 カラムデコーダ
1−4 ロウデコーダ
1−5 モードレジスタ
1−6 ロウアドレスバッファ及びリフレッシュカウンタ
1−7 カラムアドレスバッファ及びバーストカウンタ
1−8 データコントロール回路
1−9 コマンドデコーダ
1−10 コントロールロジック
1−11 ラッチ回路
1−12 DLL
1−13 入出力バッファ
1−14 クロックジェネレータ
10 デバイス
20 プローバ
30 プローブ
100、101、102、103 選択回路
Claims (11)
- 内部電源を生成する内部電源生成回路と、
信号の出力又は入出力が行われる信号端子と、
を備え、
前記内部電源モニタ用の端子を、前記信号端子と共用し、
テスト制御信号に応じて、前記信号端子に、前記内部電源生成回路からの電圧を出力するかしないかを選択する選択回路を備えている、ことを特徴とする半導体装置。 - 前記内部電源生成回路と、前記内部電源生成回路に対応する前記信号端子との組を複数組備え、
複数の前記内部電源生成回路と複数の前記信号端子との間に、複数の前記選択回路をそれぞれ備えている、ことを特徴とする請求項1記載の半導体装置。 - 前記信号端子から出力される信号の振幅の上限を越えるか下限を下回る内部電源電圧を生成する前記内部電源生成回路に対応する前記選択回路は、前記内部電源生成回路から出力される内部電源電圧をレベル変換した上で、前記信号端子に出力する、ことを特徴とする請求項1又は2記載の半導体装置。
- 前記信号端子から出力される信号の振幅範囲内に収まる内部電源電圧を生成する前記内部電源生成回路に対応する前記選択回路は、前記内部電源生成回路から出力される内部電源電圧をそのまま前記信号端子に出力する、ことを特徴とする請求項1又は2記載の半導体装置。
- 前記信号端子から前記内部電源電圧を出力する場合、前記信号端子に信号を出力する出力バッファは非活性状態に設定される、ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記信号端子は、データの出力又は入出力が行われるデータ端子である、ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 内部電源モニタ用の端子を、信号の出力又は入出力が行われる信号端子と共用し、テスト制御信号に応じて、前記信号端子に、内部電源電圧を出力するかしないかを選択する半導体装置のテストにあたり、
前記半導体装置の前記テスト制御信号を、前記信号端子から前記内部電源電圧を出力するモードに設定し、
前記半導体装置の前記信号端子から出力される前記内部電源電圧の出力電圧を測定する、
ことを特徴とする半導体装置のテスト方法。 - 前記半導体装置がメモリを含み、
並列テストされる複数の前記半導体装置には、共通のアドレス、共通のコマンドを与え、
並列テストされる複数の前記半導体装置の出力信号は、前記半導体装置毎、個別に取得し、
前記テスト制御信号により内部電源電圧を測定するモードのときには、並列テストされる複数の前記半導体装置の内部電源電圧が、複数の前記信号端子からそれぞれ並列に出力される、ことを特徴とする請求項7記載の半導体装置のテスト方法。 - 前記内部電源電圧が、前記信号端子から出力される信号の振幅の上限を越えるか、下限を下回る場合、前記半導体装置側で前記内部電源電圧をレベル変換した上で、前記信号端子に出力する、ことを特徴とする請求項7又は8記載の半導体装置のテスト方法。
- 前記内部電源電圧が、前記信号端子から出力される信号の振幅範囲に収まる場合、前記半導体装置は、前記内部電源電圧をそのまま前記信号端子に出力する、ことを特徴とする請求項7又は8記載の半導体装置のテスト方法。
- 前記信号端子から内部電源電圧を出力する場合、前記信号端子に信号を出力する出力バッファを非活性化させる、ことを特徴とする請求項7乃至10のいずれか1項に記載の半導体装置のテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008264140A JP2010091524A (ja) | 2008-10-10 | 2008-10-10 | 半導体装置とテスト方法 |
US12/292,432 US7898884B2 (en) | 2008-10-10 | 2008-11-19 | Semiconductor device and test method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008264140A JP2010091524A (ja) | 2008-10-10 | 2008-10-10 | 半導体装置とテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010091524A true JP2010091524A (ja) | 2010-04-22 |
Family
ID=42098276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008264140A Pending JP2010091524A (ja) | 2008-10-10 | 2008-10-10 | 半導体装置とテスト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7898884B2 (ja) |
JP (1) | JP2010091524A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010003388A (ja) * | 2008-06-23 | 2010-01-07 | Elpida Memory Inc | 半導体記憶装置およびそのテスト方法 |
KR101039859B1 (ko) * | 2009-07-03 | 2011-06-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US9488674B2 (en) * | 2014-07-09 | 2016-11-08 | Infineon Technologies Ag | Testing device and a circuit arrangement |
US9640282B1 (en) * | 2015-12-28 | 2017-05-02 | Invensas Corporation | Flexible I/O partition of multi-die memory solution |
KR20180106492A (ko) * | 2017-03-20 | 2018-10-01 | 에스케이하이닉스 주식회사 | 반도체장치 |
US10475488B1 (en) | 2018-05-09 | 2019-11-12 | Micron Technology, Inc. | Memory device with an input signal management mechanism |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130200A (ja) * | 1993-09-13 | 1995-05-19 | Advantest Corp | 半導体メモリ試験装置 |
JP2002040114A (ja) * | 2000-07-26 | 2002-02-06 | Mitsubishi Electric Corp | 半導体装置 |
JP2002074996A (ja) * | 2000-08-25 | 2002-03-15 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2004186435A (ja) * | 2002-12-03 | 2004-07-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4537964B2 (ja) | 1999-12-10 | 2010-09-08 | 株式会社東芝 | 半導体集積回路 |
JP3829054B2 (ja) | 1999-12-10 | 2006-10-04 | 株式会社東芝 | 半導体集積回路 |
US7116590B2 (en) * | 2004-08-23 | 2006-10-03 | Micron Technology, Inc. | Memory address repair without enable fuses |
US7660183B2 (en) * | 2005-08-01 | 2010-02-09 | Rambus Inc. | Low power memory device |
-
2008
- 2008-10-10 JP JP2008264140A patent/JP2010091524A/ja active Pending
- 2008-11-19 US US12/292,432 patent/US7898884B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130200A (ja) * | 1993-09-13 | 1995-05-19 | Advantest Corp | 半導体メモリ試験装置 |
JP2002040114A (ja) * | 2000-07-26 | 2002-02-06 | Mitsubishi Electric Corp | 半導体装置 |
JP2002074996A (ja) * | 2000-08-25 | 2002-03-15 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2004186435A (ja) * | 2002-12-03 | 2004-07-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
US7898884B2 (en) | 2011-03-01 |
US20100090675A1 (en) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6489819B1 (en) | Clock synchronous semiconductor memory device allowing testing by low speed tester | |
US6816422B2 (en) | Semiconductor memory device having multi-bit testing function | |
JP4632114B2 (ja) | 半導体集積回路装置 | |
US7355901B2 (en) | Synchronous output buffer, synchronous memory device and method of testing access time | |
US8873325B2 (en) | Semiconductor device performing refresh operation | |
JP4870325B2 (ja) | テストモードのために選択的にイネーブルされる出力回路を有するメモリ装置及びそのテスト方法 | |
JP4822572B2 (ja) | 半導体記憶装置 | |
KR101046668B1 (ko) | 반도체 기억 장치, 반도체 기억 장치의 동작 방법 및 메모리 시스템 | |
US6823485B1 (en) | Semiconductor storage device and test system | |
US20140233334A1 (en) | Semiconductor device and method of controlling the same | |
JP4125492B2 (ja) | 半導体集積回路装置とテスト方法及び半導体集積回路装置の製造方法 | |
JP2010091524A (ja) | 半導体装置とテスト方法 | |
CN111986718A (zh) | 用于电子装置的温度补偿操作的系统、方法及设备 | |
KR20160056756A (ko) | 반도체 장치의 빌트 인 테스트 회로 | |
US6496403B2 (en) | Semiconductor memory device | |
KR100829787B1 (ko) | 온 다이 터미네이션 테스트에 적합한 반도체 메모리 장치,이를 구비한 메모리 테스트 시스템, 및 온 다이 터미네이션테스트 방법 | |
US8565032B2 (en) | Semiconductor device | |
JP2002231000A (ja) | 半導体記憶装置 | |
JP2010244615A (ja) | 半導体装置及び半導体装置の書き込み制御方法 | |
KR20100024588A (ko) | 돈 캐어 기능을 갖는 테스트 수행회로를 가지는 반도체 메모리 장치 | |
US8576647B2 (en) | Semiconductor device | |
US7075854B2 (en) | Semiconductor memory device, write control circuit and write control method for the same | |
JP2004071119A (ja) | 半導体記憶装置 | |
JP2010003388A (ja) | 半導体記憶装置およびそのテスト方法 | |
KR102221417B1 (ko) | 반도체 장치의 빌트 인 테스트 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140106 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140924 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141219 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141225 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150630 |