CN100371906C - 用于确定访问许可的方法和设备 - Google Patents

用于确定访问许可的方法和设备 Download PDF

Info

Publication number
CN100371906C
CN100371906C CNB2004800149699A CN200480014969A CN100371906C CN 100371906 C CN100371906 C CN 100371906C CN B2004800149699 A CNB2004800149699 A CN B2004800149699A CN 200480014969 A CN200480014969 A CN 200480014969A CN 100371906 C CN100371906 C CN 100371906C
Authority
CN
China
Prior art keywords
access
access permission
visit
information
status information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004800149699A
Other languages
English (en)
Other versions
CN1799030A (zh
Inventor
威廉·C.·莫耶尔
阿福扎·M.·玛利克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1799030A publication Critical patent/CN1799030A/zh
Application granted granted Critical
Publication of CN100371906C publication Critical patent/CN100371906C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G06F21/316—User authentication by observing the pattern of computer usage, e.g. typical user behaviour
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Social Psychology (AREA)
  • Bioethics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

一种用于确定访问保护(96)的方法和设备，包括：接收对应于多个主装置(12，14)的多个访问请求(84)，确定访问许可(86)，提供状态信息(60)，根据所述访问请求(84)来确定访问许可(86)，并且根据所述状态信息(90)来有选择地修改所述访问许可。所述状态信息(60)可以涉及调试操作、来自不安全或未验证的存储器的操作、存储器编程、直接存储器访问(DMA)操作、引导操作、软件安全性校验、安全等级、安全性监控操作、操作模式、故障监控、外部总线接口等(88)。

Description

用于确定访问许可的方法和设备
相关申请
本申请涉及于2002年3月8日提交的题目为“Data ProcessingSystem with Peripheral Access Protection and Method Therefor”的美国专利申请10/094,082，和于2003年3月7日提交的题目为“DataProcessing System with Peripheral Access Protection and MethodTherefor”的美国专利申请10/384,024，这两个申请一并转让给本申请的当前受让人。
技术领域
本发明涉及访问许可，并且尤其涉及用于在例如数据处理系统内确定访问许可的访问许可电路。
背景技术
在芯片上系统(system on a chip，SoC)解决办法中，通常使多个主装置(master)具有共享的外围装置和从属装置，诸如例如存储器。可能需要保护所有或某些共享的外围装置和从属装置的内容，以防被诸如在可能败坏系统的某些主装置上运行的错误或敌对软件等篡改、拷贝或询问。例如，可能由在不安全的主装置上所运行的软件引入病毒，所述不安全的主装置可能被用来获得对在所述系统的外围装置和从属装置内安全信息的访问。此外，系统中的某些总线主装置可能被认为是安全的，而其它总线主装置可能被认为是不安全的，并且这些考虑因素可能随系统状态改变而改变。因此，为了确保系统的完整性和安全性，需要保护系统免受在不安全的主装置上所运行的错误或敌对软件的破坏。
发明内容
根据本发明的第一个方面，提供了一种访问许可电路，其包括：第一访问保护电路，用于存储对应于第一总线主装置的第一访问许可信息；第二访问保护电路，用于存储对应于第二总线主装置的第二访问许可信息；访问修改电路，与所述第一和第二访问保护电路耦合；和允许访问指示符，由所述访问修改电路提供，其中，响应于由所述第一总线主装置进行的第一访问，所述访问修改电路接收第一状态信息，并且接收所述第一访问许可信息，其中根据所述第一状态信息，所述访问修改电路有选择地修改所述第一访问许可信息，以便生成第一修改的访问许可信息，其中所述第一修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第一访问；其中响应于由所述第二总线主装置进行的第二访问，所述访问修改电路接收第二状态信息，并且接收所述第二访问许可信息，其中根据所述第二状态信息，所述访问修改电路有选择地修改所述第二访问许可信息，以便生成第二修改的访问许可信息，并且其中所述第二修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第二访问。
根据本发明的第二个方面，提供了一种数据处理系统，其包括：上述访问许可电路；以及调试电路，用于提供所述第一状态信息。
根据本发明的第三个方面，提供了一种数据处理系统，其包括：上述访问许可电路；以及直接存储器访问电路、即DMA电路，用于提供所述第一状态信息。
根据本发明的第四个方面，提供了一种数据处理系统，其包括：上述访问许可电路；以及外部总线接口电路，用于提供所述第一状态信息。
根据本发明的第五个方面，提供了一种用于确定访问保护的方法，其包括：接收对应于第一主装置的第一访问请求；确定对应于所述第一主装置的第一访问许可；接收第一状态信息；根据所述第一状态信息来有选择地修改所述第一访问许可；接收来自第二主装置的第二访问请求；确定对应于所述第二主装置的第二访问许可；接收第二状态信息；并且根据所述第二状态信息来有选择地修改所述第二访问许可，其中从与所述第二状态信息不同的源提供所述第一状态信息。
根据本发明的第六个方面，提供了一种用于确定访问保护的方法，其包括：接收对应于第一主装置的第一访问请求；提供第一状态信息；根据所述第一访问请求来确定第一访问许可；根据所述第一状态信息来有选择地修改所述第一访问许可；接收对应于第二主装置的第二访问请求；提供第二状态信息；根据所述第二访问请求来确定第二访问许可；根据所述第二状态信息来有选择地修改所述第二访问许可。
附图说明
以举例形式图示了本发明，并且本发明并不受附图的限制，其中相似的附图标记表示类似的元件，并且其中：
图1以框图形式图示了依照本发明一个实施例的数据处理系统；
图2依照本发明一个实施例以框图形式图示了图1的数据处理系统中的访问保护控制寄存器；和
图3依照本发明一个实施例以流程图形式图示了图1中的数据处理系统的操作。
技术人员应当理解：为简单和清楚起见图示了图中的元件并且不一定按比例绘制所述元件。例如，可能相对于其它元件放大了图中的某些元件的尺寸以便帮助理解本发明的实施例。
具体实施方式
如这里所用，术语“总线”用来指的是可以用来转送一种或多种类型的信息(诸如数据、地址、控制或状态)的多种信号或导线。如这里所述的导线可以被图示或描述为单条导线、多条导线、单向导线或双向导线。然而，不同的实施例可以改变所述导线的实施方式。例如，可以使用独立的单向导线而不是双向导线，反之亦然。此外，多条导线还可以被替换为单条导线，所述单条导线串行或依照时间多路复用的方式来转送多个信号。同样，可以把携带多个信号的单条导线分离为用于携带这些信号子集的各个不同的导线中。因此，对于转送信号存在许多选择。
为了确保系统的完整性和安全性，希望确保诸如例如多个主装置数据处理系统之类的系统不会被在不安全的处理器或其它主装置上运行的错误或敌对软件损害。例如，多主装置系统中的多个主装置可以共享相同的资源，诸如例如所述系统的外围装置或从属装置。多个主装置中的某些可能被认为是安全的，而其它主装置可能被认为是不安全的。如这里所用，安全的主装置指的是与不安全的主装置相比通常较少访问并且对破坏不那么敏感的主装置，而所述不安全的主装置通常被更多访问并且对破坏也更为敏感。例如，安全主装置可以具有有限的可访问性或可以执行完全由主装置或SoC的制造商所控制的指令(即在安全主装置上运行的软件可以被认为是可信任的或安全软件)。然而，不安全的主装置可以是通用的应用处理器，所述应用处理器可能接收并执行第三方软件(例如用户开发的软件)或任何其它未置信的软件(其中所述软件的内容和功能通常是未知的)。由于所述软件是未置信的，所以它可能是试图破坏系统的其它部分或试图访问安全信息的错误或敌对软件。此外，特定主装置为安全或不安全的状态可能随数据处理系统状态改变而改变。
因此，本发明的一个实施例允许从属装置或外围装置(诸如例如非易失性存储器)的内容以下述方式是安全的，所述方式为当以安全状态操作时允许开始执行来自非易失性存储器的程序，但是当以不那么安全的状态操作时防止出现未经授权的访问。一个实施例提供了一种允许系统状态修改或覆盖先前编程的数据处理系统的访问保护策略的方法，如下面参考图1-3将要描述的那样。覆盖例如可以用来一并或独立地限制系统中的每个主装置对所述系统资源(例如从属装置、外围装置、存储器、共享资源等)的读取和写入访问(或反之，扩大对其的访问许可)。此外，当出现状态信息改变时，可以动态地改变这些覆盖。此外，如下面所进一步描述的，状态信息还可以包括与数据处理系统状态有关的任何类型的信息，诸如例如与启动调试模式、执行来自不安全或未验证的存储器区域的程序、重新编程部分非易失性存储器等有关的信息。
图1图示了数据处理系统10的一个实施例。数据处理系统10包括主装置12(也被称为互连或总线主装置12)、主装置14(也被称为互连或总线主装置14)、存储器控制器32、非易失性存储器36、系统互连22、I/O电路16、外围装置18及其它从属装置20。主装置12经由导线48与系统互连22双向耦合，主装置14经由导线50与系统互连22双向耦合，I/O电路经由导线52与系统互连22双向耦合，外围装置18经由导线54与系统互连22双向耦合，其它从属装置20经由导线56与系统互连22双向耦合，并且存储器控制器32经由导线24与系统互连22双向耦合。导线24包括用于传递主装置标识符26、地址/数据30、R/W信号28及其它信号34的导线。
存储器控制器32包括访问保护控制寄存器38、访问修改电路40、访问控制电路42和存储器访问电路44，并且所述存储器控制器32经由导线46与非易失性存储器36双向耦合。访问保护控制寄存器向访问修改电路40提供访问许可58。访问修改电路40经由导线62从数据处理系统10内的信息中以及经由导线64从存储器控制器32内的信息中接收状态信息60，并且向访问控制电路42提供所修改的访问许可66。注意到在替换实施例中，状态信息60可以只包括从数据处理系统10(经由导线62)所提供的信息或可以只包括从存储器控制器32内所提供的信息。此外，状态信息60可以包括从在数据处理系统10之外的源(经由一些或所有导线62)所提供的信息。因此状态信息60可以包括任何类型的信号或指示符，所述信号或指示符向访问修改电路40提供了所要求的状态信息，如下面将要详述的那样。访问控制电路42向存储器访问电路44提供了允许访问指示符68(其可以包括一个或多个指示符)。
尽管在图1中只图示了一个外围装置18，然而数据处理系统10可以包括与系统互连22耦合的任意数目的外围装置。同样，任意数目的主装置和从属装置可以与系统互连22耦合，并且不局限于在图1中所示出的那些。还要注意，在一个实施例中，所有数据处理系统10可以位于单个集成电路上或位于相同的装置内。作为选择，数据处理系统10可以包括彼此互连的任意数目的独立的集成电路或独立的装置。例如，在一个实施例中，存储器和存储器控制器(诸如例如非易失性存储器36和存储器控制器32)可以位于一个或多个集成电路上，与数据处理系统10的其余部分分离。
在一个实施例中，主装置12和主装置14可以是能够执行指令的处理器，诸如微处理器、数字信号处理器等，或可以包括任何其它类型的互连或总线主装置，诸如直接存储器访问(direct memory accessDMA)电路或调试电路。尽管只图示了两个主装置，然而根据需要数据处理系统10也可以包括任意数目的主装置(一个或多个)。还要注意，在任何给定的操作点上，每个主装置12和14可以具有不同的安全等级。即，例如，取决于在特定操作点上数据处理系统10的状态，每个主装置12和14可以是安全或不安全的主装置。外围装置18可以是任何类型的外围装置，诸如通用异步收发器(universalasynchronous receiver transmitter，UART)、实时时钟(real timeclock，RTC)、键盘控制器、任何类型的存储器等。注意到，其它从属装置20可以包括任何类型的互连从属装置，诸如例如可由主装置12和14访问的存储器，以及驻留在系统总线上的任何类型的外围装置，包括与外围装置18相同类型的外围装置。I/O电路16可以包括任何类型的I/O电路，所述I/O电路接收或提供在数据处理系统10之内或之外的信息。
在所举例说明的实施例中，存储器控制器32和非易失性存储器36对应于与系统互连22耦合的另一从属装置。注意到，在一个实施例中，非易失性存储器36可以由与系统互连22耦合的至少两个主装置(诸如例如主装置12和14)共享。非易失性存储器36可以位于与主装置12和14相同的集成电路上或位于独立的集成电路上。此外，尽管存储器36被图示为非易失性存储器(诸如闪速存储器)，然而存储器36可以是任何类型的存储器，诸如例如只读存储器(read onlymemory，ROM)、随机存取存储器(random access memory，RAM)、动态RAM(DRAM)、静态RAM(SRAM)、非易失性存储器(例如闪存、MRAM)等。此外，存储器36还可以是位于另一外围装置或从属装置内的存储器或其它存储装置。在又一实施例中，存储器36可以是具有安全信息的任何其它类型的资源，所述安全信息需要被保护，其中存储器控制器32可以被替换为具有用于保护所述资源的访问保护电路的任何类型的控制器。
系统互连22把主装置12、主装置14、I/O电路16、外围装置18、其它从属装置20和存储器控制器32互连。在一个实施例中，如图1中所示，把系统互连22实现为依照系统总线协议操作的系统总线。作为选择，可以使用互连电路(诸如例如在各个装置之间路由信息的切换电路)来实现系统互连22。
在操作中，主装置12和14请求使用系统互连22来请求对其它从属装置20、外围装置18或经由存储器控制器32对非易失性存储器36的访问。请求的主装置可以经由系统互连22向存储器控制器32提供访问请求。所述访问请求例如可以是对数据或指令的读取请求或写入请求。假定所述请求主装置具有足够的访问许可，存储器控制器32响应于读取访问请求，经由系统互连22把所请求的信息(数据或指令)提供回所述请求主装置。在一个实施例中，对于访问请求，向存储器控制器32提供主装置标识符26，其用于标识哪个主装置正在请求当前访问。还可以向存储器控制器32提供R/W信号28以便表明当前访问请求是读取还是写入类型的访问。存储器控制器32还经由地址/数据30接收对应于当前访问请求的地址信息并且提供所请求的信息。可以经由其它信号34来提供任何往返于存储器控制器32进行传递所需要的其它信号(诸如状态、控制、数据等)。
诸如主装置12和14之类的每个主装置可以具有相应的访问许可，所述访问许可可以用来确定是否允许对非易失性存储器36的特定访问请求。例如，特定的主装置对非易失性存储器36的写入访问或读取访问可以具有不同的访问许可。在一个实施例中，把这些访问许可存储在访问保护控制寄存器38中。
图2图示了图1的访问保护控制寄存器38的一个实施例。在一个实施例中，访问保护控制寄存器38包括用于数据处理系统10内每个主装置的一个访问保护字段。例如，访问保护控制寄存器38包括分别对应于主装置12和14的主装置12访问保护字段70和主装置14访问保护字段76。访问保护字段表明是否允许由特定的主装置对非易失性存储器36的特定类型的访问。例如，在所举例说明的实施例中，每个访问保护字段70和76包括读取访问保护字段和写入访问保护字段，用于表明对每个主装置的读取访问和写入访问的许可。
主装置12访问保护字段70包括用于表明是否允许主装置12对非易失性存储器36执行读取访问的主装置12读取访问保护字段72以及用于表明是否允许主装置12对非易失性存储器36执行写入访问的主装置12写入访问保护字段74。因此，可以向主装置12授予对非易失性存储器36只执行读取或写入访问之一的许可。作为选择，取决于字段72和74的值，可以向主装置12授予许可，以对非易失性存储器36既执行读取访问又执行写入访问，或者既不能执行读取访问也不能执行写入访问。在一个实施例中，字段72和74中的每个都是用于表明是否允许相应访问类型(读取或写入)的一位的字段。类似地，主装置14访问保护字段76包括用于表明是否允许主装置14对非易失性存储器36执行读取访问的主装置14读取访问保护字段78，以及用于表明是否允许主装置14对非易失性存储器36执行写入访问的主装置14写入访问保护字段80。因此，可以向主装置14授予对非易失性存储器36只执行读取或写入访问之一的许可。作为选择，取决于字段78和80的值，可以向主装置14授予许可，以对非易失性存储器36既执行读取访问又执行写入访问，或者既不能执行读取访问也不能执行写入访问。在一个实施例中，字段78和80中的每个都是用于表明是否允许相应访问类型(读取或写入)的一位的字段。
注意，在候选实施例中，访问保护控制寄存器38可以包括任意数目的访问保护字段，诸如字段70和76。例如，访问保护控制寄存器38可以包括用于数据处理系统10中每个主装置或只是数据处理系统10中主装置子集的一个访问保护字段。还要注意，每个访问保护字段70和76可以包括任意数目的字段，以便根据代替或除读取和写入访问之外的不同类型的访问(诸如例如脉冲串(burst)访问)来识别许可。此外，可以依照各种不同的方式来实现字段70、72、74、76、78和80，诸如通过使用不同的字段定义、不同的位分配或不同的位数目来实现。作为选择，可以把它们不同地组织到诸如独立的寄存器或数据处理系统10中别处的其它寄存器或存储单元。通常，访问保护控制寄存器38可由安全主装置来软件编程。在一个实施例中，访问保护控制寄存器38可以在重置时被编程。
返回参照图1，访问修改电路40可以用来修改(或覆盖)在控制寄存器38中所存储的一个或多个访问许可。例如，取决于状态信息60，访问修改电路40可以有选择地修改来自访问保护控制寄存器38的访问许可58以便提供所修改的访问许可66。即，在某些情况下，可以修改所有的访问许可58以便生成修改的访问许可66，或者作为选择，可以只修改一个或一些访问许可58以致所修改的访问许可66只包括一个或一些所修改的许可。即，所修改的访问许可66可以包括来自访问保护控制寄存器38的当前并没有修改的许可。还要注意，所修改的访问许可66可以向特定的主装置提供对存储器36的更广阔的(或更少限制性的)访问，或者可以限制特定的主装置对存储器36的访问。
返回参照图1，然后访问控制电路42可以根据所修改的访问许可66来确定是否允许当前的访问请求。例如，数据处理系统10内的每个主装置(诸如主装置12和14)可以具有相应的主装置标识符。在一个实施例中，主装置12可以对应于主装置标识符0，而主装置14可以对应于主装置标识符1，以致可以利用相应的编号来唯一地识别每个主装置。在替换实施例中，任何类型的标识符可以依照任何方式使用并分配，并且不局限于依照数字次序、以0开始、或到单个数字。此外，在替换实施例中，多个主装置也可以共享相同的主装置标识符。因此，访问控制电路42可以根据哪个主装置正在请求当前访问(由主装置标识符26向访问控制电路42表明)以及根据访问许可(由所修改的访问许可66向访问控制电路42表明)，来确定是否允许对非易失性存储器36的访问。如果允许访问，那么允许访问指示符68向存储器访问电路44表明允许访问，以致存储器访问电路44然后可以向非易失性存储器36提供必要的信号和信息以便完成所请求的访问(例如完成所请求的读取或写入)。然而，如果根据当前请求主装置的所修改的访问许可66，访问控制电路42确定不允许访问，则允许访问指示符68表明不允许访问以致存储器访问电路44不完成所请求的访问。将参考图3进一步描述存储器控制器32的操作。
图3依照本发明一个实施例图示了对应于存储器控制器32的操作的流程96。流程96始于开始82并且继续至块84，在块84接收访问请求。例如，主装置12或14可以经由系统互连22提供对非易失性存储器36的访问请求，其中所述访问请求可以是例如读取或写入请求，如R/W信号28所表明的那样。然后流程继续至块86，在那里确定访问许可。例如，可以由访问保护控制寄存器38内的字段(诸如字段70和76)来提供这些访问许可。然后流程继续至块88，在那里接收状态信息(诸如状态信息60)。所述状态信息例如可以涉及调试操作、来自不安全或未验证的存储器的操作、存储器编程、直接存储器访问(DMA)操作、引导操作、软件安全性校验、安全等级、安全性监控操作、操作模式、故障监控、外部总线操作等。即，可以经由状态信息60向访问修改电路40提供信息，其可以表明上述条件、状态或操作中的一个或多个，或可以表明与条件、状态或操作中的一个或多个有关的信息。因此可以从数据处理系统10内的各种地方(诸如从主装置12、主装置14、I/O电路16、外围装置18或其它从属装置20)、存储器控制器32内或从在数据处理系统10外部的某些地方或从其任何组合处接收状态信息60。
例如，对于与调试操作有关的状态信息，状态信息60的一个或多个信号可以从与系统互连22耦合的调试电路(未示出)接收，所述调试电路作为独立的单元，或者例如作为主装置12或14的一部分。还可以依照各种不同的方式来组合状态信息60内的信号以便根据不止一个资源来向访问修改电路40提供所组合的状态信息或状态信息。此组合电路可以位于访问修改电路40内或在访问修改电路40之外，甚至在存储器控制器32之外。
返回参照图3，然后流程继续至块90，在那里根据所接收的状态信息，可以有选择地修改访问许可。例如，在一个实施例中，硬件覆盖可以用来修改所述访问许可，以致经由状态信息60传递的某些条件或状态可以使在访问保护控制寄存器38内所存储的许可被硬件覆盖。
例如，在一个实施例中，状态信息60可以按要求被组合继而输入到(或直接输入到)硬件覆盖电路，以致当满足一定的条件时，访问保护控制寄存器38的值可以被硬件修改或替换以便创建所修改的访问许可，诸如所修改的访问许可66。作为选择，可以依照其它方式，诸如按照其它硬件或软件方法，来根据状态信息60有选择地修改访问许可58，以便生成所修改的访问许可66。
然后流程继续至块92，在那里根据所修改的访问许可来有选择地执行所请求的访问。例如，如果主装置12请求对非易失性存储器36的读取访问，并且主装置12读取访问保护字段72表明允许由主装置12进行读取访问，那么将要执行主装置12的请求(假定它没有被访问修改电路40修改)。然而，如果状态信息60表明应当修改主装置12的读取访问许可(例如拒绝而不是允许)，那么访问修改电路40可以修改所述读取访问许可(并且把它作为所修改的访问许可66的一部分提供)，以便将拒绝而不是允许所请求的读取访问，从而覆盖了主装置12读取访问保护字段72。然后流程在结束94结束。(注意到，当每个经由存储器控制器32对存储器36进行访问请求时，可以重复图3的流程。)
因此，对于主装置(诸如主装置12或14)对非易失性存储器36的每个访问，访问保护控制寄存器38提供访问许可58，所述访问许可58可以用来确定是否应当允许当前访问。然而，取决于数据处理系统10的状态信息，存在其中可能希望覆盖这些可软件编程的寄存器(从而产生所修改的访问许可66)。例如，如果访问保护控制寄存器38是可软件编程的，那么在访问保护控制寄存器38内所存储的许可可能已经被不安全的软件改变以致错误地允许访问那些需要被保护的安全信息。因此，访问修改电路40可以用来提供修改(诸如硬件覆盖)，取决于数据处理系统10的一定状态信息或条件，所述访问修改电路40可以用来修改所述访问保护控制寄存器38的访问许可以便防止访问安全信息。
在一个例子中，在调试操作期间可能需要限制访问，这是因为在调试期间数据处理系统10通常被更多地访问。因此，在一个实施例中，状态信息60包括来自调试电路(未示出)的信息，用于表明何时启用调试。在这种情况下，在访问保护控制寄存器38内所存储的一些或所有主装置12和14的许可可以被访问修改电路40修改。
在另一例子中，在从不安全或未验证的存储器进行操作期间，可能需要修改访问以便确保数据处理系统10的安全性，并且防止可能由于例如在这些不安全或未验证的存储器内所存储的错误或敌对软件而导致的破坏。
在另一例子中，当已经编程存储器时可以修改访问许可。例如，参照图1，当修改非易失性存储器36时，可以修改对非易失性存储器36的访问许可，这是因为它不可能确保非易失性存储器36的所修改部分的安全性。例如，非易失性存储器36可能已经被修改为包括坏的数据、有误信息或存储了错误或敌对的软件。在这种情况下，状态信息60可以包括从存储器控制器32诸如经由导线64所提供的信息。
在又一例子中，可以对于直接存储器访问(DMA)操作修改访问许可。在此例子中，状态信息60可以包括来自DMA的、用于表明出现DMA操作的信号(其中例如，主装置12或14可以是或包括DMA)。在另一例子中，当引导操作时可以修改访问许可从而确保安全信息仍然是安全的，这是因为系统可能会由于错误的固件、软件或设置而被引导到未知状态中。还可以根据软件安全性校验来修改访问许可，以致不允许在访问保护控制寄存器38内所存储的访问许可控制访问(即被覆盖或修改)直到可以校验所述软件为止。还可以根据数据处理系统10或主装置12和14的安全等级来修改访问许可。例如，每个主装置可以具有变化的安全等级(只是在安全和不安全之间变化)，其中根据在特定访问请求期间的安全等级，可以修改控制寄存器38的访问许可。还可以根据安全性监控操作来修改访问许可。例如，在数据处理系统10中可以存在安全性监视器(未示出)，所述安全性监视器用于监督在数据处理系统10内的操作以便确保没有违反安全性。因此，当由安全性监视器检测到一定的条件时，可以据此修改访问。因此状态信息60可以用来向访问修改电路40提供与这些状态、条件和操作有关的信息。
在另一例子中，还可以根据数据处理系统或存储器控制器32的操作模式来修改访问许可，如状态信息60所表明的。例如，如果数据处理系统10进入简化级操作状态(诸如最小操作状态，其中只支持基本的操作集)，那么可以修改控制寄存器38的所编程的访问许可从而当在简化级操作时保护数据处理系统10。在另一实施例中，可以根据数据处理系统10的故障监视器(未示出)来修改访问许可。例如，响应于故障监视器检测到在数据处理系统10的任何部分内的故障，可以修改控制寄存器38的访问许可从而当故障检测时限制访问。在此例子中，可以经由状态信息60向访问修改电路40提供来自所述故障监视器的信号。在又一实施例中，可以根据外部总线操作来修改访问许可。例如，在外部总线操作期间，外部源可能试图访问或修改安全信息，或者破坏存储器36或者数据处理系统10。因此，在外部总线操作期间可以限制对访问的访问许可从而确保数据处理系统10的安全性。
注意到，对于其中状态信息(例如经由状态信息60提供)可以用来有选择地修改控制寄存器38的访问许可的不同情况，上面提供了许多例子。替换实施例可以使用比上述信息更多或更少的信息。此外，可以使用上述情况的组合，其中取决于数据处理系统10的需要，可以依照任何方式来组合状态信息60以便确定何时应当修改访问许可。即，状态信息60可以取自各种不同的资源或源，包括来自存储器控制器32内的那些，用于向访问修改电路40表明必要的状态信息以致访问修改电路40可以适当地确定是否修改访问许可。此外，状态信息可以包括用于反映数据处理系统10或其任何组件的状态或条件的任何类型的信息。所述状态信息还可以表明一个或多个主装置(诸如主装置12和14)的可信赖性。此外，还要注意，尽管上面大部分例子是参考限制访问许可来提供的，然而取决于数据处理系统10的设计，访问修改电路40也可以使用状态信息来增加或扩大访问许可。
因此，应当理解可以实现改进了安全性的数据处理系统，包括多个主装置的数据处理系统。存取修改电路可以用来根据各种不同类型的状态信息来有选择地修改访问许可。因此，随着数据处理系统10的状态改变，通过在每个访问的基础上限制或扩大访问许可，可以根据需要来保持安全性。此外，可以以每个主装置为基础和以每个访问类型为基础来执行修改。状态信息可以包括从数据处理系统10的各个部分所接收的信息，包括在存储器控制器32内的信息，并且可以包括从在数据处理系统10之外的源所接收的信息。还要注意，访问修改电路可以使用硬件覆盖机构来有选择地修改访问许可。作为选择，可以使用其它硬件、软件或其组合、机构来生成修改的访问许可66。
在上述说明中，已经参考具体实施例描述了本发明。然而，一个本领域内普通技术人员应当理解，在不脱离如权利要求所阐明的本发明的范围的情况下，可以进行各种修改和变化。例如，可以不同于在图1的实施例中所图示的那样来组织数据处理系统10和存储器控制器32。此外，可以采用硬件、软件和固件的任何组合来实现所述电路。据此，应当认为说明书和附图是说明性的而并非是限制性的，并且意在将所有这种修改包括在本发明的范围内。
相对于具体实施例上面已经描述了益处、其它优点和问题的解决办法。然而，可能导致任何益处、优点或解决办法出现或使其更加显著的益处、优点、问题的解决办法和任何元素不应当被理解为任何或所有权利要求的关键性的、要求的或必需的特征或元素。如这里所用的，术语一个或一种被定义为一个或多个而并非单指一个。如这里所用的，术语包含和/或具有被定义为包括(即，开放式语言)。如这里所用的，术语“包括”、“包含”或其任何其它变化意在覆盖非排他性的包含，以致包括一列元素的过程、方法、物品或设备并不只包括那些元素，而且还可以包括没有明显地列出的其它元素或为这种过程、方法、物品或设备所固有的元素。

Claims (10)

1.一种访问许可电路，包括：
第一访问保护电路，用于存储对应于第一总线主装置的第一访问许可信息；
第二访问保护电路，用于存储对应于第二总线主装置的第二访问许可信息；
访问修改电路，与所述第一和第二访问保护电路耦合；和
允许访问指示符，由所述访问修改电路提供，
其中响应于由所述第一总线主装置进行的第一访问，所述访问修改电路接收第一状态信息，并且接收所述第一访问许可信息，
其中根据所述第一状态信息，所述访问修改电路有选择地修改所述第一访问许可信息，以便生成第一修改的访问许可信息，
其中所述第一修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第一访问；
其中响应于由所述第二总线主装置进行的第二访问，所述访问修改电路接收第二状态信息，并且接收所述第二访问许可信息，
其中根据所述第二状态信息，所述访问修改电路有选择地修改所述第二访问许可信息，以便生成第二修改的访问许可信息，并且
其中所述第二修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第二访问。
2.如权利要求1所述的访问许可电路，其中所述第一状态信息表明所述第一总线主装置的可信赖性。
3.如权利要求1所述的访问许可电路，其中所述第一状态信息涉及引导操作。
4.如权利要求1所述的访问许可电路，其中所述访问许可电路构成数据处理系统的一部分。
5.如权利要求1所述的访问许可电路，其中所述第一总线主装置包括用于执行指令的主装置、用于执行直接存储器访问操作、即DMA操作的主装置和用于执行调试操作的主装置中的至少一个。
6.一种数据处理系统，包括：
访问许可电路，该访问许可电路包括：
第一访问保护电路，用于存储对应于第一总线主装置的第一访问许可信息；
第二访问保护电路，用于存储对应于第二总线主装置的第二访问许可信息；
访问修改电路，与所述第一和第二访问保护电路耦合；和
允许访问指示符，由所述访问修改电路提供，
其中响应于由所述第一总线主装置进行的第一访问，所述访问修改电路接收第一状态信息，并且接收所述第一访问许可信息，
其中根据所述第一状态信息，所述访问修改电路有选择地修改所述第一访问许可信息，以便生成第一修改的访问许可信息，
其中所述第一修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第一访问；
其中响应于由所述第二总线主装置进行的第二访问，所述访问修改电路接收第二状态信息，并且接收所述第二访问许可信息，
其中根据所述第二状态信息，所述访问修改电路有选择地修改所述第二访问许可信息，以便生成第二修改的访问许可信息，并且
其中所述第二修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第二访问；以及调试电路，用于提供所述第一状态信息。
7.一种数据处理系统，包括：
访问许可电路，该访问许可电路包括：
第一访问保护电路，用于存储对应于第一总线主装置的第
一访问许可信息；
第二访问保护电路，用于存储对应于第二总线主装置的第二访问许可信息；
访问修改电路，与所述第一和第二访问保护电路耦合；和
允许访问指示符，由所述访问修改电路提供，
其中响应于由所述第一总线主装置进行的第一访问，所述访问修改电路接收第一状态信息，并且接收所述第一访问许可信息，
其中根据所述第一状态信息，所述访问修改电路有选择地修改所述第一访问许可信息，以便生成第一修改的访问许可信息，
其中所述第一修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第一访问；
其中响应于由所述第二总线主装置进行的第二访问，所述访问修改电路接收第二状态信息，并且接收所述第二访问许可信息，
其中根据所述第二状态信息，所述访问修改电路有选择地修改所述第二访问许可信息，以便生成第二修改的访问许可信息，并且
其中所述第二修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第二访问；以及
直接存储器访问电路、即DMA电路，用于提供所述第一状态信息。
8.一种数据处理系统，包括：
访问许可电路，该访问许可电路包括：
第一访问保护电路，用于存储对应于第一总线主装置的第一访问许可信息；
第二访问保护电路，用于存储对应于第二总线主装置的第二访问许可信息；
访问修改电路，与所述第一和第二访问保护电路耦合；和
允许访问指示符，由所述访问修改电路提供，
其中响应于由所述第一总线主装置进行的第一访问，所述访问修改电路接收第一状态信息，并且接收所述第一访问许可信息，
其中根据所述第一状态信息，所述访问修改电路有选择地修改所述第一访问许可信息，以便生成第一修改的访问许可信息，
其中所述第一修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第一访问；
其中响应于由所述第二总线主装置进行的第二访问，所述访问修改电路接收第二状态信息，并且接收所述第二访问许可信息，
其中根据所述第二状态信息，所述访问修改电路有选择地修改所述第二访问许可信息，以便生成第二修改的访问许可信息，并且
其中所述第二修改的访问许可信息用来确定所述允许访问指示符是否将允许所述第二访问；以及
外部总线接口电路，用于提供所述第一状态信息。
9.一种用于确定访问保护的方法，包括：
接收对应于第一主装置的第一访问请求；
确定对应于所述第一主装置的第一访问许可；
接收第一状态信息；
根据所述第一状态信息来有选择地修改所述第一访问许可；
接收来自第二主装置的第二访问请求；
确定对应于所述第二主装置的第二访问许可；
接收第二状态信息；并且
根据所述第二状态信息来有选择地修改所述第二访问许可，
其中从与所述第二状态信息不同的源提供所述第一状态信息。
10.一种用于确定访问保护的方法，包括：
接收对应于第一主装置的第一访问请求；
提供第一状态信息；
根据所述第一访问请求来确定第一访问许可；
根据所述第一状态信息来有选择地修改所述第一访问许可；
接收对应于第二主装置的第二访问请求；
提供第二状态信息；
根据所述第二访问请求来确定第二访问许可；
根据所述第二状态信息来有选择地修改所述第二访问许可。
CNB2004800149699A 2003-05-29 2004-04-30 用于确定访问许可的方法和设备 Expired - Fee Related CN100371906C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/448,031 US7444668B2 (en) 2003-05-29 2003-05-29 Method and apparatus for determining access permission
US10/448,031 2003-05-29

Publications (2)

Publication Number Publication Date
CN1799030A CN1799030A (zh) 2006-07-05
CN100371906C true CN100371906C (zh) 2008-02-27

Family

ID=33451403

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800149699A Expired - Fee Related CN100371906C (zh) 2003-05-29 2004-04-30 用于确定访问许可的方法和设备

Country Status (6)

Country Link
US (1) US7444668B2 (zh)
JP (1) JP2007501477A (zh)
KR (1) KR101010801B1 (zh)
CN (1) CN100371906C (zh)
TW (1) TWI344600B (zh)
WO (1) WO2004107176A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8566248B1 (en) 2000-08-04 2013-10-22 Grdn. Net Solutions, Llc Initiation of an information transaction over a network via a wireless device
US9928508B2 (en) 2000-08-04 2018-03-27 Intellectual Ventures I Llc Single sign-on for access to a central data repository
US7257581B1 (en) 2000-08-04 2007-08-14 Guardian Networks, Llc Storage, management and distribution of consumer information
US7793095B2 (en) 2002-06-06 2010-09-07 Hardt Dick C Distributed hierarchical identity management
US7681046B1 (en) * 2003-09-26 2010-03-16 Andrew Morgan System with secure cryptographic capabilities using a hardware specific digital secret
US7694151B1 (en) * 2003-11-20 2010-04-06 Johnson Richard C Architecture, system, and method for operating on encrypted and/or hidden information
US20050198461A1 (en) * 2004-01-12 2005-09-08 Shaw Mark E. Security measures in a partitionable computing system
US8527752B2 (en) * 2004-06-16 2013-09-03 Dormarke Assets Limited Liability Graduated authentication in an identity management system
US9245266B2 (en) 2004-06-16 2016-01-26 Callahan Cellular L.L.C. Auditable privacy policies in a distributed hierarchical identity management system
US8504704B2 (en) 2004-06-16 2013-08-06 Dormarke Assets Limited Liability Company Distributed contact information management
US7904943B2 (en) 2004-12-28 2011-03-08 O'connor Dennis M Secure controller for block oriented storage
US7412579B2 (en) * 2004-12-30 2008-08-12 O'connor Dennis M Secure memory controller
US20090031418A1 (en) * 2005-04-21 2009-01-29 Nori Matsuda Computer, method for controlling access to computer resource, and access control program
JP2006318334A (ja) * 2005-05-16 2006-11-24 Renesas Technology Corp 情報処理装置
US8656487B2 (en) * 2005-09-23 2014-02-18 Intel Corporation System and method for filtering write requests to selected output ports
EP1801700B1 (en) * 2005-12-23 2013-06-26 Texas Instruments Inc. Method and systems to restrict usage of a DMA channel
EP1971925A4 (en) * 2005-12-23 2009-01-07 Texas Instruments Inc METHODS AND SYSTEMS FOR RESTRICTING THE USE OF A DMA CHANNEL
US20090055248A1 (en) * 2006-08-22 2009-02-26 Wolf Andrew L Method of administering a search engine with a marketing component
US20080059423A1 (en) * 2006-08-22 2008-03-06 Andrew Wolf Method of administering a search engine with a marketing component
US8467528B2 (en) * 2006-08-31 2013-06-18 Advanced Micro Devices, Inc. Multimedia content protection
GB2442023B (en) * 2006-09-13 2011-03-02 Advanced Risc Mach Ltd Memory access security management
KR20080067774A (ko) * 2007-01-17 2008-07-22 삼성전자주식회사 허가되지 않은 메모리 접근으로부터 비밀 영역을 보호하기위한 방법 및 시스템
US7689733B2 (en) 2007-03-09 2010-03-30 Microsoft Corporation Method and apparatus for policy-based direct memory access control
CN100461118C (zh) * 2007-07-05 2009-02-11 华为技术有限公司 控制访问寄存器的装置、方法及集成电路芯片
US7979618B2 (en) * 2007-07-12 2011-07-12 Samsung Electronics Co., Ltd. Image forming apparatus and control method thereof
US7992209B1 (en) 2007-07-19 2011-08-02 Owl Computing Technologies, Inc. Bilateral communication using multiple one-way data links
WO2009138928A1 (en) * 2008-05-13 2009-11-19 Nxp B.V. Secure direct memory access
US8954804B2 (en) * 2008-07-15 2015-02-10 Ati Technologies Ulc Secure boot circuit and method
US8627471B2 (en) 2008-10-28 2014-01-07 Freescale Semiconductor, Inc. Permissions checking for data processing instructions
US9213665B2 (en) 2008-10-28 2015-12-15 Freescale Semiconductor, Inc. Data processor for processing a decorated storage notify
JP2010267135A (ja) * 2009-05-15 2010-11-25 Toshiba Corp メモリコントローラ
US8250628B2 (en) * 2009-08-28 2012-08-21 International Business Machines Corporation Dynamic augmentation, reduction, and/or replacement of security information by evaluating logical expressions
GB2482700A (en) * 2010-08-11 2012-02-15 Advanced Risc Mach Ltd Memory access control
JP5829106B2 (ja) * 2011-11-16 2015-12-09 オリンパス株式会社 信号転送回路
WO2013089726A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Method, device, and system for protecting and securely delivering media content
WO2013089728A1 (en) 2011-12-15 2013-06-20 Intel Corporation Method, device, and system for securely sharing media content from a source device
WO2013089725A1 (en) 2011-12-15 2013-06-20 Intel Corporation Method and device for secure communications over a network using a hardware security engine
US9471812B2 (en) * 2012-03-06 2016-10-18 Freescale Semiconductor, Inc. Method for implementing security of non-volatile memory
US8819850B2 (en) * 2012-07-25 2014-08-26 At&T Mobility Ii Llc Management of application access
JP2014048904A (ja) * 2012-08-31 2014-03-17 Fuji Electric Co Ltd 制御装置、そのデータ保護方法およびデータ保護解除方法
US8856515B2 (en) * 2012-11-08 2014-10-07 Intel Corporation Implementation of robust and secure content protection in a system-on-a-chip apparatus
WO2014122414A1 (en) * 2013-02-05 2014-08-14 Arm Limited Handling memory access operations in a data processing apparatus
US9092647B2 (en) 2013-03-07 2015-07-28 Freescale Semiconductor, Inc. Programmable direct memory access channels
US20140366131A1 (en) * 2013-06-07 2014-12-11 Andes Technology Corporation Secure bus system
KR20150094178A (ko) 2014-02-10 2015-08-19 삼성전자주식회사 보안 장치 및 보안 장치의 제어 방법
US9268970B2 (en) 2014-03-20 2016-02-23 Analog Devices, Inc. System and method for security-aware master
US9830295B2 (en) * 2015-01-15 2017-11-28 Nxp Usa, Inc. Resource domain partioning in a data processing system
US11416421B2 (en) 2016-07-19 2022-08-16 Cypress Semiconductor Corporation Context-based protection system
GB2563009B (en) * 2017-05-25 2019-12-25 Advanced Risc Mach Ltd An apparatus and method for interpreting permissions associated with a capability
US10558604B2 (en) * 2017-12-20 2020-02-11 Qualcomm Incorporated Communication interface transaction security
US11954220B2 (en) * 2018-05-21 2024-04-09 Pure Storage, Inc. Data protection for container storage
US10795679B2 (en) * 2018-06-07 2020-10-06 Red Hat, Inc. Memory access instructions that include permission values for additional protection
US20200004697A1 (en) * 2018-06-29 2020-01-02 Qualcomm Incorporated Patchable hardware for access control
JP6961553B2 (ja) * 2018-08-30 2021-11-05 株式会社東芝 情報処理装置、システム及び方法
US11288404B2 (en) * 2019-06-14 2022-03-29 Infineon Technologies Ag Resource protection
US11755785B2 (en) 2020-08-03 2023-09-12 Nxp Usa, Inc. System and method of limiting access of processors to hardware resources
JP2022129555A (ja) * 2021-02-25 2022-09-06 セイコーエプソン株式会社 回路装置及び電子機器
EP4092556A1 (en) * 2021-05-20 2022-11-23 Nordic Semiconductor ASA Bus decoder
CN114826785B (zh) * 2022-06-29 2022-09-23 湖北芯擎科技有限公司 一种动态防护方法、系统级芯片、电子设备及介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117658A (ja) * 1982-12-24 1984-07-07 Fuji Facom Corp マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置
JPS59210598A (ja) * 1983-05-13 1984-11-29 Fuji Electric Co Ltd 記憶保護機能を備えた入出力制御装置
US4713753A (en) * 1985-02-21 1987-12-15 Honeywell Inc. Secure data processing system architecture with format control
EP0285309A2 (en) * 1987-03-28 1988-10-05 Kabushiki Kaisha Toshiba Memory protection apparatus for use in an electronic calculator
CN1030654A (zh) * 1987-07-01 1989-01-25 数字设备公司 利用存取和故障逻辑信号保护主存储器单元的设备和方法
US6021455A (en) * 1995-09-05 2000-02-01 Hitachi, Ltd. Method and system for arbitrating a bus according to the status of a buffer and destination information

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2503899A1 (fr) * 1981-04-08 1982-10-15 Thomson Csf Procede et dispositif de transmission de donnees numeriques
US4747139A (en) * 1984-08-27 1988-05-24 Taaffe James L Software security method and systems
JPS63163951A (ja) * 1986-12-26 1988-07-07 Nippon Telegr & Teleph Corp <Ntt> アクセス権制御方式
JPS6412364A (en) * 1987-07-06 1989-01-17 Nippon Telegraph & Telephone System constitution control system
US4979100A (en) * 1988-04-01 1990-12-18 Sprint International Communications Corp. Communication processor for a packet-switched network
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
JP2767831B2 (ja) * 1988-10-04 1998-06-18 株式会社日立製作所 共有デバイスのアクセス管理方式
GB8916586D0 (en) * 1989-07-20 1989-09-06 Int Computers Ltd Distributed data processing system
JPH03212749A (ja) * 1990-01-17 1991-09-18 Fuji Xerox Co Ltd マルチプロセッサシステム
CA2080608A1 (en) * 1992-01-02 1993-07-03 Nader Amini Bus control logic for computer system having dual bus architecture
JPH0675861A (ja) * 1992-08-25 1994-03-18 Fujitsu Ltd メモリアクセス保護装置
US5619661A (en) * 1995-06-05 1997-04-08 Vlsi Technology, Inc. Dynamic arbitration system and method
JPH08339346A (ja) * 1995-06-09 1996-12-24 Toshiba Corp バスアービタ
JPH096718A (ja) * 1995-06-16 1997-01-10 Toshiba Corp ポータブルコンピュータシステム
WO1997004378A1 (en) * 1995-07-20 1997-02-06 Dallas Semiconductor Corporation Microcircuit with memory that is protected by both hardware and software
US5956493A (en) * 1996-03-08 1999-09-21 Advanced Micro Devices, Inc. Bus arbiter including programmable request latency counters for varying arbitration priority
US5805835A (en) * 1996-07-15 1998-09-08 Micron Electronics, Inc. Parallel architecture computer system and method
US5941949A (en) * 1997-05-14 1999-08-24 Citrix Systems, Inc. System and method for transmitting data from a server application to more than one client node
JP3524337B2 (ja) * 1997-07-25 2004-05-10 キヤノン株式会社 バス管理装置及びそれを有する複合機器の制御装置
US6708273B1 (en) * 1997-09-16 2004-03-16 Safenet, Inc. Apparatus and method for implementing IPSEC transforms within an integrated circuit
US6704871B1 (en) * 1997-09-16 2004-03-09 Safenet, Inc. Cryptographic co-processor
US6240493B1 (en) * 1998-04-17 2001-05-29 Motorola, Inc. Method and apparatus for performing access censorship in a data processing system
JPH11327911A (ja) * 1998-05-08 1999-11-30 Ricoh Co Ltd 画像形成装置
JP2000047975A (ja) * 1998-07-31 2000-02-18 Fujitsu Ltd メモリアクセス制御回路
US6324612B1 (en) * 1998-12-10 2001-11-27 International Business Machines Corporation Associating buffers in a bus bridge with corresponding peripheral devices to facilitate transaction merging
US6237057B1 (en) * 1998-12-16 2001-05-22 International Business Machines Corporation Method and system for PCI slot expansion via electrical isolation
CN1189823C (zh) * 1999-03-03 2005-02-16 索尼公司 数据处理设备、数据处理方法、终端单元、和数据处理设备的发送方法
US6785810B1 (en) * 1999-08-31 2004-08-31 Espoc, Inc. System and method for providing secure transmission, search, and storage of data
US6473825B1 (en) * 2000-01-12 2002-10-29 Trw Inc. Apparatus and method for controlling secure communications between peripheral components on computer buses connected by a bridge circuit
US6629178B1 (en) * 2000-06-15 2003-09-30 Advanced Micro Devices, Inc. System and method for controlling bus access for bus agents having varying priorities
US7496767B2 (en) * 2001-01-19 2009-02-24 Xerox Corporation Secure content objects
US6662251B2 (en) * 2001-03-26 2003-12-09 International Business Machines Corporation Selective targeting of transactions to devices on a shared bus
US6820152B2 (en) * 2001-04-25 2004-11-16 Matsushita Electric Industrial Co., Ltd. Memory control device and LSI
US7055038B2 (en) * 2001-05-07 2006-05-30 Ati International Srl Method and apparatus for maintaining secure and nonsecure data in a shared memory system
US7216362B1 (en) * 2001-05-10 2007-05-08 Advanced Micro Devices, Inc. Enhanced security and manageability using secure storage in a personal computer system
US7073059B2 (en) * 2001-06-08 2006-07-04 Hewlett-Packard Development Company, L.P. Secure machine platform that interfaces to operating systems and customized control programs
US6775750B2 (en) * 2001-06-29 2004-08-10 Texas Instruments Incorporated System protection map
US7036020B2 (en) * 2001-07-25 2006-04-25 Antique Books, Inc Methods and systems for promoting security in a computer system employing attached storage devices
US7548841B2 (en) * 2001-11-16 2009-06-16 Canon Kabushiki Kaisha Method for logic checking to check operation of circuit to be connected to bus
JP3791005B2 (ja) * 2001-11-20 2006-06-28 日本電気株式会社 バスアクセス調停装置及びバスアクセス調停方法
US20030101341A1 (en) * 2001-11-26 2003-05-29 Electronic Data Systems Corporation Method and system for protecting data from unauthorized disclosure
US7434264B2 (en) * 2003-03-07 2008-10-07 Freescale Semiconductor, Inc. Data processing system with peripheral access protection and method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117658A (ja) * 1982-12-24 1984-07-07 Fuji Facom Corp マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置
JPS59210598A (ja) * 1983-05-13 1984-11-29 Fuji Electric Co Ltd 記憶保護機能を備えた入出力制御装置
US4713753A (en) * 1985-02-21 1987-12-15 Honeywell Inc. Secure data processing system architecture with format control
EP0285309A2 (en) * 1987-03-28 1988-10-05 Kabushiki Kaisha Toshiba Memory protection apparatus for use in an electronic calculator
CN1030654A (zh) * 1987-07-01 1989-01-25 数字设备公司 利用存取和故障逻辑信号保护主存储器单元的设备和方法
US6021455A (en) * 1995-09-05 2000-02-01 Hitachi, Ltd. Method and system for arbitrating a bus according to the status of a buffer and destination information

Also Published As

Publication number Publication date
WO2004107176A1 (en) 2004-12-09
US7444668B2 (en) 2008-10-28
KR20060032954A (ko) 2006-04-18
US20040243823A1 (en) 2004-12-02
KR101010801B1 (ko) 2011-01-25
CN1799030A (zh) 2006-07-05
TW200506623A (en) 2005-02-16
TWI344600B (en) 2011-07-01
JP2007501477A (ja) 2007-01-25

Similar Documents

Publication Publication Date Title
CN100371906C (zh) 用于确定访问许可的方法和设备
CN101281506B (zh) 数据处理系统内基于存储器域的安全控制
JP4872001B2 (ja) メモリ・アクセス安全性管理
CN101162492B (zh) 保护数据处理设备中的系统控制寄存器
US7434264B2 (en) Data processing system with peripheral access protection and method therefor
CN100565429C (zh) 用于数据处理系统中的字符顺序控制的方法和装置
US10489332B2 (en) System and method for per-task memory protection for a non-programmable bus master
CN102486755B (zh) 存储器保护单元和用于控制对存储设备的访问的方法
US4583196A (en) Secure read only memory
JP4939382B2 (ja) 情報処理装置及びそのプログラム実行制御方法
US8185934B2 (en) Programmable data protection device, secure programming manager system and process for controlling access to an interconnect network for an integrated circuit
JP4945053B2 (ja) 半導体装置、バスインターフェース装置、およびコンピュータシステム
US4383297A (en) Data processing system including internal register addressing arrangements
JP4591163B2 (ja) バスアクセス制御装置
JP3661852B2 (ja) ライブラリに権利を割り当てるためのシステムを備える保護されたマイクロプロセッサ
US20020166034A1 (en) Protection circuit for preventing unauthorized access to the memory device of a processor
CN111026683A (zh) 访问存储器的方法
JP2007109053A (ja) バスアクセス制御装置
JP2005129041A (ja) マイクロコンピュータ
CN102637152B (zh) 具有处理单元和信息存储装置的设备
JP2904991B2 (ja) 数値制御装置
GB2129586A (en) Improvements in or relating to memory systems
JP5324676B2 (ja) プロセッサ、バスインターフェース装置、およびコンピュータシステム
JP5380392B2 (ja) 半導体装置、バスインターフェース装置、およびコンピュータシステム
KR940006823B1 (ko) 메모리 라이트 보호회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MOSAID TECHNOLOGIES INC.

Free format text: FORMER OWNER: FISICAL SEMICONDUCTOR INC.

Effective date: 20130814

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130814

Address after: Ontario

Patentee after: Mosaid Technologies Inc.

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP03 Change of name, title or address

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario

Patentee before: Mosaid Technologies Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080227

Termination date: 20150430

EXPY Termination of patent right or utility model