CN102637152B - 具有处理单元和信息存储装置的设备 - Google Patents

具有处理单元和信息存储装置的设备 Download PDF

Info

Publication number
CN102637152B
CN102637152B CN201210027144.7A CN201210027144A CN102637152B CN 102637152 B CN102637152 B CN 102637152B CN 201210027144 A CN201210027144 A CN 201210027144A CN 102637152 B CN102637152 B CN 102637152B
Authority
CN
China
Prior art keywords
memory storage
module
information
access
information memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210027144.7A
Other languages
English (en)
Other versions
CN102637152A (zh
Inventor
K.赫茨
J.斯亚森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102637152A publication Critical patent/CN102637152A/zh
Application granted granted Critical
Publication of CN102637152B publication Critical patent/CN102637152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1416Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1433Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1052Security improvement

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了具有处理单元和信息存储装置的设备。描述和描绘了涉及处理单元和第一信息存储装置的实施例。一种设备包括:处理单元,其执行数据处理操作;第一信息存储装置,其能够由处理单元进行读取访问和写入访问;第一单元,其发起来自处理单元的数据处理操作;访问控制,其被配置成或能够配置成从第一访问模式切换到第二模式,在第一访问模式中第一信息存储装置能够由第一单元进行访问,在第二模式中第一信息存储装置在数据处理操作期间对于第一单元而言是不能访问的。

Description

具有处理单元和信息存储装置的设备
技术领域
本发明涉及数据处理,特别涉及数据处理中的访问保护。
背景技术
数据处理现今被实施在生活的几乎每个部分中,其中越来越多的实施仍是日益增加的趋势。例如,在数据通信、安全应用或汽车应用中,提供数据处理以便提供诸如数据的安全传输、认证和验证、或可靠(safe)和安全移动性之类的功能。通常具有程序控制器单元(例如具有一个或多个核的CPU)的半导体设备(例如微控制器)被编程以便实现这些功能。为了存储数据和程序,提供与CPU相关联的数据存储器和程序存储器。此外,在一些系统中,诸如专用协处理器之类的另一处理器可以被提供以用于处理特定的任务或功能。
发明内容
根据一个方面,一种方法包括将第一信息从第一单元提供到第一信息存储装置(storage)中以用于执行处理单元的第一操作。在处理单元的第一操作期间,在处理单元和至少第一信息存储装置之间传递第二信息,其中第一信息存储装置在处理单元的第一操作期间对于第一单元而言是不能访问的。
根据另一方面,一种限制对信息存储装置的访问的方法包括请求对子例程或命令的执行,其中该执行由第一单元来请求以及该子例程或命令由处理单元来执行。用于执行子例程或命令的信息由第一单元提供给第一信息存储装置。在信息被提供给第一信息存储装置之后,提供限制第一单元对第一信息存储装置的访问的访问限制。
根据另一方面,一种设备包括:处理单元,其执行数据处理操作;第一信息存储装置,其能够由处理单元进行读取访问和写入访问;以及第一单元,其发起来自处理单元的数据处理操作。提供访问控制,所述访问控制被配置成或能够配置成从第一访问模式切换到第二模式,在第一访问模式中第一信息存储装置能够由第一单元访问,在第二模式中第一信息存储装置在数据处理操作期间对于第一单元而言是不能访问的。
根据另一方面,一种设备包括操作码存储装置和用于存储在第一单元和数据处理单元之间传递的数据的数据存储装置。数据处理单元被配置成基于由第一单元在操作码存储装置中写入的操作码来执行数据处理操作。控制器被提供以在数据处理单元执行数据处理操作时保护数据存储装置免于第一单元的写入和读取,以及在数据处理操作被完成时使能至少第一单元的写入和读取。
根据另一方面,一种信息存储设备包括操作码存储装置和数据存储装置,其中数据存储装置包括多个子单元存储装置。控制器被提供以在与存储在操作码存储装置中的操作码相关联的数据处理操作之前为多个子单元存储装置中的每个配置在操作码的执行期间的读取/写入保护。
附图说明
图1A和1B示出根据示例实施例的框图;
图2示出根据一个示例实施例的流程图;
图3示出根据一个示例实施例的流程图;
图4A至4D示出根据一个实施例的实例;
图5示出根据一个示例实施例的框图;以及
图6示出根据一个示例实施例的框图。
具体实施方式
下面的详细描述解释本发明的示例性实施例。该描述不应在限制性的意义上来理解,而是仅仅出于说明本发明的实施例的一般原理的目的来做出,同时保护的范围仅由所附权利要求书来确定。
在附图中示出的和下面描述的示例性实施例中,在附图中示出的或在此描述的功能块、设备、部件、或者其他物理或功能单元之间的任何直接的连接或耦合也可以由间接的连接或耦合来实施。功能块可以以硬件、固件、软件、或其组合来实施。
此外,应当理解,在此描述的各种示例性实施例的特征可以互相组合,除非另有专门地说明。
在各种图中,相同或类似的实体、模块、设备等等可以被分配相同的附图标记。
现在参考图1A,设备100被示出为包括:第一单元102;数据处理单元104,用于执行由第一单元102请求的操作;以及第一信息存储装置106a,其作为信息存储组件106的一部分。该设备可以是例如微控制器、包括微控制器的电路板(board)、在其中实施一个或多个半导体设备的部件等等。
在一些实施例中,第一单元102可以是例如程序控制的单元。第一单元102于是例如可以包括CPU核。在一些其他实施例中,第一单元102可以是外围设备。设备100可以包括连接电路(circuitry)(例如总线),其用于允许作为分离的单元的第一单元102和处理单元104之间的通信。此外,可以提供用于通信的接口或者用于通信的接口可以与第一单元102、处理单元104和第一信息存储装置106a相关联。作为一个实例,可以在第一单元102内提供用于传递操作码或数据的接口。
处理单元104可以被分配给第一单元102以用于执行由第一单元102发起的数据处理。例如,在包括于第一单元中的主CPU核上运行的应用程序(application)或包括于外围设备中的逻辑可以发起操作码(例如命令或子例程)通过总线到与处理单元104相关联的操作码存储装置的传递,以便向处理单元104请求操作。
因此,在一些实施例中,信息存储装置106可以包括操作码存储装置,使得第一单元102将操作码写入到操作码存储装置以发起操作。操作码的实例包括用于执行子例程、子例程序列、或命令等等的操作码。在图1B中示出一个示例实施例,其中操作码存储装置106b作为设备100的信息存储装置106的一部分被提供。
正如稍后将被描述的那样,在示例实施例中,操作码存储装置可以是能够配置的,使得操作码存储装置可以被设置成在操作期间被保护免于写入操作码。
由处理单元104执行的操作在一些实施例中可以包括专用数据处理的执行。在一些实施例中,由处理单元104执行的操作包括与操作码集合相关联的各种操作。操作码集合可以包括用于命令的操作码(例如命令字)或子例程的操作码(例如子例程执行字)或用于子例程序列的操作码。
第一信息存储装置106a可以包括任何类型的数字信息存储装置,例如缓冲器、寄存器、RAM存储器等等。在实例中,第一信息存储装置106a例如可以包括易失性类型的存储装置(例如基于晶体管的存储装置),例如寄存器或缓冲器。信息存储组件106在一些实施例中可以包括其他信息存储装置,其可以属于与第一信息存储装置106a相同的或不同的类型。
在一些实施例中,诸如非易失性存储器之类的附加存储装置可以被提供在设备100内,例如用于启动的ROM或者用于存储数据信息或程序信息的闪速存储器。非易失性存储装置可以根据功能需要被分区或分开,例如闪速存储器可以被分区成数据闪速存储器、程序闪速存储器和密钥闪速存储器。附加非易失性存储器中的一些还可以是访问受限的,使得例如仅处理单元104被允许在密钥闪速存储器上读取/写入,因为存储在闪速存储器中的密钥被看作是仅可用于处理单元104的安全信息。
第一单元102例如经由总线被耦合到第一信息存储装置106a,以及处理单元104也被耦合到第一信息存储装置106a以用于读取和写入信息。在一些实施例中,处理单元104被实施在模块内,第一信息存储装置106a也是该模块的一部分。模块或处理单元104在一些实施例中可以具有主设备(master)和从设备(slave)功能,使得总线的主设备的功能以及总线的从设备的功能可以被提供。
在示例实施例中,处理单元104可以是用于第一单元102的安全数据处理扩展,例如密码程序控制的引擎或密码状态机。处理单元104例如可以执行安全相关的操作以用于执行安全相关的数据处理,其可以包括编码或解码、代码验证、认证和其他处理。安全操作的示例列表包括AES标准128比特密码功能,例如ECB加密、ECB解密、CBC加密、CBC解密、CMAC生成、CMAC验证等等。
安全相关的操作例如可以被用在设备100中以用于在新实施或集成时或者在取代现有项目时认证或授权新项目、单元、组件组等等。此外,安全相关的操作例如可以被用在设备100中以用于对软件代码进行解码,以便提供用于设备100的软件安全或其他编码或解码功能。而且,安全相关的操作例如可以被用在设备100中,以用于通过检测提供给CPU的假的或损坏的软件来提供设备的安全启动。然而,应当注意,上述仅仅是安全相关的操作的许多使用中的一些实例。
在一些实施例中,特定安全相关的操作码集合可以被提供以用于发起相应类型的安全相关的操作。处理单元于是可以被配置成解码和提供用于第一单元的至少一个安全相关的子例程或安全相关的命令的执行。
在一些实施例中,处理单元104可以是基本上基于硬件的处理单元(例如状态机),其提供基于硬件的数据处理。例如,在一个实施例中,处理单元104可以是提供上述安全相关的操作的安全硬件扩展。尽管基于硬件的数据处理可能限制系统的灵活性,然而鉴于较不易于受到来自不友好的用户的操纵,它增加了数据处理的安全性。
在其他实施例中,处理单元104可以是CPU或者CPU相关的类型的处理单元。
在信息存储装置106a中传递和存储的信息的实例包括与操作的类型相关的数据、操作的输入参数(例如命令或子例程的输入参数)、或者相对于数据处理操作的执行相关联的或由处理单元104需要的其他参数。此外,在一些实施例中,第一信息存储装置106a还存储由处理单元104执行的操作的输出信息,其在执行之后将被输出。输出信息例如可以被传递到请求了操作的第一单元102。这样的输出信息包括子例程或命令的输出参数,其例如是结果、中间的或部分的结果、或与由处理单元104执行的操作相关的任何其他输出参数。在一些实施例中,第一信息存储装置可以是例如存储输入和输出数据信息的数据存储装置。
在示例实施例中,关于读取/写入访问以不同于信息存储装置的已知使用的方式来控制第一信息存储装置106a。通常能够由第一单元102和处理单元104访问以用于读取和写入信息的第一信息存储装置106a被临时地设置成对于第一单元104而言是不能访问的。更详细地,第一信息存储装置106a被设置成在处理单元104的操作期间对于第一单元102而言不再是能够访问的。然而,第一信息存储装置106a对于执行操作的处理单元而言仍是能够完全访问的。
换句话说,第一信息存储装置106a具有特定访问保护,其保护第一信息存储装置106a免于第一单元102(以及任何其他外部单元,如果提供的话)的写入或读取访问,然而同时在操作期间第一信息存储装置106a能够由处理单元104完全访问。例如,处理单元104可以在操作期间读取存储在第一信息存储装置106a中的信息,处理单元104可以在操作期间将信息(例如中间或内部参数值、结果或其他信息)写入到第一信息存储装置106a的未使用的位置或者可以利用新信息重写存储在第一信息存储装置106a中的信息。在示例实施例中,上述的访问保护可以是硬件实施的,即防止访问的逻辑可以是完全硬件实施的逻辑。这可以另外提供安全性,因为潜在的攻击者不能对安全机制做出修改。
在第一访问模式中和在第二访问模式中第一信息存储装置106a的上述设置允许安全操作,使得由处理单元104执行的数据处理可以被独立地提供,其中在第一访问模式中信息存储装置106a能够由第一单元102和处理单元104或其他外部单元完全访问,在第二访问模式中第一信息存储装置106a仅仅能够由处理单元访问以及由第一单元102(和任何其他单元,如果提供的话)进行受限访问。而且,第一信息存储装置106a可以由处理单元104使用以在操作期间存储内部信息,例如在数据执行期间等等的中间数据处理结果、指针值等等。该信息可以是安全关键的,并且可以由上述访问保护控制进行保护以免在操作期间的任何外部读取。在第一信息存储装置106a中写入的、不再是必需的信息可以被删除或者可以由处理单元104利用其他信息来重写。
尽管可能需要用于实施上述的保护的控制的附加电路,但是鉴于在操作期间第一信息存储装置的内部使用而可以实现存储器空间的减小,同时在由处理单元104进行的安全相关的操作期间仍提供安全和独立的数据处理。
应该注意,在示例实施例中,第一单元102通过将操作码传递至操作码存储装置并且将信息传递至第一信息存储装置106a来请求要被处理单元104执行的操作,但是只要由处理单元104执行该操作,第一单元102基本上在开始该操作之后就自动地失去对至少第一信息存储装置106a的任何访问或控制。这允许存储空间的非常高效的使用,因为在仍然防止攻击者提取与由处理单元104提供的内部数据处理相关的任何信息的同时,第一信息存储装置106a的存储空间可以被用于不同的任务,例如由第一单元102写入输入参数、由第一单元102读取输出参数、以及在操作期间由处理单元104存储信息。
在一些实施例中,第一信息存储装置106a由接口来提供或者作为第一单元102和处理单元104之间的接口的一部分被提供。这样的接口可以是用户接口。在一些实施例中,除了第一信息存储装置之外,该接口还可以具有操作码存储装置和/或状态比特存储装置。第一单元102例如可以通过将信息传送至信息存储装置106来请求由处理单元104执行的操作,并且将诸如输入参数等等之类的与操作相关的信息提供给第一信息存储装置106a。具有上述访问保护的这样的接口然后可以被看作处理单元104和第一单元102之间的安全接口,因为它在操作的执行期间保护和提供处理单元104的独立操作。
访问保护在一些实施例中可以以类似于硬件的方式来提供。在一些实施例中,第一信息存储装置106a可以通过对晶体管的控制被电气地去耦,以防止在被访问保护时进行写入或读取。在一些实施例中,逻辑电路可以被实施,当在访问保护期间由第一单元尝试读取时,该逻辑电路提供预定比特序列(例如具有全零的比特序列)返回到第一单元102。
在示例实施例中,访问保护的控制在第一单元102的外部,例如在与第一信息存储装置106a相关联的控制器或与处理单元104相关联的控制器内。
在一些实施例中,对于第一信息存储装置106a的访问保护由处理单元104控制。此外,关于哪些物理存储装置是第一信息存储装置106a的一部分的控制,并且因此对第一信息存储装置106a的大小的控制还可以由处理单元104来提供。图6示出其中处理单元104控制对第一信息存储装置106a、操作码存储装置106b和状态信息存储装置106c的访问保护的实例的框图。第一信息存储装置106a、操作码存储装置106b和状态存储装置106c是耦合到总线接口110的用户接口108的一部分。总线接口110能够连接到总线112以用于将信息从第一信息存储装置106a、操作码存储装置106b或状态信息存储装置106c经由总线112传递到第一单元102(未在图6中示出)以及反过来将信息从第一单元102传递到存储装置106a、106b或106c之一。用户接口108还被耦合到处理单元104以用于将在此存储的信息传递到处理单元104以及反过来将信息从处理单元104传递到用户接口108。
控制器在一个实施例中可以被实施以基于由第一单元在操作码存储装置中写入的操作码来将第一信息存储装置从第一操作模式切换到第二操作模式。数据信息存储装置在第一操作模式中被配置成对于第一单元而言是能够读取/写入访问的,以及在第二操作模式中被配置成仅对于基于操作码执行数据处理的处理单元而言是能够读取/写入访问的。
如在上述示例实施例中概述的访问保护控制可以被用来提供灵活的安全保护,正如将在下文进一步概述的那样。例如,在一个实施例中,第一信息存储装置可以包括多个子单元存储装置,或者可以被细分成多个子单元存储装置。例如,在一个实施例中,子单元存储装置可以是单个寄存器,使得第一信息存储装置106a包括多个单个寄存器。然而,可以通过将信息存储装置106细分成多个区域、部分或段来提供其他子单元存储装置。多个子单元存储装置中的每个于是可以独立于每个其他子单元存储装置而被单独地访问保护。在数据处理期间访问保护可以被改变。例如,当在数据处理期间完成子例程或命令的执行时,可以对于相同数据处理内的下一个子例程或命令的执行来改变保护的类型。而且,不同子单元存储装置中的每个可以具有不同类型的保护,例如在操作的执行期间相对于第一单元102的读取/写入保护的第一类型(没有读取和写入访问)、在执行期间允许第一单元102进行读取和写入的第二类型、或者仅允许第一单元102进行读取但不允许进行写入的第三类型等等。换句话说,可以对于每个子单元存储装置单独和独立地设置访问保护,并且可以在用于读取、写入或这二者的主动保护中单独和独立地设置访问保护。
在一个实施例中,在由处理单元104在数据处理期间开始操作之前,可以确定可用信息存储装置106中的哪个被包括在具有上文概述的访问保护的第一信息存储装置106a中。通过在操作的执行之前确定第一信息存储装置106a,第一信息存储装置106a的存储大小可以在数据处理期间被改变。对于第一信息存储装置或对于每个子单元存储装置的访问保护的类型也可以在数据处理期间开始操作之前被改变。例如,当第一信息存储装置106a包括多个寄存器时,来自多个寄存器的寄存器的第一集合可以被确定为具有上述访问保护的第一信息存储装置的一部分,并且单独的访问保护可以被分配给每个寄存器。这样的确定在一个实施例中可以依赖于操作的类型。在一个实施例中,可以在确定被提供给操作码存储装置的操作码之后提供该确定。换句话说,关于写入和/或读取具有特定保护的信息存储装置的大小可以在数据处理期间被单独地适合当前操作的需要,例如在处理期间开始特定操作之前。
在一些实施例中,在处理单元104的操作期间可以提供选择性保护,其在对所有其他操作码保持写入保护的同时,仅对一个特定操作码或特定操作码组允许写入访问(或读取访问或这二者)。在一些实施例中,在操作码存储装置中实施这样的选择性保护。换句话说,操作码存储装置于是被选择性地保护以免在操作期间写入操作码。在一个示例实施例中,允许在处理单元104的操作期间进行写入的特定操作码可以是用于中止命令的操作码,其导致操作的中止。这限制在操作期间攻击的可能性,并且仅允许中止操作而在操作期间不提供任何其他操作码。
此外,在一些实施例中,可以提供在完成操作码的执行之后仅允许特定操作码被接着执行的控制。例如,可以允许仅以特定的次序来顺序地执行操作码。这增加对于可能的攻击的附加安全性,并且防止检测到相对于处理单元104的数据处理的信息。
在一些实施例中,除了第一信息存储装置106a之外,信息存储装置106还可以包括至少一个另外的信息存储装置,其可以在处理单元104的操作期间是能够读取的和/或能够写入的。例如,信息存储装置106可以包括状态信息存储装置,其根据一个实施例可以被提供为在处理单元104的操作期间对于第一单元102而言是能够读取的。
在操作的执行之后,第一信息存储装置106a可以被再次使得对于第一单元102而言是能够访问的。于是允许第一单元102从第一信息存储装置106a读取信息,例如操作的输出参数、操作的状态、或指示在操作期间出现的错误的信息。在一些实施例中,第一信息存储装置106a可以被使得仅在操作序列(例如命令序列或子例程序列)被完成之后是能够访问的。在一些实施例中,第一信息存储装置可以被使得在完成的操作之后是能够读取的但不是能够写入的,以及仅在操作序列被完成之后是能够读取/写入访问的。
在一些实施例中,可以在完成操作之后提供中断以关于该完成通知第一单元102或系统。中断的提供在一些实施例中可以取决于操作码。在一些实施例中,可以在操作码存储装置中提供一个或多个专用比特,以指示在由操作码指示的操作的完成之后是否提供中断。
在一些实施例中,可以在操作的中止之后提供中断。在一些实施例中,在操作的中止之后抑制中断。在一些实施例中,可以提供选择性中断机制,其允许配置在操作的中止之后是否提供中断。选择性中断方案在系统的安全性方面允许附加的灵活性和定制的使用。
第一信息存储装置106a可以根据提供给第一单元102的输出信息在功能上被细分。例如,第一信息存储装置106a可以包括:专用于输出操作的状态(例如通过一个或多个状态比特)的状态信息存储装置,或者专用于输出指示在操作期间错误的出现和/或错误的类型的错误信息的错误信息存储装置。如上所概述的那样,对于这些信息存储装置,还可以以单独和独立的方式提供访问保护。
在一些实施例中,状态的改变(例如在状态信息存储装置中由状态比特指示的改变)可以引起中断的加标记。在一些实施例中,操作码存储装置可以包含用于存储指示在操作的完成之后和/或在操作的中止之后是否将要对中断加标记的一个信息的专用存储装置。这样的信息在一些实施例中可以是存储在操作码存储装置中的中断使能比特。在一些实施例中,中断使能比特可以在操作的执行期间被改变。这允许在操作被中止时抑制中断。为此,当用于操作的中止的操作码被写入操作码存储器中时,中断使能比特可以被删除或从使能被改变为禁用。
如上文已经提到的那样,除了第一单元102之外,设备100在一些实施例中还可以包括其他单元,它们能够连接到第一信息存储装置106a以用于请求和提供用于处理设备104的操作的输入参数信息。在一些实施例中,第一存储装置106a因此被耦合到具有连接到其的多个单元(包括第一单元102)的总线。图5示出具有带有CPU核502的程序控制的处理器500和外围设备504的设备100的实例。处理器500和外围设备504经由纵横互连506被连接到包括第一信息存储装置106a和操作码存储装置106b的信息存储组件106。信息存储组件106是还包括处理单元104的模块510的一部分。提供信息存储组件508,其例如可以包括启动ROM、数据闪存、程序闪存和密钥闪存。处理器500和外围设备504经由纵横506被连接到第二存储组件508。模块510还被连接到存储组件508以从其读取或写入数据。存储组件508的一些部分(例如密钥闪存)可以出于安全性原因而仅仅能够由处理单元104访问。
现在将相对于图2来示出例如可以在设备100中实施的示例过程的流程图200。流程图200在202开始于将第一信息从第一单元提供到第一信息存储装置中以用于执行处理单元的第一操作。
第一信息存储装置在204被设置成对于第一单元而言是不能访问的。保护第一信息存储装置以免由第一单元从第一信息存储装置进行读取以及以免由第一单元对第一信息存储装置进行写入。在实施例中,当在用于执行操作的操作码已经从第一单元被传递至操作码存储装置之后将其存储在操作码存储装置中时,自动地激活在操作期间使第一信息存储装置对于第一单元而言是不能访问的设置。换句话说,当操作码存储被存储在操作码存储装置中时,第一信息存储装置被自动地锁定以用于第一单元的访问保护。将第一信息存储装置设置成对于第一单元102而言是不能访问的可以通过基于在操作码存储装置中操作码的写入而自动锁定到上述访问保护中来实现。在一些实施例中,自动锁定可以是硬件实施的。例如,硬件实施的逻辑可以确定被写入到操作码存储装置中的码字,并且可以取决于该确定来锁定第一信息存储装置。在一些实施例中,如果第一单元102尝试或试图在锁定期间从第一信息存储装置进行读取,则预定义的比特模式(例如仅包括0值的比特的信息)可以被返回到第一单元102。在一些实施例中,如果第一单元102尝试或试图在锁定状态中写入信息,则可以在不返回消息的情况下忽略该写入。在一些实施例中,诸如消息之类的信息可以被返回到第一单元102。
在206,在处理单元的第一操作期间在处理单元和至少第一信息存储装置之间传递第二信息。第二信息可以由处理单元写入到第一信息存储装置中,因为在处理单元的操作期间第一信息存储装置对于处理单元而言是能够读取/写入访问的。在示例实施例中,处理单元在处理的操作期间是能够对第一信息存储装置进行读取/写入访问的唯一单元。
在示例实施例中,处理单元在操作期间访问第一信息存储装置106a中的信息以基于该信息来计算至少一个结果。
因此,来自第一信息存储装置106a的信息的至少一部分可以在第一操作期间被传递至处理单元,例如被传递至处理单元104的内部寄存器。
如上文所概述的那样,作为所传递的指示例如将由处理单元执行的命令或子例程的操作码的结果,处理单元的操作的类型能够由第一单元来选择。操作码可以被存储在操作码存储装置中。处理设备可以从操作码存储装置读取操作码,解码并分析操作码,并且基于该操作码来提供操作。然而,操作码存储装置关于操作码可以是写入保护选择性的,即一个或多个特定操作码可以被允许在其余被闭锁(block)的同时被写入。在图3中示出流程图300的实例。
流程图300在302开始于将第一信息从第一单元传送至第一信息存储装置。在304,第一单元将操作码写入到操作码存储装置中。操作码存储装置例如可以包括命令缓冲器或命令寄存器。第一信息存储装置和操作码存储装置在一个示例实施例中可以都是在处理单元和第一单元之间提供的接口的一部分。
在306,操作码存储装置然后被设置成相对于第一单元是写入保护的。相对于第一单元的写入保护的设置在实施例中通过写入由304提供的操作码而被激活。写入保护可以是选择性的写入保护,使得在操作码存储装置至少对于一个操作码不是写入保护的同时对于操作码组使能写入保护。此外,在306,第一信息存储装置被设置成相对于第一单元是写入/读取保护的。操作码存储装置的写入保护和第一信息存储装置的写入/读取保护可以基于将操作码写入到操作码存储装置中以及通过将操作码写入到操作码存储装置中来激活。在308,处理单元然后可以基于从第一单元传递至操作码存储装置的操作码来执行数据处理操作(例如所请求的子例程或命令的执行)。在310,第一信息存储装置中的信息被清除并且数据处理的输出(例如对于所请求的操作的结果或其他输出参数)被数据处理单元写入第一信息存储装置。然后,在312,数据处理的输出被第一单元读出。
在示例实施例中,第一信息存储装置可以基于操作码存储装置中的操作码被自动地锁定以免第一单元的读取/写入访问。
在一些示例实施例中,数据处理单元可以关于被完成的操作的新状态通知第一单元。
当通过将中止操作码写入到操作码存储装置中来中止操作时,第一信息存储装置中的信息的至少一部分可能是不能访问的,即在操作已经被中止之后对于第一单元而言是不能读取的。为此,当提供用于中止的操作码时可以删除信息。在一些实施例中,第一信息存储装置的所有信息在中止之后可能对于第一单元而言是不能访问的,例如通过删除第一信息存储装置中的所有信息。
此外,当在不中止的情况下完成操作时,第一单元可能能够读取信息的仅仅一部分,例如子例程或命令的预期输出结果。以这种方式,可以防止由处理单元在操作期间写入的(例如作为内部或中间结果值)以及在允许获得与处理单元的操作、功能结构相关的信息方面可能是安全关键的信息被输出到第一单元。为此,根据一个实例,在操作被完成或中止时,操作的输出结果被写入第一信息存储装置,并且除了输出结果之外的信息的至少一部分被清除或去除。只有在信息的删除之后,才向第一单元给予对第一信息存储装置的读取/写入访问。
换句话说,第一信息存储装置防止在操作被完成或中止之后第一信息存储装置内的信息的第一部分向外输出,但是允许在操作被完成之后第一信息存储装置内的信息的第二部分被输出到第一单元。
在一个实施例中,限制控制电路可以被实施以提供对第一信息存储装置的访问控制。限制控制电路可以以下面的方式限制对第一信息存储装置的访问。当第一单元请求将由处理单元执行的子例程或命令的执行时,用于执行子例程或命令的信息从第一单元被提供到第一信息存储装置。在信息被提供到第一信息存储装置之后,为第一单元以及除了处理单元之外的可能的其他单元提供限制对第一信息存储装置的访问的访问限制。
另外,如上文已经概述的那样,还可以为第二信息存储装置(举例来说,例如操作码存储装置)提供访问限制。
图4A至4D现在示出根据上述的第一信息存储装置和操作码存储装置的示例使用的时序图。
图4A示出其中在图4A中称为OP1、OP2和OP3的三个操作作为数据处理的一部分被顺序地执行的实例的时序图。操作例如可以包括根据三个命令字的操作码的执行。在开始操作OP1之前,第一信息存储装置和操作码存储装置是写入使能和读取使能的(读取/写入使能)。操作OP1的操作码然后从第一单元被传递至操作码存储装置,以及操作1的输入参数从第一单元被传递至第一信息存储装置。在存储操作OP1的操作码和输入参数之后,第一信息存储装置的保护模式然后相对于第一单元和所有其他外部单元从读取/写入使能被改变为读取/写入保护。相对于执行操作OP1的处理单元,第一信息存储装置仍是能够读取/写入访问的。在操作码存储装置中,访问保护从读取/写入使能被改变为写入闭锁。在图4A中所示的实例中,写入闭锁模式是选择性闭锁模式,其闭锁除了预定操作码(例如用于中止操作的操作码)之外的所有操作码的写入。为至少一个输入参数和至少一个输出参数提供的存储装置(storage)在实施例中能够动态地配置成使得,对于每个操作,存储装置可以取决于所执行的操作而针对输入和输出参数被分配。在一些实施例中,用于输入和输出参数的存储装置可以重叠,使得用于输入参数的存储装置至少部分地被用于存储输出参数。
在操作OP1的执行期间,第一信息存储装置和操作码存储装置保持在上述的模式中。在完成执行之后,第一信息存储装置再次被设置为读取/写入使能。数据处理单元然后可以关于被完成的操作的新状态通知第一单元,并且第一单元可以读出在执行期间由处理单元写入到第一信息存储装置中的输出参数。此外,在完成第一操作OP1之后,操作码存储装置再次被设置为是能够读取/写入的。操作OP2的新操作码和操作OP2的新输入参数然后分别被传递并存储在操作码存储装置和第一信息存储装置中,并且操作OP2以及另一操作OP3以上述的方式被执行。
图4B示出当在操作OP2期间出现中止时图4A的实例。如在图4B中可见,在操作OP2的执行期间中止操作码从第一单元被传递至操作码存储装置。尽管操作码被设置为选择性写入闭锁,但是由于中止操作码是特定操作码之一,因此允许中止操作码被写入到操作码存储装置中。
在中止操作码被写入到操作码存储装置中之后,操作被中止并且存储在第一信息存储装置中的信息被清除。如上文所概述的那样,存储在第一信息存储装置中的所有信息可以被删除,或者信息的选择性删除可以被执行。在来自第一信息存储装置的信息被清除之后,第一信息存储装置返回到读取/写入使能模式,其进一步允许将信息写入其中。而且,操作码存储装置返回到读取/写入被使能的模式。
图4C示出其中利用在每个完成的操作之后中间结果的输出来执行操作序列OP1a、OP1b、OP1c的实例。该操作序列在一个实施例中例如是子例程或命令的序列。首先,第一信息存储装置和操作码存储装置是读取/写入使能的,并且输入参数被写入第一信息存储装置。用于执行操作OP1a的操作码OP1a被写入到操作码存储装置中。然后,在操作OP1a被完成之后,第一信息被设置为是读取使能的但不是写入使能的。这允许从第一信息存储装置读出每个操作的中间结果。只有在完成整个序列之后,第一信息存储装置以及操作码存储装置才被设置为对于所有单元而言是能够读取/写入的。在完成操作1a和1b之后,操作码存储装置再次被设置为对于第一单元而言是能够写入的以允许序列中的相应后续操作码被写入到操作码存储装置中。操作码的写入然后自动地激活到下述模式的切换,在该模式中,对于第一单元闭锁关于第一信息存储装置的读取和写入访问以及关于操作码存储装置(除了选择性操作码之外)的写入访问。
对于子例程或操作序列的每个操作,可以在开始相应的操作之前将新的输入参数写入第一信息存储装置。这可能取决于设置对第一信息存储装置的访问保护的前一操作。因此,在一些实施例中,在操作序列内执行的前一操作确定在两个连续操作之间应用哪个访问保护。代替对于第一信息存储装置在连续操作之间切换到如在图4C中示出的保护模式“读取使能/写入闭锁”,第一信息存储装置可以在完成操作之后切换到模式“读取/写入使能”,其除了允许读取中间结果之外还允许将一个或多个新的输入参数写入到第一信息存储装置中。在操作序列内的连续操作之间的两个上面的访问保护因此在一些实施例中可以都出现在一个操作序列内,使得在一个操作码之后,不输入新的输入信息,并且因此保护模式被切换到模式“读取使能/写入闭锁”,同时对于另一个操作码而言保护模式被切换到读取/写入使能以允许写入新的输入参数。
此外,在一些实施例中,操作序列的两个操作之间的访问保护对于第一信息存储装置的不同部分或部件(part)可以是不同的。例如,第一信息存储装置的特定部分或第一信息存储装置的所选的子存储装置(例如寄存器)可以在操作之后被设置为“读取使能/写入闭锁”,而第一信息存储装置的另一部分或其他所选子存储装置在相同的操作之后可以是“读取/写入使能”。这允许当新的输入参数在两个连续操作之间将被写入时,仅受限区域被允许由第一单元访问,而第一信息存储装置的其他存储区域或子存储装置仍被保护。第一信息存储装置的在执行之后作为写入使能的所选部分或子存储装置可以取决于所执行的操作码而被动态地选择。
在一些实施例中,与对于输出参数相比,对于输入参数可以不同地利用第一信息存储装置的存储空间。此外,在一些实施例中,输出参数被允许重写输入参数,以便以最高效的方式来利用存储空间。
图4C因此示出,在一些实例中,当例如在两个连续操作之间处理单元不执行操作时,第一信息存储装置可以是至少能够选择性地访问的。
图4D示出类似于图4C但在每个完成的子例程之后不读取中间结果的实例。这里,从该序列的第一操作OP1a的开始直到该序列的最后操作OP1c的完成为止,第一信息存储装置106a被设置为读取/写入闭锁(除了处理单元之外)。
上述的实例示出,可以利用所述的保护机制来实现单独且灵活的保护。该保护例如可以包括对于不同类型的操作码的不同类型的保护。此外,尽管未在图4A-4D中示出,但是仅第一信息存储装置106a的一部分可以具有上述的保护,而第一信息存储装置的其他部分可以在操作的执行期间具有关于读取和写入的其他保护。换句话说,该保护可以包括被分配给第一信息存储装置的不同部分或子存储装置的不同保护类型。此外,对于不同部分或子存储装置的分配在一些实施例中可以取决于如上文概述的操作码的类型。除了第一信息存储装置106a之外,可以向第二或另一信息存储装置提供相同的保护机制,从而允许在由处理单元执行操作期间关于第一、第二和另一信息存储装置的不同类型的保护。而且,可以具有固定保护方案的其他信息存储装置可以被提供例如允许仅对于处理单元而言的排他的读取和写入的保护。
在上面的描述中,实施例已在此被示出和描述,从而使本领域技术人员能够以足够的细节来实行在此公开的教导。其他实施例可以被利用以及从其被导出,使得可以在不偏离本公开的范围的情况下做出结构和逻辑的替换和改变。
本详细描述因此不应在限制性意义上来理解,并且各种实施例的范围仅由所附权利要求以及这样的权利要求被授权的等同物的全部范围来限定。
本发明主题的这样的实施例在此可以单独地和/或共同地由术语“发明”来指代,这仅仅是出于方便并且不打算自愿地将本申请的范围限制到任何单个发明或发明构思(如果事实上公开了多于一个的话)。因此,尽管已经在此示出和描述了特定实施例,但是应该认识到,为了实现相同目的而计划的任何布置可以代替所示的特定实施例。本公开打算覆盖各种实施例的任何和所有的适应或改变。对于本领域技术人员而言,在查看了上面的描述之后,上述实施例的组合以及未在此具体描述的其他实施例将是显而易见的。
还应注意,在说明书和权利要求书中所用的特定术语可以在非常宽泛的意义上来解释。例如,在此所用的术语“电路”或“电路系统(circuitry)”将在不仅包括硬件而且包括软件、固件或其任何组合的意义上来解释。术语“数据”可以被解释为包括任何形式的表示,例如模拟信号表示、数字信号表示、到载波信号上的调制等等。术语“信息”除了任何形式的数字信息之外还可以包括表示信息的其他形式。术语“实体”或“单元”在实施例中可以包括任何设备、装置电路、硬件、软件、固件、芯片或其他半导体、以及逻辑单元或子单元或物理实施等等。此外,术语“耦合”或“连接”可以在宽泛的意义上来解释,从而不仅覆盖直接而且覆盖间接耦合。
还应注意,结合特定实体所描述的实施例除了这些实体中的实施之外还可以包括在一个或多个子实体或所描述的实体的细分中的一个或多个实施。
形成其一部分的附图通过说明而非限制的方式示出其中可以实行本主题的特定实施例。
在前述的详细描述中,可以看到,出于使本公开内容简化的目的,在单个实施例中各种特征被聚集在一起。这一公开方法不应被解释为反映了下述意图,即要求保护的实施例需要比每个权利要求中明确记载的更多的特征。而是,如下面的权利要求所反映的那样,发明主题在于比单个公开的实施例的所有特征更少的特征。因此,下面的权利要求由此被结合到本详细描述中,其中每个权利要求可以独立地作为单独的实施例。虽然每个权利要求可以独立地作为单独的实施例,但是应当注意,尽管从属权利要求在权利要求书中可以指代与一个或多个其他权利要求的特定组合,但是其他实施例还可以包括从属权利要求与每个其他从属权利要求的主题的组合。这样的组合在此被提出,除非说明了特定组合不是所打算的。此外,意图还将一个权利要求的特征包括到任何其他独立权利要求,即使该权利要求未被直接使得从属于该独立权利要求。
还应注意,在说明书中或在权利要求书中公开的方法可以通过设备来实施,所述设备具有用于执行这些方法的相应步骤中的每个的装置或被配置成用于执行这些方法的相应步骤的电路。
此外,还应理解,在说明书或权利要求书中公开的多个步骤或功能的公开内容不可以被解释为在特定次序内。因此,多个步骤或功能的公开内容将不把这些限制到特定次序,除非这样的步骤或功能出于技术的原因而不能互换。
此外,在一些实施例中,单个步骤可以包括多个子步骤或者可以被分成多个子步骤。这样的子步骤可以被包括在该单个步骤的公开内容的一部分中,除非明确排除。

Claims (29)

1.一种限制对信息存储装置的访问的方法,该方法包括:
将第一信息从第一单元提供到第一信息存储装置中以用于执行处理单元的第一操作;
其中,在处理单元的第一操作期间,第二信息在处理单元和至少第一信息存储装置之间被传递,
其中,第一信息存储装置包括在处理单元的第一操作期间的访问保护,在所述访问保护中第一信息存储装置对于第一单元而言是不能访问的,以及
其中,第一信息存储装置在处理单元的第一操作期间仅对于处理单元而言是能够读取访问和能够写入访问的。
2. 根据权利要求1所述的方法,
将第一信息从第一信息存储装置提供到处理单元;以及
基于第一信息计算在第一操作期间的至少一个结果。
3. 根据权利要求1所述的方法,其中,数据处理类型在处理单元的第一操作期间通过将操作码写入到操作码存储装置而能够由第一单元选择,其中数据处理类型确定在第一操作期间第一操作的访问保护类型。
4. 根据权利要求1所述的方法,其中,访问保护对于第一信息存储装置的至少一个部分或至少一个子存储装置提供不同于对于第一信息存储装置的另一部分或另一子存储装置的访问保护类型。
5. 根据权利要求1所述的方法,其中,第一单元是程序控制的单元或外围设备。
6. 根据权利要求1所述的方法,其中,第一操作包括子例程的执行、或子例程序列的执行、或命令的执行、或命令序列的执行,其中第一信息包括下述中的至少一个:
- 子例程或子例程序列或命令或命令序列的输入参数,以及
- 子例程或命令的类型的标识符。
7. 根据权利要求1所述的方法,其中,第一操作是子例程或命令或子例程序列或命令序列中的至少一个的执行,其中在操作的执行开始时第一信息存储装置被自动地锁定以免读取/写入访问。
8. 根据权利要求1所述的方法,其中,第一操作是操作序列的执行,其中在操作序列的两个连续操作之间,取决于两个连续操作中执行的前一操作,第一单元对第一信息存储装置的访问被选择成处于下述访问模式之一中:
- 写入使能和读取闭锁,
- 写入使能和读取使能,
- 写入闭锁和读取闭锁,
- 写入闭锁和读取使能。
9. 根据权利要求1所述的方法,其中,第一单元将操作码从第一单元写入到操作码存储装置以用于发起由处理单元进行的第一操作,其中通过将操作码写入到操作码存储装置来针对访问保护而激活第一信息存储装置。
10. 根据权利要求1所述的方法,其中,第一单元将操作码从第一单元写入到操作码存储装置以用于发起由处理单元进行的第一操作;以及
其中操作码存储装置被保护以免在第一操作期间写入操作码。
11. 根据权利要求10所述的方法,其中,操作码存储装置被选择性地保护以免在第一操作期间写入操作码,使得操作码存储装置相对于操作码的第一集合是写入保护的,以及操作码存储装置对于至少一个其他操作码的写入而言是写入使能的。
12. 根据权利要求1所述的方法,其中,在执行之后,第一信息存储装置被使得对于第一单元而言是能够访问的以用于读出下述中的至少一个:
- 第一操作的输出参数;
- 第一操作的状态;以及
- 指示在第一操作期间出现的错误的信息。
13. 根据权利要求1所述的方法,其中,在中止第一操作之后,在第一操作期间已经存储在第一信息存储装置中的信息的至少一部分对于第一单元而言是不能访问的。
14. 根据权利要求1所述的方法,还包括:
将第一操作的结果存储在第一信息存储装置中;
在操作被完成或中止之后,删除存储在第一信息存储装置中的信息的至少一部分;以及
在删除被完成之后,提供第一单元的访问以读取第一操作的结果。
15. 根据权利要求1所述的方法,其中,在操作被完成或中止之后,防止在第一操作期间存储在第一信息存储装置内的信息的第一部分被输出,以及
其中,在第一操作被完成之后,在第一信息存储装置内的信息的第二部分被输出到第一单元。
16. 根据权利要求1所述的方法,其中,处理单元确定在第一操作之前第一信息存储装置的配置,其中该配置包括第一信息存储装置的大小、包括在第一信息存储装置中的子单元存储装置、在第一操作期间对第一信息存储装置的保护中的至少一个。
17. 一种限制对信息存储装置的访问的方法,该方法包括:
请求对子例程或命令的执行,其中该执行由第一单元来请求并且该子例程或命令由处理单元来执行;
通过第一单元来将用于执行子例程或命令的信息提供给第一信息存储装置;以及
提供限制第一单元对第一信息存储装置的访问的访问限制,其中在处理单元执行该子例程或命令期间,第一信息存储装置对于第一单元而言是不能访问的并且第一信息存储装置对于处理单元而言是能够访问的。
18. 一种信息存储设备,包括:
处理单元,其执行数据处理操作;
第一信息存储装置,其能够由处理单元进行读取访问和写入访问;
第一单元,其发起来自处理单元的数据处理操作;
访问控制,其被配置成或能够配置成从第一访问模式切换到第二模式,在第一访问模式中第一信息存储装置能够由第一单元进行访问,在第二模式中第一信息存储装置在数据处理操作期间对于第一单元而言是不能访问的并且第一信息存储装置在数据处理操作期间对于处理单元而言是能够访问的。
19. 根据权利要求18所述的设备,
其中,该访问控制被配置成或能够配置成基于由第一单元把执行数据处理操作的操作码写入到操作码存储装置来自动地切换成第二模式。
20. 根据权利要求19所述的设备,还被配置成或能够配置成向第一单元指示数据处理操作的状态。
21. 根据权利要求20所述的设备,其中,处理单元被配置成或能够配置成选择在第一操作之前第一信息存储装置的配置,其中该配置包括第一信息存储装置的大小、包括在第一信息存储装置中的子单元存储装置、在第一操作期间对第一信息存储装置的保护中的至少一个。
22. 根据权利要求21所述的设备,其中,在操作的完成之后或在操作的中止之后对中断的请求是能够配置的。
23. 一种信息存储设备,包括:
操作码存储装置;
数据存储装置,用于存储在第一单元和数据处理单元之间传递的数据;
其中数据处理单元被配置成基于由第一单元在操作码存储装置中写入的操作码来执行数据处理操作;以及
控制器,其在数据处理单元执行数据处理操作时保护数据存储装置免于第一单元的访问并且使能由数据处理单元对数据存储装置的访问,以及在数据处理操作被完成时使能至少第一单元的访问。
24. 根据权利要求23所述的设备,其中,控制器被配置成基于将操作码写入到操作码存储装置中来激活对数据存储装置的保护以免第一单元的访问。
25. 根据权利要求24所述的设备,其中,存储在数据存储装置中的数据包括数据处理的至少一个输入参数或数据处理的至少一个输出参数。
26. 根据权利要求23所述的设备,其中,数据存储装置在数据处理操作期间仅能够由处理单元读取和写入。
27. 根据权利要求25所述的设备,其中,第一单元的访问是第一单元的写入访问或第一单元的读取访问中的至少一个,以及其中取决于数据处理操作,对于至少一个输入参数和至少一个输出参数提供的数据存储装置是能够动态地配置的。
28. 一种信息存储设备,包括:
操作码存储装置;
数据存储装置,其中该数据存储装置包括多个子单元存储装置;
控制器,其在与存储在操作码存储装置中的操作码相关联的数据处理操作之前,对于多个子单元存储装置中的每个配置在操作码的执行期间的读取/写入保护,
其中,控制器被提供以选择性地保护操作码信息存储装置免于第一单元的信息存储写入访问,使得在操作码处于操作码的第一集合内的情况下操作码信息存储装置是写入保护的,以及使得操作码信息存储装置被使能以用于写入至少一个其他操作码。
29. 根据权利要求28所述的信息存储设备,其中,控制器还被配置成或能够配置成保护在操作码信息存储装置期间免于第一单元的写入访问。
CN201210027144.7A 2011-02-08 2012-02-08 具有处理单元和信息存储装置的设备 Active CN102637152B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/022,835 US8924672B2 (en) 2011-02-08 2011-02-08 Device with processing unit and information storage
US13/022835 2011-02-08

Publications (2)

Publication Number Publication Date
CN102637152A CN102637152A (zh) 2012-08-15
CN102637152B true CN102637152B (zh) 2015-09-30

Family

ID=46547143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210027144.7A Active CN102637152B (zh) 2011-02-08 2012-02-08 具有处理单元和信息存储装置的设备

Country Status (3)

Country Link
US (2) US8924672B2 (zh)
CN (1) CN102637152B (zh)
DE (1) DE102012001756A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104737147B (zh) * 2012-10-22 2018-11-06 英特尔公司 高性能互连物理层

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393587A (zh) * 2007-09-21 2009-03-25 鸿富锦精密工业(深圳)有限公司 一种具有安全保护功能的移动设备及其安全保护方法
CN101788958A (zh) * 2010-02-04 2010-07-28 杭州晟元芯片技术有限公司 一种存储器数据保护的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7987510B2 (en) * 2001-03-28 2011-07-26 Rovi Solutions Corporation Self-protecting digital content
CN101604313B (zh) * 2003-02-20 2012-07-04 松下电器产业株式会社 信息记录介质以及其区域管理方法
JP4584044B2 (ja) * 2005-06-20 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置
US7908411B2 (en) * 2006-09-20 2011-03-15 Panasonic Corporation Data transfer device and mobile telephone
US7512743B2 (en) 2006-11-07 2009-03-31 Spansion Llc Using shared memory with an execute-in-place processor and a co-processor
JP5079084B2 (ja) * 2007-05-09 2012-11-21 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムの操作を防止するための方法及びデータ処理システム
US8781127B2 (en) 2008-09-05 2014-07-15 Vixs Systems, Inc. Device with privileged memory and applications thereof
US8327249B2 (en) * 2009-08-20 2012-12-04 Broadcom Corporation Soft error rate protection for memories

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393587A (zh) * 2007-09-21 2009-03-25 鸿富锦精密工业(深圳)有限公司 一种具有安全保护功能的移动设备及其安全保护方法
CN101788958A (zh) * 2010-02-04 2010-07-28 杭州晟元芯片技术有限公司 一种存储器数据保护的方法

Also Published As

Publication number Publication date
US20120203989A1 (en) 2012-08-09
DE102012001756A1 (de) 2012-08-09
CN102637152A (zh) 2012-08-15
US8924672B2 (en) 2014-12-30
US20150154123A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
CN100371906C (zh) 用于确定访问许可的方法和设备
JP5114617B2 (ja) 秘密鍵を保護する、セキュア端末、プログラム、および方法
US7168065B1 (en) Method for monitoring program flow to verify execution of proper instructions by a processor
KR100906175B1 (ko) 프로세서에서 데이터 보안성을 갖는 메모리 장치
US8867746B2 (en) Method for protecting a control device against manipulation
US6160734A (en) Method for ensuring security of program data in one-time programmable memory
CN114450918B (zh) 具有带有可单独编程的安全访问特征的区域的存储器装置
CN101162492B (zh) 保护数据处理设备中的系统控制寄存器
CN101788958A (zh) 一种存储器数据保护的方法
US9715601B2 (en) Secure access in a microcontroller system
JP2007226839A (ja) データ構造を記憶するメモリ及び方法
US20060294397A1 (en) System and method of using a protected non-volatile memory
US20160026811A1 (en) Protection of memory areas
KR102432451B1 (ko) 반도체 장치 및 반도체 장치의 동작 방법
CN110968254B (zh) 一种非易失性存储器的分区保护方法及装置
US7054121B2 (en) Protection circuit for preventing unauthorized access to the memory device of a processor
EP3929789A1 (en) System and method to support multiple security schemes in an automotive processor
CN102637152B (zh) 具有处理单元和信息存储装置的设备
CN111026683A (zh) 访问存储器的方法
CN114817935A (zh) 一种芯片安全启动方法
US7681043B1 (en) System and method for configuring device features via programmable memory
CN107784235A (zh) 一种存储器数据保护方法和集成电路芯片
KR20060014600A (ko) 외부 메모리에 저장된 데이터의 변경유무를 체크하는 장치및 방법
EP1414233A1 (en) System and method for configuring device features via programmable memory
JP3828681B2 (ja) プログラム書き込み可能なicカード及びその処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant