CN100461118C - 控制访问寄存器的装置、方法及集成电路芯片 - Google Patents
控制访问寄存器的装置、方法及集成电路芯片 Download PDFInfo
- Publication number
- CN100461118C CN100461118C CNB200710118420XA CN200710118420A CN100461118C CN 100461118 C CN100461118 C CN 100461118C CN B200710118420X A CNB200710118420X A CN B200710118420XA CN 200710118420 A CN200710118420 A CN 200710118420A CN 100461118 C CN100461118 C CN 100461118C
- Authority
- CN
- China
- Prior art keywords
- module
- register
- information
- external circuit
- sends
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
Abstract
本发明涉及一种控制访问寄存器的装置、方法及集成电路芯片，其中装置包括：接口，用于接收外部电路发送的用于验证的验证信息；第一模块，用于根据接口接收到的验证信息在预先设置的至少一个信息中找到匹配的信息，并根据匹配的信息生成指示连通电路的连接信号，其中，至少一个信息中的每一个信息与至少一个寄存器对应；至少一个第二模块，至少一个第二模块中的每一个第二模块与至少一个寄存器对应连接，至少一个第二模块用于根据第一模块生成的连接信号连通至少一对应寄存器与外部电路；方法通过在外部电路访问寄存器前，对外部电路进行验证，避免了寄存器被误设。其中集成电路芯片包括寄存器与控制访问寄存器的装置。上述技术方案避免了寄存器被误设。
Description
技术领域
本发明涉及一种集成电路系统技术，尤其涉及一种控制访问寄存器的装置、方法及集成电路芯片。
背景技术
集成电路系统中，可靠性作为一个重要的指标，直接表示了集成电路系统的稳定性和可用性。系统的功能越强大，其需要配置的寄存器也就越多，例如数字信号处理器(DSP，Digital Signal processing)等专用集成电路芯片(ASIC Chip)，都是通过特定的接口去访问和改写电路中其他专用芯片内部的寄存器来达到控制整个集成电路系统工作的目的。系统中的处理器根据软件指令配置该芯片的内部资源，如对系统中的寄存器进行设置，以及通过各类总线接口配置该芯片所管理的其他专用芯片，来执行软件指令。因此，芯片中的寄存器的设置直接决定了该芯片所处的工作模式及工作参数，寄存器设置是否正确，直接决定该芯片是否正常工作。实际系统中，由于受软件和硬件本身的可靠性限制，如：软件本身存在错误(BUG)，硬件元器件出现失效导致程序错误等等，使得无法完全避免寄存器出现设置错误的情况。
为了避免错误设置寄存器，提高系统的可靠性，目前，有两种方案，一种方案是在系统中增加冗余硬件元器件，对实现某一功能的硬件作备份，当主电路异常时，启动备用电路并接替主用电路工作。另一种方案是增加软件可靠性，为控制器等增加看门狗等监控装置。
在实现本发明过程中，发明人发现现有技术中至少存在如下问题：增加冗余硬件元器件虽可实现功能电路的备份，却无法避免寄存器被误设，只是在误设寄存器后采取补救措施；提高软件可靠性无法解决硬件故障导致的问题，看门狗等监控装置虽然可在系统故障后对控制器作尝试性的恢复工作，但这仍无法避免寄存器被误设，也只是误设寄存器后采取的一种补救措施，并且需要在硬件完好的前提下实现，此外，在监控装置起作用前，仍存在一段不可控时间，影响系统正常工作。
发明内容
本发明实施例的目的在于针对现有技术存在的问题，提出一种控制访问寄存器的装置、方法及集成电路芯片，以避免寄存器被误设。
为实现上述目的，本发明实施例提供了一种控制访问寄存器的装置，包括：接口、第一模块、至少一个第二模块及与所述寄存器一一对应连接的第三模块；其中，接口用于接收外部电路发送的用于验证的验证信息；第一模块用于根据所述接口接收到的验证信息在预先设置的至少一个信息中找到匹配的信息，并根据所述匹配的信息生成指示连通电路的连接信号，其中，所述至少一个信息中的每一个信息与至少一个寄存器对应；所述至少一个第二模块中的每一个第二模块与至少一个寄存器对应连接，所述至少一个第二模块用于根据所述第一模块生成的连接信号连通对应的寄存器与所述外部电路；所述第三模块用于将所述外部电路完成访问寄存器的信息发送给所述第一模块；所述第一模块根据所述第三模块发送的信息生成另一信号，所述第二模块根据所述另一信号断开所述第三模块对应的寄存器与外部电路的连接。
为实现上述目的，本发明实施例还提供了一种控制访问寄存器的方法，包括：
接收用于验证的验证信息；
根据所述验证信息在预先设置的至少一个信息中找到匹配的信息后，发送用于指示连通电路的连接信号，其中，所述至少一个信息中的每一个信息与至少一个寄存器对应；
根据所述连接信号连通所述匹配的信息对应的寄存器与外部电路，所述外部电路访问对应的所述寄存器；
在所述根据连接信号连通寄存器与外部电路的步骤之后还包括：
确定所述外部电路已经完成对所述寄存器的访问后，断开所述寄存器与所述外部电路的连接。
为实现上述目的，本发明实施例还提供了一种集成电路芯片，包括寄存器，所述集成电路芯片还包括接口、第一模块、至少一个第二模块及与所述寄存器一一对应连接的第三模块；接口用于接收外部电路发送的用于验证的验证信息；所述第一模块用于根据所述接口接收到的验证信息在预先设置的至少一个信息中找到匹配的信息，并根据所述匹配的信息生成指示连通电路的连接信号，其中，所述至少一个信息中的每一个信息与至少一个寄存器对应；所述至少一个第二模块中的每一个第二模块与至少一个所述寄存器对应连接，所述至少一个第二模块用于根据所述第一模块生成的连接信号连通对应的寄存器与所述外部电路；所述第三模块用于将所述外部电路完成访问寄存器的信息发送给所述第一模块；所述第一模块根据所述第三模块发送的信息生成另一信号，所述第二模块根据所述另一信号断开所述第三模块对应的寄存器与外部电路的连接。
为实现上述目的，本发明实施例还提供了一种集成电路芯片，包括寄存器和控制器，其中，所述控制器与所述寄存器之间连接控制访问寄存器的装置，所述控制访问寄存器的装置控制所述控制器对所述寄存器的访问；所述控制访问寄存器的装置包括接口、第一模块、至少一个第二模块及与所述寄存器一一对应连接的第三模块；接口用于接收所述控制器发送的用于验证的验证信息；所述第一模块用于根据所述接口接收到的验证信息在预先设置的至少一个信息中找到匹配的信息，并根据所述匹配的信息生成指示连通电路的连接信号，其中，所述至少一个信息中的每一个信息与至少一个寄存器对应；所述至少一个第二模块中的每一个第二模块与至少一个寄存器对应连接，所述至少一个第二模块用于根据所述第一模块生成的连接信号连通对应的寄存器与所述控制器；所述第三模块用于将所述控制器完成访问寄存器的信息发送给所述第一模块；所述第一模块根据所述第三模块发送的信息生成另一信号，所述第二模块根据所述另一信号断开所述第三模块对应的寄存器与控制器的连接。
通过上述技术方案，通过第一模块对外部电路进行验证来控制外部电路访问寄存器，避免了寄存器被误设。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明控制访问寄存器的装置实施例一的结构示意图；
图2为本发明控制访问寄存器的装置实施例二的结构示意图；
图3为本发明控制访问寄存器的装置实施例三的结构示意图；
图4为本发明控制访问寄存器的装置实施例四的结构示意图；
图5为本发明控制访问寄存器的装置实施例五的结构示意图；
图6为本发明控制访问寄存器的装置实施例六的结构示意图；
图7为本发明控制访问寄存器的装置实施例七的结构示意图；
图8为本发明控制访问寄存器的装置实施例八的结构示意图；
图9为本发明控制访问寄存器的装置实施例九的结构示意图；
图10为本发明控制访问寄存器的装置实施例十的结构示意图；
图11为本发明控制访问寄存器的装置实施例十一的结构示意图；
图12为本发明控制访问寄存器的装置实施例十二的结构示意图；
图13为本发明集成电路芯片一实施例的结构示意图；
图14为本发明集成电路芯片另一实施例的结构示意图
图15为本发明控制访问寄存器的方法实施例一的流程图；
图16为本发明控制访问寄存器的方法实施例二的流程图。
具体实施方式
图1为本发明控制访问寄存器的装置实施例一的结构示意图，控制访问寄存器的装置00包括：接口5、第一模块1和至少两个第二模块2，每个第二模块2至少与至少一个寄存器连接；接口5从配置总线9接收来自外部电路如控制器的用于验证的验证信息，第一模块1根据验证信息在预先设置的信息中找到匹配的信息，如：判断接口5接收到的验证信息与预先设置的一个信息是否一致，若一致，则生成一指示连通电路的信号，若不一致，则第二模块2保持断开，避免了对寄存器的错误改写；第二模块2为开关装置，设置在寄存器的前端；在外部电路访问寄存器前，第二模块2处于关闭状态，寄存器与外部电路断开；接收到第一模块1生成的指示连通电路的信号时，第二模块2导通，连通寄存器与外部电路，提高了寄存器被访问的安全性，尤其是对专用芯片中的寄存器进行写操作的情况下，通过输入正确的验证信息获得设置权限，有效保证了外部电路如控制器失效情况下，寄存器仍能正常工作，避免了系统故障影响的扩大以及系统的瘫痪。
图2为本发明控制访问寄存器的装置实施例二的结构示意图，其与本发明控制访问寄存器的装置实施例一的不同之处在于：控制访问寄存器的装置01设置一个第二模块2控制所有需要保护的寄存器，简化了装置，节约了成本。
如图3、图4所示，控制访问寄存器的装置的实施例三及实施例四，其中，实施例三与本发明控制访问寄存器的装置实施例一的不同之处在于每一寄存器与对应的第二模块2之间还设有一个第三模块3；实施例四与本发明控制访问寄存器的装置实施例二的不同之处在于每一寄存器与对应的第二模块2之间还设有一个第三模块3。第三模块3，第三模块3用于将外部电路完成访问寄存器的信息发送给第一模块1，第三模块3可以是比较器，通过比较寄存器的新旧值，判断寄存器是否被改写，第一模块1根据第三模块3的结果判断外部电路对寄存器的访问是否完成；或者用1bit寄存器实现第三模块3的功能，将1bit寄存器置于与对应寄存器相同的地址下，在外部电路改写要保护的寄存器时生效，第一模块1根据第三模块3是否生效，判断寄存器是否被改写；当寄存器被改写，第一模块1生成命令第二模块2关闭的信号；第二模块2收到信号后关闭，断开寄存器与外部电路的连接。控制访问寄存器的装置的实施例三及实施例四，通过增加第三模块3以确定外部电路对寄存器的访问已经完成后，断开寄存器与外部电路的连接，从而保证了寄存器被访问后能自动再次保护，从而使得外部电路再次访问寄存器时，同样需要通过验证才能访问寄存器，更进一步地提高了寄存器被访问的安全性。
控制访问寄存器的装置的实施例五至实施例八与上述实施例一至四的不同之处在于还包括第四模块4，如图5-8所示，控制访问寄存器的装置04、05、06、07中，为防止外部电路发送的验证信息丢失或第一模块1不能接收到，第四模块4从接口5接收并存储外部电路发送的用于验证的验证信息，供第一模块1判断发送验证信息的外部电路是否有访问权限；图7、图8中，当外部电路访问完寄存器后，第一模块1根据第三模块3发送的结果，确定访问已经结束后，第一模块1生成命令第四模块4清除验证信息的信号，第四模块4执行第一模块1发送的信号命令，清除存储的验证信息，保证了外部电路在下次访问寄存器时，必须再次输入验证信息，才能获得访问权限的可能，避免了外部电路下次访问寄存器时处于失效状态对寄存器的错误设置，进一步提高了整个系统的安全性和可靠性。
当不同的寄存器要求保护的级别不同时，控制访问寄存器的装置中对不同的寄存器设置不同的信息，用来控制外部电路对不同寄存器的访问。
图9为本发明控制访问寄存器的装置实施例九的结构示意图，控制访问寄存器的装置08包括：接口5、第一模块6和第二模块2；接口5接收外部电路发送的用于验证的验证信息，第一模块6用于根据验证信息在预先设置的信息中找到匹配的信息，如：将接收到的用于验证的信息与预先设置的多个信息进行逐一比较，判断是否存在匹配的信息，其中，每一个信息分别对应不同的寄存器，每一个寄存器又分别被对应的第二模块2控制，当外部电路要访问其中的一个或几个寄存器时，首先要输入验证信息，然后，第一模块6将外部电路输入的验证信息与预先设置的信息逐一比较，判断预先设置的信息中是否存在与所述验证信息一致的匹配信息，若是，则生成一指示连通寄存器与外部电路的连接信号，连接信号用于指示将外部电路连接到与匹配信息对应的寄存器，并将连接信号发送到与匹配信息对应的第二模块2；第二模块2在第一模块6的指示信号的指示下打开，连通寄存器与外部电路；若否，则第二模块2保持断开，避免了外部电路误写寄存器。本发明控制访问寄存器的装置实施例九，通过第一模块6针对不同的寄存器预先设置不同的信息，当外部电路要访问某一特定的寄存器时，必须输入与该特定的寄存器匹配的验证信息才能连通电路，从而，保证了不同的寄存器可以得到不同的保护。
用于保护不同寄存器的控制访问寄存器的装置的实施例十与实施例九的不同之处在于，在每一寄存器与对应的第二模块2之间还连接有第三模块3，如图10所示，控制访问寄存器的装置09中，第三模块3用于将外部电路完成访问寄存器的信息发送给第一模块6；第一模块6根据外部电路完成访问寄存器的信息，生成另一信号，指示相应第二模块2关闭，断开相应寄存器与外部电路的连接。
用于保护不同寄存器的控制访问寄存器的装置第十一、十二实施例与实施例九、十的不同之处在于，接口5与第一模块6之间还包括第四模块4，如图11、12所示，控制访问寄存器的装置10、11中，第四模块4存储从接口5接收到的用于验证的信息。如图12所示，当外部电路访问完寄存器后，第一模块6根据第三模块3发送的结果，确定访问已经结束，则第一模块6生成命令第四模块4清除验证信息的信号，第四模块4清除存储的用于验证的信息。
图13为本发明集成电路芯片一实施例的结构示意图，集成电路芯片13包括寄存器、装置7及接口8；其中，接口8用于接收外部电路发送的用于验证的验证信息，装置7根据接口8接收的验证信息，控制外部电路对芯片中的寄存器进行访问。装置7的功能可以通过本发明控制访问寄存器的装置实现，具体实施方式可见上述控制访问寄存器的装置的实施例一至实施例十二。
图14为本发明集成电路芯片另一实施例的结构示意图，包括寄存器、控制器及装置7；其中，装置7控制控制器对寄存器的访问。装置7的功能可以通过本发明控制访问寄存器的装置实现，具体实施方式可见上述控制访问寄存器的装置的实施例一至实施例十二。
图15为本发明控制访问寄存器的方法实施例一的流程图，本发明控制访问寄存器的方法的具体实施例一为：
步骤101：接收外部电路发送的用于验证的验证信息；
步骤102：根据验证信息在预先设置的信息中找到匹配的信息，如判断验证信息与预先设置的信息是否一致，若是，则执行步骤103；否则，执行步骤104；
步骤103：发送用于指示连通电路的连接信号，根据连接信号连通寄存器与外部电路，使得外部电路访问寄存器。
步骤104：保持寄存器与外部电路之间断开。
在步骤103之后，本发明控制访问寄存器的方法的具体实施例一还包括：确定外部电路已经完成对寄存器的访问后，则断开寄存器与外部电路的连接。
该方法的实施例一在步骤101之后还包括：存储外部电路发送的用于验证的验证信息。
该方法的实施例一在存储验证信息之后还包括：确定所述外部电路已经完成对所述寄存器的访问后，清除存储的验证信息，避免了第一模块1在外部电路失效的情况下，继续使用以前存储的验证信息，而导致寄存器被误设的情况发生，进一步提高了对寄存器的保护。
图16为本发明控制访问寄存器的方法实施例二的流程图，本发明控制访问寄存器的方法的实施例二包括：
步骤201、接收外部电路发送的用于验证的验证信息；
步骤202、根据验证信息在预先设置的信息中找到匹配的信息，如将用于验证的信息与预先设置的信息逐一比较，判断预先设置的信息是否存在与验证信息一致的匹配信息，若是，则执行步骤203；否则，执行步骤204；
步骤203、发送用于指示连通电路的连接信号，连通与匹配信息对应的寄存器及外部电路。
步骤204：保持寄存器与外部电路之间断开。
在步骤203之后，本发明控制访问寄存器的方法的具体实施例二还包括：确定外部电路已经完成对寄存器的访问后，则断开寄存器与外部电路。
该方法实施例二在步骤201之后还包括：存储外部电路发送的用于验证的验证信息。
该方法的实施例二在存储验证信息之后还包括：清除存储的验证信息，避免了第一模块6在外部电路失效的情况下，继续使用以前存储的验证信息，而导致寄存器被误设的情况发生，进一步提高了对寄存器的保护。
本发明控制访问寄存器的装置、方法及集成电路芯片，通过第一模块对外部电路进行验证来控制外部电路访问寄存器，提高了对寄存器的保护，保证了专用集成电路芯片中的寄存器在外部电路失效的情况下不会被误设，避免了故障影响的扩大以及寄存器所在系统的瘫痪。
当本发明控制访问寄存器的方法被做成独立软件时，该软件可以存储在计算机可读取的任何类型存储介质中。例如该软件可存储在记录介质中，如可插入计算机系统驱动器的圆盘状介质，采用磁性、光学或磁光方式存储信息；或者可存储在计算机系统的固定记录介质如硬盘驱动器，或者一固态计算机存储器中。控制访问寄存器时，通过计算机系统将该软件安装到集成电路系统中，该集成电路系统运行时，控制对系统中的寄存器的访问。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (8)
1.一种控制访问寄存器的装置，其特征在于，包括：
接口，用于接收外部电路发送的用于验证的验证信息；
第一模块，用于根据所述接口接收到的验证信息在预先设置的至少一个信息中找到匹配的信息，并根据所述匹配的信息生成指示连通电路的连接信号，其中，所述至少一个信息中的每一个信息与至少一个寄存器对应；
至少一个第二模块，所述至少一个第二模块中的每一个第二模块与至少一个寄存器对应连接，所述至少一个第二模块用于根据所述第一模块生成的连接信号连通对应的寄存器与所述外部电路；
与所述寄存器一一对应连接的第三模块，用于将所述外部电路完成访问寄存器的信息发送给所述第一模块；所述第一模块根据所述第三模块发送的信息生成另一信号，所述第二模块根据所述另一信号断开所述第三模块对应的寄存器与外部电路的连接。
2.根据权利要求1所述的装置，其特征在于，还包括第四模块，用于存储接收到的用于验证的信息。
3.根据权利要求2所述的装置，其特征在于，所述第一模块还用于根据所述外部电路完成访问所述寄存器的信息生成又一信号，所述又一信号用于清除所述第四模块存储的用于验证的信息。
4.一种控制访问寄存器的方法，其特征在于，包括：
接收用于验证的验证信息；
根据所述验证信息在预先设置的至少一个信息中找到匹配的信息后，发送用于指示连通电路的连接信号，其中，所述至少一个信息中的每一个信息与至少一个寄存器对应；
根据所述连接信号连通所述匹配的信息对应的寄存器与外部电路，所述外部电路访问对应的所述寄存器；
在所述根据连接信号连通寄存器与外部电路的步骤之后还包括：
确定所述外部电路已经完成对所述寄存器的访问后，断开所述寄存器与所述外部电路的连接。
5.根据权利要求4所述的方法，其特征在于，在所述接收用于验证的验证信息的步骤之后还包括：存储所述验证信息。
6.根据权利要求5所述的方法，其特征在于，在存储所述验证信息的步骤之后还包括：确定所述外部电路已经完成对所述寄存器的访问后，清除存储的所述验证信息。
7.一种集成电路芯片，包括寄存器，其特征在于，所述集成电路芯片还包括接口、第一模块、至少一个第二模块及与所述寄存器一一对应连接的第三模块；接口用于接收外部电路发送的用于验证的验证信息；所述第一模块用于根据所述接口接收到的验证信息在预先设置的至少一个信息中找到匹配的信息，并根据所述匹配的信息生成指示连通电路的连接信号，其中，所述至少一个信息中的每一个信息与至少一个寄存器对应；所述至少一个第二模块中的每一个第二模块与至少一个所述寄存器对应连接，所述至少一个第二模块用于根据所述第一模块生成的连接信号连通对应的寄存器与所述外部电路；所述第三模块用于将所述外部电路完成访问寄存器的信息发送给所述第一模块；所述第一模块根据所述第三模块发送的信息生成另一信号，所述第二模块根据所述另一信号断开所述第三模块对应的寄存器与外部电路的连接。
8.一种集成电路芯片，包括寄存器和控制器，其特征在于，所述控制器与所述寄存器之间连接控制访问寄存器的装置，所述控制访问寄存器的装置控制所述控制器对所述寄存器的访问；所述控制访问寄存器的装置包括接口、第一模块、至少一个第二模块及与所述寄存器一一对应连接的第三模块；接口用于接收所述控制器发送的用于验证的验证信息；所述第一模块用于根据所述接口接收到的验证信息在预先设置的至少一个信息中找到匹配的信息，并根据所述匹配的信息生成指示连通电路的连接信号，其中，所述至少一个信息中的每一个信息与至少一个寄存器对应；所述至少一个第二模块中的每一个第二模块与至少一个寄存器对应连接，所述至少一个第二模块用于根据所述第一模块生成的连接信号连通对应寄存器与所述控制器；所述第三模块用于将所述控制器完成访问寄存器的信息发送给所述第一模块；所述第一模块根据所述第三模块发送的信息生成另一信号，所述第二模块根据所述另一信号断开所述第三模块对应的寄存器与控制器的连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710118420XA CN100461118C (zh) | 2007-07-05 | 2007-07-05 | 控制访问寄存器的装置、方法及集成电路芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB200710118420XA CN100461118C (zh) | 2007-07-05 | 2007-07-05 | 控制访问寄存器的装置、方法及集成电路芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101078998A CN101078998A (zh) | 2007-11-28 |
| CN100461118C true CN100461118C (zh) | 2009-02-11 |
Family
ID=38906483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200710118420XA Expired - Fee Related CN100461118C (zh) | 2007-07-05 | 2007-07-05 | 控制访问寄存器的装置、方法及集成电路芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100461118C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118550779A (zh) * | 2024-07-24 | 2024-08-27 | 芯潮流(珠海)科技有限公司 | 寄存器的验证方法、装置、电子设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748939A (en) * | 1993-06-30 | 1998-05-05 | Intel Corporation | Memory device with a central control bus and a control access register for translating an access request into an access cycle on the central control bus |
| JP2001524723A (ja) * | 1997-11-26 | 2001-12-04 | アトメル・コーポレーション | 傍受排除機能を備えた保護メモリ |
| CN1799030A (zh) * | 2003-05-29 | 2006-07-05 | 飞思卡尔半导体公司 | 用于确定访问许可的方法和设备 |
| CN1841348A (zh) * | 2005-03-29 | 2006-10-04 | 株式会社东芝 | 处理器、存储器、计算机系统、系统lsi及其验证方法 |
-
2007
- 2007-07-05 CN CNB200710118420XA patent/CN100461118C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748939A (en) * | 1993-06-30 | 1998-05-05 | Intel Corporation | Memory device with a central control bus and a control access register for translating an access request into an access cycle on the central control bus |
| JP2001524723A (ja) * | 1997-11-26 | 2001-12-04 | アトメル・コーポレーション | 傍受排除機能を備えた保護メモリ |
| CN1799030A (zh) * | 2003-05-29 | 2006-07-05 | 飞思卡尔半导体公司 | 用于确定访问许可的方法和设备 |
| CN1841348A (zh) * | 2005-03-29 | 2006-10-04 | 株式会社东芝 | 处理器、存储器、计算机系统、系统lsi及其验证方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101078998A (zh) | 2007-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU775991B2 (en) | Mass storage data protection system for a gaming machine | |
| CN100377120C (zh) | 非易失性存储器装置的控制方法 | |
| CN101286086B (zh) | 硬盘掉电保护方法、装置以及硬盘和硬盘掉电保护系统 | |
| JP2004038290A (ja) | 情報処理システムおよび同システムで用いられるディスク制御方法 | |
| CA2745646A1 (en) | Apparatus and method for controlling a solid state disk (ssd) device | |
| CN101593083A (zh) | 对计算机配置信息进行保护和恢复的装置、计算机和方法 | |
| US6480933B1 (en) | Disk cache device and method for secure writing of hard disks in mass memory subsystems | |
| WO2020233001A1 (zh) | 双控构架分布式存储系统、数据读取方法、装置和存储介质 | |
| US7143315B2 (en) | Data storage systems and methods | |
| CN101499044A (zh) | 具有双基本输入输出系统的电脑系统及其操作方法 | |
| CN102520223B (zh) | 用于电能表的软件抗干扰方法 | |
| CN100461118C (zh) | 控制访问寄存器的装置、方法及集成电路芯片 | |
| CN117744061A (zh) | 内存条的处理方法及装置、存储介质及电子设备 | |
| US7412619B2 (en) | Integrated circuit capable of error management | |
| KR20180066601A (ko) | 메모리 시스템의 구동 방법 | |
| CN108763148B (zh) | 一种支持上注的容错存储器控制器 | |
| US10353613B2 (en) | Computer system and control method therefor for handling path failure | |
| CN105260137A (zh) | 在sas存储系统中实现hba卡访问sata磁盘的方法及设备 | |
| CN101303674A (zh) | 包含自身设备驱动程序的usb设备 | |
| CN102023906B (zh) | 便携式终端的微处理器、便携式终端及其修复方法 | |
| CN110389869A (zh) | 一种异常检测方法、装置、电子设备及可读存储介质 | |
| CN112685802B (zh) | Flash芯片读取控制方法、装置、存储介质 | |
| CN118131868B (zh) | 一种服务器 | |
| CN109634785B (zh) | 一种兼容nvdimm-p的nvdimm-n装置和方法 | |
| CN111190539B (zh) | 一种在不同主机间切换服务的方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 Termination date: 20160705 |