CN101499044A - 具有双基本输入输出系统的电脑系统及其操作方法 - Google Patents
具有双基本输入输出系统的电脑系统及其操作方法 Download PDFInfo
- Publication number
- CN101499044A CN101499044A CNA2008100058149A CN200810005814A CN101499044A CN 101499044 A CN101499044 A CN 101499044A CN A2008100058149 A CNA2008100058149 A CN A2008100058149A CN 200810005814 A CN200810005814 A CN 200810005814A CN 101499044 A CN101499044 A CN 101499044A
- Authority
- CN
- China
- Prior art keywords
- bus
- memory
- bios
- chipset
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
本发明公开了一种电脑系统,其包括中央处理器、芯片组、第一总线、第二总线、第一存储器、第二存储器与逻辑控制电路。芯片组耦接至中央处理器。第一总线与第二总线分别耦接至芯片组。第一存储器透过第一总线耦接至芯片组,用以存储第一基本输入输出系统。第二存储器透过第二总线耦接至芯片组,用以存储第二基本输入输出系统。逻辑控制电路用以检测并依据第一总线的状态,而控制芯片组选择经由第一总线存取第一存储器,或是选择经由第二总线存取第二存储器。
Description
技术领域
本发明是有关于一种电脑系统,且特别是有关于一种具有双基本输入输出系统(Basic Input Output system,BIOS)的电脑系统及其操作方法。
背景技术
基本输入输出系统(Basic Input Output system,以下简称BIOS)是存储在快闪存储器(Flash Memory)中的一种最基本的主板系统,其主要用来设定主板的硬件设定与一些相关参数。众所皆知地,这类数据皆为非常重要且不容许被破坏的数据,否则将导致主板无法正常开机或部分功能无法正常使用的情形发生。有鉴于此,在一些传统技术中,提出了具有辅助BIOS的电脑系统,以解决单一BIOS损坏时,而电脑系统无法正常开机的问题。
不过,在现今具有辅助BIOS的电脑系统中,BIOS自动备援交换的控制机制只使用唯一和电脑系统连接BIOS的总线做设计,再经由一组逻辑判断电路作为检测,与逻辑地址的信号交换。这个逻辑地址信号的交换的方法,可以为单一可存储BIOS的只读存储器,在其较高位的地址线序号,做区块切割,以达成BIOS的备援交换目的。
另外,还可以有另一种设计,也就是可以将两个独立且存储相同内容的BIOS存储器,利用集成电路整合电路的使能线,再加上一个控制信号,以便于在两个独立的BIOS存储器之间做切换。但是,无论使用上述单一或是两个独立的BIOS存储器,都无法解决目前和电脑系统连接的单一BIOS总线一旦损坏或出了问题,BIOS备份与交换的机制将完全无法发挥功能,而严重的情况将无法让电脑系统作初始的开机检测工作。
发明内容
本发明提供一种具有双基本输入输出系统的电脑系统及其操作方法,藉此可以避免芯片组与存储器之间使用单一总线的状况下,而此总线损坏时,所造成电脑系统无法进行开机的问题。
本发明提出一种电脑系统,其包括中央处理器、芯片组、第一总线、第二总线、第一存储器、第二存储器与逻辑控制电路。芯片组耦接至中央处理器。第一总线耦接至芯片组。第二总线耦接至芯片组。第一存储器透过第一总线耦接至芯片组,用以存储第一基本输入输出系统。第二存储器透过第二总线耦接至芯片组,用以存储第二基本输入输出系统。逻辑控制电路用以检测并依据第一总线的状态,而控制芯片组选择经由第一总线存取第一存储器,或是选择经由第二总线存取第二存储器。
在本发明一实施例中,上述芯片组包括南桥芯片,而第一总线与第二总线均耦接至南桥芯片。
在本发明一实施例中,上述逻辑控制电路依据第一总线的状态产生一控制信号;当控制信号显示第一总线与第一基本输入输出系统为良好时,芯片组选择经由第一总线存取第一存储器。另外,若芯片组选择经由第一总线存取第一存储器,则电脑系统执行第一基本输入输出系统进行开机。
在本发明一实施例中,上述逻辑控制电路还检测并依据第二总线的状态而控制芯片组,以选择经由第二总线存取第二存储器,或是选择经由第一总线存取第一存储器。
在本发明一实施例中,上述逻辑控制电路依据第一总线与第二总线的状态产生一控制信号;若控制信号显示第一总线或第一基本输入输出系统为失效,且控制信号显示第二总线与第二基本输入输出系统为良好,则芯片组选择经由第二总线存取第二存储器。另外,若芯片组选择经由第二总线存取第二存储器,则电脑系统执行第二基本输入输出系统进行开机。
在本发明一实施例中,上述逻辑控制电路为复杂可编程逻辑元件(complexprogrammable logic device,CPLD)、微控制器或基板管理控制器(baseboardmanagement controller,BMC)。
在本发明一实施例中,上述逻辑控制电路包括第一检测单元、第二检测单元、逻辑单元与门单元。第一检测单元用以检测第一总线与第一基本输入输出系统的状态,并输出第一检测结果。第二检测单元用以检测第二总线与第二基本输入输出系统的状态,并输出第二检测结果。逻辑单元耦接至第一检测单元与第二检测单元,用以依据第一检测结果与第二检测结果而产生控制信号。门单元耦接于逻辑单元与芯片组之间,用以决定是否让控制信号传送给芯片组。
在本发明一实施例中,上述第一存储器与第二存储器均为非易失性存储器。
本发明提出一种电脑系统的操作方法,而此电脑系统之芯片组分别透过第一总线与第二总线耦接至第一存储器与第二存储器。此操作方法包括:检测第一总线的状态。依据第一总线的状态,而控制芯片组选择经由第一总线存取第一存储器的第一基本输入输出系统,或是选择经由第二总线存取第二存储器的第二基本输入输出系统。
在本发明一实施例中,上述操作方法还包括:检测第二总线的状态。依据第二总线的状态,而决定是否控制芯片组选择经由第二总线存取第二存储器。
在本发明一实施例中,上述操作方法还包括:若检测出第一总线或第一基本输入输出系统的状态不为正常状态,且检测出第二总线与第二基本输入输出系统为正常状态,则控制芯片组,以选择经由第二总线存取第二存储器,而执行第二基本输入输出系统的开机程序。
在本发明一实施中,上述操作方法还包括:若检测出第一总线与第二总线均不为正常状态时,则不允许电脑系统开机。
在本发明一实施中,上述操作方法还包括:若检测出第一总线与第一基本输入输出系统为正常状态时,则控制芯片组,以选择经由第一总线存取第一存储器,而执行第一基本输入输出系统的开机程序。
本发明的芯片组因采用第一总线与第二总线分别耦接至第一存储器与第二存储器。如此一来,可以避免只使用单一总线的情况下,而此总线损坏时,则电脑系统就不能进行开机的问题。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1绘示为本发明一实施例的电脑系统的示意图。
图2绘示为本发明的电脑系统的另一实施范例。
图3绘示为本发明一实施例的电脑系统的操作方法流程图。
图4绘示为本发明另一实施例的电脑系统的操作方法流程图。
具体实施方式
图1绘示为本发明一实施例的电脑系统的示意图。请参照图1,电脑系统100包括中央处理器110、芯片组120、第一总线130、第二总线140、第一存储器150、第二存储器160以及逻辑控制电路170。
芯片组120耦接至中央处理器110。第一总线130与第二总线140耦接至芯片组120。第一存储器150透过第一总线130耦接至芯片组120,用以存储第一基本输入输出系统(Basic Input Output System,以下简称BIOS)。
第二存储器160透过第二总线140耦接至芯片组120,用以存储第二BIOS。逻辑控制电路170用以检测并依据第一总线130的状态而控制芯片组120,以选择经由第一总线130存取第一存储器150,或是选择经由第二总线140存取第二存储器160。
请继续参照图1,芯片组120中还包括南桥芯片,而第一总线130与第二总线140均耦接至南桥芯片,以便于电脑系统100开机时,南桥芯片可以透第一总线130存取第一存储器150,或是透过第二总线140存取第二存储器160。
在本实施例中,逻辑控制电路170例如为复杂可编程逻辑元件(complexprogrammable logic device,CPLD)、微控制器或基板管理控制器(baseboardmanagement controller,BMC)。另外,第一存储器150与第二存储器160均为非易失性存储器(Non-Volatile Memory)。
上述已说明电脑系统100中各元件之间的耦接关系以及各元件的功用。接下来,将进一步说明电脑系统100的操作。首先,当电脑系统100启动后,逻辑控制电路170会依据第一总线130的状态产生一控制信号。而当此控制信号显示第一总线130与第一BIOS为良好时,则芯片组120得以选择经由第一总线130存取第一存储器150。在本实施例中,若芯片组120选择经由第一总线130存取第一存储器150,则电脑系统100执行第一BIOS进行开机。
另外,逻辑控制电路170也可以检测并依据第二总线140的状态,而控制芯片组120选择经由第二总线140存取第二存储器160,或是选择经由第一总线130存取第一存储器150。
因此,逻辑控制电路170除了依据第一总线130的状态外,还可以依据第二总线140的状态,以产生一控制信号。也就是说,若此控制信号显示第一总线130或第一BIOS为失效,而显示第二总线140与第二BIOS为良好,则逻辑电路可以控制芯片组120选择经由第二总线140存取第二存储器160。而若芯片组120选择经由第二总线140存取第二存储器160,则电脑系统100执行第二BIOS进行开机。
在上述实施例中,逻辑控制电路170是以为复杂可编程逻辑元件、微控制器或基板管理控制器为例,但本发明不限于此。以下,将另举一实施例来说明。
图2绘示为本发明的电脑系统100的另一实施范例。请参照图2,逻辑控制电路170包括第一检测单元271、第二检测单元272、逻辑单元273以及门单元274。第一检测单元271用以检测第一总线130与第一BIOS的状态,并输出第一检测结果。举例来说,若是第一总线130或是第一BIOS不为正常状态时,则第一检测结果例如为“0”;若是第一总线130与第一BIOS为正常工作状态,则第一检测结果例如为“1”。
第二检测单元272用以检测第二总线140与第二BIOS的状态,并输出第二检测结果。举例来说,若是第二总线140或是第二BIOS不为正常状态时,则第二检测结果例如为“0”;若是第二总线140与第二BIOS为正常工作状态,则第二检测结果例如为“1”。
逻辑单元273耦接至第一检测单元271与第二检测单元272,用以依据第一检测结果与第二检测结果而产生控制信号。举例来说,当逻辑单元273接收到的第一检测结果为“1”,而第二检测结果为“0”,表示第一总线130为正常状态,则产生一控制信号,以控制芯片组120选择经由第一总线130存取第一存储器150;当逻辑单元273接收到的第一检测结果为“0”,而第二检测结果为“1”,表示第一总线130为非正常状态,第二总线140为正常工作状态,则产生一控制信号,以控制芯片组120选择经由第二总线140存取第二存储器160。
另外,当逻辑单元273接收到的第一检测结果为“0”,而第二检测结果为“0”,表示第一总线130与第二总线140都为非正常状态,则不允许电脑系统100开机;当逻辑单元273接收到的第一检测结果为“1”,而第二检测结果为“1”,表示第一总线130与第二总线140都为正常状态,此时,则产生一控制信号,以控制芯片组120选择经由预设的总线存取预设的存储器。
门单元274耦接于逻辑单元273与芯片组120之间,用以决定是否让控制信号传送给芯片组120。举例来说,当电脑系统100启动后,在芯片组120尚未完全启动完成前,门单元274不会让逻辑单元273所产生的控制信号给芯片组120。而门单元274会等待并依据芯片组120启动完成后所产生的一使能信号,才将逻辑单元273所产生的控制信号给芯片组120,以便让芯片组120依据控制信号,而决定经由第一总线130存取第一存储器150,或是经由第二总线140存取第二存储器160。
经由上述实施例的说明,可以归纳出一种电脑系统100的操作方法。图3绘示为本发明一实施例的电脑系统的操作方法流程图。在此实施例中,电脑系统的芯片组分别透过第一总线与第二总线耦接至第一存储器与第二存储器。请参照与图3,首先,在步骤S302中,检测第一总线的状态。也就是说,电脑系统可以利用逻辑控制电路检测第一总线是否为正常状态。
之后,在步骤S304中,依据第一总线的状态,而控制芯片组选择经由第一总线存取第一存储器的第一BIOS,或是选择经由第二总线存取第二存储器的第二BIOS。也就是说,当检测发现第一总线可以正常工作时,则逻辑控制电路得以控制芯片组,经由第一总线存取第一存储器的第一BIOS。而当检测发现第一总线无法正常工作,则逻辑控制电路得以控制芯片组,经由第二总线存取第二存储器的第二BIOS。如此一来,将可以避免单一总线损坏时,则电脑系统无法进行开机。
为了更清楚地描述上述电脑系统操作方法的各步骤,以下再举一实施例来说明本发明的电脑系统操作方法的详细流程。图4绘示为本发明另一实施例的电脑系统的操作方法流程图。请参照图4,首先,当电脑系统启动后,检测第一总线的状态(步骤S402)。
当检测发现第一总线的状态为正常状态,且第一BIOS也为正常状态时,则如步骤S404所述,控制芯片组选择经由第一总线存取第一存储器,以便执行第一BIOS开机程序进行电脑系统开机的动作。
若是检测发现第一总线的状态为不为正常状态,则如步骤S406所述,检测第二总线的状态。接着,当检测发现第二总线的状态为正常状态时,且第二BIOS也为正常状态时,则如步骤S408所述,控制芯片组选择经由第二总线存取第二存储器,以便执行第二BIOS的开机程序,进行电脑系统开机的动作。
另外,若是检测发现第二总线的状态也不为正常状态(第一总线的状态已经为不正常状态)时,则如步骤S410所述,不允许电脑系统开机。
综上所述,本发明通过芯片组透过第一总线耦接至第一存储器,以及透过第二总线耦接至第二存储器。如此一来,可以避免芯片组与存储器之间只有一个总线,而此总线损坏或是出状况时,而造成电脑系统无法存取存储器中的基本输入输出系统进行开机的问题。
虽然本发明已以较佳实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许更动与润饰,因此本发明的保护范围当以权利要求所界定的为准。
Claims (15)
1.一种电脑系统,包括:
一中央处理器;
一芯片组,耦接至该中央处理器;
一第一总线,耦接至该芯片组;
一第二总线,耦接至该芯片组;
一第一存储器,透过该第一总线耦接至该芯片组,用以存储一第一基本输入输出系统;
一第二存储器,透过该第二总线耦接至该芯片组,用以存储一第二基本输入输出系统;以及
一逻辑控制电路,用以检测并依据该第一总线的状态,而控制该芯片组选择经由该第一总线存取该第一存储器,或是选择经由该第二总线存取该第二存储器。
2.如权利要求1所述的电脑系统,其特征在于,该芯片组包括一南桥芯片,而该第一总线与该第二总线均耦接至该南桥芯片。
3.如权利要求1所述的电脑系统,其特征在于,该逻辑控制电路依据该第一总线的状态产生一控制信号;当该控制信号显示该第一总线与该第一基本输入输出系统为良好时,该芯片组选择经由该第一总线存取该第一存储器。
4.如权利要求3所述的电脑系统,其特征在于,若该芯片组选择经由该第一总线存取该第一存储器,则该电脑系统执行该第一基本输入输出系统进行开机。
5.如权利要求1所述的电脑系统,其特征在于,该逻辑控制电路还检测并依据该第二总线的状态,控制该芯片组选择经由该第二总线存取该第二存储器,或是选择经由该第一总线存取该第一存储器。
6.如权利要求5所述的电脑系统,其特征在于,该逻辑控制电路依据该第一总线与该第二总线的状态产生一控制信号;若该控制信号显示该第一总线或该第一基本输入输出系统为失效,且该控制信号显示该第二总线与该第二基本输入输出系统为良好,则该芯片组选择经由该第二总线存取该第二存储器。
7.如权利要求6所述的电脑系统,其特征在于,若该芯片组选择经由该第二总线存取该第二存储器,则该电脑系统执行该第二基本输入输出系统进行开机。
8.如权利要求1所述的电脑系统,其特征在于,该逻辑控制电路为一复杂可编程逻辑元件、一微控制器或一基板管理控制器。
9.如权利要求1所述的电脑系统,其特征在于,该逻辑控制电路包括:
一第一检测单元,用以检测该第一总线与该第一基本输入输出系统的状态,并输出一第一检测结果;
一第二检测单元,用以检测该第二总线与该第二基本输入输出系统的状态,并输出一第二检测结果;
一逻辑单元,耦接至该第一检测单元与该第二检测单元,用以依据该第一检测结果与该第二检测结果而产生一控制信号;以及
一门单元,耦接于该逻辑单元与该芯片组之间,用以决定是否让该控制信号传送给该芯片组。
10.如权利要求1所述的电脑系统,其特征在于,该第一存储器与该第二存储器均为非易失性存储器。
11.一种电脑系统的操作方法,该电脑系统的一芯片组分别透过一第一总线与一第二总线耦接至一第一存储器与一第二存储器,该操作方法包括:
检测该第一总线的状态;以及
依据该第一总线的状态,控制该芯片组选择经由该第一总线存取该第一存储器的一第一基本输入输出系统,或是选择经由该第二总线存取该第二存储器的一第二基本输入输出系统。
12.如权利要求11所述的操作方法,其特征在于,还包括:
检测该第二总线的状态;以及
依据该第二总线的状态,而决定是否控制该芯片组选择经由该第二总线存取该第二存储器。
13.如权利要求12所述的操作方法,其特征在于,还包括:
若检测出该第一总线或该第一基本输入输出系统的状态不为正常状态,且检测出该第二总线与该第二基本输入输出系统为正常状态,则控制该芯片组选择经由该第二总线存取该第二存储器,而执行该第二基本输入输出系统的开机程序。
14.如权利要求12所述的操作方法,其特征在于,还包括:
若检测出该第一总线与该第二总线均不为正常状态时,则不允许该电脑系统开机。
15.如权利要求11所述的操作方法,其特征在于,还包括:
若检测出该第一总线与该第一基本输入输出系统为正常状态时,则控制该芯片组选择经由该第一总线存取该第一存储器,而执行该第一基本输入输出系统的开机程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100058149A CN101499044A (zh) | 2008-02-03 | 2008-02-03 | 具有双基本输入输出系统的电脑系统及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100058149A CN101499044A (zh) | 2008-02-03 | 2008-02-03 | 具有双基本输入输出系统的电脑系统及其操作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101499044A true CN101499044A (zh) | 2009-08-05 |
Family
ID=40946124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100058149A Pending CN101499044A (zh) | 2008-02-03 | 2008-02-03 | 具有双基本输入输出系统的电脑系统及其操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101499044A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103129185A (zh) * | 2011-12-05 | 2013-06-05 | 珠海天威技术开发有限公司 | 数据存储装置及其数据访问方法、成像设备 |
CN104683133A (zh) * | 2013-11-29 | 2015-06-03 | 英业达科技有限公司 | 基本输入输出系统维护方法 |
CN106886441A (zh) * | 2017-02-28 | 2017-06-23 | 郑州云海信息技术有限公司 | 一种服务器系统及flash配置方法 |
CN110308935A (zh) * | 2018-03-27 | 2019-10-08 | 纬创资通股份有限公司 | 电子装置及其操作方法 |
CN111391512A (zh) * | 2020-05-15 | 2020-07-10 | 珠海艾派克微电子有限公司 | 耗材芯片及耗材 |
CN115237437A (zh) * | 2022-09-23 | 2022-10-25 | 万向钱潮股份公司 | 一种车辆制动控制器烧录方法及系统 |
CN117472457A (zh) * | 2023-12-27 | 2024-01-30 | 苏州元脑智能科技有限公司 | 一种双bios系统、系统切换方法、装置、设备及存储介质 |
-
2008
- 2008-02-03 CN CNA2008100058149A patent/CN101499044A/zh active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103129185A (zh) * | 2011-12-05 | 2013-06-05 | 珠海天威技术开发有限公司 | 数据存储装置及其数据访问方法、成像设备 |
CN103129185B (zh) * | 2011-12-05 | 2016-04-06 | 珠海天威技术开发有限公司 | 数据存储装置及其数据访问方法、成像设备 |
CN104683133A (zh) * | 2013-11-29 | 2015-06-03 | 英业达科技有限公司 | 基本输入输出系统维护方法 |
CN106886441A (zh) * | 2017-02-28 | 2017-06-23 | 郑州云海信息技术有限公司 | 一种服务器系统及flash配置方法 |
CN110308935A (zh) * | 2018-03-27 | 2019-10-08 | 纬创资通股份有限公司 | 电子装置及其操作方法 |
CN111391512A (zh) * | 2020-05-15 | 2020-07-10 | 珠海艾派克微电子有限公司 | 耗材芯片及耗材 |
CN111391512B (zh) * | 2020-05-15 | 2021-09-07 | 珠海艾派克微电子有限公司 | 耗材芯片及耗材 |
CN115237437A (zh) * | 2022-09-23 | 2022-10-25 | 万向钱潮股份公司 | 一种车辆制动控制器烧录方法及系统 |
CN117472457A (zh) * | 2023-12-27 | 2024-01-30 | 苏州元脑智能科技有限公司 | 一种双bios系统、系统切换方法、装置、设备及存储介质 |
CN117472457B (zh) * | 2023-12-27 | 2024-04-23 | 苏州元脑智能科技有限公司 | 一种双bios系统、系统切换方法、装置、设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101499044A (zh) | 具有双基本输入输出系统的电脑系统及其操作方法 | |
US6496945B2 (en) | Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory | |
US7966486B2 (en) | Computer system with dual basic input output system and operation method thereof | |
US7318173B1 (en) | Embedded controller based BIOS boot ROM select | |
US20090063834A1 (en) | Auto-Switching Bios System and the Method Thereof | |
KR100248642B1 (ko) | 메모리 시스템 및 그것에 이용되는 반도체 기억 장치 | |
KR100316981B1 (ko) | 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시 메모리에 프로그램을 저장하는 방법 | |
CN101410807A (zh) | 用于与存储器装置一起使用的软件断点 | |
JPH08137763A (ja) | フラッシュメモリ制御装置 | |
CN102906710B (zh) | 一种BootRom备份方法和装置 | |
CN102135927A (zh) | 一种基于nand flash的系统引导方法和装置 | |
US6888733B2 (en) | Multiple chip system including a plurality of non-volatile semiconductor memory devices | |
CN101667128A (zh) | 更新与修复基本输入输出系统的方法 | |
US20090070523A1 (en) | Flash memory device storing data with multi-bit and single-bit forms and programming method thereof | |
WO2019157049A1 (en) | Backup operations from volatile to non-volatile memory | |
US20030135706A1 (en) | Microcontroller having embedded non-volatile memory with read protection | |
US8982620B2 (en) | Non-volatile memory device and method of operating | |
US6944649B1 (en) | Electronic control unit having single non-volatile memory for multiple central processing units and data retrieval method | |
US6839835B2 (en) | Method of loading initial program in processor system | |
JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
US10613782B2 (en) | Data storage system, data storage method of the data storage system, and method of manufacturing solid-state | |
US6766425B2 (en) | Calibration method implementing segmented flash memory and RAM overlay | |
US8312206B2 (en) | Memory module and memory module system | |
US20060083059A1 (en) | Semiconductor device, reset control system and memory reset method | |
JP2012043024A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090805 |