CN100357967C - 包括导电桥的电子电路和用于制造所述桥的方法 - Google Patents

包括导电桥的电子电路和用于制造所述桥的方法 Download PDF

Info

Publication number
CN100357967C
CN100357967C CNB028194268A CN02819426A CN100357967C CN 100357967 C CN100357967 C CN 100357967C CN B028194268 A CNB028194268 A CN B028194268A CN 02819426 A CN02819426 A CN 02819426A CN 100357967 C CN100357967 C CN 100357967C
Authority
CN
China
Prior art keywords
substrate
reed
conductive layer
conductive
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028194268A
Other languages
English (en)
Other versions
CN1561657A (zh
Inventor
弗朗西斯·德洛兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagravision SARL
Original Assignee
NID SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NID SA filed Critical NID SA
Publication of CN1561657A publication Critical patent/CN1561657A/zh
Application granted granted Critical
Publication of CN100357967C publication Critical patent/CN100357967C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Structure Of Printed Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electronic Switches (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明的目的在于获得一种例如用于卡或标签中的非常廉价同时又保持高的可靠性的电子电路。本发明尤其涉及利用穿过衬底的导电桥实现在导电轨迹上的一个或几个电子元件的连接。按照本发明的电子电路包括：至少一个电子元件(6)，衬底(5)，在所述衬底(5)的第一表面上施加粘合剂层和包括多个轨迹(4)的导电层。所述电子元件(6)包括至少两个连接区域(7)。这些连接区域(7)的至少一个借助于由只在导电层中限定的导电段(1)构成的一个导电桥和所述导电层电气相连。所述导电段(1)没有任何粘合剂物质，其通过一个通路(2，3)穿过所述衬底(5)，并连接所述连接区域(7)。

Description

包括导电桥的电子电路和用于制造所述桥的方法
技术领域
本发明涉及包括导电桥的电子电路以及这些桥的实施例。电子电路包括和至少一个电子元件相连的导电轨迹。需要构成导电桥，以便在元件的一个连接区域上获得联系。
本发明涉及通过应用若干层，尤其是衬底，粘合剂层和导电层制成的电路。这种电路特别用于有或无外部接点的卡或电子标签中。电子标签被理解为这样一种组合件，其至少包括一个柔性的支撑、天线和电子元件，其中电子元件一般是芯片。按照本发明的卡或电子标签可用于许多应用中，用作识别、控制或支付装置。
本发明的对象尤其集中在包括被称为衬底的绝缘支撑的电子电路上，在所述衬底上刻蚀有多个导电轨迹或线圈。它们和至少一个电子元件例如芯片相连。
通过焊接到或导电地粘结到位于电子元件下方的区域上进行电子元件的直接连接的电子电路是本领域技术人员熟知的。按照包括导电轨迹或线圈的电路结构，元件的接点和这些轨迹之一的连接需要导电桥。尤其是，当使线圈和芯片相连时则出现这种情况。事实上，线圈的两端被设置在线圈匝的内侧和外侧上。芯片的一个接点直接和线圈的一端相连，而另一个接点则必须借助于导电桥和线圈的第二端相连。这种桥一般由在其它轨迹上方通过的导电轨迹构成。为了避免短路，所述的桥被一个被胶粘到其交叉的轨迹上的绝缘膜的部分隔开。另一种解决方案是，使桥穿过衬底，从而使桥在导电轨迹的下方通过衬底的另一面，然后再次穿过衬底，以便到达更远的导电区域。这个通路一般由在轨迹中钻出的孔构成，其由导电材料密封，从而确保和轨迹相连。导电桥在和要交叉的导电轨迹的一侧相对的一侧被焊接在这个通路上。
背景技术
文件JP2000057289描述了一种包括具有和芯片相连的线圈的电路的无触点卡，所述芯片置于线圈匝的内部区域中。这种电路装置被胶粘在柔性的衬底上。线圈的内端部直接和芯片相连，同时外端部借助于在线圈匝的下面通过而穿过衬底。在这种柔性的薄的衬底的特定情况下，其上胶粘着线圈的外端部的衬底的部分被切掉。然后在通过孔穿过衬底之前借助于在线圈匝下方通过而被弯曲，借以被定位在内端部附近。因而，芯片可以在电路的同一面上被连接在彼此接近的两端上。
文件US2900580描述了一种由被导电层覆盖的在衬底中的窗口形成的通路。所述窗口只在衬底中被切出只是为了保持导电层。导电层在3个侧部被切割，最后的侧部在窗口的边沿的上方被折叠，从而在相对侧上通过。一个附加的绝缘层被胶粘在这个表面上，然后把窗口用树脂密封。
文件JP10092870描述了一种通过在衬底中形成的矩形开口的一个轨迹的通路，其使得相对侧层能够具有导电的部分。所述导电层沿着所述开口的边沿在3个侧部被切割，然后在第四侧上被折叠，以便通过上表面。
上述的已知的电桥的主要缺点是需要专用的和昂贵的操作。大量的电路、卡或标签的制造要求最低的成本和高的执行速度。
发明内容
本发明的目的在于避免上述的缺点，即，以非常低的成本获得例如在卡或标签中使用的电子电路，并保持高的可靠性。尤其是，本发明涉及借助于穿过衬底的导电桥使一个或几个电子元件和导电轨迹相连。
本发明的另一个目的在于提供一种用于制造这种导电桥的方法。
本发明的目的是由一种电子电路实现的，所述电子电路包括：至少一个电子元件，由柔性绝缘材料制成的衬底，在所述衬底的第一表面上涂覆粘合剂层和包括多个轨迹的导电层，所述元件包括至少两个连接区域，这些连接区域的至少一个借助于导电桥和导电层电气相连，其特征在于，所述衬底包括通过在3个侧部上在衬底中进行切割而形成的至少一个明显呈矩形的矩形簧片，最后一侧和所述衬底相连，并且利用只在所述导电层中限定的导电段形成所述的桥，所述导电段没有任何粘合剂物质，其通过所述簧片的一个切口跨过所述衬底，并连接所述连接区域。
按照本发明的电子电路包括一个被称为衬底的绝缘层，粘合剂层和被胶粘在所述衬底上的导电层。所述导电层包括电子元件和其相连的轨迹与/或线圈。所述电子元件的接点一般被设置得彼此靠近，并被这样排列，使得它们可被焊接到位于所述元件下方的并面向所述元件的接点的连接区域上。为了连接源自位于其它轨迹之外的区域的轨迹，所述轨迹例如由若干匝线圈构成，需要跨过这些轨迹。借助于一个桥实现所述的交叉，所述的桥第一次跨过所述衬底，以便在要被跨过的轨迹的下面的相对侧上通过。所述桥第二次通过所述衬底使得其返回到位于电子元件下方的连接区域的平面。
所述的桥由源自所述导电层的轨迹的延长部分构成。形成一个轨迹段的这个延长部分不被胶粘在所述衬底上。然后，所述桥的端部在两次跨过所述衬底之后被焊接到所述连接区域上。
按照本发明的一个优选实施例，借助于在衬底中形成切口来构成通过衬底的通路，不需要例如像钻孔那样除去材料。在这个实施例中，所述衬底由柔性的薄的材料制成。这种衬底一般用于制造卡或电子标签。
在所述衬底的通路借助于钻孔或冲压(从衬底除去材料)而形成的情况下，在桥通过之后利用粘合剂再次密封，从而使开口封闭。在最后的操作期间，例如在层叠装饰层期间，在所述通路处仍然具有凹陷。为了消除这个缺点，需要使用较多的粘合剂和高的压力，或者使用高温层叠。
借助于在衬底中进行切割而形成的通路具有在所述桥通过之后所述通路能够容易地被闭合的优点。事实上，电子电路的最终的层叠可以在降低的压力和温度下进行。因为不再需要再次密封桥的通路，制造处理被进一步简化。因而其结果是，得到一种具有平的表面而没有由于跨过衬底而引起的变形的电路。对于其中元件被嵌入衬底中的电路，越来越要求这种平整度。
这种电路通常被用于必须是可弯曲的、可靠的并具有非常低的生产成本的电子标签中。
轨迹段能够通过开口，这一方面是因为薄的轨迹来自导电层，另一方面是由于开口的边沿呈圆形。这些圆形的边沿借助于用于形成开口的切割工具(刀片，冲头)来实现。还利用衬底的柔性暂时产生只够使导电段能够通过的通路。
按照所需的和轨迹交叉的次数，这种穿过可以进行相同的次数。因而桥的长度取决于穿过的次数和到电子元件连接区域的距离。几个轨迹可以并排地跨过同一个切口。所述切口的长度取决于从衬底的一个表面通过到达另一个表面的轨迹的宽度和数量。
按照本发明的另一种电子电路包括在衬底的每个表面上的导电层。从一面到另一面的导电通路与/或轨迹互连桥借助于衬底的切口形成的通路来实现，如上所述。
本发明的另一个目的是一种用于制造电子电路的方法，所述电子电路包括衬底和电子元件，所述衬底由柔性的绝缘材料、至少一个粘合剂层以及包括多个轨迹的导电层构成，其特征在于，在所述导电层的一个区域和目标连接区域之间的桥的制作包括以下步骤：
-延长导电层内的轨迹从而构成一个导电段，
-在衬底内切割一个明显呈矩形的矩形簧片，其一个侧部和所述衬底相连，
-借助于压所述簧片使得暂时释放一个开口，此时所述簧片沿着和衬底相连的一侧弯曲，
-使所述导电段通过所述开口，
-对着衬底的相对的表面折叠所述导电段，
-在导电段通过之后，借助于朝向处于衬底的表面的平面的所述簧片的初始位置拉平所述簧片，封闭所述开口，
-把所述导电段连接到目标连接区域上。
形成所述导电段的源自导电层的轨迹一般是在所述导电层中构成电路的轨迹的一个延长部分。
在衬底中的开口借助于通过刀片切割或冲压形成的切口而被形成，以便形成具有一个和衬底相连的小的侧部的明显呈矩形的矩形簧片。簧片的长度由衬底的厚度和弹性确定，簧片的宽度由必须穿过衬底的构成所述桥(或几个桥)的导电段的宽度确定。所述的簧片被向上推，从而留出一个足以使导电段通过的开口。在导电段穿过衬底之后，所述簧片被释放，从而封闭所述开口，并保持所述电路或卡的原来的平整度。然后所述导电段对着衬底的相对侧被折叠，并且，如果需要，把这些导电段引向为第二次通过衬底而提供的区域。必须切割一个第二簧片，使得导电段再次位于导电表面上，这次切割沿相反的方向进行。然后把这些导电段连接到电子元件的目标连接区域上。在该方法的最后步骤中，对粘合剂层的粘胶进行热活化，以便把所述的导电桥粘结到衬底上。
在双面改型的情况下(在衬底的两面上都有导电层)，只需要借助于源自第一面的轨迹段便可和另一面进行连接。
由上述的特征可见，利用导电桥穿过电子电路的衬底的方法需要较少的操作步骤，而且这些操作步骤是相当廉价的。所需的所有的簧片都可以在同一个步骤期间进行切割，并且用合适的工具保持这些簧片弯曲(打开)，以便使所述导电段通过。把簧片拉平而成为水平位置并对着表面折叠导电段可以在层叠操作期间进行。
附图说明
由下面参照作为非限制性的例子给出的附图进行的详细说明，可以更好地理解本发明，其中：
图1表示具有在轨迹下面通过的桥的电路的一部分的透视图；
图2表示在穿过衬底之前具有预先切割好的两个簧片和轨迹段的部分的概观；
图3表示图2所示的电路的部分的一个交叉部分；
图4表示通过开口的弯曲的第一簧片和轨迹段；
图5表示对着衬底折叠的轨迹段和在其原始位置被拉直的第一簧片；
图6表示通过开口的弯曲的第二簧片和轨迹段；
图7表示被拉直的第二簧片；
图8表示对着衬底折叠的轨迹段和被拉直的第二簧片；
图9表示具有桥和两个衬底通路的最终结果的概观；
图10表示具有被设置并被焊接在轨迹上的元件的电路部分的概观；
图11表示图10所示的电路部分的截面图；
图12表示按照图11的但是具有容纳在衬底内的并在轨迹下面被焊接的元件的截面图。
具体实施方式
图1以透视图表示通过第一槽并通过轨迹4的下方穿过衬底5，并再次通过第二槽穿过衬底5的导电桥1。所述的槽由在簧片2和3的切割期间形成的切口构成。所示的簧片2和3被升高了，以便更好地区分通过衬底5的轨迹。所述的桥借助于一个轨迹的延长部分或者借助于未被胶粘在衬底5上的轨迹段构成。按照一个未被示出的步骤，粘合剂层被选择地设置在衬底上，使得将要形成所述导电段的区域或轨迹没有粘胶。
图2到图9说明用于形成图1所示的桥的不同的步骤。图10到图13表示在形成桥之后的电子元件的连接。
图2表示两个被预先切割的矩形簧片2和3，簧片的一个短边保持连附于衬底上。这些切口在必须被轨迹段1交叉的轨迹4的每一侧上形成。
图3是按照图2的轴线A-A的截面图，表示借助于轨迹段1形成的桥的实现步骤。段1覆盖第一簧片2，而不连附于所述第一簧片2。
图4表示预先切割的第一簧片2，其向下弯曲，以便留下足够的开度而允许轨迹段1通过。轨迹段1首先在由所述簧片形成的开口的边沿上方被折叠；然后把段1向下引导通过开口。
图5表示再次被拉直成为和衬底5同一平面的第一簧片2，即，处于在轨迹段1通过之前的相同位置。轨迹段1再次对着衬底5的相对侧被折叠，并借助于在轨迹4的下方通过被引向第二预先切割的簧片3。
图6表示轨迹段1第二次通过由第二簧片3形成的开口。此时所述的簧片3被向上弯曲，从而使段1能够通过衬底5。然后轨迹段1如第一次通过衬底5那样在开口的边沿上被折叠。
图7表示被拉平回到其原始位置的第二簧片，具有穿过衬底5的轨迹段1。
图8和图9表示在靠近其它轨迹的衬底5的表面上折叠的轨迹段1的最后位置。轨迹段1的一部分成为用于电子元件6的连接区域7。第一接点被焊到轨迹段1上，另一个接点已被焊在其旁边的轨迹上，如图10和图11所示。
图12表示用于把元件6连接到导电轨迹上的另一种方式。元件用这种方式被置于衬底的窗口形切口中，使得通过窗口内部露出其面向轨迹的接点。这种特定的装配使得能够把元件嵌入衬底中，以便获得一种具有最小厚度的标签。
按照本发明的另一个实施例，代替使用在衬底中的冲压而成的簧片，借助于通过除去材料即通过钻孔或冲孔而形成的孔使桥通过，从衬底的一侧到达衬底的另一侧。以和簧片相同的方式，借助于延长源自导电层的轨迹由导电段形成桥。这个没有粘合剂物质的段通过孔跨过所述衬底，以便在另一面上进行连接。
这种方法使得能够制造非常廉价的单面电路，同时使得保持设置一个或几个在其它轨迹上方交叉的轨迹的能力。
如果需要一种微型芯片卡，例如，可以利用填充物质例如环氧树脂再次密封其中的孔。最终的层叠体确保电路的平整性。

Claims (8)

1.一种电子电路，包括：至少一个电子元件(6)，由柔性绝缘材料制成的衬底(5)，在所述衬底(5)的第一表面上施加粘合剂层和包括多个轨迹(4)的导电层，所述电子元件(6)包括至少两个连接区域(7)，这些连接区域(7)的至少一个借助于一个导电桥和所述导电层电气相连，其特征在于，所述衬底包括至少一个明显呈矩形的矩形簧片(2，3)，所述矩形簧片通过在衬底(5)中在三个侧部上进行切割而形成，矩形簧片的第四侧部和所述衬底(5)相连，并且其特征还在于，利用只在所述导电层中限定的导电段(1)形成所述的桥，所述导电段(1)没有任何粘合剂物质，其通过所述簧片(2，3)的一个切口穿过所述衬底(5)，并连接所述连接区域(7)。
2.按照权利要求1所述的电子电路，其特征在于，所述衬底(5)包括具有第二粘合剂层和第二导电层的第二表面，并且利用只在所述第二导电层中限定的导电段(1)形成所述的桥，所述导电段(1)没有任何粘合剂物质，其通过所述簧片(2，3)的一个切口跨过所述衬底(5)，并连接所述连接区域(7)和/或所述第一导电层。
3.按照权利要求1或2所述的电子电路，其特征在于，由导电段(1)形成的多个桥通过同一个切口穿过所述衬底(5)。
4.按照权利要求1所述的电子电路，其特征在于，由导电段(1)形成的至少一个桥跨过所述衬底(5)的次数和为到达连接区域(7)而需要其和属于所述导电层的轨迹(4)交叉的次数相同。
5.一种芯片卡，其特征在于，它包括如权利要求1所述的电子电路。
6.一种电子标签，其特征在于它包括如权利要求1所述的电子电路。
7.一种用于制造电子电路的方法，所述电子电路包括衬底(5)和电子元件(6)，所述衬底由柔性的绝缘材料、至少一个粘合剂层以及包括多个轨迹(4)的导电层构成，其特征在于，在所述导电层的一个区域和目标连接区域(7)之间的桥的制作包括以下步骤：
-延长导电层内的轨迹从而构成一个导电段(1)，
-在衬底(5)内切割一个明显呈矩形的矩形簧片(2，3)，其一个侧部和所述衬底(5)相连，
-借助于压所述簧片(2，3)使得暂时释放一个开口，此时所述簧片沿着和衬底(5)相连的一侧弯曲，
-使所述导电段(1)通过所述开口，
-对着衬底(5)的相对的表面折叠所述导电段(1)，
-在所述导电段(1)通过之后，借助于朝向处于衬底的表面的所述簧片的初始位置拉平所述簧片(2，3)，封闭所述开口，
-把所述导电段(1)连接到目标连接区域(7)上。
8.按照权利要求7所述的方法，其特征在于，所述目标连接区域位于所述导电层上，并且所述导电段(1)借助于一个附加的簧片(2，3)，通过第二个衬底通路返回所述导电层，然后借助于活化源自所述粘合剂层的粘胶把所述导电段(1)固定到所述衬底(5)上。
CNB028194268A 2001-10-01 2002-10-01 包括导电桥的电子电路和用于制造所述桥的方法 Expired - Fee Related CN100357967C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH1798/01 2001-10-01
CH1798/2001 2001-10-01
CH17982001 2001-10-01

Publications (2)

Publication Number Publication Date
CN1561657A CN1561657A (zh) 2005-01-05
CN100357967C true CN100357967C (zh) 2007-12-26

Family

ID=4566320

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028194268A Expired - Fee Related CN100357967C (zh) 2001-10-01 2002-10-01 包括导电桥的电子电路和用于制造所述桥的方法

Country Status (15)

Country Link
US (1) US7071422B2 (zh)
EP (1) EP1433368B1 (zh)
JP (1) JP3978730B2 (zh)
CN (1) CN100357967C (zh)
AT (1) ATE285664T1 (zh)
AU (1) AU2002334330B2 (zh)
BR (1) BRPI0213069B1 (zh)
CA (1) CA2462252C (zh)
DE (1) DE60202380T2 (zh)
ES (1) ES2235112T3 (zh)
MX (1) MXPA04002693A (zh)
PT (1) PT1433368E (zh)
RU (1) RU2296440C2 (zh)
WO (1) WO2003030601A1 (zh)
ZA (1) ZA200402146B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050146025A1 (en) * 2001-02-26 2005-07-07 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
US7719103B2 (en) * 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US20090025962A1 (en) * 2005-09-30 2009-01-29 Gelardi John A Electronic Module Expansion Bridge
WO2008082616A1 (en) 2006-12-29 2008-07-10 Solicore, Inc. Card configured to receive separate battery
WO2008082617A2 (en) 2006-12-29 2008-07-10 Solicore, Inc. Mailing apparatus for powered cards
FI121592B (fi) * 2008-03-26 2011-01-31 Tecnomar Oy Piirilevylaminaatin, erityisesti rfid-antennilaminaatin valmistusmenetelmä ja piirilevylaminaatti
US8120927B2 (en) * 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
US9681554B2 (en) * 2008-04-07 2017-06-13 Mediatek Inc. Printed circuit board
MY166072A (en) 2008-11-03 2018-05-23 Smartrac Tech Gmbh Method for producing an rfid transponder product and an rfid transponder product produced according to said method
DE102009050386B4 (de) * 2009-10-22 2013-10-31 Mühlbauer Ag Verfahren zum Herstellen von Durchkontaktierungen
FI125720B (fi) * 2011-05-19 2016-01-29 Tecnomar Oy Rullalta rullalle -massavalmistukseen soveltuva sähköisten siltojen valmistusmenetelmä
EP3439438A1 (en) * 2017-08-02 2019-02-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Non-uniform magnetic foil embedded in component carrier

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2900580A (en) * 1954-06-04 1959-08-18 Beck S Inc Printed electrical circuit components having integral lead-outs and methods of making same
US3977074A (en) * 1975-02-06 1976-08-31 General Motors Corporation Double sided printed circuit board and method for making same
JPH1092870A (ja) * 1996-09-13 1998-04-10 Rohm Co Ltd 配線接続構造及びそれを用いた電子部品
JP2000057289A (ja) * 1998-08-11 2000-02-25 Sony Corp 非接触ｉｃカード
CN1280692A (zh) * 1997-09-26 2001-01-17 格姆普拉斯有限公司 可任意使用的电子芯片装置和制造过程

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229548A (en) * 1986-10-27 1993-07-20 Black & Decker Inc. Circuit board having a stamped substrate
US5923539A (en) * 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device
TW276356B (zh) * 1994-06-24 1996-05-21 Ibm
DE19916180C2 (de) * 1999-04-10 2001-03-08 Cubit Electronics Gmbh Verfahren zur Herstellung von elektrisch isolierten Leiterkreuzungen
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード
US6535396B1 (en) * 2000-04-28 2003-03-18 Delphi Technologies, Inc. Combination circuit board and segmented conductive bus substrate
US6727436B2 (en) * 2002-03-15 2004-04-27 Memx, Inc. Interconnect bus crossover for MEMS
US6707677B1 (en) * 2003-03-12 2004-03-16 Silicon Integrated Systems Corp. Chip-packaging substrate and test method therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2900580A (en) * 1954-06-04 1959-08-18 Beck S Inc Printed electrical circuit components having integral lead-outs and methods of making same
US3977074A (en) * 1975-02-06 1976-08-31 General Motors Corporation Double sided printed circuit board and method for making same
JPH1092870A (ja) * 1996-09-13 1998-04-10 Rohm Co Ltd 配線接続構造及びそれを用いた電子部品
CN1280692A (zh) * 1997-09-26 2001-01-17 格姆普拉斯有限公司 可任意使用的电子芯片装置和制造过程
JP2000057289A (ja) * 1998-08-11 2000-02-25 Sony Corp 非接触ｉｃカード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
fabrication of multi-channel through holes withoutcopperplating. IBM Technical disclosure bulletin,Vol.37 No.02b. 1994 *

Also Published As

Publication number Publication date
DE60202380T2 (de) 2005-12-08
AU2002334330B2 (en) 2007-06-07
ZA200402146B (en) 2005-07-27
PT1433368E (pt) 2005-05-31
US20040238212A1 (en) 2004-12-02
CA2462252A1 (en) 2003-04-10
RU2004108042A (ru) 2005-09-20
DE60202380D1 (de) 2005-01-27
WO2003030601A1 (fr) 2003-04-10
ES2235112T3 (es) 2005-07-01
CA2462252C (en) 2011-11-29
BR0213069A (pt) 2004-09-28
EP1433368B1 (fr) 2004-12-22
CN1561657A (zh) 2005-01-05
US7071422B2 (en) 2006-07-04
JP3978730B2 (ja) 2007-09-19
BRPI0213069B1 (pt) 2015-08-18
RU2296440C2 (ru) 2007-03-27
MXPA04002693A (es) 2004-06-18
ATE285664T1 (de) 2005-01-15
JP2005523572A (ja) 2005-08-04
EP1433368A1 (fr) 2004-06-30

Similar Documents

Publication Publication Date Title
CN100357967C (zh) 包括导电桥的电子电路和用于制造所述桥的方法
US7958622B1 (en) Method for making smart cards
RU2519062C1 (ru) Способ изготовления электрических перемычек, пригодный для массового производства по рулонной технологии
KR101058779B1 (ko) 안테나 패턴닝 없이 스트랩들을 갖는 무선 주파수 식별태그들을 저비용으로 제조하는 방법
CN100538731C (zh) Rfid标签制造方法和rfid标签
AU2018278977B2 (en) Chip card manufacturing method, and chip card obtained by said method
SE457677B (sv) Anordning vid ett en ic-komponent uppbaerande folieelement, saerskilt foer identifieringskort
CN100359682C (zh) 电子标签及其制造方法
RU99101833A (ru) Способ изготовления катушки индуктивности транспондера и транспондер, изготовленный этим способом
CN101111855A (zh) 安置电子组件于基底上的方法及这类组件的布设装置
JP3947236B2 (ja) 電子モジュール内蔵データキャリヤカードの製造方法
RU2328840C2 (ru) Способ монтажа электронного компонента на подложке
JP2002505022A (ja) 非接触チップカードの製造方法
US10804226B2 (en) Method for manufacturing chip cards and chip card obtained by said method
AU4043699A (en) Method for producing an integrated circuit card and card produced according to said method
US6617672B1 (en) Method for producing contact chip cards with a low-cost dielectric
JP2007503634A (ja) スマートラベル用のモジュールブリッジ
KR100919984B1 (ko) 스마트라벨
JP2000048158A (ja) アンテナを含むマイクロ回路カ―ド及びその製法
JP3831726B2 (ja) 非接触型ｉｃカードの製造方法
JP4196130B6 (ja) トランスポンダのコイルを作成するための方法およびこの方法によって製造されるトランスポンダ
JP4196130B2 (ja) トランスポンダのコイルを作成するための方法およびこの方法によって製造されるトランスポンダ
KR20030063103A (ko) 칩 캐리어들의 고정을 위한 방법
JP2001352031A (ja) 半導体装置
MXPA00003366A (es) Procedimiento para fabricar tarjetas magneticas que pueden asegurar un funcionamiento de contacto o sin contacto

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NAGRAVISION SA

Free format text: FORMER OWNER: NAGRAID SA

Effective date: 20150709

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150709

Address after: geneva

Patentee after: Nagravision SA

Address before: La Chaux-de-Fonds

Patentee before: Nagraid SA

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Swiss Lausanne shesuo

Patentee after: Nagravision SA

Address before: geneva

Patentee before: Nagravision SA

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071226

Termination date: 20181001

CF01 Termination of patent right due to non-payment of annual fee