JP2005523572A - 導電性ブリッジを含む電子回路およびこの種のブリッジを製造する方法 - Google Patents

導電性ブリッジを含む電子回路およびこの種のブリッジを製造する方法 Download PDF

Info

Publication number
JP2005523572A
JP2005523572A JP2003533654A JP2003533654A JP2005523572A JP 2005523572 A JP2005523572 A JP 2005523572A JP 2003533654 A JP2003533654 A JP 2003533654A JP 2003533654 A JP2003533654 A JP 2003533654A JP 2005523572 A JP2005523572 A JP 2005523572A
Authority
JP
Japan
Prior art keywords
substrate
conductive
segment
conductive layer
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003533654A
Other languages
English (en)
Other versions
JP3978730B2 (ja
Inventor
フランソワ ドュローズ
Original Assignee
ナグライーデー エスアー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナグライーデー エスアー filed Critical ナグライーデー エスアー
Publication of JP2005523572A publication Critical patent/JP2005523572A/ja
Application granted granted Critical
Publication of JP3978730B2 publication Critical patent/JP3978730B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • G06K19/07752—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna using an interposer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Structure Of Printed Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electronic Switches (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本発明の目的は、例えばカードないし電子ラベルに使用される非常に安い価格で高い信頼性を維持する電子回路を得ることにある。特に、一つまたはいくつかの電子要素を基板を横断する導電性ブリッジによって導電性トラックに接続することに関する。
本発明による電子回路は、少なくとも一つの電子要素（６）と、基板（５）とを含み、この基板の第一面上に接着層と、複数のトラック（４）を含む導電性層が適用されている。電子要素（６）は少なくとも二つの接続域（７）からなる。これらの接続域（７）の一つが、導電性層内でのみ制限された導電性セグメント（１）によって形成された導電性ブリッジによって導電性層に電気的にリンクされている。いずれの接着物質からも解放されている前記セグメント（１）が、経路（２、３）を介して基板（５）を横断し、接続域（７）とリンクしている。

Description

本発明は導電性ブリッジを備えた電子回路およびこれらのブリッジの実施例に関する。
この電子回路は少なくとも一つの電子要素に接続された導電性トラックを含んでいる。電子ブリッジの構成は、要素の接続域の一つにリンクを得ることが必要とされる。
本発明はいくつかの層、特に基板、接着層および導電性層を適用することによって作られる。この種の回路は特に外部接点を伴うまたは伴わないカードないし電子ラベルに使用される。電子ラベルは、少なくとも可撓性支持部材、アンテナおよび概してチップである電子要素を含む集合体を意味するものと理解されている。本発明によるカードないし電子ラベルは、識別、管理または支払い手段として多数のアプリケーションに見られる。
本発明の目的は、その上に複数の導電性トラックないしコイルが型彫りされた基板として知られる絶縁支持部材を含む電子回路に特に焦点付けられる。これらはチップのような少なくとも一つの電子要素にリンクされる。
電子要素の接点が、ハンダ付けまたは導電性接着剤によってこの要素の下方に配置された接続域に直接接続される電子回路は、当該技術に習熟した人にとっては公知である。導電性トラックないしコイルを含む回路構成によれば、要素接点のこれらのトラックの一つへの接続には、電気導電性ブリッジを必要とする。特に、このケースはコイルをチップに接続するときに生じる。実際に、コイルの両端はコイルの巻線の内側と外側に設けられる。チップ接点の一つは、コイルの両端の一つに直接接続され、また他方の接点は導電性ブリッジによってコイルの第二端に接続されなければならない。このブリッジは、他のトラックを通過する導電性トラックによって概して形成される。短絡を阻止するために、ブリッジは交差するトラック上に接着される絶縁フィルムの一部によって分離される。別の解決方法としては、基板を横断してブリッジを導電性トラックの下方で基板の他方面に通過させるとともに、より離れた導電域に到達させるために基板を再度横断させることからなる。この経路は一般的にトラック内に開けられたホールで作られ、トラックへの接続を保証するように導電性材料によってシールされる。ブリッジは対向側を介して、交差される導電性トラックの対向側でトラックに接続される。
文献ＪＰ２００００５７２８９は、コイルの巻線の内方域に配置されたチップに接続されたコイルからなる回路を含む無接点カードを開示している。回路の集合体が可撓性基板上に接着されている。コイルの内端がチップに直接接続され、一方外端がコイルの巻線の下方を通過することによって基板を横断している。薄い可撓性基板のこの特定の場合において、コイルの外端が接着された基板の一部が切断されている。こうして、内端近傍に配置させるために基板をオリフィスに横断させる前に、コイルの巻線の下方を通過させることによって折り曲げられる。従って、チップは、互いに接近して回路の同じ面上で両端に接続することができる。
上述した公知の電気ブリッジは、精巧かつ費用のかかる操作を必要とする大きな欠点を有している。大量の回路、カードないしラベルの製造には最少の費用と高い実行速度を必要とする。
特開２０００−５７２８９号公報 米国特許第２９００５８０号明細書 特開平１０−０９２８７０号公報
本発明の目的は、上述した欠点の回避、すなわち、非常に安い価格で高い信頼性を維持する例えばカードないし電子ラベルに使用される電子回路を得ることである。特に、一つまたはいくつかの電子要素を、基板を横断する導電性ブリッジによって導電性トラックに接続することに関する。
本発明の別の目的は、この種の導電性ブリッジを製造する方法を提供することである。
この目的は、少なくとも一つの電子要素と、基板とを含み、この基板の第一面上に接着層と、複数のトラックを含む導電性層が適用され、前記要素が二つの接続域と、これらの接続域の少なくとも一つが導電性ブリッジによって導電性層に電気的にリンクされている電気回路によって達成され、基板が三つの側部上で基板内の切り口によって作られた少なくとも一つのはっきりした矩形片を含み、最後の側部が前記基板に固定され、さらにブリッジが導電性層内でのみ限定された導電性セグメントによって形成され、いずれの接着物質からも自由な前記セグメントが、前記矩形片の切り口を通って横断し、接続域にリンクしていることを特徴とする。
本発明による電子回路は、基板と呼ばれる絶縁層と、この基板上に接着された接着層と導電性層を含んでいる。導電性層はトラックおよび（または）コイルを含み、これに電子要素が接続されている。要素の接点は、一般的に互いに接近して配置され、接点が要素の下方に配備された接続域にハンダ付けされ、後者の接点に対面するように構成されている。他のトラックを越えて配備された域から取り出され、例えばコイルの巻線のために構成されたトラックに接続するために、これらのトラックを交差する必要がある。この交差は、最初に基板を横断し交差されるべきトラックの下方で対向側部上を通過するブリッジによって実行される。基板を通る第二経路が、ブリッジを電子要素の下方に配置された接続域のレベルに戻す。
このブリッジは導電性層から出ているトラックの延長部で作られる。トラック・セグメントを形成するこの延長部は、基板に接着されない。次に、このブリッジの端が基板を二度横断した後、接続域にハンダ付けされる。
本発明の好ましい実施例によれば、基板を通る経路は、例えばドリル加工のように材料を除去する必要性なしに、基板内に設けられた切り口によって作られる。本実施例において、基板は薄い可撓性材料で作られる。この基板は、概してカードないし電子ラベルの製造のために使用される。
基板の経路がドリル加工ないしスタンピング（基板からの材料の除去）によって実行される回路の場合において、開口部はブリッジの通された後、バインダーを使用して再シールによって開口部が再度閉止される。例えば装飾層の積層のような仕上げ操作中、なおも経路のレベルの閉封が生じる。この欠点をなくすために、大量のバインダーと高圧ないし高温積層を使用する必要がある。
基板内の切り口によって作られた経路は、ブリッジ通過後、容易に閉封することができる利点を有している。実際に、電子回路の最終積層は低下圧力と温度で実行することができる。ブリッジの経路を再シールする工程はもはや必要ではないので、製造工程はさらに簡単化される。従って、結果は基板の横断のために変形なしに平坦面を伴う回路となる。この平坦さは、要素が基板に埋設される薄い回路のためにますます必要とされる。
この種の回路は、可撓性と信頼性を必要とするとともに、他方で非常に低い生産費用となる電子ラベルにしばしば使用される。
開口部を通るトラック・セグメントの経路は、一方において、導電性層から来る薄いトラックの潜在的なお陰であり、他方において開口部のエッジの丸い形状のお陰である。これらの丸みのあるエッジは、開口部を形成するのに使用される切り口工具（ブレード、スタンプ）の圧力によって達成される。基板の可撓性は、導電性セグメントを通過させるのにちょうど十分な経路を一時的に形成するのに使用される。
この形式の経路は、トラックを交差するのに必要な多数倍で作られる。従って、ブリッジの長さは、経路の数および電子要素接続域までの距離によって決まる。いくつかのトラックが、同じ切り口を隣に並べられた別の同形の切り口を横断することができる。すなわち、前記切り口の長さは、基板の一つの面から他の面に通過するトラックの幅および数に依存している。
本発明によれば、電子回路の変形例は基板の各面上に導電性層を含んでいる。一つの面から他の面への導電性経路および（または）トラック交差ブリッジは、上述したように基板の切り口によって作られた経路によって実行される。
本発明はまた可撓性絶縁物質によって構成された基板と、少なくとも一つの接着層と、複数のトラックと電子要素を含む導電性層を含む電子回路を製造する方法を目的として有しており、導電性層のゾーンとターゲット接続域間にブリッジを実行する工程が、
−導電性層内にトラックを延長して導電セグメントを構成するステップと、
−はっきりした矩形片を基板内に開け、その側部の一つが基板に固定するステップと、
−矩形片を圧縮して開口部を一時的に解放し、前記矩形片を基板に固定された側部に沿って湾曲させるステップと、
−導電セグメントを前記開口部に通過させるステップと、
−導電セグメントを基板の対向面に抗して折りたたむステップと、
−基板の表面レベルでその初期位置に向かって矩形片をまっすぐにすることによって導電セグメントを通過させた後、開口部を閉封するステップと、
−導電セグメントをターゲット接続域に接続するステップと、
を含むことを特徴とする。
導電セグメントを形成する導電性層から出ているトラックは、概して導電性層内に形成された回路のトラックの延長である。
基板に固定された小さい側部を有するはっきりした矩形片を形成するために、基板内の開口部が、ブレードでまたはスタンピングによって作られた切り口によって形成される。矩形片の長さは、基板の厚みおよび弾性によって決定され、その幅は基板を横断させなければならないブリッジを形成する導電性セグメントの幅によって決定される。この矩形片は上方に押し上げられ、十分な開口部を自由にしてセグメントの通過を許容する。こうして、セグメントの通過後、矩形片は解放され、これによって開口部を閉封するとともに、回路ないしカードの本来の平坦さを維持する。次に、セグメントは基板の対向側に抗して折りたたまれ、所望ならば、第二基板経路のために設けられた域に向けられる。第二矩形片は、一つ（または複数）のセグメントが、導電面上に再度配備されるように今回は対向方向に開けられなければならない。これらのセグメントは、一つ（または複数）の電子要素のターゲット接続域に接続される。方法の最終ステップにおいて、接着層の接着剤は、ブリッジを基板に接着させるために、熱活性化される。
二重面変形例（基板の両面に導電性層）の場合において、一つの矩形片のみが、第一面から出てくるトラック・セグメントによって他の面との接続をする必要がある。
上述した特徴から、導電性ブリッジによって横断する電子回路基板を実行する方法が、さらに比較的安価となる少ない操作回数でよい。必要とされる全ての矩形片は、同じステップ中で基板に開けることができ、また適切な工具がその湾曲度（開き）を保持してセグメントの通過を許容する。矩形片の平坦位置へまっすぐにすること、およびセグメントを面に対して折りたたむことが、積層操作中に実行することができる。
本発明は次の詳細な説明、および非限定例として示した添付図面を参照することによってよりよく理解できるであろう。
図１は第一スロットを通る基板（５）を横断し、トラック（４）の下方を通過し、また第二スロットを通って再度基板（５）を横断する導電性ブリッジの斜視図を示す。スロットは矩形片（２）および（３）の切り込み工程中に形成される切り口で作られる。矩形片は基板（５）を通るトラックの経路と十分区別するために、持ち上げられて示されている。ブリッジが、トラックの延長部によって、または基板（５）に接着されないトラック・セグメント（１）によって形成される。図示していないあるステップに基づいて、接着層は基板上に選択的に溶着され、これによって導電性セグメントが形成され域または導電性トラックには、接着剤が付着されない。
図２から図９は、図１に表わしたブリッジの製造のための異なるステップを示す。図１０から図１３は、ブリッジの製造後の電子要素の接続を示す。
図２は両者とも事前に切り込まれた矩形片（２）および（３）を示し、片の短い側部の一つが基板に固定されたままである。これらの切り口は、トラック・セグメント（１）によって交差されなければならないトラック（４）の各側部に作られる。
図３は図２の軸Ａ−Ａに沿った断面図であり、トラック・セグメント（１）によって形成されたブリッジの実行の第一ステップを示す。セグメント（１）は、これに接着されることなしに第一片（２）を覆っている。
図４は事前に切り込まれ、下方向に湾曲された第一片（２）を示し、これによって十分な開口が自由になり、トラック・セグメント（１）の通過を許容する。トラック・セグメントが、片によって形成された開口部のエッジ上方に折りたたまれる。すなわち、セグメント（１）が開口部を介して下方向に向けられる。
図５は基板（５）と同じレベルに再度まっすぐにされ、すなわち、トラック・セグメント（１）の通過の前に、同じ位置内に戻される第一片（２）を示す。トラック・セグメントは、基板（５）の対向側に対して折りたたまれ、トラック（４）の下方を通過して予め切り込まれた第二片（３）に向けられる。
図６は第二片（３）によって作られた開口部を通るトラック・セグメント（１）の第二経路を示す。この時点で、前記片（３）は上方に湾曲され、セグメント（１）の基板（５）の通過が許容される。次に、第一経路の基板（５）を通過して、トラック・セグメント（１）が開口部のエッジ上に折りたたまれる。
図７は基板（５）を横断してトラック・セグメント（１）の初期位置にまっすぐな状態に戻った第二片を示す。
図８および図９は、他のトラックに接近して基板（５）の面に抗して折りたたまれたトラック・セグメント（１）の最終位置を示す。トラック・セグメント（１）の一部が、電子要素（６）のための接続域（７）になる。第一接点がトラック・セグメント（１）上にハンダ付けされ、他方が図１０および図１１に示したように、既にその側方でトラックにハンダ付けされている。
図１２は要素（６）の導電性トラックへの他の接続方法を示す。窓の内部を通過するトラックと対面するその接点が露呈するようにして、要素は基板内の窓切り抜き部内に収容される。この特定する集合体は、最小厚みを有するラベルを得るために、要素の基板内への埋設を可能にしている。
本発明の別の実施例によれば、基板内に打ち抜き片を使用する代わりに、基板の一つの側部から他の側部までのブリッジの経路が、材料を除去して、すなわち穴あけまたはスタンピングによって形成されたホールによって作られる。片を伴う変形例と同じ方法において、ブリッジが導電性層から出でいるトラックを延長している導電性セグメントによって形成される。接着物質から解放されているこのセグメントが、ホールを通って前記基板を横断して他方面上に接続を実行する。
この方法は極めて安価な単一面回路の製造を許容し、他方で一つまたはいくつかのトラックを他のトラック上を交差して配備する可能性を維持する。
例えばマイクロチップ・カードが所望であれば、オリフィスを例えばエポキシ樹脂のような充填物質で再シールする。最終積層物は回路の平坦さを保証する。
トラックの下方を通過するブリッジを伴う回路の一部の斜視図を示す図。 予め切り抜かれた二つの片を伴う回路の一部および基板の横断前のトラック・セグメントの概略図。 図２に示した回路の一部の断面図。 湾曲した第一片および開口部を通過するトラック・セグメントを示す図。 基板に抗して折りたたまれたトラック・セグメントおよび第一片をその初期位置に伸張した状態を示す図。 湾曲した第二片および開口部を通過するトラック・セグメントを示す図。 伸張した第二片を示す図。 基板に抗して折りたたまれたトラック・セグメントおよび伸張した第二片を示す図。 ブリッジと二つの基板経路の最終結果の概略図。 トラック上に配置され、ハンダ付けされた要素を伴う回路の一部の概略図。 図１０に示された回路の一部の断面図。 図１１に基づくが、基板内部に収容され、トラックの下方にハンダ付けされた要素を伴う断面図。

Claims (13)

  1. 少なくとも一つの電子要素（６）と、基板（５）とを含み、この基板の第一面上に複数のトラック（４）を含む導電性層と接着層が適用され、前記要素（６）が二つの接続域（７）と、これらの接続域（７）の少なくとも一つが導電性ブリッジ（１）によって導電性層に電気的にリンクされている電気回路であって、前記ブリッジが導電性層内でのみ制限された導電性セグメント（１）によって形成され、前記セグメント（１）が接着性物質なしに、経路（２、３）によって基板（５）を横断し接続域（７）とリンクすることを特徴とする電子回路。
  2. 基板（５）が第二接着層と第二導電性層を伴う第二面を含み、前記ブリッジが第二導電性層でのみ制限された導電性セグメント（１）によって形成され、前記セグメント（１）が接着性物質なしに、経路（２、３）によって基板（５）を横断し接続域（７）および（または）第一導電性層とリンクすることを特徴とする請求項１に記載の電子回路。
  3. 基板（５）が可撓性材料で作られ、その中の経路（２、３）が材料を除去せずに基板内に形成されたスロットによって構成されることを特徴とする請求項１および２に記載の電子回路。
  4. 経路（２、３）が、可撓性片によって形成されることを特徴とする請求項３に記載の電子回路。
  5. 経路（２、３）が、材料の除去によって基板内に形成されたオリフィスによって作られることを特徴とする請求項１および２に記載の電子回路。
  6. 前記オリフィスが、ブリッジ（１）の配置後、充填材料の供給によって閉止されることを特徴とする請求項５に記載の電子回路。
  7. トラック・セグメント（１）によって形成される複数のブリッジが、同じ経路（２、３）を介して基板（５）を横断することを特徴とする先行請求項に記載の電子回路。
  8. トラック・セグメント（１）によって形成された少なくとも一つのブリッジが、偶数回基板（５）を横断し、接続域（７）に到達するために導電性層に属するトラック（４）の下方を通過することを特徴とする先行請求項に記載の電子回路。
  9. 請求項１から８に記載の電子回路を含むことを特徴とするチップ・カードないし電子ラベル。
  10. 基板（５）と、少なくとも一つの接着層と、複数のトラック（４）と電子要素（６）を含む導電性層を含む電子回路を製造する方法であって、導電性層のゾーンとターゲット接続域間にブリッジを実行する工程が、
    −導電性層内にトラックを延長して導電セグメント（１）を構成するステップと、
    −基板（５）内に開口部（２、３）を開けるステップと、
    −前記開口部（２、３）を一時的に解放するステップと、
    −導電セグメント（１）を前記開口部（２、３）に通過させるステップと、
    −導電セグメント（１）を基板（５）の対向面に抗して折りたたむステップと、
    −導電セグメント（１）を通過後、開口部（２、３）を閉封するステップと、
    −導電セグメント（１）をターゲット接続域（７）に接続するステップと、
    を含むことを特徴とする電子回路を製造する方法。
  11. 基板の開口部（２、３）が、可撓性片で作られ、前記開口部がこの可撓性片への圧力によって解放されることを特徴とする請求項１０に記載の方法。
  12. 可撓性片を基板のレベル内にその初期位置にまっすぐにすることによって導電セグメント（１）を通過させた後、開口部（２、３）を閉封することを特徴とする請求項１１に記載の方法。
  13. ターゲット接続域が導電性層上に配置され、導電セグメント（１）が基板を通る補助的経路によって前記導電性層に戻され、前記導電セグメント（１）が接着層から来る接着剤の活性化によって基板（５）上に接合されることを特徴とする請求項１１に記載の方法。
JP2003533654A 2001-10-01 2002-10-01 導電性ブリッジを含む電子回路およびこの種のブリッジを製造する方法 Expired - Fee Related JP3978730B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH17982001 2001-10-01
PCT/IB2002/004039 WO2003030601A1 (fr) 2001-10-01 2002-10-01 Circuit électronique comportant des ponts conducteurs et méthode de réalisation de tels ponts

Publications (2)

Publication Number Publication Date
JP2005523572A true JP2005523572A (ja) 2005-08-04
JP3978730B2 JP3978730B2 (ja) 2007-09-19

Family

ID=4566320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003533654A Expired - Fee Related JP3978730B2 (ja) 2001-10-01 2002-10-01 導電性ブリッジを含む電子回路およびこの種のブリッジを製造する方法

Country Status (15)

Country Link
US (1) US7071422B2 (ja)
EP (1) EP1433368B1 (ja)
JP (1) JP3978730B2 (ja)
CN (1) CN100357967C (ja)
AT (1) ATE285664T1 (ja)
AU (1) AU2002334330B2 (ja)
BR (1) BRPI0213069B1 (ja)
CA (1) CA2462252C (ja)
DE (1) DE60202380T2 (ja)
ES (1) ES2235112T3 (ja)
MX (1) MXPA04002693A (ja)
PT (1) PT1433368E (ja)
RU (1) RU2296440C2 (ja)
WO (1) WO2003030601A1 (ja)
ZA (1) ZA200402146B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050146025A1 (en) * 2001-02-26 2005-07-07 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
US7719103B2 (en) * 2005-06-30 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US20090025962A1 (en) * 2005-09-30 2009-01-29 Gelardi John A Electronic Module Expansion Bridge
WO2008082616A1 (en) 2006-12-29 2008-07-10 Solicore, Inc. Card configured to receive separate battery
WO2008082617A2 (en) 2006-12-29 2008-07-10 Solicore, Inc. Mailing apparatus for powered cards
FI121592B (fi) * 2008-03-26 2011-01-31 Tecnomar Oy Piirilevylaminaatin, erityisesti rfid-antennilaminaatin valmistusmenetelmä ja piirilevylaminaatti
US8120927B2 (en) * 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
US9681554B2 (en) * 2008-04-07 2017-06-13 Mediatek Inc. Printed circuit board
MY166072A (en) 2008-11-03 2018-05-23 Smartrac Tech Gmbh Method for producing an rfid transponder product and an rfid transponder product produced according to said method
DE102009050386B4 (de) * 2009-10-22 2013-10-31 Mühlbauer Ag Verfahren zum Herstellen von Durchkontaktierungen
FI125720B (fi) * 2011-05-19 2016-01-29 Tecnomar Oy Rullalta rullalle -massavalmistukseen soveltuva sähköisten siltojen valmistusmenetelmä
EP3439438A1 (en) * 2017-08-02 2019-02-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Non-uniform magnetic foil embedded in component carrier

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2900580A (en) * 1954-06-04 1959-08-18 Beck S Inc Printed electrical circuit components having integral lead-outs and methods of making same
US3977074A (en) 1975-02-06 1976-08-31 General Motors Corporation Double sided printed circuit board and method for making same
US5229548A (en) * 1986-10-27 1993-07-20 Black & Decker Inc. Circuit board having a stamped substrate
US5923539A (en) * 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device
TW276356B (ja) * 1994-06-24 1996-05-21 Ibm
JP3510743B2 (ja) * 1996-09-13 2004-03-29 ローム株式会社 配線接続構造及びそれを用いた電子部品
FR2769109B1 (fr) * 1997-09-26 1999-11-19 Gemplus Sca Dispositif electronique a puce jetable et procede de fabrication
JP2000057289A (ja) * 1998-08-11 2000-02-25 Sony Corp 非接触ｉｃカード
DE19916180C2 (de) * 1999-04-10 2001-03-08 Cubit Electronics Gmbh Verfahren zur Herstellung von elektrisch isolierten Leiterkreuzungen
JP2001188891A (ja) * 2000-01-05 2001-07-10 Shinko Electric Ind Co Ltd 非接触型ｉｃカード
US6535396B1 (en) * 2000-04-28 2003-03-18 Delphi Technologies, Inc. Combination circuit board and segmented conductive bus substrate
US6727436B2 (en) * 2002-03-15 2004-04-27 Memx, Inc. Interconnect bus crossover for MEMS
US6707677B1 (en) * 2003-03-12 2004-03-16 Silicon Integrated Systems Corp. Chip-packaging substrate and test method therefor

Also Published As

Publication number Publication date
DE60202380T2 (de) 2005-12-08
AU2002334330B2 (en) 2007-06-07
ZA200402146B (en) 2005-07-27
PT1433368E (pt) 2005-05-31
US20040238212A1 (en) 2004-12-02
CA2462252A1 (en) 2003-04-10
RU2004108042A (ru) 2005-09-20
DE60202380D1 (de) 2005-01-27
WO2003030601A1 (fr) 2003-04-10
ES2235112T3 (es) 2005-07-01
CA2462252C (en) 2011-11-29
CN100357967C (zh) 2007-12-26
BR0213069A (pt) 2004-09-28
EP1433368B1 (fr) 2004-12-22
CN1561657A (zh) 2005-01-05
US7071422B2 (en) 2006-07-04
JP3978730B2 (ja) 2007-09-19
BRPI0213069B1 (pt) 2015-08-18
RU2296440C2 (ru) 2007-03-27
MXPA04002693A (es) 2004-06-18
ATE285664T1 (de) 2005-01-15
EP1433368A1 (fr) 2004-06-30

Similar Documents

Publication Publication Date Title
US5962840A (en) Data carrier with electronic module and embedded coil feature
JP3978730B2 (ja) 導電性ブリッジを含む電子回路およびこの種のブリッジを製造する方法
DE19632115C1 (de) Kombinations-Chipmodul und Verfahren zur Herstellung eines Kombinations-Chipmoduls
KR100833752B1 (ko) 박형 집적회로 태그 및 그 제조 방법
RU2519062C1 (ru) Способ изготовления электрических перемычек, пригодный для массового производства по рулонной технологии
SE457677B (sv) Anordning vid ett en ic-komponent uppbaerande folieelement, saerskilt foer identifieringskort
JP4838813B2 (ja) 基板への電子アセンブリの設置方法及び該アセンブリの設置装置
KR20070008594A (ko) 안테나 패턴닝 없이 스트랩들을 갖는 무선 주파수 식별태그들을 저비용으로 제조하는 방법
US9226393B2 (en) Tear-proof circuit
US7150406B2 (en) Thin electronic label and method for making same
KR20060073819A (ko) 라디오주파수 인식태그 제조방법
JP4929930B2 (ja) アンテナシート、ｉｃインレット及び情報記録媒体
KR100883830B1 (ko) 알에프아이디 안테나의 제조방법
JP4566664B2 (ja) 非接触データキャリア及びその製造方法
JP2007503634A (ja) スマートラベル用のモジュールブリッジ
KR100579019B1 (ko) 콤비카드 제조방법
JP2010117833A (ja) インレイ及びその製造方法並びに非接触型情報媒体
JP4712373B2 (ja) 電子タグ用インレットの製造方法および電子タグ用インレット
JP2003218172A (ja) チップキャリヤを位置決めするための方法
JP2008293203A (ja) 無線媒体
JPH07240438A (ja) Ｔａｂ用テープキャリア
JP2006011852A (ja) 無線タグの製造方法
JP2007503635A (ja) モジュールブリッジ製造方法
DE10339559A1 (de) Bauelementträger sowie Verfahren zur Lagebestimmung und gegebenenfalls Identifikation von Bauelementträgern

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070614

R150 Certificate of patent or registration of utility model

Ref document number: 3978730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees