CN100356696C - 级联型δ－∑调制器 - Google Patents

级联型δ－∑调制器 Download PDF

Info

Publication number
CN100356696C
CN100356696C CNB2004100636066A CN200410063606A CN100356696C CN 100356696 C CN100356696 C CN 100356696C CN B2004100636066 A CNB2004100636066 A CN B2004100636066A CN 200410063606 A CN200410063606 A CN 200410063606A CN 100356696 C CN100356696 C CN 100356696C
Authority
CN
China
Prior art keywords
loop
modulation type
different levels
reference voltage
quantizes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100636066A
Other languages
English (en)
Other versions
CN1578156A (zh
Inventor
犬饲文人
横山明夫
小林仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1578156A publication Critical patent/CN1578156A/zh
Application granted granted Critical
Publication of CN100356696C publication Critical patent/CN100356696C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H03M3/442—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by restricting the swing within the loop, e.g. gain scaling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers

Abstract

以由将模拟输入信号与反馈参考电压之差积分的积分电路、将积分电路的输出量化成数字信号的局部量化器以及从局部量化器的数字输出生成反馈参考电压的数模变换器构成的δ-∑调制型电路作为单位级，将多个单位级进行级联连接。第二级以后的δ-∑调制型量化环路将前级量化器的输入与前级数模变换器的输出的差信号作为模拟输入信号。将各级δ-∑调制型量化环路的反馈参考电压个别地设定成大于模拟输入信号的规定最大电压来限制各级δ-∑调制型量化环路的增益，在噪声除去电路上设置增益设定器，以大致补偿各级δ-∑调制型量化环路中受到限制的增益。

Description

级联型δ-∑调制器
技术领域
本发明涉及δ-∑调制型量化器，特别是涉及能够防止在输入满标近旁产生的S/N下降而进行满标输出的级联型δ-∑调制器。
背景技术
一直以来，使用δ-∑调制器的模数变换器电路为人们所知。图3表示使用现有技术的单级δ-∑调制器的模数变换器电路。δ-∑调制器1由将模拟输入信号和反馈参考电压(正电压VREF+或负电压VREF-)作为输入的积分电路2、将该积分电路2的输出量化成数字信号的量化器3以及从该量化器3的数字输出生成上述反馈参考电压的数模变换器4构成。上述的正、负反馈参考电压被设定在与通常模拟输入信号的正负规定最大电压相同的值上。
δ-∑调制器1的输出信号作为数字代码输入到数字抽取过滤器5中，取出相当于模拟输入信号分量的低频分量，并被变换成规定比特数的数字数据。
在这样的模数变换器电路中，为了降低输出数字信号的噪声，将在δ-∑调制器1中的增益缩小到1/A(A为大于1的任意数值)，有人提出通过该脉冲响应系数使抽取过滤器5保持增益A的定标方式(参照美国专利第4,851,841号说明书)。
图3的模数变换器电路是考虑了相对于模拟输入信号电平，具有图5那样的噪声特性的结果。图5中，曲线A表示对应于单级δ-∑调制器中的模拟输入电平的数字输出中的噪声特性。另外，曲线B表示对应于级联型δ-∑调制器中的模拟输入电平的数字输出中的噪声特性。
在图3的模数变换器电路中，如图5所示，如果接近于模拟输入信号的电平的满标、即接近于δ-∑调制器1的反馈参考电压，则构成所谓数字输出的噪声增大的「过负载」状态。
因此，设定反馈参考电压的值，使模拟输入信号正负的规定最大电压相对于正负的反馈参考电压分别为1/A(例如，1/A＝0.7)。因而，将δ-∑调制器1的增益缩小至1/A。另一方面，通过将增益A(称为定标系数)赋予至后级的抽取过滤器5，补偿δ-∑调制器中受到限制的增益。通过进行这样的定标，可以有效地降低噪声。由于构成如积分器的次数高的δ-∑调制器那样的过负载的输入电平低，需要增大定标系数。
另外，在近年的δ-∑调制器中，由于常常采用被称之为级联结构的结构，如图5所示，尝试将过负载抑制在最低限度。级联型δ-∑调制器如被公告在特开昭61-177818号公报上(作为本说明书的一部分参照该专利公开公报)的那样，将由一次或多次积分器构成的相互级联连接的δ-∑调制器定义为具有2级以上的调制器。
图4表示使用了级联型δ-∑调制器的模数变换器的方框图。级联型δ-∑调制器7由以下部件构成：初级δ-∑调制型量化环路11；从对该初级δ-∑调制型量化环路11级联连接的第二级至第n级(n为3以上的整数)、亦即第二级以后的δ-∑调制型量化环路12～1n；合成从初级至第n级δ-∑调制型量化环路11～1n的输出并进行除噪声的噪声除去电路6。而且，δ-∑调制型量化环路也可以是初级和第二级组合而成的2级结构。总之，被级联连接至初级δ-∑调制型量化环路上的第二级以后的δ-∑调制型量化环路可以是1个，也可以是多个。
初级δ-∑调制型量化环路11由以下部件组成：将从外部输入的规定了正负最大电压的模拟输入信号和反馈参考电压作为输入的积分电路2；将该积分电路2的输出量化成数字信号的局部量化器3；以及从该局部量化器3的数字输出生成上述反馈参考电压的数模变换器4。这些构成一级。
第二级以后的δ-∑调制型量化环路12～1n也与初级δ-∑调制型量化环路11一样，由积分电路2、局部量化器3和数模变换器4构成。
但是，输入到第二级以后的δ-∑调制型量化环路12～1n的模拟信号是前级δ-∑调制型型量化环路的局部量化器3的输入与前级δ-∑调制型量化环路的数模变换器4的输出的差值信号。该差信号相当于由前级δ-∑调制型量化环路的局部量化器3发生的量化误差。而且，在第二级以后的δ-∑调制型量化环路12～1n中，由各自的局部量化器3进行由量化误差构成的模拟输入信号的量化。
例如，在第二级δ-∑调制型量化环路12中，作为模拟信号，向积分电路2输入初级δ-∑调制型量化环路11的局部量化器3的输入和初级δ-∑调制型量化环路11的数模变换器4的输出的差信号。该差信号相当于由初级δ-∑调制型量化环路11的局部量化器3发生的量化误差。而且，在第二δ-∑调制型量化环路12中，通过局部量化器3进行由量化误差构成的模拟输入信号的量化。
在第3级δ-∑调制型量化环路13中，从第二级δ-∑调制型量化环路12输入与上述相同的模拟信号，进行与第二级δ-∑调制型量化环路12同样的处理。关于第4级以后情况也与第3级一样。
噪声除去电路6有以下结构，在使各级δ-∑调制型量化环路11～1(n-1)的局部量化器3的输出信号延迟后的信号上，加上其次级δ-∑调制型量化环路12～1n的量化器的输出信号被微分后得到的信号作为级联型δ-∑调制器7的输出信号。
具体地说，例如，在噪声除去电路6有2级结构的情况下，在使初级δ-∑调制型量化环路11的局部量化器3的输出信号延迟后的信号上，加上微分第二级δ-∑调制型量化环路12的局部量化器3的输出信号后得到的信号作为级联型δ-∑调制器7的输出信号。
当存在第3级δ-∑调制型量化环路13时，采用的方法是，用在使第二级δ-∑调制型量化环路12的局部量化器3的输出信号延迟后的信号上加微分第3级δ-∑调制型量化环路13的局部量化器3的输出信号后的信号得到的信号来代替在前述的演算中的第二级δ-∑调制型量化环路12的量化器3的输出信号，算出级联型δ-∑调制器7的输出信号。存在第4级以后的δ-∑调制型量化环路时也进行同样的演算。
根据该结构，可以将各级δ-∑调制型量化环路11～1(n-1)中发生的量化噪声用下一级δ-∑调制型量化环路12～1n分别消除。
级联型δ-∑调制器7的输出信号作为数字代码；被输入至数字抽取过滤器5中，取出相当于模拟输入信号分量的低频分量，且被变换成规定比特数的数字数据。
作为图4的级联型δ-∑调制器的具体结构例，图6表示采用了1∶2级联型δ-∑调制器的模数变换器的方框图。1∶2级联型δ-∑调制器51包含：设有一次积分电路54的初级δ-∑调制型量化环路52、设有二次积分电路55的第二级δ-∑调制型量化环路53和噪声除去电路56。
初级δ-∑调制型量化环路52由积分器61和局部量化器62以及1比特的数模变换器63构成。积分器61的输入信号是：用加减法器65从外部输入的模拟输入信号中减去将由数模变换器生成的反馈参考电压通过放大器64所得到的信号后的信号。局部量化器62将积分器61的输出量化成1比特数字信号。数模变换器63从局部量化器62的数字输出Y1生成上述反馈参考电压。积分电路54由积分器61和放大器64以及加减法器65构成。
第二级δ-∑调制型量化环路53由积分器71、积分器72、局部量化器73、1比特的数模变换器74构成。积分器71的输入信号是：用加减法器77从初级δ-∑调制型量化环路52的量化器62的输入与数模变换器63的输出的差信号，也就是从由初级δ-∑调制型量化环路52的局部量化器62发生的量化误差Q1中，减去将由数模变换器74生成的反馈参考电压通过放大器75所得到的信号后的信号。积分器72的输入信号是：用加减法器78从积分器71的输出中，减去将用数模变换器74生成的反馈参考电压通过放大器76所得到的信号后的信号。局部量化器73将积分器72的输出量化成1比特数字信号。数模变换器74从局部量化器73的数字输出Y2生成上述反馈参考电压。积分电路55由积分器71、72和放大器75、76以及加减法器77、78构成。
上述初级和第二级δ-∑调制型量化环路52，53的定标系数都被设定在A(A为大于1的任意数值)，也就是设定在相同的值上。在初级和第二级δ-∑调制型量化环路52、53中，增益被限制在1/A。这里，定标系数A如上所述，是根据设定反馈参考电压的大小，使模拟输入信号的正负规定最大电压相对于各自的正负反馈参考电压为1/A来实现的。
另外，在图6中，记号Q1表示在局部量化器62的前后发生的量化误差，记号Q2表示在局部量化器73的前后发生的量化误差，记号N表示混入到模拟输入信号的噪声和输入定标后的热噪声等的量化噪声以外的模拟噪声。
噪声除去电路56被连接成分别接受各δ-∑调制型量化环路52、53的输出信号Y1和Y2。延迟器81被连接成接受输出Y1，当输出Y1的数据被送到加法器83时，使输出Y1的数据相对于输出Y2的数据时间延迟。微分器82由采用传统技术中周知的方法进行微分的数字微分器构成。来自数字微分器的输出用加法器83与延迟器81的输出相加，构成1∶2级联型δ-∑调制器51的输出信号Y。该输出信号Y作为数字代码被赋予数字抽取过滤器57。
结果，例如若将放大器64，75的系数g1，g2设为1，将放大器76的系数g3设为2，则1∶2级联型δ-∑调制器51的输出Y可以用以下的传递函数表示。
Y1＝Vin/A+N+(1-Z-1)Q1    (1)
Y2＝-Q1+(1-Z-1)2Q2           (2)
Y＝Y1+Y2·(1-Z-1)
＝Vin/A+N+(1-Z-1)3Q2         (3)
数字抽取过滤器57的输出Dout表示成以下的函数。
Dout ＝Y·A
＝Vin+〔N+(1-Z-1)3Q2〕·A    (4)
因而，增益定标处理可以防止最大信号输入时的S/N恶化，但由于模拟噪声分量N和量化噪声分量(1-Z-1)3Q2成为A倍，S/N比遭受损失。
为了实现满足90dB以上的高S/N的δ-∑调制器，需要进一步提高S/N特性。在这样的高性能δ-∑调制器中，信号频带内的噪声中的模拟噪声比量化噪声更具有支配性。原因是若使信号频带内的量化噪声分量次数增加，可以达到100dB以上的S/N理论性能，而模拟噪声分量要达到S/N90dB以上则不容易。因而，为了使S/N提高，如何抑制由定标产生的模拟噪声分量就成了重要的问题。
另外，作为别的问题，在传统的增益定标处理中，由于必须与后级的抽取过滤器相对地设计调制器，存在着所谓设计自由度下降的缺点。
发明内容
本发明为解决上述问题而构思，其目的在于抑制由增益定标产生的S/N的恶化，并提供可以谋求更有效降低模拟噪声影响的级联型δ-∑调制器。
第一发明的δ-∑调制器中设有初级δ-∑调制型量化环路，一个或多个的第二级以后的δ-∑调制型量化环路，以及噪声除去电路；另外还设有增益限制部件和定标补偿部件。
初级δ-∑调制型量化环路由以下部件组成：将规定了最大电压的第一模拟输入信号和第一反馈参考电压作为输入的第一积分电路；将第一积分电路的输出量化成数字信号的第一局部量化器；从第一局部量化器的数字输出生成第一反馈参考电压的第一数模变换器。
第二级以后的δ-∑调制型量化环路与初级δ-∑调制型量化环路成级联连接，由以下部件构成：将由前级δ-∑调制型量化环路的局部量化器的输入和数模变换器的输出的差信号构成的第二模拟输入信号和第二反馈参考电压作为输入的第二积分电路；将第二积分电路的输出量化成数字信号的第二局部量化器；以及从第二局部量化器的数字输出生成第二反馈参考电压的第二数模变换器。
就初级和第二级以后的δ-∑调制型量化环路而言，噪声除去电路通过将用延迟器使各级δ-∑调制型量化环路的局部量化器的输出延迟后的输出和用微分器微分下一极的δ-∑凋制型量电路的局部量化器的输出后的输出相加后的值作为输出信号，消除各级δ-∑调制型量化环路的量化噪声。
另外，增益限制部件将各δ-∑调制型量化环路的反馈参考电压设定在所述模拟输入信号的规定最大电压以上，并将各级δ-∑调制型量化环路的反馈参考电压独立于其它的δ-∑调制型量化环路的反馈参考电压进行设定，从而限制各级δ-∑调制型量化环路的增益。
再有，定标补偿部件通过在噪声除去电路中按每级δ-∑调制型量化环路独立设定增益，补偿在各级δ-∑调制型量化环路中受到限制的增益。
第二发明的δ-∑调制器设有初级δ-∑调制型量化环路，一个或多个的第二级以后的δ-∑调制型量化环路，以及噪声除去电路；另外还设有增益限制部件和定标补偿部件。
初级δ-∑调制型量化环路由以下部件构成：将规定了最大电压的第一模拟输入信号和第一反馈参考电压作为输入的第一积分电路；将第一积分电路的输出量化成数字信号的第一局部量化器；从第一局部量化器的数字输出生成第一反馈参考电压的第一数模变换器。
第二级以后的δ-∑调制型量化环路与初级δ-∑调制型量化环路级联连接，由以下部件构成：将从前级δ-∑调制型量化环路的局部量化器的输入构成的第二模拟输入信号与第二反馈参考电压作为输入的第二积分电路；将第二积分电路的输出量化成数字信号的第二局部量化器；以及从第二局部量化器的数字输出生成第二反馈参考电压的第二数模变换器。
就初级和第二级以后的δ-∑调制型量化环路而言，噪声除去电路是通过将用延迟器使各级δ-∑调制型量化环路的局部量化器的输出延迟后的输出和用微分器微分下一极的δ-∑凋制型量电路的局部量化器的输出后的输出相加后的值作为输出信号，消除各级δ-∑调制型量化环路的量化噪声。
另外，增益限制部件通过将各级δ-∑调制型量化环路的反馈参考电压设定在所述模拟输入信号的规定最大值以上，且将各级δ-∑调制型量化环路的反馈参考电压独立于其它的δ-∑调制型量化环路的反馈参考电压进行设定，限制各级δ-∑调制型量化环路的增益。
再有，定标补偿部件通过在噪声除去电路中按每级δ-∑调制型量化环路独立设定增益，补偿在各级δ-∑调制型量化环路中受到限制的增益。
在上述第一和第二发明中，构成了将各级δ-∑调制型量化环路的反馈参考电压从其它的δ-∑调制型量化环路的反馈参考电压中独立出来设定的结构，而各级δ-∑调制型量化环路的反馈参考电压的值不仅有被设定在相互不同的值上的情况，也有设定在相同值上的情况。要点是可以根据各δ-∑调制型量化环路任意选择。
另外，将各级δ-∑调制型量化环路的反馈参考电压设定在模拟输入信号的规定最大电压以上。亦即上述各反馈参考电压被设定在与模拟输入信号的规定最大电压相同的值或比其更大的值上。
在噪声除去电路中与各级δ-∑调制型量化环路相接的输入部分设置延迟器和微分器时，上述的定标补偿部件由例如被设置在噪声除去电路中与各级δ-∑调制型量化环路相接的输入部分上所设的延迟器和微分器的输入侧或输出侧的乘法部件构成。该乘法部件在通过延迟器和微分器的信号上分别乘上用以补偿由各级δ-∑调制型量化环路受到限制的增益的系数。
依据本发明的结构，通过对于各级δ-∑调制型量化环路独立设定反馈参考电压，就可以对于各级δ-∑调制型量化环路独立设定增益定标系数，据此进行级联型δ-∑调制器的增益定标，且在噪声除去电路中，通过按每级δ-∑调制型量化环路独立设定增益，补偿各级δ-∑调制型量化环路中受到限制的增益。因而，对每级δ-∑调制型量化环路，例如，可以对应于其内部的积分电路的次数将增益定标系数设为最佳值。其结果，可以将起因于增益定标的模拟噪声的增大抑制到最小限度。因而，可以谋求抑制S/N的恶化，实现更有效地降低模拟噪声的影响的级联型δ-∑调制器。
另外，由于在噪声除去电路中补偿各级δ-∑调制型量化环路中的限制增益，在进行增益定标时，可以将抽取过滤器的增益固定在例如1上，因此，在δ-∑调制型模数变换器的设计中，不需要考虑后级的抽取过滤器，可以增加设计的自由度。
再者，如果在噪声除去电路中与各级δ-∑调制型量化环路相接的输入部分上，设置个别设定增益限制值的增益设定器，则在每级δ-∑调制型量化环路上，可以正确进行增益补偿，可以减小误差。
还有，最好增益限制部件对应于各级δ-∑调制型量化环路内的积分电路的次数将反馈参考电压设定在不同的值上。
附图说明
图1是表示在本发明的第一实施例中使用了1∶2级联型δ-∑调制器的模数变换器电路之结构的方框图。
图2是表示在本发明的第二实施例中使用了1∶2级联型δ-∑调制器的模数变换器电路之结构的方框图。
图3是表示使用了现有技术的单级δ-∑型调制器的模数变换器电路之结构的方框图。
图4是表示使用了现有技术的级联型δ-∑调制器的模数变换器电路之结构的方框图。
图5是表示图3、图4中的调制器的数字输出中的噪声的模拟输入电平依存性的特性图。
图6是表示使用了现有技术的1∶2级联型δ-∑调制器的模数变换器电路之结构的方框图。
具体实施方式
下面，就本发明的实施例用图1进行说明。
图1表示使用了本发明的第一实施例的1∶2级联型δ-∑调制器的模数变换器的方框图。
1∶2级联型δ-∑调制器58含有：设有一次积分电路54的初级δ-∑调制型量化环路52；设有二次积分电路55的第二级δ-∑调制型量化环路5 3和噪声除去电路59。
初级δ-∑调制型量化环路52由积分器61和局部量化器62以及1比特的数模变换器6 3构成。积分器61的输入信号是，用加减法器65从外部输入的模拟输入信号中减去数模变换器63生成的反馈参考电压通过放大器64后得到的信号后的信号。局部量化器62将积分器61的输出量化成1比特数字信号。数模变换器63从局部量化器62的数字输出Y1生成上述的反馈参考电压。由积分器61和放大器64以及加减法器65构成积分电路54。再者，也可以做成多值结构局部量化器，也就是2比特以上的结构。这种情况下，数模变换器也与此相一致地采用多值结构，也就是2比特以上的结构。
第二级δ-∑调制型量化环路5 3由积分器71、积分器72、局部量化器73、1比特的数模变换器74构成。积分器71的输入信号是：从初级δ-∑调制型量化环路52的量化器62的输入和数模变换器63的输出的差信号中，亦即从用初级δ-∑调制型量化环路52的局部量化器发生的量化误差Q1中，用加减法器77减去由数模变换器74生成的反馈参考电压通过放大器75后得到的信号之后的信号。积分器72的输入信号是：用加减法器77从积分器71的输出中减去由数模变换器74生成的反馈参考电压通过放大器76后得到的信号之后的信号。局部量化器73将积分器72的输出量化成1比特数字信号。数模变换器74从局部量化器73的数字输出Y2生成上述反馈参考电压。积分电路55由积分器71、72和放大器75、76以及加减法器77、78构成。
上述的初级δ-∑调制型量化环路52的定标系数被设定为A1(A1为1以上的任意数值)，第二级δ-∑调制型量化环路53的定标系数被设定为A2(A2为1以上的任意数值)。由于初级和第二级δ-∑调制型量化环路52，53的积分电路54，55的次数不同，定标系数A1和A2被设定在不同的值上。其结果，在初级和第二级δ-∑调制型量化环路52，53中，增益分别被限制在1/A1、1/A2。在本例中，定标系数被设定在例如1/A1＝1、1/A2＝0.7。
上述的数模变换器63，74将初极和第二级δ-∑调制型量化环路52，53的正负反馈参考电压设定成大于模拟输入信号的正负规定最大电压，并将各级δ-∑调制型量化环路的反馈参考电压从其它δ-∑调制型量化环路的反馈参考电压中独立出来进行设定。因此，数模变换器63，74成为限制初级和第二级δ-∑调制型量化环路52，53的增益的增益限制部件。
上述增益限制部件按照例如各级δ-∑调制型量化环路内的积分电路的次数来设定反馈参考电压。因而，各级反馈参考电压按照例如积分电路的次数而成为不同的值。
另外，形成了将各级δ-∑调制型量化环路52，53的反馈参考电压独立于其它δ-∑调制型量化环路的反馈参考电压进行设定的结构，但是，各级δ-∑调制型量化环路52，53的反馈参考电压的值有设定在不同值上的情况，也有设定在相同值上的情况。要点是能够根据各δ-∑调制型量化环路52，53的结构任意选择。
还有，各级δ-∑调制型量化环路52，53的反馈参考电压被设定在模拟输入信号的规定最大电压以上，亦即上述各反馈参考电压被设定在与模拟输入信号的规定最大电压相同的值或比它大的值上。
再者，在图1中，记号Q1表示在局部量化器62的前后发生的量化误差，记号Q2表示在局部量化器73的前后发生的量化误差，记号N表示混入到模拟输入信号的噪声和输入换算后的热噪声等量化噪声以外的模拟噪声。
噪声除去电路59被连接成使其分别接受各δ-∑调制型量化环路52，53的输出信号Y1和Y2。延迟器81被连接成接受输出Y1，当输出Y1的数据被送到加法器83时，进行使输出Y1的数据相对于输出Y2的数据时间延迟的工作。微分器82由用现有技术周知的方法进行微分的数字微分器构成。来自数字微分器82的输出通过加法器83与延迟器81的输出相加，成为1∶2级联型δ-∑调制器58的输出信号Y。该输出信号Y作为数字代码供给数字抽取过滤器57。放大器84的增益设定成A1，放大器85的增益设定成A2。
上述的放大器84，85通过向噪声除去电路59设定增益，放大器84，85相当于补偿在各级δ-∑调制型量化环路中受到限制的增益的定标补偿部件。
另外，构成乘法部件，该部件在噪声除去电路59中的放大器84，85被设置在设于与各级δ-∑调制型量化环路52，53相接的输入部分的延迟器81和微分器82的输入侧或输出侧，在通过了延迟器81和微分器82的信号上分别乘上用以补偿受到各级δ-∑调制型量化环路52，53限制的增益的系数。图1中，放大器84，85被设置在延迟器81，微分器82的输入侧，但是也可以设置在输出侧。
再者，上述的放大器84，85在噪声除去电路59中与各级δ-∑调制型量化环路52，53相接的输入部分上构成个别地设定增益限制值的增益设定器。
结果，如果将放大器64，75的系数g1，g2设为1，将放大器76的系数g3设为2，则1∶2级联型δ-∑调制器58的输出Y可以用以下的传递函数表示。
Y1＝Vin/A1+N+(1-Z-1)Q1      (5)
Y2＝-Q1·A1/A2+(1-Z-1)2Q2   (6)
Y＝Y1·A1+Y2·(1-Z-1)·A2
＝Vin+N·A1+(1-Z-1)3Q2·A2  (7)
Dout＝Y
＝Vin+N·A1+(1-Z-1)3Q2·A2  (8)
结果，通过变更1∶2级联型δ-∑调制器58中的定标系数A1和A2的值，可以将各δ-∑调制型量化环路52，53的增益限制值各自个别地独立设定。另外，通过将噪声除去电路59中的增益按每级δ-∑调制型量化环路52，53独立设定，可以高精度补偿在各级δ-∑调制型量化环路52，53中受到限制的增益。
由于构成积分器次数高的δ-∑调制器那样的过负载的模拟信号输入电平低，需要增大定标系数。因而，在初级δ-∑调制型量化环路52中的积分电路54的次数比第二级以后的δ-∑调制型量化环路53的积分电路55的次数小的情况下，定标系数A1比定标系数可以比A2小。因此，对于式(4)中表示的传统的增益定标方式，用式(8)表示的实施例比图6的现有技术可以减小模拟噪声分量(N×A)的A的值，可以降低信号频带内的模拟噪声N，可以改善S/N比。
图2是表示采用本发明的第二实施例的1∶2级联型δ-∑调制器的模数变换器的方框图。
本实施例与第一实施例的不同点在于，在第二级δ-∑调制型量化环路53中，积分器71输入的信号是，从初级δ-∑调制型量化环路52的量化器62的输入中，用加减法器77减去由数模变换器74生成的反馈参考电压通过了放大器75所得到的信号后的信号。其它结构与第一实施例相同。
在第二实施例中，例如，若将放大器64，75的系数g1，g2设为1，将放大器76的系数g3设为2，则1∶2 级联型δ-∑调制器58的输出Y可以用以下的传递函数表示。
Y1＝Vin/A1+N+(1-Z-1)Q1           (9)
Y2＝(Y1-Q1)·A1/A2+(1-Z-1)2Q2    (10)
Y＝Y1·A1+Y2·(1-Z-1)A2
＝V in(2-Z-1)+N·A1·(2-Z-1)+(1-Z-1)3Q2·A2+
(1-Z-1)2·Q1·A1                 (11)
Dout＝Y
＝Vin(2-Z-1)+N·A1·(2-Z-1)+(1-Z-1)3Q2·A2+
(1-Z-1)2·Q1·A1                 (12)
结果，通过变更1∶2级联型δ-∑调制器58中的定标系数A1和A2的值，可以将各δ-∑调制型量化环路52，53的增益限制值分别个别地独立设定。另外，通过将噪声除去电路59中的增益按每级δ-∑调制型量化环路52，53独立设定，可以高精度补偿各级δ-∑调制型量化环路52，53中受到限制的增益。因而，与图1一样可降低信号频带内的模拟噪声N，可以改善S/N比。
本发明各级δ-∑调制型量化环路的积分电路也可以用于作为X1次、X2次、...Xn次那样的n级的X1∶X2∶...∶Xn级联型δ-∑调制器。这时，通过将各级δ-∑调制型量化环路的定标系数分别设定为A1、A2、...An，并对应于连接至噪声除去电路的各级δ-∑调制型量化环路将噪声除去电路内的放大器的增益设定为A1、A2、...An即可实现。
另外，增益定标时，由于可以将抽取过滤器57的增益固定在例如1的状态下，在δ-∑调制型模数变换器的设计中，不需要考虑后级的抽取过滤器，可以增加设计的自由度。

Claims (10)

1.一种级联型δ-∑调制器，
其中设有：
初级δ-∑调制型量化环路，其中，所述初级δ-∑调制型量化环路由规定了最大电压的第一模拟输入信号和第一反馈参考电压作为输入的第一积分电路、将所述第一积分电路的输出量化成数字信号的第一局部量化器、以及从所述第一局部量化器的数字信号生成所述第一反馈参考电压的第一数模变换器构成；
一个或多个第二级以后的δ-∑调制型量化环路，其中，所述一个或多个第二级以后的δ-∑调制型量化环路由将前级δ-∑调制型量化环路的局部量化器的输入与数模变换器的输出的差信号构成的第二模拟输入信号和第二反馈参考电压作为输入的第二积分电路、将所述第二积分电路的输出量化成数字信号的第二局部量化器以及从所述第二局部量化器的数字信号生成所述第二反馈参考电压的第二数模变换器构成，并且与所述初级δ-∑调制型量化环路级联连接；以及
噪声除去电路，其中，所述噪声除去电路对于初级和第二级以后的δ-∑调制型量化环路，通过将各级δ-∑调制型量化环路的局部量化器的输出用延迟器延迟后的输出和次级δ-∑调制型量化环路的局部量化器的输出用微分器微分后的输出相加后的值作为输出信号，消除各级δ-∑调制型量化环路的量化噪声；
还设有：
通过将各级δ-∑调制型量化环路的反馈参考电压设为所述模拟输入信号的规定最大电压以上，并将所述各级δ-∑调制型量化环路的反馈参考电压独立于其他δ-∑调制型量化环路的反馈参考电压进行设定，限制各级δ-∑调制型量化环路的增益的增益限制部件；以及
通过按每级δ-∑调制型量化环路独立地设定所述噪声除去电路的增益，补偿所述各级δ-∑调制型量化环路中受到限制的增益的定标补偿部件。
2.如权利要求1所述级联型δ-∑调制器，其特征在于：所述第一积分电路将所述第一模拟输入信号与所述第一反馈参考电压之差进行积分。
3.如权利要求1所述级联型δ-∑调制器，其特征在于：所述增益限制部件按照所述各级δ-∑调制型量化环路内的积分电路的次数将反馈参考电压设定为不同的值。
4.如权利要求1所述级联型δ-∑调制器，其特征在于：
在所述噪声除去电路中与所述各级δ-∑调制型量化环路相接的输入部分上设置所述延迟器和所述微分器；
所述定标补偿部件由被设置在设于所述噪声除去电路中与所述各级δ-∑调制型量化环路相接的输入部分的所述延迟器和所述微分器的输入侧或输出侧的、在通过所述延迟器和所述微分器的信号上分别乘上用以补偿在所述各级δ-∑调制型量化环路受到限制的增益的系数的乘法部件构成。
5.如权利要求1所述级联型δ-∑调制器，其特征在于：所述定标补偿部件含有在所述噪声除去电路中与所述各级δ-∑调制型量化环路相接的输入部分个别地设定增益限制值的增益设定器。
6.一种级联型δ-∑调制器，
其中设有：
初级δ-∑调制型量化环路，其中，所述初级δ-∑调制型量化环路由规定了最大电压的第一模拟输入信号和第一反馈参考电压作为输入的第一积分电路、将所述第一积分电路的输出量化成数字信号的第一局部量化器、以及从所述第一局部量化器的数字信号生成所述第一反馈参考电压的第一数模变换器构成；
一个或多个第二级以后的δ-∑调制型量化环路，所述一个或多个第二级以后的δ-∑调制型量化环路由将前级δ-∑调制型量化环路的局部量化器的输入构成的第二模拟输入信号和第二反馈参考电压作为输入的第二积分电路、将所述第二积分电路的输出量化成数字信号的第二局部量化器以及从所述第二局部量化器的数字信号生成所述第二反馈参考电压的第二数模变换器构成，并且与所述初级δ-∑调制型量化环路级联连接；以及
噪声除去电路，其中，所述噪声除去电路对于初级和第二级以后的δ-∑调制型量化环路，通过将各级δ-∑调制型量化环路的局部量化器的输出用延迟器延迟后的输出和将次级δ-∑调制型量化环路的局部量化器的输出用微分器微分后的输出相加后的值作为输出信号，消除各级δ-∑调制型量化环路的量化噪声；
还设有：
通过将各级δ-∑调制型量化环路的反馈参考电压设为所述模拟输入信号的规定最大电压以上，并将所述各级δ-∑调制型量化环路的反馈参考电压独立于其他δ-∑调制型量化环路的反馈参考电压进行设定，限制各级δ-∑调制型量化环路的增益的增益限制部件；以及
通过按每级δ-∑调制型量化环路独立地设定所述噪声除去电路的增益，补偿所述各级δ-∑调制型量化环路中受到限制的增益的定标补偿部件。
7.如权利要求6所述级联型δ-∑调制器，其特征在于：所述第一积分电路将所述第一模拟输入信号与所述第一反馈参考电压之差进行积分。
8.如权利要求6所述级联型δ-∑调制器，其特征在于：所述增益限制部件按照所述各级δ-∑调制型量化环路内的积分电路的次数将反馈参考电压设定为不同的值。
9.如权利要求6所述级联型δ-∑调制器，其特征在于：
所述噪声除去电路中，在与所述各级δ-∑调制型量化环路相接的输入部分设置所述延迟器和所述微分器；
所述定标补偿部件被设置在所述噪声除去电路中与所述各级δ-∑调制型量化环路相接的输入部分上的所述延迟器和微分器的输入侧或输出侧，在通过所述延迟器和所述微分器的信号上分别乘上用以补偿所述各级δ-∑调制型量化环路中受到限制的增益的系数。
10.如权利要求6所述级联型δ-∑调制器，其特征在于：所述定标补偿部件含有在所述噪声除去电路中与所述各级δ-∑调制型量化环路相接的输入部分个别地设定增益限制值的增益设定器。
CNB2004100636066A 2003-07-04 2004-07-05 级联型δ－∑调制器 Expired - Fee Related CN100356696C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP192177/2003 2003-07-04
JP192177/03 2003-07-04
JP2003192177A JP3830924B2 (ja) 2003-07-04 2003-07-04 縦続型デルタシグマ変調器

Publications (2)

Publication Number Publication Date
CN1578156A CN1578156A (zh) 2005-02-09
CN100356696C true CN100356696C (zh) 2007-12-19

Family

ID=33549855

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100636066A Expired - Fee Related CN100356696C (zh) 2003-07-04 2004-07-05 级联型δ－∑调制器

Country Status (3)

Country Link
US (1) US6954161B2 (zh)
JP (1) JP3830924B2 (zh)
CN (1) CN100356696C (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4327666B2 (ja) * 2004-06-23 2009-09-09 株式会社ルネサステクノロジ 無線送信回路及びそれを用いた送受信機
FR2899718B1 (fr) * 2006-04-11 2008-05-23 Crouzet Automatismes Soc Par A Dispositif de detection d'arc electrique, dispositif de coupure comportant un tel dispositif et procede de detection d'arc electrique
TWI318508B (en) * 2006-04-19 2009-12-11 Realtek Semiconductor Corp Sigma-delta modulator
GB0611639D0 (en) * 2006-06-12 2006-07-19 Global Silicon Ltd A sigma-delta modulator
JP4589275B2 (ja) 2006-07-27 2010-12-01 パナソニック株式会社 デルタシグマ変調型ｄａ変換装置
US7446687B2 (en) * 2006-10-27 2008-11-04 Realtek Semiconductor Corp. Method and apparatus to reduce internal circuit errors in a multi-bit delta-sigma modulator
CN101079634B (zh) * 2007-06-06 2010-06-23 华东师范大学 一种流水线结构的数字∑-△调制器
US7782239B2 (en) * 2008-10-28 2010-08-24 Robert Bosch Gmbh Multi-stage resettable sigma-delta converters
JP2010211773A (ja) * 2009-03-12 2010-09-24 Sony Corp 画像処理装置、画像処理方法及びコンピュータプログラム
JP5198427B2 (ja) * 2009-12-29 2013-05-15 ザインエレクトロニクス株式会社 シグマデルタ変調器
CN102420614B (zh) * 2011-11-22 2013-10-02 北京大学 Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
JP2014112775A (ja) * 2012-12-05 2014-06-19 Asahi Kasei Electronics Co Ltd カスケードδς変調器及びそのデジタル−アナログ変換器
US9225349B2 (en) 2013-08-20 2015-12-29 Skyworks Solutions, Inc. Dither-less multi-stage noise shaping fractional-N frequency synthesizer systems and methods
US9178529B2 (en) * 2013-10-18 2015-11-03 Analog Devices Global Multi-stage noise shaping analog-to-digital converter
WO2015087476A1 (ja) * 2013-12-12 2015-06-18 パナソニックＩｐマネジメント株式会社 アナログデジタル変換装置、その駆動方法、撮像素子、撮像装置およびバッテリモニタシステム
US9825645B1 (en) * 2016-12-22 2017-11-21 Infineon Technologies Ag Self-oscillating dual-slope integrating quantizer for sigma delta modulators
JP6787158B2 (ja) * 2017-01-31 2020-11-18 株式会社富士通ゼネラル モータ制御装置
CN107623523B (zh) * 2017-09-13 2020-11-17 东南大学 一种基于总线分割的数字σδ调制器
JP7139588B2 (ja) * 2017-09-22 2022-09-21 カシオ計算機株式会社 変換装置、電子楽器、情報処理装置、変換方法及びプログラム
US10608541B1 (en) * 2018-12-28 2020-03-31 Nxp B.V. Digitizing the control loop for a power converter by using a delta-sigma modulator
US10979069B2 (en) * 2019-03-14 2021-04-13 Mediatek Inc. Delta-sigma modulator with truncation error compensation and associated method
CN113783572A (zh) * 2020-06-09 2021-12-10 上海新微技术研发中心有限公司 Σ-δ模数转换器中反向增益系数的设置方法
CN114200995A (zh) * 2021-12-10 2022-03-18 上海富芮坤微电子有限公司 参考电压产生电路及Sigma Delta调制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195234A (zh) * 1996-11-27 1998-10-07 索尼英国有限公司 信号处理器
CN1227443A (zh) * 1997-10-24 1999-09-01 索尼英国有限公司 信号处理器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177818A (ja) 1985-02-04 1986-08-09 Nippon Telegr & Teleph Corp <Ntt> オ−バ−サンプリング形アナログ・デイジタル変換器
US4704600A (en) 1985-02-04 1987-11-03 Nippon Telegraph And Telephone Corporation Oversampling converter
US4851841A (en) 1987-10-02 1989-07-25 Crystal Semiconductor Corporation Gain scaling of oversampled analog-to-digital converters
FI80548C (fi) * 1988-11-09 1990-06-11 Nokia Oy Ab Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem.
US5103229A (en) * 1990-04-23 1992-04-07 General Electric Company Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
FI90296C (fi) * 1992-01-28 1994-01-10 Tapani Ritoniemi Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä
DE59205500D1 (de) * 1992-03-12 1996-04-04 Siemens Ag Sigma-Delta-Modulator
WO2002056477A2 (en) * 2001-01-12 2002-07-18 Broadcom Corp Gain scaling for higher signal-to-noise ratios in multistage, multi-bit delta sigma modulators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195234A (zh) * 1996-11-27 1998-10-07 索尼英国有限公司 信号处理器
CN1227443A (zh) * 1997-10-24 1999-09-01 索尼英国有限公司 信号处理器

Also Published As

Publication number Publication date
JP2005027170A (ja) 2005-01-27
CN1578156A (zh) 2005-02-09
US20050001751A1 (en) 2005-01-06
JP3830924B2 (ja) 2006-10-11
US6954161B2 (en) 2005-10-11

Similar Documents

Publication Publication Date Title
CN100356696C (zh) 级联型δ－∑调制器
US6924757B2 (en) Sigma-delta modulator with reduced switching rate for use in class-D amplification
US7148829B2 (en) Delta-sigma modulation circuit with gain control function
US5248972A (en) Delta-sigma analog-to-digital converter with overload dependent modulator order
US5103229A (en) Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization
US4772871A (en) Delta sigma modulator circuit for an analog-to-digital converter
US5243345A (en) Sigma-delta modulator having a plural order loop filter with successive filter sections of successively smaller signal excursion range
US7248193B2 (en) Delta-sigma modulator and its application to switching amplification circuit
JP4890503B2 (ja) デルタシグマ変調器
US6507302B2 (en) Multi-bit ΔΣ A/D converter
US5550544A (en) Signal converter, noise shaper, AD converter and DA converter
EP1081863A2 (en) Delta-sigma modulator with two-step quantization, and method for using two-step quantization in delta-sigma modulation
US5144306A (en) Noise shaping circuit
KR102086607B1 (ko) 2차 루프 필터 및 그것을 포함하는 다차 델타 시그마 변조기
US7855668B2 (en) Delta sigma A/D modulator
EP0624290B1 (en) Method for cascading sigma-delta modulators and a sigma-delta modulator system
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
CN107835024A (zh) 连续时间级联积分三角模数转换器
US7015843B2 (en) Sigma-delta converter with noise suppression
US20030169193A1 (en) Delta-sigma modulator with feed-forward path
KR102037610B1 (ko) Sar 양자화기를 사용하는 델타 시그마 adc
KR20010101039A (ko) 디지털 신호의 양자화 및 양자화 잡음 필터회로
US10784888B2 (en) Use of differently delayed feedback to suppress metastability in noise shaping control loops
JP3048007B2 (ja) Ａ／ｄ変換回路
JP3428412B2 (ja) デルタシグマａ／ｄコンバータ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071219

Termination date: 20130705