JP6787158B2 - モータ制御装置 - Google Patents
モータ制御装置 Download PDFInfo
- Publication number
- JP6787158B2 JP6787158B2 JP2017016263A JP2017016263A JP6787158B2 JP 6787158 B2 JP6787158 B2 JP 6787158B2 JP 2017016263 A JP2017016263 A JP 2017016263A JP 2017016263 A JP2017016263 A JP 2017016263A JP 6787158 B2 JP6787158 B2 JP 6787158B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- bit
- value
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
Description
(基本技術にかかるモータ制御装置)
実施形態の説明に先立ち、背景となる基本技術について説明する。図1は、基本技術にかかるモータ制御装置の一例を示す図である。モータ制御装置100Xは、減算器11、速度制御器12、励磁電流制御器13、減算器14、減算器15、d軸電流制御器16、q軸電流制御器17、非干渉化制御器18、減算器19、加算器20、dq/3φ変換器21、PWM(Pulse Width Modulation)生成器22、IPM(Intelligent Power Module)23、1シャント電流検出器を構成する抵抗R、3φ電流算出器24、3φ/dq変換器25、軸誤差演算処理部26、PLL制御器29、位置推定器30、1/Pn処理器31を有する。また、モータ制御装置100Xは、接点CO1、接点CO2、接点CO3を含むスイッチSWを有する。
図2は、基本技術にかかるIPMの構成の一例を示す図である。図2に示すように、IPM23は、dq/3φ変換器21で生成されたU相出力電圧指令値Vu*、V相出力電圧指令値Vv*、W相出力電圧指令値Vw*をもとにPWM生成器22で生成されたPWM信号からUVWの三相の交流電圧を生成してモータMへ供給する。IPM23は、U相のスイッチング素子23Up,23Un、V相のスイッチング素子23Vp,23Vn、W相のスイッチング素子23Wp,23Wnを有する。
ここで、モータMの制御をより精度良く行うためには、dq/3φ変換器21から出力されたU相出力電圧指令値Vu*、V相出力電圧指令値Vv*、W相出力電圧指令値Vw*から、IPM23に入力するPWM信号などの入力信号を高精度で生成することが望まれる。さらに、スイッチング回数を低減してスイッチング損失を抑制しつつ、IPM23に入力する入力信号を高精度に生成するために、ΔΣ(デルタ・シグマ)変調器によるPDM(Pulse Density Modulation)信号をIPM23のスイッチング素子の制御信号として用いる。
図3は、基本技術にかかる1次ΔΣ変調器を示す図である。図3は、1次ΔΣ変調器の構成の一例を示す。1次ΔΣ変調器M1は、減算器S1、積分器I1、量子化器Q1、遅延器D1を有する。減算器S1は、入力信号から、量子化器Q1の出力信号が遅延器D1により遅延された帰還信号を減算する。積分器I1は、減算器S1の出力信号を積分する。量子化器Q1は、積分器I1の出力信号を入力信号とし、入力信号を量子化する。図3において、量子化器Q1は、量子化の際に発生する量子化誤差Q10を入力信号に加算する加算器A1に置き換えている。量子化器Q1は、入力信号(積分器I1の出力信号)を量子化してPDM(Pulse Density Modulation)信号を生成し出力する。PDM信号が、1次ΔΣ変調器M1の出力信号となる。また、量子化器Q1の出力信号は、遅延器D1に入力される。
図4は、基本技術にかかる量子化器の動作の一例を示す図である。図4に示すように、一般的に、量子化器Q1は、入力信号のレベルと比較値である基準値との大小関係をもとに入力信号を量子化する。図4では、基準値が、基準値1〜4の4段階である場合を示す。量子化器Q1は、基準値の段階数が多いほど、入力信号をより高い分解能で量子化できるため、量子化の際に生じる量子化誤差Qを小さくすることができる。これは、図4からも分かるとおり、量子化誤差Qは、入力信号を示す曲線と、入力信号を量子化した後の信号を示す階段波との差分に該当する領域の面積の合計であることから、基準値の段階数が多いほど、入力信号を量子化した後の信号を示す階段波との差分に該当する領域の面積が小さくなるためである。
1ビットの量子化器を有するΔΣ変調器は、パルス密度変調(PDM:Pulse Density Modulation)を行い、PDM信号を出力する。よって、入力信号の振幅が大きい区間ではパルスの密度が高く、小さい区間ではパルス密度が低くなる。ΔΣ変調器のサンプリング周波数(キャリア周波数)とPWM変調器のサンプリング周波数(キャリア周波数)とが同じ条件である場合、PDM信号とPWM信号とを比較すると、スイッチング回数を低減する観点で、PDM信号はPWM信号よりも優っている。そして、ΔΣ変調器の出力信号の生成を高精度化し入力信号の再現性を高めるためには、ΔΣ変調器の次数を上げること、および/または、量子化器の分解能(ビット数)を上げることが行われる。また、ΔΣ変調器のサンプリング周波数(キャリア周波数)を高くすることで、オーバーサンプリング率が高くなり、ΔΣ変調器の特徴であるノイズシェーピング特性によりSN比(Signal to Noise Ratio)が改善され、生成される出力信号の精度が向上する。また、ΔΣ変調器の次数を上げる一般的な手法として、複数の積分器を直列に接続する積分器直列接続方式、および、複数の1次ΔΣ変調器をカスケード接続(k段従属接続)するMASH(Multi stAage noise SHaping)方式がある。
図5は、基本技術にかかる2次ΔΣ変調器(積分器直列接続方式)の一例を示す図である。図5は、2つの積分器を直列に接続した積分器直列接続方式による2次ΔΣ変調器の構成の一例を示す。図5に示すように、積分器直列接続方式による2次ΔΣ変調器M2は、減算器S2−1,S2−2、積分器I2−1,I2−2、量子化器Q2、遅延器D2を有する。
図6は、基本技術にかかる2次ΔΣ変調器(MASH方式)の一例を示す図である。図6は、2つの1次ΔΣ変調器をカスケード接続したMASH方式による2次ΔΣ変調器の構成の一例を示す。図6に示すように、MASH方式による2次ΔΣ変調器M3は、減算器S3−1,S3−2,S3−3、積分器I3−1,I3−2、量子化器Q3−1,Q3−2、遅延器D3−1,D3−2、微分器d3、加算器A3−3を有する。
図7は、開示技術にかかる1ビットのPDM信号を出力するマルチビットの1次ΔΣ変調器の構成の一例を示す図である。図7は、積分器直列接続方式およびMASH方式による高次ΔΣ変調器を構成する際の基本構成となる。
図8は、開示技術にかかる1ビットのPDM信号を出力するマルチビットの2次ΔΣ変調器(積分器直列接続方式)の構成の一例を示す図である。図8に示す2次ΔΣ変調器M5は、図5に示す2つの積分器が直列接続された2次ΔΣ変調器M2と比較して、ΔΣ変調器のループ内において、量子化器Q2の後段にビット変換器C5をさらに有する。量子化器Q2は、入力信号(積分器I2−2の出力信号)をマルチビットで量子化する。ビット変換器C5は、量子化器Q2により量子化されたマルチビットの信号を、1ビットの信号に変換する。ビット変換器C5の出力信号は、遅延器D2に入力される。
図9は、開示技術にかかる1ビットのPDM信号を出力するマルチビットの2次ΔΣ変調器(MASH方式)の構成の一例を示す図である。図9に示す2次ΔΣ変調器M6は、図6に示す2つの1次ΔΣ変調器がカスケード接続された2次ΔΣ変調器M3と比較して、微分器d3を削除し、加算器A3−3の後段にビット変換器C6をさらに有する。また、遅延器D3−1に入力される信号は、ビット変換器C6の出力となる。ビット変換器C6は、量子化器Q3−1,Q3−2により量子化された信号を加算したマルチビットの信号を、1ビットの信号に変換する。ビット変換器C6の出力信号は、遅延器D3−1に入力される。
図10Aおよび図10Bは、開示技術にかかるビット変換器の概要の一例を示す図である。図10Aに示すように、ビット変換器C4〜C6は、例えば、入力信号のレベルと比較する比較値が基準値3<基準値2<基準値1の三段階であり、入力信号のレベルが基準値3以上である場合に2ビットの出力値“11”、入力信号のレベルが基準値2以上基準値3未満である場合に2ビットの出力値“10”、入力信号のレベルが基準値1以上基準値2未満である場合に2ビットの出力値“01”、入力信号のレベルが基準値1未満である場合に2ビットの出力値“00”を出力値とする量子化器の出力信号を1ビットに変換する。
図11は、量子化器の縦軸方向(分解能)−横軸方向(時間)の変換の一例を示す図である。上述のように、量子化時の出力値が最大値および最小値のいずれでもない中間値である場合に、中間値を最大値および最小値のいずれかに変換することは、縦軸の分解能(量子化器の分解能)を、横軸の分解能(密度量)に置き換えることと等価である。
以上で説明した基本技術および開示技術を踏まえ、以下において、本願の実施形態を説明する。
図12は、実施形態にかかるモータ制御装置の一例を示す図である。実施形態にかかるモータ制御装置100は、図1に示す基本技術にかかるモータ制御装置100Xと比較して、PWM生成器22に代えて、PDM生成器22Aを有する点が異なる。その他の点において、実施形態にかかるモータ制御装置100は、基本技術にかかるモータ制御装置100Xと同様である。
図13は、実施形態にかかるビット変換器の一例を示す図である。PDM生成器22Aは、上述の1次ΔΣ変調器M4、2次ΔΣ変調器M5、2次ΔΣ変調器M6のいずれか一種類をU相、V相、W相の三相ごとに有し、量子化器22A−Q、ビット変換器22A−Cを有する。なお、図13では、量子化器22A−Q、ビット変換器22A−C以外の要素の図示を省略している。量子化器22A−Qは、上述の量子化器Q1〜Q3−1、Q3−2のいずれかであり、ビット変換器22A−Cは、量子化器Q1〜Q3−1、Q3−2に応じた上述のビット変換器C4〜C6のいずれかである。
図14は、実施形態にかかるビット変換処理の一例を示すフローチャートである。図14は、図13に示すビット変換器22A−Cが有する制御部(図示せず)によるビット変換器22A−Cの制御により実行される、ビット変換器22A−Cにおけるビット変換処理であり、量子化器22A−Qのサンプリング周期ごとに量子化器22A−Qの2ビットの出力信号を1ビットの信号に変換する処理を繰り返す。量子化器22A−Qの2ビットの出力信号は、“00”、“01”、“10”、“11”のいずれかである。
上述の実施形態の実施例および従来技術による比較例として、1次ΔΣ変調器を用いて(例えば、実施例では図7に示す1次ΔΣ変調器M4を用い、比較例では図3に示す1次ΔΣ変調器M1を用いた)シミュレーションを行った。図15Aは、PDM生成器として従来技術にかかる1次ΔΣ変調器を用いた場合の入力信号に対する出力信号(量子化器出力)のシミュレーション結果(入力振幅130Vの場合)の一例を示す図である。図15Bは、PDM生成器として従来技術にかかる1次ΔΣ変調器を用いた場合の入力信号に対する出力信号(量子化器出力)のシミュレーション結果(入力振幅40Vの場合)の一例を示す図である。
上述の実施形態では、PDM生成器22Aの量子化器Q1〜Q3−1、Q3−2の出力は“2”ビット、すなわち、量子化器Q1〜Q3−1、Q3−2の縦軸の分解能は“2”ビットであるとするが、これに限らず、“m”(mは3以上の自然数)ビットであってもよい。また、1次ΔΣ変調器M4、2次ΔΣ変調器M5、2次ΔΣ変調器M6の次数は、それぞれのΔΣ変調器で、直列接続される積分器またはカスケード接続される1次ΔΣ変調器の数を3つ以上として、より高次化されてもよい。量子化器の分解能(ビット数)を上げる、および/または、ΔΣ変調器の次数を上げることにより、ΔΣ変調器の出力信号をさらに高精度化することができる。
M2、M3、M5、M6 2次ΔΣ変調器
S1、S2−1、S2−2、S3−1、S3−2、S3−3 減算器
I1、I2−1、I2−2、I3−1、I3−2 積分器
Q1、Q2、Q3−1,Q3−2 量子化器
D1、D2、D3−1、D3−2 遅延器
A1、A2、A3−1、A3−2、A3−3 加算器
d3 微分器
C4、C5、C6 ビット変換器
100X、100 モータ制御装置
1、1X 指令値生成器
2、2X 信号生成器
3、3X 駆動器
11 減算器
12 速度制御器
13 励磁電流制御器
14、15 減算器
16 d軸電流制御器
17 q軸電流制御器
18 非干渉化制御器
19 減算器
20 加算器
21 dq/3φ変換器
22 PWM生成器
22A PDM生成器
22A−Q 量子化器
22A−C ビット変換器
23 IPM
23Up、23Un、23Vp,23Vn、23Wp、23Wn スイッチング素子
24 3φ電流算出器
25 3φ/dq変換器
26 軸誤差演算処理部
29 PLL制御器
30 位置推定器
31 1/Pn処理器
41 比較器
42 乗算器
43 減算器
44 積分器
45 比較器
46 乗算器
47 加算器
48 反転器
49 乗算器
SW スイッチ
CO1 接点
CO2 接点
CO3 接点
R 抵抗
M モータ
Claims (3)
- スイッチング信号に基づくスイッチ素子のスイッチングによりモータを駆動する駆動電圧を生成する駆動器と、速度指令値に基づいて前記モータを駆動する電圧指令値を生成する指令値生成器と、前記指令値生成器により生成された電圧指令値から前記スイッチング信号を生成する信号生成器とを備えたモータ制御装置であって、
前記信号生成器は、
入力されたマルチビット信号を1ビットの信号に変換して前記スイッチング信号を出力するビット変換器と、
前記指令値生成器により生成された電圧指令値から、前記ビット変換器により出力された前記スイッチング信号を減算した信号を出力する減算器と、
前記減算器により出力された信号を積分する積分器と、
前記積分器による積分結果をマルチビットで量子化したマルチビット信号を前記ビット変換器に出力する量子化器と
を備えたΔΣ変調器を含んだ
ことを特徴とするモータ制御装置。 - 前記ΔΣ変調器は、
複数の前記積分器が直列接続された2次以上のΔΣ変調器である
ことを特徴とする請求項1に記載のモータ制御装置。 - 前記ΔΣ変調器は、
複数の1次ΔΣ変調器がカスケード接続された2次以上のΔΣ変調器である
ことを特徴とする請求項1に記載のモータ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017016263A JP6787158B2 (ja) | 2017-01-31 | 2017-01-31 | モータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017016263A JP6787158B2 (ja) | 2017-01-31 | 2017-01-31 | モータ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018125964A JP2018125964A (ja) | 2018-08-09 |
JP6787158B2 true JP6787158B2 (ja) | 2020-11-18 |
Family
ID=63110453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017016263A Active JP6787158B2 (ja) | 2017-01-31 | 2017-01-31 | モータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6787158B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7255292B2 (ja) * | 2019-03-29 | 2023-04-11 | 株式会社富士通ゼネラル | モータ制御装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4649777B2 (ja) * | 2001-02-09 | 2011-03-16 | ソニー株式会社 | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 |
JP3830924B2 (ja) * | 2003-07-04 | 2006-10-11 | 松下電器産業株式会社 | 縦続型デルタシグマ変調器 |
ATE495625T1 (de) * | 2003-11-24 | 2011-01-15 | Epcos Pte Ltd | Mikrophon mit einem integralen mehrpegel- quantisierer und einbit-umsetzungsmitteln |
JP2010057314A (ja) * | 2008-08-29 | 2010-03-11 | Kyocera Mita Corp | モータ制御装置及び画像形成装置 |
CN102332918A (zh) * | 2011-06-14 | 2012-01-25 | 中国矿业大学 | 矿井提升机交流调速系统高精度快速模拟量采样方法 |
JP2013198229A (ja) * | 2012-03-16 | 2013-09-30 | Yaskawa Electric Corp | Δς変調型a/d変換器およびそれを備えたモータ制御装置 |
JP6022319B2 (ja) * | 2012-11-19 | 2016-11-09 | ミネベア株式会社 | モータの駆動制御装置 |
-
2017
- 2017-01-31 JP JP2017016263A patent/JP6787158B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018125964A (ja) | 2018-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7642737B2 (en) | Anti-windup control for a current regulator of a pulse width modulation inverter | |
US7969106B2 (en) | Vector controller for permanent-magnet synchronous electric motor | |
JP6468388B2 (ja) | 電動パワーステアリング装置 | |
US10541638B2 (en) | Control apparatus and control method | |
US10476419B2 (en) | Method of controlling dual inverter | |
JP5958477B2 (ja) | インバータ装置 | |
WO2018037980A1 (ja) | 電動パワーステアリング装置 | |
US9350227B2 (en) | Power converter control method | |
JP2016063559A (ja) | モータ制御装置 | |
JP2011211818A (ja) | 電力変換装置,電力変換方法及び電動機駆動システム | |
JP2018088750A (ja) | 電力変換装置 | |
JP6787158B2 (ja) | モータ制御装置 | |
JP2004201440A (ja) | パルス幅変調方法とその装置及び電力変換方法と電力変換器 | |
WO2020105133A1 (ja) | 電力変換装置 | |
JP6690956B2 (ja) | 過変調pwmインバータ装置 | |
WO2022064673A1 (ja) | 電力変換装置 | |
JP2013051799A (ja) | モータ制御装置及びモータ駆動システム | |
CN110380636B (zh) | 电力变换装置及电力变换装置的控制方法 | |
JP6711170B2 (ja) | モータ制御装置 | |
JP5525747B2 (ja) | コンバータの制御装置 | |
Aldabas et al. | Software-based digital hysteresis-band current controller | |
Kakosimos et al. | Predictive control with uniform switching transitions and reduced calculation requirements | |
Taheri et al. | Quantization Noise Reduction Using Random Dither in Direct Torque Control of an Induction Motor | |
CN110557078B (zh) | 电动机控制装置及其控制方法、计算机可读介质 | |
JP6922805B2 (ja) | 三相インバータの制御方法および制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200929 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201012 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6787158 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |