JP2013198229A - Δς変調型a/d変換器およびそれを備えたモータ制御装置 - Google Patents
Δς変調型a/d変換器およびそれを備えたモータ制御装置 Download PDFInfo
- Publication number
- JP2013198229A JP2013198229A JP2012061166A JP2012061166A JP2013198229A JP 2013198229 A JP2013198229 A JP 2013198229A JP 2012061166 A JP2012061166 A JP 2012061166A JP 2012061166 A JP2012061166 A JP 2012061166A JP 2013198229 A JP2013198229 A JP 2013198229A
- Authority
- JP
- Japan
- Prior art keywords
- output
- precision
- decimation
- low
- decimation filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高応答かつ高精度のA/D変換を実現することができるΔΣ変調型A/D変換器およびそれを備えたモータ制御装置を提供する。
【解決手段】実施形態に係るモータ制御装置は、モータ制御に関する信号をΔΣ変調して出力するΔΣ変調器と、ΔΣ変調器の出力をフィルタリングして出力するデジタルフィルタ部と、デジタルフィルタ部の出力に基づいてモータ制御を行う制御部とを備える。デジタルフィルタ部は、高精度デシメーションフィルタの出力から低精度デシメーションフィルタの出力を減算する減算器と、減算器の減算結果に基づき低精度デシメーションフィルタの出力を補正してデジタルフィルタ部の出力とする補正器とを備える。
【選択図】図1
【解決手段】実施形態に係るモータ制御装置は、モータ制御に関する信号をΔΣ変調して出力するΔΣ変調器と、ΔΣ変調器の出力をフィルタリングして出力するデジタルフィルタ部と、デジタルフィルタ部の出力に基づいてモータ制御を行う制御部とを備える。デジタルフィルタ部は、高精度デシメーションフィルタの出力から低精度デシメーションフィルタの出力を減算する減算器と、減算器の減算結果に基づき低精度デシメーションフィルタの出力を補正してデジタルフィルタ部の出力とする補正器とを備える。
【選択図】図1
Description
開示の実施形態は、ΔΣ変調型A/D変換器およびそれを備えたモータ制御装置に関する。
モータ制御装置では、デジタル量を用いてモータを制御するデジタル制御方式が多用されている。かかるデジタル制御方式では、モータを高精度で制御するために、逐次比較型A/D変換器やΔΣ変調型A/D変換器が用いられる。逐次比較型A/D変換器は耐ノイズ性が低いことから、耐ノイズ性が高く、かつ、高い精度が必要な用途では、ΔΣ変調型A/D変換器が用いられている(例えば、特許文献1参照)。
ΔΣ変調型A/D変換器は、ΔΣ変調器と、デシメーションフィルタとを備える。かかるΔΣ変調型A/D変換器では、ΔΣ変調器によってモータ制御に関するアナログ信号をパルス密度信号に変換し、変換したパルス密度信号をデシメーションフィルタによってデジタルフィルタリングして出力する。
ΔΣ変調型A/D変換器におけるA/D変換は、デシメーション比を大きくすることで高精度となる。ΔΣ変調型A/D変換器を用いるモータ制御装置では、仕様用途に沿ったデシメーション比の調整が行われるが、デシメーション比を上げてA/D変換の精度を向上させると応答性が低下してしまう問題がある。
実施形態の一態様は、上記に鑑みてなされたものであって、高応答かつ高精度のA/D変換を実現することができるΔΣ変調型A/D変換器およびそれを備えたモータ制御装置を提供することを目的とする。
実施形態の一態様に係るモータ制御装置は、モータ制御に関する信号をΔΣ変調して出力するΔΣ変調器と、前記ΔΣ変調器の出力をフィルタリングして出力するデジタルフィルタ部と、前記デジタルフィルタ部の出力に基づいてモータ制御を行う制御部とを備える。前記デジタルフィルタ部は、低精度デシメーションフィルタと、高精度デシメーションフィルタと、減算器と、補正器とを備える。前記低精度デシメーションフィルタは、相対的に低いデシメーション比で前記ΔΣ変調器の出力をフィルタリングする。前記高精度デシメーションフィルタは、相対的に高いデシメーション比で前記ΔΣ変調器の出力をフィルタリングする。前記減算器は、前記高精度デシメーションフィルタの出力から前記低精度デシメーションフィルタの出力を減算する。前記補正器は、前記減算器の減算結果に基づき前記低精度デシメーションフィルタの出力を補正して前記デジタルフィルタ部の出力とする。
実施形態の一態様によれば、高応答かつ高精度のA/D変換を実現することができるΔΣ変調型A/D変換器およびそれを備えたモータ制御装置を提供することができる。
以下、添付図面を参照して、本願の開示するΔΣ変調型A/D変換器およびそれを備えたモータ制御装置の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
(第1の実施形態)
まず、第1の実施形態に係るモータ制御装置について説明する。図1は、第1の実施形態に係るモータ制御装置の構成を示す図であり、かかるモータ制御装置はΔΣ変調型A/D変換器を備える。
まず、第1の実施形態に係るモータ制御装置について説明する。図1は、第1の実施形態に係るモータ制御装置の構成を示す図であり、かかるモータ制御装置はΔΣ変調型A/D変換器を備える。
図1に示すように、モータ制御装置1は、電力変換部10と、電流検出部20と、制御部30とを備える。かかるモータ制御装置1は、直流電源2から供給される直流電力を電力変換部10によって交流電力へ変換し、変換した交流電力をモータ3へ供給する。これにより、モータ制御装置1は、モータ3の可動子を回転させる。
電力変換部10は、6つのスイッチング素子11a〜11f(スイッチング素子11と総称する場合がある)と、6つの整流素子12a〜12f(整流素子12と総称する場合がある)とを備える。なお、スイッチング素子11は、IGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)など、スイッチ駆動信号によってオンオフされるスイッチング素子である。
かかる電力変換部10では、直流電源2の正極と負極との間に、2つのスイッチング素子11が直列接続されたブリッジ回路が3つ並列接続され、各スイッチング素子11に保護用の整流素子12が並列に接続される。そして、直列接続されたスイッチング素子11a、11d間にはU相端子が接続され、直列接続されたスイッチング素子11b、11e間にはV相端子が接続され、直列接続されたスイッチング素子11c、11f間にはW相端子が接続される。U相端子、V相端子およびW相端子はそれぞれモータ3のU相、V相およびW相に接続される。
電流検出部20は、電流センサ21a、21bと、ΔΣ変調型A/D変換器22a、22bとを備える。電流センサ21aは、電力変換部10とモータ3のU相との間に流れる電流(以下、U相電流と記載する)を検出し、U相電流の波形に応じたアナログ信号であるU相電流検出信号Iuを出力する。また、電流センサ21bは、電力変換部10とモータ3のW相との間に流れる電流(以下、W相電流と記載する)を検出し、W相電流の波形に応じたアナログ信号であるW相電流検出信号Iwを出力する。電流センサ21a、21bとして、例えば、シャント抵抗を利用した電流センサや磁電変換素子であるホール素子を利用した電流センサなどを用いることができる。
ΔΣ変調型A/D変換器22aは、電流センサ21aから出力されるU相電流検出信号Iuをサンプリングしてデジタル値に変換し、U相電流検出値Iudとして順次出力する。また、ΔΣ変調型A/D変換器22bは、電流センサ21bから出力されるW相電流検出信号Iwをサンプリングしてデジタル値に変換し、W相電流検出値Iwdとして順次出力する。なお、これらのΔΣ変調型A/D変換器22a、22bの構成については後で詳述する。
制御部30は、位置位相検出部31と、速度検出部32と、位置制御部33と、速度制御部34と、回転座標変換部35と、電流制御部36と、逆回転座標変換部37と、PWM制御部38とを備える。
位置位相検出部31は、モータ3の回転を検出するエンコーダ4から出力される回転検出信号Spに基づいてモータ3の回転位置を検出し、かかる検出結果を位置情報Pmとして出力する。位置情報Pmは、モータ3の可動子の回転位置を示す情報である。また、位置位相検出部31は、エンコーダ4から出力される回転検出信号Spに基づいてモータ3の位相を検出し、かかる検出結果を位相情報θとして出力する。
速度検出部32は、位置位相検出部31から出力される位置情報Pmに基づいて、モータ3の回転速度を検出し、かかる検出結果を速度情報vcとして出力する。
位置制御部33は、外部から入力される位置指令pc*と、位置位相検出部31から出力される位置情報Pmを取得する。位置制御部33は、位置情報Pmが位置指令pc*と一致するように速度指令vc*を生成して、速度制御部34へ出力する。
速度制御部34は、位置制御部33から出力される速度指令vc*と、速度検出部32から出力される速度情報vcとを取得する。速度制御部34は、速度情報vcが速度指令vc*と一致するようにq軸電流指令Iq*を生成して出力する。
回転座標変換部35は、U相電流検出値Iudと、W相電流検出値Iwdとに基づいて、電力変換部10とモータ3のV相との間に流れる電流の値を電流検出値Ivdとして求める。そして、回転座標変換部35は、電流検出値Iud、Ivd、Iwdを3相−2相変換によって固定座標上の直交した2軸のαβ成分に変換した後、これらの成分を位相情報θに応じて回転するdq軸回転座標系のq軸成分とd軸成分に変換する。回転座標変換部35は、q軸成分をq軸電流検出値Iqとして出力し、d軸成分をd軸電流検出値Idとして出力する。
電流制御部36は、速度制御部34から出力されるq軸電流検出値Iqと、外部から入力されるd軸電流指令Id*とを取得する。d軸電流指令Id*は、例えばモータの界磁制御の必要性に応じて決定される電流指令である。電流制御部36は、q軸電流検出値Iqがq軸電流指令Iq*と一致するようにq軸電圧指令Vq*を生成し、また、d軸電流検出値Idがd軸電流指令Id*と一致するようにd軸電圧指令Vd*を生成する。そして、電流制御部36は、q軸電圧指令Vq*およびd軸電圧指令Vd*を位相情報θに基づいて固定座標上の直交した2軸のαβ成分に変換した後、これらの成分を2相−3相変換してU相、V相、W相電圧指令Vu*、Vv*、Vw*を生成する。
PWM制御部38は、U相電圧指令Vu*、V相電圧指令Vv*およびW相電圧指令Vw*に基づき、スイッチング素子11a〜11fを駆動するスイッチ駆動信号S1〜S6を生成して、電力変換部10へ出力する。
次に、ΔΣ変調型A/D変換器22a、22bの構成について説明する。図2は、ΔΣ変調型A/D変換器22aの構成を示す図である。ΔΣ変調型A/D変換器22bは、ΔΣ変調型A/D変換器22aと同様の構成である。
図2に示すように、ΔΣ変調型A/D変換器22aは、ΔΣ変調器41と、デジタルフィルタ部42とを備える。ΔΣ変調器41は、積分器および1ビットコンパレータを備え、U相電流検出信号IuをΔΣ変調によってパルス密度信号Iuxに変換して出力する。
デジタルフィルタ部42は、低精度デシメーションフィルタ43と、高精度デシメーションフィルタ44と、減算器45と、補正器46とを備える。
低精度デシメーションフィルタ43は、デシメーション比Nが相対的に低く、高応答であるが、U相電流検出信号Iuに対して出力するデジタル信号Da(以下、低精度デジタル信号Daと記載する)の誤差が大きい。ここでは、低精度デシメーションフィルタ43のデシメーション比Nを、Naとする。
一方、高精度デシメーションフィルタ44は、デシメーション比Nが相対的に高く、応答は遅いが、U相電流検出信号Iuに対して出力するデジタル信号Db(以下、高精度デジタル信号Dbと記載する)の誤差が小さい。ここでは、高精度デシメーションフィルタ44のデシメーション比Nを、Nb(>Na)とする。
ここで、デシメーションフィルタ43、44の構成について説明する。図3は、低精度デシメーションフィルタ43の構成を示す図である。高精度デシメーションフィルタ44は、低精度デシメーションフィルタ43と同様の構成である。
図3に示すように、低精度デシメーションフィルタ43は、直列接続された3つの積分器51〜53と、デシメーション器54と、直列接続された3つの微分器55〜57とを備える。各積分器51〜53は、遅延素子と加算器とを備え、入力データを積分して出力する。これら積分器51〜53は、相対的に高いクロック周波数Fsで動作する。
デシメーション器54は、3段目の積分器53の出力データをNサンプリング期間に1回取り出すことでデータの間引きを行い、1段目の微分器55に出力する。「N」はデシメーション比であり、ここでは「Na」である。なお、高精度デシメーションフィルタ44の場合、「N」は「Nb」である。
各微分器55〜57は、遅延素子と加算器とを備え、入力データを微分して出力する。これら微分器55〜57は、相対的に低いクロック周波数Fs/Naで動作する。なお、高精度デシメーションフィルタ44の場合、各微分器55〜57は、クロック周波数Fs/Nbで動作する。
このように、デシメーションフィルタ43、44においては、それぞれ供給されたデジタル信号が積分器51〜53で積分された後、デシメーション器54でN:1のデシメーションが行われ、さらに微分器55〜57で微分されて出力される。
図2に戻って、デジタルフィルタ部42について説明を続ける。減算器45は、高精度デジタル信号Dbから低精度デジタル信号Daを減算し、かかる減算結果Ds(=Db−Da)を補正器46に出力する。
補正器46は、減算器45の減算結果Dsに基づき低精度デシメーションフィルタ43の出力を補正して、デジタルフィルタ部42の出力とする。かかる補正器46は、リミッタ47と、加算器48とを備える。
リミッタ47は、減算器45の減算結果Dsを所定範囲内に制限する。例えば、リミッタ47は、減算結果Dsが予め設定した上限値Ruを超える場合には上限値Ruを出力し、減算結果Dsが予め設定した下限値Rd未満の場合には下限値Rdを出力する。一方、リミッタ47は、減算結果Dsが予め設定した上限値Ruと下限値Rdとの間にある場合には、減算結果Dsをそのまま出力する。
ここで、上限値Ruおよび下限値Rdは、例えば、低精度デシメーションフィルタ43の分解能に基づいて決定することができる。例えば、低精度デシメーションフィルタ43の1LSB(Least Significant Bit)分を上限値Ruおよび下限値Rdの絶対値としつつ、上限値Ruを正の値にし、下限値Rdを負の値にすることができる。このように、上限値Ruと下限値Rdとはその絶対値を同値とする。なお、絶対値が互いに異なるように、上限値Ruと下限値Rdとを設定することもできる。
加算器48は、低精度デシメーションフィルタ43から出力される低精度デジタル信号Daにリミッタ47から出力される信号Dsaを加算し、加算結果Doutを出力する。加算器48の加算結果Doutがデジタルフィルタ部42の出力であり、U相電流検出値Iudである。
次に、ΔΣ変調型A/D変換器22a、22bの動作について説明する。図4は、ΔΣ変調型A/D変換器22aの動作を説明するための図である。ΔΣ変調型A/D変換器22bは、ΔΣ変調型A/D変換器22aと同様の動作である。
図4に示すように、電力変換部10からモータ3への電流供給が開始された場合、電流センサ21aからU相電流検出信号Iuが出力される。ΔΣ変調型A/D変換器22aのΔΣ変調器41は、U相電流検出信号IuをΔΣ変調によってパルス密度信号Iuxに変換する。
低精度デシメーションフィルタ43は、パルス密度信号Iuxをデシメーション比Naでデジタルフィルタリングして低精度デジタル信号Daに変換して出力する。低精度デシメーションフィルタ43の低精度デジタル信号Daは、図4に示すように、高応答であるが、U相電流検出信号Iuに対して誤差が大きい。
高精度デシメーションフィルタ44は、パルス密度信号Iuxをデシメーション比Nbでデジタルフィルタリングして高精度デジタル信号Dbを生成して出力する。高精度デシメーションフィルタ44の高精度デジタル信号Dbは、図4に示すように、応答は遅いが、U相電流検出信号Iuに対して誤差が小さい。
減算器45によって算出された減算結果Dsは、減算器45からリミッタ47へ入力される。リミッタ47は、減算結果Dsを所定範囲内に制限する。図4に示す例では、減算結果Dsが下限値Rd未満の期間において、リミッタ47の出力信号Dsaが下限値Rdに制限される。一方、減算結果Dsが上限値Ru以下または下限値Rd以上の場合には、図4に示すように、リミッタ47の出力信号Dsaは、減算結果Dsと同値となる。
リミッタ47の出力信号Dsaは、加算器48によって低精度デジタル信号Daと加算される。したがって、加算器48の加算結果Doutは、減算結果Dsが上限値Ru以下または下限値Rd以上の期間では、低精度デジタル信号Daに減算結果Dsが加算されるため、結果として、高精度デジタル信号Dbと同値となる。
一方、減算結果Dsが上限値Ruを超えるかまたは下限値Rd未満の期間では、低精度デジタル信号Daに上限値Ruまたは下限値Rdが加算される。そのため、加算器48の加算結果Doutは、低精度デジタル信号Daに上限値Ruまたは下限値Rdが加算された値となる。
このように、加算器48の加算結果Doutは、低精度デジタル信号Daと高精度デジタル信号Dbとの差が大きい場合には、応答性が高い低精度デジタル信号Daに一定値を加えた値となる。低精度デジタル信号Daと高精度デジタル信号Dbとの差が大きくなるのは、ΔΣ変調型A/D変換器22aへの入力データの変化が大きい場合である。したがって、入力データが大きく変化する場合、ΔΣ変調型A/D変換器22aによるA/D変換の応答性が高く、制御部30における電流制御を高速に行うことができる。
一方、低精度デジタル信号Daと高精度デジタル信号Dbとの差が小さい場合には、加算器48の加算結果Doutは、高精度デジタル信号Dbと同値となる。低精度デジタル信号Daと高精度デジタル信号Dbとの差が小さくなるのは、ΔΣ変調型A/D変換器22aへの入力データの変化が少ない場合である。したがって、入力データの変化が小さい場合、加算器48の加算結果Doutは、低精度デジタル信号Daに比べてU相電流検出信号Iuに対する誤差が少なく高精度となる。
ここで、第1の実施形態に係るΔΣ変調型A/D変換器22a、22bの特性について、シミュレーション結果の一例に基づき説明する。かかるシミュレーションは、モータ制御装置1において、制御部30の電流制御方式をPI制御とし、電流制御比例ゲインを500(Hz)または2000(Hz)とし、電流制御サンプリングを100(μs)とし、電流振幅を0.5または0.005として行った。なお、電流振幅は1.0が最大である。
まず、低精度デシメーションフィルタ43のみを用いたΔΣ変調型A/D変換器の特性と、高精度デシメーションフィルタ44のみを用いたΔΣ変調型A/D変換器の特性とを順に、シミュレーション結果の一例に基づき説明する。なお、かかるシミュレーションは、ΔΣ変調型A/D変換器22a、22bに対するシミュレーションと同様の条件である。
図5は、低精度デシメーションフィルタ43のみを備えるΔΣ変調型A/D変換器を用いた場合のモータ制御装置における電流制御のゲイン線図である。これらの図から分かるように、低精度デシメーションフィルタ43のみを備えるΔΣ変調型A/D変換器を用いた場合、電流振幅が大きければ、制御可能であるが、電流振幅が小さい場合には、制御が難しい。すなわち、かかるΔΣ変調型A/D変換器では、高応答であるが、低精度であることが分かる。
図6は、高精度デシメーションフィルタ44のみを備えるΔΣ変調型A/D変換器を用いた場合のモータ制御装置における電流制御のゲイン線図である。これらの図から分かるように、高精度デシメーションフィルタ44のみを備えるΔΣ変調型A/D変換器を用いた場合、電流制御比例ゲインが小さければ、電流振幅によらず制御可能であるが、電流制御比例ゲインを上げた場合には、制御が難しい。すなわち、かかるΔΣ変調型A/D変換器では、高精度であるが、応答が遅いことが分かる。
図7は、ΔΣ変調型A/D変換器22a、22bを用いたモータ制御装置1における電流制御のゲイン線図である。これらの図から分かるように、電流振幅が大きい場合に電流制御比例ゲインを上げても制御可能であり、電流制御比例ゲインを下げても電流振幅によらず制御可能である。すなわち、かかるΔΣ変調型A/D変換器22a、22bでは、応答性が高くかつ高精度であることが分かる。
このように、第1の実施形態に係るΔΣ変調型A/D変換器22a、22bは、電流センサ21a、21bが検出した電流値(以下、実電流値と記載する)に近づくまでの時間が短く高応答であり、実電流値付近で精度が高い。したがって、制御部30における電流制御を高速かつ高精度に行うことができる。
なお、低精度デシメーションフィルタ43の出力と高精度デシメーションフィルタ44の出力とで出力レベルを合わせる必要がある場合には、ΔΣ変調型A/D変換器22a、22b内にデジタル増幅器などが設けられる。このデジタル増幅器は、例えば入力をゲイン倍して出力する比例増幅器として実現できる。例えば、図8Aに示すように、低精度デシメーションフィルタ43の出力を増減するデジタル増幅器49Aを設けたデジタルフィルタ部42Aを用いることができる。また、図8Bに示すように、高精度デシメーションフィルタ44の出力を増減するデジタル増幅器49Bを設けたデジタルフィルタ部42Bを用いることができる。
また、上述では、図2に示す構成のΔΣ変調型A/D変換器を電流検出に用いることとしたが、図2に示す構成のΔΣ変調型A/D変換器の使用用途は電流検出に限定されるものではない。例えば、図2に示す構成のΔΣ変調型A/D変換器を電圧検出に用いることもできる。具体的には、U相、V相およびW相の電圧検出に図2に示す構成のΔΣ変調型A/D変換器を用いることもできる。このように、モータ制御に関する信号に図2に示す構成のΔΣ変調型A/D変換器を用いることで、高応答かつ高精度のモータ制御を行うことができる。
(第2の実施形態)
次に、第2の実施形態に係るモータ制御装置について説明する。第2の実施形態に係るモータ制御装置は、ΔΣ変調型A/D変換器のデジタルフィルタ部の構成が、第1の実施形態に係るモータ制御装置とは異なる。なお、第1の実施形態に係るΔΣ変調型A/D変換器22a、22bと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
次に、第2の実施形態に係るモータ制御装置について説明する。第2の実施形態に係るモータ制御装置は、ΔΣ変調型A/D変換器のデジタルフィルタ部の構成が、第1の実施形態に係るモータ制御装置とは異なる。なお、第1の実施形態に係るΔΣ変調型A/D変換器22a、22bと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
図9は、第2の実施形態に係るΔΣ変調型A/D変換器の構成を示す図である。図9に示すように、第2の実施形態に係るΔΣ変調型A/D変換器22Cは、ΔΣ変調器41と、デジタルフィルタ部42Cとを備える。
デジタルフィルタ部42Cは、低精度デシメーションフィルタ43と、高精度デシメーションフィルタ44と、減算器45と、補正器46Cとを備える。そして、補正器46Cは、リミッタ47、加算器48に加え、さらに、選択器60を備える。
選択器60は、スイッチ61と、絶対値算出器62と、スイッチ制御器63とを備える。スイッチ61は、リミッタ47の出力およびゼロ値のいずれか一方を選択して加算器48へ出力する。絶対値算出器62は、減算結果Dsの絶対値を算出する。
スイッチ制御器63は、絶対値算出器62から出力される減算結果Dsの絶対値に基づいてスイッチ61を制御する。具体的には、スイッチ制御器63は、減算結果Dsの絶対値が予め設定された制限値Rlよりも大きい場合、ゼロ値をスイッチ61から加算器48に出力させる。一方、スイッチ制御器63は、減算結果Dsの絶対値が制限値Rl以下の場合、リミッタ47の出力をスイッチ61から加算器48に出力させる。
制限値Rlは、上限値Ruまたは下限値Rdの絶対値と同値またはそれ以上の値に設定される。上限値Ruの絶対値と下限値Rdの絶対値が等しく、制限値Rlが上限値Ruの絶対値と等しい場合、ΔΣ変調型A/D変換器22Cの出力は、減算結果Dsの絶対値が制限値Rlを超えるか否かで出力が変わる。
具体的には、ΔΣ変調型A/D変換器22Cの出力は、減算結果Dsの絶対値が制限値Rlを超える場合、デジタルフィルタ部42Cの出力は低精度デシメーションフィルタ43の出力と同値となる。一方、減算結果Dsの絶対値が制限値Rlを超えない場合、デジタルフィルタ部42Cの出力は高精度デシメーションフィルタ44の出力と同値となる。なお、この場合、リミッタ47を設けなくても同様な動作を実行することができる。
また、例えば、上限値Ruの絶対値と下限値Rdの絶対値が等しく、制限値Rlが上限値Ruの絶対値よりも大きい場合、減算結果Dsの絶対値が上限値Ruの絶対値を超えるかどうか、および、減算結果Dsの絶対値が制限値Rlを超えるかどうかでΔΣ変調型A/D変換器22Cの出力が変わる。
具体的には、ΔΣ変調型A/D変換器22Cの出力は、減算結果Dsの絶対値が制限値Rlを超える場合、デジタルフィルタ部42Cの出力は低精度デシメーションフィルタ43の出力と同値となる。また、減算結果Dsの絶対値が制限値Rlを超えないが上限値Ruの絶対値を超える場合、デジタルフィルタ部42Cの出力は低精度デシメーションフィルタ43の出力に上限値Ruまたは下限値Rdを加えた値となる。また、減算結果Dsの絶対値が上限値Ruの絶対値以下の場合、デジタルフィルタ部42Cの出力は高精度デシメーションフィルタ44の出力と同値となる。
このように、第2の実施形態に係るΔΣ変調型A/D変換器22Cは、ΔΣ変調型A/D変換器22a、22bと同様に、実電流値に近づくまでの時間が短く高応答であり、実電流値付近で精度が高い。したがって、制御部30における電流制御を高速かつ高精度に行うことができる。
なお、上述では、スイッチ61は、リミッタ47の出力およびゼロ値のいずれか一方を選択して加算器48へ出力することとしたが、スイッチ61が選択して出力する値をゼロ値に代えてゼロ値でない所定値としてもよい。
(第3の実施形態)
次に、第3の実施形態に係るモータ制御装置について説明する。第3の実施形態に係るモータ制御装置は、ΔΣ変調型A/D変換器のデジタルフィルタ部の構成が、第1および第2の実施形態に係るモータ制御装置とは異なる。なお、第1および第2の実施形態に係るΔΣ変調型A/D変換器22a、22b、22Cと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
次に、第3の実施形態に係るモータ制御装置について説明する。第3の実施形態に係るモータ制御装置は、ΔΣ変調型A/D変換器のデジタルフィルタ部の構成が、第1および第2の実施形態に係るモータ制御装置とは異なる。なお、第1および第2の実施形態に係るΔΣ変調型A/D変換器22a、22b、22Cと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
図10は、第3の実施形態に係るΔΣ変調型A/D変換器の構成を示す図である。図10に示すように、第3の実施形態に係るΔΣ変調型A/D変換器22Dは、ΔΣ変調器41と、デジタルフィルタ部42Dとを備える。
デジタルフィルタ部42Dは、低精度デシメーションフィルタ43と、高精度デシメーションフィルタ44と、減算器45と、補正器46Dとを備える。そして、補正器46Dは、リミッタ47および加算器48に加え、さらに、選択器70を備える。
選択器70は、第1のスイッチ71と、第2のスイッチ72と、スイッチ制御器73とを備える。第1のスイッチ71は、加算器48の出力および高精度デシメーションフィルタ44の出力のいずれか一方を選択して出力する。かかる第1のスイッチ71の出力が、ΔΣ変調型A/D変換器22Dの出力となる。第2のスイッチ72は、低精度デシメーションフィルタ43の入力を入り切りする。
スイッチ制御器73は、速度検出部32から出力される速度情報vcまたはq軸電流指令Iq*に基づいて第1のスイッチ71を制御する。具体的には、スイッチ制御器73は、速度情報vcが所定値よりも大きい場合、または、q軸電流指令Iq*が所定値よりも大きい場合、加算器48の出力を第1のスイッチ71から出力させ、第2のスイッチ72により低精度デシメーションフィルタ43にΔΣ変調器41の出力を入力する。
一方、スイッチ制御器73は、速度情報vcが所定値以下の場合、または、q軸電流指令Iq*が所定値以下の場合、高精度デシメーションフィルタ44の出力を第1のスイッチ71から出力させる。さらに、スイッチ制御器73は、第2のスイッチ72を制御して、ΔΣ変調器41の出力を低精度デシメーションフィルタ43へ供給するのを停止する。
したがって、ΔΣ変調型A/D変換器22Dでは、U相電流およびW相電流の周波数や振幅が小さい場合には、高精度デシメーションフィルタ44の出力が出力される。そして、低精度デシメーションフィルタ43、減算器45、リミッタ47および加算器48は不使用状態となる。したがって、これらに必要な制御電源の省電力化を図ることができる。
なお、スイッチ制御器73における第1および第2のスイッチ71、72の制御条件は、速度情報vcおよびq軸電流指令Iq*に限られるものではない。例えば、スイッチ制御器73は、q軸電流検出値Iq、電流振幅指令(√(Id*2+Iq*2)および電流振幅値(√(Id2+Iq2)のいずれか1つ以上の値と閾値とを比較して第1のスイッチ71および第2のスイッチ72を制御することもできる。
第1〜第3の実施形態では、ΔΣ変調型A/D変換器を、モータ制御に用いる例を説明したが、かかるA/D変換器の用途はモータ制御に限定されるものではなく、A/D変換器を用いる種々の装置に適用することができる。
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
1 モータ制御装置
3 モータ
10 電力変換部
11a〜11f スイッチング素子
20 電流検出部
21a、21b 電流センサ
22a、22b、22C、22D ΔΣ変調型A/D変換器
30 制御部
41 ΔΣ変調器
42、42A〜42D デジタルフィルタ部
43 低精度デシメーションフィルタ
44 高精度デシメーションフィルタ
45 減算器
46、46C、46D 補正器
47 リミッタ
48 加算器
60、70 選択器
3 モータ
10 電力変換部
11a〜11f スイッチング素子
20 電流検出部
21a、21b 電流センサ
22a、22b、22C、22D ΔΣ変調型A/D変換器
30 制御部
41 ΔΣ変調器
42、42A〜42D デジタルフィルタ部
43 低精度デシメーションフィルタ
44 高精度デシメーションフィルタ
45 減算器
46、46C、46D 補正器
47 リミッタ
48 加算器
60、70 選択器
Claims (8)
- モータ制御に関する信号をΔΣ変調して出力するΔΣ変調器と、
前記ΔΣ変調器の出力をフィルタリングして出力するデジタルフィルタ部と、
前記デジタルフィルタ部の出力に基づいてモータ制御を行う制御部と
を備え、
前記デジタルフィルタ部は、
相対的に低いデシメーション比で前記ΔΣ変調器の出力をフィルタリングする低精度デシメーションフィルタと、
相対的に高いデシメーション比で前記ΔΣ変調器の出力をフィルタリングする高精度デシメーションフィルタと、
前記高精度デシメーションフィルタの出力から前記低精度デシメーションフィルタの出力を減算する減算器と、
前記減算器の減算結果に基づき前記低精度デシメーションフィルタの出力を補正して前記デジタルフィルタ部の出力とする補正器と
を備えることを特徴とするモータ制御装置。 - 前記補正器は、
前記減算器の減算結果を所定範囲内に制限するリミッタと、
前記低精度デシメーションフィルタの出力に前記リミッタの出力を加算する加算器と
を備え、
前記加算器の出力を前記デジタルフィルタ部の出力とする
ことを特徴とする請求項1に記載のモータ制御装置。 - 前記選択器は、
前記減算器の減算結果が前記所定範囲を超える場合に、前記リミッタの出力に代えてゼロ値を前記加算器へ出力する
ことを特徴とする請求項2に記載のモータ制御装置。 - 前記補正器は、
前記減算器の減算結果が所定範囲を超えるか否かを判定する判定器を備え、
前記減算器の減算結果が所定範囲内である場合に、前記低精度デシメーションフィルタの出力に前記減算器の減算結果を加算し、前記減算器の減算結果が所定範囲を超える場合に、前記低精度デシメーションフィルタの出力をそのまま出力する
ことを特徴とする請求項1に記載のモータ制御装置。 - 前記低精度デシメーションフィルタの出力または前記高精度デシメーションフィルタの出力を増幅する増幅器を備えた
ことを特徴とする請求項1〜4のいずれか1つに記載のモータ制御装置。 - 前記デジタルフィルタ部は、
前記モータ制御に関する信号が所定の周波数または振幅以下である場合に、前記高精度デシメーションフィルタの出力を当該デジタルフィルタ部の出力とし、前記モータ制御に関する信号が所定の周波数または振幅を超える場合に、前記加算器の出力を当該デジタルフィルタ部の出力とする
ことを特徴とする請求項2または3に記載のモータ制御装置。 - 複数のスイッチング素子によってモータへ交流電力を供給する電力変換部と、
前記電力変換部と前記モータとの間に流れる電流を検出する電流センサと、を備え、
前記ΔΣ変調器は、
前記モータ制御に関する信号として前記電流センサから出力される信号をΔΣ変調することを特徴とする請求項1〜6のいずれか1つに記載のモータ制御装置。 - 入力される信号をΔΣ変調するΔΣ変調器と、
前記ΔΣ変調の出力をフィルタリングして出力するデジタルフィルタ部と
を備え、
前記デジタルフィルタ部は、
相対的に低いデシメーション比で前記ΔΣ変調器の出力をフィルタリングする低精度デシメーションフィルタと、
相対的に高いデシメーション比で前記ΔΣ変調器の出力をフィルタリングする高精度デシメーションフィルタと、
前記高精度デシメーションフィルタの出力から前記低精度デシメーションフィルタの出力を減算する減算器と、
前記減算器の減算結果に基づき前記低精度デシメーションフィルタの出力を補正して前記デジタルフィルタ部の出力とする補正器と
を備えることを特徴とするΔΣ変調型A/D変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012061166A JP2013198229A (ja) | 2012-03-16 | 2012-03-16 | Δς変調型a/d変換器およびそれを備えたモータ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012061166A JP2013198229A (ja) | 2012-03-16 | 2012-03-16 | Δς変調型a/d変換器およびそれを備えたモータ制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013198229A true JP2013198229A (ja) | 2013-09-30 |
Family
ID=49396555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012061166A Pending JP2013198229A (ja) | 2012-03-16 | 2012-03-16 | Δς変調型a/d変換器およびそれを備えたモータ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013198229A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016051743A1 (ja) * | 2014-09-30 | 2016-04-07 | パナソニックIpマネジメント株式会社 | モータ制御装置 |
DE102016000657A1 (de) | 2015-01-29 | 2016-08-04 | Fanuc Corporation | Motorantriebsvorrichtung, ausgestattet mit einer Funktion zum Wechseln eines Stromerfassungsmodus |
JP2018125964A (ja) * | 2017-01-31 | 2018-08-09 | 株式会社富士通ゼネラル | モータ制御装置 |
WO2020044458A1 (ja) * | 2018-08-29 | 2020-03-05 | 東芝三菱電機産業システム株式会社 | 船舶推進用電動機駆動装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008099350A (ja) * | 2006-10-06 | 2008-04-24 | Fuji Electric Fa Components & Systems Co Ltd | 誘導電動機のベクトル制御装置 |
JP2008118750A (ja) * | 2006-11-01 | 2008-05-22 | Yaskawa Electric Corp | サーボ制御装置およびこの制御装置の電流検出方法 |
JP2010178609A (ja) * | 2009-02-02 | 2010-08-12 | Jtekt Corp | モータ制御装置 |
-
2012
- 2012-03-16 JP JP2012061166A patent/JP2013198229A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008099350A (ja) * | 2006-10-06 | 2008-04-24 | Fuji Electric Fa Components & Systems Co Ltd | 誘導電動機のベクトル制御装置 |
JP2008118750A (ja) * | 2006-11-01 | 2008-05-22 | Yaskawa Electric Corp | サーボ制御装置およびこの制御装置の電流検出方法 |
JP2010178609A (ja) * | 2009-02-02 | 2010-08-12 | Jtekt Corp | モータ制御装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016051743A1 (ja) * | 2014-09-30 | 2016-04-07 | パナソニックIpマネジメント株式会社 | モータ制御装置 |
CN106575940A (zh) * | 2014-09-30 | 2017-04-19 | 松下知识产权经营株式会社 | 电动机控制装置 |
JPWO2016051743A1 (ja) * | 2014-09-30 | 2017-07-13 | パナソニックIpマネジメント株式会社 | モータ制御装置 |
CN106575940B (zh) * | 2014-09-30 | 2019-06-18 | 松下知识产权经营株式会社 | 电动机控制装置 |
DE102016000657A1 (de) | 2015-01-29 | 2016-08-04 | Fanuc Corporation | Motorantriebsvorrichtung, ausgestattet mit einer Funktion zum Wechseln eines Stromerfassungsmodus |
JP2016144226A (ja) * | 2015-01-29 | 2016-08-08 | ファナック株式会社 | 電流検出モードの変更機能を備えたモータ駆動装置 |
CN105846746A (zh) * | 2015-01-29 | 2016-08-10 | 发那科株式会社 | 电动机驱动装置 |
US9698717B2 (en) | 2015-01-29 | 2017-07-04 | Fanuc Corporation | Motor drive device provided with function of changing current detection mode |
CN105846746B (zh) * | 2015-01-29 | 2017-11-28 | 发那科株式会社 | 电动机驱动装置 |
DE102016000657B4 (de) * | 2015-01-29 | 2020-08-20 | Fanuc Corporation | Motorantriebsvorrichtung, ausgestattet mit einer Funktion zum Wechseln eines Stromerfassungsmodus |
JP2018125964A (ja) * | 2017-01-31 | 2018-08-09 | 株式会社富士通ゼネラル | モータ制御装置 |
WO2020044458A1 (ja) * | 2018-08-29 | 2020-03-05 | 東芝三菱電機産業システム株式会社 | 船舶推進用電動機駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111245306B (zh) | 信号处理装置以及信号处理方法 | |
JP5161985B2 (ja) | 電力変換装置および電動パワーステアリングの制御装置 | |
EP1298783A2 (en) | Switching methodology for ground referenced voltage controlled electric machine | |
JP2004312834A (ja) | モータ駆動制御装置および電動パワーステアリング装置 | |
JP2014236649A (ja) | 制御装置 | |
US9130496B2 (en) | Drive signal generating circuit | |
JP6344151B2 (ja) | 位置推定装置、モータ駆動制御装置、位置推定方法及びプログラム | |
WO2016117029A1 (ja) | 位置検出器の角度誤差補正装置および角度誤差補正方法 | |
JP2016021800A (ja) | 位置推定装置、モータ駆動制御装置及び位置推定方法 | |
KR100960043B1 (ko) | 2상 영구자석 동기 전동기의 공간전압벡터 제어 장치 | |
JP6124723B2 (ja) | 三相インバータの電流検出装置 | |
JP5170505B2 (ja) | モータ制御装置 | |
JP2013198229A (ja) | Δς変調型a/d変換器およびそれを備えたモータ制御装置 | |
JP5549553B2 (ja) | 回転機の制御装置 | |
CN109525161B (zh) | 马达控制用集成电路 | |
JP5790390B2 (ja) | 交流モータの制御装置および制御方法 | |
JP5115687B2 (ja) | 誘導電動機のベクトル制御装置 | |
JP5131467B2 (ja) | 電力変換器の制御装置 | |
US9523566B2 (en) | Electric circuit and method for estimating the angular position of a rotor of an electric motor, and device for controlling an electric motor | |
JP5489015B2 (ja) | 初期補正機能を有するモーター駆動装置及び方法 | |
CN109217745B (zh) | 计算装置和处理装置 | |
JP4619712B2 (ja) | 交流電動機の制御装置 | |
JP2004135407A (ja) | 交流電動機の制御装置 | |
JP6894222B2 (ja) | 電力変換装置 | |
JP4483524B2 (ja) | モータ駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140708 |