CN100356517C - 半导体基板及半导体基板的薄型加工方法 - Google Patents

半导体基板及半导体基板的薄型加工方法 Download PDF

Info

Publication number
CN100356517C
CN100356517C CNB2005100727430A CN200510072743A CN100356517C CN 100356517 C CN100356517 C CN 100356517C CN B2005100727430 A CNB2005100727430 A CN B2005100727430A CN 200510072743 A CN200510072743 A CN 200510072743A CN 100356517 C CN100356517 C CN 100356517C
Authority
CN
China
Prior art keywords
semiconductor substrate
jog
real estate
grinding
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100727430A
Other languages
English (en)
Other versions
CN1707760A (zh
Inventor
山口浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1707760A publication Critical patent/CN1707760A/zh
Application granted granted Critical
Publication of CN100356517C publication Critical patent/CN100356517C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

本发明提供在晶片薄型加工中可以可靠地防止晶片的破裂的半导体基板及半导体基板的薄型加工方法。其特征是，在第1基板面上，具有形成了半导体元件的元件区域、与该元件区域不同的基板外周区域，在该基板外周区域上，形成有凹凸部。

Description

半导体基板及半导体基板的薄型加工方法
技术领域
本发明涉及半导体基板及半导体基板的薄型加工方法。
背景技术
现在，携带电话、笔记本型个人电脑、PDA(个人数据助理)等具有便携性的电子机器、传感器、微型机器及打印机的喷头等的机器为了小型·轻量化，要实现设于内部的半导体芯片等各种电子部件的小型化。另外，这些电子部件的安装空间受到极大的限制。
由此，例如在半导体芯片的装填方法中，正在研究通过使用CSP(ChipScale Package)技术或W-CSP(Wafer level Chip Scale Package)技术等，来达成超小型装填或高密度安装。
在使用此种CSP技术或W-CSP技术制造半导体芯片的情况下，为了实现小型·轻量·薄型的装填，一般来说将半导体芯片的厚度减薄至70μm左右。具体来说，在晶片上形成了电子回路后，借助粘结剂等将晶片固定于支撑体上，从晶片的背面(未形成电子回路的面)一侧开始进行磨削(背部研磨)，实施晶片的薄板化。
但是，在像这样实施晶片的薄型化的情况下，容易产生以晶片外周部为起点的破裂。所以，为了防止此种破裂，提出了通过磨削晶片端面来防止晶片外周部成为尖锐形状的技术、通过磨削晶片端面形成多个凸出形状来防止晶片外周部成为尖锐形状的技术(例如参照专利文献1、2)。
[专利文献1]特开2003-59878号公报
[专利文献2]特开平7-45568号公报
但是，本发明人确认，在所述专利文献中所记述的技术中，即使可以抑制实施晶片的薄型加工时的破裂，但是其效果也不能被充分发挥。
发明内容
本发明是为了解决所述的问题而完成的，其目的在于，提供在晶片薄型加工中，可以可靠地防止晶片的破裂的半导体基板及半导体基板的薄型加工方法。
本发明人发现，在实施晶片的极薄加工时，由于提供使磨削构件和晶片润滑并且使两者冷却的水，这些水侵入晶片和支撑体之间，晶片的外周部抬起而产生翘曲，磨削构件和晶片之间的接触压力在磨削面内变得不均一，由此晶片就会破裂。
所以，本发明人基于所述情况而想到了具有如下的手段的本发明。
即，本发明的半导体基板的特征是，在第1基板面上，具有形成了半导体元件的元件区域、与该元件区域不同的基板外周区域，在该基板外周区域上，形成有凹凸部。
通过像这样形成凹凸部，基板外周区域的表面积或露出面积与未形成凹凸部的情况相比就比较大。此外，在实施半导体基板的薄型加工之前，当将该半导体基板和支撑体夹隔粘接层而粘接时，该粘接层和基板外周区域的粘接面积变大，可以提高粘接层和半导体基板的密接性，防止剥离。这样，在实施半导体基板的极薄加工时，就可以防止发挥磨削构件和半导体基板的润滑或冷却作用的水侵入半导体基板和支撑体之间。所以，由于半导体基板的外周部不抬起，因此就可以防止半导体基板的翘曲，使磨削构件与半导体基板的接触压力在第2基板面内均匀化。即，可以防止半导体基板的破裂。
由于能够通过像这样防止半导体基板的破裂，使半导体基板的成品率提高，因此就可以降低半导体基板的制造成本。
另外，在所述半导体基板中，形成如下特征，即，在与所述基板外周区域相邻的侧部形成有凹凸部。
如果如此设置，则不仅基板外周区域的表面积或露出面积变大，而且侧部的表面积或露出面积也变大。此外，当将半导体基板和支撑体利用粘接层粘接时，由于利用侧部的凹凸部保持粘接层，因此就可以使粘接层和半导体基板进一步密接。另外，通过在侧部保持粘接层，水就更难侵入半导体基板和支撑体之间，从而可以提高对于水的屏蔽效果。
另外，在所述半导体基板中，所述凹凸部是利用干式蚀刻法、湿式蚀刻法、机械磨削的方法、电解镀法、非电解镀法及树脂材料或金属材料的图案处理而形成的。
由于这些方法是公知的方法，因此可以容易地在基板外周区域或侧部形成凹凸部。
这里，在干式蚀刻法、湿式蚀刻法及机械磨削的方法中，可以通过使基板外周区域或侧部的表面粗糙而形成凹凸部。另外，干式蚀刻法或湿式蚀刻法由于利用等离子化了的气体的作用或蚀刻液中所含的反应液的作用，因此就可以利用化学的作用形成微细的凹凸部。
另外，在电解镀法、非电解镀法、树脂材料或金属材料的图案处理中，通过附加地形成树脂或金属，就可以在基板外周区域或侧部形成凹凸部。另外，电解镀法、非电解镀法由于使半导体基板浸渍于镀液中，因此就可以部分地堆积金属材料而形成凹凸部。另外，在树脂材料或金属材料的图案处理中，通过在形成了感光性树脂薄膜或金属薄膜后将这些薄膜部分地除去，就可以形成凹凸部。
另外，本发明的半导体基板的薄型加工方法是对半导体基板进行薄型加工的方法，其特征是，包括：在第1基板面上形成具有半导体元件的元件区域的工序、在与该元件区域不同的基板外周区域上形成凹凸部的工序、使所述第1基板面与支撑体贴合的工序、对与所述第1基板面相反一侧的第2基板面进行磨削的工序。
通过像这样实施形成凹凸部的工序，就可以使基板外周区域的表面积或露出面积与未形成凹凸部的情况相比更大。此外，由于通过实施使第1基板面与支撑体贴合的工序，将半导体基板和支撑体利用粘接层粘接，因此该粘接层和基板外周区域的粘接面积变大，从而可以提高粘接层和半导体基板的密接性，可以防止剥离。这样，在实施半导体基板的极薄加工时，就可以防止用作磨削构件和半导体基板的润滑或冷却的水侵入半导体基板和支撑体之间。另外，通过实施磨削第2基板面的工序，可以实施半导体基板的薄型加工。这里，由于水不会侵入到半导体基板和支撑体之间，因此半导体基板的外周部就不会抬起。这样，就可以防止半导体基板的翘曲，使磨削构件在半导体基板上的接触压力在第2基板面中均匀化。即，可以防止半导体基板的破裂。
由于通过像这样能够防止半导体基板的破裂，半导体基板的成品率提高，因此就可以降低半导体基板的制造成本。
另外，所述半导体基板的薄型加工方法具有如下的特征，即，在使所述第1基板面与支撑体贴合的工序中，借助粘接层使所述第1基板面和所述支撑体贴合。
如果如此设置，则可以可靠地使支撑体和半导体基板密接。另外，该粘接层由于被形成于基板外周区域的凹凸部保持，与该基板外周区域的接触面积较大，因此就可以获得与所述情况相同的效果。
另外，所述半导体基板的薄型加工方法具有如下的特征，即，所述粘接层为液状。
由于通过将此种液状的粘接层夹隔在半导体基板和支撑体之间，粘接层遍及半导体基板和支撑体之间的全部空间内，因此粘接面积变大，从而可以提高粘接强度。
另外，所述半导体基板的薄型加工方法具有如下的特征，即，对与所述第1基板面相反一侧的第2基板面进行磨削的工序中，使用背面研磨。
如果如此设置，则由于第2基板面被利用背面研磨进行磨削，因此就可以实施半导体基板的薄型加工。
另外，所述半导体基板的薄型加工方法具有如下的特征，即，包括通过磨削所述半导体基板的侧部，使该半导体基板的直径比所述支撑体的直径更小。
这里，由于在半导体基板的直径大于支撑体的直径的情况下，半导体基板的端面伸出而成为自由端，因此半导体基板就容易与支撑体剥离，支撑体和半导体基板的密接性降低。另外，在半导体基板的直径和支撑体的直径同等的情况下，由于即使仅产生少量的错位，半导体基板的端面也会伸出而成为自由端，因此与所述情况相同，密接性会降低。所以，通过使半导体基板的直径小于支撑体的直径，半导体基板就会集中在支撑体上，可以将半导体基板稳定地支撑在支撑体上，从而可以防止半导体基板的剥离。
附图说明
图1是表示本发明的半导体基板的图。
图2是用于说明本发明的半导体基板的薄型加工方法的实施方式1的工序图。
图3是用于说明本发明的半导体基板的薄型加工方法的实施方式2的工序图。
图4是本发明的半导体基板的薄型加工方法的实施方式2中所使用的磨削构件的图。
图5是用于说明本发明的半导体基板的薄型加工方法的实施方式3的工序图。
图6是用于说明本发明的半导体基板的薄型加工方法的实施方式4的工序图。
具体实施方式
下面将参照附图对本发明的半导体基板及半导体基板的薄型加工方法，说明用于实施的最佳方式。
而且，在以下所参照的附图中，为了使各种构件或各种镀膜可以识认，采用不同的比例尺进行图示。
(半导体基板)
图1是示意性地表示本发明的半导体基板的一个例子的图，图1(a)为半导体基板的俯视图，图1(b)为半导体基板的剖面图，图1(c)为将图1(b)中所示的符号A放大表示的放大图。
如图1所示，在半导体基板10的表面(第1基板面)10a上，设有形成了集成电路等半导体元件的元件区域11。此外，在表面10a上，在除去元件区域11的半导体基板10的外周(基板外周区域)10b上，形成有凹凸部12。
半导体基板10例如为由Si(硅)制成的基板，即硅晶片。其尺寸达到8英寸～12英寸左右。
在元件区域11中，在每个半导体芯片上，形成有由晶体管、存储器元件、其他的电子元件以及电气配线等构成的电子回路。
形成于外周10b上的凹凸部12如后面详述所示，是利用各种方法形成的部分。另外，该凹凸部12是在外周10b的基底上设置微细的凹部而相对地形成了凹凸形状的部分，或在外周10b的表面设置由树脂材料或金属材料等制成的微细的凹凸而相对地形成凹凸形状的部分。
另外，半导体基板10的背面(第2基板面)10c如后述所示，是利用薄型加工而被磨削的面，在该背面10c上，未形成有集成电路等的半导体元件。
而且，图1(a)所示的半导体基板10虽然为圆形，但是实际上在圆形的外周的一部分上形成有切掉的部分，即形成有缺口。
(半导体基板的薄型加工方法的实施方式1)
下面，作为半导体基板的薄型加工方法的实施方式1，对将图1所示的半导体基板10薄型加工的方法进行说明。
图2(a)～(d)是用于对半导体基板10进行薄型加工的工序图，是将图1(b)所示的半导体基板10的符号A的部分放大了的图。而且，图2(c)表示将图2(b)所示的半导体基板10反转而与支撑体粘接的图。
首先，如图2(a)所示，在半导体基板10的表面10a上形成元件区域11。这里，元件区域11形成于除去外周10b的部分上。元件区域11如上所述，是由晶体管、存储器元件其他的电子元件以及电气配线等形成的电子回路，它们被利用公知的光刻工序、氧化工序、成膜工序、杂质注入工序、蚀刻工序等形成。
然后，如图2(b)所示，在外周10b上形成凹凸部12。
作为该凹凸部12的形成方法，可以举出干式蚀刻法、湿式蚀刻法、机械的磨削的方法、电解镀法、非电解镀法、树脂材料或金属材料的图案处理。这里，干式蚀刻法、湿式蚀刻法、机械的磨削的方法是通过使半导体基板10的外周10b的表面粗糙而形成凹凸部12的方法，换言之，是形成微细的凹部，相对地形成凹凸形状的方法。另外，电解镀法、非电解镀法、树脂材料或金属材料的图案处理是通过在半导体基板10的外周10b的表面形成由金属或树脂制成的微细的凸部而形成凹凸部12的方法，换言之，是形成微细的凸部，相对地形成凹凸形状的方法。下面，对各方法进行详细叙述。
在使用干式蚀刻法的情况下，在将半导体基板10配置在腔室内的状态下，通过在腔室内生成反应性气体的等离子体而进行。这里，半导体基板10的外周10b成为露出状态，在元件区域11上形成树脂膜等的掩模。另外，作为反应性气体的种类，可以使用适于蚀刻硅的气体，例如SF6或CF4等氟类气体。通过使用此种干式蚀刻法，就可以使露出状态的外周10b的表面粗糙，形成凹凸部12。
在使用湿式蚀刻法的情况下，将半导体基板10在蚀刻液中仅浸渍给定的时间。这里，如上所述，只有半导体基板10的外周部10b成为露出的状态。另外，作为蚀刻液，可以使用适于蚀刻硅的反应液例如可以使用氟酸。通过使用此种湿式蚀刻法，就可以使露出状态的外周10b的表面粗糙，形成凹凸部12。
在使用机械的磨削的情况下，通过在使磨削构件与半导体基板10的外周10b接触的状态下，沿半导体基板10的周缘方向使磨削构件和半导体基板10相对地移动而进行。这里，磨削构件的齿形状可以适当地选择，使得凹凸部12成为所需的形状。而且，在进行此种磨削时，为了保护元件区域11，最好对该区域11先实施掩模处理。通过像这样进行机械磨削，将露出状态的外周10b的表面粗糙化，形成凹凸部12。
在使用电解镀法的情况下，通过使半导体基板10浸渍在镀液内，向与半导体基板10连接的端子和设于镀液槽内的电极之间提供电压而进行。这里，需要在外周10b预先形成种子(seed)层，镀膜仅形成于形成了种子层的部分。另外，由于在元件区域11上，形成有半导体元件等，因此为了不与镀液接触，最好实施掩模处理。在使用此种电解镀法的情况下，因镀液中所含的金属离子被向种子层拉近、堆积，在外周10b上部分地设置了凸部，形成相对的凹凸形状。
在使用非电解镀法的情况下，通过在对外周10b的表面实施了对非电解镀液的敏化后，使半导体基板10浸渍在非电解镀液中而进行。在此种非电解镀法中，最好也先对元件区域11实施掩模处理。在使用此种非电解镀法的情况下，在实施了敏化的外周10b上部分地设置了凸部，形成相对的凹凸形状。
在使用树脂材料或金属材料的图案处理的情况下，使用公知的光刻技术。例如，在对树脂材料进行图案处理时，在外周10b上一样地形成了树脂膜后，在该树脂膜上涂布形成光刻胶，通过从利用曝光·显影形成的光刻胶的孔部中除去树脂膜，实施树脂材料的图案处理。取代树脂材料而使用金属材料，也可以同样地进行图案处理。另外，作为树脂材料，如果采用感光性树脂材料，则由于该树脂材料自身可以进行图案处理，可以使工序简单化，因而优选。像这样，在使用图案处理的情况下，在外周10b上部分地设置凸部，形成相对的凹凸形状。
然后，如图2(c)所示，在将半导体基板10反转后，将台架(支撑体)20和半导体基板10贴合。
这里，台架20是由玻璃基板、金属基板、树脂基板等制成的构件，为了在半导体基板10上不产生弯曲，具有高精度的平坦面20a。此外，按照使该平坦面20a与元件区域11相面对的方式，半导体基板10被与台架20贴合。另外，在半导体基板10和台架20之间，设有粘接层15。该粘接层15可以采用粘结剂、粘接胶带、粘接薄片。另外，该粘接层15最好为液状体，由于通过在该情况下将台架20和半导体基板10贴合，液状的粘接层15就会在表面10a内的全面上浸润展开，因此气泡就难以进入，从而可以在台架20上平坦地粘接半导体基板10。另外，由于通过使用液状的粘接层15，粘接层会流遍半导体基板10和台架20之间的全部的空间内，因此粘接面积变大，从而可以提高粘接强度。
另外，该粘接层15最好为热反应性树脂或紫外线反应性树脂。所以，在借助粘接层15将半导体基板10和台架20固定后，通过加热粘接层15，或照射紫外线，就可以可靠地将半导体基板10和台架20粘接。
然后，如图2(d)所示，从半导体基板10的背面10c侧开始实施背面研磨，对半导体基板10实施薄型加工。具体来说，使磨削构件与背面10c接触，在使该磨削构件和半导体基板10相对移动的同时，磨削背面10c。这里，在供给用于将磨削构件和半导体基板10冷却并且使两者润滑的水的同时，进行背面研磨。这样，图2(d)的虚线所示的部分就被除去，形成薄型基板30。另外，通过对如此形成的薄型基板30实施旋转蚀刻或干式蚀刻，来实施薄型加工的精加工。
如上所述，在本实施方式中，由于在半导体基板10的外周10b上形成有凹凸部，因此外周10b的表面积或露出面积与未形成凹凸部12的情况相比变大。此外，在实施半导体基板10的薄型加工之前，当将该半导体基板10和台架20借助粘接层15而粘接时，该粘接层15和外周10b的粘接面积变大，可以提高粘接层15和半导体基板10的密接性，从而可以防止剥离。这样，在实施半导体基板10的极薄加工时，就可以防止用于磨削构件和半导体基板10的润滑或冷却的水侵入半导体基板10和台架20之间。所以，由于半导体基板10的外周部不会抬起，因此就可以防止半导体基板10的翘曲，从而可以使磨削构件在半导体基板10上的接触压力在背面10c的面内均匀化。即，可以防止半导体基板10的破裂。由于能够通过像这样防止半导体基板10的破裂，使半导体基板10的成品率提高，因此就可以降低半导体基板10的制造成本。
另外，由于凹凸部12是利用干式蚀刻法、湿式蚀刻法、机械的磨削的方法、电解镀法、非电解镀法及树脂材料或金属材料的图案处理而形成的部分，因此就可以容易地在外周10b上形成凹凸部12。
(半导体基板的薄型加工方法的实施方式2)
下面，参照图3及图4，对半导体基板的薄型加工方法的实施方式2进行说明。图3(a)～(c)是对半导体基板进行薄型加工时的工序图，图4是表示图3所示的工序中所使用的磨削构件的图。
而且，本实施方式中，对于与前面所述的实施方式相同的构成使用相同的符号，将说明省略。另外，在与前面所述的实施方式相同的工序中，引用相同附图，将说明省略。
首先，如图2(a)所示，准备形成了元件区域11的半导体基板10。然后，如图3(a)所示，在半导体基板10的外周10b和侧部10d上形成凹凸部12。在形成该凹凸部12时，使用与前面所述的实施方式相同的方法。例如在使用干式蚀刻法、湿式蚀刻法、电解镀法、非电解镀法的情况下，不仅使外周10b，而且包括侧部10d露出，在该被露出的外周10b及侧部10d上形成凹凸部12。
另外，在通过进行机械磨削而形成凹凸部12的情况下，使用如图4所示的磨削构件。此种磨削构件50为了同时磨削半导体基板10的外周10b和侧部10d，而具有弯曲了的齿50a。通过使此种磨削构件50与半导体基板10的外周10b和侧部10d接触而进行磨削，在该外周10b及侧部10d上形成凹凸部12。
然后，如图3(b)所示，在将半导体基板10反转后，借助粘接层15将台架20和半导体基板10贴合。这里，最好使用液状的粘接层15。通过使用液状的粘接层15，粘接层15就会浸润展开至侧部10d。
然后，如图3(c)所示，从半导体基板10的背面10c侧开始实施背面研磨，对半导体基板10实施薄型加工。在该工序中，在供给用于将磨削构件和半导体基板10冷却并且使两者润滑的水的同时，进行背面研磨。这样，图3(c)的虚线所示的部分就被除去，形成薄型基板30。另外，通过对如此形成的薄型基板30实施旋转蚀刻或干式蚀刻，来实施薄型加工的精加工。
如上所述，本实施方式中，由于在与外周10b相邻的侧部10d上形成凹凸部12，因此不仅外周10b的表面积或露出面积变大，而且侧部10d的表面积或露出面积也变大。此外，当将半导体基板10和台架20借助粘接层15而粘接时，由于粘接层15被侧部10d的凹凸部12保持，因此可以使粘接层15和半导体基板10进一步密接。另外，通过在侧部10d保持粘接层15，可以使水更加难以侵入半导体基板10和台架20之间，从而可以提高对水的屏蔽效果。
(半导体基板的薄型加工方法的实施方式3)
下面，参照图5，对半导体基板的薄型加工方法的实施方式3进行说明。
图5(a)～(c)是对半导体基板进行薄型加工时的工序图。
而且，本实施方式中，对于与前面所述的实施方式相同的构成使用相同的符号，将说明省略。另外，在与前面所述的实施方式相同的工序中，引用相同附图，将说明省略。
首先，如图2(a)所示，准备形成了元件区域11的半导体基板10。然后，如图5(a)所示，在半导体基板10的外周10b及侧部10d上形成凹凸部12。在形成该凹凸部12时，使用与前面所述的实施方式相同的方法。例如在使用干式蚀刻法、湿式蚀刻法、电解镀法、非电解镀法的情况下，不仅使外周10b，而且包括侧部10d露出，在该被露出的外周10b及侧部10d上形成凹凸部12。
另外，在本实施方式中，通过磨削半导体基板10的侧部10d，使原来的半导体基板10的直径减小，形成直径D的半导体基板10。作为像这样磨削侧部10d的方法，最好使磨削构件与侧部10d接触而机械地磨削。另外，半导体基板10的直径D与台架20的直径D1相比变小。
然后，如图5(b)所示，在将半导体基板10反转后，借助粘接层15将台架20和半导体基板10贴合。这里，最好使用液状的粘接层15。通过使用液状的粘接层15，粘接层15就会浸润展开至侧部10d’。另外，如果比较如上所述通过磨削侧部10d而使直径变小的半导体基板10和台架20的直径，则D1＞D，半导体基板10的直径D小于台架20的直径。这样，半导体基板10就被稳定地支撑在台架20上。
然后，如图5(c)所示，从半导体基板10的背面10c侧开始实施背面研磨，对半导体基板10实施薄型加工。在该工序中，在供给用于将磨削构件和半导体基板10冷却并且使两者润滑的水的同时，进行背面研磨。这样，图5(c)的虚线所示的部分就被除去，形成薄型基板30。另外，通过对如此形成的薄型基板30实施旋转蚀刻或干式蚀刻，实施薄型加工的精加工。
如上所述，本实施方式中，由于通过磨削半导体基板10的侧部10d，使该半导体基板10的直径D小于台架20的直径D1，因此半导体基板10就会集中在台架20上，从而可以将半导体基板10稳定地支撑在台架20上。如果具体地说明，则在半导体基板10的直径D大于台架20的直径D1的情况下，由于半导体基板10的侧部(端面)10d伸出而成为自由端，因此半导体基板10就容易从台架20上剥离，台架20和半导体基板10的密接性降低。另外，在半导体基板10的直径D和台架20的直径D1同等的情况下，即使仅产生少量的错位，由于半导体基板10的侧部10d也会伸出而成为自由端，因此与所述情况相同，密接性降低。所以，由于通过使半导体基板10的直径D小于台架20的直径D1，半导体基板10的侧部10d’就会集中在台架20上，不成为自由端，因此就可以防止半导体基板10的剥离。
(半导体基板的薄型加工方法的实施方式4)
下面，参照图6，对半导体基板的薄型加工方法的实施方式4进行说明。
图6(a)～(c)是对半导体基板进行薄型加工时的工序图。
而且，本实施方式中，对于与前面所述的实施方式相同的构成使用相同的符号，将说明省略。另外，在与前面所述的实施方式相同的工序中，引用相同附图，将说明省略。
首先，如图2(a)所示，准备形成了元件区域11的半导体基板10。然后，如图6(a)所示，在半导体基板10的外周10b上形成凹凸部12。具体来说，不使用干式蚀刻法或湿式蚀刻法，而利用电解镀法、非电解镀法或对树脂材料或金属材料进行图案处理，形成凹凸部12。此种利用各镀膜法或图案处理的方法与使用蚀刻法的情况不同，通过在外周10b的表面设置凸部，相对地形成凹凸形状。
然后，如图6(b)所示，在将半导体基板10反转后，借助粘接层15将台架20和半导体基板10贴合。这里，最好使用液状的粘接层15。通过使用液状的粘接层15，粘接层15就会在半导体基板10的表面整体上浸润展开。
然后，如图6(c)所示，从半导体基板10的背面10c侧开始实施背面研磨，对半导体基板10实施薄型加工。在该工序中，在供给用于将磨削构件和半导体基板10冷却并且使两者润滑的水的同时，进行背面研磨。这样，图6(c)的虚线所示的部分就被除去，形成薄型基板30。另外，通过对如此形成的薄型基板30实施旋转蚀刻或干式蚀刻，实施薄型加工的精加工。
如上所述，本实施方式中，由于在外周10b上形成有凹凸部12，因此外周10b的表面积或露出面积变大。此外，当将半导体基板10和台架20利用粘接层15粘接时，粘接强度提高，水更难以侵入半导体基板10和台架20之间，从而可以防止半导体基板10的剥离或破裂。

Claims (13)

1.一种半导体基板，其特征是，在第1基板面上，具有形成了半导体元件的元件区域、与该元件区域不同的基板外周区域，在该基板外周区域上，通过给定的方法形成有使该基板外周区域的表面积增加的微细凹凸部。
2.根据权利要求1所述的半导体基板，其特征是，在与所述基板外周区域相邻的侧部形成有凹凸部。
3.根据权利要求1或2所述的半导体基板，其特征是，所述凹凸部是通过使用干式蚀刻法而形成的。
4.根据权利要求1或2所述的半导体基板，其特征是，所述凹凸部是通过使用湿式蚀刻法而形成的。
5.根据权利要求1或2所述的半导体基板，其特征是，所述凹凸部是利用机械磨削而形成的。
6.根据权利要求1或2所述的半导体基板，其特征是，所述凹凸部是通过使用电解镀法而形成的。
7.根据权利要求1或2所述的半导体基板，其特征是，所述凹凸部是通过使用非电解镀法而形成的。
8.根据权利要求1或2所述的半导体基板，其特征是，所述凹凸部是利用树脂材料或金属材料的图案处理而形成的。
9.一种半导体基板的薄型加工方法，是对半导体基板进行薄型加工的方法，其特征是，包括：在第1基板面上形成具有半导体元件的元件区域的工序、在与该元件区域不同的基板外周区域上通过给定的方法形成使该基板外周区域的表面积增加的微细凹凸部的工序、使所述第1基板面与支撑体贴合的工序、对与所述第1基板面相反一侧的第2基板面进行磨削的工序。
10.根据权利要求9所述的半导体基板的薄型加工方法，其特征是，使所述第1基板面与支撑体贴合的工序中，借助粘接层使所述第1基板面和所述支撑体贴合。
11.根据权利要求10所述的半导体基板的薄型加工方法，其特征是，所述粘接层为液状。
12.根据权利要求9所述的半导体基板的薄型加工方法，其特征是，对与所述第1基板面相反一侧的第2基板面进行磨削的工序中使用背面研磨。
13.根据权利要求9所述的半导体基板的薄型加工方法，其特征是，包括通过磨削所述半导体基板的侧部，使该半导体基板的直径比所述支撑体的直径更小的工序。
CNB2005100727430A 2004-06-09 2005-05-19 半导体基板及半导体基板的薄型加工方法 Expired - Fee Related CN100356517C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004171024A JP4306540B2 (ja) 2004-06-09 2004-06-09 半導体基板の薄型加工方法
JP2004171024 2004-06-09

Publications (2)

Publication Number Publication Date
CN1707760A CN1707760A (zh) 2005-12-14
CN100356517C true CN100356517C (zh) 2007-12-19

Family

ID=35459680

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100727430A Expired - Fee Related CN100356517C (zh) 2004-06-09 2005-05-19 半导体基板及半导体基板的薄型加工方法

Country Status (3)

Country Link
US (1) US7256105B2 (zh)
JP (1) JP4306540B2 (zh)
CN (1) CN100356517C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137656A (zh) * 2011-12-05 2013-06-05 三星电子株式会社 硅衬底及其制造方法和外延结构及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5303845B2 (ja) * 2007-03-15 2013-10-02 富士電機株式会社 半導体素子の製造方法
US8173518B2 (en) * 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
JP5320619B2 (ja) * 2009-09-08 2013-10-23 三菱電機株式会社 半導体装置の製造方法
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
JP5406257B2 (ja) * 2011-09-07 2014-02-05 東京エレクトロン株式会社 接合方法、プログラム、コンピュータ記憶媒体及び接合システム
JP5869280B2 (ja) * 2011-09-29 2016-02-24 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5908696B2 (ja) * 2011-10-12 2016-04-26 株式会社ディスコ 硬質基板の研削方法
SG2014012934A (en) * 2012-06-12 2014-09-26 Erich Thallner Substrate-product substrate combination as well as device and process for producing a substrate-product substrate combination
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
CN107251201B (zh) 2015-02-12 2020-07-31 三菱电机株式会社 半导体装置的制造方法
JP6397804B2 (ja) * 2015-08-06 2018-09-26 株式会社日立製作所 半導体装置、半導体装置の製造方法、および電力変換装置
JP7025171B2 (ja) * 2017-10-12 2022-02-24 株式会社ディスコ 被加工物の研削方法
WO2020012986A1 (ja) * 2018-07-12 2020-01-16 東京エレクトロン株式会社 基板処理システム及び基板処理方法
JP6844877B2 (ja) * 2018-12-11 2021-03-17 ウルトラメモリ株式会社 半導体モジュールの製造方法
US11043437B2 (en) * 2019-01-07 2021-06-22 Applied Materials, Inc. Transparent substrate with light blocking edge exclusion zone
JP7365827B2 (ja) * 2019-03-13 2023-10-20 東京エレクトロン株式会社 接合システム、および接合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203696A (zh) * 1995-12-04 1998-12-30 株式会社日立制作所 半导体晶片的加工方法和ic卡的制造方法以及载体
CN1412830A (zh) * 2001-10-19 2003-04-23 富士通株式会社 半导体衬底夹具和半导体器件的制造方法
CN1431682A (zh) * 2002-01-11 2003-07-23 三井化学株式会社 半导体晶片表面保护粘结膜及使用其的半导体晶片加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745568A (ja) 1993-07-30 1995-02-14 Hitachi Ltd 半導体ウエハの研削方法
JP2003059878A (ja) 2001-08-08 2003-02-28 Hitachi Ltd 半導体チップ及びその製造方法
US7129172B2 (en) * 2004-03-29 2006-10-31 Intel Corporation Bonded wafer processing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203696A (zh) * 1995-12-04 1998-12-30 株式会社日立制作所 半导体晶片的加工方法和ic卡的制造方法以及载体
CN1412830A (zh) * 2001-10-19 2003-04-23 富士通株式会社 半导体衬底夹具和半导体器件的制造方法
CN1431682A (zh) * 2002-01-11 2003-07-23 三井化学株式会社 半导体晶片表面保护粘结膜及使用其的半导体晶片加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137656A (zh) * 2011-12-05 2013-06-05 三星电子株式会社 硅衬底及其制造方法和外延结构及其制造方法
US9422638B2 (en) 2011-12-05 2016-08-23 Samsung Electronics Co., Ltd. Silicon substrate including an edge portion, epitaxial structure including the same, and method of manufacturing the silicon substrate
CN103137656B (zh) * 2011-12-05 2017-08-25 三星电子株式会社 硅衬底及其制造方法和外延结构及其制造方法

Also Published As

Publication number Publication date
CN1707760A (zh) 2005-12-14
JP2005353730A (ja) 2005-12-22
US7256105B2 (en) 2007-08-14
US20050275092A1 (en) 2005-12-15
JP4306540B2 (ja) 2009-08-05

Similar Documents

Publication Publication Date Title
CN100356517C (zh) 半导体基板及半导体基板的薄型加工方法
CN1332431C (zh) 半导体器件的制造方法
US6710461B2 (en) Wafer level packaging of micro electromechanical device
CN101120438B (zh) 半导体器件的制造方法、半导体器件
JPH02263996A (ja) バンプめっき設備及びめっき法
CN1638020A (zh) 半导体装置的制造方法、半导体装置、电路基板、电子设备
US20140225254A1 (en) Method and apparatus providing integrated circuit having redistribution layer with recessed connectors
TW200400591A (en) High density raised stud microjoining system and methods of fabricating the same
US20080083561A1 (en) Thin printed circuit board for manufacturing chip scale package
CN102365736A (zh) 半导体元件用基板的制造方法及半导体器件
US11545455B2 (en) Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
KR20010061956A (ko) 반도체장치의 제조방법
US20070196979A1 (en) Flip chip in package using flexible and removable leadframe
US8217508B2 (en) Method of packaging integrated circuit devices using preformed carrier
US11424216B2 (en) Electronic device bonding structure and fabrication method thereof
US6638688B2 (en) Selective electroplating method employing annular edge ring cathode electrode contact
US20090165293A1 (en) Electronic assembly manufacturing method
US7067423B2 (en) Electroless plating apparatus, semiconductor wafer having bumps, semiconductor chip having bumps, methods of manufacturing the semiconductor wafer and the semiconductor chip, semiconductor device, circuit board, and electronic equipment
US7087510B2 (en) Method of making bondable leads using positive photoresist and structures made therefrom
JP5466370B2 (ja) 半導体チップの製造方法
KR100927778B1 (ko) 반도체 패키지 제조 방법
US20150183637A1 (en) Compact electronic package with mems ic and related methods
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
Burkett et al. Materials aspects to consider in the fabrication of through-silicon vias
JP2003229381A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071219