CN100353510C - 绝缘栅薄膜晶体管及其控制系统 - Google Patents

绝缘栅薄膜晶体管及其控制系统 Download PDF

Info

Publication number
CN100353510C
CN100353510C CNB03136778XA CN03136778A CN100353510C CN 100353510 C CN100353510 C CN 100353510C CN B03136778X A CNB03136778X A CN B03136778XA CN 03136778 A CN03136778 A CN 03136778A CN 100353510 C CN100353510 C CN 100353510C
Authority
CN
China
Prior art keywords
semiconductor region
thin film
semiconductive thin
conductive grid
gated transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03136778XA
Other languages
English (en)
Other versions
CN1452225A (zh
Inventor
林丰
长谷川尚
吉田宜史
小山内润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1452225A publication Critical patent/CN1452225A/zh
Application granted granted Critical
Publication of CN100353510C publication Critical patent/CN100353510C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

在形成半导体薄膜的绝缘栅晶体管中栅极阈值电压可被电子学方法控制，例如，完全耗尽的SOI，耗尽第一和第二主表面之间的载流子。相反导电类型的第三半导体区设置在其与半导体薄膜接触的位置。在半导体薄膜中的载流子的量通过将相反导电类型的载流子从第三半导体区施加到半导体薄膜中被控制，或者通过从半导体薄膜向第三半导体区吸引相反导电类型的载流子被控制。

Description

绝缘栅薄膜晶体管及其控制系统
技术领域
本发明涉及一种绝缘栅场效应晶体管和以此构成的集成电路，并且更特别地，涉及一种把半导体薄膜，例如SOI(Semiconductor On Insulator绝缘体基半导体)或者SON(Semiconductor On Nothing无基半导体)应用于沟道形成区的技术。在某些例子中半导体薄膜形成在绝缘衬底(SOI)上，在某些其它例子中半导体薄膜通过衬底被悬或保持在两端处于空洞状态(SON)，并且在另一些例子中半导体薄膜具有以一末端连接到衬底的凸出部分。
背景技术
一种称为动态阈值电压控制方法的方法被建议用作获得高速度和低待机功耗的办法，通过当晶体管处在不工作状态时保持栅极阈值电压的绝对值大以降低晶体管的漏电流，而当晶体管处在工作状态时保持栅极阈值电压的绝对值小。
如果晶体管是形成在半导体衬底上的体MOS晶体管，通过连接一阱到栅电极并且如果晶体管是部分耗尽SOI MOS晶体管，通过连接一体到栅电极时，动态阈值电压控制方法是可以实现的，以便栅电极作为信号输入端(参考文献1：F.Assadeargi等人的“用于超低电压工作的动态阈值电压MOSFET(DTMOS)”AIEEE电子器件通讯(AIEEE Electron Device Letters)，15卷，12期，第510-512页，1994年12月)。
术语部分耗尽的SOI，简略为PD SOI，是指其中耗尽层仅部分地伸展在其半导体薄膜的深度方向以给其一中性区的SOI。“体(body)”是用于其中形成沟道的上述半导体薄膜的简称。
另一方面，其中厚度和杂质浓度的结合以便耗尽层覆盖半导体薄膜的整个深度的SOI被称为FD(完全耗尽的)SOI。在FDSOI中，在一定的栅极电压范围内，在栅极下面的体对于整个深度被耗尽以便提供不中性的区域。因此，不像体MOS和PDSOIMOS，连接体到栅极并且输入ON信号到其上不能更有助于FDSOI控制晶体管阈值电压地绝对值。这是因为当体被耗尽时，在源区和形成沟道的体的部分之间的正向偏置是难以实现的。
关于通过空气间隙在两导电栅极之间夹着一半导体构成的绝缘栅晶体管的一项专利在U.K.(英国)于1935年被授予给O.Heil。然而，它没有提及或甚至暗示具有这种结构的晶体管可在微沟道晶体管中用作防止所谓短沟道效应。
相反，第一次在记载中，发明人推荐其中完全耗尽的(FD)半导体薄膜夹在第一导电栅极和具有栅绝缘膜的第三导电栅极之间的晶体管结构，在记录中第一次作为克服单个栅极MOS晶体管小型化的限制的方法在最近几年应用到实践中。发明人给具有这种结构的晶体管命名为XMOS晶体管(参考文献2：Sekigawa、Y.Hayashi、K.Ishii、S.Fujita的“用于3D-IC”的MOS晶体管，关于固态器件和材料的第17次会议，东京，1985年，最终纲要和最近的新闻摘要A 17th Conference on Solid State Devices andMaterials，C-3-9 LN，第14-16页。参考文献3：Hayashi的“在未来0.025μm的时期有效的器件设计的指南A Guide to Device Design Effective inthe Coming Age of 0.025μm”，Nikkei Microdevice 1988年7月，第121-125页。)。近来，许多人发表了以双栅MOS晶体管命名的微型化研究的成果。
具有这种结构的晶体管利用第三导电栅极的电位可以改变从第一栅极观测到的栅极阈值电压是公知的。然而，当第三导电栅极的电位被固定时，亚阈的倾斜增加并且ON-OFF转变电压变大给这些晶体管带来不良的开关效率的缺陷。此外，通过第三导电栅极电位单独地控制阈值电压的方法具有阈值电压可变范围受到很大限制的缺陷。这种方法的另一个问题是，当应用到其中第三导电栅极设置在半导体薄膜的背面的SOI结构和类似的结构时，该方法需要用于从每个晶体管的第三导电栅极中引出电连接布线的额外的面积和工艺步骤。
发明内容
考虑到上述的问题而产生本发明，并且因此本发明的一个目的是提供一种技术，用于通过电子控制从当FDSOI晶体管处在不工作状态时的栅极阈值电压变化到当其处在工作状态时栅极阈值电压，以及一种体现该技术的晶体管。本发明的另一个目的是提供一种技术，用于如以双栅MOS晶体管为代表的，其中耗尽的半导体薄膜通过栅绝缘膜夹在第一导电栅极和第三导电栅极之间的绝缘栅晶体管，它可以电子控制栅极阈值电压而不改变第三导电栅极的电位，以及提供这样的晶体管。
根据本发明的一种控制绝缘栅晶体管的方法，该绝缘栅晶体管包括：具有第一主表面和面对第一主表面的第二主表面的半导体薄膜；形成在半导体薄膜的第一主表面上的第一栅绝缘膜；形成在第一栅绝缘膜上的第一导电栅极；穿过第一导电栅极互相面对、同第一导电栅极绝缘、接触半导体薄膜并且具有第一导电类型的第一半导体区和第二半导体区；具有相反导电类型、与半导体薄膜接触、并且其上设有第三布线接触的第三半导体区，该半导体薄膜具有这样的厚度和杂质浓度关系，以便第一导电栅极电位引起在第一导电栅极下的第一和第二半导体区之间在第一主表面和第二主表面之间的载流子的耗尽，该方法包括：从相反导电类型的第三半导体区向该半导体薄膜中注入相反导电类型的载流子；并且接着将第一电位施加到第一导电栅极，用于在夹在第一半导体区和第二半导体区之间的半导体薄膜的表面上引起第一导电类型的沟道。
从而，根据本发明，如在图1的截面图的例子中所示，绝缘栅晶体管由以下构成：具有第一主表面101和面对第一主表面的第二主表面102的半导体薄膜100；形成在半导体薄膜的第一主表面上的第一栅绝缘膜210；形成在第一栅绝缘膜上的第一导电栅极310；通过第一导电栅极彼此面对的第一半导体区110和第二半导体区120，它们同第一导电栅极绝缘、和半导体薄膜110接触并且具有第一导电类型；具有相反导电类型并且与半导体薄膜接触的第三半导体区(未示出)。进一步，在半导体薄膜100中，其中第一导电栅极电位引起在第一主表面101和第二主表面102之间，第一导电栅下的第一和第二半导体区之间的载流子耗尽，存在一种被采用的方法，其中相反导电类型的载流子2从相反导电类型的第三半导体区被注入到薄膜中之后，接下来第一电位被施加到导电栅极用于引起夹在第一半导体区和第二半导体区之间的半导体薄膜的表面上的第一导电类型的沟道。
未在图1中示出的第三半导体区，例如，设定的位置以便具有与在图面垂直的方向上延伸的半导体薄膜100的延伸部分的接触。在图1中半导体薄膜100被具有形成在其表面上的绝缘层20的衬底10支持。在大多数情况下，衬底10由硅形成并且绝缘层20是氧化硅膜。具有在其表面上的绝缘层的支持衬底被称为绝缘衬底。完全由绝缘材料形成的绝缘衬底，例如石英衬底，也可以作为支持衬底。可供选择的结构在于半导体薄膜的一个末端，或者是第一半导体区、第二半导体区或第三半导体区的末端，被衬底支持。
根据本发明的第二种方法，另一方面，从第一导电栅极观测到的栅极阈值电压通过在固定周期内控制在半导体薄膜中积累的相反导电类型的载流子的总量被控制，载流子的总量是通过从相反导电类型的第三半导体区向夹在第一半导体区和第二半导体区之间的部分半导体薄膜供给相反导电类型的载流子而获得，或者通过将那些载流子吸收到第三半导体区中而获得。这种方法适合于通过栅绝缘膜在第一导电栅极和第三导电栅极之间夹住耗尽的半导体薄膜而构成的绝缘栅晶体管。
将在向其中注入相反导电类型的载流子的半导体薄膜中引起第一导电类型的沟道所需的栅极电压减少相应于相反导电类型的注入的载流子或电荷的数目的水平。这意味着栅极阈值电压等效地朝耗尽侧改变。如果栅极阈值电压在增强类型的范围内变化，这意味着栅极阈值电压的绝对值下降。
在本发明中，比半导体薄膜的杂质浓度高的相反导电类型的第三半导体区被提供在半导体薄膜中以便向半导体薄膜中注入相反导电类型的载流子或从半导体薄膜中引出相反导电类型的载流子。当第三半导体区相对于第一或第二半导体区被正向偏置时，相反导电类型的载流子被注入到半导体薄膜中。在注入之后，相反导电类型的载流子积累在半导体薄膜中，除非不断地供给，否则积累的载流子的总量减少并且当载流子的寿命终止时最终没有剩余。
另一方面，依靠半导体薄膜的表面电位，通过加热或通过高场效应区中的雪崩倍增而产生的相反导电类型的载流子可以积累在半导体薄膜中并且改变从第一导电栅极观测到的栅极阈值电压。如果无意识积累的相反导电类型的这些载流子被从半导体薄膜中吸引到第三半导体区，栅极阈值电压可被控制并且被设定到预期的水平。为了吸引载流子到第三半导体区，在第三半导体区和第一或第二半导体区之间施加基本上零偏置或相反偏置。
此外，本发明的方法和绝缘栅晶体管可以通过第三半导体区的电位控制栅极阈值电压。当应用到通过栅绝缘膜在第一导电栅极和第三导电栅极之间夹住耗尽的半导体薄膜构成的绝缘栅晶体管时，该方法通过利用相对于第三导电栅极的电位的第三半导体区的电位控制半导体薄膜中积累的相反导电类型的载流子的总量，可以稳固地控制从第一导电栅极观测到的栅极阈值电压。
附图说明
在附图中：
图1示出了本发明绝缘栅薄膜晶体管的栅极阈值电压控制方法的原理的截面图；
图2A和2B分别是根据本发明一个实施例的形成在SOI衬底上的绝缘栅薄膜晶体管的平面图和及其的截面图；
图3是本发明一个实施例的平面图，其中第三半导体区夹在多个第二半导体区之间并且第二导电栅极从第一导电栅极连续；
图4是其中第三半导体区接触夹在第一和第二半导体区之间的部分半导体薄膜、第二导电栅极从第一导电栅极延伸以及第二栅绝缘膜是和第一栅绝缘膜同样的膜的本发明一个实施例的平面图；
图5A和5B分别是当本发明应用到具有第一主表面侧上的第一导电栅极和第二主表面侧上的第三导电栅极的绝缘栅晶体管时的平面图和截面图；
图6是本发明应用到COMS反相器的一个实施例的等效电路图；
图7A和7B分别是图6的反相器的平面图和在图7A的平面图中沿着线X-X’截取的截面图；以及
图8A到8G示出了在图7A和7B中示出的实施例的制造工艺的流程图。
具体实施方式
实施模式
作为有效地实现本发明的模式，第三半导体区的末端设置在相反导电类型的载流子可从夹在第一半导体区和第二半导体区之间的一部分半导体薄膜中扩散的距离内，以便从第三半导体区到形成沟道的部分半导体薄膜的传送相反导电类型的载流子，或以便从这部分向第三半导体区吸引载流子。
另一种用于有效地实现本发明的晶体管的模式是如图2A和2B所示的绝缘栅晶体管。在该晶体管中，半导体薄膜从夹在第一半导体区110和第二半导体区120之间的半导体薄膜部分103延伸到第三半导体区130。半导体薄膜的延伸部分用104作标记。第二栅绝缘膜220形成在延伸部分104上，以及第二导电栅极320形成在第二栅绝缘膜220上。
图2A是本发明上述实施例的平面图，同时，图2B是沿平面图的线X-X’截取的截面图。在图2A和2B中，参考标记10指示支持衬底，以及20指示用于使半导体薄膜同支持衬底绝缘的绝缘膜。113、123和133分别地表示连接到第一、第二和第三半导体区的布线接触。第一栅绝缘膜用210作标记，设置在连结层下面的所谓的场绝缘膜用400作标记以及设置在第一导电栅极上的绝缘膜用431作标记。421表示用于使第一导电栅极和第二导电栅极绝缘的层间栅绝缘膜，以及413表示形成在第三半导体区和其它部分上的绝缘膜。313和323分别地指示连接到第一和第二导电栅极的布线接触。
下面描述当第一导电类型是n型以及相反的导电类型是p型时晶体管的运行。尽管标记变化的方向是相反的，但在下面的描述中给出的原理和效果也将应用到第一导电类型是p型的例子中。用于从接近零的低电位到第一正电位的转变的ON电压施加于第一导电栅极。但是首先，通过将第三p型半导体区设定为第二正电位和将第二导电栅极设定为接近零的低电位或负电位，在第二导电栅极下面的半导体薄膜中感应p沟道，以便相反导电类型的载流子，也就是空穴，通过p沟道注入到在第一导电栅极下面的半导体薄膜中。
此时，这样设置第二正电位以致在第二正电位和第二导电栅极的电位之间的电位差比相对于相反导电类型(在该例中的p沟道)的载流子的第二导电栅极的阈值电压Vthr的绝对值大。如果第一导电栅极的电位是接近零的低电位，空穴也注入并且分散在第一导电栅极下面的第一和第二半导体区之间的半导体薄膜中。空穴在连接成为n沟道漏区和n沟道源区的第一和第二半导体区的方向的垂直方向扩散。用于缩短在具有宽沟道的n沟道的晶体管中注入空穴的时间的一种方法的例子是把第二半导体区分成两部分并且在这两部分之间设置第三半导体区，如图3所示。在图中的横向方向可重复这种排布以便具有多个第三半导体区。
在图3所示的实例中，第一导电栅极和第二导电栅极是连续的。图2A和2B所示的结构也能使用连续的第一导电栅极和第二导电栅极，可以帮助减少输入端子的数目和晶体管所占用的面积。然而，当第一导电栅极和第二导电栅极是连续的时候，第三半导体区的电位范围和用于注入相反导电类型载流子的连续栅极的电位范围比当使用独立的栅极时要窄。可以利用将一层绝缘膜作为第一栅绝缘膜和第二栅绝缘膜来缩短制造工艺。
在图2A中的第三半导体区接触半导体薄膜的延伸部分。如图4所示当第三半导体区接触夹在第一和第二半导体区之间的半导体薄膜的部分时，本发明的方法也能实行。然而，因为第三半导体区接触到第一和第二半导体区的可能性很大，这种排布具有结电容增加的缺陷。
相反导电类型的载流子通过它从第三半导体区移动的沟道处于在半导体薄膜的延伸部分104中。如果该沟道的部分掺杂具有第一导电类型的杂质(在该例中半导体薄膜已经掺杂了相反导电类型的杂质)或者在该沟道中形成第一导电类型的高浓度杂质部分，可以获得防止相反导电类型的载流子流回到第三半导体区中的阻挡层。这样，从第二导电栅极看到的相反导电类型载流子沟道的栅极阈值电压转换到增加的一侧。
另一种用于有效地实现本发明的优选的晶体管的模式是如图5A和5B所示的绝缘栅晶体管。该晶体管的特征在于至少包括；
具有第一主表面101和面对第一主表面的第二主表面102的半导体薄膜(分为部分103和104)；
形成在半导体薄膜的第一主表面上的第一栅绝缘膜210；
形成在第一栅绝缘膜上的第一导电栅极310；
穿过第一导电栅极互相面对、与第一导电栅极绝缘、接触半导体薄膜并且具有第一导电类型的第一半导体区110和第二半导体区120；
具有相反导电类型并且和半导体薄膜接触的第三半导体区130；
形成在夹在第一半导体区和第二半导体区之间的半导体薄膜部分103的第二主表面上的第三栅极绝缘膜230；以及
接触第三栅极绝缘膜230的第三导电栅极330。
图5A是上述实施例的平面图，同时，图5B是沿平面图的线X-X’截取的截面图。在图5A和5B中，参考标记10指示支持衬底以及20指示在支持衬底10的表面上的绝缘膜。113和123分别地表示连接到第一和第二半导体区的布线接触。133表示连接到第三半导体区的布线接触。设置在连接层下面的所谓的场绝缘膜用400作标记、设置在第一导电栅极上的绝缘膜用431作标记、413表示形成在第三半导体区和其它部分上的绝缘膜以及设置在第三栅极导电膜上的绝缘膜用433作标记。313指示连接到第一导电栅极的布线接触。如果必要，还提供用333表示连接到第三导电栅极的布线接触。图5A和5B中所示的在特殊例子中的第三导电栅极330的长度足以达到第三半导体区，并且不是直接达到而是通过第三栅绝缘膜230达到的。然而，该长度也不是必须延伸到第三导电栅极。
为了更有效地实行本发明的上述实施例，第三半导体区的末端设置在相反导电类型的载流子可从半导体薄膜的一部分中扩散的距离内，该部分半导体薄膜是夹在第一半导体区和第二半导体区之间，以便可靠地运送相反导电类型的载流子到在第一和第二半导体区之间的半导体薄膜的一部分中并且形成沟道。
在第三栅绝缘膜上的第三导电栅极可以延伸直到到达第三半导体区下面的区域。通过第三栅极下面引起的沟道或者耗尽层，相反导电类型的载流子从第三半导体区输送到夹在第一和第二半导体区之间的半导体薄膜的部分中，或者从半导体薄膜的这部分中迁移到第三半导体区。
下面描述当第一导电类型是n型以及相反的导电类型是p型时晶体管的运行。下面的描述中给出的原理和效果也将应用到第一导电类型是p型的例子中，尽管符号变化的方向是相反的。当第二半导体区的电位是0V和第三半导体区的电位是0V时，第一导电栅极的阈值电压是Vth10以及相对于相反导电类型的载流子的第三导电栅极的阈值电压是Vthr30(当偏置条件是这样时以致第一和第三导电栅极刚好被偏置到各自的阈值电压)。
例如，当第三导电栅极偏置以便阈值电压设定到(Vthr30-1)V以及第三半导体区偏置以设定它的电压V3到-1V时，第一导电栅极的栅极阈值电压Vth1增加到 Vth1-1。此后，第三半导体区的电压V3改变到0V或改变到不引起大的电流流动的到第二半导体区的正向电压范围内。在这种情况下，第一导电栅极的栅极阈值电压Vth1从 Vth1-1变化量由ΔVth1表示，并且ΔVth1表示为ΔV3*(k3*t1/(k1*t3+αd))。
在上面的表达式中，t1和k1分别是第一栅绝缘膜的厚度和介电常数，t3和k3分别是第三栅绝缘膜的厚度和介电常数，d表示半导体薄膜的厚度并且α是K1*k2/k，其中k是半导体薄膜的介电常数，ΔV3表示V3的变化量，*表示乘号，以及/是除号。这表示第一导电栅极的栅极阈值电压可以通过第三半导体区的电位改变而不改变第三导电栅极的电压。
在常规的晶体管中，当第三导电栅极在使第三导电栅极的电压超过Vthr30以及感应更多的相反导电类型的载流子进入半导体薄膜的方向(如果相反导电类型是p型时的负向方向)偏置时，从第一导电栅极看到的栅极阈值电压几乎不变。相反，本发明通过相反导电类型的第三半导体区的电位能扩宽栅极阈值电压的变化的范围。
当本发明的第三导电栅极在使第三导电栅极的电压接近Vthr30或超过Vthr30以及感应更多的相反导电类型的载流子进入半导体薄膜的方向偏置时，通过用第三半导体区连接第一导电栅极和输入信号到栅极也可能控制Vth。
如果在上述的实施例中由相反导电类型的半导体形成第三导电栅极，因为混合电压在感应相反导电类型的载流子到半导体薄膜的第二主表面的方向，偏置第三导电栅极是不必要的。在晶体管不具有第三导电栅极的情况下，像现有技术那样，通过从第一导电类型的半导体中形成栅极、从相反导电类型的半导体中形成沟道以及利用杂质浓度很难设定栅极阈值电压到增强侧。这是因为，在完全耗尽的SOI和SON中，半导体薄膜的掺杂浓度较低并且厚度较薄。
在这种情况下，由相反导电类型的半导体形成第一导电栅极可以容易地得到增强型变化。而且，如果第二导电栅极具有相反导电类型，安全地实施本发明的方法将更容易，因为相反导电类型的载流子能容易地流进第二导电栅极下面的半导体薄膜中，而不用对第二导电栅极施加与电源电压的极性相反的电压。作为优选的导电栅极材料的半导体是硅或锗化硅。特别地，p型锗化硅给硅n沟道绝缘栅极晶体管带来了优选的阈值电压。
实施例
图6是本发明一个实施例的CMOS反相器的等效电路图。n沟道MOS晶体管和p沟道MOS晶体管的漏极端子分别用113n和113p作标记。n沟道MOS晶体管和p沟道MOS晶体管的源极端子分别用123n和123p作标记。133n和133p是晶体管的控制端子。313n和313p是晶体管的第一栅极端子。323n和323p是晶体管的第二栅极端子。控制端子133n和133p分别地连接到n沟道MOS晶体管和p沟道MOS晶体管的第三半导体区。在图6中，IN表示输入端子以及OUT表示输出端子。Ctr1_n和Ctr1_p分别是n沟道和p沟道晶体管的Vth控制端子。电源电压端子用Vdd作标记，同时Vss表示用于低电源电压的端子，在数字电路中，低电源电压通常具有地电位。
图7A和7B示出了由图6的电路建立半导体集成电路的例子。图7A是该集成电路的平面图。图7B是沿着图7A中线X-X’的截面图。
参考标记10指示支持衬底，在该例中，支持衬底是n型硅<100>面的高电阻晶片。具有100nm厚度的硅氧化膜用20作标记。103n和103p分别表示n沟道MOS晶体管和p沟道MOS晶体管的半导体薄膜的部分。半导体薄膜部分103n和103p在厚度上各自大约是30nm并且形成沟道。104n和104p分别表示n沟道和p沟道MOS晶体管的半导体薄膜的延伸部分，并且延伸部分104n和104p用作相反导电类型的载流子的沟道。110n和110p表示晶体管的漏区(第一半导体区)。120n和120p是晶体管的源区(第二半导体区)。130n和130p是晶体管的第三半导体区并且具有相反的导电类型。210n和210p是晶体管的第一栅极氮氧化物膜并且各自具有2.7nm的厚度。220n和220p是晶体管的第二栅极氮氧化物膜。310n和320n是n沟道晶体管的连续的第一和第二导电栅极。310p和320p是p沟道晶体管的连续的第一和第二导电栅极。第一导电栅极在长度上各自是100nm，在该实施例中，由硅薄膜或锗化硅薄膜的叠层形成。第一、第二和第三半导体区包括通过外延生长形成在半导体薄膜上的半导体膜。
下面参考图8A到8G和图7B描述该实施例的制造步骤。
(a)高电阻的硅晶片用作支持衬底10以及具有大约100nm厚度的硅氧化膜20和具有大约4x1017atoms/cc(原子/立方厘米)且其层厚约为35nm的n型杂质浓度的硅薄膜100形成在衬底上用以制备SOI衬底。
(b)在上面得到的SOI上，通过热氧化生长直到其达到大约7nm厚度的氧化膜41以及通过CVD在氧化膜41上形成大约50nm厚度的氮化硅膜42。然后，通过公知的光刻技术形成光刻胶图形51用以留下在晶体管区的硅薄膜的部分。
(c)利用光刻胶图形51作掩模，在提供相对于硅氧化膜的选择比率的蚀刻条件下刻蚀氮化硅膜。然后去除光刻胶图形并且清洗衬底表面。通过去除氮化硅膜而被暴露的硅氧化膜的暴露表面在高温氧化下被氧化直到氧化硅膜401生长到大约60nm的厚度。通过该步骤，硅薄膜100分割成各个制作晶体管的部分。可选择的，公知的STI(shallow trench isolation浅沟槽隔离)技术可用来分割硅薄膜。
用热磷酸基蚀刻剂去除氮化硅膜42以及用缓冲氢氟酸基蚀刻剂去除氧化硅膜41用以暴露硅薄膜100的表面。通过热氧化在硅薄膜100的表面形成2.7nm厚度的氧化硅膜200。此后，通过从带有氢气或带有氙气的氮气的等离子体向衬底表面引入氮原子团并且设定衬底温度为400℃，在5-7％的氮化比率下使用ECR(Electron Cyclotron Resonance电子回旋共振)、ICP(Inductively Coupled Plasma感应耦合等离子体)、或者其它高密度等离子体设备作表面氮化。然后衬底在高纯度氮气气氛下转移并且在氮气中800℃的温度进行热处理用于退火表面缺陷。氮化的氧化硅膜用作第一和第二栅氧化膜。
(d)接下来，通过淀积形成导电栅极薄膜300。首先淀积大约10nm的纯硅形成纯硅薄膜301。然后，通过淀积形成厚度为200nm的含有大约60％的锗并且掺杂硼的锗化硅薄膜302。然后淀积大约50nm厚度的硼掺杂硅形成硼掺杂硅薄膜303。利用的源气体是甲硅烷(SiH4)、锗烷(GeH4)和乙硼烷(B2H6)。在其上形成大约100nm厚度的氮化硅膜43。
通过淀积形成最初的纯硅薄膜是为了接下来形成的锗化硅薄膜的组分均匀化，并且使膜厚度分布的细微浮动平坦。在下面的制造步骤中通过温度和时间在膜中扩散锗和硼。因此栅极导电膜的电特性可以认作是硼掺杂锗化硅的电特性。
使用如ArF印刷术和电子束印刷术的公知技术用于具有大约100nm的栅长度的导电栅极的光刻胶图形形成在上述的氮化硅膜/导电栅极薄膜上。在通过RIE技术以光刻胶图形用作掩模顺次蚀刻氮化硅膜、硅膜、锗化硅膜和硅膜。
通过光刻版形状的光刻胶膜和氮化硅膜/导电栅极薄膜被用作选择掩模，以便通过在低加速电压(对于硼大约是4KeV、对于砷大约是15KeV)下的离子注入选择地形成n型漏区(114n)的扩展区、源区(124n)的扩展区、n型第三区(134p)的扩展区、p型漏区(114p)的扩展区、源区(124p)的扩展区和p型第三区(134n)的扩展区。在离子注入中，设定剂量(大约3×1013)以便得到大约1019atoms/cc(原子/立方厘米)的杂质浓度。
(e)利用公知的栅极侧壁绝缘膜工艺，各具有大约40nm厚度的绝缘膜侧壁403形成在第一和第二栅极的侧壁。对源区和漏区部分表面上的氧化膜进行湿刻蚀用于给硅薄膜表面形成氢终止面。此后，具有大约70nm厚度的晶态硅层105通过选择外延技术选择地生长在用作漏区(110n和110p)、源区(120n和120p)和第三半导体区(130p和130n)的半导体薄膜100的部分上。
(f)通过光刻版形状的光刻胶膜和绝缘膜侧壁403被用作砷和硼的离子注入的掩模，用于形成n沟道漏区(110n)和源区(120n)、p沟道第三半导体区(n型)(130p)、p沟道漏区(110p)和源区(120p)、以及n沟道第三半导体区(p型)(130n)。杂质离子不仅引入到由选择外延生长形成的结晶硅层而且引入到下层SOI半导体薄膜部分中。在注入中，设定砷的剂量以便获得大约1021atoms/cc(原子/立方厘米)的杂质浓度以及设定硼的剂量为一定的值以便得到大约1020atoms/cc(原子/立方厘米)的杂质浓度。
(g)用热磷酸等对导电栅极薄膜(300)上的氮化硅膜43进行湿腐蚀。然后清洗表面，利用蒸发淀积镍到大约20nm的厚度，接着进行烧结。在绝缘膜上的没有发生反应的镍用酸腐蚀掉留下镍化硅层。通过高温烧结，硅化物层110n和110p形成在漏区上。同时，硅化物层120n和120p形成在源区上、硅化物层130n和130p形成在第三半导体区以及硅化物层310n、320n、310p和320p形成在栅极上。
在表面上用CVD形成氧化硅膜作为连接层间绝缘膜440。按照需要在膜中开出接触孔以及用氮化钛、钨或类似的材料形成接触插塞500。然后利用蒸发形成铝薄膜。用光刻和RIE(反应离子蚀刻)形成布线图形以获得第一连接层600(此处，达到图7B的状态)。此后，按需要形成由铜薄膜或类似的材料构成的层间绝缘膜和多层连接，最终，形成钝化层。
在像上述形成的CMOS电路中，当第三半导体区的电压是0V时，n沟道晶体管的栅极阈值电压大约是0.23V以及p沟道晶体管的栅极阈值电压大约是0.2V。
在上述反相器电路的情况中，在时间到达10皮秒数量级之前，并且输入信号从0V改变到Vdd时，如果0.4V和Vdd之间的电压施加到n沟道晶体管的第三半导体区，甚至当Vdd大约是0.4V左右时，n沟道晶体管的Vth变化到大约0V，并且获得足够的驱动力。
另一方面，当输入信号从Vdd改变到0V时，在达到完成输入信号的改变的10皮秒数量级之前，(Vdd-0.4)V和0V之间的电压施加到p沟道晶体管的第三半导体区。从而，p沟道晶体管的Vth大约在0V并且获得足够的驱动力。
相反导电类型的载流子通过沟道移至第三半导体区，该沟道在半导体薄膜的延伸部分104中。如果此沟道的一部分掺杂具有第一导电类型(在该例中，半导体薄膜已经掺杂相反导电类型的杂质)的杂质或一个高浓度杂质区形成在该沟道上，就可获得用于防止相反导电类型的载流子回流至第三半导体区的阻挡层。通过这种方法，从第二导电栅极观测到的相反导电类型载流子沟道的栅极阈值电压变换到增强的一侧。
在上述的实施例中，代替p型第三区的延伸区134n，具有不同杂质浓度(在该例中，是较高的杂质浓度)的部分可以通过在n沟道MOS晶体管的半导体薄膜延伸部分的空穴的沟道中具有设定在大约3×1012原子/cm2的剂量的砷注入形成。这样设定相对于空穴到大约-0.4V的栅极阈值电压，因此，与形成相对于空穴的半导体薄膜部分的第一沟道的栅极阈值电压相比，其朝增加的一侧变换。这样形成了阻挡空穴注入到第一半导体薄膜部分的沟道形成部分中的阻挡层，并且通过感应n沟道的第一导电栅极的电压，空穴不再退回到第三半导体区130p。
在上述的实施例中，n沟道MOS晶体管的导电栅极由p型硅形成并且形成n型MOS晶体管的半导体薄膜部分的第一沟道具有n型导电和4×1017原子/cm3的杂质浓度，同时，p沟道MOS晶体管的导电栅极由n型硅形成并且形成p型MOS晶体管的半导体薄膜部分的第一沟道具有p型导电和4×1017原子/cm3的杂质浓度。当第三半导体区的电位是0V时，这样设定用于n沟道晶体管的栅极阈值电压到0.48V并且用于p沟道晶体管的栅极阈值电压到-0.48V。在输入栅极信号以前，通过施加于n沟道晶体管的第三半导体区的电压等于或高于0.4V并且施加于p沟道晶体管的第三半导体区的电压等于或小于(Vdd-0.4)V时，栅极阈值电压的绝对值变为大约0.1V。从而，即使当电源电压大约是0.6V时，也可获得具有很小漏电流的高速度CMOSLSI。
另一方面，在图5A和5B中，如果第一导电栅极由n型硅形成并且第三导电栅极由p型硅形成，那么n沟道晶体管的Vth大约是0.25V并且p沟道晶体管的Vth大约是-0.25V。当第一导电栅极由p型硅形成并且第三导电栅极由n型硅形成时，那么n沟道晶体管的Vth也大约是0.25V并且p沟道晶体管的Vth也大约是-0.25V。以这种方式设计电路可以利用第三半导体区的电位稳定地控制半导体薄膜中相反导电类型载流子的浓度。
当第三半导体区对于源区的电位是0V时，Vth的绝对值差不多是0.25V，同时，如果电位是0.4V时，Vth的绝对值是0.05V。电子控制可能与用于施加控制信号到第三半导体区而设定的时间间隔无关。半导体薄膜的杂质浓度希望为零。半导体薄膜的预期厚度是栅极长度的1/3或更短，以便避免穿通。特别地，如果栅极的长度是20nm，半导体薄膜的厚度预期是7nm或更低。可类似地预期栅绝缘膜、第一栅绝缘和第三栅绝缘膜是其表面被氮化的2nm厚的氧化硅膜。在电源电压是0.4V处，由该实施例的晶体管构成的反相器、NAND或者NOR电路的待机电流很小而驱动电流很大。
在上述的实施例中，被施加到第三半导体区的控制信号可以通过上游两级的反相器、NOR或NAND的输出驱动。如果p沟道和n沟道晶体管的第三半导体区互相连接，那么反相器或类似器件的Vth可以由控制信号控制。
当由多个晶体管构成的电路组作为组被控制时，组中的n沟道晶体管的第三半导体区的互相连接并且组中的p沟道晶体管的第三半导体区的互相连接。一个控制信号提供给n沟道晶体管的互相连接上以及另一个控制信号提供给p沟道晶体管的互相连接上，用于控制待机电源和电路的开关速度。
在本发明中，除硅单晶薄膜半导体薄膜还可以是锗化硅单晶薄膜或者是应变硅/锗化硅叠层。除氧化硅膜外栅极绝缘膜还可以是氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化硅-铪混合膜、氧化锆膜、或氧化硅-锆混合膜。除多晶硅膜或锗化硅膜外导电栅极还可以是钨膜、氮化钛膜、或钛/氮化钛叠层。第一、第二和第三半导体区不仅可以形成在半导体薄膜中也可以形成在半导体薄膜的顶部，并且金属硅化物或金属薄膜可以附加在其上用以形成一叠层。由此对于所属领域的技术人员可以很容易地在可修改的范围内实现本发明。
在本说明书中第一、第二和第三半导体区被描述为与半导体薄膜“接触”。这种接触状态可以由引入杂质原子到半导体薄膜并在膜中形成第一、第二和第三半导体区而获得，或通过淀积在半导体薄膜上形成第一第二和第三半导体区而获得。
本发明可以同时应用到PDSOI和FDSOI，并且当应用到PDSOI时，本发明能提供现有技术很难得到的效果。
本发明不仅可以电子学方法控制PDSOI和体绝缘栅晶体管的Vth还可以电子学方法控制FDSOI和FDSON绝缘栅晶体管的Vth。
此外，本发明能扩大双栅绝缘栅晶体管的栅极阈值电压的电子控制的范围，可以在常规MOS晶体管的小型化的限制以外进一步微型化。如果双栅绝缘栅晶体管的第三导电栅极位于下部分中，那么栅极阈值电压可以仅通过改变第三半导体区的电位得到控制，而不用建立从第三导电栅极到每一个晶体管的连接。
由于在FDSOI中比在PDSOI中以更低的半导体薄膜的杂质浓度引入沟道，本发明可以电子学方法控制具有较大沟道迁移率的晶体管的Vth。
根据本发明，仅当注入相反导电类型的载流子时，电流从第三半导体区流通，并且在稳定状态下必要的电流水平大约是载流子复合电流。具有由相反导电类型形成的本发明的导电栅极，待机栅极阈值电压可以设定远离在增强侧。这样可以使绝缘栅晶体管，甚至是完全耗尽SOI晶体管同时具有较大的ON电流和小的OFF电流成为可能。

Claims (41)

1.一种控制绝缘栅晶体管的方法，该绝缘栅晶体管包括：具有第一主表面和面对第一主表面的第二主表面的半导体薄膜；形成在半导体薄膜的第一主表面上的第一栅绝缘膜；形成在第一栅绝缘膜上的第一导电栅极；穿过第一导电栅极互相面对、同第一导电栅极绝缘、接触半导体薄膜并且具有第一导电类型的第一半导体区和第二半导体区；具有相反导电类型、与半导体薄膜接触、并且其上设有第三布线接触的第三半导体区，该半导体薄膜具有这样的厚度和杂质浓度关系，以便第一导电栅极电位引起在第一导电栅极下的第一和第二半导体区之间在第一主表面和第二主表面之间的载流子的耗尽，该方法包括：
从相反导电类型的第三半导体区向该半导体薄膜中注入相反导电类型的载流子；并且
接着将第一电位施加到第一导电栅极，用于在夹在第一半导体区和第二半导体区之间的半导体薄膜的表面上引起第一导电类型的沟道。
2.如权利要求1所述控制绝缘栅晶体管的方法，还包括：
在将第一电位施加到第一导电栅极之后，从第一导电栅极观测到的栅阈值电压通过第三半导体区的电位控制。
3.一种应用权利要求1的方法的绝缘栅晶体管，其中，第三半导体区的末端设置在其中相反导电类型的载流子从半导体薄膜的一部分中扩散的距离内，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间。
4.一种应用权利要求1的方法的绝缘栅晶体管，
其中，半导体薄膜从半导体薄膜的一部分延伸到相反导电类型的第三半导体区，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间，以及
其中，第二栅绝缘膜形成在半导体薄膜的延伸部分上并且第二导电栅极设置在第二栅绝缘膜上。
5.一种应用权利要求2的方法的绝缘栅晶体管，
其中，半导体薄膜从半导体薄膜的一部分延伸到相反导电类型的第三半导体区，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间，以及
其中，第二栅绝缘膜形成在半导体薄膜的延伸部分上并且第二导电栅极设置在第二栅绝缘膜上。
6.根据权利要求4的绝缘栅晶体管，其中，第一导电栅极和第二导电栅极是连续的。
7.根据权利要求5的绝缘栅晶体管，其中，第一导电栅极和第二导电栅极是连续的。
8.根据权利要求4的绝缘栅晶体管，其中，
第三半导体区与该半导体薄膜的一部分接触，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间，以及
其中，第二栅绝缘膜和第二导电栅极是同第一栅绝缘膜和第一导电栅极一样的膜。
9.根据权利要求5的绝缘栅晶体管，其中，
第三半导体区与该半导体薄膜的一部分接触，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间，以及
其中，第二栅绝缘膜和第二导电栅极是同第一栅绝缘膜和第一导电栅极一样的膜。
10.根据权利要求4的绝缘栅晶体管，其中，
具有多个面对第一半导体区的第二半导体区，以及
其中，第三半导体区设置在多个第二半导体区之间。
11.根据权利要求5的绝缘栅晶体管，其中，
具有多个面对第一半导体区的第二半导体区，以及
其中，第三半导体区设置在多个第二半导体区之间。
12.一种应用权利要求1的方法的绝缘栅晶体管，其中，
绝缘栅晶体管还包括形成在半导体薄膜的一部分的第二主表面上的第三栅绝缘膜，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间，以及
其中，第三导电栅极与第三栅绝缘膜接触。
13.一种应用权利要求1的方法的绝缘栅晶体管，至少包括：
具有第一主表面和面对第一主表面的第二主表面的半导体薄膜；
形成在半导体薄膜的第一主表面上的第一栅绝缘膜；
形成在第一栅绝缘膜上的第一导电栅极；
穿过第一导电栅极互相面对、同第一导电栅极绝缘、接触半导体薄膜并且具有第一导电类型的第一半导体区和第二半导体区；
具有相反导电类型并且与半导体薄膜接触的第三半导体区；
形成在半导体薄膜的一部分的第二主表面上的第三栅绝缘膜，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间；以及
与第三栅绝缘膜接触的第三导电栅极，
其中，第三半导体区的末端设置在其中相反导电类型的载流子从半导体薄膜的一部分中扩散的距离内，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间，以及
其中，从第一导电栅极观测到的栅阈值电压通过第三半导体区的电位控制。
14.一种应用权利要求1的方法的绝缘栅晶体管，至少包括：
具有第一主表面和面对第一主表面的第二主表面的半导体薄膜；
形成在半导体薄膜的第一主表面上的第一栅绝缘膜；
形成在第一栅绝缘膜上的第一导电栅极；
穿过第一导电栅极互相面对、同第一导电栅极绝缘、接触半导体薄膜并且具有第一导电类型的第一半导体区和第二半导体区；
具有相反导电类型并且与半导体薄膜接触的第三半导体区；
形成在半导体薄膜的一部分的第二主表面上的第三栅绝缘膜，该半导体薄膜的一部分夹在第一半导体区和第二半导体区之间；以及
与第三栅绝缘膜接触的第三导电栅极，
其中，第三导电栅极延伸直到其部分地与第三半导体区重叠，第三栅绝缘膜夹在其间，以便从第一导电栅极观测到的栅阈值电压通过第三半导体区的电位控制。
15.一种应用权利要求1的方法的绝缘栅晶体管，其中，半导体薄膜形成在绝缘衬底上。
16.一种应用权利要求2的方法的绝缘栅晶体管，其中，半导体薄膜形成在绝缘衬底上。
17.如权利要求12所述的绝缘栅晶体管，其中，支持半导体薄膜的衬底的表面部分作为第三导电栅极。
18.如权利要求13所述的绝缘栅晶体管，其中，支持半导体薄膜的衬底的表面部分作为第三导电栅极。
19.如权利要求14所述的绝缘栅晶体管，其中，支持半导体薄膜的衬底的表面部分作为第三导电栅极。
20.一种应用权利要求1的方法的绝缘栅晶体管，其中，至少半导体薄膜的末端被衬底支持。
21.一种应用权利要求2的方法的绝缘栅晶体管，其中，至少半导体薄膜的末端被衬底支持。
22.一种应用权利要求1的方法的绝缘栅晶体管，其中，第一导电栅极由相反导电类型的硅形成。
23.一种应用权利要求2的方法的绝缘栅晶体管，其中，第一导电栅极由相反导电类型的硅形成。
24.如权利要求4所述的绝缘栅晶体管，其中，第二导电栅极由相反导电类型的硅形成。
25.如权利要求5所述的绝缘栅晶体管，其中，第二导电栅极由相反导电类型的硅形成。
26.如权利要求12所述的绝缘栅晶体管，其中，第三导电栅极由相反导电类型的硅形成。
27.如权利要求13所述的绝缘栅晶体管，其中，第三导电栅极由相反导电类型的硅形成。
28.一种应用权利要求1的方法的绝缘栅晶体管，其中，第一导电栅极由相反导电类型的锗化硅形成。
29.一种应用权利要求2的方法的绝缘栅晶体管，其中，第一导电栅极由相反导电类型的锚化硅形成。
30.如权利要求4所述的绝缘栅晶体管，其中，
第一和第二导电栅极由平均含有45-60％的锗的p型锗化硅形成，以及
其中，夹在第一半导体区和第二半导体区之间的该半导体薄膜的一部分含有1.2×1012至1.6×1012原子/cm2浓度的n型杂质。
31.如权利要求5所述的绝缘栅晶体管，其中，
第一和第二导电栅极由平均含有45-60％的锗的p型锗化硅形成，以及
其中，夹在第一半导体区和第二半导体区之间的该半导体薄膜的一部分含有1.2×1012至1.6×1012原子/cm2浓度的n型杂质。
32.如权利要求6所述的绝缘栅晶体管，其中，
第一和第二导电栅极由平均含有45-60％的锗的p型锗化硅形成，以及
其中，夹在第一半导体区和第二半导体区之间的该半导体薄膜的一部分含有1.2×1012至1.6×1012原子/cm2浓度的n型杂质。
33.如权利要求7所述的绝缘栅晶体管，其中，
第一和第二导电栅极由平均含有45-60％的锗的p型锚化硅形成，以及
其中，夹在第一半导体区和第二半导体区之间的该半导体薄膜的一部分含有1.2×1012至1.6×1012原子/cm2浓度的n型杂质。
34.如权利要求4所述的绝缘栅晶体管，
其中，第一和第二导电栅极由平均含有45-60％的锗的p型锗化硅层和硅层的叠层形成，以及
其中，夹在第一半导体区和第二半导体区之间的该半导体薄膜的一部分含有1.2×1012至1.6×1012离子/cm2浓度的n型杂质。
35.如权利要求5所述的绝缘栅晶体管，
其中，第一和第二导电栅极由平均含有45-60％的锗的p型锗化硅层和硅层的叠层形成，以及
其中，夹在第一半导体区和第二半导体区之间的该半导体薄膜的一部分含有1.2×1012至1.6×1012离子/cm2浓度的n型杂质。
36.如权利要求6所述的绝缘栅晶体管，
其中，第一和第二导电栅极由平均含有45-60％的锗的p型锗化硅层和硅层的叠层形成，以及
其中，夹在第一半导体区和第二半导体区之间的该半导体薄膜的一部分含有1.2×1012至1.6×1012离子/cm2浓度的n型杂质。
37.如权利要求7所述的绝缘栅晶体管，
其中，第一和第二导电栅极由平均含有45-60％的锗的p型锗化硅层和硅层的叠层形成，以及
其中，夹在第一半导体区和第二半导体区之间的该半导体薄膜的一部分含有1.2×1012至1.6×1012离子/cm2浓度的n型杂质。
38.如权利要求6所述的绝缘栅晶体管，
其中，具有比夹在第一半导体区和第二半导体区之间的半导体薄膜的一部分高的杂质浓度的部分形成在通向相反导电类型的第三半导体区的半导体薄膜的延伸部分中。
39.如权利要求7所述的绝缘栅晶体管，
其中，具有比夹在第一半导体区和第二半导体区之间的半导体薄膜的一部分高的杂质浓度的部分形成在通向相反导电类型的第三半导体区的半导体薄膜的延伸部分中。
40.如权利要求6所述的绝缘栅晶体管，
其中，半导体薄膜掺杂相反导电类型的杂质，以及
其中，掺杂第一导电类型杂质的一部分形成在通向相反导电类型的第三半导体区的半导体薄膜的延伸部分中。
41.如权利要求7所述的绝缘栅晶体管，
其中，半导体薄膜掺杂相反导电类型的杂质，以及
其中，掺杂第一导电类型杂质的一部分形成在通向相反导电类型的第三半导体区的半导体薄膜的延伸部分中。
CNB03136778XA 2002-04-10 2003-04-10 绝缘栅薄膜晶体管及其控制系统 Expired - Fee Related CN100353510C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002108422A JP4457209B2 (ja) 2002-04-10 2002-04-10 絶縁ゲート薄膜トランジスタとその制御方法
JP108422/2002 2002-04-10
JP108422/02 2002-04-10

Publications (2)

Publication Number Publication Date
CN1452225A CN1452225A (zh) 2003-10-29
CN100353510C true CN100353510C (zh) 2007-12-05

Family

ID=28449955

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03136778XA Expired - Fee Related CN100353510C (zh) 2002-04-10 2003-04-10 绝缘栅薄膜晶体管及其控制系统

Country Status (6)

Country Link
US (2) US6949777B2 (zh)
EP (1) EP1353386B1 (zh)
JP (1) JP4457209B2 (zh)
KR (1) KR100989755B1 (zh)
CN (1) CN100353510C (zh)
TW (1) TWI298541B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952027B2 (en) * 2002-11-29 2005-10-04 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device and electronic card using the same
KR100529455B1 (ko) * 2003-07-23 2005-11-17 동부아남반도체 주식회사 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법
WO2005074030A1 (en) * 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7745879B2 (en) * 2007-10-16 2010-06-29 International Business Machines Corporation Method of fabricating high voltage fully depleted SOI transistor and structure thereof
US7968434B2 (en) * 2008-11-14 2011-06-28 Nec Corporation Method of forming of a semiconductor film, method of manufacture of a semiconductor device and a semiconductor device
JP5531848B2 (ja) * 2010-08-06 2014-06-25 富士通セミコンダクター株式会社 半導体装置、半導体集積回路装置、ＳＲＡＭ、Ｄｔ−ＭＯＳトランジスタの製造方法
US10469076B2 (en) * 2016-11-22 2019-11-05 The Curators Of The University Of Missouri Power gating circuit utilizing double-gate fully depleted silicon-on-insulator transistor
EP3654385A4 (en) 2017-08-07 2020-11-18 TowerJazz Panasonic Semiconductor Co., Ltd. SEMICONDUCTOR COMPONENT
CN107342327A (zh) * 2017-08-10 2017-11-10 睿力集成电路有限公司 一种半导体存储器的晶体管结构及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893370A (ja) * 1981-11-30 1983-06-03 Nec Corp Ｍｏｓデバイス
US5784311A (en) * 1997-06-13 1998-07-21 International Business Machines Corporation Two-device memory cell on SOI for merged logic and memory applications
WO1999027585A1 (fr) * 1997-11-21 1999-06-03 Hitachi, Ltd. Dispositif a semi-conducteur
CN1316781A (zh) * 2000-04-04 2001-10-10 夏普公司 硅绝缘体结构半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1127585A (ja) 1997-06-30 1999-01-29 Hitachi Denshi Ltd 固体撮像素子の欠陥画素検出方法
JP3859821B2 (ja) * 1997-07-04 2006-12-20 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893370A (ja) * 1981-11-30 1983-06-03 Nec Corp Ｍｏｓデバイス
US5784311A (en) * 1997-06-13 1998-07-21 International Business Machines Corporation Two-device memory cell on SOI for merged logic and memory applications
WO1999027585A1 (fr) * 1997-11-21 1999-06-03 Hitachi, Ltd. Dispositif a semi-conducteur
CN1316781A (zh) * 2000-04-04 2001-10-10 夏普公司 硅绝缘体结构半导体器件

Also Published As

Publication number Publication date
US7190032B2 (en) 2007-03-13
EP1353386A2 (en) 2003-10-15
JP4457209B2 (ja) 2010-04-28
US20050194618A1 (en) 2005-09-08
US6949777B2 (en) 2005-09-27
TW200402886A (en) 2004-02-16
KR20030081141A (ko) 2003-10-17
EP1353386A3 (en) 2004-09-15
CN1452225A (zh) 2003-10-29
US20030218193A1 (en) 2003-11-27
EP1353386B1 (en) 2018-02-07
JP2003303972A (ja) 2003-10-24
KR100989755B1 (ko) 2010-10-26
TWI298541B (en) 2008-07-01

Similar Documents

Publication Publication Date Title
US11121044B2 (en) Vertically stacked nanosheet CMOS transistor
CN100397596C (zh) 制备场效应晶体管横向沟道的方法及场效应晶体管
CN100431154C (zh) 半导体集成电路器件及其制造方法
US7195987B2 (en) Methods of forming CMOS integrated circuit devices and substrates having buried silicon germanium layers therein
TWI234283B (en) Novel field effect transistor and method of fabrication
CN1165085C (zh) 含硅锗层的互补金属氧化物半导体器件和基片及形成方法
CN101506978A (zh) 互补型绝缘体上硅（soi）结式场效应晶体管及其制造方法
JPH08222735A (ja) 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US7190032B2 (en) Insulated gate transistor
US7164160B2 (en) Integrated circuit device with a vertical JFET
CN104465760A (zh) 半导体器件
JPS6050960A (ja) 半導体装置
CN102576731A (zh) 高驱动电流mosfet
Tucker Schottky barrier MOSFETs for silicon nanoelectronics
JPH05183153A (ja) 半導体装置
JP4457218B2 (ja) 絶縁ゲート薄膜トランジスタ
KR100405450B1 (ko) 포켓형 접합층 구조를 가지는 dmos 트랜지스터 및그 제조 방법
JPS6094778A (ja) 電界効果トランジスタおよびその製造方法
WO1994027324A1 (en) A lateral bipolar transistor with variable base width and a method for controlling the base width
JPH05109748A (ja) 半導体装置およびその製造方法
JPS62133762A (ja) 半導体装置
KR19980084368A (ko) 횡형 이중-확산 모스 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160407

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Patentee after: Lin Feng

Address before: Chiba, Chiba, Japan

Patentee before: Seiko Instruments Inc.

Patentee before: Lin Feng

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Co-patentee after: Lin Feng

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Co-patentee before: Lin Feng

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071205

Termination date: 20210410