CH651978A5 - Device with a hybrid circuit for digital duplex transmission - Google Patents
Device with a hybrid circuit for digital duplex transmission Download PDFInfo
- Publication number
- CH651978A5 CH651978A5 CH824080A CH824080A CH651978A5 CH 651978 A5 CH651978 A5 CH 651978A5 CH 824080 A CH824080 A CH 824080A CH 824080 A CH824080 A CH 824080A CH 651978 A5 CH651978 A5 CH 651978A5
- Authority
- CH
- Switzerland
- Prior art keywords
- signal
- circuit
- circuits
- coefficients
- sink
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Networks Using Active Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Bidirectional Digital Transmission (AREA)
Description
Die Erfindung bezieht sich auf eine Einrichtung mit einer Gabelschaltung gemäss dem Oberbegriff des ersten Anspruches.
Bei der Duplexübertragung im Gleichlageverfahren über Zweidraht-Verbindungsleitungen erfolgt eine wechselseitige Informationsübertragung über richtungstrennende Gabelschaltungen. Derartige Gabelschaltungen enthalten im allgemeinen Kompromiss-Netzwerke, die nur eine unvollständige Anpassung der Endgeräte an die Vielzahl vorhandener Übertragungsleitungen gestatten. Im Empfangszweig einer Endeinrichtung sind somit dem Empfangssignal Störanteile des eigenen Sendesignals überlagert. Durch Kompensation der Störanteile kann eine verbesserte Richtungstrennung - und damit eine Vergrösserung der Übertragungsreichweite -erzielt werden.
Aus der DE-OS 2740123 ist eine Kompensationsschaltung für eine Zweidraht-Zweiweg-Datenübertragungsanlage bekannt, bei der das Steuersignal für den Echo-Auslöscher (Kompensationsschaltung) dem Fehlersignal entspricht. Dieses Fehlersignal wird multiplikativ mit dem Sendesignal verknüpft, und das Produktsignal steuert direkt die einzelnen Koeffizienten des nichtrekursiven Digitalfilters. Dieser Nachstellalgorithmus lässt sich mathematisch auf eine Minimierung des quadratischen Fehlers zurückführen und erfordert für eine digitale Verarbeitung eine Amplitudenquantisierung des Fehlersignals und die Verwendung von Multipliziererschaltungen oder im Fall binärer Sendesignale zumindestens Akkumulatorschaltungen. Eine direkte Steuerung der einzelnen Filterkoeffizienten in jeder Taktperiode durch den augenblicklichen Fehlerwert führt zu periodischen Schwankungen der Koeffizientenwerte, da auch im Fall vollständiger Kompensation weiterhin eine Koeffizientennachstellung durch das Empfangssignal erfolgt. Weiterhin wird für das Digitalfilter eine Taktfrequenz verwendet, die einem Vielfachen des Schrittaktes entspricht.
Der Erfindung liegt die Aufgabe zugrunde, für die eingangs genannte Einrichtung eine günstigere Kompensation des in den Senkenzweig gelangten Quellensignals anzugeben.
Die Lösung dieser Aufgabe erfolgt mit den im Anspruch 1 angegebenen Mitteln. Vorteilhafte Ausgestaltungen können den abhängigen Ansprüchen entnommen werden.
Bei der Einrichtung gemäss der Erfindung weist die Schaltung zur Kompensation einen einfachen Aufbau auf.
Die Erfindung wird nun anhand von Zeichnungen eines Ausführungsbeispiels näher erläutert. Es zeigen:
Figur 1 ein Blockschaltbild der Einrichtung und
Figur 2 ein Blockschaltbild der Kompensationsschaltung.
Die Einrichtung weist gemäss Figur 1 eine Quelle 1, eine Senke 2, eine Gabelschaltung 3 und eine Kompensationsschaltung 4 auf.
Die Quelle 1 ist über ein Filter 5 zur Impulsformung des Quellensignals und einen Digital/Analog-Wandler 6 mit der Gabelschaltung 3 verbunden. Wird auf eine Formung des Quellensignals verzichtet oder diese in einem LC-Filter vorgenommen, so kann auf den Digital/Analog-Wandler 6 verzichtet werden.
Die Gabelschaltung 3 ist an eine Zweidraht-Verbindungs-leitung 9 angeschlossen, über die die Verbindung zur digitalen Duplexübertragung im Gleichschlagverfahren mit anderen Einrichtungen erfolgt. Vom Senkenzweig der Gabelschaltung 3 wird ein Abtast- und Halteglied 8 gespeist, dessen Ausgang mit dem nichtinvertierenden Eingang einer aus einem Operationsverstärker aufgebauten Subtraktionsschaltung 7 in der Kompensationsschaltung 4 verbunden ist. Die Senke 1 ist an den Ausgang der Subtraktionsschaltung 7 angeschlossen.
An die Quelle 1 ist ein nichtrekursives Digitalfilter 10 mit adaptiver Koeffizienteneinstellung angeschlossen, das ausserdem mit dem Ausgang eines Komparators 11 verbunden ist. Der Komparator 11 wird mit dem kompensierten Senkensignal beaufschlagt, und er ist daher mit der Eingangsleitung der Senke 2 verbunden. Der Komparator 11 bestimmt das Vorzeichen des Quellensignales. Das Kompensationssignal am Ausgang des Digitalfilters 10 steuert einen Digital/Analog-Wandler 12, dessen Ausgang mit dem invertierenden Ein2
5
10
15
20
25
30
35
40
45
50
55
60
65
3
651 978
gang der Subtraktionsschaltung 7 verbunden ist.
Die Differenzbildung in der Subtraktionsschaltung 7 kann auch digital durchgeführt werden. Dann ist zwischen dem Abtast- und Halteglied 8 und dem digitalen Subtraktionsbaustein ein Analog/Digital-Wandler erforderlich. Der Digital/ Analog-Wandler 12 und der Komparator 7 entfallen. Das Vorzeichensignal kann direkt dem Subtraktionsbaustein entnommen werden.
In Figur 2 ist in einem Blockschaltbild die Kompensationsschaltung 4 dargestellt. Das Signal der Quelle 1 gelangt auf die Speicherkette T, die Tj Stufen aufweist, die um je ein Taktintervall das Quellensignal verzögern. Das Quellensignal und das verzögerte Quellensignal an den Ausgängen der einzelnen Stufen der Speicherkette T1 bis Tj gelangen je auf eine Multiplizierschaltung Mo bis Mj. Der zweite Eingang der Multiplizierschaltung ist mit dem Ausgang des Komparators 11 verbunden. Da beide Signale am Eingang der Multiplizierschaltung binäre Amplitudenwerte aufweisen, genügt für die Multiplikation eine Exklusiv-ODER-Schaltung. Die Multiplizierschaltungen Mo bis Mj steuern Vorwärts/Rückwärts-Zäh-ler Zo bis Zj zur Mittelwertbildung über eine Anzahl von GTaktintervallen. Die Vorwärts/Rückwärts-Zähler Z genügen in diesem Fall, da das Produktsignal ebenfalls nur zwei Amplitudenstufen aufweist.
Bei positivem Produktwert wird der Zählerstand erhöht und bei negativem Produktwert erniedrigt. Das höchstwertige Bit gibt das Vorzeichen des Mittelwertes an. Die Erzeugung der Taktsignale ist nicht dargestellt, da dies zur Erklärung der
Erfindung nicht nötig ist. Die Taktsignale müssen aber aus dem Senkensignal abgeleitet werden, da der Senken- und Quellenweg taktsynchron arbeiten. Die GTaktsignale werden einmal zum Rückstellen der Zähler Z benutzt und zum ande-5 ren an UND-Schaltungen Uo bis Uj angelegt, über die der Stand der Zähler Z in als Speicher ausgebildete Zähler Co bis Cj gelangt. Die einzelnen Koeffizienten des Digitalfilters sind als Digitalwerte in den Zählern Cj gespeichert. Nach jeweils GTaktintervallen werden entsprechend der Vorzeichen der io Mittelwerte die Koeffizienten in den Zähler Cj um Eins erhöht oder erniedrigt. Die einzelnen Koeffizientenwerte sind an den Ausgängen der Zähler Cj als positive - Ausgang Q -und negative - Ausgang Q - Zahlenwerte verfügbar.
Schalter So bis Sj, gesteuert vom Quellensignal bzw. vom 15 verzögerten Quellensignal legen den positiven oder negativen Koeffizienten wert an eine Summationsschaltung 13. Das digitale Summensignal am Ausgang ist das Kompensationssignal, und es wird dem Analog/Digital-Wandler 12 zugeführt. Das analoge Kompensationssignal am Ausgang des Wandlers 12 20 beaufschlagt die Subtraktionsschaltung 7, in dem es vom empfangenen Senkensignal subtrahiert wird.
Für Quellensignale mit z.B. drei Amplitudenstufen 0 und ± 1 kann dieses in zwei binäre Signale zerlegt werden. Entsprechend müssen die Speicherkette T und die Multiplizier-25 Schaltungen M doppelt vorhanden sein. Die Schalter S sind dann dreipolig auszulegen, um über den dritten Anschluss den Wert «0» addieren zu können.
G
1 Blatt Zeichnungen
Claims (8)
1. Einrichtung mit einer Gabelschaltung zum Anschluss einer Quelle und einer Senke an eine Zweidraht-Verbindungsleitung zur digitalen Duplexübertragung im Gleichlageverfahren und mit einer Kompensationsschaltung zur Unterdrük-kung eines Fehlersignals, das durch die eigenen Quellensignalanteile im Senkensignal hervorgerufen wird, die ein nichtrekursives Digitalfilter mit durch das Fehlersignal einstellbaren Koeffizienten aufweist, dem das Quellensignal zugeführt wird und dessen Ausgang mit dem einen Eingang einer Subtraktionsschaltung verbunden ist, wobei am anderen Eingang das empfangene Senkensignal anliegt, dadurch gekennzeichnet, dass die adaptive Einstellung der Koeffizienten des nichtrekursiven Digitalfilters derart erfolgt, dass eine Minimierung des mittleren Fehlerbetrages eintritt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Nachstellung der Koeffizienten mit einer festen Schrittweise erfolgt.
3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Nachstellung nach einer Anzahl (G) von Taktintervallen erfolgt.
4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, dass das Digitalfilter aus einer Speicherkette (T) für das Quellensignal, deren Stufen (Tl...Tj) jeweils eine Verzögerung um ein Taktintervall aufweisen, einer Anzahl Multiplizierschaltungen (Mo...Mj), die jeweils an die entsprechenden Ausgänge der Speicherstufen (Tl...Tj) und an den Ausgang einer Schaltung (11) zur Bestimmung des Vorzeichens des Senken-signales angeschlossen sind, einer Anzahl Zähler (Zo...Zj) zur Mittelwertbildung über jeweils die Anzahl (G) von Taktintervallen, die jeweils von den Multiplizierschaltungen (Mo...Mj) gesteuert werden, eine Anzahl von Speichern (Co...Cj) für die einzelnen Koeffizienten des Digitalfilters, wobei die Speicher jeweils über eine nach jeweils der Anzahl (G) der Taktintervalle aktivierten UND-Schaltungen (Uo...Uj) mit den jeweiligen Zählerschaltungen (Zo...Zj) verbunden sind, und einer Summationsschaltung (13) besteht, die über von dem Signal an den Ausgängen der Speicherstufen (Tl...Tj) gesteuerten Schaltern (So...Sj) den jeweils positiven oder negativen Koef-fizientenwert aus den Speichern (C) erhält und die einen auf die Subtraktionsschaltung (7) wirkenden Digital/Analogwandler (12) speist.
5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Multiplizierschaltungen (Mo...Mj) aus Exklusiv-ODER-Schaltungen bestehen.
6. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Zählerschaltungen (Zo...Zj) zur Mittelwertbildung aus Vorwärts/Rückwärts-Zählern bestehen, deren höchstwertiges Bit das Vorzeichen des Mittelwertes angibt.
7. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Speicher (C) aus Vorwärts/Rückwärts-Zählern bestehen, an deren Q-Ausgängen die positiven und an deren Q-Ausgängen die negativen Zahlenwerte der Koeffizienten anliegen.
8. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Schaltung (11) zur Bestimmung des Vorzeichens aus einem von dem kompensierten Senkensignal gesteuerten Komparator besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792944686 DE2944686C2 (de) | 1979-11-06 | 1979-11-06 | Einrichtung mit einer Gabelschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
CH651978A5 true CH651978A5 (en) | 1985-10-15 |
Family
ID=6085218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CH824080A CH651978A5 (en) | 1979-11-06 | 1980-11-06 | Device with a hybrid circuit for digital duplex transmission |
Country Status (3)
Country | Link |
---|---|
BR (1) | BR8006953A (de) |
CH (1) | CH651978A5 (de) |
DE (1) | DE2944686C2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3212056A1 (de) * | 1982-04-01 | 1984-02-09 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren und schaltungsanordnung zur durchfuehrung des verfahrens zur adaptiven echoloeschung in endgeraeten fuer duplex-datenuebertragung ueber zweidrahtleitungen |
FR2528642B1 (fr) * | 1982-06-11 | 1985-10-25 | Cit Alcatel | Annuleur d'echo pour transmission de donnees |
DE3231055A1 (de) * | 1982-08-20 | 1984-02-23 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur basisbanduebertragung mit echokompensation |
US4707824A (en) * | 1983-12-15 | 1987-11-17 | Nec Corporation | Method and apparatus for cancelling echo |
EP1466423A1 (de) * | 2001-12-26 | 2004-10-13 | GlobeSpan Virata, Inc. | Einfache adaptive hybridschaltung |
DE10234725B4 (de) | 2002-07-30 | 2004-09-23 | Infineon Technologies Ag | Transceiver mit integrierter Hybrid-Schaltung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE416367B (sv) * | 1976-09-07 | 1980-12-15 | Western Electric Co | Ekoelimineringsanordning |
-
1979
- 1979-11-06 DE DE19792944686 patent/DE2944686C2/de not_active Expired
-
1980
- 1980-10-29 BR BR8006953A patent/BR8006953A/pt unknown
- 1980-11-06 CH CH824080A patent/CH651978A5/de not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE2944686A1 (de) | 1981-05-07 |
DE2944686C2 (de) | 1982-05-13 |
BR8006953A (pt) | 1981-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0691756A1 (de) | Echokompensator mit analogen Grobkompensator und digitalem Feinkompensator | |
DE19744669B4 (de) | Verfahren und Vorrichtung zur Stabilisierung der Wirkung eines Phasenarrayantennensystems | |
EP0064201A1 (de) | Verfahren zum Entzerren eines Datensignales | |
EP0356548B1 (de) | Verfahren und Schaltungsanordnung für eine digitale Regelung der Frequenz und/oder der Phase von Abtasttaktimpulsen | |
DE2846105C2 (de) | Schaltungsanordnung zur Echounterdrückung bei Duplexübertragung | |
DE2558402A1 (de) | Signalempfaenger | |
CH651978A5 (en) | Device with a hybrid circuit for digital duplex transmission | |
DE3732287A1 (de) | Verfahren und schaltungsanordnung zum ableiten des worttaktes eines pulslagemodulierten signals | |
DE2523625A1 (de) | Digitalfilter | |
EP0356549B1 (de) | Verfahren und Schaltungsanordnung für eine digitale Regelung der Phase von Abtasttaktimpulsen | |
EP0019194B1 (de) | Digital-Fernmeldesystem mit mindestens einem Vierdrahtleitungsabschnitt | |
DE2635856A1 (de) | Verfahren und schaltungsanordnungen zur traegererkennung | |
DE3035679A1 (de) | Verfahren und schaltungsanordnung zum einstellen der zeitpunkte des aussendens von signalen von gleichwellen-funksendern, insbesondere einer fahrzeugverkehrsleitanlage | |
EP0397912B1 (de) | Verfahren und Netzwerkanordnung zur Gewinnung des Gradienten der Ausgangssignale eines gegebenen Netzwerkes zur Verarbeitung zeitdiskreter Signale bezüglich der Netzwerkparameter | |
EP0063638B1 (de) | Digital-Fernmeldesystem | |
DE3906284A1 (de) | Einrichtung und verfahren fuer die adaptive, insbesondere selbstanpassende, amplitudenentzerrung | |
EP0022558B1 (de) | Schaltungsanordnung zur Amplitudenregelung bei einer automatischen adaptiven, zeitlichen Entzerrung der Nachschwinger eines mindestens dreipegeligen Basisbandsignals | |
DE3040241A1 (de) | Schaltungsanordnung zur messung der daempfung einer uebertragungsstrecke | |
DE3035759C2 (de) | ||
DE1266837B (de) | Verfahren zur automatischen Kompensation der in einem UEbertragungssystem hervorgerufenen linearen Verzerrungen | |
EP0231854A1 (de) | Echokompensator | |
DE2832621C3 (de) | Verfahren zur Entzerrung des Laufzeitverlaufs einer Übertragungsstrecke | |
EP0165488B1 (de) | Verfahren zur Übertragung von Fernsehbildern | |
DE2430340A1 (de) | Radar-empfaenger | |
DE1537318C3 (de) | Einstellbare Entzerrerschaltung zur Entzerrung von Impulsförmigen Datensignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUE | Assignment |
Owner name: ALCATEL N.V. |
|
PL | Patent ceased |