CH640970A5

CH640970A5 - Schaltung zur verarbeitung von nf-signalen mit fehlerkorrektur.

Info

Publication number: CH640970A5
Application number: CH1127178A
Authority: CH
Inventors: Marshall Raymand Brookhart
Original assignee: Minnesota Mining & Mfg
Priority date: 1977-11-02
Filing date: 1978-11-01
Publication date: 1984-01-31
Also published as: DE2847801C2; SE455550B; NO156807B; JPS5474716A; GB2007888A; US4145683A; PL130939B1; DK151742C; SE7811222L; BR7807240A; JPH028394B2; IT1192614B; NO783652L; PL210665A1; ZA785455B; DK151742B; DK483078A; AT366842B; IT7851733A0; GB2007888B

Description

Die vorliegende Erfindung betrifft eine Schaltung zur Verarbeitung von NF-Signalen, bei der diese digitalisiert und auf einem Aufzeichnungsträger, wie beispielsweise ein Magnetband, in einer einzigen Spur aufgenommen werden.

Die professionelle NF-Aufzeichnungstechnik beginnt dort, wo NF-Analogsignale in einer Anzahl von Spuren, beispielsweise 4, 8 oder 16 Spuren, auf ein Mutterband aufgezeichnet werden, man dieses Mutterband dann mit anderen Mutterbändern zum Einblenden von anderen Tönen mischt und die gemischten Mutterbänder dann weiter zu Bändern mit nur einem monauralen Kanal, zwei Stereokanälen oder vier Quadrophoniekanälen mischt. Diese Bänder dienen dann als Grundlage für die Herstellung von sowohl Schallplatten als auch bespielten Bändern, so dass Defekte oder Mängel in den Analogsignalen auch in den nachfolgend hergestellten Mutter- und anderen Bändern vorliegen und Teil sämtlicher hergestellten Kopien werden. Um viele solcher Mängel wesentlich zu reduzieren, wenn nicht vollständig zu eliminieren, wird derzeit unter den professionellen Anwendern dieser Technik die Übernahme digitaler Aufzeichnungsgeräte beabsichtigt, wie sie auf den Gebieten der Instrumentation und der Computer-Datentechnik für NF-Anwendungen bereits allgemein eingesetzt werden. Bei solchen Aufzeichnungsgeräten (wie beispielsweise dem in der US-PS 3 786201 vorgeschlagenen) werden die Analogsignale periodisch abgetastet und die Abtastwerte jeweils zu einem digitalen Wort umgewandelt. Da die Signal/Band-Schnittstelle nur das feinstrukturierte digitalisierte Signal, nicht dessen numerischen Inhalt an sich beeinflusst, bleibt die Integrität des digitalisierten NF-Signals erhalten und man braucht keine Beeinträchtigung der Güte der aufgezeichneten Tonsignale auch bei wiederholtem Umspielen, Mischen oder dergleichen hinzunehmen. Die typische Abnahme der Amplitude oder die Verlängerung der Impulsanstiegzeit usw. der digitalen Impulse lassen sich nach herkömmlichen Signalverarbeitungsverfahren ausgleichen.

Obgleich derartige digitale NF-Aufzeichnungsgeräte an sich sehr wünschenswert sind, haben sie sich in der professionellen Aufzeichnungstechnik noch nicht durchgesetzt. Vermutlich ist der Grund mindestens zum Teil, dass Fehler im digitalisierten Signal beispielsweise infolge von Defekten im Aufzeichnungsträger - wie die bekannten Aussetzer («drop outs») - auftreten können. Anstatt nur einen augenblicklichen Verlust des NF-Signals wie bei herkömmlichen Analog-NF-Aufzeichnungsgeräten zu bewirken, kann der Ausfall eines digitalen Bits, wenn er im ungünstigsten Zeitpunkt auftritt, zu einem vollständigen Verlust der Synchronisierung führen, so dass sämtliche folgende Teile des digitalen Signals bedeutungslos werden. Um diesen Totalverlust zu verhindern, ist es üblich, die digitalisierten Datenworte zu aus einer Anzahl von Bits gebildeten Blöcken zusammenzufassen, die man jeweils mit einem Synchronisierwort markiert. Auch diese Systeme verhindern den Verlust von Daten innerhalb eines gegebenen Blocks nicht; auch in diesem Fall erfolgt eine unerwünschte Verschiebung des Ausgangspegels oder es treten andere Störgeräusche auf ; gleichzeitig muss man den Verlust der beabsichtigten Töne in Kauf nehmen.

Um diesen Verlust von Computer- oder anderen Datenverarbeitungsinformationen zu verhindern, hat man Systeme zur Ermittlung von Fehlern in einem Wiedergabesignal und zur Korrektur der so ermittelten Fehler entwickelt. Typischerweise ermöglichen solche Datenverarbeitungsgeräte eine Fehlerkorrektur durch die Übermittlung redundanter Information, die man rückgewinnt und wiedergibt, falls in einer Hauptspur ein Fehler erfasst wird.

Im einfachsten Fall weisen solche Systems zwei (oder mehr) vollständig redundante Datenspuren auf, die die gleiche Information enthalten. Insbesondere kann man die Daten in den beiden Spuren räumlich entlang dem Band versetzt anordnen, so dass bei einem einzelnen Fehler, der beide Spuren erfasst, nicht der gleiche Teil des Signals verloren geht. Während solche vollständig redundanten Systeme technisch möglich sind, erfordern sie offensichtlich den doppelten Raum auf dem Aufzeichnungsträger, der ansonsten gebraucht werden würde. Man hat auch kompliziertere Aufzeichnungsgeräte entwickelt, in denen Fehlererkennungskodes erzeugt und gemeinsam mit den digitalen Daten aufgezeichnet werden. Wird ein Fehler entdeckt, werden die Korrekturkodes dekodiert, um einen korrigierten Datenteil zu erzeugen, der den fehlerhaften Daten entspricht. Derartige Systeme benutzen im allgemeinen ebenfalls mehrere Spuren, von denen eine oder mehrere ausschliesslich zur Aufzeichnung des Fehlerkorrekturkodes (ECC) dienen (vgl. die US-PS 3 745 528). In dieser Patentschrift liefert die Fehlerkorrektur (auf einen fehlerhaften Datenblock weisende) Zeiger, die erzeugt werden, indem man die Güte des Wiedergabesignals bestimmt, d.h. die Wellenform insgesamt usw.

Nicht alle Daten- oder Aufzeichnungssysteme lassen sich jedoch zur Mehrspuraufzeichnung einrichten. Insbesondere, um eine Kompatibilität zu bereits eingesetzten Aufzeichnungssystemen zu gewährleisten, ist ein digitalisiertes Ein-spur-NF-Aufzeichnungsgerät erwünscht, in dem ebenfalls eine Fehlerkorrektur stattfindet. Die US-PS 3913068 offenbart einen Einspurgerät dieser Art, dessen Datenformat Fehlerprüfkodes am Ende eines Datenblocks enthält. Dabei werden externe Indikatoren erfasst, um die Notwendigkeit einer Fehlerkorrektur anzuzeigen.

Im Gegensatz zu den oben erörterten Systemen geht die vorliegende Erfindung aus von einer Schaltung zur Verarbeitung von NF-Signalen, bei der diese digitalisiert und auf einem Aufzeichnungsträger in einer einzigen Spur aufgenommen werden, mit a) einer Einrichtung, um die analogen NF-Eingangssignale in entsprechende digitalisierte NF-Signale umzusetzen, und b) einer Einrichtung, mit der das digitalisierte NF-Signal zu einem Signal kodiert wird, das eine Folge von Blöcken aus jeweils einer Anzahl von Datenwörtern,

einer Anzahl von Paritätswörtern, einem dem Block entsprechenden Fehlerprüfkodewort sowie einem den Blockplatz angebenden Synchronisierwort enthält.

Erfindungsgemäss ist die Schaltung dadurch gekennzeichnet, dass die Kodiereinrichtung Mittel aufweist, um die Paritätswörter jedes Blocks durch eine Exklusiv-ODER-Verknüp-fung aus Datenwörtern mindestens zweier anderer Blöcke nach dem Ausdruck

PK = D^n)©Dfôm)

herzustellen, in dem Pk ein gegebenes Paritätswort im Abschnitt K des Blocks N, Dß+jn) ein Datenwort im Abschnitt K+j eines anderen Blocks N + n, wobei j ganzzahlig ist, und D£ikm) ein Datenwort im Abschnitt K + k eines weiteren Blocks N + m bezeichnet, wobei K ganzzahlig, k ganzzahlig und m und n ganzzahlig und ungleich Null sowie nicht gleich sind, wodurch jeder fehlerhaft gegebene Block erkennbar ist, aus den Datenwörtern mindestens eines der anderen Blöcke in Kombination mit den Paritätswörtern, die aus den Datenwörtern dieses Blocks erzeugt wurden, die korrekten Datenwörter dieses Blocks rekonstruierbar sind und die korrigierten Datenwörter anstelle der Datenwörter des fehlerhaft wiedergegebenen Blocks in ein serielles Wiedergabesignal einsetzbar sind. Diese Schaltung enthält demnach eine Fehlerkorrektur, nach der korrigierte Daten in Blöcken anstelle von fehlerhaften Daten rekonstruiert werden können, ohne dass man extern ezeugte Fehlerzeiger braucht. Die Schaltung nach der vorliegenden Erfindung ist besonders ge5

10

15

20

25

30

35

40

45

50

55

60

o5

640 970

4

eignet für die Verwendung in einem digitalen NF-Aufzeich-nungsgerät, bei dem sowohl ein Aufzeichnungs- als auch ein Wiedergabeteil vorliegen.

Die kodierten Paritätswörter ermöglichen es, jeden falsch wiedergegebenen Block zu ermitteln. Mit der Schaltung ist es weiterhin möglich, korrekte Daten aus dem fehlerhaften Block aus den Datenworten mindestens eines der vorgewählten Blöcke in Kombination mit den ursprünglich aus den Datenworten des fehlerhaften Blocks erzeugten Paritätsworten zu rekonstruieren und die korrigierten Datenworte anstelle der Datenworte des fehlerhaft wiedergegebenen Blocks in ein serielles Wiedergabesignal einzusetzen.

Vorzugsweise wählt man die Blöcke ihrerseits so, dass sie Datenwörter enthalten, die von den Datenworten der gegebenen Blöcke einen unterschiedlichen räumlichen Abstand haben, so dass die Zeitintervalle ausreichend lang sind, um eine ausreichende Trennung des gegebenen von den vorgewählten Blöcken zu gewährleisten. Auf diese Weise hält man die Wahrscheinlichkeit gering, dass ein einziger Defekt in dem Aufzeichnungsträger, auf dem das digitalisierte Signal aufgezeichnet werden soll, zu einem Verlust sowohl des dem gegebenen Block als auch der den vorgewählten Blöcken entsprechenden Signale führt.

Die Kodiereinrichtung des Aufzeichnungsteils enthält vorzugsweise Mittel, um eine Folge von Blöcken zu erzeugen, in der jeder Block eine Anzahl von Daten- und Paritätsworten enthält. Erwünschterweise wird dabei jedes Paritätswort zu zwei Komponenten aufgeteilt, die in einem gegebenen Block jeweils unmittelbar hinter einem Datenwort angeordnet werden. Weiterhin weist die die Paritätswörter erzeugende Einrichtung vorzugsweise Mittel auf, um die Paritätswörter aus einem gegebenen Block aus den Datenworten an mindestens zwei vorbestimmten räumlichen Orten innerhalb unterschiedlicher vorgewählter Blöcke zu erzeugen, die jeweils ein anderes Vielfaches N von Blöcken von dem gegebenen Block entfernt sind.

Beispielsweise hat erwünschterweise jeder Block sechzehn Datenwörter von je sechzehn Bits sowie acht Paritätsworte von je sechzehn Bits. Jedes 16-Bit-Datenwort entspricht der Amplitude des entsprechenden analogen NF-Eingangssignal während eines Abtastintervalls, das kürzer als das der höchsten aufzuzeichnenden Frequenz entsprechend gewählt wird. Beispielsweise hat eine obere Frequenz von 20 kHz eine Periode von 50 jis ; entsprechend wählt man wünschenswerterweise eine Abtastperiode von 20 us. Jedes 16-Bit-Paritätswort wird zu zwei 8-Bit-Teilen aufgeteilt, die jeweils nach einem Datenwort eingefügt werden.

Die Paritätswörter werden vorzugsweise aus Datenwörtern in zwei vorhergehenden Blöcken hergestellt, wobei der eine Block 15 Blöcke und der andere 30 Blöcke vor dem jeweils formatierten Block liegen. Weiterhin erzeugt man das spezifische Paritätswort innerhalb der Wortfolge aus 16 Daten- und 8 Paritätswörtern jedes Blocks vorzugsweise aus dem Daten wort im (N + 15)ten Block in der gleichen relativen Lage innerhalb des Blocks (d.h. j = 0) und aus dem Datenwort im (N + 30)sten Block in einer darauffolgenden Relativlage (d.h. k = 1). Im allgemeinen weist die Kodiereinrichtung eine Kombination von Schieberegistern und/oder Schreiblesespeichern (RAMs) auf, um die empfangenen Daten zeitweilig zu speichern, damit die Paritätswörter aus nacheinander ankommenden Datenwörtern hergstellt werden können. Die Kodiereinrichtung enthält weiterhin Mittel zur Erzeugung von Fehlerprüfwörtern und Synchronisierwörtern sowie Mittel, um die jeweiligen Wörter zu dem vollständigen Block zusammenzusetzen.

Weiterhin weist die Schaltung wünschenswerterweise auch einen Wiedergabeteil auf mit Mitteln, um ein digitales Wiedergabesignal zu erzeugen, das den aufgezeichneten

Daten auf einem Aufzeichnungsträger entspricht, Mitteln zur Verarbeitung des digitalen Wiedergabesignals, um das Vorliegen eines fehlerbehafteten Blocks zu bestimmen, Mitteln, um ein korrigiertes Datenwort in einem Block zu rekonstruieren und das korrigierte Datenwort an die Stelle des fehlerbehafteten Datenworts einzusetzen, und Mitteln, um das verarbeitete und korrigierte digitale Wiedergabesignal in ein entsprechendes analoges NF-Ausgangssignal umzuwandeln. Die Einrichtung zum Bestimmen des Vorliegens eines fehlerbehafteten Blocks weist Mittel wie beispielsweise Schieberegister und Logikschaltungen auf, die ansprechend auf ein empfangenes Wiedergabesignal ein Fehlerprüfkodewort entsprechend einem empfangenen Block erzeugen und das regenerierte Fehlerprüfkodewort mit dem entsprechenden Fehlerprüfkodewort vergleichen, das am Ende des Blocks empfangen wird, um ein Blockfehlersignal zu erzeugen, das bei fehlender Übereinstimmung zwischen beiden den fehlerhaften Block bezeichnet. Die Einrichtung zum Rekonstruieren der Blöcke enthält Mittel, um zeitweilig die jedem Block entsprechenden Wiedergabe zu speichern, bis Signale entsprechend den vorgewählten Blöcken mit den Paritäts- und Datenworten, die für die Rekonstruktion der Datenwörter des fehlerhaften Blocks erforderlich sind, eingehen. Wird ein Blockfehlersignal empfangen, werden korrigierte Datenwörter aus den empfangenen Paritäts- und Datenwörtern in den vorgewählten Blöcken rekonstruiert und die rekonstruierten korrekten Datenwörter dann an die richtige Stelle des behandelten digitalen Wiedergabesignals gesetzt.

Wünschenswerterweise ist auch eine Einrichtung mit einem FIFO-Speicher («FIFO memory», first-in/first-out memory) zur Korrektur von Gleichlaufschwankungen und anderen zeitlichen Unregelmässigkeiten des empfangenen Wiedergabesignals vorgesehen. Derartige Einrichtungen zur Korrektur der Zeitbasis können Mittel enthalten, die auf ein festes Taktimpulssignal aus einer Wiedergabesteuerung mit Zeitgabe ansprechen und die empfangenen Signale an dessen Geschwindigkeit anbinden, sowie eine Regelstrecke, die den Antrieb für den Aufzeichnungsträger so steuert, dass die mittlere Periodizität der Synchronisierwörter der der festen Taktimpulssignale entspricht. Weiterhin enthält die Fehlerkorrek-tureinrichtungvorzugsweiseSchieberegisterund/oder Schreiblesespeicher (RAMs) sowie die zugehörigen Logikglieder und dergleichen, die von Zeitsteuersignalen aus der Wiedergabe- und Zeitsteuerung gesteuert werden. Auf diese Weise lassen sich aufeinanderfolgende Datenwörter blockweise im RAM abspeichern, wobei, wenn ein Blockfehlersignal eingeht, ein Datenzwischenspeicher aktiviert wird. Dann werden die Datenwörter aus den zueinandergehörigen der aufeinanderfolgenden Blöcke mit den jeweiligen Paritätswörtern in einem Datenrekonstruktionsnetzwerk - beispielsweise einer Anordnung aus Exklusiv-ODER-Gliedern - miteinander verknüpft. Die rekonstruierten Datenwörter werden dann in den RAM an die gleiche relative Stelle innerhalb des Datenstroms eingesetzt, die die ursprünglich fehlerhaften Datenwörter eingenommen hatten. Die korrigierten Datenwörter werden nach Bedarf beispielsweise über einen Parallel-Serien-Wandler an den Digital/Analog-Wandler ausgekoppelt.

Das Einspur-Aufzeichnungsgerät mit Fehlerkorrektur, wie es hier beschrieben ist, ist besonders wünschenswert dahingehend, dass es den Aufwand für Aufnahme- und Wiedergabeköpfe gering zu halten gestattet und der Aufzeichnungsträger entsprechend schmaler sein kann, so dass die Handhabung des Trägers einfacher wird. In einer bevorzugten Ausführungsform hat sich ein 25,4-mm-Band, das mit einer Geschwindigkeit von 114,3 cm/s (45 ips) läuft, als für das Aufzeichnen von 32 parallelen Spuren geeignet erwiesen, wobei die Daten in jeder Spur durch die erläuterte Fehlerkorrektur geschützt sind.

5

10

15

20

25

30

35

40

45

50

55

60

o5

Fig. 1 ist ein Gesamtblockdiagramm einer Schaltung der vorliegenden Erfindung;

Fig. 2 zeigt das Format der nach der vorliegenden Erfindung kodierten Daten, wie sie auf ein Magnetband aufgespielt sind;

Fig. 3 ist ein Blockdiagramm des Aufnahmekodierers innerhalb des Aufnahmeteils der Schaltung nach der vorliegenden Erfindung;

Fig. 4 ist ein Blockdiagramm der Fehlererkennung und Zeitbasiskorrektur im Wiedergabeteil der Schaltung nach der vorliegenden Erfindung, und

Fig. 5 zeigt ein Blockdiagramm der Fehlerkorrekturschaltung im Wiedergabeteil.

Zunächst zeigt die Fig. 1 schematisiert als Gesamtblockdiagramm eine bevorzugte Ausführungsform eines digitalen NF-Aufzeichnungsgeräts mit Fehlerkorrektur. Wie dort gezeigt, weist das Gerät 10 einen Aufnahmeteil 12 und einen Wiedergabeteil 14 auf. Das an die Anschlüsse 16 gelegte analoge NF-Eingangssignal wird durch ein Tiefpassfilter 18 geführt, das sämtliche höhere Fequenzen als die, die das Gerät verarbeiten soll, wegschneidet. Typischerweise beträgt die obere Grenzfrequenz 20 kHz. Ein besonders erwünschtes Filter für die Behandlung der analogen Eingangssignale ist das 20 kHz-Tiefpassfilter vom Typ V87E der Fa. T.T.E., Inc., Los Angeles, California, V.St.A.

Die gefilterten analogen Ausgangssignale aus dem Filter 18 werden auf einen Analog-Digital-Wandler 20 gegeben, der das Analogsignal in sein seriell formatiertes digitales Äquivalent umwandelt. Derartige Analog-Digital-Wandler sind üblich und beispielsweise in Form des Modells MP 8016 der Fa. Analegic Company im Handel; desgleichen kann man handelsübliche Wandler 50 modifizieren, dass sie eine geeignete Anzahl von Bits darstellen, mit der man eine gewünschte Dynamik erreicht.

Das serialisierte digitale Signal aus dem Wandler 20 geht auf einen Aufnahmekodierer 22, der unter Bezug auf die Fig. 3 ausführlich beschrieben ist und das serielle digitale Signal so verarbeitet, dass die seriellen digitalen Bits zu einer Folge von Blöcken aufgeteilt werden, die jeweils eine Vielzahl von Datenwörtern, Paritätswörtern, ein Fehlerkorrekturwort und ein Synchronisierwort enthalten. Dabei wird das serielle Eingangssignal zu einem parallelen Eingangssignal umgewandelt, das dann vorübergehend gespeichert wird, um es mit nachfolgend empfangenen Datenwörtern verknüpfen zu können und den nachfolgend empfangenen Datenwörtern entsprechende Paritätswörter zu erzeugen. Diese Paritätswörter werden dann mit den abgespeicherten Datenwörtern zu einem gegebenen Block formatiert.

Die Aufnahme- und Zeitsteuerung 24 ist sowohl an den Analog-Digital-Wandler 20 als auch den Aufnahmekodierer 22 gelegt und bestimmt die Abtastzeitpunkte, zu denen der A/ D-Wandler 20 digitale Bits entsprechend einem gegebenen Abtastzeitpunkt im Wandler 20 erzeugt. Um eine Wiedergabe der im Analogsignal vorliegenden höchsten Frequenz, d.h. von Frequenzen bis zu 20 kHz, zu gewährleisten, ist wesentlich, dass die Abtastperiode kürzer als die Periodendauer solcher Frequenzen ist. Da die Periode eines 20-kHz-Signals 50 jis ist, arbeitet man wünschenswerterweise mit einer Abtastperiode von 20 (J.S. Weiterhin arbeitet die Aufnahme- und Zeitsteuerung 24 auf den Aufnahmekodierer 22 und liefert diesem die Zeitsteuersignale, mit denen er die Länge jedes Daten-, Paritäts-, Fehlerkorrektur- und Synchronisierworts innerhalb des formatierten digitalen Signals bestimmt. Vorzugsweise werden die erzeugten Daten- und Paritätswörter parallel verarbeitet. Nachdem die Paritätswörter erzeugt worden sind, werden sie, beispielsweise mit einem herkömmlichen Schieberegister, von der Parallel- in die Serienform umgewandelt. Ein serielles Ausgangssignal entsprechend den Daten-, Paritäts-,

640 970

und den entsprechenden seriell formatierten Fehlerkode-sowie Synchronisierwörtern geht dann über einen Ausgangsschalter, der die jeweiligen Datenwörter in die richtige Reihenfolge bringt. Die so formatierten Blöcke laufen vorzugsweise über ein verzögerungsmoduliertes Impulsgeneratorennetzwerk, so dass man ein Ausgangssignal erhält, das sich bei minimalen Bandbreiteanforderungen auf einen geeigneten Aufzeichnungsträger aufnehmen lässt. Dieses Ausgangsignal geht dann auf einen geeigneten Aufnahmewandler wie beispielsweise einen magnetischen Aufnahmekopf 25.

Im Wiedergabeteil 14 des Geräts 10 werden die auf einem Aufzeichnungsträger wie dem Magnetband 23 aufgenommenen Signale wiedergegeben, Fehler im Signal ermittelt und diese Fehler korrigiert. Der Wiedergabeteil 14 weist also einen Wiedergabewandler 26 wie einen herkömmlichen magnetischen Wiedergabekopf auf, dessen Ausgangssignal auf eine Vorverstärker- und Kompensationsschaltung 28 geht. Diese Schaltung weist vorzugsweise herkömmliche Stufen auf, mit denen sich ein herkömmlicher magnetischer Wiedergabekopf an die nachfolgenden Verstärker- und Signalverarbeitungsschaltungen anpassen lässt. Die Schaltung 28 enthält eine zusätzliche Verstärkerstufe für das vom Wiedergabekopf 26 gelieferte Signal und kompensiert weiterhin Amplituden-und Phasennichtlinearitäten. Die Schaltung 28 weist weiterhin einen Begrenzer auf, der die vom Kopf erfassten Flussübergänge zu eiftem digitalen verzögerungsmodulierten Signal umwandelt, das allgemein dem auf dem Träger 23 gespeicherten Signal entspricht. So kann die Vorverstärker-und Kompensierschaltung 28 vorzugsweise einen Anpasstransformator enthalten, der den Wiedergabekopf 26 an einen integrierten Verstärkerbaustein beispielsweise des Typs CA 3095 der Fa. RCA anpasst. Das Ausgangssignal des IC-Verstärkers kann auf einen Begrenzer wie beispielsweise einen Nulldurchgangsdetektor gegeben werden, der das verstärkte quasidigitale Signal zu einem standardisierten verzögerungsmodulierten Digitalsignal umwandelt. Das standardisierte Signal wird auf einen Bit-Synchron-Generator 30 gegeben, der ein Taktsignal, das der Geschwindigkeit der wiedergegebenen Daten mit einer Nennfrequenz von 1,25 MHz entspricht, sowie weiterhin ein Blocksynchronsignal mit einer Nennfrequenz von 3,125 kHz abgibt; diese Signale werden später zur Steuerung der Datenverarbeitung benutzt. Weiterhin wird das verzögerungsmodulierte digitale Signal mit herkömmlichen Dekodierschaltungen zu einem als NRZ-forma-tierten Signal (NZR = «non-return to zero» = ohne Nullrückkehr) auf der Leitung 31 verarbeitet.

Das NRZ-Signal geht auf der Leitung 31 zur Fehlererken-nungs- und Zeitbasiskorrekturschaltung 32, die unter Steuerung durch Steuersignale aus dem Generator 30 das Blockfehlersignal erzeugt, wenn ein fehlerhafter Datenblock ermittelt worden ist.

Die Korrekturschaltung 32 wird unten ausführlich unter Bezug auf die Fig. 4 beschrieben und lässt sich allgemein als mit zwei grundlegenden Funktionen behaftet betrachten, nämlich der Fehlerermittlung und der Zeitbasiskorrektur. Die Fehlerermittlung erfolgt auf der Grundlage einer Prüfschaltung für einen zyklischen Redundanskode (CRC). Diese Schaltung erzeugt aus den wiedergegebenen Signalen ein CRC-Prüfwort sowie ein Blockfehlersignal, das das Fehlen einer Übereinstimmung zwischen dem erzeugten CRC-Prüfwort und dem CRC-Kodewort am Ende jedes Blocks anzeigt. Der Zeitbasis-Korrekturteil der Schaltung 32 weist Ein- und Ausgangszeitsteuerschaltungen auf, die auf Signale aus dem Synchrongenerator und auf die festen Taktsignale aus der Wiedergabesteuerung 36 ansprechen. Jede Abweichung zwischen den Signalen aus dem Synchrongenerator 30 und den festen Taktsignalen wird automatisch korrigiert und Schwankungen, die sich beispielsweise aus Gleichlaufunregelmässig5

5

10

15

20

25

30

35

40

45

50

55

60

ö5

640 970

6

keiten der Wiedergabemechanik ergeben, werden eliminiert.

Das Ausgangssignal der Fehlererkennungs- und Zeitbasiskorrekturschaltung 32 geht auf die Fehlerkorrekturschaltung 34, wie ausführlicher in dem Blockdiagramm der Fig. 5 gezeigt. Die Fehlerkorrekturschaltung 34 leitet ansprechend auf dieses Ausgangssignal die Fehlerkorrektur ein. Datenwörter und Paritätswörter aus der Korrekturschaltung 32 werden im Fehlerkorrektor 34 aufgespalten und die Datenwörter werden vorläufig in einem zyklisch angesteuerten Datenwortspei-cher abgelegt. Entsprechend werden die empfangenen Paritätswörter in einem Paritätsspeicher vorläufig abgelegt. Bei entsprechender Befehlsgabe aus dem Fehlerdetektor 32 und der Steuerung 36, die das Vorliegen fehlerhafter Wörter in einem gegebenen Block anzeigt, werden die jeweiligen zuvor empfangenen Datenwörter mit den entsprechenden Paritätswörtern zur Rekonstruktion der korrekten Datenwörter verknüpft und die rekonstruierten und korrekten Datenwörter dann in den Datenwortspeicher wieder eingeschrieben.

Die aufeinanderfolgenden und gegebenenfalls korrigierten Datenwörter enthaltenden Blöcke werden dann mit geeigneten Schieberegistern serialisiert. Das serielle Ausgangssignal geht auf einen Digital-Analog-Wandler 38 wie beispielsweise das Modell DAC 169/16 der Fa. Datei Systems, Inc. Das resultierende analoge Ausgangssignal schickt man wünschenswerterweise durch ein Tiefpassfilter 40, um hochfrequente Störanteile auszufiltern, die dort infolge der digitalen Signalverarbeitung vorliegen können. Das so behandelte analoge NF-Wiedergabesignal steht schliesslich am Ausgangsan-schluss 42 zur Verfügung.

Die Fig. 2 zeigt ein Aufnahmeformat für die NF-Information in digitaler Form gemeinsam mit geeigneten Kodes, die die Fehlerkorrektur nach der vorliegenden Erfindung ermöglichen. Wie ersichtlich, werden die Daten innerhalb eines gegebenen Blocks (N) vorzugsweise in einer Folge von Orten (K) von 0 bis 7 angeordnet. Jeder der Orte K enthält seinerseits zwei Datenwörter Do bis Dis sowie ein Paritätswort, das jeweils zu einer höherwertigen Komponente Pkm und einer niederwertigen Komponente PKl aufgeteilt ist. Jeder Block wird vervollständigt durch ein Fehlerprüfkodewort wie beispielsweise ein zyklisches Redundanzkodewort und ein Synchronisierkodewort. Entsprechend dem hier gezeigten Format stellt jedes der Datenworte Do bis Dis ein 16stelliges Äquivalent der Grösse eines gegebenen Abtastwerts des analogen Eingangssignals dar. Wie oben erwähnt, wiederholt sich jeder der digitalen Abtastwerte aus jeweils 16 digitalen Bits in Abständen von 20 n.s, so dass ein Zug aus digitalen Bits entsteht, die jeweils 1,25 us dauern. Innerhalb des Aufnahmekodiernetzwerks 22 werden die digitalisierten Datenwörter zu einer Bitdauer von 0,8 [is komprimiert, so dass man in jedem Block Zeit für das zugehörige Paritäts-, Fehlerprüf- und Synchronwort erhält, ohne dass man die für einen aufzunehmenden Block verfügbare Dauer verlängern muss. Im aufgenommenen Format hat also jedes der 16 Datenwörter Do bis Dis mit je 16 Bits eine Dauer von 12,8 jxs. Die Paritätswortkomponenten Pom und PoL bis P7M und P7L enthalten je 8 Bits, die ebenfalls 0,8 jis dauern und daher 6,4 |is einnehmen. Schliesslich wird das Fehlerprüfwort in Form eines zyklischen Redundanzprüfung aus den vorgehenden 16 Datenworten und abwechselnden Paritätswortkomponenten erzeugt und enthält 12 Bits, d.h. es dauert 9,6 jis. Jeder Block wird vervollständigt vom Synchronisierwort, das aus einem 4-Bit-Signal besteht, d.h. 3,2 jis dauert. Jeder vollständige Block (N)

dauert also insgesamt 320 jis und wird in Echtzeit synchron mit den 16 Datenwort-Abtastwerten innerhalb jedes Blocks aufgezeichnet, die jeweils 20 fxs bei einer Gesamtabtastperiode von 320 jis dauern.

Wie weiterhin in Fig. 2 gezeigt, wird jedes der Paritätswörter PoM und PoL bis P7M und P7L innerhalb eines Blocks erzeugt aus den Datenworten von Blöcken, die räumlich weit genug vom Block N entfernt sind, dass ein einzelner Defekt auf dem Aufzeichnungsträger nicht zum Verlust sowohl des Blocks N als auch derjenigen Blöcke führen kann, aus denen die Paritätswörter für den Block N hergestellt worden sind. Beispielsweise werden in einer bevorzugten Ausführungsform die Paritätswörter PKm und PKl für jeden Ort K innerhalb des Blocks N aus den Datenworten D0m bzw. D0l des Blocks N +15 über eine symbolisch mit «©» bezeichnete Exklusiv-ODER-Ver-knüpfung mit den Datenwörtern des nöchsten Orts, d.h. D1m und Dil des Blocks N + 30 hergestellt. Diese Beziehung lässt wie folgt verallgemeinern:

•pN nN + n /j\ r\N+2n

^M,L - U2KM>L® JJ(2K+1)M>L

Dabei ist P^ ein Paritätswort für den Ort K im Block N ; es bezeichnen PKm die aus der höherwertigen Hälfte der Datenwörter D2km und D(2k+ i)M erzeugten und PKl die aus der niederwertigen Hälfte der Datenwörter D2Kl und D(2K+i)l erzeugten Paritätswörter und n ist der Versatz zwischen den Blöcken, aus denen die Paritätswörter des Blocks N erzeugt werden.

Insbesondere lauten die Ausdrücke für die Paritätswörter PKm und PKl, die also dem höher- bzw. niederwertigen Teilen der Datenwörter D2K und D2IC+1 entsprechen, aus denen die Paritätswörter erzeugt werden, wie folgt:

pNKM = D%©D(2a,M und

PKL = D2K,n © Dp^ïi),

In einer bevorzugten Ausführungsform kann man N zu 15 wählen, so dass für einen gegebenen Ort K = 0 des Blocks N die Paritätswörter wie folgt lauten:

POm = D8M15©D?M3° sowie PgL = D5+15@D{[+3°

Entsprechend gilt für K = 1 im Block N :

C = °2NM 15 © °3NM 30 S0WÌe P1L = °2NL+ 15 © D3? + 30

und für K = 2 im Block N:

p2M = d4m 5 © DN430 sowie P2nl = D^15©D1^30

Wie also ersichtlich, ergibt sich für die bevorzugte Ausführungsform der Erfindung eine Fehlerkorrektur, bei der man gegenüber eirfem vollredundanten Aufnahmeformat durch Einsatz einer 2-aus-3-Redundanz ein Viertel des erforderlichen Bandaufnahmeraums einspart. Es liegt weiterhin im Rahmen der vorliegenden Erfindung, Kodierformate wie beispielsweise mit M aus N Redundanzniveaus einzusetzen. Beispielsweise kann man eine 3-aus-4-Redundanz oder eine 4-aus-5-Redundanz einsetzen, indem man ein Kodierschema entsprechend dem in Fig. 2 gezeigten anwendet. Es liegt auch im Rahmen der vorliegenden Erfindung, ein dem der Fig. 2 entsprechendes Kodierformat anzuwenden, die Paritätsinformation und die Fehlerprüfkodes und Synchronisierworte innerhalb der einzelnen Blöcke jedoch anders anzuordnen. Beispielsweise kann man ein Synchronisierkodewort, das einen bestimmten Block örtlich festlegt, innerhalb dessen an einer Vielzahl von Stellen anordnen. In der Fig. 2 schliesst das Synchronisierwort den Block N ab. Man kann das Synchronisierwort jedoch an beliebiger Stelle im Block vorsehen und es auch aufteilen, so dass man das Ende eines gegebenen Wortes im Block markieren kann. Entsprechend lassen sich das Feh-lerpüfwort und die Paritätswörter innerhalb des Blocks unter5

10

15

20

25

30

35

40

45

50

55

60

OD

7

640 970

schiedlich anordnen oder auch am Ende des Blocks zusammenfassen.

Das Blockdiagramm der Fig. 3 zeigt die Einzelheiten einer bevorzugten Ausführungsform des Aufnahmekodierers 22 der Fig. 1. Wie ersichtlich, gehen die serialisierten digitalen Daten aus dem A/D-Wandler 20 die auf der Leitung 50 empfangen werden, auf ein 8-Bit-Schieberegister 52 wie beispielsweise den IC-Typ 74LS164 der Fa. Texas Instruments. Das Schieberegister 52 wandelt die serialisierte digitale Eingangsinformation zu einem parallelen Ausgangssignal um, wie an der Doppelleitung 54 gezeigt. Diese parallelen Ausgangssignale gehen auf einen Schreiblesespeicher (RAM) 56 wie eine Gruppe aus 8 IC-RAM-Speicherbausteinen des Typs 2102 der Fa. NEC, die die Datenwörter aufeinanderfolgender Blöcke aufnehmen, damit aus dem (N + 15)ten und dem (N + 30)sten Block die Paritätswörter erzeugt werden können. Der RAM 56 hat eine Speicherkapazität von 1024 Bits pro Baustein, so dass die Kapazität zur Speicherung von 30 Blöcken von je 256 Bits reicht, d.h. die geforderte Kapazität von 960 Bits pro Register. Die Orte innerhalb des Speichers 56, in denen die parallelen Signale abgelegt werden, werden bestimmt durch die Ausgangssignale auf den Leitungen 58 der Aufnahmesteuerung 24. Die Steuerung 24 liefert also als Ausgangssignale die Adressen des Speichers 56, an denen die jeweiligen Ausgangssignale des Schieberegisters 52 abgelegt werden. Das Schieberegister 52 wird ebenfalls von einem Signal auf der Leitung 64 aus der Steuerung 24 gesteuert, infolgedessen die seriellen Datenwörter an seinem Eingang, d.h. der Leitung 50, auf die Leitung 54 übergeben werden. Um die Paritätswörter zu erzeugen, gehen die Ausgangssignale des Speichers 56 auf die Paritätsregister 66,68, bei denen es sich vorzugsweise um IC-Schaltkreise des Typs LS 165 der Fa. Texas Instruments handeln kann. Das erste Paritätsregister 66 wird mit Signalen aus der Aufnahmesteuerung 24 auf der Leitung 70 gesteuert; man erhält dabei ein Paritäts wort auf der Grundlage von Datenwörtern, die N+ 15 Blöcke später auftreten. D.h., dass ein Befehlssignal aus der Steuerung 24 Datenwörter in das Register 66 einschiebt, die 15 x 256 Bits bzw. 3840 Bits nach einem gegebenen Datenwort vorliegen.

Entsprechend wird das Paritätsregister 68 von Zeitsignalen auf der Leitung 72 aus der Aufnahmesteuerung 24 gesteuert und erzeugt ein Paritätswort aufgrund von Datenwörtern, die an einem der aufeinanderfolgenden Orte innerhalb des jeweils (N + 30)sten Blocks auftreten. Es werden also Datenwörter, die 30 x 272 bzw. 8160 Bits (d.h. einen Block von 256 Bits plus ein zusätzliches 16-Bit-Wort) hinter einem gegebenen Datenwort auftreten, von einem geeigneten Zeitsignal aus der Steuerung 24 in das Register 68 eingeschoben. Die Ausgangssignale der Paritätsregister 66 und 68 werden dann seriell mit einem gemeinsamen Taktsignal auf der Leitung 74 aus den Registern herausgeschoben und im Exklusiv-ODER-Glied 76 verknüpft. Entsprechend werden die unver-zögerten Datenwörter im Speicher 56 parallel auf den Leitungen 78 in die Schieberegister 80, 82 übergeben, wobei die Steuerung durch Signale aus der Steuerung 24 auf den Leitungen 84, 86 erfolgt, so dass der höherwertige und der nie-derwertige Teil jedes Datenwortes vorübergehend festgehalten werden. Das serialisierte Äquivalent des höherwertigen und des niederwertigen Teils eines gegebenen Datenworts werden dann aus den Schieberegistern 80, 82 herausgeschoben und mit den jeweiligen Paritätsworten aus dem Exklusiv-ODER-Glied 76 in einem seriellen Schalter 88 verknüpft. Weiterhin werden an den Schalter 88 Synchronsignale auf der Leitung 90 aus der Steuerung 24 sowie ein CRC-Kodewort aus dem CRC-Generator 92 gelegt. Der CRC-Generator liegt vorzugsweise als integrierter Schaltkreis vor, beispielsweise als Typ 9404 der Fa. Fairchild Semiconductor Corp. Die vier Eingangssignale des Schalters 88 werden unter Steuerung durch Signale auf der Leitung 94 aus der Aufnahmesteuerung durch den Schalter hindurchgetastet. Der Serienschalter 88 liefert also am Ausgang ein vollständig formatiertes seriali-siertes digitales Signal, das die Daten- und Paritätsworte sowie das Prüfkodewort und die Synchronisierworte in der erforderlichen Reihenfolge enthält. Das serielle Signal auf der Leitung 96 geht auf den Verzögerungsmodulator 97 gemeinsam mit Zeitsteuersignalen aus der Steuerung 24 auf der Leitung 98, die einer Taktgeschwindigkeit mit einer Grundfrequenz (Fo) von 1,25 MHz sowie einer solchen von 2Fo entsprechen, und einem Übergangsfehlersignal. Das so aufbereitete digitale Signal aus dem Generator 97 in seiner verzögerungsmodulierten Form geht auf der Leitung 99 an eine Kopftreiberschaltung 100, die das digitale Signal verstärkt und das verstärkte Signal auf einen Aufnahmekopf 25 gibt; das so aufbereitete verzögerungsmodulierte Signal kann dann auf einen geeigneten Aufzeichnungsträger wie beispielsweise ein herkömmliches Magnetband aufgespielt werden.

Wie im einzelnen die Signale während der Wiedergabe verarbeitet werden, um fehlerhafte Daten zu entdecken und die Zeitbasis der rückgewonnenen Signale zu korrigieren, ist im Blockdiagramm der Fehlererkennungs- und Zeitbasiskorrekturschaltung der Fig. 4 gezeigt. In dieser Figur empfängt die Fehlererkennungs- und Zeitbasiskorrekturschaltung 32 der Fig. 1 die serialisierten Daten aus dem Bitsynchrongenerator 30 auf der Leitung 31. Dieses Eingangssignal wird parallel auf sowohl den Zeitbasiskorrektur - als auch den Fehlererkennungsteil gegeben. Der Fehlererkennungsteil weist eine CRC-Prüfschaltung 101 auf, die die Datenwörter jedes empfangenen Blocks rekodiert und aus ihnen ein entsprechendes CRC-Prüfwort erzeugt, das mit dem nachfolgend empfangenen CRC-Prüfwort dieses Blocks in einer Komparatorschal-tung innerhalb der CRC-Prüfschaltung 101 verknüpft wird. Die Synchronisation der jeweiligen Vergleichsvorgänge erfolgt durch das Datentaktsignal auf der Leitung 102 aus der Wiedergabesteuerung 36. Liegt keine Übereinstimmung zwischen dem regenerierten CRC-Prüfwort und dem nachfolgend empfangenen CRC-Prüfwort vor, erscheint auf der Leitung 104 ein Blockfehlersignal, das auf einen Schalter 106 innerhalb eines allgemein mit 108 bezeichneten Eingangszeit-steuernetzwerks geht.

Weiterhin werden die Eingangsdaten auf der Leitung 31 innerhalb des Zeitbasiskorrekturteils auf einen Serien-Parallelewandler 110 gegeben, der die seriellen Eingangsdaten zu einem entsprechenden 8-Kanal-Parallelausgangssignal auf den Leitungen 112 umwandelt. Der Wandler 110 kann zweckmässigerweise ein IC-Schaltkreis wie beispielsweise des Typs LS 164 der Fa. Texas Instruments sein. Die Aufeinanderfolge des vom Wandler 110 abgegebenen Signals wird ihrerseits von einem Bandtaktsignal auf der Leitung 114 aus dem Bitsynchrongenerator 30 und aus einem 400-Bit-Zähler 116 in der Eingangszeitsteuerschaltung 108 gesteuert. Der Zähler wird seinerseits vom Bandtaktsignal auf der Leitung 114 und einem Blocksynchronsignal auf der Leitung 118 angesteuert und liefert auf den Leitungen 120,122 Ausgangssignale, die dem Ende des jeweiligen Blocks entsprechen.

Sieben der acht parallelen Ausgangssignale des Wandlers 110 sind auf den Leitungen 112 an einen FIFO-Speicher 128 gelegt, bei dem es sich vorzugsweise aus einer Gruppe von sechs integrierten Schaltkreisen wie beispielsweise des Typs 3341 der Fa. Fairchild Semiconductor Corp. handelt. Die acht parallelen Eingangssignale für den FIFO-Speicher 128 auf der Leitung 130 kommen vom Schalter 106, der zwischen den Daten auf den acht Ausgangsleitungen 113 des Wandlers 110 und dem Blockfehlersignal auf der Leitung 104 aus dem CRC-Fehlerprüfschaltung 101 wählt. Der FIFO-Speicher 128 wird weiterhin von einem Rücksetzsignal aus dem UND-Glied 124 auf der Leitung 132 gesteuert, infolgedessen die

5

10

15

20

25

30

35

40

45

50

55

60

o5

640 970

8

Dateneingangssignale vorübergehend gespeichert werden und auf den parallelen Ausgangsleitungen 134 in ihrer zeitlichen Folge modifiziert abgegeben werden können, wie erforderlich, um eine streng kontrollierte Zeitbasis zu gewährleisten.

Der Serien-Parallel-Wandler 110 soll gemeinsam mit dem Schalter 106 das 12-Bit-CRC-Prüfwort und das 4-Bit-Syn-chronisierwort der ankommenden Daten auf der Leitung 31 durch einen 16-Bit-FIFO-Synchronkode ersetzen. Dieser Synchronkode wird auf den Leitungen 112 zusammen mit den verbleibenden Daten- und Paritätsworten auf den FIFO-Speicher 128 gegeben. Eines der Bits des 16-Bit-Synchronko-des geht auf der Leitung 130 über den Schalter 106 zurück auf den achten Eingang des FIFO-Speichers, wenn ein entsprechendes Zeitsteuersignal auf der Leitung 122 vorliegt. Alle acht parallelen Bits aus dem FIFO-Speicher gehen dann auf den Leitungen 134 an den Synchronkodedetektor 136 sowie an die Ausgänge 138 des Fehlerkorrekturschaltung 34. Der Synchronkodedetektor 136 spricht auf den Synchronkode auf den Leitungen 134 und auf Zeitsteuersignale aus der Wiedergabesteuerung 36 auf der Leitung 140 an, um ein Rückkoppelsteuersignal auf die Leitung 142 zu legen, wenn aus dem Speicher 128 ausgegebene Daten nicht die richtige räumliche Lage einnehmen. Liegen die aus dem Speicher 128 ausgegebenen Daten nicht synchron mit den Zeitsteuersignalen auf der Leitung 140, werden die Daten selbsttätig durch Signale auf der Leitung 142 rückgesetzt, die auf das Eingangsauftast-Flipflop 126 arbeiten, das dann über das UND-Glied 124 automatisch rückgesetzt wird, um die Geschwindigkeit zu steuern, mit der die Daten im FIFO-Speicher 128 behandelt werden, und den Speicher 128 und das Ausgangsauftast-Flipflop 158 rücksetzt.

Der 400-Bit-Zähler 116 spricht auf die Bandtaktimpulse auf der Leitung 114 und das Blocksynchronsignal auf der Leitung 118 an und erzeugt ein Steuersignal auf der Leitung 144, dessen Frequenz Vs der der Bandtaktimpulse ist. Dieses Signal wird mit dem Ausgangssignal des Datendurchschalt-Flipflops 126 über das UND-Glied 124 und von dort über die Leitung 132 geschaltet, um den Eingang des FIFO-Speichers betreibs-bereit zu schalten.

Die Fehlererkennungs- und Zeitbasiskorrekturschaltung 32 weist weiterhin eine Ausgangszeitgabeschaltung 146 auf, die eine Rückkoppelschleife zu einem phasenstarr angekoppelten Stellglied 148 schliesst, das seinerseits auf der Leitung 150 Ausgangssignale liefert, die die Geschwindigkeit eines Antriebs (nicht gezeigt) für den Aufzeichnungsträger bestimmen, um die Geschwindigkeit zu regeln, mit der die Daten auf der Leitung 31 eingespeist werden. Das Netzwerk 146 enthält eine Überwachungssschaltung 152, die den Füllgrad des FIFO-Speichers 128 überwacht und ein Ausgangssignal liefert, wenn der Speicher halbvoll ist, d.h. wenn 75 Bit am Eingang zum Überwachungsschaltung 152 vorliegen. An diesem Punkt wird das Ausgangssignal auf das UND-Glied 154 gegeben, und zwar gemeinsam mit einem Ausgangsblocksynchronsignal aus der Wiedergabesteuerung 36 auf der Leitung 156, das auch an das Phasenregelstellglied 148 geht und das Ausgangsauftast-Flipflop 158 setzt. Das Ausgangssignal des Flipflop 158, wenn dieses gesetzt ist, schaltet ein quarzgesteuertes Taktsignal auf der Leitung 164 aus der Wiedergabesteuerung 36 durch ein NAND-Glied 162 und liefert daher das frequenzfeste Taktsteuersignal auf der Leitung 166 an den FIFO-Speicher 128. Das Ausgangszeitsteuernetzwerk 146 spricht also auf die festen Taktsignale und auf zusätzliche Synchronisiersignale aus der Wiedergabesteuerung 36 an und steuert die Geschwindigkeit, mit der Signale aus dem Speicher 128 herausgetastet werden, um zu gewährleisten, dass die Ausgangssignale auf der Leitung 138 eine absolute feste zeitliche Beziehung haben.

Weiterhin enthält die Fehlererkennungs- und Zeitbasiskorrekturschaltung 32 Mittel, um ein Blockfehlersignal zu erzeugen. Ein solches Signal wird von der Leitung 168 vom achten Ausgang des FIFO-Speichers her getriggert und geht auf ein ODER-Glied 170, das weiterhin mit einem Signal auf der Leitung 142 aus dem FIFO-Synchronkodedetektor angesteuert wird und ein Ausgangssignal liefert, das auf die Gut/ Schlecht-Zwischenspeicherschaltung 172 gegeben wird, um das Blockfehlersignal auf die Leitung 174 zu legen.

Die Einzelheiten der Fehlerkorrekturschaltung 34 sind im Blockdiagramm der Fig. 5 gezeigt. In dieser Figur gehen die acht parallelen Ausgangssignale aus dem FIFO-Speicher 128 der Fehlererkennungs- und Zeitbasiskorrekturschaltung auf den Leitungen 138 an einen Datenwort-Wählschalter 180 und einen Paritätszwischenspeicher 182. Der Schalter 180 wird seinerseits von einem Zeitsignal auf der Leitung 184 aus der Wiedergabesteuerung 36 angesteuert. Dieses Signal steuert seinerseits den Schalter 180 so, dass die Datenwörter auf den Eingangsleitungen 138 auf einen zyklisch getriebenen Daten-wortspeicher 186 gegeben werden. Der Speicher 186 ist vorzugsweise eine Anordnung aus Schreiblesespeichern (RAMs) wie beispielsweise den integrierten Speicherschaltkreisen des Typs 2102 der Fa. NEC. Der Speicher 186 wird seinerseits von einem Schreib/Lese-Steuersignal auf der Leitung 188 gesteuert, das aus dem UND- und dem ODER-Glied 190 bzw. 192 ansprechend auf das Schreib-Korrektur- und das Dateneinschreib-Signal auf den Leitungen 194 bzw. 196 geliefert wird, die ihrerseits die Wiedergabesteuerung 36 liefert.

Das Blockfehlersignal auf der Leitung 174, das den Fehlerkorrekturvorgang insgesamt steuert, ist an einen Blockstatus-Wahlschalter aus den Gliedern 198,200 gelegt. Dieser Schalter legt ein Signal auf die Leitung 202 an den Gut/ Schlecht-Speicher 204, dessen Ausgangssignal an einen Blockstatus-Speicher 206 geht, der ein Schreib/Lese-Steuersi-gnal für die RAM-Bausteine auf die Leitung 208 legt. Das Signal auf der Leitung 208 wird zurück auf den Eingang des UND-Glieds 200 geführt, um den Blockstatus-Schalter weiterhin zu steuern, und geht auch auf das UND-Glied 190, wo es das Anlegen des Schreib/Lese-Korrektursignals auf der Leitung 188 steuert. In dieser Verschaltung wird der Daten-wortspeicher 186 von der Wiedergabesteuerung über die Leitung 210 zyklisch derart angesteuert, dass die Datenwörter aufeinanderfolgender Blöcke nacheinander eingeschrieben werden. Diese Steuersignale bewirken weiterhin, dass die Datenwörter jedes Blocks aus dem Speicher 186 sukzessive ausgetastet werden, wenn die Datenwörter des um N + 30 Blöcke später folgenden Blocks nacheinander eintreffen. Die aus dem Speicher 186 ausgegebenen Signale gehen auf die Schieberegister 212,214, die die parallelen Daten serialisie-ren. Diese Register sind vorzugsweise integrierte Schaltkreise beispielsweise des Typs LS165. Das serielle Ausgangssignal wird über das UND-Glied auf die Ausgangsleitung 218 gegeben, von wo das Signal auf den Digital/Analog-Wandler 38 gegeben wird, wie in Fig. 1 gezeigt.

Das Ausgangssignal des Datenwortspeichers 186 geht auch auf einen Datenzwischenspeicher 220 und koppelt (ansprechend auf ein Datenspeichersignal aus der Wiedergabesteuerung 36 auf der Leitung 222) die dann am Datenwort-speicher vorliegenden Datenwörter auf eine Anordnung aus Exklusiv-ODER-Gliedern 224. Der Zwischenspeicher 182 für das Paritätsspeichersignal wird ebenfalls durch Signale auf der Leitung 226 aus der Wiedergabesteuerung gesteuert. Wie im folgenden ausführlich erläutert, ermöglicht der vorerwähnte Teil der Fehlerkorrekturschaltung eine Korrektur fehlerhafter Datenwörter innerhalb eines gegebenen Blocks.

Zusätzlich zu diesen Korrekturmerkmalen weist die Fehlerkorrekturschaltung 34 Mittel auf, um den Ausgang stillzulegen, wenn eine Korrektur nicht möglich sein sollte. Dieser Teil der Schaltung enthält eine Sperrstufe 228, die Signale aus

5

10

15

20

25

30

35

40

45

50

55

60

o5

9

640 970

dem Gut/Schlecht-Speicher 204 aufnimmt und auch von Signalen auf der Leitung 230 aus der Wiedergabesteuerung 36 gesteuert wird. Das Ausgangssignal der Sperrstufe 228 geht auf der Leitung 232 zum UND-Glied 216, wo es mit dem Ausgangssignal der Schieberegister 212,214 verknüpft wird. Wird also ein nicht korrigierbarer Block erfasst, verhindert das Signal auf der Leitung 232, dass das UND-Glied das Ausgangssignal der Schieberegister durchschaltet, und liefert auf der Ausgangsleitung 218 eine Reihe digitaler Nullen.

Die Funktionsweise der Fehlerkorrekturschaltung 34 lässt sich wie folgt allgemein beschreiben. Man nehme an, dass gerade ein gegebener Block (N +1) verarbeitet worden ist und das erste Datenwort eines neuen Blocks N in der Fehlerkorrekturschaltung eintrifft. Erscheint das erste Datenwort dieses Blocks N, wird die erste 8-Bit-Gruppe, d.h. der höherwertige Teil dieses Datenworts, in den Datenwortspeicher 186 eingeschrieben, dann der Speicher (RAM) 186 weitergeschaltet und die nächste 8-Bit-Gruppe, d.h. der niederwertige Teil des ersten Datenwortes, in ihn eingeschrieben. Die nächsten auf der Leitung 138 zu empfangenden Daten sind ein 8-Bit-Pari-tätswort, das ursprünglich aus den Datenwörtern der Blöcke N+15 und N + 30 erzeugt worden ist. Da jeder Block nur 8 Worte Paritätsinformation enthält, ist einzusehen, dass man aus einer Verknüpfung der Paritätsworte eines Blocks mit den Datenwörtern eines anderen Blocks nur die Hälfte der Datenwörter des Blocks N rekonstruieren kann. Das empfangene Paritätswort wird aus dem Datenstrom durch die Wiedergabesteuerung 36 herausgenommen und in den Zwischenspeicher 182 eingeschrieben. Mit der nun empfangenen Paritätsinformation des Blocks N und den bereits im RAM 186 vorliegenden Datenwörtern des Blocks N + 30 ist es nun möglich, die Hälfte der Datenwörter zu korrigieren, die derzeit in dem zyklischen RAM 186 an der Stelle N+15 vorliegen, d.h. in demjenigen Block, der zeitlich 15 Blöcke vor dem Block N liegt.

Der Status der Datenwörter des Blocks N+ 15 wird aus dem Gut/Schlecht-Speicher 204 in den Blockstatus-Zwi-schenspeicher 206 übergeben. Geht eine Meldung ein, dass irgendwelche der Datenwörter des Blocks N +15 fehlerhaft (schlecht) sind, geht auf der Leitung 208 ein Korrektursignal über die Schaltstufe 190, 192 auf der Leitung 188 an den Speicher 186, damit korrigierte Datenwörter aus der Exklusiv-ODER-Verknüpfung in die richtige Adresse des Datenwort-speichers 186 eingeschrieben werden können; die fehlerhaften Datenwörter an diesen Stellen werden also gelöscht. Trifft eine solche Blockfehlermeldung ein,, liefert, nachdem jedes Paritäts wort des Blocks N im Paritätsspeicher 182 abgelegt worden ist, die Wiedergabesteuerung 36 ein Signal auf der Leitung 222, das dem Datenzwischenspeicher 220 den Zugriff auf die Hälfte der Datenwörter des Blocks N + 30 erlaubt, die folglich in diesen Zwischenspeicher übernommen werden. Das Exklusiv-ODER-Netzwerk 224 verknüpft sie und liefert ein Ausgangssignal, das die mögliche Rekonstruktion der Hälfte der Datenwörter des Blocks N+15 darstellt.

Die andere Hälfte des Blocks N+ 15 wird rekonstruiert, wenn die 8-Bit-Paritätswörter des Blocks N-15 fünfzehn Blöcke später empfangen werden; diese Paritäts Wörter liefern die Information, die zusätzlich gebraucht wird, um die Rekonstruktion zu vervollständigen. Zu dieser Zeit werden die Paritäts Wörter des Blocks N-15 nacheinander in Paritätszwischenspeicher 182 gespeichert und die Wiedergabesteuerung 36 gibt ein Signal auf die Leitung 222, die dem Datenspeicher 220 nacheinander den Zugriff auf jeweils die Häfte der Datenwörter des Blocks N erlaubt. Das Exklusiv-ODER-Netzwerk 224 verknüpft diese beiden Wortgruppen und liefert ein Ausgangssignal an den RAM 186, so dass nunmehr die Rekonstruktion der Datenwörter des Blocks N+ 15 beendet ist.

Jede Hälfte der oben beschriebenen Funktionsschritte geht also für die 16 Datenwort-Teile eines ankommenden Blocks vor sich. Jedes Datenwort wird abgetrennt und in den zyklischen RAM-Speicher 186 eingeschrieben, während die Paritätsworte nacheinander abgetrennt und in den Paritätszwischenspeicher eingeschrieben werden, wo sie dazu dienen, nacheinander die Hälfte der Datenwörter in den Stellungen 1, 2,3,4,..., 16 zu rekonstruieren. Am Ende des Blocks trifft schliesslich die Gut/Schlecht-Zustandsmeldung für den Block ein, in dem die Paritätswörter verwendet werden können, so dass diese Information zur Bestimmung dienen kann, ob die in den Speicher 186 eingeschriebene korrigierte Information tatsächlich eine gültige (gute) Korrektur darstellt. Nach der Korrektur der ersten Hälfte des Blocks N+15 gibt der Gut/Schlecht-Speicher 204 den Status des Blocks N + 15 an den Blockstatusspeicher 206 aus, dessen Ausgangssignal, das den Status bzw. Zustand des Blocks N +15 angibt, seinerseits mit dem Gut/Schlecht-Statussignal des Blocks N im UND-Glied 200 (von der Leitung 174 her) summiert wird. Unter der Steuerung durch die Wiedergabesteuerung 36 schaltet das NOR-Glied 198 dann das Summenausgangssignal des Glieds 200 auf den Gut/Schlecht-Speicher 204. Das Summensignal wird also in den Speicher 204 als neue Gut/ Schlecht-Statusinformation über den Block N+15 eingeschrieben. Diese Folge wiederholt sich, wenn später die zweite Häflte des Blocks N+15 aus den Blöcken N und N-15 rekonstruiert wird, so dass das Ausgangssignal des Zwischenspeichers 206, das nun den Zustand des Blocks N meldet, im Glied 200 mit der Meldung über den Block N-15 summiert wird, so dass auf den Speicher 204 ein fertiges Summensignal gelangt, das den endgültigen Gut/Schlecht-Status des Blocks N+15 angibt.

In der oben beschriebenen bevorzugten Ausführurigsform ist die Bedingung für die Korrektur der Daten, dass nur zwei der drei benutzten Blöcke einwandfrei sind, so dass, wenn die Gut/Schlecht-Zustandsmeldung derjenigen Blöcke, aus denen die Paritätsinformation erzeugt worden war, die Bewertung «gut» ergab, und der jeweils andere Block N+15 oder N + 30 ebenfalls «gut» war, sich ein korrigiertes Datenwort aufbauen und in den Speicher 186 an die entsprechende Stelle N + 30 oder N+15 einschreiben lässt. Analog lassen sich ähnliche Systeme aufbauen, bei denen 3-aus-4- oder 4-aus-5-Rekonstruktionsverfahren verwendet werden.

Da infolge der während der Aufnahme eingefügten zusätzlichen Paritätsinformation die Information vom Aufzeichnungsträger 23 schneller übernommen wird, ist er erforderlich, um sie abzugeben, sie notwendigerweise in den Schieberegistern 212,214 Zwischenspeichern. Ist ein vollständiges Datenwort in den Schieberegistern enthalten, kann ein seriklisiertes Ausgangsisgnal auf das UND-Glied 216 gegeben werden. In Kombination mit der endgültigen Gut/Schlecht-Meldung auf der Leitung 232 wird dieses Wort dann auf der Ausgangsleitung 218 abgegeben.

Die in der Wiedergabesteuerung 36 eingesetzten Schaltungen sind Stand der Technik und einfach diejenigen, die man braucht, um die entsprechenden Steuersignale, wie beschrieben, an den anderen Teil des Wiedergabeteils 14 zu liefern. Die Steuerung 36 enthält also einen quarzgesteuerten Taktgeber zur Darstellung eines festen Taktimpulssignals sowie geeignete Zählschaltungen wie beispielsweise einen 400-Bit-Zähler, bei dem es sich vorzugsweise um einen integrierten Schaltkreis des Typs 74LS393 handeln kann. Andere Schaltungen zur Erzeugung der erforderlichen Befehlssignale zu anderen Zeitpunkten innerhalb eines gegebenen Blocks sind ebenfalls aus herkömmlichen Zähl-, Register- und Verknüpfungsschaltungen aufgebaut.

5

10

15

20

25

30

35

40

45

50

55

60

o5

G

3 Blatt Zeichnungen

Claims

640 970

2

PATENTANSPRÜCHE

1. Schaltung zur Verarbeitung von NF-Signalen, bei der diese digitalisiert und auf einem Aufzeichnungsträger in einer einzigen Spur aufgenommen werden, mit a) einer Einrichtung, um die analogen NF-Eingangssignale in entsprechende digitalisierte NF-Signale umzusetzen, und b) einer Einrichtung, mit der das digitalisierte NF-Signal zu einem Signal kodiert wird, das eine Folge von Blöcken aus jeweils einer Anzahl von Datenwörtern, einer Anzahl von Paritätswörtern, einem dem Block entsprechenden Fehlerprüfkodewort sowie einem den Blockplatz angebenden Synchronisierwort enthält, dadurch gekennzeichnet, dass die Kodiereinrichtungen (22) Mittel (52, 56,66,68,76, 80, 82, 83) aufweist, um die Paritätswörter jedes Blocks durch eine Exclusiv-ODER-Verknüpfung aus Datenwörtern mindestens zweier anderer Blöcke nach dem Ausdruck

P£ = DkN++jn)©D&+km)

herzustellen, in dem Pr ein gegebenes Paritätswort im Abschnitt K des Blocks N, D^Vjn) ein Datenwort im Abschnitt K+j eines anderen Blocks N + n, wobei j ganzzahlig ist, und Dfö"1' ein Datenwort im Abschnitt K+k eines weiteren Blocks N + m bezeichnet, wobei K ganzzahlig, k ganzzahlig und m und n ganzzahlig und ungleich Null sowie nicht gleich sind, wodurch jeder fehlerhaft wiedergegebene Block erkennbar ist, aus den Datenwörtern mindestens eines der anderen Blöcke in Kombination mit den Paritätswörtern, die aus den Datenwörtern dieses Blocks erzeugt wurden, die korrekten Datenwörter dieses Block rekonstruierbar sind und die korrigierten Datenwörter des fehlerhaft wiedergegebenen Blocks in ein serielles Wiedergabesignal einsetzbar sind.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Kodiereinrichtung (22) Mittel (66,68) aufweist, um jedes Paritätswort Pk aus einer Exklusiv-ODER-Verknüpfung der Datenwörter D^k"" und D2K+k zu erzeugen, wobei N und m ganze Zahlen sind, und dass die Blöcke N + n und N + m durch ein Zeitintervall vom Block N getrennt, und dadurch räumlich auf dem Aufzeichnungsträger beabstandet sind, um die Möglichkeit gering zu halten, dass ein einziger Defekt auf dem Aufzeichnungsträger, auf den die kodierten Signale aufgespielt werden, bei der Wiedergabe einen Signalverlust sowohl aus dem Block N als auch aus dem Block N + n oder dem Block N + m verursacht.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Einrichtung zum Erzeugen der Parität'swörter Mittel (56,66,68,76) enthält, um jedes Paritätswort P£ aus den Datenwörtern Dk+" und D2K+kn zu erzeugen, wobei die Paritätswörter des Blocks N aus Blöcken erzeugt werden, die n und 2n Blöcke vom Block N beabstandet sind.
4. Schaltung nach Anspruch 2, dadurch gekennzeichnet, dass die Einrichtung zur Erzeugung der Paritätswörter Mittel (56,66,68,76) aufweist, um die Paritätswörter im Abschnitt k des Blocks N aus den Datenwörtern im Abschnitt 2K des Blocks N+15 und aus den Datenwörtern im Abschnitt 2K+1 des Blocks N + 30 zu erzeugen.
5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Kodiereinrichtung Mittel (80, 82, 88) enthält, um das digitalisierte NF-Signal zu aufeinanderfolgenden Blöcken zu formatieren, die jeweils aus 400 Bits mit sechzehn 16-Bit-Datenwörtern, gefolgt von einem 8-Bit-Teil eines Paritätswortes, einem 12-Bit-Fehlerprüfkodewort und einem 4-Bit-Syn-chronisierwort, bestehen.
6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Kodiereinrichtung Mittel (92) aufweist, um eine zyklische Redundanzprüfung durchzuführen, um das Fehlerprüfkodewort herzustellen.
7. Schaltung nach Anspruch 1, dadurch gekennzeichnet,

dass die Kodiereinrichtung Mittel (52) aufweist, um das digitalisierte serielle NF-Signal aus dem Analog/Digitalwandler in ein digitalisiertes paralleles Eingangssignal umzusetzen, sowie einen Schreiblesespeicher (56) mit parallelen Eingängen, der das digitalisierte parallele Eingangssignal aufnimmt, Mittel (66, 68), die auf ein verzögertes Ausgangssignal aus dem Speicher ansprechen, das aus Datenwörtern aus den unterschiedlichen vorhergehenden Blöcken besteht, um aus den Datenwörtern dieser Blöcke entsprechende Paritätswörter zu erzeugen und zu speichern, Mittel (80, 82), um den Datenwörtern entsprechende parallele Ausgangssignale aus dem Speicher zu speichern, und Mittel (88) besitzt, um die Datenwörter gemeinsam mit den Paritätswörtern, dem Fehlerprüfkodewort und dem Synchronisierwort zu einem seriellen digitalisierten NF-Ausgangssignal zu kombinieren, und dass weiterhin eine Bandbreiten-Komprimiereinrichtung (97) vorgesehen ist, die aus dem seriellen Ausgangssignal ein ver-zögerungsmoduliertes Kodesignal herstellt, das bei minimaler Bandbreite zum Ansteuern eines Aufnahmewandlers geeignet ist.
8. Schaltung nach Anspruch 1, gekennzeichnet dadurch, dass ein Wiedergabeteil vorgesehen ist, das eine Einrichtung (26) aufweist, die ein den auf dem Aufzeichnungsträger aufgezeichneten Daten entsprechendes digitales Wiedergabesignal liefert, sowie eine Einrichtung (32), in der das digitale Wiedergabesignal behandelt wird, um das Vorliegen von fehlerhaften Signalen in einem Block festzustellen, wobei eine Einrichtung (101) vorgesehen ist, um ein dem empfangenen Block entsprechendes Fehlerprüfkodewort zu erzeugen, das erzeugte Fehlerprüfkodewort mit dem empfangenen Fehlerprüfkodewort dieses Blocks zu vergleichen und ein Blockfehlersignal abzugeben, das das Vorliegen fehlerhafter Signale anzeigt, wenn zwischen den beiden keine Übereinstimmung vorliegt, ferner eine Einrichtung (34) besitzt, die auf ein Ausgangssignal aus der Behandlungseinrichtung (32) anspricht, um ein korrigiertes Datenwort zu rekonstruieren und die korrigierten Datenwörter an die Stelle der fehlerhaften Signale zu setzen, wobei eine Einrichtung (286) jedem Block entsprechende Wiedergabesignale vorübergehend speichert, bis Signale entsprechend den Blöcken eingetroffen sind, die die für die Rekonstruktion der Datenwörter der fehlerhaften Blocks erforderlichen Paritäts- und Datenwörter enthalten, eine Einrichtung (182,220,224), die aus den empfangenen Paritätsund Datenwörtern in den Blöcken korrigierte Datenwörter rekonstruiert und eine Einrichtung (180), die die rekonstruierten korrigierten Datenwörter an die richtige Stelle innerhalb des behandelten digitalen Wiedergabesignals setzt, und eine Einrichtung (38) aufweist, die das behandelte und korrigierte digitale Wiedergabesignal zu einem analogen NF-Ausgangssignal umwandelt.
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass die Rekonstruiereinrichtung (34) des Wiedergabeteiles einen Speicher (186) enthält, der auf die Datenwörter jedes Blocks und auf ein Ausgangssignal aus der Behandlungseinrichtung anspricht, um die Datenwörter und die Blockfehlersignale zyklisch zu speichern, dass eine Blockfehlerkorrektureinrichtung einen Datenwortspeicher (220), einen Prioritätsspeicher (182) und eine Exklusiv-ODER-Schaltung (224) aufweist, die auf den Zustand des Paritäts- und des Datenspeichers ansprechend beim Vorliegen eines Blockfehlersignals die korrigierten Datenwörter regeneriert und dass eine Schalteinrichtung (180) die durch die Exklusiv-ODER-Schaltung geschalteten korrigierten Datenwörter wählt, um sie anstelle der vorher gespeicherten Datenwörter der ermittelten fehlerhaften Blöcke in den Speicher einzuschreiben.

5

10

15

20

25

30

35

40

45

50

55

60

o5

3

640 970