CH424322A - Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern - Google Patents

Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern

Info

Publication number
CH424322A
CH424322A CH1459663A CH1459663A CH424322A CH 424322 A CH424322 A CH 424322A CH 1459663 A CH1459663 A CH 1459663A CH 1459663 A CH1459663 A CH 1459663A CH 424322 A CH424322 A CH 424322A
Authority
CH
Switzerland
Prior art keywords
flip
flops
accumulator
tetrad
flop
Prior art date
Application number
CH1459663A
Other languages
English (en)
Inventor
Walter Dipl Ing Kasper
Logisch Helmut
Original Assignee
Soemmerda Bueromaschwerk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soemmerda Bueromaschwerk filed Critical Soemmerda Bueromaschwerk
Publication of CH424322A publication Critical patent/CH424322A/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/492Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
    • G06F7/493Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
    • G06F7/494Adding; Subtracting
    • G06F7/495Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)

Description


  Schaltungsanordnung zur parallelen Addition und Subtraktion von     Dezimalziffern       Die Erfindung betrifft eine     Schaltungsanordnung     zur parallelen Addition und Subtraktion einer     tetra-          di@sch    verschlüsselten Dezimalziffer mit einer zwei  ten in einem     Kippstufenregister,    im folgenden Ak  kumulator genannt, enthaltenen     tetradisch        verschlüs-          selten        DezimaTziffe.r    und besteht aus einer     Korre:

  k-          tureinri'chtung    und einer Einrichtung zur Verzöge  rung des dezimalen Übertrages sowie- aus     Kipp-          stufen    zur Zwischenspeicherung des     Dualübertrages.     



  Eine bekannte     Schaltungsanordnung    mit zwei  Registern aus     Kippstufen,    die die     Operandentetra-          den    der jeweils zu verarbeitenden     Ziffern    enthalten,  benützt zur dualen Addition oder Subtraktion der  beiden     Tetraden    vier     Volladdierer-SubtTahitrer    mit  sich von     Addierer-Subtrahierer    zu     Add'ierer-Subtra-          hierer    fortpflanzendem Übertrag,

   worauf dann eine  aus einem weiteren     Volladdierer-Subtrahierer    und  zwei     Halbaddierern-Subtrahierern        bestehende    und  von einer     Korrekturentscheidschaltung    gesteuerte  Korrektureinrichtung folgt. Diese Schaltungsanord  nung addiert bzw. subtrahiert zwar zwei     Tetraden     in einer     Taktzeit,    sie hat jedoch den erheblichen  Nachteil, dass sie hierzu fünf komplette     Volladdierer-          Subtrahierer    und zwei     Halbaddierer-Subtrahierer     zusätzlich zu den     Operandenregistern    benötigt.

   Da  ausserdem der sich bildende Übertrag in dem be  kannten     Addier-Subtrahierwerk    eine sehr lange  Kette von Schaltgliedern innerhalb der gesamten       Addier-Subtrahierschaltung    zu durchlaufen hat, sind  die zeitlichen Abstände zwischen zwei     Taktimpulsen     sehr gross zu halten.

   Um diesen hohen technischen  Aufwand in bezug auf die     Volladdierer-Subtrahierer     zu umgehen, wurden zur Addition bzw.     SubitTaktion     von in     Tetraden    verschlüsselten     Dezimalzahlen    Ad  dier-Subtrahierwerke bekannt, die die in     Tetraden     verschlüsselten Ziffern in Serie verarbeiten und des-    halb nur zwei     Volladdierer-Subtrahierer    zur Bil  dung der dezimalen Summe bzw. Differenz der bei  den     Eingangstctraden    benötigten.  



  Diese     Serienaddier-Subtrahierschaltungen    haben  jedoch den     Nachbeil,    dass zur Bildung der Summe  bzw. Differenz die     parallel    ins     Addier-Subtrahierwerk     einlaufenden     Operandcntetraden    mittels vier verschie  dener Impulse, die in einer Taktzentrale erzeugt  werden, in Serie umgeformt werden müssen und zur       Bildung    des, Ergebnisses mindestens vier     Dualstellen-          zeitwerte    benötigt werden.  



  Der Erfindung     liegt    deshalb die Aufgabe zu  grunde, eine Schaltungsanordnung zur parallelen  Addition-Subtraktion zweier als     Tetraden    verschlüs  selter Dezimalzahlen zu schaffen, die es durch asyn  chrone Verarbeitung der Dualüberträge unter vor  übergehender Zwischenspeicherung     dicse    Überträge  in Kippstufen ermöglicht, dass mit dem technischen  Aufwand an Schaltmitteln eines     dczimalen    Serien  addier-Subtrahierwerks mit Korrektureinrichtung die  Rechengeschwindigkeit eines     P'ara,lnelad'dierwerkes     fast erreicht wird.  



  Die erfindungsgemässe Lösung besteht darin, dass  Ausgänge der     Akkumulatorkippstufen,    die     unnegierte     Grössen führen, über bei Addition geöffnete     Und-          Schaltungen    und Ausgänge, die negierte Grössen  führen,

   über bei Subtraktion geöffnete     Und-Schaltun-          gen    mit     Einschalteingängen    der     übertragskippstufen     und einer Kippstufe der Korrektureinrichtung ver  bunden sind und dass zwischen den Ausgängen der       Übertragskippstufen    und den     triggernden    Eingängen  der nächsthöheren     Akkumulatorkppstufen        Und-          Schaltungen,    die die Übertragung der Dualüberträge  zeitweilig sperren,     geschaltet    sind.  



  Ein Ausführungsbeispiel der     ,erfindungsgemässen     Schaltungsanordnung zur     Addition    und     Subtraktion              tetradisch    verschlüsselter Dezimalziffern ist     in    der       Zeichnung        dargestellt    und     wird    nachfolgend be  schrieben.

   Es zeigen:       Fig.    1 ein     Addier-Subitrahierwerk,          Fig.2    das Diagramm der zugehörigen     Steuer-          impulse    in     Abhängigkeit    von der Zeit und       Fig.    3     eine    Speichermatrix mit     Steuerschaltung.     Das     Addier-Subtrahierwerk        in.        Fig.1    besteht aus  dem     Akkumulator        mit    den     Kippstufen    A1,<I>A2, A3</I>  und A4, den Kippstufen E2, E3 und E4 zur Ver  zögerung des Dualübertrags,

   der Kippstufe E zur  Verzögerung des dezimalen Übertrages und der  Kippstufe     KR    zur     Steuerung    des     dezimalen    Korrek  turvorganges. Die Kippstufen Al bis A4 sind     mit     den     Kippstufen    E2, E3, E4 und     KR    über die     Und-          Schaltungen    K6 bis K13 verbunden, während in der  anderen     Richtung    die     Kippstufen    E2, E3 und E4  mit den Kippstufen A2, A3 und A4 über die     Und-          Schaltlungen    K2 bis K5 verbunden sind.

   Die     Kipp-          stufen    E, E2 und A3 werden durch die Ausgangs  grösse einer Und-Schaltung K5     eingeschaltet.    Die       Kippstufe    Al wird durch die Und-Schaltung     Kl          ausgeschaltet.    Die     Kippstufen    Al bis A4 werden  durch über die     Leitungen        Bl    bis B4 aus der Spei       chermatrix    nach     Fig.    3 eintreffende     Leseimpulse        ge-          triggert,

      das heisst in den     entgegengesetzten    Schalt  zustand umgeschaltet. Die     Triggereingänge        sind    in  der Zeichnung als Pfeil an die     Miete    des. die Kipp  stufe darstellenden     Symboles    geführt, während ein  fache Schalteingänge, das:     heisst        Eingänge,    die die  Kippstufen in einen vorgegebenen     Schaltzustand     schalten können (in     Schaltzussand    L), an die zuge  hörige Seite     geführt        sind.     



  Die Kippstufen A1 bis A4 des Akkumulators  werden durch die     Ausschaltflanke,    das     heisst    die  Flanke von L auf O, der Steuergrösse V ausgeschal  tet. Die Bedeutung der Steuergrösse V     isst    aus     Fig.2          ersichtlich.    Die     Kippstufen    E2, E3 und E4 werden  durch Impuls s ausgeschaltet (siehe auch     Fig.    2).

   Die  Kippstufe     KR    kann auch durch das     Netzwerk,        be>          stehend    aus den Und-Schaltungen K14 und K15 und  der Oder-Schaltung Dl gesteuert     eingeschaltet    und  durch die Und-Schaltung K16     gesteuert    ausgeschal  tet werden.  



  Zur Erzeugung der     Steuergrössen        ADD    und<I>S UB,</I>  die zwischen Addition und     Subtraktion    unterschei  den, sind die Kippstufe M,     die        Und-Schaltung    K17  und der     Negator        Nl    vorhanden.     Kippstufe    M wird  eingeschaltet durch einen beim     Additionsbefehl    er  scheinenden     Steuerimpuls   <I>AB,</I> ausgeschaltet durch  einen beim Subtraktionsbefehl     erscheinenden    Steuer  befehl<I>SB</I> und     getriggert    durch Und     Schaltung    K18.

    Zur Steuerung der     Rekomplementierung    bei nega  tiven     Ergebnissen        ist    eine     Kippstufe        REK    vorhan  den, die durch die     Ausschaltflanke    der     Steuergrösse          z    ein- und durch die     Und-Schaltung    K19     gesteuert     ausgeschaltet wird.  



  In     Fig.2    sind     die    in einer nicht     dargestellten     Taktzentrale erzeugten Impuls- und Steuergrössen, die       benötigt    werden, in     Abhängigkeit    von der     Zeit            dargestellt.    Der     Taktimpuls    s leitet jede     Dualstel-          lenzeit    ein.     LS    ist derjenige     Taktimpuls,    der an der  Speichermatrix die     Einschreibvorgänge    :

  steuert, und  der Impuls     LL    steuert die Lesevorgänge.<I>U</I> und V  sind zwei zeitlich     gegeneinander        versetzte    Steuergrö  ssen, die bewirken, dass entweder die     erste        Operan-          dentetrade        (MD-Tetrade)    oder die zweite     Operan-          dentetrade        (AC-Tetrade)    gelesen und     geschrieben          wird.    Während jeder Zeit, in der Steuergrösse U = L,  wird z. B.     einmal    in der Speichermatrix zuerst ge  lesen und dann geschrieben.  



  Der in     Fig.    3 mit     SPl    bis     SP4    bezeichnete Block       stellt    die     Speichermatrix    dar. Es, findet eine     Ferrit-          kernmaträx        Verwendung    mit paralleler     Einschreibung     und Lesung dien     Totfraden.        Dass    Einschreiben der     Te-          tradeninformation        erfolgt    über die mit A1     bis.    A4       bezeichneten    Eingänge und das Lesen sowie der  Transport  <RTI  

   ID="0002.0136">   ins    Rechenwerk über die     mit        B1    bis B4  bezeichneten     Ausgänge.    Die Eingangsgrössen an den  Eingängen Al bis A4 stellen gleichzeitig die Schalt  zustände der     Kippstufen    A1 bis A4 des     Addier-          Subtrahierwerks        (Fig.1)    dar.  



  Die Additionsoperanden werden aus den beiden  nicht im Detail dargestellten Speicherzeilen<I>MD</I> und       AC    der     Speichermatrix        SPl    bis     SP4        (Fig.    3) entnom  men. Der     Inhalt    von Speicherzeile<I>MD</I> bleibt bei den       Additions-Subtraktionsvorgängen    unverändert, wäh  rend in Speicherzeile     AC    das     Ergebnis    eingeschrie  ben wird.  



  Zur aufeinanderfolgenden Ansteuerung der Ma  trixspalten zwecks Schreiben und Lesen der Zahl       Tetrade    für     Tetradie    äst ein     Zähler    Z vorhanden, der  z. B. bei einer     llstelligen        Dezimalzahl    von 1 bis 1  durchzählt,     berücksichtigt    man auch noch eine Vor  zeichenstelle, dann von 1 bis 12 und     dabei    eine       Tetrade    nach der anderen liest.  



  In der Ruhelage befindet sich der     Zähler    Z     im          Schaftzustand    Z =  0 . Über     Oder-Schaltung    D2  (Befehlsimpulse<I>AB</I> oder SB oder Ausgangsgrösse  von     Und-Schaltung    K20)     wird    der Zähler auf Z=   1         eingestellt,    wonach er     weiter        dürchzähllG,    bis über eine       entsprechende,

      nicht     dargestellte        Entschlüsseischaltung          seiner        Schaltzustände    alle Matrixspalten     angesteuert     worden sind, also bis der Zähler, z. B. bis Z =  12   durchgezählt hat. Danach     schaltet    der Zähler Z wie  der     in    den Schafzustand Z =<B> 01 </B>     undi        verharrt    in       diesem    Zustand, bis über Oder-Schaltung D2 wieder  eine Einschaltung     erfolgt.     



  Durch ein nicht     dargestelltes    Schaltnetzwerk wird  im Falle, dass der Zähler Z einen     Schaltzustand    un  gleich Null annimmt, die     Steuergrösse    Z = L     gebildet.     Anderseits ist Z = L, falls der Zähler Z sich im       Schalitzustand     0  befindet.  



  <I>Die</I>     Vorzeichenverarbeitung     Die Vorzeichen der Operanden sind auf dem nied  rigsten     Bitplatz    der in der Vorzeichenspalte der     Spei-          chermarorix    nach     Fig.3    enthaltenen     Tetrade    gespei  chert.

        Entsprechend den von aussen in die Schaltung  gelangenden Befehlen (Additionsbefehl AB oder Sub  traktionsbefehl SB) und den     Operandenvorzeichen,     ist die im Rechenwerk auszuführende Rechenopera  tion nach den folgenden Gesichtspunkten auszu  wählen:  
EMI0003.0002     
  
    <I>MD <SEP> AC <SEP> Bef <SEP> OP</I>
<tb>  + <SEP> + <SEP> + <SEP> + <SEP> (a)
<tb>  + <SEP> + <SEP> - <SEP> - <SEP> (L)
<tb>  + <SEP> - <SEP> + <SEP> - <SEP> (L)
<tb>  + <SEP> - <SEP> - <SEP> + <SEP> (o)
<tb>  - <SEP> + <SEP> + <SEP> - <SEP> (L)
<tb>  - <SEP> + <SEP> - <SEP> + <SEP> (o)
<tb>  - <SEP> - <SEP> + <SEP> + <SEP> (o<B>)</B>       Ausserdem ist das Resultatvorzeichen nach der  Vorzeichenstelle von     Speicherzeile        AC    zu     bringen.     Bei Rechnungen unter bzw.

   über 0 können     Rekom-          plementierungen    notwendig werden. Da der Inhalt  von     Speicherzeile   <I>MD</I> unverändert erhalten bleibt,  darf :sich auch das     MD-Vorzeichen    nicht ändern.  Als Resultatvorzeichen ist in die Speicherzeile für       AC    ebenfalls im Normalfall des MD-Vorzeichen  und nur, wenn zu     rekomplementieren    ist, das ne  gierte     MD-Vorzeichen        einzutragen.     



  Die Vorzeichenverarbeitung und die Behandlung  des     Ad'ditions-    und     Subtraktionsbefehles    sind in der       Fig.    1 dargestellt. Der     Addfitions-    und Subtraktions  befehl schaltet über Leitung<I>AB</I> den Zähler Z     in    die  Stellung 1 = 0 0 0 L. Damit wird die Vorzeichen  spalte an der Matrix     entschlüsselt    und zunächst das       .VD-Vorzeichen    gelesen und in eine Kippstufe A 1  eingetragen (über Leitung B1). Die     Kippstufe    A1  wurde vor Rechnungsstart durch einen in der Zeich  nung nicht     dargestellten        Löschirnpuis    auf 0 geschal  tet.

   Aus, anderen Gründen (Addition) wird für die  Eintragung des. MD-Vorzeichens der     triggernde    Ein  gang der Kippstufe A 1 benutzt. Der nachfolgende  Schreibtakt schreibt das. Vorzeichen wieder unver  ändert auf denselben Platz von Speicherzeile<I>MD</I>  ein. Gleichzeitig wird das in Kippstufe A 1 enthaltene  Vorzeichen durch die Und-Schaltung KI<I>=</I>     LS   <I>-</I>     S1     gelöscht. Danach wird das     AC-Vorzeichen    gelesen  und in die     Kippstufe    A 1 übertragen.  



  Die die Addition steuernde Schaltspannung     ADD     wird durch die Und-Schaltung K17     erzeugt    und un  abhängig von dem Schaltzustand der das Vorzei  chen     verarbeitenden    Kippstufe M während Z =   1    = 0 0 0 L im Zustand     ADD    = L gehalten.  



  Die Summe der beiden Vorzeichen wird dazu       benutzt,    um über     Und-Schaltung    K18 = A 1 -     S1          REK    den     Operationssteuertrigger   <I>M</I> umzuschalten.  (Bei zwei negativen Operanden wird     Kippstufe    M  z. B.     zweimal        gebriggert.)    Über Eingang<I>SB</I> schal  tete bei     Subtraktionsbefehl    die Kippstufe M aus und    über Eingang<I>AB'</I> bei Additionsbefehl ein.<I>M = L</I>  wird als Subtraktion gedeutet, der entgegengesetzte       Schaltzustand    als Addition.

   Die beiden Steuergrössen       ADD    und     SUB    sind durch     Und'-Schaltung    K17 ge  steuert, und Steuergrösse     ADD    ist durch den     Negator          N1    entkoppelt.  



  Bei positiven Vorzeichen der in den     Speicher-          zeilen        AC    und<I>MD</I>     enthaltenen    Operanden     entspricht     die durch den Befehl geschaltete     Stellung    der     Kipp-          stufe    M bereits der tatsächlich auszuführenden Ope  ration.

   Sind jedoch die beiden     Operandenvorzeichen     verschieden, so     ersieht    man aus der     weiter    vorn  angegebenen Tabelle für die tatsächlich auszufüh  rende Rechenoperation (Rubrik     (0p),        d'ass    die     Kipp-          stufe    M zwecks Ausführung der     richtigen    Rechen  operation in den entgegengesetzten Schaltzustand zu  schalten ist.  



  Sind beide Operanden negativ, so ergeben die  Umschaltungen der Kippstufe M wieder     ihren    durch  den Befehl bestimmten Anfangszustand. In den Vor  zeichenplatz von Speicherzeile     AC    ist     zunächst        das     MD-Vorzeichen einzutragen, das jedoch bereits durch  den Additionsvorgang in     Ki'ppsibufe    A 1 verlorenge  gangen ist.  



  Das MD-Vorzeichen muss daher im Rechenwerk  zwischengespeichert werden. Die Und-Schaltung  <I>K2 = E2 - V</I> schaltet zu diesem Zweck auf dem  Wege der normalen     übertragsbildung    die Kippstufe  A2     ein.    Am Ende des Vorzeichenzyklus gelangt  das MD-Vorzeichen aus der Kippstufe     AE    in die  Speicherzeile     AC,    und die     Kippstufen   <B>Al.</B> und<I>A2</I>  werden mit der     Ausschaltflanke    von V gelöscht.  (Über dieselbe Leitung mussten die Kippstufen auch  vor Rechnungsstart     bereits    gelöscht     werd!en).     



  Entsteht im Verlaufe einer Subtraktion ein nega  tives. Ergebnis (Komplement), so ist dies aus. Über  lauf E zu erkennen, der sich über den grösstmöglichen       Zahlenbereich    hinaus fortpflanzt. Es hat Beine Re  komplementierung des in     AC        enthaltenen    Ergebnisses  zu erfolgen in der Form<I>0 -</I>      <         AC   <I>></I>     --@         <    <I>A</I>     C>     Zu Beginn der     Rekomplementierungsperiode    wird  das     AC-Vorzeichen    in den     entgegengesetzten    Wert  umgewandelt.

   In der Vorzeichenperiode zu Beginn  der     Rekomplementierung    wird nur der     Inhalt    von  Speicherzeile     AC    gelesen und geschrieben. Das Ad  dierwerk ist in der Vorzeichenperiode wieder     durch     Steuergrösse Sl an     Und-Schaltung    K17 auf     ADD     = L (Addieren) gestellt. Der Übertrag     E=L,    der  darüber Auskunft gibt, ob zu     rekomplementieren     ist,     steht        in    einer Kippstufe (E). Mit der Ausschalt  flanke von Steuergrösse U schaltet die     Kippstufe    (E)  aus.

   Die     Ausschaltflanke    von Kippstufe E     triggert     Kippstufe A l in den     Schaltzustand    L. Wird mit dem  nächsten Takt aus Speicherzeile     AC    ein negatives       Vorzeichen    gelesen, so     triggert    dieses Kippstufe A 1  abermals. In Kippstufe<B>Al.</B> steht     also    während des  Schreibtaktes die Negation des alten A     C-Vorzeichens,     die auf dem Vorzeichenplatz von     Speicherzeile        AC     eingeschrieben wird.

   Damit ist auch bei     Rekomple-          mentierung    in     Speicherzeile        AC    das     richtige    Resul-           tatsvorzeichen        enthalten.    Damit     Kippstufe    M nicht  in diesem Falle     fälschlich        getriggert    wird, ist     Und-          Schaltung    K18 durch die     SteuergrösseREK        erweitert.     



       Das        Addier-    und     Korrekturwerk    und die     Ope-          randensteuerung    bei     Addition.     



  Gemäss der     Beziehung:             < MD>   <I> </I>      < AC>-#-        (AC>       wird zuerst die<I>MD</I>     Tetrade    aus der     Speichermatrix     gelesen     (Leseleitungen        B1    bis B4) und über die     zu-          gehörigen        Triggereing'änge    in die     Kippstufen    A1       bis    A4     eingeschrieben,    die vorher auf 0 gelöscht  worden sind.

   Darauf wird     die        MD-Tetrade    aus den       Kippstufen    A1     bis    A4 wieder     unverändert    in die       Speichermatrix    eingeschrieben. Da nur ein     Akkumu-          lator-Regisber        (Kippstufen    A 1 bis A4) vorhanden  ist, das     sowohl    für den Schreib- als auch für den  Lesevorgang     eingesetzt    ist und ausserdem noch als  Akkumulator, in dem aufaddiert wird, dient, ist  diejenige     Tetrade,    die sich nicht zu verändern hat,       zuerst    zu lesen.  



  Die     MD-TetTade    wird gelesen und geschrieben,       während    von der     Taktzentrale    die Steuergrösse     U=L          geliefert    wird.  



  Während Steuergrösse<I>V = L</I> wird<I>die</I>     AC        Te-          trade    gelesen, zur     in    den Kippstufen A1 bis A4     ste-          henden        Tetrade        hinzuaddiert    und das     Resultat    wie  der in Speicherzeile     AC    eingetragen. Die Bildung der  dualen Summe erfolgt     zunächst,    indem die     Kipp-          stufen    Al bis A4 über die     Lesekanäle    B1 bis.

   B4  ein     zweites    Mal     getriggert    werden. Sind beide Dual  summanden L,     dann.    sind die dualen Überträge in  die nächsthöhere     Dualstelle    zu     berücksichtigen.     



  Die in den     Kippstufen    A1 und A2 entstehenden  Überträge werden zunächst     in    den     Kippstufen    E2  und E3     zwischengespeichert.    Die Einschaltung er  folgt einfach bei Addition, wenn A1 bzw. A2 von  L auf 0 und bei     Subtraktion,    wenn A1 bzw. A2 von  0 auf L     triggern.    Die     Additions-Subtraktionssteue-          rung    wird durch die Und-Schaltungen K6, K7, K8  und K9     realisiert.     



  Die Überträge werden     asynchron    verarbeitet. Der  nächste     Taktimpuls    s     führt    sie den nächsthöheren  Kippstufen des     Akkumulators.        additiv        (Triggerein-          gÄnge)    zu.  



  Der     in.        Kippstufe    3 entstehende Übertrag kann  über je eine     Und-Schaltung        für    Addition und' Sub  traktion die Kippstufe A4     triggern.    Eine besondere  Zwischenspeicherung des     übertragswertes    in einen       Trigger    wäre hier nicht notwendig, da auf Grund  der     Struktur    der     gewählten    direkten 8-, 4-,     2-,

      1  Verschlüsselung der     Dezimalziffer    als     Tetrade    nie     ein.          Übertrag    aus A3 nach A4 und     eine        Triggerung    über       Addiereingang    B4     (zweiter    Summand) gleichzeitig  auftreten können.

   Das gilt sowohl für     Addition    als  auch für     Subtraktion.    Jedoch     ist    im     Ausführungs-          beispiel    aus     Gründen    der     Additions-Subtraktionsum-          schaltung    die besondere Kippstufe E4 eingeführt  worden, die über die Und-Schaltungen K10 und K11         eingeschaltet        wird    und den zwischengespeicherten  Übertrag über Und-Schaltung K4 in     Kippstufe    A4  überträgt.  



  Der Korrekturentscheid erfolgt als     Pseudodezi-          malindikation    oder als Indikation eines in Kippstufe  A4 entstehenden Übertrages:  <I>Ä2 .</I>     Ä-3    v<I>Ä4</I>  Die     Ausschaltflanke    dieser Steuergrösse, die     in.          Und-Schaltung    K15 und     Oder-Schaltung    Dl gebildet  wird,     schaltet    den     Korrektursteuertrigger        KR    ein.  Diese Einschaltung ist bei Subtr<U>aktio</U>n in     Und-Schal-          tung    K14 durch die Steuergrösse     SUB    gesperrt.  



  Ferner muss     KR    mit der Schaltflanke von     Kipp-          stufe    A4 eingeschaltet werden. Der     Korrekturwert          +    6 wird durch     Und-Schaltung    K5 in die     Kippstu-          fen    E2 und A3 eingegeben. Gleichzeitig schaltet die       Kippstufe    E ein. Der Schaltzustand<I>E = L</I> stellt den  Übertrag in die nächste     Tetrade    dar, der immer dann  und nur dann     entsteht,    wenn zu korrigieren ist.  



  Die in Kippstufe E gespeicherte     übertragseins     muss während der folgenden     Tetradenadditnon    zum  niedrigsten Bit     zuaddiert    werden. Allerdings darf dies  nicht vor Einschreiben der     MD-Tetrade    in die     Kipp-          stufen    Al bis A4 geschehen, damit diese nicht ver  fälscht wird.  



  Daher schaltet erst die Ausschaltflanke von  Steuergrösse U die Kippstufe E wieder aus, und die  Ausschaltflanke von Steuergrösse E     triggert    Kipp  stufe A l in den entgegengesetzten Schaltzustand un  ter     eventwe@lem    Einschalten des     dualen    Übertrags  mechanismus (Kippstufe E2).  



  Als Korrekturwert ist bei     Addition    eine 6 zu  addieren, bei Subtraktion zu subtrahieren. Die     Aus-          schaltflanke    von     KR        triggert    daher E2 und A3, was  je nachdem, ob Steuergrösse     ADD    oder     SUB        anliegt,     einer     Addition    oder Subtraktion von 6     gleichkommt.     Es tritt lediglich der der     Operationstetrade    entspre  chende     übertragsmechanismus    (E3, E4) in Kraft.

    Ausgeschaltet wird Kippstufe     KR    durch den nächsten  Impuls     s,        vorausgesetzt,    dass die     übertragsverarbei-          tung    beendet war, wobei zur asynchronen Steuerung  der Ausschaltung von Kippstufe     KR    Und-Schaltung  K16 (mit E2, E3 und E4) eingeführt     isst.     



  Da die     Fortsetzung    der Schreib- und Lese-Zyklen  in der Speichermatrix erst erfolgen kann,     wenn    der       Additionsvorgang        beendet    ist, wird     durch    das Ad  dierwerk eine     Asynchronsteuerung    erzeugt. Der An  ruf der     Speichermatrix        SPl    bis     ,SP4    ist, durch die  Steuergrössen     KR,   <I>E2,</I>     E3'    und E4 vorübergehend  gesperrt.

           Additions-Subtraktionssteuerung     Die Kippstufe M gibt Auskunft über die auszu  führende     Operation.    Durch Befehl und Operanden  vorzeichen wurde sie in die resultierende Lage ge  stellt. Bei M     =L    ist die     AC-Tetrade    von der     MB-          Tetrade    zu     subtrahieren.     



  Bei     SUB   <I>= L</I>     darf    die     MD-Tetrade    nicht sub  trahiert werden, es würde<I>0 =MD</I> gebildet und eine       verfälschte        MD-Tetrade    wieder in die     Speicherzeile         <I>MD</I> eingetragen werden. Daher wird die     MD-Te-          trade    auch bei Subtraktion     additiv    in die     Kippstufen     <I>A 1</I> bis<I>A4</I> gebracht und die Subtraktion nur wäh  rend der Verarbeitung der zweien     Tetrade    durchge  führt.

   Da die     Kippstufen    A1 bis A4 vor     Eintragung     der     MD-Tetrage    auf 0 gelöscht waren, steht nach  dem     Lesevorgang    die, richtige     Tetrade    bereits in den  Kippstufen. Es ist     lediglich    zu     verhindern,    dass die  auf Subtraktion gestellten Übertrags- und     Korrek-          turwerteingaben        wirksam    werden.  



  Zu diesem Zweck werden die     Überträge    sowie der       Korrekturwert    nur     während    der     Steuergrösse    V = L  dem Akkumulator mit den     Kippstufen    A 1 bis: A4  zugeführt. Die     Steuerung        erfolgt    durch die Und  Schaltungen K2 bis K5. Damit können die     Kippstu-          fen    E2, E3, E4 und     KR    in den anderen Zeiten un  beschadet fälschlich einschalten, da die Ausgänge       gesperrt    sind.  



  Die     Einschaltung    von Kippstufe     KR    mit den       Ausschaltflanken    von A4 und A4 ist ebenfalls durch       ADD    und     SUB    zu     steuern,    K12 ist daher um die  Grösse     ADD        erweitert.     



  Bei Subtraktion     schaltet    Und-Schaltung K13 =  <I>Ä4 SUB</I> den     KR-Trigger    ein. Durch die Korrektur  vorgänge kann     KR    nochmals einschalten. Damit     nicht     nochmals, eine 6 zur     Summentetrade        zuaddiert.    wird,  ist die     Korrekturwerteingabe    über K5 =     KR    - E durch  Steuergrösse E gesperrt,

   denn mit der ersten     KR-          Ausschaltung    wird auch die den     dezimalen    über  trag speichernde Kippstufe E     eingeschaltet.    Als     erstes     ist die     MD-Tetrade    abzulesen und     aufzusprechen,     danach die     AC-Tetrade.    Die Auswahl erfolgt mit  der Steuergrösse U und V. Das     Operandenende    (12.       Tetrade)    wird durch Zähler Z     kenntlich    gemacht.  Hat keine     Rekomplementierung    zu     erfolgen,    ist,  wenn Z auf  0  schaltet, die Operation beendet.

      <I>Die</I>     Rekomplementierung     Sie hat zu erfolgen, wenn     ein    Übertrag über die  12.     Dezimalstelle    hinaus bestehen bleibt.     Und-Schal-          tung    K20<I>= E - S12</I> -     REK        (Fig.    3) schaltet daher so  fort den Zähler Z wieder ein, und er     zählt    nochmals  durch. Durch die Ausschaltflanke der Steuergrösse Z  wurde .ein zweiter     Steuertrigger        REK    eingeschaltet,  der die     Rekomplementierung    steuert.

   Auch M muss  wieder     eingeschaltet    werden bzw. darf nicht ausge  schaltet werden. Während     REK    = L, ist die     Auswahl     der     Speicherzeile   <I>MD</I> gesperrt, es wird     0-AC    gebil  det. Die Kippstufe     REK    stellt sich, sobald der     Zähler     Z nicht mehr eingeschaltet wird, über Und-Schaltung  K19 auf  0 .

Claims (1)

  1. PATENTANSPRUCH Schaltungsanordnung zur parallelen Additionund Subtraktion einer tetradisch verschlüsselten Dezimal ziffer mit einer zweiten in einem Kippstufenregister im folgenden Akkumulator genannt, enthaltenen te- tradisch verschlüsselten Dezimalziffer, bestehend aus einer Korrektureinrichtung und einer Einrichtung zur Verzögerung des dezimalen Übertrages sowie mit Kippstufen zur Zwischenspeicherung des Dualüber trages, dadurch gekennzeichnet, dass Ausgänge<B>(Al</B> bis A4) der Akkumulatorkippstufen,
    die unnegierbe Grössen führen, über bei Addition geöffnete Und- Schaltungen (K6, K8, K10, K12) und Ausgänge (<B>A</B> -l' bis A4), die negierte Grössen führen, über bei Subtraktion geöffnete Und-Schaltungen (K7, K9, K1 1, K13) mit Einschalteingängen der übertragskippstu- fen (E2, E3, E4) und einer Kippstufe (KR) der Korrektureinrichtung verbunden sind und dass zwi schen den Ausgängen der übertragskipps:
    tufen und den triggernden Eingängen der nächsthöheren Akku mulatorkippstufen<I>(A2, A3, A4)</I> Und-Schaltungen <I>(K2</I> bis<I>K4),</I> die die Übertragung der Dualüberträge zeitweilig sperren, geschaltet sind.
    UNTERANSPRÜCHE 1. Schaltungsanordnung nach Patentanspruch, da durch gekennzeichnet, dass die Akkumulatorkipp- stufen (Al bis A4) einerseits und die Dualüber- tragskippstufen (E2, E3, E4) sowie die Kippstufe (KR) zur Steuerung des Korrekturvorganges ander seits über Und-Schaltungen (K2 bis K13) miteinan der verbunden sind,
    die bei Addition den Ausschalt- sprung und bei Subtraktion dien Einschaltsprung der Akkumulatorkippstufen zwecks Einschalltung der an die Ausgänge dieser Und-Schaltungen angeschlossenen Kippstufen (E2, E3, E4, KR) übertragen und die Umschaltung der Akkumulatorkippstufen durch die Ausschaltsprünge der Übertragskippstufen zeitweilig sperren. 2.
    Schaltungsanordnung nach Unteranspruch 1, dadurch gekennzeichnet, dass je ein Eingang der zwischen den übertragskippstufen <I>(E2, E3,</I> E4) und den Akkumulatorkippstufen (Al bis A4) sich befin denden Und-Schaltungen (K2, K3, K4) an eine Steuergrösse (V) geführt ist, die so ausgebildet ist, dass, wenn die erste Tetrad'e (Augendentetrade, Mi nuendentetrade)
    in die vorher gelöschten Akkumu- latorkippstufen eingetragen wird, keine Überträge wirksam werden, und erst beim Eintragen der zwei ten Tetrade (Addendentetrade, Subtrahendentetrade) in den Akkumulator die Rückübertragung der Dual überträge aus den Übertragungskippstufen in die Akkumulatorkippstufen wirksam wird. 3.
    Schaltungsanordnung nach Unteranspruch 2, dadurch gekennzeichnet, dass ein Eingang der sich zwischen den Akkumulatorkippstufen (Al bis A4) und der Kippstufe zur Steuerung des Korrekturvor ganges (KR) befindenden Und- und Oder-Schaltun- gen (K14, K15, D1), die dann einen Schaltsprung zur Einschaltung dieser Kippstufe (KR) übertragen, wenn in den Akkumulatorkippstufen eine Pseudo dezimal<U>e en</U>tsteht, an eine Quelle für eine Steuer grösse (SUB) geführt ist,
    die das Erscheinen von schaltenden Flanken während des gesamten Sub traktionsvorganges sperrt.
CH1459663A 1963-07-23 1963-11-28 Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern CH424322A (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD8609763 1963-07-23

Publications (1)

Publication Number Publication Date
CH424322A true CH424322A (de) 1966-11-15

Family

ID=5477929

Family Applications (1)

Application Number Title Priority Date Filing Date
CH1459663A CH424322A (de) 1963-07-23 1963-11-28 Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern

Country Status (1)

Country Link
CH (1) CH424322A (de)

Similar Documents

Publication Publication Date Title
DE1813916B2 (de) Elektronische Datenverarbeitungsanlage
DE2911096C2 (de)
DE1237363B (de) Arithmetisch-Logische-Einheit
DE2907181A1 (de) Befehlssatz-modifizierregister fuer einen datenprozessor
DE2816711A1 (de) Divisionseinrichtung mit uebertrags- rettungsaddierwerk und nicht ausfuehrender vorausschau
DE2814078A1 (de) Addierschaltung mit zeitweiliger zwischenspeicherung des uebertrags
DE1549478B1 (de) Gleitkomma-Rechenwerk zur schnellen Addition oder Subtraktion binaerer Operanden
DE2310553C2 (de) Vorrichtung zur Durchführung von Operationen an zwei binären Operanden unter Befehl eines Mikroprogramms
DE1171650B (de) Maschine zur serienmaessigen Verarbeitung von Daten in binaerer Zeichenverschluesselung
DE2746355A1 (de) Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden
CH424322A (de) Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern
DE1549423A1 (de) Einrichtung zur Verarbeitung von Datensaetzen in einer digitalen Rechenanlage
DE2203143B2 (de) Rechenanordnung zum Dividieren von Dezimalzahlen
DE1190707B (de) Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern
DE1549461C3 (de)
DE1549485C3 (de) Anordnung zur Division binärer Operanden ohne Rückstellung des Restes
DE1549449A1 (de) Einrichtung zur Verarbeitung von Gleitkommazahlen
DE1549446A1 (de) Digitalrechner
DE1499227B2 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE1217659B (de) Schaltungsanordnung zur Eingabe von Dezimalziffern in einen Eingabespeicher
DE1774554A1 (de) Datenverarbeitungsanlage
DE1185405B (de) Schaltungsanordnung zur Durchfuehrung von Multiplikations- und Rundungsoperationen
DE1524090C (de) Einrichtung zur Modifizierung eines Be fehls im Befehlsregister einer elektroni sehen Datenverarbeitungsanlage
DE1524146C (de) Divisionseinrichtung
DE1198092B (de) Serienrechenwerk fuer Addition und Subtraktion