AT241165B - Serienrechenwerk für Addition und Subtraktion - Google Patents

Serienrechenwerk für Addition und Subtraktion

Info

Publication number
AT241165B
AT241165B AT630363A AT630363A AT241165B AT 241165 B AT241165 B AT 241165B AT 630363 A AT630363 A AT 630363A AT 630363 A AT630363 A AT 630363A AT 241165 B AT241165 B AT 241165B
Authority
AT
Austria
Prior art keywords
sep
flip
flop
dual
digit
Prior art date
Application number
AT630363A
Other languages
English (en)
Original Assignee
Elektronische Rechenmasch Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elektronische Rechenmasch Ind filed Critical Elektronische Rechenmasch Ind
Application granted granted Critical
Publication of AT241165B publication Critical patent/AT241165B/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Serienrechenwerk für Addition und Subtraktion 
 EMI1.1 
 

 <Desc/Clms Page number 2> 

 
 EMI2.1 
 
 EMI2.2 
 
<tb> 
<tb> Vielzahl1. <SEP> Addition <SEP> 2. <SEP> Subtraktion
<tb> SUK <SEP> SK <SEP> ER <SEP> EH <SEP> SuK <SEP> SK <SEP> ER <SEP> EH
<tb> Unkorrigierte <SEP> Korrigierte <SEP> Unkorrigierte <SEP> Korrigierte
<tb> Tetrade <SEP> Tetrade <SEP> Tetrade <SEP> Tetrade
<tb> T8T4T2T1 <SEP> T8+T4+T2+T1+ <SEP> T8T4T2T1 <SEP> T+8T4+T2+T1+
<tb> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L
<tb> LOLL <SEP> OOOL <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L
<tb> L <SEP> OOLO <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L
<tb> LLOL <SEP> OOLL <SEP> L <SEP> 0 <SEP> L <SEP> 0 

  <SEP> L <SEP> L <SEP> L <SEP> L <SEP> L
<tb> L <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L
<tb> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> L
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> L
<tb> 0 <SEP> OLLL <SEP> 0 <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> L
<tb> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> L <SEP> L <SEP> L <SEP> 0 <SEP> 0 <SEP> 0 <SEP> L <SEP> 0 <SEP> L
<tb> 
 

 <Desc/Clms Page number 3> 

 Für Addition und Subtraktion sind in den Tabellen diejenigen Fälle aufgestellt,

   bei denen zu korrigieren ist. 



   Die mit ER bezeichnete Grösse nimmt den dualen Wert L an, wenn die unkorrigierte Ergebnistetrade eine Pseudodezimale ist : ER = T8. (T4 v T2), wobei das Zeichnen v die Disjunktion und der Punkt die Konjunktion symbolisiert. Die mit EH bezeichnete Grösse kennzeichnet den im Addier-Subtrahierer automatisch entstehenden Übertrag in die nächste Tetrade. Es ist dann und nur dann zu korrigieren, wenn ER v EH   =   L. 



   Die niedrigste Dualziffer Tl mit der Wertigkeit 20 bleibt bei der Korrektur in allen Fällen unverän-   dert : Tl ; : : T1+.    
 EMI3.1 
 



   Sieht man in der Schaltung lediglich eine Unterdrückung der Ausschaltung, z. B. der Kippstufe, in der die Dualstelle T8 zwischengespeichert ist, vor, so braucht bei Subtraktion der Fall SuK   =   OLLL nicht mitberücksichtigt zu werden. Als Ausnahme, bei der die Ausschaltung nicht erfolgen soll, ergeben sich die Bedingungen T4. T2 bzw.   T4+. T2+   usw. Die Kippstufe, die T8 enthält, kann im Korrekturfalle immer getriggert werden, mit Ausnahme der Fälle   T4. T2 bei   Addition und T4. T2 bei Subtraktion. 



   Die beiden Operanden a und b werden über die bistabile Kippschaltung 1 bzw. 2 in den Addierer-Subtrahierer 28 gegeben. Das von diesem Addierer-Subtrahierer 28 gebildete unkorrigierte Ergebnis wird durch die mit dem Taktimpuls s gesteuerten UND-Schaltungen   19 - 22   Dualstelle für Dualstelle in die Kippstufe 4 und danach in Kippstufe 5 geschoben. Aus Kippstufe 5 schliesslich wird die Information über UND-Schaltung 23 mit dem Taktimpuls s in ein nicht dargestelltes Register eingeschrieben. 



   Von einem Taktimpuls s bis zum nächsten Taktimpuls s verstreicht die Zeit, in der die Dualstelle am Eingang des Addier-Subtrahierwerks 28 zur Verfügung steht. Jeweils mit jedem s-Impuls erscheint im Addier-Subtrahierwerk 28 eine neue Dualinformation. In demselben zeitlichen Abstand müssen auch die Dualinformationen aus der Verzögerungslinie des Addier-Subtrahierwerkes 28 über UND-Schaltung 23 in das nicht dargestellte Register eingeschrieben werden. 



   In der Dualstellenzeit, in der im Addier-Subtrahierwerk 28 die Dualstellen der Operandentetrade mit der Wertigkeit 23 verarbeitet werden, in der Kippschaltung 5 die Dualziffer mit der Wertigkeit   22   der unkorrigierten Ergebnistetrade und in Kippschaltung 4 diejenige mit der Wertigkeit   21,   enthalten sind und die niedrigste Dualstelle der Ergebnistetrade bereits aus dem Addierwerk 28 nebst Verzögerungslinie hinausgeschoben ist, wird die Korrektur der Ergebnistetrade durchgeführt. Bezeichnet man als erste Dualstellenzeit der Tetrade diejenige Zeit, in der die niedrigste Dualstelle, also mit der Wertigkeit 20, im Addierer-Subtrahierer. 28 verarbeitet wird, so erfolgt die Korrektur in der vierten Dualstellenzeit. 



   Innerhalb dieser vierten Dualstellenzeit erscheint aus einer nicht dargestellten Impulszentrale ein Impuls   h, mit   dessen Hilfe die für den Korrekturvorgang notwendigen Schaltvorgänge vorgenommen werden. Der Impuls h4 muss zeitlich gegenüber dem Taktimpuls s, der die vierte Dualstellenzeit einleitet, so lange verzögert sein, bis alle Einschwingvorgänge bei der Verknüpfung der Dualzifferninformationen in den UND-undODER-Schaltungen des Addierers-Subtrahierers 28 und des Korrekturnetzwerkes beendet sind. 



   Die Steuerspannung KE für den Korrekturentscheid nimmt immer dann den Zustand L an, wenn zu korrigieren ist. Sie wird dann in der ODER-Schaltung 25 als KE   =   ER v E. EA v EE gebildet. Die Steuergrösse ER nimmt immer dann den Zustand L an, wenn eine Pseudodezimale als unkorrigierte Ergebnistetrade erscheint. Sie wird durch die ODER-Schaltung 27 und die UND-Schaltung   13 : ER ; : :   (SK v   V1).   SuK gebildet, wobei SK die in der Kippstufe 5 enthaltene Dualinformation (in der vierten Dualstellenzeit also die Dualstelle mit der Wertigkeit 21 der unkorrigierten Ergebnistetrade), VI die in Kippstufe 4   enthaltene Dualstelle (mit der Wertigkeit 22) und SUK die am Ausgang des Addierers-   

 <Desc/Clms Page number 4> 

 Subtrahierers erscheinende Dualstelle (Wertigkeit 23) bedeuten.

   Damit gilt also gleichzeitig ER   =     (T2 v T4).   T8. Die Steuergrösse E stellt den im Addierer-Subtrahierer 28 gebildeten und durch Kippstufe 3 nebst den taktgesteuerten (mit Takt s) UND-Schaltungen 10 und 11 um eine Dualstellenzeit verzögerten Dualübertrag dar. 



   Zur Erzeugung dieses verzögerten Dualübertrages E wird Kippstufe 3 durch   Steuergrösse   EI ein-und durch Steuergrösse EA ausgeschaltet. Die Steuergrössen EE und EA werden durch ein nich dargestelltes Schaltnetzwerk gebildet, das die logischen Verknüpfungen EE = ADD. a. b v SUB.    . b   und EA =   ADD. a. b v SUB. a. b realisiert,   wobei ADD = Steuergrösse für Addition, SUB = Steuergrösse für Subtraktion, a = jeweilige Dualziffer des ersten Operanden (Augend, Minuend), b = jeweilige Dualziffer des zweiten Operanden (Addend, Subtrahend) bedeuten.

   Die Steuergrösse EA wird aus 
 EMI4.1 
 triggernden Eingänge sind in der Zeichnung an die Mitte der die Kippstufe darstellenden Symbole geführt während Schalteingänge, über die die Kippstufen in einen einseitigen Schaltzustand geschaltet werden (auf L), als Pfeil an die zugehörige Seite des Kippstufensymbols geführt sind. Zur Korrektur der Dualstelle mit der Wertigkeit 22 wird die Kippstufe 4 durch die in den UND-Schaltungen 17 und 18 bei   Addition und Subtraktion verschieden gesteuerten Impulsgrössen h. KE getriggert, u. zw. bei Addition    wenn SK (entspricht   T2)   und bei Subtraktion, wenn SK (entspricht T2) den Schaltzustand 1 angenommen haben. 



   Die Korrektur der höchsten Dualstelle mit der Wertigkeit   23   wird im Beispiel nach Fig. 1 ausgeführt, indem die Kippstufe 1 und 2, aus denen die Operanden a und b in den Addierer-Subtrahierer 28 übertragen werden, und Kippstufe 3 gesteuert geschaltet werden. Die Kippstufen 2 und 3 werden im Normalfall bei Korrekturnotwendigkeit durch die Impulsgrösse   KE. h   in den Schaltzustand L und die Kippstufe 1 in den Schaltzustand 0 geschaltet. Dadurch wird im Addierer-Subtrahierer 28   L + L   bzw.   0 - L - L   gebildet und zwangsläufig die aus dem Addierer-Subtrahierer 28 auslaufende Dualziffer   SUK   (entspricht T8 in der Tabelle) auf 0 gestellt. Wegen b=L ist auch gewährleistet, dass Steuergrösse EA = 0, so dass die Kippstufe E am Ende der 4.

   Dualstellenzeit nicht ausschalten kann und damit der dezimale Übertrag in die nächste Tetrade überführt wird. 



   Aus den weiter vorn gegebenen Erläuterungen ging hervor, dass SuK (entspricht T8) in Ausnahmefällen bei der Korrektur nicht auf 0 gestellt werden darf. In diesen Fällen wird die Kippstufe 1 durch eine am Ausgang der ODER-Schaltung 26   abgegriffene Impulsgrösse in den Schaltzustand   L geschaltet, wobei die Ausschaltung von Kippstufe 1   durch Impulsgrösse KE. h gesperrt sein muss   (durch Negator 8 und UND-Schaltung 9). 



   Die beiden Eingänge der ODER-Schaltung 26 sind mit den Ausgängen der UND-Schaltungen 15 und 16 verbunden. Die letztgenannten beiden UND-Schaltungen bilden die Konjunktion derjenigen Fälle, in denen T8+ =   L, u. zw. :   
 EMI4.2 
    S= T8.   T4   [SUB. T2. (h4'KE) ].   



   Als Eingangsgrösse   (h4. KE)   wird die Ausgangsgrösse von UND-Schaltung 14 und als Eingangsgrösse   [SUB. SK' (h4'KE) ],   die Ausgangsgrösse von UND-Schaltung 18 benutzt. 



   Das in Fig. 2 dargestellte Serienrechenwerk für Addition und Subtraktion besteht aus einem dualen 
 EMI4.3 
 

 <Desc/Clms Page number 5> 

 
Ergebnis. Ferner wird in der Schaltung nach Fig. 2 die Steuergrösse sl verwendet, die gleichzeitig mit der vierten Dualstellenzeit endet. 



   In Fig. 3 ist ein zugehöriges Impulsbild dargestellt, das den jede Dualstellenzeit einleitenden Impuls   s, die mit Beginn der ersten Dualstellenzeit endende Steuergrösse s und eine Schaltgrösse, die während der ersten Dualstellenzeit den Zustand L annimmt (Bit 20), in Abhängigkeit von der Zeit t   zeigt. 



     Im dualenSerienvolladdierer-Subtrahierer (UND-Schaltungen 8-17, Negatoren   4 und 5, ODER-
Schaltungen   29 - 30   und Kippstufe   1)   wird die unkorrigierte Dualsumme oder Differenz a   i   b bei
Operanden a und b sowie der duale Übertrag gebildet (durch UND-Schaltungen   12-15   und ODERSchaltung 30) und um eine Dualstelle verzögert (durch Negator 5, UND-Schaltungen 16 und 17 und Kippstufe   1)   zur einfachenDualsumme der beiden Operanden addiert (durch die UND-Schaltungen 
 EMI5.1 
 



   Die unkorrigierte Ergebnistetrade wird in den Kippstufen 2 und 3 zwischengespeichert. Die Entscheidung darüber, ob zu korrigieren ist oder nicht, erfolgt mit Beendigung der vierten Dualstellenzeit. 



  Zu diesem Zeitpunkt ist die Dualziffer Tl (zur Bezeichnung siehe weiter vorn in Tabelle) bereits aus dem Addier-Subtrahierwerk nebst Verzögerungslinie ausgelaufen, die Kippstufe 3 der Verzögerungslinie enthält die Dualziffer T2, die Kippstufe 2 die Dualziffer T4, und aus dem dualen Volladdierer-Subtrahierer läuft als Ausgangsziffer SuK die unkorrigierte vierte Ziffer der Ergebnistetrade, also die Dualziffer   T8,   aus. 



   UND-Schaltung 18 bildet mit   s.   EE = KE die den Korrekturvorgang steuernde Schaltgrösse KE, die technisch so ausgebildet ist, dass mit ihrer Ausschaltflanke auch Umschaltungen an der Kippstufe 3 vorgenommen werden können. Die Schaltgrösse EE ist der unverzögerte bei der dualen Operation a   j : b entstehende   Dualübertrag. 



   Da aber ein solcher Dualübertrag auch dann, u. zw. immer dann, wenn zu korrigieren ist, wirksam 
 EMI5.2 
 UND-Schaltung 15 und die ODER-Schaltung 32 vorhanden, die den Fall, dass die unkorrigierte Ergebnistetrade eine Pseudodezimale   ist, entschlüsseln : (V2   v   Vl). SuK. s   = (T2 v   T4). T8. sl.   



   Neben Steuergrösse KE wird auch die durch den Negator 7 gebildete negierte Steuergrösse KE zur Steuerung des Korrekturvorgangs benötigt. Die Korrektur der Dualziffer T2 mit der Wertigkeit 21 der unkorrigierten Ergebnistetrade wird durch die UND-Schaltungen 26 und 27 und die ODER-Schaltung 33 realisiert, indem bei Steuergrösse KE = L die in Kippstufe 3 enthaltene Dualziffer (entspricht T2) bei ihrem Transport aus dieser Kippstufe in den entgegengesetzten Wert umgekehrt wird. Bei der gesteuerten Umschaltung der in Kippstufe 2 enthaltenen Ziffer (entspricht T4) wird die Kombinationsfolge in den beiden aufeinanderfolgenden Kippstufen 2 und 3 (entspricht T4 und T2) der Verzögerungslinie berücksichtigt, wodurch sich in der Umschaltung Vereinfachungen ergeben.

   Zunächst wird die Verschiebung der Zifferninformation aus Kippstufe 2 nach Kippstufe 3 mit dem Taktimpuls s, die über die UND-Schaltungen 24 und 25 erfolgt, durch Steuergrösse KE gesperrt. 



   Bei Addition ist, im Falle T2 = L, der Inhalt von Kippstufe 2 (also T4) in den entgegengesetzten Schaltzustand umzuschalten. In der nachfolgenden Tabelle sind die möglichen Fälle untersucht : 
 EMI5.3 
 
<tb> 
<tb> V1 <SEP> V2 <SEP> T2=V2 <SEP> V2t=T4+ <SEP> 
<tb> 0 <SEP> 0 <SEP> L <SEP> L
<tb> 0 <SEP> L <SEP> 0 <SEP> 0
<tb> L <SEP> 0 <SEP> L <SEP> 0
<tb> L <SEP> L <SEP> 0 <SEP> L
<tb> 
 V2+ ist der neu zu bildende Inhalt von Kippstufe 3, während mit V2, der Inhalt vor den durch 
 EMI5.4 
 Kippstufe bei VI = L unverändert bleibt. 



   Bei Subtraktion ist, im Falle T2 = L, der Inhalt von Kippstufe 3 mit der   Ausschaltf1anke   von 

 <Desc/Clms Page number 6> 

 Steuergrösse KE in den entgegengesetzten Schaltzustand umzuschalten. In der nachfolgenden Tabel3 sind wieder die möglichen Fälle zusammengestellt : 
 EMI6.1 
 
<tb> 
<tb> VI <SEP> V2 <SEP> = <SEP> T2 <SEP> V2+ <SEP> = <SEP> T4+ <SEP> 
<tb> 0 <SEP> 0 <SEP> 0
<tb> 0 <SEP> L <SEP> L
<tb> L <SEP> 0 <SEP> L
<tb> L <SEP> L <SEP> 0
<tb> 
 
 EMI6.2 
 le einen Triggerimpuls zur Umschaltung von Kippstufe 3 zu erzeugen. 



   Die vierte Dualstelle der Ergebnistetrade wird korrigiert, indem UND-Schaltung 20 den   Transpo ;   der Ziffer SuK aus dem dualen Serienvolladdierer-Subtrahierer in die Verzögerungslinie (nach Kipp 
 EMI6.3 
 UND-Schaltung 21, wenn   SUK. V2. (VI. KE.   SUB) =   T8. T2. (T4. KE.   SUB) = L. 



   Die Konjunktion T4. KE. SUB wird dabei bereits in UND-Schaltung 22 gebildet. 



    PATENTANSPRÜCHE :    
1. Serienrechenwerk für Addition und Subtraktion zweier in Tetraden verschlüsselter Dezimalzahle mit   einem Volladdierer-Subtrahierer   zur dualen Addition bzw. Subtraktion der Operandentetraden, eine Verzögerungslinie, aus Kippschaltungen bestehend, zur Aufnahme einer unkorrigierten Ergebnistetrad und einem Korrekturnetzwerk für die dezimale Korrektur der Ergebnistetrade,   d ad urc h ge ke nn   zeichnet, dass die Kippschaltungen (4 und 5 in Fig. l ; 2 und 3 in Fig.   2) mitSchaltmitteln (UND   Schaltungen 14,17, 18 in Fig.   1 ;   UND-Schaltungen   19 - 27,   ODER-Schaltungen 31,33 und 34 in Fig. 2) die bei Korrekturnotwendigkeit eine gesteuerte Umschaltung dieser Kippstufen vornehmen, verbunde sind.

Claims (1)

  1. 2. Serienrechenwerk nach Anspruch 1, dadurch gekennzeichnet, dass die Schaltmitte (UND-Schaltungen 19 - 27, ODER-Schaltungen 31,33 und 34 in Fig. 2) zur gesteuerten Umschaltung de Kippstufen der Verzögerungslinie in die Informationsleitungen, über die die dualen Zifferninformatione zu, zwischen und von den Kippstufen (2 und 3 in Fig. 2) der Verzögerungslinie transportiert werden, ge schaltet sind, und dass diese Schaltmittel so ausgebildet sind, dass sie abhängig von einer in einem Kor rekturnetzwerk (7, 15,18, 30 in Fig. 2) gebildeten Steuergrösse (KE) eine gesteuerte Umformung der dua- len Information in den negierten Wert vornehmen.
    3. Serienrechenwerk nach Anspruch l, dadurch gekennzeichnet, dass für die gesteuerte Umschaltung der Kippstufen (4 und 5 in Fig. 1) der Verzögerungslinie ein Korrekturnetzwerk (7,12, 13 14,25, 27 in Fig. 1) im Korrekturfalle einen Schaltimpuls (h. KE), der gegenüber dem die Dualstellenzeit einleitenden Taktimpuls (s) verspätet erscheint, erzeugt und dieser Schaltimpuls (s) über ein mi den Kippstufen verbundenes Steuernetzwerk (14,17, 18 in Fig. 1) auf parallele Kanäle verteilt wird uns damit die Kippstufe in der Zeit zwischen zwei Takttmpulsen (s) gleichzeitig gesteuert umschaltet.
    4. Serienrechenwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Kippstufe EMI6.4 hält, ein Schaltnetzwerk aus UND- und ODER-Schaltungen (22-25 und 34) nachgeschaltet ist, das in Korrekturfalle (KE = L) während der zugehörigen Dualstellenzeit die Verschiebung der Ergebnisziffer mi der Wertigkeit (22) in die nächste Kippstufe (3) der Verzögerungslinie sperrt und die Dualziffer mit de Wertigkeit (21) in dieser nächsten Kippstufe (3) in den negierten Ziffernwen umformt, wenn die Kippstufe (2), die die dritte Dualziffer mit der Wertigkeit (22) enthält, bei Addition im Schaltzustand (0) und be Subtraktion im Schaltzustand (L) steht.
    5. Serienrechenwerk nach Anspruch 1 oder 2, dadurch ad urc h ge ke nnzeic hne t, dass der Kippstufe (2) der Verzögerungslinie, die die dritte Dualziffer (Wertigkeit 22) der unkorrigierten Ergebnistetrade ent- hält, ein Schaltnetzwerk aus UND-und ODER-Schaltungen (19, 20 und 31) vorgeschaltet ist, das im Kor- <Desc/Clms Page number 7> rekturfalle (KE = L) während der zugehörigen Dualstellenzeit bei Addition den direkten Einlauf der unkorrigierten vierten Dualziffer (Wertigkeit 22) sperrt und deren negierten Wert in dem Falle einträgt, die Kippstufe (3), wenn die zweite Dualziffer (Wertigkeit 21) enthält, im Schaltzustand (L) steht.
    6. Serienrechenwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Kippstufe (2) der Verzögerungslinie, die die dritte Dualziffer (Wertigkeit 22) der unkorrigierten Ergebnistetrade enthält, ein Schaltnetzwerk aus UND- und ODER-Schaltungen (20,21, 22,31) vorgeschaltet ist, das im Korrekturfalle (KE = L) während der zugehörigen Dualstellenzeit bei Subtraktion den direkten Einlauf der unkorrigierten vierten Dualziffer (Wertigkeit 23) mit Ausnahme des Falles, dass in den beiden Kippstufen (2,3) zur Aufnahme der Dualstellen der unkorrigierten Ergebnistetrade mit den Wertigkeiten (22 und 21) Einsen enthalten sind, sperrt.
    7. Serienrechenwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Kippstufe (3) der Verzögerungslinie, die die zweite Dualziffer Wertigkeit (21) der unkorrigierten Ergebnistetrade enthält, ein Schaltnetzwerk aus UND- und ODER-Schaltungen (26, 27,33) nachgeschaltet ist, das im Korrekturfalle (KE = L) während der zugehörigen Dualstellenzeit sowohl bei Addition als auch bei Subtraktion die während der Verschiebung aus dieser Kippstufe (3) auslaufende Dualziffer negiert. EMI7.1 in den dualen Serienvolladdierer-Subtrahierer (28) einlaufenden Operandenziffern im Falle der Korrekturnotwendigkeit verändern.
AT630363A 1963-07-29 1963-08-05 Serienrechenwerk für Addition und Subtraktion AT241165B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD8616663 1963-07-29

Publications (1)

Publication Number Publication Date
AT241165B true AT241165B (de) 1965-07-12

Family

ID=5477934

Family Applications (1)

Application Number Title Priority Date Filing Date
AT630363A AT241165B (de) 1963-07-29 1963-08-05 Serienrechenwerk für Addition und Subtraktion

Country Status (1)

Country Link
AT (1) AT241165B (de)

Similar Documents

Publication Publication Date Title
DE2746355A1 (de) Einrichtung und verfahren zur wahlweisen multiplikation oder division zweier als binaerzahlen vorliegender operanden
AT241165B (de) Serienrechenwerk für Addition und Subtraktion
DE1499227C3 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE1241159B (de) UEbertragschaltung fuer ein Schnelladdierwerk
DE2017132A1 (de) Binarer Parallel Addierer
DE1198092B (de) Serienrechenwerk fuer Addition und Subtraktion
DE1549461C3 (de)
DE1524197B1 (de) Aritmetisch-logische einheit
EP0416153B1 (de) Verfahren für Datenverarbeitungsanlagen zur Division von, zu Beginn jeweils normalisierten, beliebig langen Operanden und Divisionswerk zur Durchführung des Verfahrens
DE2060590A1 (de) Digitalrechner
AT214171B (de) Serienrechenwerk
DE1269392B (de) Einrichtung zur Division von Dezimalziffern
DE1524253A1 (de) Multiplikationsrechenwerk
DE2207566C3 (de) Serien-Parallel-Multiplizierwerk
DE1099767B (de) Rechenwerk
DE1190707B (de) Schaltungsanordnung zur parallelen Addition und Subtraktion von Dezimalziffern
DE2361057C2 (de) Anordnung zum vorzeichenrichtigen Addieren oder Subtrahieren
DE1524197C (de) Arithmetisch logische Einheit
DE1121383B (de) Binaeres Rechenwerk fuer Additionen und Subtraktionen zweier verschluesselter Dezimalzahlen
DE1948604A1 (de) Schaltungsanordnung zur Erzeugung eines negierten Gruppenuebertrages mit Hilfe von NOR-Schaltungen
DE1524131C (de) Binär-dezimales Serien-Serien-Rechenwerk mit Dezimalübertragkorrektor zur Addition und Subtraktion zweier binär-codierter Dezimalzahlen
DE1126166B (de) Serien-Ziffernrechner
DE1549465C (de) Multiplikationseinrichtung
DE1524131B1 (de) Binär-dezimales Serien.Serien-Rechenwerk mit Dezimalübertragkorrektur zur Addition un Subtraktion zweier binär-codierter Dezimalzahlen
DE1190232B (de) Addierwerk fuer binaer verschluesselte Dezimalziffern