DE1813916B2 - Elektronische Datenverarbeitungsanlage - Google Patents

Description

Die Erfindung betrifft eine elektronische Datenverarbeitungsanlage mit mindestens einer Gruppe von Recheneinheiten, die jeweils Vorrichtungen zur Ausführung arithmetischer und logischer Operationen an Daten aufweisen, mit jeweils einem Steuerwerk für jede der Gruppen von Recheneinheiten, wobei die Steuerwerke im wesentlichen gleich aus· gebildet sind, und mit getrennten, jeweils einer Recheneinheit zugeordneten Arbeitsspeichern zum Speichern von Operanden, die in den zugehörigen Recheneinheiten verarbeitet werden sollen, und zum Speichern eines Programmteils.

Vorzugsweise befaßt sich die Erfindung mit einer elektronischen Datenverarbeitungsanlage mit mehreren Gruppen von Recheneinheiten, von denen jede Gruppe durch ein Steuerwerk gesteuert wird.

Es ist bekannt, Datenverarbeitungsanlagen der eingangs erwähnten Art im Parallelbetrieb arbeiten zu lassen, em die Datenverarbeitungsgesshwindigkiit zu erhöben. Die Recheneinheiten dieser bekannten An-

i» lagen sind verhältnismäßig rudimentär und können die Daten nur im Serienbetrieb Bit «ir Bit verarbeiten. Die von den Recheneinheiten während des Programmabiaufs verwendeten Daten werden bislang in einem von zwei Arbeitsspeichern gespeichert, die

ίο einen Teil jeder Recheneinheit darstellen. Wenn arithmetische oder logische Operationen mit zwei Datenwörtern ausgeführt werden sollen, muß gewährleistet, sein, daß sich je eines dieser Wörter in jedem Arbeitsspeicher befindet und dann bitweise ausgelesen und der Recheneinheit zugeführt wird, um die Operation bitweise auszuführen. Dieses Verfahren ist sehr zeitaufwendig, da für jede Operation eise große Anzahl von Speicherzykien erforderlich ist Weiterhin ist es bei diesen bekannten Datenverarbei-

ao tungsaniagen nachteilig, daß das zentrale Steuerwerk immer nur einen Programmbefei^ nach dem anderen ausführt. Da viele Befehle eines Programms organisatorischer Art sind und in den Recheneinheiten nicht verarbeitet werden, hat dies zur Folge, daß die

as Recheneinheiten zeitweilig nicht voll ausgenutzt sind, so daß der zeitliche Wirkungsgrad der Anlage verhältnismäßig gering ist.

Ein weiterer Umstand, der den Wirkungsgrad bekannter Datenverarbeitungsanlager, beeinträchtigt, ist ihre Unfähigkeit, die Größe der Gruppe auf die Forderungen der zu lösenden Aufgabe einzustellen. Wenn bei einer gestellten Aufgabe nur die Hälfte oder ¹It aller Recheneinheiten erforderlich ist, laufen die übrigen Recheneinheiten während der gesamten Zeit, die zur Lösung der gestellten Aufgabe erforderlich ist, leer. Bei anderen Arten von Aufgaben kann es sein, daß zur Lösung eines Teils der Aufgabe sämtliche Recheneinheiten und für einen anderen Teil der Aufgabe nur einige Recheneinheiten erforderlich sind. Wennn alle Recheneinheiten während der Lösung einer Aufgabe gebunden sind, ohne daß sie zur Lösung benötigt werden, bedeutet dies, daß die Kapazität der Anlage nicht voll ausgenutzt ist. Bei bekannten Datenverarbeitungsaulagen wird die Eingabe-Ausgabe-Vorrichtung stets mit dem am Rande der Gruppe angeordneten Recheneinheiten verbunden. Wenn in der Mitte oder auf der anderen Seite der Gruppe angeordnete Daten in die Eingabe-Ausgabe-Vorrichtung übertragen werden sollen, müssen sie sukzessiv von Recheneinheit zu Recheneinheit durch die gesamte Gruppe hindurch zur Eingabe-Ausgabe-Vorrichtung übertragen werden. Dazu sind mehrere Verschiebungen erforderlich, die alle erhebliche Zeit benötigen. Die Flexibil^;tät dieser Datcn-Verarbeitungsanlagen ist ferner dadurch begrenzt, daß die am Rande der Gruppen angeordneten Recheneinheiti.ii nur mit zwei oder drei andeien Recheneinheiten in Verbindung treten können, obwohl die mittleren Recheneinheiten mit vier anderen in Verbindung treten könntea.

Oer Erfindung liegt die Aufgabe zugrunde, eine elektronische Datenverarbeitungsanlage der eingangs erwiähnten Art zu schaffen, die eine flexible Verarbeitung von Programmen unter bestmöglicher Aus*

nuta:ung der Recheneinheiten ermöglicht.

Diese Aufgabe wird durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 gelöst.
Durch die erfindungsgemäßen Merkmale wird mit

einfachen Mitteln und durch einfache Verschaltun·· arten-Steuervorrichtung aufweist, die auf das züge* ₍ gen eine Datenverarbeitungsanlage geschaffen, bei ordnete Steuerwerk und die Zustände in der Rechen- _; der Piögf Bfhriie als TeilprOgramrne bei Bedarf neben- einheit anspricht und Änderungen in teilen der Reeinander Vejwrbeitet werden können. Jede der gtster verhindert, sofern die Betriebsarten-Sieüervor* ^ Rechefleinhefeön innerhalb der Gruppen von Rechen- s richtung nicht gesetzt ist. Folglich wird die Speichef' ._λ ^: einheit«» kaiiü nämlieh entweder aliein öder auch adresse geändert, wenn der Inhalt eines Registers? „;j· gleichzeitig zusammen entsprechend den zugeführten und zwar des Adressenspeicheffegisters in eilte nicitjx TeiiprogramnierJ eingesetzt werden. Für die zu ver- zugehörige Recheneinheit übertragen wird. Auf diese*, arbeitenden !Jäten eines Pfogrämöisiddef eines teil- Weise wird jeweils eine fieiitige Speichef adfessjL·' pfbgrarnrns üit es ifäbei vorteilhaft, daß jedes Steuer-w selbsttätig gefunden ■ -&λ·;

Werk eine erste und zweite Steuerstation enthält, wo- Es ist zweckmäßig, wenn die Datenverarbeitung*·" *

bei die zweite Steuerstation von der ersten Steuer- anlage der Erfindung so weitergebildet ist, daß bei station vollständig unabhängig ist und entsprechend mehreren Gruppen von Recheneinheiten die Steucrmit maximakr Geschwindigkeit arbeiten kann. Dies werke eine Konfiguratiomsteuervorrichtung auf· wird jedoch letzten Endes erst dadurch erreicht, daß 15 weisen, die bestimmt, wieviele dieser Gruppen tat die zweite !iteuerstation eine Warteschlangenbil- einer Aufgabe arbeiten, und die ferner bestimmt, in dungsvorrichtung aufweist, die an den Ausgang der welchem Arbeitsspeicher die Befehle und Operanden ersten Steuerstation angeschlossen ist, so daß die zur Durchführung der Aufgabe gespeichert werden, zweite Steueinitation von der ersten Station keine Ab- Es werden also die freizugebenden Verbindungen hängigkeit aufweist. »o zwischen mehreren Gruppen von Recheneinheiten

Durch die icrfindungsgemäße Anordnung wird die mit Hilfe von Konfigurationssteuervorrichtung über-Mehrfach verarbeitung von Daten innerhalb jeder wacht, so daß festgestellt werden kann, wie jede Gruppe des !Systems dahingehend abgewandelt, daß Gruppe arbeitet, wodurch eine Übersicht über dft Befehle raschi verarbeitet werden, da jede Einheit mit Arbeitsweise der gesamten Anlage möglich ist. Die einer oder mehreren anderen Einheiten verbunden as Anlage läßt sich auf diese Weis·; optimal ausnutzen, werden kann, die Teilprogramme in der Bearbeitung Voiteilhafterweise wird die Datenverarbeitungsübernehmen können. anlage ^o ausgebildet, daß die Eingabe-Ausgabe-Vor-

Da es bei der erflndungsgemäßen Datenverarbei- richtung in jeder der Recheneinheiten, die mindestens tungsanlage möglich ist, ein Programm in viele ein- vier andere Recheneinheiten verbindet, Registriervorzeine Teiiprogramme zu unterteilen, die dann gleich- 30 richtungen und entsprechend Verbindungen zwischen zeitig in speziell zugeordneten Recheneinheiten ver- jeder der Registriervorrichtungen und den Registrierarbeitet werden, und da ferner die Geschwindigkeit vorrichtungen der vier beachbarten Recheneinheiten der einzelnen Recheneinheiten erhöht ist, kann die zur Übertragung von Operanden nach folgendem gesamte Datenverarbeitungsanlage selbst umfang- Schema enthält: Die Recheneinheiten der Gruppe reiche Programme mit hoher Geschwindigkeit ver- 35 werden in gleiche Untergruppen unterteilt, und die arbeiten, die viel größer ist, als bei allen bereits be- Untergruppen und Recheneinheiten innerhalb jeder kannten derartigen Anlagen. In welcher Weise Pro- Gruppe werden in vertauschter Weise numeriert, wogramme in Teilprogramme zerlegt werden, läßt sich bei die Untergruppen und Recheneinheiten innerhalb dabei flexibel gestalten und hängt von der Zusam- jeder Gruppe fortlaufend numeriert und in der menfaßbarkeit von Datengruppen ab. 40 Reihenfolge O, n, 1, 2-1, 2, n-2,... angeordnet sind,

Es sei noch hervorgehoben, daß bei der erfin- wobei η die Anzahl der Untergruppen oder Rechendungsgemäßen Datenverarbeitungsanlage jedes einheiten innerhalb jeder Gruppe ist und wobei inSteuerwerk seine eigene erste Steuerstation aufweist, nerhalb jeder Untergruppe endseitig Verbindungen durch die es möglich ist. Befehle, bevor sie tatsäch- zwischen jeder Recheneinheit und den nächsthöher lieh gebraucht werden, abzurufen, und daß es ferner 45 und -niedriger numerierten Recheneinheiten und zwieine eigene zweite Steuerstation aufweist, die Pro- sehen Recheneinheilen einer Untergruppe und entgrammbefehle, wie Sprünge, Unterbrechungen, sowie sprechenden Recheneinheiten der nächsthöher oder Speicheradressen von der ersten Steuerstation auf- -niedriger numerierten Untergruppen endseitig hernimmt, so daß d:; zweite Steuerstation alle logischen gestellt sind. Es ist also möglich, daß \»ner den Operaüonen, Verschiebungen und Vergleiche, die bei 50 Steuerrechncr und die Eirigabe-Ausgabe-Vorrichtung einer Datenverarbeitung erforderlich werden, aus- Recheneinheiten derart nnterteilt und numeriert wfiC· fühfett kann. Zusätzlich weist aber die zweite Steuer- den, daß sie alte zusammen eine große MehrfaÄ· station eine Wartesehlangenbildungsvorrichtung auf, recheneinheit bilden. Die Datenverarbeitungsanlage dureh die es mögBch ist, die von der ersten Steuer- eignet sich aus diesem Grund auch sehr gut für ftSr station vorbereiteten Befehle eine zeitlang zu 55 sonders große Programme. i

speichern, bis sie tatsächlich im Rechenwerk benötigt Um die Verarbeitungsgeschwindigkeit der Daten-

werden. Auf diese Weise wird durch die beiden Verarbeitungsanlage zu erhöhen, ist sie zweckmäßig Steuerstationen ein maximaler zeitlicher Wirkungs- so ausgestaltet, daß die zweite Steuerstation eine V#- grad bei der Verarbeitung von Daten erreicht richtung zum Überlappen der Übertragung eil

Die Datenverarbeitungsanlage gemäß der Erfin- 60 Operanden mit der Übertragung eines vorherig dung wird vorteilhafterweise dadurch weitergebildet, Befehls, der die Übertragungsvorrichtung nicht " daß die Vorrichtungen zur Ausführung der logischen nutzt, enthält, und arithmetischen Operationen mit Operanden Re- Ein Anwendungsbeispiel der Erfindung wird oa#·

gister enthalten, daß die erste Steuerstation Vorrieb- folgend an Hand der Zeichnungen näher besehriet^v tunges zur schrittweisen Änderung der Arbeite- 65 F i g. 1 ist ein Blockschaltbild einer Anlage Speicheradressen bei Übertragung des Inhalts eines der Erfindung;

Registers in eine nieht zugehörige Recheneinheit ent- F i g. 2 ist ein Blockschaltbild einer Gruppe

hält und daß jede der Recheneinheiten ekle Betriebs- Recheneinheiten;

Pig.3A bis 3D zeigen ein Blockschaltbild eines Quadrant η der Recheneinheiten;
FI 4 I hld

FI gi 4
Fl 5

Ist ein Blockschaltbild einer Recheneinheit; $B l ü

Fig.7
fi

Flg. 5 A und $B stellen ein ausführlicheres Blocksühdltbild einer Recheneinheit dar;
f st φ Blockschaltbild des Arbeitsspeichers ifteittheiu

st ei« Blockschaltbild des Arbeitsspeicher-Rhihi Abi

Informationsregisters Im Recheneinheit" Arbeitsspeicher;

F i g 8 zeigt schematisch die Anordnung einer Leseleitufig in der Arbeitsspeicherebene;

Fig.9A bis 9E zeilen ein Blockschaltbild eines Steuerwerks;

Fig. 10 ist ein Blockschaltbild des Eingabe-Ausgabe-Nebensystems.

Die Anlage nach F i g. 1 enthält vier Steuerwerke 11, 13, 15 und 17, die direkt mit Recheneinheitsgruppen 19, 21, 23 und 25 verbunden sind und diese auf einer Mikrobefehlsebene steuern. Bei dieser Aus- ao führung verbinden über zweihundert Steuerleitungen die Steuerwerke (weiterhin mit CU entsprechend dem englischen »CONTROL UNIT« abgekürzt) mit allen Recheneinheiten (weiterhin entsprechend dem eng- »PROCESSING ELEMENT« mit PE abgekürzt). »5 Mit jeder PE der Gruppen ist ein PE-Arbeitsspeicher (weiterhin mit PEM abgekürzt, entsprechend dem englischer, »PROCESSING ELEMENT MEMORY») (der in dieser Figur nicht gezeigt ist) verbunden, der sowohl zur Speicherung der Daten für die angeschlossene PE als auch eines Teils des Programms für das CU verwendet wird. Die CU interpretieren ihre Befehle und zerlegen sie in Mikrofolgen taktierter Spannungswerte, die über die Steuerleitungen gleichzeitig an alle PE übertragen werden, um wählbar alle PE-Schaltungen zu steuern und einzuschalten.

Konstanten und andere Operanden, die von allen PE gemeinsam verwendet werden, werden von den CL' an alle PE zusammen mit dem sie benutzenden Befehl übertragen.

Die gesamte Anlage wird von einem Steuerrechner 27 gcstiuert, bei dem es sich selbst um einen digitalen Großrechner handelt und für den ein im Handel erhältlicher Rechner verwendet werden kann. Die Anlage steht mit der Außenwelt über die Peripheriegeräte 29 des Steuerechners 27 in Verbindung. Der Steuerrechner 27 steht mit den Gruppen über das Eingabe»Ausgabe-Neberiisystem (Eingabe/ Ausgabe wird wÜterhiÄ mit UO iifltsf rieehend de» englischen 5» »INPUT/OUTPUT« abgekürzt) in Verbindung, das aus dem Eingabe-Ausgabe-Steuerwerk (»INPUT-OUTPUT-CONTROLLER« IOC) 31, dem Eingabe-A^gabe-Schalter (WS) 33, dem Pufferarbeitsspeicheir (»BUFFER MEMORY« BWM) 35 und enaer dualen Plattendatei 37 besteht.

Der Steuemchner 27 nimmt das über seine Peripheriegeräte 29 eingegebene Programm auf und übersetzt es mit Hilfe eines Überwachtmgsörogramms, das ständig in seinem Arbeitsspeicher gespeichert ist, in βσ die für die (Steuerwerke) CU der Gruppe geeignete »Sprache«. Der Steuerrechnef 27 überträgt dann das »ClZ-Programm in die PEM, indem er es zuerst über den BtOM 35 und das WC M in die Plattendatei 37 und vorr dort über das IOC 31 and den WS 33 in die PEM überträgt

Das WC 31 überträgt Daten und «/-Programme der Plattendatei 37 und den PEM₁ über-

45 Wacht durch den Steuerrechner 27. Der Steuerrech* ner27 kann auch Unterbrechungs- und Diagnostik» programme über das /OC 31 und die CU übertragen,, ohne über die Plattendatei 37 zu gehen.

DSe Befehle des Steuerrechners 27 können bestim* men, ob die Recheneinheiten als vier getrennte GrUp¹H perl oder als zwei doppelt so große Gruppen oder als eine einzige viermal so große Gruppe wirken sollen. Wenn die Anlage in einem MultiquädrääteBglüpjSeftbetrieb arbeitet, werden die in den PEAf oder dem CU einer Gruppe gespeicherten Befehle oder Operanden durch das CU in die andere CU der Mviltiquadrantengruppen übertragen, wenn dies erforderlich ist.

Jede PE-Gruppe kann 64 Recheneinheiten enthalten, an die jeweils ein PEM angeschlossen ist. Jeder PEKi kann Daten in die Plattendatei 37 übertragen oder aus dieser erhalten. Für eine theoretisch optimale Zusammenarbeit zwischen dem //O-Nebensystem und den PE-Gruppen muß die Datenübertragungsgeschwindigkeit des //O-Nebensystems und der Plattendatei 37 256mal so groß wie die !!SO-Nanosekunden-Arbeitsspeicherzugriffszeit der PEM sein. Obwohl dies gegenwärtig nicht praktizierbar ist, ist es für einen guten Wirkungsgrad der Maschine wichtig, daß das //O-Nebensystem eine hohe Datenübertragungsgeschwindigkeit aufweist.

Die dargestellte Ausführung kann ein 64 ■Bit-Datenwort in den Recheneinheiten verwenden und entweder im Fest- oder Gleitkommabetrieb arbeiten. Im 64-Bit-GIeitkommabetrieb ist das Bit der höchsten Steile das Vorzeichenbit, während die nächsten fünfzehn Bits den Exponenten und die letzten 48 Bits das Mantissenfeld darstellen.

Bei vielen Rechnungen ist die volle 64-Bit-Genauigkeit der Recheneinheiten nicht erforderlich. Um die »hardware« besser auszunutzen und die Rechengeschwindigkeit zu erhöhen, kann jede PE in zwei 32-Bit-Gleitkomma- oder acht 8-Bit-Festkomma-Nebenrechner unterteilt sein.

Im 32-Bit-Gleitkommabetrieb sind die 64 Bits in innere und äußere 32-Bit-Wörter unterteilt, wobei das Bit der höchsten Stelle (das Bit »0«) das äußere Vorzeichenbit ist, die Bits »1« bis »7« das äußere Exponentenfeld, das Bit »8« das innere Vorzeichen, die Bits »9« bis »15« den inneren Exponenten, die Bits »16« bis »39« die innere Mantisse und die Bits »40- bis »63« die äußere Mantisse darstellen.

Die Nebenrechner sind nicht vollständig unabhängig, insofern, als sie dieselben Register und die 64-Bit-DatenkanHe tieäOteen fltii te 32Mffit-Betiieb einige Rechenoperationen nicht gleichzeitig mit den inneren und äußeren Bits ausgeführt werden.

Fig.2 ist ein Blockschaltbild der CU- und PE-Gruppenteile der Anlage, das die Datenübertragungskanäle zeigt, die für das richtige Arbeiten der Anlage erforderlich sind. Die CU11,13, 15 und 17 steuern die PE-Gruppen jeweils in den Quadraten 0, 3, 1 und 2. Die PE in allen Gruppen sind in identischen Stapeln von acht Recheneinheitszelten (weiterhin entsprechend dem engGschen »PROCESSING UNIT CABINET« mit PUC abgekürzt) 39 angeordnet, von denen jede PUC 39 jeweils acht PE end acht f*EM enthält. Jede PUC 39 enthält auch eitten Rechenemheitspuffer (entsprechend dem englischen »PROCESSING UNIT BUFFER* weitertäa mit PUB abgekürzt) 41, der die Interface (Kopplungselektronik) zwischen den PE end PEM in der PDC 39 und der

CU, dem //ONebensyptem und den anderen Qua- Buchstabe« Datenkanai

3Ηϊ

deren Bedeutung ie der folgenden Tabelle angegeben s

Isti f» Bin i6-Wort-(1024-Bits*)Zweiiichtungska-

dal zwischen dem IOS und dem /OC.

lüchsiäberi ßatenkanal _D}_e Datenübertragungskanäte zwischen den Re-

A litt KWiiifiiehturtgskanai für Wörter mit voll- io cheneinheiten PE sind in den P ig. 3 A bis 3D ausständiger Mrige (64 Bits) zwischen jeder führ Hefter dargestellt. Die 64 PE eines Quadraatefi PE tifid ihrirfl eigenen PEM zum Daten- sind so dargestellt, wie Sie tatsächlich in dieser Auslesen und Speichern. führung angeordnet sind. Sie sind oktal von OO bis 77

durchnumeriert, wobei die Einerziffern die PVC, in

B EinPartialwort-Oo-Bits-JEinrichtungskanal _ls dem die betreffenden PE angeordnet ist, und die zwischen jeder PE und ihrem eigenen PEM Achterziffern die Nummer der PE innerhalb der PUC zur Adressierung aller Gruppenarbeits· darstellt.

speicher. Sowohl die Recheneinheiten der Zelle als auch die

C Ein Gesamtwort-(64-Bits-)Zweirichtungs- ^Zelle !" ^deJ Gruppe sind in verschachtelter Weise kanal zwischen jeder PE und jedem ihfer ^ao numeriert, d. h die Zahlen 5 bis 7 sind jeweils zw,-vier gekennzeichneten Nachbarn für Inter- ^{schen den ZahIen 2 und 3}· ' ^{und 2 und} ° ^{und l} nefTwprk-Datenübertragungen. angeordnet. ,.„·.· _A

^{6 6} Jede PE hat einen einzigen 64 Bit breiten Aus-

D Ein Acht-Wort-^Sö-Bits-JEinrichtungska- gangskanal, der zu den Eingängen der ± 8 und der nal zwischen jedem PEM und dem Rechen- 25 ± 1 oktal numerierten Recheneinheiten führt, um einheitspuffer {PUB) der Recheneinheits- ihnen Daten zuleiten zu können. Die mit 00 und 70 zelle (PUC) für Übertragungen zum 1OS bis 77 bezeichneten PE sind zwischen ihren Enden und zum CL'. verbunden, wenn die Quadranten unabhängig arbei-

^ten· ^oder Interquadrant, wenn zwei oder mehrere S^{d i} -ammenarbei-

//O-Speicherungen. _{Das p},_us. _{oder Minuszeichen an jeder der pE}.

F Ein Zwei-Wort-(l28-Bits-)Zweirichtungs- Eingangsleitungen in F i g. 3 bedeutet, daß eine Ein-

kanal zwischen zwei PjE und der PUC für gäbe jeweils das Produkt einer -f 8-, - 8-, + : - oder

Interquadrantenübertragungen. 35 — I-Verbindung ist.

„ ^. „. .., „_Jn. „. ., , , ^D>e Numerierung und Verbindung der PE und

G Ein Ein-Wort-(64-Bits-)Einnchtungskanal der PVC in der dargestellten Weise hat zwei Vorteile

zwischen dem PUB und allen acht PE in Erstens sind alle ± 8-Verbindungen intrazellar, aus-

den PUC. genommen wenn die Anlage in einer Multiquadran-

H Ein Gesamtwort-(64-Bits-)Einrichtungska- *° tenbetriebsart arbeitet und die ΐ I-Verschiebungen

nal vom CU zu jedem seiner acht PUC für höchstens zwei Zellen lang sind. Zweitens sind die

Operandenübertrngungen, Arbeitsspeicher- Interquadrantenyerbindungen auf alle acht PUC39

adressierung und zur Übertragung der ge- verteilt statt alle von der ersten und letzten Zelle

zählten Anzahl von Verschiebungen. wegzufuhren Auf diese Weise sind alle Zellen nahezu

45 gleich, so daß sie sich leichter herstellen lassen.

/ Ein Einrichtungskanal für etwa 200 Bits zur Die Intra- und Interquadranten-Datenübertra-

Ct/-Folgesteuening der PE-Quadranten. gungszeiten hängen vom längsten Kabel ab das vor-

K Em Zweirichtnngskanal für vollständige verlaufen, sind direkt vom Ausgang einer PB zap

Wfcm (72BitsJ 2«is6Keffi alten vier CU in Eingang der anderen PE verätähm DiejeaigenÜiiel*

der AJöäSge tat Syfifenronisieiung und Ver- tragungswege oder Verbindungen, die entwedet ißtef-

teilung gemeinsamer Operanden im »Ver- 55 oder intraquadrant sind, verlaufen über den PUB 41,

einigte-Gruppen-Betrieb«. wobei Freigabesignale aus dem CU den Datenüfaef-

„. **■ ^rr ·,. traguagsweg bestimmen. Die Ausgänge der PUBiI

^L Ä Gesamtwort-Cö^Bits-jZweinchttmgs- sind alle innerhalb ihres angeschlossenen PUC39

PC/C-Kanale zwischen benachbarten PE in mit zwei PE verbunden. Welche der PE tatsäGüIitit

allen vier Quadranten zur Interquadrant- _6o die Daten erhält, wird durch den PE vom CU züge-

Übertragung. führte Freigabesignaie bestimmt

U Vier Gesamtwort-<64-Bits-)Zwemchtungs- Neben den m den Fig.3A bis 3D gezeigten Vet-

kanal zwischen den vier CU und dem HO- Bindungenι haben die PC/S 41 auch einen Ausgang,

Nebensvstem. r^{T 3}^"^{11 p}UB4l des entsprechenden PUC39 in p-

65 dem der anderen drei Quadranten führt, und <frei

N Ein Partialwort-iJl-B^Emtichrüägska- getrennte Eingänge, die von Rechenemfrutpuffefli

nal zwischen den vier CU und dem I/O- 41 der entsprechenden Recheneinheitssteuerwerke 3*

Steuerwerk zur Arbettss|Jei<aietaiiressierung. der anderen drei Quadranten kommen Diese Ver-

13 18916

11 ^v 12

binduflgen werden zur Intertmsdrantenübenragung RY INFORMATION REGISTER«) S7 des zuge-

verwettdet 'lnd sind in Pig.2 als KanalL gezeigt. hörigen PEM, aus der gemeinsamen Datenvlelfaeh-

Wenn pnt\ oder mehr Quadranten in einer einzigen leitung (»COMMON DATA BUS« *= CDB) S9 Gruppe oder Reihe zusammenarbeiten, sind alle über einen Empfänger 61, aus einem Betriebsame·'

ψ 8-Vefbinduttgefl von Recheneinheiten, die mit 5 register (»MODE REGISTER« RGM) 63, einem

*1X« böziflen sind, alle — 8-Vefbindungew von Re" Adfeiisenaddlerer (ADA) 6S über einen Inverte*

öhencheneinheiten, die mit »OAT« bezeichnet sind, die (IN V) 67 und aus dem ß-Register (RGB) 63, Die

4» i-Verbindungen der PEvIl* und die - l*Ver- Ausgangssigaale der OSG 49 werden dem ΆΟΒψ,

bmdüfigen der P£*00« intercjuadrant. Der Quadrant, dem RGRAl, einer Logikeinheit (LOO)71, am

dem die Information zugeführt wird, wird von den to ADA6S und dem RGM63 zugeführt

Steuerwerken bestimmt. Die CDB 59 ist ein Kanal vom CU, über den zu Als Beispiel sei die PE 76 betrachtet. Wie man allen PE parallel Daten übertragen werden. Die MSG

sieht, führt ihre + 1-Verbindung vom + 1-Eingang SS erhalten auch Steuersignale von Multiplikator-

der PE77, ihre —1-Verbindung zum — 1 -Eingang dekodiertoren (weiterhin entsprechend dem engli-

der PE75 und ihre - 8-Verbindung zum -8-Ein- «s sehen »MULTIPLIER DECODER GATESc mit

gang der PE 66. Die 4- 8-Verbindung muß durch MDG abgekürzt) 73. Seine Ausgangssignale werden

den zugehörigen PUB41 führen. Diese Verbindung einem Pseudoaddierertannenbaumnetzwerk (PAT)IS

führt entweder zum + 8-Eingang der PE06, wenn und einem Übertragweiterleitaddierer (CPA =

die Verbindung von Ende zu Ende verläuft, oder »CARRY PROPAGATE ADDER«) 77 zugeführt,

zum + 8-Emgang der PE 06 eines anderen Quadran- ao Die MSGSS werden für Multiplikation- und Divi-

ten. wenn die Verbindung interquadrant ist. sionsoperationen verwendet. Das PATfS ist aus einer

Dieses Verbindungsschema läßt sich auf jede An- Kaskade von 56 Bit breiten Übertragsparaddbrern

zahl von Recheneinheiten oder Quadranten verallge- gebildet und wird auch für Multiplikation- und

meinern. Man kann sich dies so vorstellen, als seien Divisionszwecke verwendet. Außer von den MSGSS

die PE in einer rechteckigen Gruppe (oder Reihe) as erhält das PATfS auch Signale vom Λ-Register

angeordnet und als sei die Gruppe doppelt gerichtet (RGA)f9 und vom C-Register (RGC)Bl. Die Sum-

(both ways) gefaltet, um je-Jen Rand in die Nähe men- und Übertrag-Ausgangssignale des PA T 75 wer-

des gegenüberliegenden Randes zu bringen. Wenn den dem CPA 77 zugeführt, der entweder als Über-

also beispielsweise hundert Recheneinheiten vorge- traghalteaddierer (»CARRY SAFE ADDER«) und

sehen wären, die dezimal durchnumeriert und in zehn 3° somit als Teil des PATfS oder als Übertragweiter-

Zellen aufgeteilt sind, dann wären die Nummern 9 leitaddierer wirken kann, dessen Ausgangssignal die

bis 6 zwischen den Nummern 0 bis 5 angeordnet, und echte Summe der Eingangssignale ist.

die Inter-PE-Verbindungen wären +10 und ±1. Der CPA 77 wird bei allen arithmetischen und den

Die längste Leitungslänge wäre minimal. meisten logischen Operationen verwendet und erhält

35 Signale vom PA T 75, RGC 81, RGB 69, MSGSS und RGA 79. Die Ausgangssignale des CPA 77 werden

Die Recheneinheit _dem ß_Gc81, RGBf9, RGAf9 und der Walzenschaltersteuerung 83 zugeführt. Das RGC 81 ist ein

Jede Recheneinheit (PE) ist praktisch ein Mehr- nicht mit Toren versehenes Register, das zur Speizweckrechner ohne Steuerlogik. Sie enthalten eine 40 cherung des Übertragausgangssignals des CPA 77 Rechenschaltung und eine Logikschaltung zur Aus- verwendet wird, wenn der CPA als Übertraghalteführung von Operationen mit Daten unter der Lei- addierer arbeitet.

tung des Steuerwerks (CU), und zu jeder PE gehört Das RGA 79 ist ein mit Toren versehenes 64-Bit-

ein Recheneinheitsarbeitsspeicher (PEM), der als Register und kann ebenso wie das RGR 47 und das

Arbeitsspeicher für die PE und als Teil des Arbeits- 45 RGB 69 aufgebaut sein. Die Ausgangssignale des Speichers der CU dient. Ein Blockschaltbild einer RGA 79 werden der LOG 71, einem Anfangsein- PE ist in F i g. 4 gezeigt sendedetektor (weiterhin entsprechend dem engl^; Die PE erhält Daten von ihren +8-, -8-, +1- sehen »LEADING ONES DETECTOR« mit LO

und - 1-Nachbarn über vier Gruppen von 64 Bit abgekürzt) 85, dem CPAIl, dem PATfS und den

breiten Empfängern, die über Kanalauswahltore (wei- 50 RSG 45 zugeführt Das RGA 79 dient während arith-

terhin entspreenerrd dem eftgfiscffefi «ROUTING ösetiseher und logfeehetÖperaöene«alsASfcaamfc*·

SELECT GATES« mit RS3 abgekürzt) 45 mit dem tor, wobei eine Kombinatiöft vW Rt$Af$,W3BW Eingang eines R-Registers (RGR) 47 verbunden sind. und R GR 47 die zu verarbeitenden Operanden spei- Das RGRAf ist ein mit Toren versehenes 64-Bit- chert. Register, das auch 64 Bits parallel über Operan- 55 Der LODSS wird zur Normalisierung der Zahlen

denauswahltore (OSG = »OPERAND SELECT im RGA 79 verwendet, indem er sie in den BSWSl

GATES«) 49 oder von einem Walzenschalter schiebt Der LOD 85 ist unmittelbar mit der Walzen-

(»BARREL SWITCH« BSW) 51 erhalten kann. Schaltersteuerung 83 zur Steuerung des BSWSl vet-

Weitere Ausgangssignale des RGR 47 werden auf bunden. Der Ausgang des LODfSS ist ebenfalls mit Treiber 53 durchgesehaltet, um Daten anderen Re- 60 derrt RGB 69 und der Ausgang der WaizenSchalter-

cheneinheiten, den OSG 49 und Multiplikandenaus- steuerung 83 mit dem BSW 51 verbunden. Die in den

wahltoren (MSG — »MULTIPLICAND SELECT BSWSl zu schiebenden Daten werden übet die

GATES«) 55 zuzuführen. LOGH zugeführt. Der LOG ft, die ettenso Ättfge* Die OSG 49, die gleich den RSG 45 sein können, baut sein kann wie die RSG4S und die OSU49,

sind eine 64 Bit breite Gruppe von Toren, die eines 65 werden Signale vom RGAf9, RGB 69, RGCtI,

von sechs Eingangssignalen durchschalten. Die Sin- RGS 87 und von den OSG49 Zugefährt Der Äus-

»angssignale kommen aus dem RGRAf, einem Ar- gang der LOG 71 ist mit dem BSW Sl und de»

beitsspeicherinfonnationsregister (MIR = »MEMO- MKR 57 des zugehörigen PEM verbunden.

13 18916

Der BSWSl wird des» verwendet, die Operanden Um irgendeine gewünschte Anzalil von Stellen nach links öder rechts umlaufend zu verschieben oder hinauszuschieben. Ihm werden Sipale von der WGJl und der Walzenscbaltörsteuerung 83 zugeführt, wäh- s rend seine Ausgangssignaie dem RGB 69, RGA 79, RGS 97 and dem RGR 47 zugeführt werden. Der BSWSl wird von Walzenschaltersteuerung 83 gesteuert

Das RGB 69 erhält Signale von den OSG 49, dem »o CPA 77 und dem BSWSl und wird zur Speicherung von Operanden während arithmetischer Operationen verwendet. Es kann ebenso aufgebaut sein wie das RGR 47 und das RGA 79, und seine Ausgangssignale werden den OSG49, dem CPA77, den MDG73, dem RGA 79 und der LOG 71 zugeführt.

Das RGM 63 ist in dieser Ausführung der Erfindung 8 Bits breit und enthält verschiedene Freigabe-, Fehler- und Prüfbits, deren Zweck an Hand von Fig. 5 ausführlicher beschrieben wird. Das RGM63 steht mit dem CU über einen 1 Bit breiten Kanrl und einer Treiber uad Empfänger 89 in Verbindung. Das RGM 63 kann auch über die O5G49 parallel geladen werden.

Ein Hauptspeicheradressenregister (weiterhin entsprechend dem englischen »MEMORY ADRESS REGISTER« mit MAR abgekürzt) 91 speichert die Adresse des Speicherplatzes im PEM, der durch die PE, das CU oder das I/O adressiert ist. In dieser speziellen Ausführung ist die Arbeitsspeicheradresse 11 Bits lang. Das MAR91 ist 16 Bits lang, um einen Überlauf in den Arbeitsspeicheradressen angepaßt zu sein. Die Adressen werden aus dem ADA 65 ins MAR91 eingegeben, dem Signale von den O5G49, dem RGS87 und dem ΛΓ-Register (RGX) 93 zügeführt werden. Die Arbeitsspeicheradresse wird durch das CU über die OSG49 in den ADA 65 eingegeben. Die Adresse kann direkt ins MAR9\ eingegeben oder durch den Inhalt des RGX93 oder RGS87 erhöht werden, bevor sie ins MAR91 eingegeben wird.

Eine ausführlichere Zeichnung des Rechenteils der PE ist in den F i g. 5 A und 5 B gezeigt. Entsprechende Teile der Fig.4 und 5 sind mit ähnlichen Bezugszeichen versehen.

Die Informationen können von den + 8-, — 8-, + 1- oder — 1-Nachbarn der PE über vier Gruppen von 64 Bits breiten Empfängern 43 eingegeben werden. Die Ausgänge der Empfänger sind mit dem RSG 45 verbunden, die eine Gruppe ihrer Eingangssignale bei Erhalt von Freigabesignalen aus dem CU ins RGR 47 durchschaltet.

Das RGR 47 ist ein 64 Bit breites mit Toren versehenes Register, das aus drei Teilen besteht. Der Auswahlteil 95 erhält mehrere Signale und schaltet eines von diesen zum Verriegelungsteil 97 durch, wenn ihm ein Freigabesignal von dem CU zugeführt Wird. Der Verriegelungsteil 97 enthält 64 bistabile Elemente, die das 64-Bit-Datenwori speichern. Der Inhalt des Registers wird durch den Wahrheits- oder Komplementauswählteil (»TRUE OR COMPLEMENT SELECT PORTION«, weiterhin mit TlC abgekürzt) 99 ausgelesen, der entweder die »wahren« Daten oder das Komplement der Daten, die in dem Verriegelungsteil gespeichert sind, bei Erhalt von Freigabesignalen aus dent CU ausliest.

Das RGR 47 wird von der PE zur Herstellung einer Verbindung mit der Außenwelt und als Zwischenspeicher verwendet, wenin die PE Befehle bbs. füfert. Der Inhalt des RGR47 kenn auch dann ausgelesen öden eingeschrieben werden, wenn der Betrieb der PE gesperrt ist. Wenn dem RGR 47 aus dem CU Freigabesignale zugeführt werden, kann der Inhalt des RGR 47 über die 64 Bit breiten Treiber 53 | C «u den ± 8- oder ± l-Nacnbara der PE übertragen Sl d> werden. Die Register 79 und 69 könneu ebenso aufgebaut sein wie das RGR47 und werden bei arithmetischen und logischen Operationen als Zwischen- J ni speicher verwendet, wenn die PE Befehle ausführt. ? C Das RGR 79 dient auch als Akkumulator für die PE. \ Ie

Der BSWSl enthält vier Schiebetor-Ebenen. Di« 3 Ie erste Ebene verschiebt die Eingabe entweder um null oder um 32 Stellen nach rechts. Die zweite Ebene ! to verschiebt die Ausgabe der ersten Ebene entweder j C um null, 16 oder 32 oder 48 Stellen nach rechts. Die ' Ie dritte Ebene verschiebt die Ausgabe der zweiten I Vt Ebene entweder um null, vier, acht oder zwölf Stel- j C Ien nach rechts, und die vierte Ebene verschiebt die · re Ausgabe der dritten Ebene entweder um null, eins, j V zwei oder drei Stellen nach rechts. ■: te

Die PE kann eine Multiplikation im 32-Bit- oder j M im 64-Bit-Betrieb ausführen. Bei beiden Betriebs- j re arten wird der Multiplikand ursprünglich im RGA 79 | und der Multiplikator im RGB 69 gespeichert. Das ΐ R Ergebnis der Multiplikation hat eine doppelt so lange ■{ pl Mantisse, die im 32-Bit-Betrieb in den inneren Man- i St tissenteilen des RGA 79 und RGB 69 für den inneren < si] Operanden und in den äußeren Mantissenteilen des I dt RGA 79 und RGB für den äußeren Operanden gespeichert wird. Im 64-Bit-Betrieb wird die Ergebnismaniisse im Mantissenteil des RGA 79 und RGB 69 gespeichert.

Der Aufbau der MSGSS, des PAT75 und des CPA 77 wird an Hand der 64-Bit-Betrieb-Multiplikation beschrieben. Die 64-Bit-Betrieb-Mulüplikation benötigt neun Taktzyklen, nachdem Multiplikator und Multiplikand jeweils im RGB 69 und RGA 79 gespeichert sind. Im ersten Taktzyklus wird die Man- S tisse des RGA 79 über RSG 45 ins RGR 47 übertragen, das Vorzeichen des Produkts wird in einer spezieiicn (nicht gezeigten) Logik ermittelt und im Vorzeichenbit des RGA 79 gespeichert, und die Exponenten von RGA 79 und RGB69 werden irn CPA 77 addiert und in den Exponententeil RGA 79 übertragen. Außerdem wird im ersten Taktzyklus das Bit der niedrigsten Stelle des Multiplikators im RGB 69 abgetastet, und wenn es »null« ist, wird der Mantissenteil des RGA79 gelascht, und wenn es »eins« ist. bleibt der Inhalt des RGA 79 unverändert. Die Bits der nächsten acht höheren Stellen des Multiplikators werden aus dem RGB69 in die MDG73 übertragen, und der Inhalt des RGB 69 wird um acht Stellen nach rechts verschoben.

Die MSG 55 bilden eine 56 Bit breite Verknüpfungslogik, die die 48 Bit breite Mantisse des Multiplikanden aus dem RGR 47 erhält und entweder die Mantisse, »null«, zweimal die Mantisse, d. h. dig Uni eine Stelle nach links verschobene Mantisse, oder das Zweierkomplement der Mantisse auf einer ihrer vier Ausgangsleitungen bei Erhalt eines Freigabe· signals von den MDG 73 ausblendet.

Das PAT7S besteht aus drei 56 Bit breiten Übertraghalteaddierern (CSA 1, CSA 2 und CSA 3) 1*1, 103 und US (s. Fig.5A und 5B). Jeder Addierer addiert drei Eingangssignale und bildet die Summe und den Übertrag. Wenn beispielsweise die vierstetli*

vo 2¹ er| hü de Μ.

tui eic rer sig de zu.

BtoSmhlen 1011,1010 und Olli in demüber-" tteaddierer addiert werden, ergibt sich als „a Ol 10 und als Übertrag IQH. Die vom CSA 3 »bildeten Summen und Überträge werden dem m zugeführt, der wahrend des größten Teils „ Multiplikationsoperation als CSA 4 dient. Vi Die Ausgangskanäle der MAG 55, die als Wort 1, Wort 2, Wort 3 und Wort 4 bezeichnet werden kön-%en, fahren jeweils zum CSAIlU, CSAiIOi, $$A 3105 und CSA 4 107. Wort 1 wird, sieben Stel-Jen nach rechts verschoben, in den CSA1101 geleitet, so daß die Mantisse des RGR 47 über den Wifft-1 · 1-Kanal sieben Stellen gegenüber der Stellung im RGR 47 nach rechts verschoben in den pSvi 1101 übertragen wird. Wort 2 wird, fünf Stel-Jen nach rechts verschoben, in den CSyI 2103 und Wort 3, drei Stellen nach rechts verschoben, in den CSA 3 105 geleitet. Wort 4 wird, eine Stelle nach rechts verschoben, in den CSA 4 107 geleitet. Die Verschiebung der Mantisse des RGR 47 um die Wörter 1, 2, 3 und 4 ist erforderlich, um den bei der Multiplikation gebildeten Teilprodukten das richtige relative Gewicht zueinander zu geben.

Im zweiten Taktzyklus prüfen die MDGlZ der Reihe n ich Bitpaare ihres 8-Bit-Segments des Multi- as plikators, beginnend mit den Bits der niedrigsten Stellen und übertragen Freigabe- bzw. Durchschaltsignale für jedes Bitpaar an die MSG 55 nach folgender Tabelle:

Bit-Paar	Eingangs übertrag	Vielfache	Ausgangs übertrag
00	0	0	0
01	0	1	0
10	0	2	0
11	0	-1	1
00	1	1	0
01	1	2	0
10	1	-1	1
11	1	0	1

30

35

40

45

In jedem Bitpaar hat das rechte Bit ein Gewicht von 2° = 1 und das linke: Bit ein Gewicht von ?.' = 2. Wenn das Bitpaar gleich 00, 01 oder 10 ist, ergeben sich keine Schwierigkeiten, da die MSG 55 hierbei nur entweder null, den Multiplikanden oder den jeweils um eine Stelle nach links verschobenen Multiplikanden durchzuschallen brauchen.

Wenn das Bitpaar jedoch gleich 11 ist, entspricht dies der Dczimalzahl »3«, was sich nicht einfach durch Verschieben bilden läßt. Um die »3« zu bilden, wird der Multiplikand viermal zum Teilprodukt ftddiisrt und einmal davon subtrahiert. Dies wird dadurch erreicht« daß man Oi^ MDG 73 ein Übertrag" signal, das in obiger Tabelle mit »Ausgangsübertrag« bezeichnet ist, an das nächste zu prüfende Bitpaar abgeben läßt. Dieser Übertrag hat ein Gewicht von 2* = 4 int Verhältnis zu dem gerade in der Auswertung befindlichen Bitpaar. Um den Multiplikanden einmal vom Teilprodukt der MjDG 73 zu subtrahieren, geben die MDG 73 an die MSGSS ein Freigabe- signal ab, um das Zweierkomplement der Mantisse des RGR 47 auszublenden, das zum Teilprodukt hinzuaddiert wird.

Die WOG 73 geben beispielsweise bei jedem zu prüfenden Bitpaar ein Freig&besignal an die WSG 55 §b, um das geeignete Vielfuche der Mantisse des Multiplikanden auszublenden und gegebenenfalls einen »Ausgangsiibertrag« zum nächsten zu prüfenden Bitpaar durchzuschauen.

Bei jedem Bitpaar achten die MDG 73 auf das Bitpaar selbst und gegegebenenfaUs ein »Eingangsübertrag«-Signal von dem zuvor überprüften Bitpaar. Dieses »Überträge-Signal hat ein Gewicht von 2° = 1 bei dem betrachteten Bitpaar, was einem Gewicht von 2² = 4 bei dem zuvor überprüften Bitpaar entspricht.

Bei jedem 8-Bit-Segment des von dem MDG73 überprüften Multiplikators werden den MSGSS 4er Gruppen von Freigabesignalen zugeführt, die bewirken, daß die MSG 55 nacheinander die Wörter 1, 2, 3 und 4 zu den Übertraghalteaddierern durchschalten. Die drei Eingangssignale des CSA 1 101 kommen von der 48-Bit-Mantisse des RGA 79, die acht Stellen nach rechts verschoben eingegeben ist, dem Wortl, das sieben Stellen nach rechts verschoben eingegeben ist, und den Bits der 48 höchsten Stellen des RGC81, die einen Teil des Ausgangübertrags des CPA 77 darstellen, wenn dieser als CSA 4 wirkt. Im zweiten Taktzyklus, in dem das erste 8-Bit-Segment des Multiplikators in den MDGTi überprüft wird, ist der Inhalt des ÄGC81 null.

Die Summen- und Übertragausgangssignale des CSA 1 101 werden dem CSA 2 103 zugeführt, wobei die Summenbits direkt eingegeben und die Übertragbits um eine Stelle nach links verschoben eingegeben werden. Das Wort 2 wird dem CSA 2 103 um fünf Stellen nach rechts verschoben über die MSGSS bei Erhalt der zweiten Gruppe von Freigabesignalen von den MDG73 zugeführt. Das Wort 2 wird in diese Stellen eingegeben, da es die Multiplikation mit dem vierten und fünften Bit des Multiplikators darstellt. Die Summen- und Übertragbits des CSA 2 103 werden dem CSA 3 105 zugeführt, wobei die Summenbits direkt und die Übertragbits wieder um eine Stelle nach links verschoben eingegeben werden. Gleichzeitig wird das Wort 3 aus den MSGSS bei Erhalt der dritten Gruppe von Freigabesignalen von den MDG 73 ebenfalls in den CSA 3 105 um drei Stellen nach rechts verschoben eingegeben Die vom CSA 3 105 gebildeten Summenbits werden direkt in den CPA 77 eingegeben, der während des größten Teils der Multiplikaticnsoperation als CSA 4 dient, und die Übertragbits werden wiederum um eine Stelle nach links verschoben angeschlossen bzw. eingegeben. Das Wort 4 wird um eine Stelle nach rechts verschoben in den CSA 4 107 eingegeben.

Die 56 Übertragausgangsbits des CPA 77 werden ins RGC81 übertragtn. Die Bits der acht niedrigsten Stellen der vom CPA 77 gebildeten Summe werden in die acht höchsten Mantissenstellen des RGB 69 gesetzt, die frei sind, Weil die Mantisse des RGB69, der Multiplikator, um acht Stellen nach rechts verschoben wurde. Die anderen 48 Summenbits des CPA 77 werden in die 48 Mantissenbits des RGA 79 übertragen. Die nächsten acht Bits des RGB 69 werden dann in die MDG 73 übertragen, und die Mantissenbits des RGB 69 werden um weitere acht Stellen nach rchts verschoben.

Die im zweiten Taktzyklus ausgeführten Operationen werden dann in den Taktzyklen 3 bis 7 wiederhalt, nur daß während des sechsten Taktzyklus nur

509513/170

„ 44 ^ι81391δ

iyWus nichts in die MDQIi eingegeben wird und die
3anti8senbit8 des HGBW nicht weiter verschoben »langft werden. In jedem dieser TaktzyWen werden die Man- 5 äußeren Zahlen Jj tisse von RGA 79 und die übertragt»" der 48 hoch- wird zuerst die äußere ^SS sten Stellen aus dem ROC η in den CSA1101 ein- der erste Scbntt der inneren Mump gegeben, wobei die Übertragbits um eine SteUe der schneidet en*»mit ^lernen Schritt Mantisse der RGA79 nach links verschoben einge- Mit Hilfe dieser *$Μ^}θΜχη ™* «eben werden » «ionen ausgeführt werden, und zwar sowohl ⁸ Während die iterativen Zyklen der Multiplikation 32-Bit- als auch im ^*^.^***} ,^de.^r ausgeführt werden, was im dritten bis siebten Takt- Division befindet sich der Divisor mRGRil und zyklus erfolgt, werden die Bits der acht niedrigsten der Dividend, der doppelt lang BJ, um die gewünschte Stellen des Übertrags, die noch im RGCSl gespei- üenaiugkeit zu eichen, im RGA19 und RGB■&, chert sind, und die Bits der acht niedrigsten Stellen i₅ wenn im 64-Bit-Betneb gearbei e wd. Im 32-B«- der Summe des letzten Taktzyklus, die sich in den Betrieb erscheinen die hohersteUigen HaUten m höchsten Mantissenplätzen der RGB 69 befinden, im RGA 79, wänrend die medngerstelhse Hälfte im OM 77 addiert und in die nächstniedrigeren Man- AGB 69 erscheint. _erf„_rH_ort « τ _w tissenplätze des RGB 69 gesetzt, die dadurch frei ge- Eine Division im 64-Bit-Betneb erfordert 55 Taktmacht wurden, daß der Inhalt des AGB 69 um wei- *o zyklen. Im ersten Taktzyklus wird AGC 81 geloscht, tere acht Stellen nach rechts verschoben wurde. Die- und der Exponent sowie das Vorzeichen des Divisors ser Teil der Multiplikation ist damit beendet, da werden aus dem RGR 41 ins RGB 69 übertragen, keine weiteren Teilprodukte zu diesen Bits hinzu- Im zweiten Taktzyklus werden der Exponent des zuaddieren sind. Der fertige Teil des Produktes wird R OB 69 vom Exponenten des RGAJ9 subtrahiert in jedem iterativen Zyklus zusammen mit der Multi- 25 und das Ergebnis im ExponentenfeM des RGA 79 plikatormasse um acht Stellen nach rechts verscho- gespeichert. Die Vorzeichenbits von RGA 79 und b_en RGB 69 werden verglichen, und das richtige Vor-

Die Tatsache, daß nur sieben Multiplikatorbits im zeichen des Quotienten wird in der Vorzeichenbitletzten iterativen Zyklus in die MDG 73 übertragen stelle des RGA 79 gespeichert Wahrend des zweiten werden, hat den Vorteil, daß die Übertragausgabe 3° Taktzyklus wird ferner ein 63-Bit-UmIauf-Rechtsdes Bitpaares dei beiden hochsteü Stellen des Multi- Verschiebebefehl ins Schieberegister gesetzt, das einen plikators gesperrt wird, wenn es -on den MDG73 Teil der Walzenschaltersteuerung 83 bildet. Diese überprüft wird. Verschiebung ist gleichbedeutend mit einer Umlauf-

Im achten faktzyklus werden die 56 im RGC81 oder Ringverschiebung um eine Stelle nach links,

gespeicherten Übertragbits und die 56 im RGA 79 35 In den Taktzyklen 3 bis 49 wird der Quotient bit-

und RGB 69 gespeicherten Summenbits in den weise im RGB 69 gebildet. In jedem dieser Takt-

CPA 77 übertragen, wobei die Übertragbits gegen- zyklen wird das Komplement vier Mantisse des

über den Summenbits um eine Stelle nach links ver- RGRAl dadurch in den CPA 77 übertragen, daß das

schoben eingegeben werden. Der CPAΠ addiert Komplement der Mantisse aus dem RGR4'i in die

beides, indem er als Übertragweiterleitaddierer arbei- 40 MSG 55 durchgeschaltet und die MDG 73 veranlaßt

tet und den Übertrag mit Hilfe der Übertragvorher- werden, den MSG55 das das Wort 4 · 2 freigebende

sehvorrichtung (»CARRY LOOK AHEAD«, weiter- bzw durchschaltende Signal zuzuführen. Das Wort

hin mit CLA abgekürzt) 109 weiterleitet. Die Bits 4 · 2 von den MSG 55 zum CPA 77 ist ein direkter

der 48 höchsten Stellen der Summe werden in den Kanal, der die Ausgangssignale des RGR 47 in die-Mantissenteil des RGA 79 gesetzt und die anderen 45 selbe Stelle des CPA 77 überträgt, in der sie sich im

acht Bits in die acht höchsten Stellen des Mantissen- RGR41 befanden, wobei die Bits 16 des RGR41 in

teils des RGB69. Das Ergebnis der Multiplikation die Bitstelle 16 des CPAIl übertragen werden. Die

wird im RGA 79 und RGB 69 gespeichert, wobei die Mantisse des RGA 79 wird ebenfalls über einen di-

Bits der 48 höchsten Stellen der Produktmantisse im r^-kten Kanal in den CPA11 übertragen. RGA 79 und die Bits der 48 niedrigsten Stellen im 50 Der CPA 11 subtrahiert dann die Mantisse des

RGB 69 gespeichert werden. RGR 41 von der Mantisse des RGA 79 durch Addie-

Hinsichtlich des Aufbaus und der Wirkungsweise ren des Komplements des RGR 47 zum RGA19. des CPA 11 wird auf den Aufsatz, »High Speed Arith- Dabei handelt es sich um die Subtraktion eines Einermetic in Binary Computers« von C.D.M., in den komplements, so daß, wenn der Rest positiv ist, d h., »Proceedings of the IRE« vom Januar 1961 erschie- 55 wenn die Mantisse des RGA19 größer als die Mannen ist, verwiesen. Hinsichtlich des Aufbaus und der tisse des RGR 41 ist, sich ein Übertrag in der höch-Wirkungsweise der Multiplikationseinrichtung wird sten Stelle ergibt. Dieses Übertragbit wird zum Erauf den Aufsatz von C. S. W a 11 ace, »Α Suggestion gebnis, dem partiellen Rest, hinzuaddiert» so daß er for a Fast Multiplier«, in den »IEEE Transactions on die richtige Größe hat Der Rest wird dann aus dem Electric Computers«, VEC-13, Februar 1964, ver- 60 CPA11 ins RGA 79 übertragen, und zwar über einen wiesen. »The Logic of Computer Arithmetic« von direkten Kanal, der so verdrahtet ist, daß der par-Ivan Fl ores, S. 154 bis 167, herausgegeben von tielle Rest um eine Stelle nach links verschoben wird. Prentice-Hall, Inc., 1963, ist ebenfalls von Interesse Wenn sich in der höchsten Stelle des Einerkom* hinsichtlich der Verwendung der Übertraghalteaddie- plements kein Übertrag ergibt, ist die Subtraktion im rer (Carry Save Adders) in einem elektronischen 65 CPA 77, der partielle Rest, negativ und die Subtrak* Multiplizierer. tion falsch. Gleichzeitig mit der Übertragung der

Die 32-Bit-Muitiplikation wird nahezu in dersel- Mantisse des RGA 79 in den CPA 77, um sie zum.

ben Weise ausgeführt wie die 64-Bit-Multiplikation, Komplement des RGR 47 zu addieren, wird auch die

tn
η

18 13 Θ16

des RGA 79 in den CSA1101 eingegeben. ÄÖC8I und die Wörter 1,2 und 3 alle »0« sind, die Mantisse des ROA 79 geradeaus durch den I, so daß sie am Ausgang des CSA 3105 er-... Wean der partielle Rest negativ ist, wird er s tos ROA 79 übertragen, sondern der alte par-Rest wird ins ROA 79 über einen direkten Ka- _us dem CSA 3 105 zurückübertragen, der die |jte Mantisse des RGA 79 um eine Stelle nach links ^verschoben ins RGA 79 zurückleitet

:», Dann wird das höchste Mamissenbit des RGB 69 |ins niedrigste Bit des RGA 79 und die Mantisse aus ^?dem ÄGß69 über die LOG 71 in den BSWSl überstragen, wo sie um eine Stelle nach links verschoben : und ins RGB 69 zurückübertragen wird.

f Wenn der Rest positiv ist, wird ein 1-Quotientenfbit erzeugt und in die niedrigste Bitstelle des RGB 69 gesetzt. Wenn der Rest negativ ist, dann wird eine Null in die niedrigste Bitstelle des RGB 69 gesetzt.

Diese Folge wiederholt sich 47mal zwischen dem dritten und 49sten Taktzyklus, wobei 47 Bits des Quotienten im RGB69 erscheinen. Wenn dp; höchststellige Quotientenbit, das sich in diesem Augenblick in der höchsten Bitstelle des RGB 69 befindet, eine Eins ist, dann ist der Dividend größer als der Divisor, und dieses höchststellige Bit hat ein Gewicht von 2° = 1. Da das höchststellige Bit des Gleitkommamantissenformats ein Gewicht von 2~» hat, muß der Quotient normalisiert werden. Dies wird dadurch erreicht, daß im 50sten Taktzyklus eine Eins zum Exponenten im RGA79 addiert wird. Im 51sten Taktzyklus wird die Iteration noch einmal wiederholt, wenn das höchststeüige Bit des Quotienten Null war. Wenn das höchststellige Bit des Quotienten eine Eins war, geschieht in diesem Taktzyklus nichts weiter.

Das niedrigsistellige Quotientenbit wird im 52sien Taktzyklus erzeugt, indem wiederum im CPA 77 die Mantisse des RGR 47 vom partiellen Rest subtrahiert wird, der in der Mantisse des RGA79 erscheint, und indem der Rest direkt ins RGA 79 übertragen wird, wenn er positiv ist. Wenn der Rest negativ ist, wird die Subtraktion nicht ausgeführt und der alte Rest im RGA79 beibehalten. Die Mantisse des RGB69 wird wiederum um eine Stelle nach linkj verschoben und ins RGB 69 zurückgebracht, und das niedrigststellige Quotientcnbit wird im niedrigststelligen Bit des RGB69 abgespeichert. In diesem Augenblick erscheint der Quotient im Mantissenteil des RGB 69 und der Rest im Mantissenteil des RGA 79. Im 53sten Tak'.zyklus wird die Mantisse des RGA 79 und RGB 69 ausgetauscht. Im 54sten und 55sten Taktzyklus wird der Inhalt des RGA 79 normalisiert, wenn dies von der CU verlangt wird.

Die 32-Bit-Division wird in ähnlicher Weise ausgeführt wie die 64-Bit-Division, nur daß Zahlen umlaufend verschoben werden müssen, um die Operation richtig auszuführen. Wegen dieser Verschiebeoperation dauert die 32-Bit-Division etwas länger als %\έ halbe Anzahl der Taktzyklen bei der 64*Bit-Division. Wenn sowohl die inneren als auch die äußeren Zahlen dividiert werden sollen, dann wird die innere division zuerst ausgeführt.

Sowohl die Addition als auch die Subtraktion wird im CPA 77 ausgeführt. Die Operanden werden zuerst im RGA 79 und im RGB 69 und die Antwort im RÖA79 gespeichert. Eine Addition erfordert fünf Taktzyklen. Im ersten Taktzyklus wird die Differenz

der Exponenten im CPA gebildet. Im zweiten Taktzyklus wird die Mantisse des Weinsren Operanden eine entsprechende Anzahl von Stellen nach rechte verschoben, um den Exponenten gleichzumachen, und im dritten Taktzyklus wird die Mantisse verschoben, um sie zu normalisieren. Im fünften Taktzyklus wird die Zahl, die gleich der Anzahl der Stellen ist, um die die Mantisse nach rechts oder links verschoben ist, zum Exponenten addiert oder von ihm subtrahiert.

Bei der Addition werden der CPAIl und der BSWSl in abwechselnden Taktzyklen verwendet. Bei einer 32-Bit-Addition ist es auch möglich, eine Addition oder eine Subtraktion sowohl mit den inneren als auch den äußeren Zahlen in sich überschneidender oder überlappender Weise auszuführen, wobei die ersten Taktzyklen der äußeren Addition oder Subtraktion im zweiten Taktzyklus der inneren Addition oder Subtraktion begonnen werden, so daß insgesamt sechs Taktzyklen erforderl^h sind, um sowohl die innere als auch die äußere Addition oder Subtraktion auszuführen.

Bei Additionsoperationen können die Vo;zeichen der Zahlen gleich oder verschieden sein, und das Vorzeichen der Summe ist gleich dem Vorzeichen der addierten Zahl. Wenn die Vorzeichen verschieden sind, wird die Mantisse des RGB69 komplementiert, und dann werden die Mantissen im CPA 77 addiert. Wenn das Ergebnis positiv 1st, dann war die Mantisse des RGB 69 kleiner als die Mantisse des RGA 79, und das Ergebnis hat die richtige Form. Das Vorzeichen der Summe ist gleich dem Vorzeichen des RGA 79.

Wenn das Ergebnis negativ ist (d. h., wenn sich bei der Addition im CPA 77 kein Übertrag in der höchsten Stelle ergibt), erscheint das Ergebnis in komplementierter Form, so daß dessen Komplement gebildet werden muß, um das richtige Ergebnis zu erhalten. Das Vorzeichen der Summe ist entgegengesetzt zum Vorzeichen des RGA 79.

bei einer Subtraktion ist der Minuend im RGA 79 und der Subtrahend im RGB 69 gespeichert. Um die Subtraktion auszuführen, wird das Vorzeichen von RGA 79 umgekehrt und die Operation als Addition behandelt.

Außer zur Ausführung der vier Grundrechenarten kann die »Hardware« in der Recheneinheit auch zur Ausführung logischer Operationen, z. B. der ODER-, der UND- oder der Exklusiv-Oder-Verknüpfung, verwendet werden.

Jeder Speicherplatz ^;n einem PEM wird durch eine il-Bi:-.\dresse gekennzeichnet. Der PEM wird mit Hilfe des Speichrradressenregisters (MA R) 91 adressiert, das ähnlich aufgebaut ist wie die Register 81 und 87, insofern, als es nur Verriegelungs- oder Verknüpfungsglieder enthält, aber sechzehn Bit breit ist. Die fünf extra rfits sind lediglich aus Gründen der Baugruppentechnik vorgesehen und werden bei dieser Ausführung der Erfindung nicht auf der Ptf-Ebetie verwendet, wenn jedoch der zur PE gehörige Arbeitsspeicher vergrößert würde, so daß längere Adressen erforderlich wärer¹, dann können diese ExtrabitplStze verwendet werden.

Die Informationen werden über den ADA 6$ ins MAR91 eingegeben, der ähnlich aufgebaut ist wie der CPA 77, mit dem Unterschied, daß er nur 16 Bits breit ist. Der ADA 6S erhält Signale von den 05049, dem RGSS7 und dem RGX9i. Die Arbeitsspeicher-

21 ^ 22

g g g , , jge CU, das den Befehlsb

z. B. »größer als«, »kleiner als«, »gleich null« oder seinen PEM liest, daß sein Ct/-Puffer (CUB}, der »gleich eins«. Die Bits / und / werden zur 65 einen Teil der PEJ-Püffer bildet, ihn in die entspie-Überprfifong des äußeren 64-Bit- oder des 32-Bit- chenden CUB der anderen Quadranten überträgt. Betriebs verwendet. Die Bits G nod H werden für die Die Arbeitsspeicherebene 113 (F i g. 6) kann eine

Prüfung eines inneren 32-Bit-Betriebs verwendet Dünnfilmarbeitsspeicherebene für 1024 Wörter a

adf essen werden gewöhnlich durch das CU über die Die Bits im Betriebsartenregister können einzeln CDB S9 und die 05049 eingegeben. Die Afbeits- durch das CU über defli Empfänger und Treiber 8t| Speicheradresse au» dem CU kann um die im PtGX93 und die Betriebsartenlogik 111 oder psifailel über ■$%? oder köSWt gespeicherte Zahl erhöht werden» wobei OSG49 und die gemeinsame DätenrnehrfachleitUngl diese Register 93 und 87 als indexregister verwendet S (CDB) S9 gesetzt oder gelesen werden. Die Bettirt&fel werden können. Diese Indizierungsfähigkeit der PE artenlogik 111 wird auih zur AusfühlfUng logiscllte gestattet ibt, die vom Ct/ abgegebene Adresse in Ab- Operationen mit den int Betriebsartenteglstef gesgete häiigigfeeit von Ihren innere« Zuständen so zu andern, ßheftert Bits iti Abhängigkeit von ZustiaBdsbedittpft*:.; daß die richtige Adresse in ihrem eigenen PEM vom gen in der PE verwendet. So kann beispielsweise eines MAR 91 adressiert wird. Außerdem werden Daten in ta der Prüfbits. z. B. durch die Prüfung »1st die Mandie Arbeitsspeicheradresse eingeschrieben, die vom tisse des RGA19 größer als die Mantisse des MAR91 mit Hilfe der Ausgangssignale der LOGiI, RGB697«, gesetzt sein und in Abhängigkeit davon, die durch das Arbeitsspeicherinformationsregister ob es gesetzt ist oder nicht, zum Wirksammachen der (MlR)SI gehen, ausgewählt wird. Der Operand kann Ε-Bits verwendet werden. Das heißt, das Ergebnis der aus der Arbeitsspeicheradresse gewonnen werden, die »s Prüfung kann dazu verwendet werden, einen Teil der im MAR9t am Eingang der OSG49 vom MARSI oder die gesamte PE freizugeben oder j:u sperren. Die kommend gespeichert ist. Betriebsartenlogik 111 kann UND-, ODER- oder Bx-

Das Betriebsartenregister (»MODE REGISTER« klusiv-Oder-Verknüpfungen mit den im RGM63 ge-RGM) 63 ist ein 8-Blt-Register, in dem die Bits ein- speicherten Bits ausführen. Durch diese Fähigkeit zein durch das CU gelöscht und gesetzt werden kön- ao wird die Flexibilität der Anlage wesentlich gesteigert, nen. Das RGM63 kann für jedes der acht Bits ein Die Verwendung des BSWSl für alle Schiebe- und

Verriegelungsglied enthalten. Es enthält zwei Frei- Normalisierungsoperationen an Stelle der VerwcngabebitsE und El, zwei Fehlerbits F und Fl und dung von Schieberegistern ist sehr wichtig bei einer vier Prüfbits /, J, G und H. Gruppenanlage, weil dadurch ein Operand um jede

Die BitsE und El bestimmen, oh die PE freige- »5 beliebig. Anzahl von Stellen oder Plälzen in derselgeben ist oder nicht. Durch das Setzen des Bits E ben kurzen Zeit nach rechts oder nach links verscho- oder E1 wird jeweils der äußere oder innere 32-Bit- ben werden kann. Wenn sich beispielsweise bei einer Betrieb freigegeben bzw. eingeschaltet. Im 64-Bit-Be- Normalisierung die Größe der Anzahl von PE zu PE trieb werden die Bits E und E1 miteinander gekop- ändert, beenden alle PE die Normalisierung gleichpelt und gleichzeitig entweder gesetzt oder gelöscht. 30 zeitig, so daß keine gezwungen ist, auf die andere zu Die Ε-Bits sind über Puffer mit einigen der Register warten, verbunden, und wenn das Bit £ oder £1 nicht gesetzt ist. sind die Lösch- und Eingabe-Freigabe- Arbeitsspeicher der Recheneinheit signale aus dem CU jeweils für den äußeren 32-Bii-

Teil oder den inneren 32 Bit-Teil des Registers ge- 35 Zu jeder Recheneinheit (PE) in der Gruppe gehört sperrt. Der Inhalt dieser Register kann nicht zerstört ein Recheneinheitsspeicher (PEM), bei dem es sich werden. um einen Dünnfilmspeicher mit einer Kapazität von

Das Bit E schützt den äußeren Teil des RGA 79 248 Wörtern handeln kann. Der PEM dient als und des RGB 69 und das gesamte RGS 91. Das Bit £ 1 Arbeitsspeicher für den PE und als Teil des Arbeitsschützt die inneren Teile der Register 79 und 86. 4° Speichers für das CU.

Es sind auch »unbedingte« (nicht konditionierte) Das CU holt seine Befehle aus dem PEM und kann

Eingabe- und liJsch-Freigabekanäle vom CU zum Daten aus den PEM der Gruppe holen, und zwar acht RGA 79 zur Verwendung während der 32-Bit-Betrieb- Wörter gleichzeitig, je ein Wort pro PUC39. Wenn Division, wenn beide Hälften des RGA 79 zum Spei- die Quadranten unabhängig voneinander arbeiten, ehern des doppelt langen Dividenden benötigt wer- 45 holt das CU seine ersten acht Wörter aus einem ersten den, vorgesehen. In diesem Falle wird der Inhalt des Speicherplatz der PEM mit der PE Nr. OA" vo« jedem gesperrten Teils d"s RGA 79 zerstört bzw gelöscm. der acht PUC (F i g. 3), die zweiten acht aus demsel-Bei einer 32-Bit-Muliipükat.ion müssen auch beide ben Speicherplatz der PEM mit der PE Nr. IX usw. Mantissenteile des RGA 79 zum Speichern des dop- bis zu den PEM der Recheneinheiten Nr. 7 X, wobei j5elt längen Produkts verwendet werden. Der Inhalt 50 *X« eine ganze ZaM zwischen Null und Sieben ist des gesperrten Teils des RGA 79 bleibt erhalten, je- Das CU geht beim neunten Wörterblock zum nächdoch im RGR 49, und wird am Ende der Operation sten Speicherplatz in den PEM der Recheneinheiten wieder ins RGA 79 übertragen. Nr. OX und durchläuft die Gruppe oder Reihe für

Die Bits F und Fl sind Fehlerbits. Das Bit F zeigt jeden 8-Wörtei-Block in ähnlicher Weise, einen Fehler im äußeren Teil des 64-Bit-Betriebs 55 Wenn zwei oder mehrere Quadranten als eine ein- oder des 32-BitBetriebs an, und das Bit Fl zeigt zige Gruppe oder Reihe zusammenarbeiten und der Fehler im inneren Teil des 32-Bit-Betriebs an. Die Programmspeicher auf diese Quadranten aufgeteilt Fehlerbits werden durch Fehler gesetzt, z. B. einen ist, erscheint der nächste Block von Befehlen nach Exponentenüberlauf, einen Mantissenüberlauf oder demjenigen, der aus den PEAf der Recheneinheiten wenn der Divisor bei einer Divisionsoperation in der 60 OX des ersten Quadranten geholt wurde, in den PEM höchsten Binärstelle eine Null enthält der Recheneinheiten OX des nächsten Quadranten.

Die Prüfbits G, H und / werden zur Zwischenspei- Wenn in einem Multiquadrantenbetrieb gearbeitet cherung von Ergebnisssen einer Prüfung verwendet, wird, bewirkt dasjenige CU, das den Befehlsblock ans

I ά d :c ά d

23 "Γ 24

Bits sein, Die 128*Bit-Wiirter können in zwei 64-Bit- inneren und äußeren Teile der geradzahligen Bits und Wörter aufgeteilt sein, die auch als geradzahlige oder die inneren und äußeren Teile der ungeradzahligeh umgeradzahiige Bits bezeichnet werden. Die 11-Bit- Bits, die im MtRSI jeweils mit A, B₁ C und UIe* Adresse des Arbeitsspeic!terp1ätäies> die eingeschrieben zeichnet sind, Die Unterteilung in innere und- äußere oiler ausgelesen werden soll und als A S Bis Λ15 dar- 5 Bitteile ist notwendig, für den FaII^ daß die Reellen* gestellt *st, wird in das Arbtsitsspeicheradressenre- einheitert im 32-Bii-Betfieb arbeiten,
glüief iivldR) 91 (F ig. IA) deif zuphÖfigeÄ PBm* Die Köpiertore 1ÄS und diiPf-itmd /Gtö*Eiflgariegegebenr ^i > töre Iä3 taid 13Ä< sind Jeweilsf? ölrle 3tßit b«iite

Nachdem sie sich Int MAft9t befm>iet» wird die Gruppe Voft ÜND-Öliedern. Dem einen Sifig&öEgde* Adresse im Arbeitsspeicheradressenpuffer 115 zwi- io Teile der Kopiertore 125 werden die entsprechendes schengespeichert, und getrennte 5-Bit-Segtnente wer- Teile der Daten aus den Leseverstärkern 123 zugedcn in Matrixbasistreiber 117 und Matrixemitter· führt, während einem Eingang der Teile der PE· und treiber 119 zur Steuerung der Operation übertragen. IOS-Eingabetore 133 und 135 die inneren und äuße-Dtis andere Bit der PEM-Adresse, das in F i g. 6 mit ren Bits der PE- oder /OS-Dateneingaben zugeführt A15 bezeichnet ist, bestimmt, ob die ungeradzahligen 15 werden.

oder die geradzahligen Bits des Arbeitsspeicherwortes Um Daten ins MIR 57 einzugeben, müssen dem

Verwendet werden sollen. MlRSI die entsprechenden Eingabetastsignale und

Die Matrixbasis- und -emittertreiber 117 und 119 den anderen Eingängen der PE-, /OS-Eingabe- oder steuern wiederum eine Auswahlmatrix 121 über je Kopiertore Freigabe- bzw. Durchschaltsignale zuge-32 Leitungen. Bei der Auswahlmatrix 121 kann es 10 führt werden. Diese Tast- und Freigabesignale wersich um eine 32 X 32-Transistormatrix mit ausgangs- den von Steuergliedern als Antwort auf Signale des seitig 1024 Auswahlleitungen handeln, die zur Arbeits- Cf/ und der PE abgegeben. Die Signale, die an den speicherebene 113 zur Auswahl des in der PEM- Eingängen der Steuerglieder 137 vorhanden sein Adresse bestimmten Wortes führen. müssen und in den Steuergliedern 137 erzeugt werden

Die PEM-Arbeitsspeicherebene 113 kann nicht zer- 15 müssen, um jedes Tast- und Freigabesignal zu erzeustörungsfrci ausgelesen werden. Beim Auslesen von . gen, sind an den verschiedenen Eingängen in F i g. 7 Operationen wird das 128-Bit-Wort aus demjenigen angeschrieben. Damit beispielsweise die Tasteingangs-Arbc,:sspeicherplatz, der in der Adresse angegeben signale des Λ-Teils des MlRSl vorhanden sind, ist, aus der Arbeitsspeicherebene 113 ausgelesen und müssen die Steuerglieder 137 entweder ein Eingabeüber Leseverstärker 123 und Kopiertore 125 ins 30 tastsignal mit einem Λ-TeiWOS-Freigabe- oder ein MIR 57 eingegeben. Das im MIR 57 gespeicherte Wort /4-Teil-PE-Freigabesignal oder ein Kopiertastsignal erscheint am Eingang eines Ausgabewählers 127. über mit einem Λ-Kopier-Freigabesignal oder einem Ober-Leseverstärker 123 und Kopiertore 125 ins MlRSl tragungstastsignal erzeugen. Um Daten ins MlRSl, eingegeben. Das im MIRSl gespeicherte Wort er- den A-Teil der PE-Eingabetore, einzugeben, muß ein scheint am Eingang eines Ausgabewähler? 127, über 35 Freigabesignal vorhanden sein, ein A 15-Signal eine den entweder die geradzahligen oder die ungeradzah- sein, ein Schreibsignal auf der Lese-Schreib-Leitung ligen Bits in Abhängigkeit vom Wert des A15 ent- vorhanden sein, den Steuergliedern vom Datenauswedcr in den Steuerwerkpuffer (CVB), den /OS33 Wahleingang ein P£-Signal zugeführt werden und das oder die PE durchgeschaltet werden. Das gesamte Ε-Bit eins sein. Um Kopierdaten in den ,4-Teil des 128-Bit-Wort wird dann aus dem MIRSl wieder in 40 MlRSl einzuschreiben, muß das /I-Kopier-Freigabedenselben Speicherplatz der Arbeitsspeicherebene signal vorhanden sein, und die Ubertragungs-, dt« eingegeben, aus dem es über Links-Rechts-Tore 129 /1-PE-Freigabe und die A -/OS-Freigabesignale und Zifferntreiher 131 ausgelesen wurde. müssen nicht vorhanden sein.

Wenn aus der PE oder dem /OS33 ein Wort in den Wenn ein 64-Bit-PE-Wort aus dem LOGlX des

Arbeitsspeicher geschrieben werden soll, wird nur die 45 PE in den Tei! für die ungeradzahligen Bits eines Hälfte des Wortes aus der Arbeitsspeicherebene 113, Speicherplatzes im MlRSl eingegeben werden soll, die geradzahligen oder die ungeradzahligen Bits, über erscheinen die äußeren und inneren Teile des Wortes die Kopiertore 125 jeweils in den Teil für die gerad- jeweils an den PE-Eingabetoren 133 für die äußeren zähligen oder angeradzabligen Bits des MIR 57 und inneren Teile des MIR 57. Gleichzeitig wird das dürchgeschaltet. Das 64-Bit-Wort aus der PE oder so 128-Bit-Wort im Speichefplatz der Axbeitsspeicherdem /OS33 wird über ihre jeweiligen Eingabetore 133 ebene 113, das eiagescrlfiebeä wefden soll, durch eine und 135 in den anderen Teil des MIRSl durchge- der Ausgangslehutigen der Auswahlmatrix 121 ausgeschaltet. Das 128-Bit-Wort wird dann über die Links- wählt, von den Abtastverstärkern 123 gelesen und Rechts-Tore 129 und die Zifferntreiber 131 in die dem Eingang der Kopiertore 124 zugeführt. ATbeitsspeicherebene 113 geschrieben. 55 Das Eingabetast-, das Kopiertast-, das A-Kapiet-

Dem ,PEM werden 64-Bi?.-informationen vom freigäbe-, das S-Kopierfreigabe-, das C-PE-Freigabe-, IOS33 über Empfänger 137 tmd von der PE zum das D-FE-Freigabe-, das PE-Auswahlsignal und Einsehreiben von Wörtern m den Arbeitsspeicher zu- die Bits E und El werden in den Steuergliedern 137 geführt. Alle Informationen werden an den Emgän- oder durch die PE erzeugt W«nö die Tastgen der 128 Bit breiten PE- und /OS-Emgabetore 133 Sa end Freigabesignale erzeugt sind, erhalten der und 135 verdoppelt, so daß sie entweder in die unge- Λ-S-TeS des MIRSt den geradzahligen Bitteil radzahligen oder geradzahligen Bhstellen des Af//? 57 des aus der Arbeitsspeicherebene über die Koeingegeben werden können. giertore 12S ausgeleseaea Wortes, während «Be

Um ein Wort ins MIR einzosebrei&en, müssen die Teile C und D des MtRSt das Wort aas der PE erFreigabe- und Tastsignale gleichzeitig auftreten. Wie 6$ halten. Das Wort "wird dann Ober die Links-Rechts* aus F i g. 7 ZQ ersehen ist, sind die MIR-St- «ad die Tore 128 and die WtemtctSSm Wl in den gewünscfc-Kopjcr- und Eingabetore 125, 133 und 135 jeweils ten Speicherplatz der Arbettsspeiclterebene ItI ge-128 Bits breit und in vier Abschnitte unterteilt: die setzt Die von den Leseverstäikerrt 123 wegfSseaden

25 * * 26

Leseleitungen sind in der Arbeitsspeicherebene 113 und befähigen .^freigeben) sie, zu bewirken, daß die

(FIg.6) gekreuzt, wie es in Fig. 8 gezeigt ist, um Auswahlmatrix 121 den in der Adresse vorgegebenen

Störsignale 2ü unterdrücken. Wenn man also die wah* Speicherplatz in der Arbeitsspeicherebene 113 be*

ten DätenwÖrfef, di& auf, der feehten Seite de, stimmt Das ZifiemdürchSGhaltsignal wird deü Zif-

ArbfcitsspeiGherebene 113 gespeichert sind, ausleset) s erfttröibern 131 zugeführt und befähigt sie, da» im

will, muß das f öinplerftent def Daten eingeschrieben MIR si gespeicherte Wort in den von der Auswahl·

»ein, da der Str.offl ifl der Lesöleitung in, det entge- matrix 121 bestimmten Speicherplatz der Arbeite-

gengesetzte« Aiöhturtgf fließt als auf def linken Seite speichefebene 113 zu schreiben. Die Steuerglieder

der Äfbeitsspeicriefeberiä 113« -Aus diesem Örunde 139 geben auch Datentastsignale an den CÜB und

sind die Links-Rechts-Tore 129 vorgesehen, um ent- to den /0533 ab, die ihnen angeben, wann Daten BUS

weder die wahren Daten oder das Komplement der der Ausgabeauswahlvorrichtung gelesen werden

Daten in die Arbeitsspeicherebene 113 zu schreiben, sollen.

je nachdem, ob der Arbeitsspeicherplat/ auf der Wenn aus der PE Daten ohne Arbeitsspeicher-

linken oder rechten Seite der Arbeitsspeicherebene zyklus in den CUB Übertragen werden sollen, wird die

113 liegt. Die Wirkung der Links-Rechts-Tore 129 15 Übertragungsleitung gesetzt, woraufhin die Daten aus

wird von einem der Bits der Arbeitsspeicheradresse der PE über die P£-£ingabetore 133 bei Erhalt ent-

gesteuert, die in F i g. 6 mit A 6 bezeichnet ist. Für sprechender PE-Eingabef reigabe- und Tastsignale in

die auf der rechten Seite der Arbeitsspeicherebene 113 die ungeradzahligen Bits des MIR 57 gelesen werden.

Hegenden Arbeitsspeicherplätze ist A 6 eine »0« und Die Daten werden dann beim Auftreten des Übertra-

für die auf der linken Seite der Arbeitsspeicherebene »o gungssignals über die Ausgabeauswahlvorrichtung

113 liegenden Arbeitsspeicherplätze ist A 6 eine »1«. 127 in den CUB übertragen.

Der Ausgang des MlRSI ist über einen 128 Bit

breiten Kanal direkt mit dem Eingang der Ausgangs- Steuerwerk wahltore 127 verbunden. Entweder die ungeradzah-

ligen oder die geradzahligen Bits des im MlRSl ge- 35 Das Steuerwerk(CU) (Fig.9A bis 9E) besteht

speicherten Wortes können in den CUB oder den aus vier Teilen: Der ersten Steuerstation oder Vor·

/OS 33 über Treiber oder zu den OSG 69 der PE laufstation (entsprechend dem englischen ADVANCE

direkt durchgeschaltet werden. Der Bestimmungsort STATION weiterhin auch mit ADVAST abgekürzt), *U|

der Ausgabedaten wird durch ein 2-Bit-Datenaus- der Befehlsvorausschauvorrichtung (weiterhin ent- el

wahlsignal des CU bestimmt. Das Bit A 15 in der 30 sprechend dem englischen INSTRUCTION LOOK

Adresse bestimmt, ob die ungeradzahligen oder die AHEAD auch mit ILA abgekürzt), der zweiten

geradzahligen Bits über die Ausgabeauswahltore 117 Steuerstation oder Endstation (weiterhin entspre-

durchgeschaltet werden. chend dem englischen FINAL STATION auch mit

Die Steuerglieder 137 enthalten eine Taktgeber- FINST abgekürzt) und der Arbeitsspeicherbedie-

und Logikschaltung, die die Freigabe-und Tastsignale 35 nungseinheit (MEMORY SERVICE UNIT = MSU). hi

in der richtigen Reihenfolge und im richtigen Zeit- Die ADVAST erhält nacheinander Befehle aus dem v<

punkt zur Steuerung des PEM erzeugt. Die Steuer- Befehlswortspeicher (INSTRUCTION WORD STOR- ^:1

glieder 137 erhalten sechs Eingangsleitungen vom AGE= IWS) 141 der ILA. Der IWS141 ist ein Ii

CU. Die Arbeitsspeicherauswahlleitungen bestimmen 64-Wort-Speicher, von denen jede^r W ,rt 64 Bits ent- »

denjenigen Arbeitsspeicher, in den eingeschrieben 40 hält, das aus dem Arbeitsspeicher (d. h. den PEM) \t

oder aus dem ausgelesen werden soll. Die Auslose- geholt und von der ILA gesteuert wird. Der IWS141

leitung erhält den Impuls vom CU, der den Arbeits- ist in acht Blöcke mit je acht Wörtern unterteilt, von P

Speicherzyklus auslöst. Alle von den Steuergliedern denen jedes Wort zwei 32-Bit-Befehle enthält. Die η

137 abgegebenen Steuersignale werden durch diesen Befehle werden aus dem /WS 141 ins ADVAST-Bc-

Auslöseimpuls synchronisiert. Ein mögliches Verfah- 45 fehlsregister (AIR) übertragen, wo die ADVAST die

ren, die Zeitfolge dieser Impulse /u steuern, besteht Art der Befehle bestimmt.

darin, eine mit Abgriffen versehene Verzögerungslei- Es gibt zwei Arten von Befehlen: ADVAST- und tung in den Steuergliedern 137 vorzusehen und die FINST-Befehle. /IDPMSJ-Befehle werden im CU gewünschten Freigabe- und Tastsignale an entspre- ausgeführt und sind daran zu erkennen, daß ihr nulljSfcfcödgtt Punkten der Verzögerungsleitung abzuaeh- 50 tes Bit eine logische Null ist. F/NST-Befehle steuern ften. fite Lese^Äreib-Leiftiog Btsöfflaat, or) der die Operation der ReGheneinheitett und enthalten im Arbeitsspeicher eine Lese- oder eine Schreibopera- nullten Bit eine logische Hins. Die PlNSTSeiMß frön ausführen soll. Die DatenauswabUeitungen be- werden in der ADVAST geprüft, um festzustellen, ob summen entweder die Quelle oder den Bestimmungs- das Adreßfeld des Befehls indiziert werden muß. Der ort der Information, je nachdem, ob sich der PEM 55 Inhalt des Adressenfeldes kann eine Arbeitsspeicherin einem Schreib- oder einem Lesezyklus befindet. adresse sein oder Übertragungsdistanzen, Verschiebe-Wenn die Übertragungsleitung zu den Steuergliedern betrage oder Übertragungsoperationea zur Übertra-137 gesetzt ist, können aus der PE Daten in den CUB gung von Operanden zwischen Registern kennubertragen werden, ohne daß eia Arbeitsspeicher- zeichnen.

zyklus erforderlich ist Die Steuerglieder 137 erhalten 6» Wenn der Befehl im AIR ein ADVAST-Beiehl ist,

auch Eingangssgnate von den E~ und El-Bits der zu- wird er vom ^DFylST-Befehlsdekodierer (/i/D) 14§

gehörigett PE end dem Adresseabh A15. dekodiert, um die Operationen f est2ustellen_t die fcei

Die Aasgangssignale der Steuerglieöer 137 sind seiner Ausführung ausgeführt werden sollen. Jeder

den Kopiertoren 125, den PE-Eingabetoren 133 und Befeh! hat eine bestimmte Ausfühtuügszeit, (He

den IOS-Eingabetoren 135 zugeführte Freigabesignale 65 hauptsächlich durch die Anzahl der benötigten Über*

and dem MlRSf zugeführte Tastsignale. Die Basis- tragungen und die Anzahl der auszuführenden Mi-

sad limtterdtffcfasehaltsignafe werden jeweils den krobefehle bestimmt wird. Der ADVA$T-8et<Ms-

Matfixbasis- und Emittertreibem 117,119 zugeführt taktgeber (AIT) 147 bestimmt c'e für ^en Teil des

27 28

itefehls erforderliche Anzahl von Taktzyklerr. Der FtNST ausgeführt. Die Ausführung besteht haupt- ijsm AIT141 werden in einer flieht gezeigten Sveuer* sädllidh in der Bestimmung der Art des Befehls und "%jfc-2ui Bildung einer ganzen öitipße von Unter- der Unterbefehle, die durch die FlNST tut übertra« defehlen verknüpft, die den At)VAST-IzW des CÜ gung in die Recheneinheiten erzeugt werden sollen, st^wrn. 5 In jedem takt während der Ausführung des Befehls

is Wenn im AlRltö ein F/MSr-Befehl gespeichert kann es sein, daß irgendeine Ataahi von Unierbe* iit, überträgt die At)VAST ihn lediglich aus dem fehlen parallel erzeugt werden rnuß, Der Befeht wird AlRMi in eine F/fttffcBefehlswarteVörfiehtung über Operändenauswahltore FtPtUi. (OßlttAiSf*5 ptdfefs^^l^defBwdstatiört. ·■ ■ SELlCT ÖATBS OSG) oder FtHIeA ms

im allgemeinen enthält jeder F/MST-Beföht eitten iö PlNQiAb geholt und ins FWÄ^Böfehl-'Reg 64-Bit-Operanden, bei dem es sich um den unver- (FlR) 165 eingegeben. Aus dem FIR WS wird der änderten Inhalt eines der vier Akkumulatorregister Befehl in den F/MST-Befehlsdekodierer und -takt-(ACO bis ACi)ISl oder die 16 niedrigststelligen geber (FlD) 167 übertragen, der die erforderliche AnBits des AlR 143 handeln kann. Die verschiedenen aahl von Unterbefehlen in jedem Taktzyklus erzeugt, Möglichkeiten für die zu den Befehlen gehörenden is wobei der Zeitpunkt vom F/ZVST-Taktzähler (FCC) Operanden sind entweder die ungeänderten 64 Bits in 169 bestimmt wird. Die Unterbefehle werden im einem der Akkumulatorregister 151, die 48 höchst- F//VS Γ-Befehlsregister (FINST COMMAND RE-stelligen Bits des Akkumulatorregisters 151 und die GISTER FCR) 171 für Synchronisationszwecke niedrigststelligen Bits des AIR 143 oder die 48 höchst- einen Taktzyklus lang gespeichert und im nächsten stelligen Bits der Akkumulatorregister 151 und die «o Taktzyklus über Treiber (FCD) 173 in die Rechen-Summe der 16 Bits aus dem A/Λ143 und der 16 nied- einheiten übertragen. Die PE (Recheneinheiten) errigststelligen Akkumulatorbits. D'eser 64-Bit-Operand halten eine Gruppe von Unterbefehlen, die das Einwird in der FWST-Datenwartevorrichtung (FDO bis lesen in oder Auslesen aus Registern freigeben oder FO7) 153 gespeichert. den Walzenschalter 51 (Fig. 5B, usw.) steuern. Bei

Die Wartevorrichtungen 149 und 153 sind jeweils as dieser Ausführung gibt es etwa 260 verschiedene acht Register-Wartevorrichtungen, die jeweils eine Gruppen von Unterbefehlen, die 2ur Ausführung von Reihe von bis zu acht f/yVS^T-Befehlen und ihnen Befehlen in die PE übertragen werden können. Alle zugeordnete Operanden Speichen» und als Puffer zwi- Unteibefehle werden parallel in die 64 PE übersdien der ADVAST und dem Befehlsausfühiungs- tragen.

teil der FlNST wirken. Der Befehlsfluß von IWS141 30 Die Datenmehrfachleitung(CDB)59 (Fig. 5A) 7»~ /«/«143 ist ein Gemisch aus ADVAST- und verbindet die FINST-Datentreiber (FDD) 175 über F/NST-Befehlen Die FWST-Befehle werden durch den PUB 41 mit den Operandenauswahltoren (OSG) die ADVASl geleitet und in der F/MST-Befehl-War- 49 der PE zur Übertragung von 64-Bit-Operanden in tevorrichtung 149 hintereinander gespeichert, und die die 64 PE der Gruppe (oder Reihe). Die Quelle dieser ihnen zugeordneten Operanden- oder PFJtf-Adressen 35 Operanden kann entweder ein 64-Bit-Wort aus der werden hintereinander in einem der Register der FINST-Daten-Wartevorrichtung 153 oder einer 16-FINST-Daten-Wartcvorrichtung 153 gespeichert. Auf Bit-PEM-Adresse aus d*.r Arbeitsspeicherbedienungsdiese Weise brauchen die ADVAST und die FlNST einheit (MSl/= MEMORY SERVICE UNIT) sein, nicht aufeinander zu warten, wodurch der Wirkungs- Bei fE-Befehlen kann es auch eine 16-Bit-P£M-grad der Anlage erheblich gesteigert wird. 40 Adresse aus der FWST-Daten-Wartevorrichtung 153

Die FlNST-] adeplatzanweiser 155. weiterhin ent- geben, die zum Auslesen oder Speichern von Opesprechend dem englischen FINST LOAD POINTERS randen zwischen den PEM und PE verwendet werden mit FLP abgekürzt, und die F/MST-Leseplatzan- kann. Um die PEM zu adressieren, wird die Adresse weiser 157, weiterhin entsprechend dem englischen von der MSU über die FMOT-Operandenauswahl-FINST READ POINTERS mit FRP abgekürzt, sind 45 tore (FDS)VIl und Treiber (FOD) 175 übertragen, 8-Bit-Schieberegister. die zum Auswählen des nach- deren Ausgänge zur CDB59 führen, sten Registers in der Warteschlangenbildungsvorrich- Die CDB59 ist zeitlich auf die FlNST und die Betung oder der FZ/VST-Befehl-Wartevorrichtung 149, nutzer des Arbeitsspeichers aufgeteilt, d. h., sie wirr weiterhin entsprechend dem englischen FINST DATA im Zeitmultiplexbetrieb benutzt. Zu den Benutzem QpEUB mit FINQ abgekürzt, und in der FlNST- 50 des Arbeitsspeichers gehört das HO, die ILA zum paten-Wärtevöirieitüflg 1J§ verwendet werden* das Auslesen von Befehlen nad die FTNSTjMa Holen jeweils von der ADV AST geladen oder von der (Aaslesen) oder Abspeichern vöfi t^ffHafe« aus irefti FINST gelesen werden soll. Der Inhalt des vom bzw. in den Arbeitsspeicher dei ADVAST oder PE. FLPlSS und vom FRP1S7 ausgewählten Warte- Der Zugriff zur CDB59 wird genau gesteuert, und in registers wird im F/MST-Vergleicher-GIeich 159, wei- 55 jedem Taktzyklus wird bestimmt, ob sie verfügbar ist terhin entsprechend dem englischen FINST COM- und wer sie als nächster benutzen kann. Sobald ein PAfIER EQUAL mit FEC abgekürzt, verglichen. Benutzer Zugriff zur CDB 59 erhalten hat, behält er Wenn ihr Inhalt gleich ist, sind die Wartevorrichtun- ihn so lange, wie es zur Übertragung seiner Informagen entweder leer oder voll, je nachdem, welche sich tionen in die PE oder den PEM erforderlich ist. Dies an die andere angeglichen hat, so daß entweder die &> kann einige Taktzyklen danern. Die Priorität (d.h. ADVAST oder FINST auf die andere warten muß. der Vorrang) zur Benutzung der CDBS9 wird nach Der Steuerlogik wird ein Signal zugeführt, das ent- dem Prinzip »Wer zusrst kommt, wird zuerst beweder verhindert, daß die ADVAST irgeadeüieii wei- dient« zugeordnet.

teresa Befehl in die FlNQ 149 eingibt, oder die FINST Die FINST hat die besondere Fähigkeit» daß sich anhält ⁶S bei ihr die Ausführung eines Befehls, bei der kein

Sobald sich ein Befehl in der FlNQ 149 befcwet Kanal zur CDB 59 benötigt wird, mit der Ausfuhirong und der Operand in der F/MSr-Daten-Wartevorrich- eine» anderen Befehls überlappt oder übersefmeidety ftÄgl53 gespeichert ist, wird der BefeH von der bei dem die CDB 59 verwendet wird. Während der

18 13 016

Ausführung eines Un FIRUS mi FID167 befind-Jfeben Befehls dekodiert der F/MSr-Überlappungsfekpdierer und «taktgeber {FOD)179 den nächsten on FINQU9 gespeicherten Befehl, um festzustellen, ob bei diesem dfc CDB §9 verwendet wird. Wenn dies der FsIl ist und wenn bei dem gerade in der Ausführung befindlichen Befehl die CDB 59 während der gesamten oder eines Teils der Dauer seiner Ausführung Denutzt wird, öann veraniaui der FGO17?, daß die FDSYJl den dem nächsten Befehl zugeordneten Operanden an alle PE überträgt, während der erste Befehl noch ausgeführt wird.

Der Betrag der Überlappung, der sich erzielen läßt, hängi von den betreffenden Befehlen ab. Der gerade in der Ausführung befindliche Befehl kann irgendeine Anzahl von Taktzyklen benötigen und die Benutzung der CDB 59 einige Zeit lang während seiner Ausführung erforderlich machen. Die Benutzung der CDB 59 bei dem nächsten Befehl kann sich nur mit demjenigen Teil des ersten Befehls überlappen, der auftritt, nachdem er mit der Benutzung der CDB 59 aufhört.

In den PE kann ein über die CDB 59 übertragender Operand als Datenwort, das durch die PE verarbeiiet werden soll, als Datenwort, das im Arbeitsspeicher gespeichert werden soll, oder als Adresse eines Speicherplatzes im zugehörigen PEM verwendet werden.

Wenn die PE in einer Multiquadrantenreihe arbeiten, ist es möglich, daß die CU nicht miteinander synchronisiert sind. Das heißt, ein CU könnte den Befehl X ausführen, während ein anderes gerade den Befehl X ± η ausführt. Die CU arbeiten so lange unabhängig voneinander weiter, bis eine Verbindung zwischen den CU oder den PE der verschiedenen Reihen oder Gruppen erforderlich ist. In diesem Augenblick müssen sie wieder miteinander synchronisiert werden.

Die Arbeitsspeicheroperationen werden durch die Arbeitsspeicherbedienungseinheit [MSU) gesteuert. Jeder Arbeitsspeicherbenutzer, der Zugriff zum Arbeitsspeicher wünscht, ruft die MSU an. Zu den Benutzern gehören das HO, die FlNST, wenn sie Operanden aus dem Speicher zu holen oder in diesem einzuspeichern hat, und die ILA, wenn sie Befehle für das CU holt (ausliest). Die ADVAST kann ebenfalls Operanden in den PEM abspeichern oder aus diesen auslesen, muß jedoch ihren Anruf über die FINST abgeben.

Die Kopplungselektronik zwischen dem Steuerrechner 27 und dem CU zur Übertragung von Informationen bildet einen Teil der MSU. Die Register MRX 181 und ΜΛ0183 sind jeweils Eingabe- und Ausgaberegister in dieser Kopplungselektronik.

Die ZugrifTrangfoIge, die von der Prioritätslogik 185 gesteuert wird, ist folgende: Das HO hat zwei Prioritäten, eine hohe Priorität und eine niedrige Priorität, von denen die hohe Priorität der Priorität aller anderen Benutzer vorgeht. Die FlNST hat die zweite Priorität, die ILA die dritte und die niedrige Priorität des HO ist die niedrigste. Die Prioritätslogik 185 bestimmt, welcher Benutzer als nächster Zugriff zum Arbeitsspeicher hat. Ihre Ausgangssignale sind Freigabesignale, die der nicht gezeigten Steuerlogik zugeführt werden, um den Betrieb der MSU und der PEM zu steuern.

Das t/Ö speichert oder liest 16 Wörter gleichzeitig, und die ILA liest 8 Wörter. Die FINST verarbeitet 64 Wörter gleichzeitig, je eines för jede PE, wenn sie des Auslesen oder Einspeichern zwischen der PBM rad der zugehörigen PE befiehlt, Wenn die FINST Operanden für die ADVAST ausliest, liest sie ent-

weder ein oder acht Wörter gleichzeitig, oder wenn sie einen Operanden aus der AD VAST abspeichert, speichert sie ein Wort.

Es können entweder ein, zwei od"j alle vier Quadranten sls sine einzige Gruppe zusammenarbeiten,

ίο und es können Programrabefehle und Operanden in allen oder irgendeinem der Quadranten der Gruppe gespeichert werden oder sein. Das Auslesen und Einspeichern von Informationen aus dem oder in den Arbeitsspeicher wird von der Konfigurationssteuer·

»5 logik gesteuert, die die Register MCO187 und MCL 189 und MO2161 und zugehörige Schaltungsanordnungen enthält. MCO187 ist ein 4-Bit-Gruppengrößen-Steuerregisler, von denen jedes Bit einem der Quadranten entspricht. Jede Bitgruppe zeigt an,

ao daß der entsprechende Quadrant aufgefordert is% an dem vorliegenden Problem zu arbeiten und Befehle und Operanden aufzunehmen, die von den CU der anderen Quadranten der Gruppe aus dem Arbeitsspeicher geholt wurden.

MCl 189 ist ein 4-Bit-Befehlsleseregister, das den Platz der Programmbefehle im Arbeitsspeicher anzeigt. Jede Bitsteile in MCl 189 bezieht sich auf Bitgruppen in MCO187. Wenn beispielsweise alle vier Bits im MCO189 gesetzt sind und die zweiten und

vierten Bits im MCl 189 gesetzt sind, dann wird das Programm in den PEM des zweiten und vierten Quadranten gespeichert. Wenn die Quadranten 2 und 3 an dem durch das dritte und vierte gesetzte Bit im MCO 187 angezeigten Problem arbeiten und das Pro-

gramm im Quadranten i gespeichert wird, dann

würde das zweite Bit des MCl 189 gesetzt weiden.

MC2191 ist ein 4-Bit-Befehlsausführungsregister,

dessen Inhalt sich ebenfalls auf den des MCO187 bezieht. Bei ^DPMSr-Befehlen, bei denen Interquadrantenübertragungen verkommen, bestimmt MC 2, welche CU den Befehl ausführen sollen, und bei Operandenleseoperationen zeigt es an, in welchem Quadranten der Operand gespeichert ist. Die Ausgangssignale der MC 0-2 werden zwei Logikgruppen

»Anzahl der CU in der Gruppe« 193 und »Welche CU in der Gruppe« 195 zugeführt, die bestimmt, welche CU an der Ausführung der Befehlsleseoperation und der Leseoperation teilnehmen sollen. Die Ausgangssignale der Logik werden der nicht gezeig-

ten Steuerlogik zur Steuerung der Operationen des CU zugeführt.

Um die Gruppengröße während der Lösung eines Problems zu ändern (d. h. durch Ändern der Werte von MCO 187 und MC2191), hält die ADVAST die Ausführung von Befehlen an, und die FINST wird durch Ausführung der in ihr vorhandenen Befehle geleert. Die neuen Werte von MCO187 und MC2 191 müssen kurzzeitig in einem anderen Register gösplifchert werden, bis FtNQ 153 frei ist. w | «>,

Das Format der 24-Bit-Hauptarbettsspeich<ir-^; adresse, die die MSU von der ADVAST öder dl&f ILA erhält, ändert sich in Abhängigkeit von der AfH zahl der Quadranten in der Gruppe, in der das Pie»' gramm oder die Operanden gespeichert sind. Die f«l-|

genden Formate sind möglich;

1. Ein Quadrant
0 bis 17 18 bis 23

JT Jl u " JL iLr ¹^SJ X Ώ

32

die Bits O bis 17 deft Speteherptete % der Ar- ' Aus den MAA199 werden die Bits 16 und 17 der

--- _JIJ^^berebena U3Jer PEMund Öle Bits 18 bis geänderten Adresse in den Vergleicher MCP 205 ein-

23 die Nummern des PUC39 und PEM bestimmen, gegeben, wo sie mit der Nummer des eigenen CU

«. rr r λ λ * Verglichen werden. Wenn sie nicht gleich sind, wird

2. Zwei Quadranten _{5 äst vom C}u gesteuerte Quadrant nicht adressiert O bis 16 17 18 bis 23 Wenn beide gleich srad, müssen die mit dem CE/

_. verbundenen PEM die Operation ausführen, und der

wobei die Bits 0 bis 16 den Speicherplatz in der Ar- MCP 205 erzeugt ein Arbeitsspeicherauslösesignal

•beitsspeicherebene H3, d«s Bit 17 to Verbindung mit (weiterhin entsprechend dem englischen MEMORY

öerKonfigurationssteuerlogik jeweils den Quadranten « INITIATE SIGNAL mit MW abgekürzt), gesteuert

for das Auslesen des Befehls oder Operanden und die vom Arbeitsspeichertaktgeber (MEMORY TIMER

Bits 18 bis 23 die Nummer der PUC39 und des PEM MTA) 207, um den Arbeitsspeicherzyklus anzugeben,

bestimmen, Die Bits 0 bis 15 der Adresse werden vom

3. Vier Quadranten MSA 201 zur FINST übertragen, die sie ihrerseits 0 bis 15 16 17 18 bis 23 ¹S über die CDB 59 zu den PE überträgt. Die Bits 18

bis 20 werden zum MM209 übertragen, bei dem es

wobei die Bits O bis 15 den Speicherplatz in der Ar- sich um eine Gruppe von Toren handelt, die zur Aus-

beitsspeicherebene 113, die Bits 16 und 17 die Qua- wahl der PEM in der PUC39 verwendet werden. Die

drantennummer und die Bits 18 bis 23 die Nummer Logik gestattet die Auswahl eines Arbeitsspeichers

der PUC39 und des PEM bestimmen. 20 _pro PUC39 bei allen ILA- oder F/MSF-Operationen,

Bei einer ILA- oder FiTVST-Arbeitsspeicheropera- zwei Arbeitsspeicher bei //O-Operationen und aller

tion werden die Bits 0 bis 20 der 24-Bit-Adresse über acht Arbeitsspeicher bei PE-Operationen.

die Operandenauswahltore MAB192 und die Ope- Die Bits 21 bis 23 des MSA 201 werden zum

j randenausv/ahltore MAA 199 durchgeschaltet, um im MP211 übertragen, bei dem es sich um eine Gruppe

Arbeitsspeicher-Adressenregister(MSA)201 während 35 von Toren handelt, die zum Auswählen der PÜC39

einer Arbeitsspeicheroperation gespeichert zu wer- zur Ausführung der Operation verwendet werden.

den. Die Bits 21 bis 23 werden direkt aus der FINST Eine einzige PUC39 wird für eine einzige Operan-

in dar MSA 201 eingegeben. Die MAA 199 erhalten denauslesung oder Speicherung für FINST ausge-

auch über den Empfänger MRA 203 Adressensignale wählt. Bei allen 8-Operanden-F/NST- oder ILA-

] vom HO. 30 Auslesungen und allen HO- oder P£-Operationen

Die ΜΑΒ19Ί und MAA 199 sind in Fig. 9C als sind alle acht PUC ausgewählt. Da die ILA und das

in vier Blöcke unterteilt und das MSA 201 als in fünf I/O immer alle acht PUC 39 bei einer Auslesung aus-

Blöcke unterteilt dargestellt. Der erste Block enthält wählen, brauchen sie die Bits 31 bis 23 der Adresse

die Bits 0 bis 15 und bestimmt den Speicherplatz in nicht zu spezifizieren. Das HO liest und speichert

einem PEM. Der zweite Block enthält die Bits 16 und 35 immer 16 Operanden gleichzeitig ein und wählt zwei

17, die bestimmen, welcher Quadrant adressiert wird. PEM pro PUC. Die Adressen aus dem HO brauchen

j Der dritte Block enthält die Bits 18 und 19 und be- ebenfalls nicht das Bit 20 der Adresse zu spezifi-

stimmt Paare von PEM in einer PUC39 (Fig. 2), zieren.

und der vierte Block enthält das Bit 20 und bestimmt MMP213 ist eine Gruppe von Toren, die die Auseines dieser Paare. Der fünfte Block des MS/1201 40 gangssignale von MM209 und MP211 dekodieren, enthält die Bits 21 bis 23, die die Nummer der Die Ausgänge von MMP 213 sind eine Gruppe von PUC39 bestimmen. 64 Leitungen, die über die Treiber MD215 jeweils Um die Adresse aus der ADVAST oder ILA in mit einem PEM der Gruppe verbunden sind, um dendie richtige Stelle des MSA 201 zu übertragen, wenn jenigen PEM auszuwählen, der die Operation aussieh die Operanden oder Befehle in einem oder zwei 45 führen soll. Es können jedesmal entweder 1, 8, 16 Quadranten befinden, müssen die Bits 0 bis 17 jeweils oder 64 PEM ausgewählt werden,
um zwei Plätze oder einen Platz in den MAA 199, Das Zellenauswahlregister (CABINET SELECT gesteuert von der Konfigurationssteuerlogik, verscho- REGISTER, weiterhin mit MSR abgekürzt) 217 ist ben werden. Wenn das Programm oder die Operan ein 3-Bit-Registcr das die Nummer der PUC 39 für den in einem Quadranten gespeichert sind, wird die 50 Daten speichert, die bei einer 1 -Operand-Auslesung Nummer desjenigen Quadranten, der durch den ins CU übertragen werden sollen, um den richtiw.n Inhalt der Register der Konfigurationssteuerlogik be- der Empfänger ARO bis AR7 219 freizugeben. Sostimmt wird, in die Bits 16 und 17 der Adresse ge- bald die Daten aus der Arbeitsspeicherebene ins setzt, nachdem die zweistellige Linksverschiebung in MIR 57 ausgelesen sind, müssen sie einen verhältnisden MAA 199 erfolgt ist. 55 mäßig langen Weg in der Größenordnung von sieben Wenn das Programm oder die Information in zwei Taktzyklen zurücklegen, um zum CU zu gelangen. Quadranten gespeichert ist, wird jeweils die Nummer Bs wäre kostspielig, das MIR 57 so lange zu binden; de! Quadranten mit der niedrigeren oder höheren deshalb Ist ein Sfeuerwerkspuffer (CVB) ate T«ill Nummer in die Bits 16 und 17 der Adresse nach jedes PVBAl vorgesehen. Der CVB sorgt füf elite einer Linksverschiebung um eine Stelle eingegeben, <><> kurzzeitige Speicherung der Daten und gestattet \ts je nachdem, ob das ursprüngliche Bit 17 eine Null dem Arbeitsspeicher auf diese Weise, andere Opern-Oder eine Eins ist. Wenn die Information in alten tionen auszuführen.

Vier Quadranten gespeichert ist, enthalten die Bits 16 Der Arbeitsspeichertaktgeber (MTA)WI und Und 17 der von der MSV erhaltenen Adresse die der ArbeitsspeicherdatenübettfagungStaktgebitf Quadfantennummer, so daß keine Verschiebung oder 65 (MTB) 221 steuern den zeitlichen Ablauf der Ar-Änderung in den MAA199 erfolgt. Aus dem HO er- beitsspeicheroperationefl. MTA 207 steuert den zeit* haitene Adressen werden ebenfalls direkt über die liehen Ablauf der Operationen, die den Arbefti-MAA199 übertragen. speicherzyklus vorbereiten, 2.B. das Eingebelt disr

Daten aus dem MWfT den AtisgfeauswaWtogn

137 zugeführt werden, erzeugen die SteuergUeder 137 temotr

" ~ IR

J' S a si e

e ii

werden eine vorbestünrate Zeit nach der Auslosung «^^Αϋώ aus dem Hauptarbeitsspeicher des Arbeitsspeicher^klus erzeugt. und speichert ihn im nächsten Blockspeicherplatz des j E

D_ie Daten w**™*»*^™*™^ J^MlDfe Vfahren wird so llnge fortgesett "

^ und speichert ihn im nächsten Blockspeicherplatz des

D_ie Daten w**™*»*^™*™^ .. J^MlDfeses Verfahren wird so llnge fortgesetzt, einer Gruppe von 512 Empfängern AR 0 bis AR 7 ZI» 15 '" / ,„^ΓΓι „,w ti?ppf_PMen volleesneicherr i«f über 512 Leitungen zugeführt Diese 512 Leitun- bis der WMIwAU^ ^™WS «·

Ober 512 Leitungen zugeführt. Diese 512 Leiten- bis der/wS141 nut: IlZBeteMen vougespeicnert ist «en übertragen entweder ein oder acht Daten- oder Wenn der achte Beiehlsblock ein neuer Block ist,

lefehlswörier. Wenn das CU acht Datenwörter er- wird der älteste Block im IWSUi mit dem neuen lält, werdeß ille acht Gruppen ä 64 Leitungen, die Block überschrieben und die dem neuen Block zuton ARQ bis ARl 219 in einen vorbestimmten Teil 20 geordnete Adresse m den IAM231 in den Speicher-4es örtlichen Datenpuffers (ADB) 223 führen, durch- platz der ältesten Blockadresse eingeschrieben. Diegeschaltet bzw. freigegeben. Jedesmal, wenn nur ein ses Verfahren, jeden neuen Block über den ältesten Wort ausgelesen wird, das in einem der örtlichen im /WS 141 gespeicherten Block zu schreiben, kann Arbeitsspeicherregister gespeichert werden soll, wählt beliebig lange fortgesetzt werden,
das CU diejenige Gruppe voü 64 Leitungen, die im 25 Eine Abweichung von diesem Verfahren ergibt IiCZ) 225 vorgeschrieben sind, mit Hilfe der Operan- sich immer daun, wenn ein sogenannter »Sprungdenauswahltore 227 (ACC) aus. Wenn das CU einen befehl« auftritt. Bei einem »Sprungbefehl« wird eine t-Wort-Block mit 16 Befehlen aus den PEM holt, neue Adresse erzeugt, und statt die Befehle in der werden sie ü.ar die ARQ bis ARl in den ILA -Teil Reihenfolge auszuführen, in der sie im IWSUl ge-4es CU übertragen. 3° speichert sind, erfolgt ein Sprung zu einem anderen

Die ILA ist in zwei /ibschiuae unterteilt. Der erste Teil des Programms. Wenn die Sprungadresse im Abschnitt wird unter noiimler Bedingungen zur Be- IAM231 vorhanden ist, dann wird der entsprechende fchlsausführung verwendet, während der zweite Ab- Befehl aus dem /WS 141 ins AIRU3 übertragen. Jchnitt während einer Befehlsunterbrechungsoperation Wenn der Befehl nicht vorhanden ist, holt die ILA tür Befehlsausführung verwendet wird. Beide Ab- 35 den richtigen Block aus dem Arbeitsspeicher und lchnitte verwenden Teile eines örtlichen Arbeits- überschreibt ilen ältesten Block im IWS141. Es kann •peichers zur Speicherung von Befehlen. Der Befehls- jede beliebige Anzahl von Sprengen gleichzeitig ausivortspeicher (IWS) 141 ist ein 64-WOn-IlS-BCfChIe- geführt werden. Der /Wi 141 ist «speziell für sich wie-Speicher. Die anderen acht Worte.' werden als Unter- derholende Programme oder Unterprogramme vor-Irechungsbefehlsspeicher (INTERRUPT INSTkUC- 40 teilhaft, die kürzer als 112 Befehle sind, insofern als TlONS STORAGE //S) 229 verwendet. bei Ausführung des letzten Befehls des sich wieder-

Mit dem /WS 141 ist ein assoziativer Arbeitsspei- holenden Unterprogramms das Programm wieder «her (IAM) 231 verbunden, der aus einer Gruppe von zum ersten Befehl zurückspringen und die Programm-Registern besteht, die die Arbeitsspeicheradressen der schleife erneut unter Verwendung des /WSUl Im /WS 141 gespeicherten Befehlsblöcke speichern. 45 durchlaufen kann, ohne daß irgendwelche !nforma-Ein Anwesenheitsbit ist in jeder der im IAM231 ge- tionen aus dem Arbeitsspeicher ausgelesen zu werden tpeicherten Adressen enthalten, das anzeigt, ob ein brauchen.

fcrauchbarer Befehl an dieser Stelle anwesend oder Jeder der sieben im IAM231 gespeicherten Adres-

•bwesend ist. sen ist ein Anwesenheitsbit zugeordnet, das gesetzt

Wenn die Maschine eingeschaltet, d. h. eine neue 50 ist, wenn ein Befehlsblock aus dem Arbeitsspeicher Aufgabe begonnen wird, ist der /WS 141 leer, wobei in den entsprechenden Teil des /WS 141 übertragen ftlle Anwesenheitsbits zurückgesetzt sind. Sobald alle wird. Die Anwesenheitsbits bleiben so lange gesetzt, Befehlsblöcke aus dem IWS141 geholt sind, wird das bis die Maschine ausgeschaltet oder die Größe der entsprechende Anwesenheitsbit gesetzt. Recheneinheitsgruppe geändert wird. Wenn die An-

Die 56 64-Bit-Wörter im IWS141 sind in sieben 55 lage im Zwei-Quadrantenbetrieb arbeitet und in Blöcke zu je acht Wörtern unterteilt. Jedem dieser einen Vier-Quadrantenbetrieb umschaltet, ändert filöcke ist im IAM231 eine 21-Bit-Arbeitsspeicher- sich der Programmspeicher von den zwei Gruppen adresse zugeordnet. Da der 8-Wörter-Block durch von PEM in alle vier Gruppen der PEM, In dl'
21 Bits dargestellt werden kann, werden die drei Zustand wird bewirkt, daß der Inhalt des tWi
niedrigststelligen Bits det Befehlsadresse in diesem 60 ungültig wird. Alle Anwesenheitsbits werden zu:
speziellen Fall nicht benötigt. gesetzt, und die ILA beginnt erneut mit dem

Wenn die Maschine eingeschaltet ist, wird ein lesen von Befehlen aus den PEM.
8-Wörter-Block aus Befehlen aus dem Arbeitsspei' Die ILA enthält mehrere Register, die denjee
eher geholt und im IWSUl abgespeichert. Gleich' Speicherplatz im /WS 141, in dem der nächste
zeitig wird die Adresse dieses Blocks im IAM 231 ge- 65 fehlsblock abgespeichert werden soll, und denjeri
speichert und das diesem Block zugeordnete An- Speicherplatz im /WS 141 bestimmen, aus dem
wesenheitsbit gesetzt. Die Befehlsausführung beginnt nächste Befehl ausgelesen werden soll. Der Beffi
durch Übertragung des ersten Befehls der 16 Befehle blockeingabeplatzanweiser (IBL) 235 ist ein 8-!

36

!Hngü, der den Block im IWSUl bestimmt, in |jem der nächste Befehlsblock aus dem Arbeitsspeicher eingespeichert werden soll. Jedes Bit entspricht ώ» im IWS Ul angeordneten Block, und das Set- ILSM9 und sperrt die weitere Eingabe, wenn acht Wörter eingegeben sind.
Der Bt&hlswortdekodierer (WD) 253 dekodiert

r—, _D1. · - An λ u *e Bits 21 bis 23 des/CÄ241 in einen 8-Bit-Code,

sen eines Bits zeigt an, daß der betreffende Block 5 der in den IWS Ul übertragen wird, um die Ausgabe geladen werden soll. IBL235 bestimmt auch den des richtigen Wortes aus einem Block des IWSUl

freizugeben. Der Befeblswortvergleicber (JWC) 255 vergleicht den IWL mit dem IWD 253, um die Übertragung eines Befehls in das AIR 143 so lange zu to sperren, bis der Befehl in den IWSUt eingegeben ist. Die ADVAST enthält ein Unterbrechiragsregister (AIN) 257 und ein Maskenregister (AMR) 259, von denen jedes ein getrenntes Bit für jede Art von Unterbrechung hat, die die Rechnergruppe feststellen

mit IBL 235, um zu verhindern, daß in denselben 15 soll. Diese Unterbrechungen erfolgen in den bei Block des IWSUl Befehle eingegeben werden, der Rechnern üblichen Fällen, z.B. bei Paritätsfehlern, gerade benutzt wird.
Das Befehlszählerregister (INSTRUCTION COUN-

fpeicherplatz im IAM 231, in dem die Befehlsblockadresse gespeichert werden soll. Im Normalbetrieb sind nur sieben Bits erfordeilich, das achte Bit ist für eine Unterbreehungsoperation reserviert.

Der Befeblsblockleseplatzanweiser [IBR) 237 ist ein 8-Bit-Ringzäbler, der auf denjenigen Befehlsblock im IWSHl weist, der gerade ausgeführt wird. Der Befehlsblockvergleicher (/BC) 239 vergleicht IBR231

TER REGISTER ICR) 241 ist ein 25-Bit-Register, das die Adresse des nächsten Befehls speichert, der ao ausgeführt werden soll.

Die vier niedrigststelligen Bits im ICR24V geben an, welcher der 16 Befehle innerhalb eines Blocks gerade ausgeführt wird. Die im ILA verwendeten unbestimmten Befehlen und Überläufen sowie einigen spezidien Fällen, wie sie bei einer Gruppenanlage auftreten.

Bei einigen Arten von Aufgaben braucht nicht die Art der Unterbrechungen festgestellt zu werden. Um ihre Feststellung zu verhindern, wird das entsprechende Bit des AMR2S9 gesetzt und die Unterbrechung ignoriert. Wenn eine unmaskierte Unterbre-

Adressen sind 25 Bits lang, wobei die ersten 24 Bits 25 chung festgestellt wird, werden die Unterbrechungs-

die Hauptarbeitsspeicheradresse darstellen und das niedrigststellige Bit den rechten oder linken Befehl bezeichnet.
Der Befeh'.sadressenaddierer (INSTRUCTION befehle aus dem //5229 geholt. Der //5229 hat ähnliche Funktionen wie der /^5141 bei der normalen Ausführung des Programms. Die oben an Hand des IWS141 beschriebenen Blöcke gehwn an, welcher der

ADRESS ADDER IAA) 243 wird zur Bildung der 30 Unterbrechungsbefehle gerade ausgeführt wird. Ein Adresse des nächsten Befehls verwendet, indem zur Bit in einem Register aus »Verschiedenese-Steuerbits Befehlsadresse des gerade in der Ausführung befind- (ACR) 261 in der ADVAST bestimmt die Unterbrelichen Befehls eine Eins oder im Falle eines Sprung- chungsbasisadresse, die den Speicherplatz im Arbeitsbefehls das Überspringfeld der Befehlsadresse hin- speicher angibt, wo die Speicherung des Unterbrezuaddiert wird. Bei der Ausführung des achten Be- 35 chungsprogramms beginnt. Der Inhalt vorbestimmter fehls jedes Blocks erhöht der IAA 243, nachdem er C{/-Register wird in Hauptarbeitsspeicherplätzen in erst die Adresse wie zuvor erhöht hat, die Block- Abhängigkeit von der Unterbrechunjrsbgsisadresse adresse durch Addieren einer Eins zu den ersten gespeichert, wenn die Ausführung der Unterbi ;chung 20 Bits der Λ dresse. Diese um eins erhöhte Block- beginnt, und am Ende der Unterbrechungsoperation adresse wird dann ins Befehlsadressenregister 40 wieder ins CU zurückgeholt. Der Inhalt des ICR 241 (IAR)24S übertragen, wo sie mit dem Inhalt des wird im Befehlsunterbrechungsregister (HA)263 ge- IAM 231 verglichen wird. Wenn sie nicht im IAM23t
enthalten ist, dann wird sie in die MSU übertragen,
um das Auslesen eines neuen Blocks von acht Wörtern auszulösen. 45

Das IAR24S enthält die Adresse des als nächsten auszuführenden Befehls, wenn es sich um einen Sprungbefehl handelt, oder speichert, wenn der achte Befehl eines Blocks im A/R 143 ausgeführt wird, die

Adresse, die der MSU zum Auslesen des nächsten 50 beim höchststelligeti Bit, folgendes Format:
Befehlsblock'!, zugeführt wird. Jedesmal, wenn eine

neue Adresse im IAR 245 gespeichert ist, wird dessen BiffeW Bedeutung

Inhalt mit dem Inhalt des IA M 231 verglichen, um festzustellen, ob der Befehl unter der Adresse, die im IAR23S gespeichert ist, bereits im IWS141 vorhan- 55 20bis.23 den ist, in welchem Falle keine Ausleseoperation erforderlich ist. Wenn der Befehl nicht vorhanden ist, 24 bis befiehlt die ILA der MSU eine Ausleseoperation auszulösen.

Während der Eingabe eines Blocks aus acht Befehlswörterrt in den IWS 141 aus dem Arbeitsspeicher speichert, um die Adresse des Befehls, der ausgeführt werden soll, wenn die Unterbrechung beendet ist, zu erhalsen.

Die Befehle können entweder in der ADVAST oder der FlNST ausgeführt werden. Bei der dargestellten Ausführung der Erfindung sind beide Arten von Befehlen 32 Bits lang, doch haben sie verschiedenes Format. Ein ADVAST-Bdeh) hat, beginnend

0,lbis4und Der Operationscode.

weist der Befehlsworteingabeplatzanweiser (IWL) 247, bei dem es sich um einen 8-Bit-Ringzähfer handelt, auf die Adresse im Blockspeicherplatz, in den das nächste Befehlswort eingegeben werden soll. Der Befehlswortortsspeicher (ILS) 249 speichert die Stelle des ersten im IWSHl abgespeicherten Wortes. Der Befehlsvergleicher (ICMf ISl vergleicht IWL 247 mit Dar Ortsadressenfeld, das bestimmt, welches der adressierbaren Register im CU bei der Ausführung des Befehls angewählt werden soll. Bei einem Schiebebefehl speichert es die Afczahl der Verschiebungen und bei einigen Befehlen zeigt es an, welches im Akkumulator" register 151 gespeicherte Bit geprüft werden soll.

Zeigt an, ob das Ortsadressenfeld des Befehls indiziert werden soll.

Bitfeld

Bedeutung

Wenn das Ortsadressenfeld indiziert werden soll» geigen diese Bits an, welches Akkumuiatorregister ISl liamit indiziert werden soll. Die acht niedrigststelligen Bits des Akkumulatorkasten! ISl enthalten die lndiziefüngsnummer.

Gibt die Anzahl der Befehlswörter an, die bei einem Sprungbefehl übetspruttgiöwefden soitett. Dös Bit 8 ist ein Vorzeichenbit, das angibt, ob der Sprung vorwärts oder rückwärts erfolgen soll. Die Bits 9 bis 15 geben die Anzahl an, die übersprungen werden soll.

Kennzeichnet, welches der Akkumulatorregister ISl als Akkumulator für die Ausführung des Befehls verwendet werden soll. Wenn der Inhalt eines Akkumulator registers 151 von irgendeinem Cl/-Befehl verarbeitet werden soll, wird die Nummer des Akkumulatorregisters ISl durch diese Bits angegeben.

Gibt an, ob der Befehl von den CU der gesamten Recheneinheitsgruppe oder nur von einem CU ausgeführt werden soll.

Paritätsbit.

to

»5

Die Parität des Befehls wird im /IOK/457-Befehlsparitätspriifer (APQ 265 geprüft, wenn der Befehl aus dem /JKS141 in das AIR143 übertragen wird.

Der örtliche Arbeitsspeicher für das C U ist aus dem adressierbaren Register im CU gebildet. Die folgenden Register, deren Funktionen getrennt beschrieben werden, sind adressierbar und bilden den örtlichen Arbeitsspeicher: MR1181, Af/?fl 183, AfCO 187 und MCl 191 in der MSU; UA 263 und ICR241 in der ILA; void AINlSl, AMR1S9, ADBtSi, AC(I, ACl, ACl, /1C3(151) und ACR261 in der ADVAST.

Der örtliche Datenpuffer (A DB) 223 enthält 64Datenwörter und benötigt somit sechs Bits des Ortsadressenfeldes, um eines von ihnen zu adressieren. Die Operanden werden aus dem ADB 113 über Operandenauswahltore A Y161 und A H169 ausgelesen.

Der arithmetrcheTeil der ADVAST führt logische oder arithmetische Operationen mit im örtlichen Arbeitsspeicher gespeicherten Operanden aus, so daß es dem Programmierer möglich ist, den Betlieb der Recheneinheiten wirksam zu steuern. So kann der Bit-Detektor (ABD)Hl zur Feststellung der Steile des höchststelligen 1-Bits in einem der Akkurnulaiorregister 151 verwendet werden, das von einem interessierenden Zustand in den PE oder PEM abhängen kann.

Der Walzenschalter (ABL)Ni erhält 64Signale aus den Akkumnlatorregistern 151 und verscMebt sie um 0 bis 63 Stellen nach rechts oder links, und zwar am Ende hinaus oder umlaufend, in Abhängigkeit von Steuersignalen der Walzenschaltersteuerlogik (ABC) HS. Der ABLlHi kann weitgehend ebenso aufgebaut sein wie der Walzenschalter 51 in den Recheneinheiten. Die Bits 24 bis 31 der Schiebebefehle enthalten den Verschiebebetrag und sind mit der ABC 275 verbunden, die die Steuersignale füfjdfHI ABL113 erzeugt,

Die F/MSr-Befehle haben folgendes Format, BÖü ginnend mit dem höchststelligen Bit:

Wortbitfeld Bedeutung

ö Eins.

Operationscode,

Zeigt an, ob das Adressenfeld des _ _,. durch erne» der Akkumulatorregister If 1 indiziert werden soll.

Nummer des Akkumulatorregister ISl für Bit 5.

Wenn es Eins ist, addiere Inhalt von RGX 93 zum Adressenfeld vor der Benutzung.

Adressenfeldbenutzung. Wenn die Bits 14, 15 gleich »0,0« sind, wird das Adressenfeld ins MAR9X der PE übertragen und zur Auslösung eines Arbeitsspeicherzyklus verwendet, der dann einen dervom Befehl gewünschten Operanden liefert. Wenn diese Bits gleich »1,0« sind, dann ist der Inhalt des Adressenfeldes zeichengetreu als Operand zu verwenden. Wenn diese Bits »1,1« sind, dann enthält des Adressenfeld einen 3-Bit-Code, der eines der PE-Register als Datenquelle bestimmt. Eine »0,1« zeigt an, daß der Inhalt von RGSVl vor dem Auslesen zur Adresse addiert werden soll.

Ibis 4, 8 bis 12 5

6,7

14,15

»5

30 16 bis 31 Adressenfeld.

Der ADVAST-Addierer (/1 DD) 111 kann für mehrere Zwecke verwendet werden, zu denen das Indizieren der in F/MST-Befehlen enthaltenen Hauptarbeitsspeicheradresse oder des Ortsadressenfeldes bei -dDJMSr-Befehlen, die Bildung einer Exclusiv-ODER-Funktion und das Wirken als Vergleicher gehören.

Wenn das Bit 5 angibt, daß das Adressenfeld indiziert werden soll, wird der Inhalt des adressierten Akkumulatorregisters 151 im ADDTJl τα diesem hinzuaddiert. Nachdem die Adresse im AUD211 indiziert wurde, wird sie über den normalen Kanal durch die FINST in die PE übertragen* wo sä! bOtbÖ MGS VJ oder RGX93 weiter indiziert werdeis BAU Jede der 64 PE erhält dieselbe von der ADVASTm* zeugte Adresse. Wenn im PE indiziert werieß SdB und sich die Indizierungszahl von den verschiedenen PE unterscheidet, dann verarbeiten die PE den aus verschiedenen Speicherplätzen der gen PEAf. *

Nach der EXKLTJSIVODER-Funktion könaee Operanden aus einem der Akkumulatörregistef fSi' und dem örtlichen Arbeitsspeicher verknüpft weltfern' Dabei werden 40 Bits des Operanden iö der Lqgifceiö*^r heit (W LG) 279 und die anderen 24 Bits ίίπ AwHRfc verknüpft. ·*.ρ

Operanden aus dem ADB 113 oder dent vier AltöW mulatorregistern 151 werden über Operandenaos* vnMtmtAHUV und /4/281 in die Recnentefle AB

39 40

ADVAST und die anderen Teile der Anlage übertra- die aus dem Hauptarbeitsspeicher in die ADVAST gen. AH269 wählt die Ausgangssignale eines der ausgelesen werden, Bei ADVASTOpttdtiomti befin-Akkumulatorftglster 151 öder ADBlH aus, die in det sich die Ortsadresse im AtRUi, aus dem sie die F/MSr-DatertwartiiVorrichtungiSii Über den Puf- durch AXUI zurrt ADkHi dUfchgeschaltet wird, UtAGtIM und Öperandenauswahitore/1^285 über- 5 Wenn die ADVASt das Auslesen eines Operanden tragen werden sollen, AB 169 wird ebenfalls zur Aus- aus dem Hauptarbeitsspeicher verlangt, 1st die ©fts* waHi des Inhalts eine» der Akkumulatorfegister 151 arbeitsspeicheradfesse im /1/Ä309 gespeichert, und verwendet, der Über einen Treiber/4DÖ287 in die der Befehlsoperationscode wird iri die PWQU4 anderen CV Übertragen oder bei der tndiziefung des Übertragen. Gleichzeitig wird die Hauptarbeitsspei'· Ortsadressenfeldes von ADVAST-Beiehlen im io eheradresse, unter der die Operanden ausgelesen ADD Hl als Index verwendet werdensoll. werden sollen, aus demjenigen Akkumulatorregister

AJlSi wählt den Inhalt eines der Akkumulator- 151, das durch die Bits 16 und 17 des Befehls be· register ISl als Hiiuptarbeitsspeicheradresse für stimmt wird, in die F/MST-Datenwartevorrichtung ADVAST-Arbeitsspeicheroperationen oder als Ope- 153 übertragen. Wenn die FlNST den Operationsrand für alle arithmetischen und logischen Opera- 15 code dekodiert hat, führt sie die Arbeitsspeicheraus· tionen im ADVAST aus. Der zweite Operand für die leseoperation mit Hilfe der MSV aus. Wenn der im ADDVIl auszuführenden arithmetischen oder Io- Operand aus dem Arbeitsspeicher ausgelesen ist, wird gischen Operationen wird durch die Operandenaus- er von der ADVAST aufgenommen und unter der wahltore/lP289 ausgewählt. Ortsarbeitsspeicheradresse, die durch AXiWI aus

Alle PE enthalten ein Betriebsregister (RGM) 63 ao dem ALR 309 zum ADR 311 durchgeschaltet wurde, (F i g. 5 A), dessen Funktionen in der Beschreibung abgespeichert.

der PE erläutert sind. Es gibt eine Gruppe von Be- Die /IDPMSr-Arbeitsspeicherauslesebefehle kön-

fehlen, die den Inhalt eines der Akkumulatorregister nen das Auslesen von einem oder acht Wörtern aus 151 ins RGM €3 übertragen, und zwar jeweils ein Bit den PEM befehlen.

in jede PE. Bei jedem der Befehle wird der Inhalt des as Wenn die im ALR309 gespeicherte Ortsadresse Akkumulatorregisters 151 in ein anderes Bit des bei abhängigen Auslespoperatinnpn einen Speicher-RGM63 übertragen. Der Inhalt des ausgewählten platz im ADB 113 bestimmt, wird ein anderer Befehl Afrkumulatorregisters 151 kann in der FWST-Daten- ins/i/77143 eingegeben und sein Ortsadressenfeld wartevorrichttmg 153 der Endstation (FINST) gespei- mit dem Inhalt des ALR309 im ADVAST-QxXs.-chert werden. Aus der FZ/VSr-Datenwartevorrichtung 30 adressenvergleicher (ALC) 313 verglichen, um fest-153 werden die Bits über Operandenauswahltor zustellen, ob sie gleich sind. Wenn sie gleich sind, FDF 291 oder FDH193 und FDS179 dem FDE 295 wartet die ADVAST so lange, bis die anhängige Auszugeführt. Der FDE 29:5 führt dem RGM 63 von allen leseoperation beendet ist, bevor sie den Inhalt des PE ein Bit zu. vorgeschriebenen Speicherplatzes verwendet. Wenn

Das CU steuert auch die Betriebsartenlogik 111 35 s'e nicht gleich sind, dann fährt die ADVAST mit der (Fi g. 5A) in den PE, die verschiedene logische Ope- Ausführung des Befehls fort und hält nur dann an, rationen mit den im RGM gespeicherten Bits ausfüh- wenn ein nachfolgender Befehl dieselbe Adresse des ren. Diese Operationen werden von PE-Befehlen be- ADB 113 benutzt. Wenn die Adresse im ALP309 fohlen, die in ihrem 16-Bit-Adressenfeld die auszu- einen Speicherplatz in einem anderen Ortsarbeitsführende Operation und diejenigen Bits im RGM63 40 speicher als dem ADB 113 kennzeichnet, wartet die vorschreiben, mit denen die Operation ausgeführt ADVAST so lange, bis die Arbeitsspeicherauslesewerden soll. Das Ergebnisbit der Operation kann im operation beendet ist.

RGM 63 gespeichert werden. Eine Einspeicheroperation läuft nahezu in dersel-

Die Ergebnisbits der 64 PE werden auch einem der ben Weise ab. Der Operationscode und die PEM-Akkumulatorregister 151 des CU über den Empfän- 45 Adresse werden jeweils in einem Taktzyklus in die ger ARD 297, das Operandenauswahltor AG299 und FINQ149 und die FZ/VST-Datenwartevorrichtung den Inverter AGB 301 zugeführt, wobei die Bits im 153 gesetzt, und das zu speichernde Datenwort wird ARD297 zu einem 64-Bit-Wort zusammengesetzt im nächsten Taktzyklus in die FWST-Datenwartewerden. Das CU kann die 64 Bits auch in ODER vorrichtung 153 übertragen. Das einzuspeichernde Gliedern 303 verknüpfen und das Ergebnis dieser 50 Wort wird über die CD0S9 in die PE übertragen, Verknüpfung zur Auslösung eines Unterferecmings- von denen sie dem MtRSt zugeführt wind, ta die Unterprogramms verwenden, z. B. wenn ein Fehlerbit PEM kann immer nur ein Wort auf einmal eingefestgestellt wird. Bei der Verknüpfung der Bits des speichert werden.

RGM63 (Fig. 5A) muß das CU so lange warten, bis Der Übertragungsbefehl bewirkt, daß der Inhalt

die PE das Ergebnisbit erhalten, bevor sie mit dem 55 des RGR47 (Fig. 5A) aller PE zwischen ihnen nächsten Befehl fortfahren können. selbst übertragen wird, so daß beispielsweise bei

AG 199 wird ebenfalls zum Auswählen der von einer +!-Verschiebung der Inhalt des RGR47 aller einem der anderen CU der Recheneinheitsgruppe PE in die PE mit der nächsthöheren Nummer überübertragenen und durch Empfinget A RA-C 3Q5 emp- tragen wird. Wenn der Inhalt eines anderen Registers fangenen Daten verwendet. 60 als des RGR 47 in eine nicht zugehörige PE übertra-

Operandenauswahltore ΛAf 307 schalten eine Orts- gen werden soll, muß der Inhalt dieses anderen Readresse aus dem AIR143 oder dem Ortsarbeitsspei- gisters zunächst in das RGR47 übertragen werden, cheradressenregister (A LR) 309 zum Ortsarbeitsspei- von dem aus dann eine Übertragung m die nicht zttcheradressendekodierer (ADR)SU durch. ADR3U gehörige PE erfolgt.

dekodiert die Ortsadresse zur Freigabe der gewünsch- 65 Wenn die Maschine in einem Eiß-Quadrantenten Speicherplätze im Ortsarbeitsspeicher als Quelle Reihenbetrieb arbeitet, dann erfolgen die Übertraöder Bestimmungsort für Operanden bei ADVAST- gungen umlaufend (von Ende zu Ende) innerhalb des Operationen oder als Bestimmungsort für Operanden, Quadranten. Bei einer Multiquadrantenreihe können

41

die Öuiidfaflten mit O, 1, 2, 3 (Fig.2) durchnurne- dem Sleuerrechrter 11 über einen getrennten Kanal rieft aflieäehen werden. Bei einer +1-Verschiebung (Kanal 2), def 48 Datenleitungen vom Arbeitsspei« ih elhenV Zwei»Qtlfldfaiitenbetrieb überträgt PE63 eher des Sieueffediners 27, 20 Adressentefiuttgell des Öuldfaflten^ U ihttft Inhalt entweder in die zum Arbeitsspeicher des Steuefreühners 27 Vom 'f, weflfl die Qaadfaateft O und 1, öder in die 5 10C31 und acht Sieuerleitungeti für FärMfs- untt I, wenn die Mtadranten O und 2, öder in die andere Steuerbus enthalten kann.
'""' W dlt ÖüüdräHteü O and 3 in u#t Gruppe Der BlOM'35, der weitgehend ebenso aufgebaut _ verbunden sindiÖi^i*£363yMä63oder sein kann wie ein PBM, mit def Ausnahme» dä&«f WUi würden Ihren Inhalt def PEd zuführen. eine andere Steuerlögik enthält, sofgt für eine Köffi* Wenn die FlNST den Befehl ins FlR 165 zur PEM ίο munikation zwischen dem Steuerrechner 27 und der überträgt, wird die Adresse aus der F/ZVSr-Daten- Plattendatei 37. Bei dieser Ausführung werden die wartevorrichtung 1Ä3 in die MSU übertragen, wo sie Daten mit einer Geschwindigkeit von etwa 288 Bits int MAA 199 interpretiert und ins MSA 201 eingege- pro 570 Nanosekunden in die Plattendatei 37 geben wird. Die Steuerlogik in der MSU erhält ein schrieben oder aus ihr ausgelesen, oder sie können Schreib-Lese-, ein 8-Wort-Auslese- und ein »Über- 15 mit sehr viel geringerer Geschwindigkeit aus dem tfage-ins-Advast«-Signal vom FlD 167. Die MSU Steuerrechner 27 ausgelesen oder in dieser, eingelöst dann die Arbeitsspeicheroperaüon aus. schrieben werden, per BlOM35 ist ein Hochin einer Vier-Quadrantenreihe ist es möglich, bis geschwindigkeitsarbeitsspeicher, der für eine Arbeitszu 255 PE weit zu übertragen. Da die Übertragung speicherpufferung zwischen ihnen sorgt. Bei Datenentweder in positiver oder negativer Richtung erfol- ao Übertragungen zwischen der Phttendatei 37 und dem gen kann, ist die maximale Übertragungsentfernung Steuerrechner 27 bis zu 1024 Bits werden Datengleich 128. Wenn die Übertragungsstrecke gleich 128 Wörter zuerst mit hoher oder geringer Geschwindig- oder kleiner ist, erfolgt die Übertragung in positiver keit in den BIOM 35 geschrieben, je nachdem, wer Richtung, und wenn sie zwischen 128 und 256 liegt, von beiden die Schreiboperation ausführt, und dann dann erfolgt die übertragung in negativer Richtung, as jeweils mit geringer oder hoher Geschwindigkeit vom

Eine andere Übertragung als ± 8 oder ± 1 erfor- anderen ausgelesen.

dert mehrere Übertragungsoperationen, um den einen Der BlOM 35 kommuniziert mit dem Steuerrech-

Befehl auszuführen. Die Übertragungszahl wird im ner 27 über Kanal 3, der mit demselben Anschluß

FlD 167 und FCC 169 dekodier⁴, um festzustellen, des Steuerrechners 27 verbunden sein kann wie der

wie viele Übertragungen welcher Art ausgeführt wer- 30 Kanal 2 und deshalb auch 20 Adressenleitungen zum

den müssen, und die Unterbefehle für die Übertra- Arbeitsspeicher des Steuerrechners 27, 48 Datenleigungen werden nacheinander erzeugt und über tungen zwischen dem Arbeitsspeicher des Steuerrech-

FCD173 zu allen PE übertragen. nets 27 und dem BIOM 35 und acht Steuerleitungen

enthält.
35 Das IOC 31 kommuniziert mit den CU über Ka-

cuA u v»t,or.c„ci_Bm ^{nal 4}· ^{der 6<ί} Leitungen zur Direktübertragung von

Emgabe-zAusgabe-Nebensystem _Refehl_Pn ™m nrW _n„c ^n, πι enthält.

Diese Eingabe-/Ausgabe-Leitungen zur CU stellen je-

DasEingabe-Ausgabe^/IJ-NebensystemiFig. 10) weils die Verbindungen mit dem MR\ 181 und hat mehrere Funktionen. Es überträgt das Programm 4" MR 1 183 des MSU-Teils der CU dar.
für die CU vom Steuerrechner 27 zu den PEM der Kanal 4 enthält 24 Leitungen zur Bestimmung der

PE-Gruppen (oder PE-Reihen), überträgt Daten mit Speicherplätze in den PEM, die vom //O-Nebeneiner äußerst hohen Geschwindigkeit zwischen den system adressiert werden sollen. Zwanzig dieser Lei- PEM der Gruppen und der Plattendatei 37 und über- tungen sind Adressenleitungen, die über MRA 203 trägt Daten zwischen der Plattendatei 37 und dem 45 zum MAA 199 der MSU führen. Zwei der übrigen Steuerrechner 27. Es gestattet dem Steuerrechner 27 Leitungen sind Prioritätsleitungen, die zu Eingabe-/ auch, den Betrieb der CU und ihrer zugehörigen PE- Ausgabe-Anschlüssen der Prioritätslogik 185 führen. Gruppen zu steuern. Diese Leitungen können Arbeitsspeicherzugriffsanrufe

' Das //O-Nebensystem enthält ein Eingabe-/Aus- vom UO mit hoher oder niedriger Priorität anzeigen. gäb^Steuetwerk {IOC) 31, das dfrekt mit dem Plat- 50 Der Zugrifisanruf hoher Priorität vom tlO geht aftlö tertdäteisteuerwerk Nr. 1 (D?tJl)3!5 und dent Plat- anderen Benutzern des Arbeftsspetehers vöf tifitfiP* tendateisteuerwerk Nr. 2 (DFC 2) 317 kommuniziert. hält im nächsten Zyklus Zugriff zum Arbeitsspeicher. Außerdem enthält das //Ö-Nebensystem einen Puf- Der Zugriffsanruf mit niedriger Priorität hat die niedferspeicber (BIOM) 35 zur Übertragung von Daten rigste Priorität von allen Benutzern der PEM. Die zwischen dem Steuerrechner 27 und der Plattendatei 55 anderen beiden Leitungen des Kanals 4 stehen mit 37 sowie einen Eingabe-/Ausgabe-Schaker (IOS) 33, der Steuerlogik im MStZ-Teil des CU in Verbiadüög. der zur Übertragung von Informationen zwischen Die Daten und das C{/-Programm werden zwi-

den Plattendateien und den PEAf verwendet wird. sehen der Plattendatei 37 und den PEM der Rechefl- t>F 1 und DF 2 315 und 317 steuern den Betrieb der einheitsgruppen über den IOS 33 übertragen. Der Plattendateisysteme 37, die Großarbeitsspeicher für 60 /OS 33 enthält das Eingabe-/Ausgabe-Register die Rechenanlage darstellen. Eine ähnliche Platten- VOR) 319, das aus zwei iO24~Bit-Registern Gesteht datei, die ebenfalls tor Ausführung der Erfindung DFC1315 kommuniziert mit einem der^Registerüber verwendet werden kann, ist ia der USA.-Pateiißchrift einen 256-Bit-Kanal und DFC 2 kommuniziert mit 5 09 925 beschrieben. dem anderen Register über einen anderön 256-Bfe*

Das /OC 31 kommuniziert mit dem Steuerrechner 65 Kanal. Alle DFC enthalten zwei 1024-BhvRegistet 27 (Fi g. 1) Ober Kanal I, der 20 Befehlsleitungen, 321, die die zwischen dem /OS33 und dem BIÖM35 48 Antwortteitungen und acht Leitungen für Steuer- einerseits und der zugehörigen Planendatei 37 aßzwecke enthalten kann. Es kommuniziert ferner mit dererseits übertragenen Signal speichern. Die Regj-

43 ^ 44

swr aller 5FC Werden abwechselnd gefüllt, so daß benen DFC übertragen. Wenn eines der Register voj¹

lA&^il^SSSS^imL gleich- ration wird^o hingeg^^'ftS«* zeitig mit dem Eingeben ift die oder Auslesen aus den neii aus dem B/OM35 auf die Platte 37 übertragen

S^^SrTÄ^{Stefn321 in den DPC} * U* Daten aus der Platendatei 37 in die PEM zu

%ί iSSu-Sffterilüft mischen dem WR 319 i. übertragen, werden dem /0C31 über die Kanäle 1

'^"Echtzeitverbindungsglied 323 ist mit den « in den die> Dater,gebracht -rden Λ _wird über

PEM über deß /0533 verbunden, um es einer äuße- Kanal 4 vom /0C31 η die^Cl/gebrach

ren Datenquelle, z. B. einer Radaranlage, zu gestat- ^e beide, l^g^^&^¹^

ten, Daten mit derselben Geschwindigkeit in diePfiM den, erhaben uberje«e^ ^ ^ ^ ^

^eiÄ^e^S^^indie_SaUen- . ^Α^^ίΜ datei 37 übertragen will, ^. ««««»«j/^E ^siSSSSiwSaten in die PEM übertragen Iöse-Befehl über Kana 1 ^a™'^" "^^f^ Sen sollen, dann werden sie zuerst in die Platten-

sTer-echTr¹ ?£%%!%££S ?«S ^^ΐ^ΑΤ " ^" ^^" prtCt die Descriptorwörter, und wenn es deren Zweck ₃o BeMd g ^^jfjgf _{in die Platte}ndatei 37 zu

Sng^mr^trsSe^r^d27^ SSg KAA^"-Kanal J in den B/OW35. Wenn die gewünschte 35 Etescnptor m die Wartevwn | _{m w{rd der} Datenmenge im S/OM35 gespeichert ist wird der d,e^ Adresse^auMte na _Arbeitssp_eicher-Descriptor in eine Wartevorrichtung 325 übertragen, "J,J™,,^^,^; Wenn der Arbeitsspeicherdiesich im/OC 31 befindet. .._Aj „ 7vkliK auseelöst ist wemen die Daten aus den PEM Die Wartevorrichtung 325 speichert ^eAdiwsen *£*™Φ ^J _prechende DFC übertragen. Von des Speicherplatzes in der Plattendatei 37 m den 4o über K iJJMn P _{yQ nen s icherplatz} Informationen gebracht oder aus dem sie geholt uer- dort· «eroen

den sollen. Um die Wartezeit zu verringern, wird der aufder "-Jf^gJJ_{n aus der Wattendaf}ei 37 in Zugriff zur Plattendatei 37 m derselben Reihenfolge vve η im _{übertragen wer}den son.n. wird gewährt, in der die den in der Wärmevorrichtung; 520 den ^^re f _{e und der De}gespeicherten Adressen entsprechenden Spe. her- 45 das mj α |_{teuerrechner 27 in die} Wartevorplätze auf der Plattendate. 37 vorkommen. Di«es sensor _{Wenn dje Adresse vorkommtf} Verfahren ist notwendig, weil es tas zu _40 Mi ncMung J _{ms der plattendatei 37 in den} Sekunden dauern kann, bis ein Speicherplatz auf der JJ™°^IC _{übertragen und von dort} durch den Steuer- ^^^^^^SSSS^ » 'Sner 27 mit sfiner eigenen Geschwindigkeit aus-

pS^\Ä«de^^e^ ΙΒ*^£^^Ϊ^ den ständig mit den in der Wartevorrichtung 325 ge J^ ·, ^geführt. Wenn dieses Signal aufspeicherten Adressen verglichen und wenn eme ^echun^ & ^ ^^ _χ ^ ^^ ^ Übereinstimmung festgestellt wird, wird die im De- 55 mn, wi SpezialunterbrechungsscriptorvorgeschriebeneOperationunterVerwendung gfau J» ^„„^ _dessen Inhalt über der heraufkommenden Adresse ausgelost. Das Ab regm _{Steuerrechner 2}7 übertragen wird. Der tasten der heraufkommenden Daten findet^ vor üer κ Registers wird Ergebnisdescriptor genannt tatsächlichen Ankunft der Adresse an den Lese ~ _hm %_n ^_{ößten T}eü des ursprünglichen Schreib-Köpfen für die Ausführung der vorn De- ™£££™^tors, um den Steuerrechner 27 wissen zu scriptor vorgeschriebenen Operation statt,,so daßdas «wu μ , _{e fiihrt} ^₁₀₆, per vorgeschriebene DFC bereit ist, die Platte zu lesen ^^^_{ρίΟΓ enth} ^B _{ält auch entW}eder ein Signal

!ÄÄSÜSÜ'JXftS«SE Sj*-.«»— ι— *'**~-

fceit zwischen der Plattenöatei 37 un<| den PEM ge-4te§cht m ist es möglieh, den /OS33 so zu vergiejJero, daß St <^er äwh 64 Wörter gleichzeitig .^wische» u&i PEM und (??m /OS33 übertragen werden können. Die Großarbeitsspeicherkapazität nach Erfindung «ißt sieh d»«h Hinzufügen _r «»«ninsliiteo Anzahl vor» Plaitendat

und Hinzunahuie eines Plattendatei und den O" untereinander erhöhen-

Sdwlwert«ί zwischen mm Umschalten der DH

Hierzu 17 Blatt Zeichnungen

Claims (13)

is Patentansprüche:

1. Elektronische Datenverarbeitungsanlage mit mindestens einer Gruppe von Recheneinheiten, die jeweils Vorrichtungen zur Ausführung arithmetiscber und logischer Operationen an Daten aufweisen, mit jeweils einem Steuerwerk für jede der Gruppen von Recheneinheiten, wobei die Steuerwerke im wesentlich gleich ausgebildet sind, und mit getrennten, jeweils einer Rechen- «· einheit zugeordneten Arbeitsspeichern zum Speichern von Operanden, die in den zugehörigen Recheneinheiten verarbeitet werden sollen, und zum Speichern eines Programmteils, dadurch gekennzeichnet, daß jedes Steuerwerk ¹S (beispielsweise 11) Vorrichtungen (ILA) zum Auslesen von Operanden und Befehlen aus den Arbeitsspeichern (PEM) und zu deren Übertragung in das Steuerwerk aufweist, wobei die Befehle <I>,e vom Steuerwerk (beispielsweise 11) ^a° auszuführenden und andere die Recheneinheiten (beispielsweise 19) steuernden Befehle umfassen, daß in jedem Steuerwerk (beispielsweise 11) eine erste (ADVAST) und eine zweite (FINST) Steuerstation vorgesehen sind, von denen die ^a5 erste Station (ADVAST, Fig.9) Vorrichtungen (AIR 143, Fig.9B) enthält, die die Befehle, die aus den Arbeitsspeichern (durch ILA) ausgelesen wurden, nacheinander dekodieren und die Befehle zum Steuern der Recheneinheiten in die zweite Station (FINST, Fig.9) übertragen, und die ferner Vorrichtungen \AID 145) enthält, die die anderen Befehle ausfü/ ren, die nicht direkt zu der zweiten Station (FINST) übertragen worden sind, daß die zweite Station (FINST) eine Warteschlangenbildungsvorrichtung (FINQ, F 169D, 153, 149, FlO bis F17; Fig.9E) zur kurzzeitigen Speicherung sowohl mehrerer Befehle, die aus der ersten Station (ADVAST) übertragen wurden, als auch von Operanden, die den Befehlen zugeordnet sind, enthält, daß an die Warteschlangenbildungsvorrichtung (FINQ) angeschlossene Vorrichtungen (FID 167, FCD 173) vorgesehen sind, die die Befehle in der Warteschlangenbildungsvorrichtung nacheinander dekodieren und die dekodierten Befehle in Form kurzer Teilprogramme allen Recheneinheiten zu deren Steuerung über eine gemeinsame Datenleitung (59, F i g. 5 A) zusammen mit den Operanden, die zu den dekodierten Befehlen gehören, 5^r zuführen.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtungen Zur Ausführung der logischen und arithmetischen Operationen mit Operanden Register (151, 273, 275, 277) enthalten, daß die erste Steuerstation (ADVAST) Vorrichtungen (RGR 47) zur schrittweisen Änderung der Arbeitsppeicheradressen bei übertragung des Inhalt* eifies Registers iMAR 9t) iti eine nicht zugehörige Recheneinheit ⁶« (PE) enthält und daß jede der Recheneinheiten (10, 21, 23, 25; Usw...) eine Betriebsartensteuervorrichtung (RGM 63, 111} aufweist, die auf das zugeordnete Steuerwerk (11,13,15,17; usw...) und die Zustände in der Recheneinheit atispricht ⁶S und Änderungen in Teilen der Register verhindert, sofern die Betriebsartensteuervorrichtung (MOM 63,111) nicht gesetzt ist.

3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei mehreren Gruppen von Recheneinheiten die Steuerwerke (beispielsweise 11) eine Konögurationssteuervorricbtting (MCO 187, MCX 189, MCl 191) aufweisen, die bestimmt, wieviele dieser Gruppen an einer Aufgabe arbeiten, und die femer bestimmt, Uj welchem Arbeitsspeicher (PEM) die Befehle und Operanden λιγ Durchführung der Aufgabe gespeichert werden.

4. Datenverarbeitungsanlage nach Anspruch 3, gekennzeichnet durch einen Steuerrechntr (27) zum Steuern d ts Betriebs der Steuerwerke (beispielsweise 11) und durch eine Eingabe-Ausgabe-Vorrichtung (31,33), die Vorrichtungen zur Übertragung von Signalen aus dem Steuerrechner (27) in die Steuerwerke (beispielsweise 11) zum Steuern der Kenfigurationssteuervorrichtung MCO 187, MCl 189, MC 2191) enthält.

5. Datenverarbeitungsanlage nach Anspnich 4, dadurch gekennzeichnet, daß die Eingabe-Ausgabe-Vorrichtungen (31,33) eine Vorrichtung aufweist, die sie mit jedem der Arbeitsspeicher (PEM) verbindet, ferner einen Großraumspeicher und Vorrichtungen zur Übertragung des für ein «teuerwerk vorgesehenen Programms von dem Steuerrechner zu den Arbeitsspeichern, ferner zur Durchführung der Übertragung von Operanden zwischen den Arbeitsspeichern und dem Großraumspeicher und zwischen dem Großraumspeicher und dem Steuerrechner (27).

6. Datenverarbeitungsanlage nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die die Operanden und Befehle aus den Arbeitsspeichern (PEM) auslesende und zum Steuerwerk (beispielsweise 11) übertragende Vorrichtung eine auf die Konfigurationssteuervorrichtung ansprechende Vorrichtung enthält, die die Arbeitsspeicheradressen so ändert, daß sie die richtige Gruppe von Recheneinheiten vorschreibt.

7. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichdaß die Recheneinheiten (beispielsweise 19) Vorrichtungen (31, 33; Fig. 3A bis 3D) enthalten, die jede von ihnen mit mindestens vier anderen Recheneinheiten zur Übertragung von Operanden zwischen ihnen verbinden.

8. Datenverarbeitungsanlage nach Anspruch 7, dadurch gekennzeichnet, daß die Vorrichtung (31, 33) in jeder der Recheneinheiten, die mindestens vier andere Recheneinheiten verbindet, Registriervorrichtungen und entsprechend Verbindungen zwischen jeder der Registriervorrichtungen und den Registriervorrichtungen der vier benachbarten Recheneinheiten zur Übertragung von Operanden nach folgendem Schema enthält: Die Recheneinheiten der Gruppe werden in gleiche Untergruppen unterteilt, und die Unte
gruppen und Recheneinheiten innerhalb, jed.
Gruppe werde« in vertauschter Weise iiuiiieriei., wobei die Untergruppen und Recheneinheiteil innerhalb jeder Gruppe fortlaufend numeriert und in der Reihenfolge 0, n, 1, 2-1, 2, n-%.'.-,. angeordnet sind, wobei η die Anzahl der UnWJr* gruppen oder Recheneinheiten innerhalb jeder Gruppe ist und wobei iöüerhalb jeder Unter» gruppe endseitig Verbindungen zwischen jeder Recheneinheit und den nächsthöher und -niedri*

ger numerierten Recheneinheiten und zwischen Recheneinheiten einer Untergruppe und entsprechenden Recheneinheiten der nächsthöher öder »niedriger numerierten Untergruppen endseitig hergestellt sind.

9. Datenverarbeitungsanlage nach Anspruch 8, dadurch gekennzeichnet, daß das Steuerwerk jede der Kwcheneinheitsgroppen auf einer Mikrobefeblsebene steuert und eine Vorrichtung zum Setzen und Rücksetzen der Betriebsartsnsteuervorrichtungen einzelner Recheneinheiten enthält und daß die Konfigurationssteuervorrichtung eine ersie Registervorrichtung enthält, die bestimmt, welche der Gruppen an einer Aufgabe arbeitet und welche der Gruppen an einer anderen Aufgabe arbeitet, und eine zweite Registervorrichtung, die bestimmt, in welcher der Gruppen die Befehle und Operanden zur Ausführung der Aufgaben gespeichert sind.

10. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Puffervorrichtung (35) zum kurzzeitigen Speichern von Befehlen und Operanden, die aus den Arbeitsspeichern {PEM) ins Steuerwerk (beispielsweise 11) übertragen werden, wobei die Puffervorrichtungen ihrerseits Vorrichtungen zum Übertragen der Befehle und Daten in die Puffervorrichtungen der anderen Gruppen zur Weiterübertragung zu den Steuerwerken der anderen Gruppen enthalten.

11. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Steuerstation (FlNST) eine Vorrichtung zum Überlappen der Übertragung eines Operanden mit der Übertragung eines vorherigen Befehls, der die Übertragungsvorrichtung nicht benutzt, enthält.

12. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche dadurch gekennzeichnet, daß das Steuerwerk (beispielsweise 11) eine die Priorität des Zugriffs zu den Arbeitsspeichern steuernde Vorrichtung (CbB 59) enthält.

13. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Gruppe (19, 21, 22, 25, usw....) der Recheneinheiten gleiche Recheneinheiten enthält.