DE1900141B2 - Hilfssteuerwerk fur eine Datenver arbeitungsanlage - Google Patents

Description

Die Erfindung bezieht sich auf ein HilfsSteuerwerk für eine Datenverarbeitungsanlage mit einem Hauptverarbeitungsteil, enthaltend einen Hauptspeicher und Steuereinrichtungen zur Verarbeitung von Beiehlen und Informationen, die in dem Hauptspeicher gespeichert sind, wobei in einem einzigen Speicherzyklus des Hauptspeichers eine Vielfachverzweigung vornehmbar ist.

Bei herkömmlichen Programmierungsmethoden wird die Ausführung einer Vielfach-Verzweigungsoperation dadurch ermöglicht, daß herkömmliche Verzweigungsbefehle hintereinandergereiht werden. Diese Methode ist langsam, und zwar insofern, als ein geprüfter Zweigbefehl pro Element der hintereinander angeordneten Elemente erzeugt werden muß. Es sind auch schon Vielfach-Verzweigungsoperationen bekannt, die ihre Operationen während der einem einzigen Maschinenzyklus entsprechenden Zeitspanne auszuführen gestatten. Derartigen Vielfach-Verzweigungsoperationen haftet jedoch der Mangel an, daß normalerweise während eines einzigen Befehlszyklus die Vielfachadressen vorliegen und die Prüfanforderungen ausgeführt werden. Dadurch müssen sämtliche Prüfanordnungen bezeichnet und

nahezu gleichzeitig erfüllt werden, was zuweilen als umständlich anzusehen ist.

Es ist bereits eine programmgesteuerte elcktronsiche Rechenmaschine bekannt (deutsche Auslegeschrift 1 180 172), bei der die Organisation einer Steuereinheit so getroffen ist. daß eine gleichzeitige Verarbeitung einer Anzahl von Operationen ermöglicht ist. ohne daß dabei die Rechengeschwindigkeit herabgesetzt werden muß. Um dies zu erreichen, ist bei der betreffenden Rechenmaschine eine Speicheranordnung vorgesehen, die in eine Anzahl von Einheiten unterteilt ist, welche individuell mit untenschiedlichen Bereichen des Rechnersystems in Verbindung gelangen. Die Operationen der verschiedenen Bereiche des Rechnersys.ems werden dabei multiplexmäßig ausgeführt, und die Einheiten des Speichers werden nacheinander durch den Steuerteil des Systems adressiert. Der betreffende Steuerteil des Systems leitet dabei eine Adresse durch die Adressenregister der jeweiligen Speichereinheit während einer Wortzykluszeit hindurch. Eine solch" Operation hat jedoch nichts mit einer Vielfachverzweigungsoperation zu tun, wie sie bei dem eingangs genannten HilfsSteuerwerk vornehmbar sein soll.

Es ist ferner eine Zifferarechenriiaschine mit einem Speicher für Instruktionen und Operanden bekannt (deutsche Auslegeschrift 1193 279), wobei eine spezielle Form eines Indexsystems benutzt wird, welches eine Vielzahl von Indexregistern enthält, deren Inhalt selektiv und automatisch auf irgendeinen Befehl hin abgegeben werden kann, wei es durch das betreffende System gefordert wird. Dabei ist es zwar möglich, einen bestimmten Operationscode in einem Befehl dazu heranzuziehen, Steuerungsübergaben zu bezeichnen, wobei der Speicherplatz des jeweils nächsten Programmbefehls durch einen »M«-Ziffernteil des jeweiligen Befehls in dem Fall festgelegt wird, daß entsprechend der Handhabung in dem Rechenwerk ^pin ~^NI"-Ziffernteil eines durch den Befehl bezeichneten adressierbaren Registers hinsichtlich seines Inhalts nicht auf Null vermindert wird. Obwohl die somit möglichen Operationen als programmierte Verzweigungsoperationen eine gewisse Verzweigung ermöglichen, ist die Bereitstellung der jeweiligen Adressen jedoch zeitlich abhängig von der Operation, in der die jeweilige Adresse benötigt wird. Der Erfindung liegt die Aufgabe zugrunde, einen Weg zu zeigen, vvie bei einem HilfsSteuerwerk der eingangs genannten Art vorzugehen ist, damit eine Vielzahl von Verzeigungsoperationen ausgeführt werden kann, ohne daß eine zeitliche Abhängigkeit der Auswahl der jeweiligen Adressen von den jeweils auftretenden Verzweigungsoperationen vorhanden ist.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem HilfsSteuerwerk der eingangs genannten Art erfindungsgemäß dadurch, daß ein Speicher zur Speicherung von Mikrobefehlen und Adressen vorgesehen ist, daß ein erstes Register zur Speicherung von Adressen vorgesehen ist, die zur Bezeichnung von Speicherplätzen des Speichers dienen, daß ein zweites Register für eine kurzzeitige Speicherung des Inhalts der jeweils bezeichneten Speicherplätze des Speichers vorge.ühen ist, daß eine Viezahl von unabhängigen Registern vorgesehen ist, die die Adressen von Speicherplätzen des Speichers über eine Vielzahl von aufeinander olgenden Arbeitszyklen des Speichers zu speichern imstande sind, daß eine Steuereinrichtung vorgesehen ist, welche solche Schaltverbindunsen zwischen den genannten Registern und dem Speicher herzustellen gestattet, daß die Adressen von Speicherplätzen des Speichers in den unabhängigen Registern in aufeinanderfolgenden Arbeitszvklen des Speichers abgespeichert werden, daß diese Adressen jeweils Teil der Information sind, die aus den¹ Register herausgeführt und in dem zweiten Register abg°- speichert wird, daß ferner eine Vielzahl von bistabilen Einrichtungen vorgesehen ist, deren Anzahl der der unabhängigen Register entspricht, und die jeweils einem dieser unabhängigen Register zugeordnet sind, daß eine erste Logikschaltung vorgesehen ist, die auf Steuersignale und auf Ergebnisse von Prüfoperationen anspricht, welche unter in der Datenverarbeitungsanlage festgelegten Bedingungen ausgeführt werden, und zwar zum Se.zen einer bestimmten bistabilen Einrichtung der bistabilen Einrichtungen, daC eine zweite Logikschaltung vorgesehen ist, die auf weitere Steuersignale 1 <d auf das Ausgangssignal einer der bistabilen Einrichti'igen in dem Fall anspnu:*, daß die betreffende bistabile Einrichtung gesetzt ist. und daß die zweite Logikschaltung die Übertragung der in dem der jeweiligen bistabilen Einrichlung zugehörigen unabhängigen Register enthaltenen Information in das erste Register bewirkt, in welchem diese Information vor Bereitstellung irgendeiner weiteren Adresse für die Bezeichnung der nächstfolgenden Adresse des Speichers benutzt wird.
Die Erfindung bringt gegenüber den oben betrachterne als auch externe Verzweigungsoperationen, den Vorteil mit sich, daß eine größere Flexibilität für Vielfachverzweigungsoperationen erzielt ist, da nämlich die Speicherung der jeweiligen Adresseninformation unabhängig von der Operation erfolgt, die die jeweilige Adresse benötigt.

Die zuvor erwähnte Flexibilität betrifft sowohl interne als audi externe Verzweigungsoperationen. Eine besondere Anwendung der Vielfachverzweigungsoperation liegt in der Anwendung bei einer Folgesteuerung durch gespeicherte Programme. Derartige gespeicherte Programme können die Form eines normalen gespeicherten Programms besitzen, wie es in herkömmlichen Datenverarbeitungsanlagen benutzt wird. Im Unterschied dazu kann das Programm, wie dies bei der bevorzugten Ausführungsform der Erfindung der Fall ist, Bestandteil eines Lesespeichers sein, der zur Erzeugung von Steuersignalen in einer zugehörigen Datenverarbeitungsvorrichtung benutzt wird. Dabei kann eine geplante Anwendung auf einen reinen internen Anwendungsbereich einen Anwendungsfall darstellen, bei dem der Programmierer eine interne Programmschleife zu realisieren beabsichtigt, in der eine begrenzte Anzahl vor Lesespeicherstellen zyklisch nacheinander angesteuert werden, bis in einem zugehörigen Register, das ir jedem Zyklus um 1 weitergeschaltet wird, eine dei gewünschten Anzahl an Programmschleifen entspre chende Information gespeichert ist. Zu einem derar tigen Zeitpunkt ist die Prüfanordnung eines einen Zweigadressenregister zugeordneten Flipflops erfüllt so daß di^p nächstfolgende Lesespeicherstelle berück sichtigt wird, die der in dem zugehörigen Zweig adressenregister gespeicherten Adresse entspricht.
Das Beispiel einer externen Verzweigungsopera tion stellt einen Fall dar, bei dem verschiedene auf einanderfolgende Auslesespeicherstellen zur Erzeu gung von Steuersignalen führende Zyklen festleger

5 6

die einer Vielzahl von Programmbefehlen gemeinsam D-Operandenspeicherregister, Folgeregister, penphe-

sind, die jedoch nur einen kleinen Anteil der Ge- ren Übertragungsoperationen zugehörige Darstel-

samtzahl von Zyklen ausmachen, die zur vollständi- lungs- und Auslöse-Befehlsregister und für die kurz-

gen Ausführung irgendeiner dieser Operationen er- zeitige Informationsspeicherung dienende spezielle

forderlich sind. 5 Arbeitsspeicherregister.

In derartigen Fällen werden die gemeinsamen Zy- Eine in dem Steuerspeicher 22 erzeugte Signalfolge klen auf die verschiedenen Programmbefehle aufge- einer Hauptspeicheradresse wird dem Hauptspeicherteilt: eine externe Verzweigungsoperation wird dabei adressenregister 24 über das Steuerspeicherregister eingeführt, um Steuersignale für nachfolgende Ope- 30 und einen Kurzzeitspeicher bzw. ein S-Register 32 rationszyklen der betreffenden Befehle an verschie- io zugeführt. Diese Adressen werden normalerweise denc andere Teile des Auslesespeichers zurückzulei- auch einem zweiten Kurzzeitspeicherregister bzw. ten. M-Register 34 zugeführt, das mit einer normalen

An Hand von Zeichnungen wird nachstehend ein Vcrgrößerungs-Verkleinerungs-Logikschaltung 36

Ausführungsbeispiel der Erfindung näher erläutert. verbunden ist. Die jeweils erhöhten oder verringerten

F i g. 1 zeigt schematisch ein das Ausführungsbei- 15 Adressen werden danach wieder in dem Steuerspeispiel der Erfindung umfassendes Rechnersystem; eher 22 für nachfolgende Adressierungszwecke ge-

F i g. 2 A bis 2 F veranschaulichen im einzelnen speichert.

Verknüpfungsschaltungen zur Ausführung des Aus- Der Rechenteil 12 umfaßt grundsätzlich eine

führungsbeispiels der Erfindung; Gruppe von vier Operandenspeicherregistern 38, 40,

F i g. 3 zeigt ein Flußdiagramm eines zur Erläute- 20 42 und 44, die mit einem Rechenwerk 46 zusammen-

rung der Arbeitsweise des Ausführungsbeispiels der arbeiten. Das Rechenwerk 46 besteht seinerseits

Erfindung benutzten Programmbefehls. grundsätzlich aus einem Addierer, der sowohl binäre

Im folgenden sei das in Fig. 1 dargestellte Block- als auch dezimale Rechenoperationen auszuführen schaltbild betrachtet, das den generellen Aufbau erlaubt und der in der Weise realisiert sein kann, wie einer elektronischen Datenverarbeitungsanlage zeigt, 25 es in der·? Buch »Arithmetic Operations in Digital in welcher die Merkmale der vorliegenden Erfindung Computers«, von R. K. Richards, D. Van Norealisiert sind. Wie aus Fig. 1 hervorgeht, kann der strand Company, 1955, angegeben ist. Der Rechenzentrale Verarbeitungsteil der Anlage im wesentli- teil wird mit seiner normalen Kapazität dazu benutzt, chen als in drei Teile aufgeteilt betrachtet werden: entweder numerische oder logische Operationen auf ein Speicherteil 10, ein Rechenteil 12 und ein Hilfs- 30 Operanden hin auszuführen, die in der zugehörigen Steuerwerk 14. Eine Haupttakteinrichtung (nicht ge- Datenverarbeitungsanlage verarbeitet werden,
zeigt) wird dnzu benutzt, Taktsignale für die Syn- Ein weiteres Element, das unter den in F i g. 1 aufchronisierung sämtlicher Einrichtungen des Systems geführten Elementen nicht genannt worden ist, deszu erzeugen. Die von der Haupttakteinrichlung bzw. sen Funktion jedoch für eine vollständige Datenvervon dem Haupttaktgenerator abgegebenen Signale 35 arbeitungsanlage erforderlich ist, ist eine Eingabekönnen, obwohl dies nicht dargestellt ist, so angese- Ausgabe-Verkehrssteuereinrichtung. Wie der Name hen werden, als seien sie an sämtliche entsprechen- dieser Einrichtung sagt, steuert diese Einrichtung den den Einrichtungen der Anlage verteilt, die solche Si- Datenfluß zwischen der zentralen Datenverarbeignale zur Synchronisierung ihrer Operationen benöti- tungsanlage und den Eingabe-Ausgabe-Einrichtungen. 40 gen, und zwar dadurch, daß die zentrale Datenverar-Im folgenden sollen die den Speicherteil 10 gemäß beitungsanlage während entsprechender Zeitspannen F i g. 1 bildenden Elemente näher betrachtet werden. für die Eingabe-Ausgabe-Operationen zur Verfugung Zu diesen Elementen gehört ein Hauptspeicher 20, steht und die peripheren Steuereinrichtungen identifider ein mehrere Ebenen umfassender Koinzidenz- ziert, die die jeweilige Zeitspanne für die Datenüberstrom-Kernspeicher sein kann, wie er in der USA.- 45 tragung benutzen. Ein derartiges System ist in der Patentschrift 3 201 762 angegeben ist. Der Zugriff zu USA.-Patentschrift 3 323 110 beschrieben,
dem Hauptspeicher 20 von dem Steuerspeicher 22 Im folgenden sei das HilfsSteuerwerk 14 näher beher kann über ein mehrstufiges Hauptspeicheradres- trachtet. Die Hauptfunktion des HilfsSteuerwerks 14 senregister 24 erfolgen. Dieses Register speichert die besteht darin, die Auswahl, Auswertung und Ausfüh-Adresse eines gegenwärtig bezeichneten Speicher- 50 rung von das gespeicherte Programm bildenden Beplatzes in dem Hauptspeicher. An dem Ausgang des fehlen zu unterstützen. In der Ausführung dieser Hauptspeichers 20 ist ein ? »duptspeicherregister 26 Maßnahmen koordiniert das HilfsSteuerwerk die verangeschlossen, das den Inhalt einer bezeichneten schiedenen Operationen der Datenaufnahme von den Hauptspeicherstelle aufzunehmen und kurzzeitig zwi- Eingabeeinrichtungen, der Datenübertragung von der schenzuspeichem vermag. 55 zentralen Datenverarbeitungsanlage und der Übertra-In entsprechender Weise wie beim Hauptspeicher guiig verarbeiteter Daten zu den Ausgabeeinrichtun-20 sind auch dem Steuerspeicher 22 ein Steuer- gen hin. Demgemäß vermag das HilfsSteuerwerk Speicheradressenregister 28 und ein Steuerspeicherre- Steuersignale zu erzeugen und an die Datenverarbeigister 30 zugehörig. Der Steuerspeicher 22 kann eine tungsanlage bildende Gatter und Register abzugeben. Vielzahl von mehrstelligen Speicherregistern enthal- 60 Gleichzeitig muß das HilfsSteuerwerk flexibel sein, ten, die in geeigneter Weise geschaltet sind. Jedes um auf in der Datenverarbeitungsanlage vorhandene dieser Speicherregister vermag eine Information zu Zustände reagieren zu können,
speichern, die die Verarbeitung der verschiedenen Das Schlüsselelement in dem HilfsSteuerwerk 14 Programmbefehle betrifft Diese Speicherregister ent- ist der Speicher 48, der bei einer bevorzugten Aushalten die Befehlsadressen und die während eines 65 führungsform der Erfindung ein adressierbarer, e!ek-Programmdurchlaufs zu verarbeitenden Daten. Bei trisch steuerbarer Lesespeicher mit 4096 Speichereiner bevorzugten Ausführungsform der Erfindung stellen ist, deren jede eine Information von 120 Bits umfaßt das Steuerspeicherregister A-, B-, C- und zu speichern vermag. Jede Speicherstelle des Lese-

7 8

Speichers 48 ist ausschließlich durch ein ein Speicher- schaltung 78 sowie für den Untcrbefehls-Generator

adressenregister 50 herkömmlicher Art darstellendes 56 wird von einem A-Stammregister 80 und einem

erstes Register ansteuerbar. Die das Ausgangssignal A-Zeigerregistcr 82 sowie von einem B-Stammregi-

des Speichers 48 bildenden 120 Bits werden in ster 84 und einem B-Zeigerregister 86 geliefert. Aus

dem ein zweites Register darstellenden Speicherrcgi- 5 einer weiter unten noch erfolgenden Erläuterung des

ster 52 'turzzeitig gespeichert. Das Speicherregister Betriebs des Gesamtsystems wird die Funktion der

52 ist ebenfalls von herkömmlicher Bauart; es kann A- und B-Znigcrregister und -Stammregister näher

auch so aufgebaut sein, daß es ferner drei unter- ersichtlich werden.

schicdliche Bit-Gruppen zu speichern vermag, die 12, Die Arbeitsweise des in Fi g. 1 gezeigten Hilfssteu-22 bzw. 86 Bits umfassen. Die 12-Bit-Gruppc dient 10 erwerks 14 dürfte durch Erläuterung eines Beispiels als Steuergruppe, die in einem Fall zur Aufnahme besser verständlich werden. Dabei soll die Arbeitsvon Eingabedaten für ein Kurzzeitspeicherregistcr weise bei einem typischen Verzweigungsprogramm benutzt wird, das hier als QG-Register 54 bezeichnet näher betrachtet werden. Es sei angenommen, daß ist. Die in dem QG-Register 54 enthaltenen Bits wer- das HilfsSteuerwerk für eine Verzweigungsoperation den dazu benutzt, eine selektive Auswertung entspre- 15 entsprechend vorbereitet ist. Diese Vorbereitung chcnd dem Hauptanteil des Inhalts des Speicherregi- wird bei der normalen Überprüfung der Funktionen sters 52 zu bewirken, nämlich die Auswertung der des HilfsSteuerwerks vorgenommen. Dabei kann eine 86-Bit-Gruppc. Dies erfolgt mittels eines Unterbe- in dem Speichcradressenregister 50 gespeicherte fehls-Generators 56. Jede Änderung der in dem Adresse irgendeine Speicherstelle der etwa 2000 QG-Register 54 gespeicherten 12-Bit-Gruppc be- ₂₀ Speichcrstellen des Speichers 48 bezeichnen und bewirkt eine andere Auswertung der dem Unterbe- wirken, daß der Inhalt der betreffenden Speichcrfehls-Generator 56 zugeführten Bitfolge. Ist die stelle in das Speicherregister 52 übertragen wird. Es 12-Bit-Gruppe in das QG-Register 54 eingegeben, so sei daran erinnert, daß der Speicher 48 bei jedem bleibt diese Bit-Gruppe normalerweise während der auszuführenden Programmbefehl mehrere Male Verarbeitung des gerade gespeicherten Programmbe- 25 nacheinander angesteuert wird. Während des ersten fehls unverändert. Speicherzyklus werden die Bits in der in dem Neben der Funktion der Auswertung des Inhalts Speicherregister 52 gespeicherten 12-Bit-Gruppc in des l'nterbefehls-Generators 56 dient die 12-Bit- das OG-Registcr 54 übertragen und während der Gruppe des Speicherregisters 52 ferner dazu, eine restlichen Dauer des betreffenden Programmbefehls Adressaniuuiniätiöii selektiv an eine Vielzahl von 3s gespeichert. Dndurch wird der Unterbefehls-Genera-Adressenregistern (A bis E) 60 bis 68 während auf- tor 56 derart angesteuert, daß er eine bestimmte einanderfolgender Zyklen des HilfsSteuerwerks 14 Auswertung der 56 Bits umfassenden Bit-Gruppe abzugeben. Die 22-Bit-Gruppe in dem Speicherregi- vornimmt, die aus dem Speicherregister 52 ausgegester 52 dient hauptsächlich dazu, Lesespeicher-Ver- ben worden sind. Nach erfolgter Decodierung in dem zweigungssteuerfunktionen auszuführen. Zu diesem 35 Unterbcfehls-Generator werden diese Bits als Steuer-Zweck sind 17 Bits auf die Ausführung von Prüfvor- signale den verschiedenen der Datenverarbeitungsangängen gerichtet. Der Rest von etwa 86 Bits ist für lage zugehörigen Verknüpfungsgattern und Registern die Erzeugung von Unterbefehlen vorbehalten, die zugeführt.

an verschiedene Operationselemente der Datenverar- Von dem in dem Speicheradressenregister 50 gebeitungsanlage zu deren Steuerung verteilt werden. 40 speicherten Informationsinhalt kann ein vergrößerter Die 86 Bits können ferner in zwei Gruppen unterteilt oder verkleinerter Informationsteil über die Versein, von denen die eine 30 Bits enthält, die zur Er- knüpfungsschaltung 70 nach Ausführung des ersten zeugung von etwa 40 oder mehr sich gegenseitig aus- Operalionszyklus des Speichers 48 wieder eingespeischließenden Operationen selektiv kombiniert wer- chert werden. In diesem Zyklus kann eine Bitfolge den. Die übrigen 56 Bits werden entsprechend dem 45 entweder in der 86-Bit-Gruppe oder in der 22-Bit-Inhalt des Speicherregisters 52 ausgewertet sowie zur Gruppe auftreten, und zwar eine solche Bitfolge, die Erzeugung einer Gruppe von einigen 400 Mikrobe- anzeigt, daß die niedrigerwertigen 12 Bits des fehlen herangezogen. Speicherregisters 52 eine in einem der Adressenregi-Das Speicheradressenregister 50 verwendet als ster 60 bis 68 zu speichernde Adresse darstellen. Adresseninformation entweder eine vergrößerte oder 50 Daraufhin werden entsprechende Steuersignale erverkleinerte Adresse der jeweils vorangehenden zeugt, mit deren Hilfe der Informationsinhalt der Adresse, und zwar durch Verwendung einer Ver- niedrigerwertigen 12 Bits in das bezeichnete Adresknüpfungsschaltung 70, oder im Falle einer Zweig- senregister der Adressenregister 60 bis 68 eingeführt operation eine der in den Adressenregistern 60 bis wird. Gleichzeitig wird der übrige Teil des Informa-68 enthaltenen vorgespeicherten Adressen. 55 tionsinhaltes des Speicherregisters 52 in dem Unterin dem Übertragungsweg zwischen den Adressen- befehls-Generator 56 decodiert. Dadurch werden der registern 60 bis 68 und dem Speicheradressenregister Datenverarbeitungsanlage zusätzliche Steuersignale 50 befindet sich eine Adressenerkennungs-Logikschal- zugeführt, und zwar in einer Weise, die der in Verbintung 72, die zum Teil durch Signale aus der 22-Bit- dung mit dem Zyklus 1 erläuterten Weise entspricht: Gruppe des Speicherregisters 52 sowie durch einen 60 Während nachfolgender Zyklen wird aus dem Teil der die zu überprüfenden Systemanforderungen Speicher 48 eine zusätzliche Information zur Kurzdarstellenden Anforderungssignale angesteuert wird. zeitspeicherung in dem Speicherregister 52 ausgespei-Die zuletzt genannten Signale gelangen zu der Logik- chert. Dieser Vorgang braucht nicht notwendigerschaltung 72 hin, nachdem sie zuerst in einer Priiflo- weise während des jeweils nachfolgenden Zyklus zu gikschaltung 78, in durch Flipflops gebildeten bista- 65 erfolgen. Aus dem Speicherregister 52 wird die bilen Einrichtungen 76 und in der Prioritätslogik- betreffende Information dann zu einem bezeichneten schaltung 74 verarbeitet worden sind. Eine zusatz- Adressenregister der Adressenregister 60 bis 68 liehe Reihe von Eingangssignalen für die Prüflogik- übertragen.

9 10

Während der folgenden Zyklen, während der die Gemäß F i g. 2 B sind Teile der Prüflogikschaltung

Operation des HilfsSteuerwerks entsprechend dem 78 mit einem Teil der Flipflops 76 gemäß Fig. 1 zu-

betrachtctcn Programmbefehl erfolgt, werden aus der sammengefaßt. Dabei wird ein Signal SFBPOlQ

Bitfolge der in dem Speicherregister 52 gespeicherten einem UND-Gatter A 2 zugeführt. Dieses Signal

22-Bit-Gruppe forner Signale erzeugt, die der Priiflo- 5 kennzeichnet das Vorliegen einer in der zugehörigen

gikschaltung 78 entsprechend den Prüfanforderungs- Datenverarbeitungsanlage erzeugten Prüft.nforde-

signalen wirksam steuern, die verschiedentlich in der rung. Das betreffende Signal wird in dem UND-Gat-

Datcnverarbcitungsanlagc auftreten. Diese Prüfan- tcr A 2 mit einem Signal RLFG 231 kombiniert, das

forderungssignale stellen ferner Eingangssignale für ein Signal aus einer Gruppe von Signalen darstellt,

die Prüflogikschaltung 78 in einer von der betrachte- io die einem bestimmtem Taktzustand zugehörig sind,

ten Weise unabhängigen Weise dar. Dem anderen Steuereingang des UND-Gatters A 2

Der Prüflogikschaltung 78 ist unmittelbar eine wird das am Ausgang des UND-Gatters A 1 gemäß

Vielzahl bistabiler Einrichtungen 76, nachstehend Fig. 2 A auftretende Signal zugeführt,

nur als Flipflops bezeichnet, zugeordnet, deren jedes Das Ausgangssignal des UND-Gatters A 2 wird an

die Ergebnisse einer bestimmten geprüften Anforde- 15 einen Verstärker GBA 1 abgegeben. An dem Ein-

rung zu speichern vermag. Ein gesondertes Flipflop gang des betreffenden Verstärkers ist ferner der Aus-

der Flipflops 76 ist jedem der Adressenregister 60 gang eines UND-Gatters A 3 angeschlossen. Dieses

bis 68 zugeordnet. Das Setzen der Flipflops stellt UND-Gatter wird durch andere Prüfanforderungssi-

einc Anzeige dafür dar, daß die jeweilige in der zu- gnale und Taktsignale gesteuert. An dem Eingang de?

gehörigen Prüflogikschaltung 78 geprüfte Anforde- 20 Verstärkers GAB 1 können ferner weitere, den

rung erledigt ist. Darüber hinaus steuern diese Si- UND-Gattern A 2 und A 3 entsprechende UND-Gatter

gnale die Prioritätslogikschaltung 74 an, und zwar angeschlossen sein, um den Prüfergebnissen von an-

derart, daß der Speicherinhalt des dem ranghöchsten deren, in der zugehörigen Datenverarbeitungsanlage

gesetzten Flipflop zugehörigen Adressenregisters der vorhandenen Prüfanforderungen entsprechende Si-

Adressenregister 60 bis 68 über die Adressenerken- 25 gnale über den Verstärker zu übertragen. Das Aus-

nungs-Logikschaltung 72 zu dem Speicheradressen- gangssignal des Verstärkers GBA 1 wird seinerseits

register 52 hin übertragen wird. Dies erfolgt auf die als Signal RFLAXlO dem einen Eingang eines

Aufnahme eines von dem Speicherregister 52 abgege- UND-Gatters A 4 zugeführt. Dem anderen Eingang

bcnen Signals »Verzweigung auf gespeicherte Prü- des UND-Gatters A 4 wird ein Taktsignal RBIT 021

fung hin« in der Logikschaltung 72. Zu diesem Zeit- 30 zugeführt.

punkt wird der Inhalt des ausgewählten Adressenre- Das UND-Gatter A 4 bildet die Eingangsstufe eine gisters der Adressenregister 60 bis 68 in das Speicher- Flipflops A, das als dem Adressenregister 60 zugehöadressenregister 50 übertragen. In diesem Register rigcs Fiipflop betrachtet werden kann. Dabei wird wird der erwähnte Inhalt des ausgewählten Adres- das Ausgang>signal des UND-Gatters A 4 in ein FHpsenregisters während ein;s folgenden Zyklus zur Be- 35 flop 5FFl eingegeben, um ein Signal RLFAA 10 zeichnung des Speichers 48, d. h. als Ansteueradresse zu erzeugen, wenn das betreffende Flipfiop gesetz für diesen Speicher benutzt. Sollten die irgendeinem ist, und ein Signal/?LFAA 00 zu erzeugen, wenn das Fiipflop, dessen entsprechendes Adressenregister betreffende Fiipflop zurückgestellt ist. Es dürfte gevofgeladen ist, zugehörigen Prüfanforderungen auf nügen, darauf hinzuweisen, daß die übrigen Adresdie Erzeugung eines Prüfsignals in dem Speicherregi- 40 senregistcr 62 bis 68 des HilfsSteuerwerks 14 gemäß ster 52 hin nicht erfüllt sein, so wird die den betref- Fig. 1 mit entsprechenden Flipflops und zugehörifcnden Speicherzyklus betreffende Adresse der Ver- gen Gatterschaltungen versehen sind. Die dabei verknüpfungsschaltung 70 zugeführt. gesehenen Flipflops seien zusätzlich mit B, C, D

Nachstehend seien die Fig. 2A bis 2F näher be- undE bezeichnet. Diese Flipflops reagieren unab-

trachtet, in weichen Verknüpfungsanordnungen nä- 45 hängig voneinander auf Signalkombinationen aus

her gezeigt sind, durch die jene Teile des Hilfssteuer- dem Speicherregister 52 und auf die Ergebnissignale

werks 14 realisiert sind, die zu der Erfindung gehö- von in der zugehörigen Datenverarbeitungsanlage

ren. Dabei zeigt F i g. 2 A eine Verknüpfungsschal- vorliegenden Prüfanforderungen. Die dabei ablaufen-

tung, der die Bitpositionen 106, 107 und 108 des den Vorgänge entsprechen den im Zusammenhang Speicherregisters 52 gemäß F i g. I darstellende Si- 5° mit dem Fiipflop A betrachteten Vorgängen,

gnale zugeführt werden. Diese Signale sind mit Das bei gesetztem Flipflop A auftretende Aus-

RK10620, RK 10720 und RK10820 bezeichnet. Die gangssignal RLFAA 10 wird dem einen Ei zang

»2«r an der zweitniedrigsten Stelle der den Bitpositio- eines UND-Gatters A 5 zugeführt. Dieses UND-Gat

nen 106 und 107 entsprechenden Signalbezeichnun- ter wirkt als Rückkopplungsgatter, über das das FIi gen bedeuten die Negation oder das Fehlen eines Si- 55 pflop A so lange gesetzt gehalten bleibt, bis ein Prüf

gnals in der betreffenden Bitposition. Die »3« an der signal erzeugt wird. Daraufhin werden sämtliche Flip

betreffenden Stelle des die Bitposition 108 bezeich- flops zurückgestellt. Demgemäß bleibt die Rück

nenden Signals bedeutet eine Aussage über das Vor- kopplung so lange aufrechterhalten, bis das erwähnte

handensein des betreffenden Signals. Wenn die Bit- Prüfsignal auftritt. Damit bleibt auch das Fiipflop A folge in den betreffenden Bitpositionen des Speicher- 60 entsprechend gesetzt. Dies hat zur Folge, daß auf

registers 52 diese Bedingungen erfüllt, gibt die in Grund von Prüfanforderungen erzielte Ergebnisse

F i g. 2 A gezeigte, ein UND-Gatter A 1 bildende gespeichert werden, und zwar so lange, bis ein eine

Verknüpfungsschaltung ein Ausgangssignal Verzweigung betreffendes Prüfsignal auftritt, durch

RLFA110 ab. Dieses Ausgangssignal bildet das die Verzweigungsoperation abgeschlossen wird, ein Ansteuersignal für die nächsthöhere Reihe 65 Es sei hier darauf hingewiesen, daß die Aufstellung

von Verknüpfungsschaltungen, d. h. für Ver- der Verzweigungsadresse, die Erzeugung der Prüfan

knüpfungsschaltungen, wie sie in Fig. 2B gezeigt forderungssignale, die Speicherung der Prüfanforde-

sind. rungssignale und die Einleitung der eigentlichen Ver

zwcigimgsopcration zeitlich unabhängig voneinander und asynchron erfolgen.

Im Zusammenhang mit F i g. 1 ist bereits ausgeführt worden, daß die Funktion der Prioritätslogikschaltung 74 darin besteht, eine Überwachung der Vielzahl von Zweigadressen, die für aufeinanderfolgende Bezeichnungszyklen des Speichers 48 erzeugt werden, entsprechend einer gegebenen Rangordnung auszuführen. Bei der bevorzugten Ausführungsform der Erfindung wird entsprechend der betreffenden Rangordnung zuerst das Adressenregister 60 bedient. Sodann wird in dem Fall, daß die Prüfanforderungen nicht erfüllt sind, d. h., daß das Flipflop A nicht gesetzt ist, das erste Adressenregister der Adressenregister 62 bis 68 bedient, dessen Prüfanforderungen bereits erfüllt sind. Gemäß F i g. 2 C hängt die Einstellung eines UND-Gatter A 6 lediglich vom Auftreten eines Siunals RLFAA 10 ab. Ist das UND-Gatter A 6 eingestellt, d. h. angesteuer·, so gibt es an den Eingang des Verstärkers SGA 1 ein Signal ab, der daraufhin ein Ausgangssignal RBQAOlO abgibt. Zur Ansteuerung eines UND-Gatters A 7 sind zwei Ansteucrsignale erforderlich, nämlich ein Signal RLFBBXO von dem Flipflop B und ein negiertes Signal RLFAA 00, das das Fehlen eines Signals am Ausgang des Flipflops/1 bezeichnet. In entsprechender Weise erfordert jedes der übrigen UND-Gatter A 8 bis A 10 für seine Ansteuerung neben dem Signal von dem jeweils zugehörigen Flipflop noch ein negiertes Signai von jedem der höherrangigen Flipflops.

F i g. 2 D zeigt den Aufbau der Adressenerkennungs-Logikschaltung 72 gemäß Fig. 1. Die UND-Gatter A 11 bis A 15 gemäß F i g. 2 D werden jeweils durch zwei Eingangssignale angesteuert, dm durch ein Ausgangssignal der Prioritätslogikschaltung und durch ein Signal gebildet sind, das in einer bestimmten Bitposition der Adressenregister 60 bis 68 auftritt. Die in F i g. 2 gezeigte Verknüpfungsschaltung stellt somit die der ersten Bitposition jeder der den Adressenregistern 60 bis 68 zugehörigen Gatterschaltungen dar. Bezüglich des UND-Gatters A 11 sei bemerkt, daß die Verknüpfungsbedingung dieses UND-Gatters e; füllt ist, wenn das Flipflop A gesetzt ist und die Prioritätslogikschaltung diesem Flipflop zugeordnet ist und außerdem das der ersten Bitposition des Adressenregisters 60 zugehörige Flipflop gesetzt ist. In diesem Fall tritt am Ausgang des Verstärkers GBA 2 ein Signal RO 1 QY 10 auf. Es dürfte ohne weiteres einzusehen sein, daß die Verknüpfungsbedingungen jeweils nur eines der UND-Gatter All bis /415 erfüllt sind, und zwar wegen der Eigenschaft der in der Prioritätslogikschaltung 74 erzeugten Prioritätssignale, sich gegenseitig auszuschließen.

Fig.2E zeigt die Eingangsschaltung der Logikschdltung 72, und zwar in Verbindung mit einer Stufe des in F i g. 1 gezeigten Speicheradressenregisters 50. Das Ausgangssignal der in F i g. 2 D gzeigten Verknüpfungsschaltungsanordnung wird als Steuersignal dem Eingang eines UND-Gatters A 17 (F i g. 2 E) zugeführt. Einem weiteren Eingang dieses UND-Gatters A 17 wird ein Signal RBSTO 10 zugeführt, durch das das Vorliegen eines eine Verzweigung betreffenden Prüfsignals angezeigt wird. Einem weiteren Eingang, nämlich dem dritten Eingang des UND-Gatters A17, wird ein Signal RAMPO 40 zugeführt, das der vorliegenden Operation insofern entsDircht. als es sich auf die Aufrechterhaltungsoperationen bezieht und insoweil das Fehlen derartiger Operationen im vorliegenden Fall anzeigt. Das Ausgangssignal des UND-Gatters A 17 wird einem Flipflop SFF2 zugeführt. Dieses FlipPop wird auf diese Signalziiführung hin gesetzt; es gibt somit in dem Fall, daß die Verknüpfungsbedingungen des UND-Gatters A 17 erfüllt sind, ein Ausgangssignal KQKOlIO ab.
Wie oben bereits angedeutet, bildet das Flipflop

ίο SFF 2 einen Teil des Speicheradressenregisters 50 und entspricht dabei der ersten oder die niedrigste Wertigkeit besitzenden Bitposition.

In F i g. 2 E ist noch eine weitere Einrichtung vorgesehen, die das Flipflop SFF 2 anzusteuern erlaubt.

Dabei handelt es sich um ein UND-Gatter A 16, das durch zwei Signale RQZO 110 und RINCO 10 angesteuert wird. Das Signal KQZOIlO stellt, von der zuletzt benutzten Speicheradresse ausgehend, eine vergrößerte oder verkleinerte Speicheradresse dar.

ao Das zur Ansteuerung des UND-Gatters /4 16 gemäß Fig. 2E benutzte Signal RiNCO 110 wird in der in Fig. 2 F gezeigten Verknüpfungsschaltung erzeugt. In diesem Zusammenhang dürfte ohne weiteres einzusehen sein, daß die Verknüpfungsanordnung gemaß Fig. 2F eine Kombination eines Prioritäts-Feslsetzungssignals und eines eine Verzweigung betreffenden Prüfoperationssignals vornimmt. Das UND-Gatter A 18 wird durch die ihm zugeführten Ansteucrsignale wirksam, wenn ein eine Verzweigung betreffendes Prüfsignal auftritt und die Ergebnisse sämtlicher vorgespeicherter Prüfanforderungen negativ ausfallen, d. h., wenn keines der den Adressenregistern 60 bis 68 zugehörigen Flipflops gesetzt ist. Dies heißt im wesentlichen, daß die die Speicheradressen jeweils vergrößernde oder verkleinernde Verknüpfungsschaltung in dem Fall wirksam ist und entsprechend vergrößerte Adressen abgibt, daß ein Verzweigungs-Zyklus eingeleitet wird und sämtliche vorgespeicherten Prüfanforderungen als negativ ermittelt worden sind. Dabei sind Einrichtungen vorgesehen, die einen vergrößerten oder verkleinerten Speicherinhalt des Speicheradressenregisters bei Fehlen eines Verzweigungs-Prüfzyklus zu benutzen gestatten.

Die Erläuterung eines typischen Programmbefehls, bei dessen Ausführung in umfangreichem MaPr von der Verzweigungsoperation Gebrauch gemacht wird, dürfte das Verständnis der Arbeitsweise der Datenverarbeitungsanlage erleichtern. Bei dieser Erläuterung werden verschiedene Speicherzyklen und Steuersignale betrachtet, die die Ausführung des Befehls betreffen. Die betreffenden Zusammenhänge sind schematisch in dem Flußdiagramm gemäß F i g. 3 wiedergegeben. Zur Erleichterung der Erläuterung

des in F i g. 3 dargestellten Flußdiagramms möge das nachstehend angegebene Verzeichnis dienen, in welchem die einzelnen Verknüpfungsfunktionen näher erläutert sind.

Register

R = Steuerspeicheradressenregister,

Y = Steuerspeicherregister,
N = Hauptspeicherregister,

13

S = Übertragungsregister. Steuerspeicher für das Hauptspeicheradressenregister,

M ■-= Übertragungsregister,

Steuerspeicher für die Vergrößerungs-, Verkleinerungs-Logikschaltung,

A. B.C. D = Operandenspeicherregister, dem Rechenwerk zugehörig.

AC- A-Operandenregister in dem Steuerspeicher.

AccY = Akkumulatorregister in dem Steuerspeicher.

CM = gegenwärtig adressierter Steuerspeicherplatz.

AP. AH. BP. BH = A- und ß-Stammregister sowie A- und ß-Zeige rregister.

WL.jlVL,. = Arbeitsstellenregister 3 und 6 in dem Steuerspeicher,

QA, OB. QC. QD. QE = Adressenregister 60 bis 68. LA. LB, LC, LD, LE = Flipflops A bis E.

Operationen

ASRC, BSRC = Verschiebe Inhalt des A- und B-Operandenspeicherregisters um eine Zeichenposition nach rechts.

B_L, Y = Verringere die Größenordnung von 3 in das Speicherregister geschobenen Zeichenpositionen des B-Operandenspeicherregisters.

/J₄, B₁ = Verschiebe den Inhalt der vierten Zeichenposition d^s A-Operandenspeicherregisters in die erste Zeichenposition des B-Operandenspeicherregi' iers.

CMW = Einschreiben in den Stcuerspeichcr.

MMR = Hauptspeicher-Bezugszyklus.

BST = Verzweigung auf gespeicherte Prüfung.

CABPO = Setze Flipflop A, wenn das B-Zcigerrcgister 0 ist.

Die durch die einzelnen Blöcke gemäß F i g. 3 bezeichneten Lesczyklen sind für fünf verschiedene Programmbcfchlc gemeinsam. In dem Bemühen, eine einheitliche Ausdriicksweisc beizubehalten, wird eine die verschiedenen Zyklen der Ausführung eines bestimmten Befehls betreffende Erläuterung gegeben. Hiervon ausgenommen sind jedoch Vorgänge, die die Vielfach-Vcrzwcigungsoperation selbst betreffen. Der zu betrachtende Programmbefehl ist der TMA-Befehl (Übertrage vom Speicher zum Akkumulator), durch den acht Informationszeichen aus einem Speicherplatz des Hauptspeichers 20 gemäß Fig. 1 in einen entsprechenden Speicherplatz des Steuerspeichers 22 übertragen werden. Bei der bevorzugten Ausführungsform der Erfindung ist der Hauptspeicher 20 wortorientiert: er enthält pro Speicherplatz 24 Informationsbits. Gleichzeitig wird ein aus sechs Ir.formationsbits bestehendes Informationszeichen festgelegt. Damit enthält jeder Wortspeicherplatz vier Informa-

lo tionszeichen. Die verschiedenen Speicherplätze in dem Steuerspeicher 22 vermögen jeweils drei Informatiorszeichen aufzunehmen. Das erste Zeichen der jeweiligen drei Informationszeichen kann in irgendeinen der vier Zeichenspeicherplätze eingeführt werden, die ein Hauptspeicherwort aufzunehmen \ermögen. Dadurch kann es erforderlich sein, drei Hauptspeicherstellen zu bezeichnen, um einen Zugriff zu den gewünschten acht Zeichen zu haben, die in den Steuerspeicher zu übertragen sind. Demgemäß wird der TMA-Befehl in Lesespeichcrzyklen so ausgeführt, daß eine kurzzeitige Übertragung zur Speicherung der drei Hauptspeicherwärter erfolgt, aus welchen die gewünschten acht Zeichen ausgewählt und zur Einspeicherung in den Steuerspeicher übertragen werden können.

Die Gesamtopera'ion einer Datenverarbeitungsanlage unter der Steuerung eines Programmbefehls wird mit der Extraktionsphase eingeleitet. Dabei werden die verschiedenen, die auszuführende Operation bestimmenden Parameter in entsprechende Register der zugehörigen Datenverarbeitungsanlage eingeführt. Danach wird die eigentliche Ausführung des Programmbefehls eingeleitet. Während dieser Zeitspanne erfolgt ein Austausch des Infcrmationsinhalts der verschiedenen, während cer Extraktionsphase mit Informationen gefüllten Register. Zur Erläuterung der vorliegenden Erfindung im Hinblick auf den TMA-Befehl sei angenommen, daß die verschiedenen Schritte betreffend die Extraktionsphase bereits ausgeführt worden sind. Dazu gehören die Ermittelung des vorliegenden Befehls, wie eines TMA-Befehls. sowie das Laden zugehöriger Register mit Steuerinformationen, umfassend die Operandenadressenregister des Stcuerspeichers und der Sonderspeicher des Systems, die kurzzeitig zur Steuerinformationsspeicherung dienen.

Zur vorläufigen Betrachtung der Einleitung der Extraktionsphase auf den TMA-Befehl hin oder auf irgendeinen anderen Befehl in einer die Erfindung umfassenden Datenverarbeitungsanlage hin sei davon ausgegangen, daß in dem B-Zeigerregister 86 ein Binärzeichen »1« gespeichert ist. Während des ersten Lesespeicher-Zyklus (ROM-Zyklus), der als TMAO 110-Zyklus in F i g. 3 bezeichnet ist, wird die

Adresse des Ä-Operandenspeicherregisters des Steuerspeichers in das Adressenregister dieses Speichers übertragen. Während des TMAO 110-Zyklus oder kurz während des Zyklus 10 wird der Inhalt des B-Zeigerregisters 86, in welchem gerade ein Binärzeichen »I "■ gespeichert ist, zu dem B-Stammregister 84 hin übertragen.

Während des Zyklus 11 wird der Inhalt des A-Operandcnadressenrcgisters des Steuerspeichers in das Steuerspeicherregister 30 übertragen, wie dies während des vorangehenden Zyklus festgelegt ist. Gleichzeitig wird der Inhalt des B-Stammregisters 84 um eins erhöht, so daß nunmehr der Binärwert zwei in diesem Register gespeichert ist.

Der ROM-Zyklus 12 stellt den ersten Zyklus einer Programmschleife dar. die durch eine interne Verzweigungsoperation ausgeführt wird. Während des Zyklus 1 2 bewirken die am Ausgang des Speichers 48 und des Unterbefehls-Generators 56 auftretenden Signale die Einleitung einer Übertragung des vorliegenden Inhaltes des Steuerspeicherregisters 30 in das M-Register 34. das auf die Durchführung einer Vergrößerungs-Verkleinerungs-Operation vorbereitet ist. Gleichzeitig wird der Inhalt des Steuerspeicherregisters (welche^ gegenwärtig die Hauptspeicheradresse der ersten drei herauszuführenden Wörter enthält) zu dem S-Register 32 hin übertragen, das auf die nachfolgende Übertragung zu dem Hauptspeicheradressenregister 24 hin vorbereitet ist. Neben der zur Adressierung des Hauptspeichers benutzten Bitfolge des Steuerspeicherregisters verbleibt in dem Steuerspeicherregister noch eine 2-Bit-Gruppe, die ein bestimmtes Zeichen der vier Zeichen des Speichenvortes bezeichnet, das als Beginnzeichen der in den Steuerspeicher zu übertragenden 8-Bit-Gruppe bezeichnet wird. Diese beiden Bits werden von dem Steuerspeicherregister während des ROM-Zyklus 12 übertragen und kurzzeitig in dem B-Zeigerregister 86 gespeichert.

Während des ROM-Zyklus 12 erfolgt ferner ein Austausch des Inhalts des B-Stammregisters 84 durch eine vergrößerte Information. Damit befindet sich in dem B-Stamm register 84 am Ende des ROM-Zyklus 12 ein dem Wert drei entsprechendes Binärwort (011). Die Funktion dieses Stammregisters in der gerade betrachteten Programmschleifenoperation liegt darin, die Anzahl der zyklischen Vorgänge zu überwachen. Während des folgenden Lesespeicherzyklus, d.h. während des Zyklus 13. erfolgt ein Vergleich zwischen dem Inhalt des B-Stammregisters und einer Information 0 XX. Während .YA' sind die unbedeutenden Ziffern im Hinblick auf die erfolgende Vergleichsoperation bezeichnet. Solange eine »0'< in der dritthöchsten Bitposition vorhanden ist, ist die Vergleichsbedingung erfüllt, und ferner wird ein einem der Adressenregister 60 bis 68 zugehöriges, bezeichnetes Flipflop gesetzt. Das Adressenregister wird nahezu gleichzeitig mit der dem Zyklus 12 entsprechenden Lesespeicheradresse geladen. Wie aus der nachstehenden Beschreibung noch näher ersichtlich werden wird, beendet eine auf ein gespeichertes Prüfsignal hin erfolgende Verzweigung (BST) einen bestimmten Zyklus der Programmschleifenoperation, indem der Inhalt des zuvor erwähnten einen Adressenregisters der Adressenregister 60 bis 68 in das Speicheradressenregistcr SO übertragen wird. Auf diese Weise wird dann ein neuer Zyklus der Programmschlcifcnoperation eingeleitet.

Mit jeder Durchführung des Lesespeicherzyklus 12 ist ferner die Anzeige einer Vcrkleineiungs-Operation bezüglich des Inhalts des M-Registers 34 verbunden. Der Inhalt dieses Registers wird in dieses Register während des betreffenden Lcsespeicherzyklus von dem Steuerspeicherregister 30 her übertragen. Während dieses Zyklus erfolgt ferner eine Einspeichcrung derjenigen Adresse in das Adressenregister 60, die den ersten Speicherplatz aus einer Reihe von Lesespeicherplätzen bezeichnet. Diese Adresse bezeichnet diejenige Maßnahme, die in dem Fall auszuführen ist, daß ein unrechtmäßiges OP-Kodewort in dem vorliegenden Befehl ermittelt wird. Eine derartige Maßnahme wird bei der Auslösung einer Verzweigung auf ein gespeichertes Prüfsignal hin währencf eines nachfolgenden Lesespeicherzyklus eingeleitet.

Während des Lesespeicherzyklus 13 wird die 5 obenerwähnte BST-Prüfung eingeleitet, bei der der Inhalt des B-Stanimregisters mit einer Information OA'.V verglichen wird, "um festzustellen, ob noch ein Programmschleifenzyklus auszuführen ist. Zur Erläuteruna dieser Vorgänge sei angenommen, daß das

ίο Flipflop D und das zugehörige Adressenregister 66 die Ergebnisse der Überprüfuns sowie die Adresse zu speichern haben. Während des~ROM-Zyklus 13 wird ferner der im Wert verkleinerte Teil des Inhalts des M-Registers zu· lachfoigenden Rückspeicherung in den Steuerspeic τ 22 gespeichert.

Der ROM-Z\ klus 14 wird dazu berutzt. ein Signal zu erzeugen, das zur Einleitung der Durchführung der Verzweigung auf die gespeicherte Prüfoperation hin herangezogen wird. Dies erfolgt, wie aus F i g. 3

hervorgeht, nach Beendigung des ROM-Zyklus 15. Die Tatsache, daß ein vollständiger Zyklus benutzt wird, um die Einleitung der BST-Operation und das Auftreten eines Antwortsignals zu trennen, soll nicht als Beschränkung des Systems betrachtet werden, da es lediglich eine Frage der Auslegung des System^ ist. ob die eigentliche Verzweigung während des unmittelbar folgenden Zyklus oder einen Zyklus oder mehrere Zyklen danach erfolgt. Bei der bevorzugter Ausführungsform der Erfindung wird somit das auf eine gespeicherte Prüfung hin erzeugte Verzwei·· gungssignal erst nach dem nächstfolgenden ROM-Zyklus für die Übertragungssteuerung zu dem Speicherplatz in dem Speicher 48 hin wirksam. Dies wird durch den Inhalt des ranghöchsten Adressenregisters 60 bis 68 bewirkt, dessen zugehöriges Flipflop gesetzt ist. In Abweichung hiervon kann dies auch, durch die vergrößerte oder verkleinerte Adresse der vorangehenden ROM-Adresse bewirkt werden. Unter der Annahme, daß kein unrechtmäßiges OP-Kodezeichen ermittelt worden ist und daß kein ranghöheres Flipflop gesetzt war. ist der nächstfolgende Lesespeicher/yklus durch den Inhalt des Adressenregisters 66 bestimmt, das im vorliegenden Fall den dem Zyklus 12 entsprechenden Lesespeicherplatz bestimmt.

Im Hinblick auf den Zyklus 14 sei ferner bemerkt, daß das Adressenregister 62 mit einer Information geladen wird, die die dem Zyklus 22 entsprechende ROM-Adresse bezeichnet. Die Tatsache, daß währcnd des Zyklus 14 diese Information in das Adrcs·· senregister 62 eingegeben wird, ist unabhängig davon, daß das Veizweigungssignal gegebenenfalls während des betreffenden Zyklus erzeugt wird, und zwar insofern, als das Flipflop B nicht gesetzt ist.

Unabhängig von dem Set/^,ι oder Zurückstellen irgendeines Flipflops ist, ciaß eine Adresse, die in eines der Adressenregister 60 bis 68 eingegeben ist, so lange zur Verfugung steht, bis sie durch eine neue Adresse ersetzt wird.

Vor der eigentlichen Ausführung der internen Verzweigungsoperation wird der Lesespeicherzyklus 1.5 ausgeführt, in welchem der verkleinerte Inhalt des M-Registcrs in einen entsprechenden Speicherplatz des Y-Rcgisters zurückgespeichert wird, und zwar zusammen mit dem Inhalt des B-Zeigerregislers 86. Darüber hinaus wird der während des vorangehenden Lcscspeichcrzyklus aus dem Hauptspeicher herausgeführte und in dem Hauptspeicherregister 26

zwischengespeicherte Inhalt des Hauptspeichers zu dem C-Operandenspeicherregister 42 hin übertragen.

Wie oben bereits erwähnt, führt die Einleitung der Verzweigungsoperation auf die Erzeugung des Verzweigungssignals während des Zyklus 15 dazu, daß eine interne Verzweigungsoperation abläuft, bei der das Flipflop D gesetzt und das Flipflop A zurückgestellt isi. Ferner führt dies dazu, daß der Inhalt des Adressenregisters 66 zu dem Speicheradressenregister 50 übertragen wird. Hieran sehließt sich ein Übergang zu einer wirksamen Steuerung des Speieherzyklus bzw. Zyklus 12 an.

Es sei ferner bemerki. daß bei der besonderen Ausführungsform der vorliegenden Erfindung ein Geschwindigkeitsunterschied zwischen den Lesespeichereyklen und den Hauptspeicherzyklen in der Größenordnung von 6 : 1 vorhanden ist. Demgemäß wird eine Anforderung, die während des vorangehenden Zyklus i2 bezüglich des Inhalts eines bezeichneten Hauptspeicherplatzes auftritt, etwa sechs Lesespeicherzyklen später ausgeführt. Während des Zyklus 15 des ersten Programmschleifenumlaufs wird somit der in das C-Operandenspeicherregister übertragene Inhalt des Hauptspeicherregisters 26 nicht beachtet. Während des zweiten Programmschleifenumlaufs und insbesondere während des dabei auitretenden Zyklus 14 steht jedoch der Inhalt des während des vorangehenden Zyklus 12 bezeichneten Hauptspeicher.ilatzes in dem Hauptspeicherregister zur Verfügung. Der betreffende Inhalt wird während des folgenden Steuerspeicher^yklus (das ist Zyklus 15) aus dem Hauptspeichef register in das C-Register übertragen. Dies stellt dann dt η Abholvorgang des ersten Wortes der drei Wörter dar, nach denen bei Vorliegen des TMA-Befehls gearbeitet wird.

Es sei ferner darauf hingewiesen, daß während des /weiten Programmschleifendurchlaufs, und zwar insbesondere während des Zyklus 12 dieses Prog^ammschleifendurchlaufs, eine zweite den Hauptspeicher betreffende Anforderung auftritt, die etwa sechs Lesespeicherzyklen später bedient wird. Wenn der Programmschleifenbelrieb so fortliefe, würde dies während des Zyklus 14 des folgenden Programmschleifenzyklus erfolgen. Während des Zyklus 12 des zweiten Programmschleifendurchlaufs wird der Inhalt des B-Stammregisters jedoch um eins erhöht. Damit ist in dem B-Stammregister nunmehr die Bitfolge 10!) gespeichert, die im Zyklus 13 dazu führt, daß das Flipflop D zurückgestellt bleibt. Unter diesen Voraussetzungen ist bei der Erzeugung eines Verzweigungssignals im Zyklus 14 keines der den Adressenregistern 60 bis 68 entsprechenden Flipflops gesetzt. Dadurch gibt die eine Vergrößerung/Verkleinerung der Speicheradresse bewirkende Verknüpfungsschaltung 70 die nächstfolgende Speicheradresse ab, nämlich die für den Zyklus 16.

Während des Zyklus 16 wird durch die übertragung des Inhalts des Y-Registers in das S-Register eine weitere Anfrage bezüglich des Hauptspeichers ausgelöst. Dadurch wird die Ausspeicherung des dritten Wortes ausgelöst. Gleichzeitig wird das den Inhalt des Y-Registers bezeichnende Zeichen zu dem B-Zeigerregister 86 wie in dem Zyklus 12 übertragen. Ferner wird während des Zyklus 16 das erste, aus dem Speicher während des Zyklus 14 ausgespeicherte und aus dem Hauptspeicherregister 26 während des vorangehenden Zyklus 15 in das C-Operandenspeicherregister 42 eingespeicherte Wort der drei Wörter nunmehr zu dem B-Operandenspeicherregister 40 übertragen. Gleichzeitig wird in das Adressenregister 66 die Speicher- bzw. Lesespeicheradresse des Zyklus 23 eingespichert.
Bei der weiteren Erläuterung der Erfindung und insbesondere bei der Erläuterung einer Operation, die mit einer Verzweigung auf eine externe Anforderung hin abläuft, sei die durch den TMA -Befehl realisierte Funktion mit betrachtet. In diesem Zusam-

:o menhang sei angenommen, daß das erste der drei Vielfach-Zeichenwörter bereits aus dem Hauptspeicher ausgespeichert ist und gerade in dem B-Operandenspeicherregisler 40 gespeichert ist. Da das erste der dem Steuerspeicher 22 zu übertragenden acht

ij Zeichen irgendein Zeichen der in dem B-Operandenspeicherregister 40 enthaltenen vier Zeichen bilden kann, sei nunmehr die Auswahl des en:ten Zeichens und die Vorbereitung für seine Übertragung betrachtet. Es sei daran erinnert, daß der Zeichen-Bezeichnungsleil der ursprünglich in dem Steuerspeicher 22 gespeicherten Adresseninformation in das B-Zeigerregister 86 übertragen worden ist. Dadurch wird im Zyklus 17 das Flipflop D gesetzt, wenn festgestellt wird, daß in dem B-Zeigerregister 86 ein einer »3« entsprechendes Binärkodewort gespeichert ist, d. h. die Bitfolge 111. Während des Zyklus 17 wird das B-Stammregister 84, in dem zuvor das einer 0 entsprechende Binäreodewort gespeichert war, weitergeschaltet, so daß nunmehr in diesem Register ein einer »1« entsprechendes Binärkodewort (das ist 01) enthalten ist. Der Inhalt des Adressenregisters 60 wird durch die dem Zyklus 22 entsprechende Speicheradresse ersetzt. Es sei daran erinnert, daß in dem Adressenregister 60 zuvor eine Speicheradresse enthalten war, die in dem betreffenden Fall als unrechtmäßiges OP-Kodevvort bezeichnet ist. Dieser zuletzt genannte Zustand wurde wrhrend der Ausführung der ersten Verzweigungsoperation überprüft, und zu diesem Zeitpunkt der Ausführung des gerade vorliegenden Befehls wird das betreffende Kodewort als überflüssige Information betrachtet.

Nunmehr sei der nächste Zyklus, d. h. Zyklus 20 (Oktalschreibweise), näher betrachtet. Hierbei ist das Flipflop A gesetzt, wenn in dem B-Zeigerregister ein einer 0 entsprechendes Binärkodewort (das ist 00) in den anderen zwei Bits gespeichert ist. In entsprechender Weise ist das Flipflop ß gesetzt, wenn in dem 3-Zeigerregister ein einer 1 entsprechendes Binärkodewort (das ist 01) in den beiden niedrigerwertigen Bits gespeichert ist. Das Setzen des A- und des ß-Flipflops während des Zyklus 20 erfolgt nahezu gleichzeitig mit der Abgabe eines Verzweigungssignals in das Spcicherregister 52. Die Flipflops A und B und ihre zugehörigen Adressenregister 60 und 62 werden durch die gerade vorliegende Verzweigungsoperation nicht beeinflußt. Demgemäß erfolgt eine Verzweigung zu der dem Zyklus 23 entsprechenden Lesespeicherstelle hin, wenn das Flipflop D während des Zyklus 17 gesetzt ist. Damit ist dann angezeigt, daß ein einer 3 entsprechendes Binärkodewort (das ist 11) gerade in dem B-Zeigerregister gespeichert war. Das in dem B-Zeigerregister 86 gespeicherte, einer 3 entsprechende Binärkodewort (das ist 11) zeigt an, daß sämtliche vier Zeichen, die das aus dem Hauptspeicher ausgespeicherte erste Wort enthalten, als brauchbare Information in den Steuerspeicher zu übertragen sind. Mit anderen Worten ausgedrückt heißt dies, daß die gewünschten acht

Zeichen gerade in den ersten beiden bezeichneten Hauptspeicherwörtern enthalten sind. Unter diesen Voraussetzungen führt die Ausführung der im Zyklus 20 ausgelösten Verzweigungsoperation zu einem unmittelbaren Übergang zum Zyklus 23. nachdem der Speicher 48 den Zyklus 21 durchlaufen hat.

Der inhalt des -.vährcnd des Zyklus 12 des zweiten Progr-immschleifendurchlaufe«- bezeichneten Hauptspeicherplatzes wird während des Zyklus 20 in dem Hauptspeicherregistcr 26 verfügbar. Während des Zyklus 20 wird in das Adressenregister 68 ferner eine information eingespeichert, die eine Speicheradresse bezeichnet, weiche während der Ausführung der Verzweigungsoperati in umzulaufen hat. Hierdurch ist der Höhepunkt des vorliegenden Befehls erreicht. Während des Zyklus 20 wird ferner der Inhalt des A-Zeigerregisters 82 als Binärkodewort 00 zu dem A-Stammregister 80 hin übertragen. Dieses Binärkodewort ist während des vorangehenden Speicherzyklus aus dem Y-Regist- r in das A-Zeigerregister 82 eingespeichert worden.

Während des Z\klus 21 wird ein Signal erzeugt, um das Flipflop A im gesetzten Zustand zu halten, wenn das B-Zeigerregister 86 ein eine 0 darstellendes Binärkodewort speichert. Ebenso wie dem Setzen des A- und des ß-Flipflops während des Zyklus 20 die im Zvklus 21 ausgelöste Verzvveigvngsoperation entspricht, entspricht hier dem Setzen des Flipfliops/i während des Zvklus 21 die Ausführung der Verzweigungsoperation während des Zyklus 22. Somit löst die mit dem Zvklus 21 beginnende Verzweigungsoperation eine verkürzte Programmschleifenoperation während des Zyklus 22 aus, und zwar entweder für eine B-Zeigerdarstellung 00 oder für eine Zeigerdarsieilung 01. Im Unterschied dazu führt ein Binärkodewort 10 in dem B-Zeigerregister zu einer normalen Arbeitsfolge durch den Zyklus 22 in dem Zyklus 23. Es sei daran erinnert, daß ein Binärkodewort 11 in dein B-Zeigerregister 86 eine Verzweigung hervorruft, und zwar direkt vom Zyklus 23 zum Zyklus 21, unter Auslassung des Zyklus 22.

Es sei angenommen, daß in dem B-Zeigerregister 86 ursprünglich ein Binärwort 00 enthalten war. Damit dürfte einzusehen sein, daß zu dem Zeitpunkt, zu dem der Zyklus 21 beginnt, das Flipflop A nochmals gesetzt wird, so daß ein erster Durchlauf des Zvklus 22 als normale ifolgc der eine Vergrößerung/Verkleinerung einer Adresse bewirkenden Verknüpfungsschaltung 70 auftritt. Ein zweiter Durchlauf des Zyklus erfolgt in Abhängigkeit von der Erfüllung des Prüfzustands des Flipflops A, wie dies während des Zyklus 20 entsprechend dem Verzwcigungr.signal des Zyklus 21 festgelegt ist. Ein dritter Programmschleifendurchlauf durch den Zyklus 22 tritt dann auf, wenn die Anforderungen bezüglich des Setzens des Flipflops A erfüllt sind, und zwar entsprechend der Festlegung im Zyklus 21 und als Folge des während des Zyklus 22 erzeugten Verzweigungssignals.

Schließlich sei angenommen, daß in dem B-Zeigerregister 86 während des Zyklus 20 ein Binärkodewort 01 gespeichert ist. Dies führt zum Setzen des Flipflops B und zur Auslösung einer einzigen Programmschleife durch den Zyklus 22, und zwar zusätzlich zu den Vorgängen, die als normale Arbeitsvorgänge in der Verknüpfungsschaltung 70 auftreten.

Nachdem die Umstände bezeichnet worden sind, unter denen der Speicherzyklus 23 erreicht wird, ist noch erforderlich, die Eigenschaft der Operationen zu erläutern, die während der Zyklen 21 und 22 ausgeführt werden. In diesem Zusammenhang sei bemerkt, daß die während des vorangehenden Zyklus 20 von dem Hauptspeicher 20 her in das Haupt-

:> Speicherregister 26 übertragene Information nunmehr wahrend des Zvklus 2Ϊ in das A-Opersndenspeicherregister 38 übertragen wird. Darüber hinaus wird ein Binärkodewort ϋΐ von dem B-Stammregister zu dem B-Zeigerregister hin übertragen. Ferner

ίο wird in dem B-Zeigerregisier eine Adresse eingespeichert, die, bezogen auf die im A-Stammregister gespeicherte Adresse, im Wert verkleinert ist. Angesichts der vorangehenden Operationen ist in dem A-Stammregister ein einer 3 entsprechendes Binärko-

dewort gespeichert. In dem Adressenregister 64 ist darüber hinaus eine Lesespeicher-Zweigadresse gebildet, die der Verzweigungsoperation zugehörig ist. welche den gerade vorl> ,.;enden Befehl abschließt.
Die Funktion des Zjkhs 22 besteht darin, die Verschiebung der Information auszulösen, die derzeit in dem A-Operandenspeicherregister 38 und dem B-Operandenspeicherregister 40 enthalten ist. Diese Operandenspeicherregister sind für die Übertragung der betreffenden Information zu dem Steuerspeicher 22 hin vorbereitet. Mit Rücksicht auf die Übertragungseigenschaften bei der bevorzugten Ausführungsform der Erfindung muß die betreffende Information in den drei niedrigerwertigen Zeichenpositionen des B-Operandenspeicherregisters 40 eingeführt werden, bevor sie zu dem Steuerspeicher 22 hin übertragen wird. Demgemäß wird der Inhalt des B-Operandenspeicherregisters 40 während jedes Programmschleifendurchlaufs durch den Zvklus 22 um eine Position nach rechts verschoben. In entsprechender Weise geschieht dies mit dem Inhalt des A-Operandenspeicherregisters 38. Gleichzeitig wird das vierte, eine niedrige Wertigkeit besitzende Zeichen in dem A-Operandenspeicherregister 38 in die einer hohen Wertigkeit entsprechende Zeichenposition des B-Operandenspeicheiregisters 40 verschoben. Während jedes Speicherzyklus 22 wird der jeweilige Inhalt des A-Stammregisters 80 im Wert verringert.
Wenn die geiade vorliegende Operation durch einen TMA-Befehl bestimmt wird, wie dies bei der vorliegenden Erläuterung angenommen ist, dann wird während des entsprechenden Zyklus 23 die Speicheradresse eines Α-Zählers in das Steuerspeicheradres3enregister eingegeben. Im Unterschied

5c< dazu wird die Steuerspeicheradresse eines speziellen Arbeitsplatzregisters, d. h. des Arbeitsplatzregisters 3, in das Steuerspeicheradressenregister übertragen. Gleichzeitig wird der Inhalt des B-Zeigerregisters 86 zu dem Steuerspeicheradressenregister 28 hin übertragen. 'Xußerdem wird in dieses Register eine im Wert verringerte Adresse des B-Zeigerregisters eingegeben.

Während des Zyklus 23 wird ferner der Inhalt des Hauptspeicherplatzes, bezüglich dessen während des Zyklus 16 eine Anforderung ausgelöst worden war, von dem rlaiiptspeicherregister 26 zu dem D-Operandenspeicherregister 44 hin übertragen. Dadurch wird die Ausspeicherung der drei Informationswörtcr aus dem Hauptspeicher beendet. Im übrigen liegt damit ein Zustand vor, gemäß welchem die eine geringe Wertigkeit besitzenden drei Zeichen des B-Operandenspcicherregisters zu dem Y-Register übertragen werden können. Nachdem Hie. p.rstp.n An*\ ·7β\γΛ**~

21 22

übertragen worden sind, verbleiben in der einer hö- Ausführung der im Zyklus 24 ausgeführten Operatiohcren Wertigkeit entsprechenden Position des nen. Hierzu gehört das Verschieben des Inhalts des B-Opcrandenspeicherrcgistcrs 40 ein einziges Infor- A-Opcrandcnspcicherregisters und des B-Operanmationszeichcn und in dem A-Operandenspcicherrc- denspeicherregisters, wobei die Übertragung des Ingistcr zwischen einem und vier brauchbaren Informa- 3 halts der einer niedrigen Wertigkeit entsprecehnden tionszeichen, was von dem Originalzustand des Zeichenposition des A-Operandenspeicherregisters in B-Zcigcrregistcrs 86 abhängt. Gleichzeitig ist in das die einer höheren Wertigkeit entsprechende Zeichen-D-Opcrandenspeicherrcgisler der restliche Teil der position des B-Operandenspeicherregistcrs erfolgt, brauchbaren Information eingegeben worden. Damit Eine bedingte Übertragung des Inhalts des D-Opewcrdcn die nachfolgenden Opcrationszyklen des io randcnspeicherrcgisters 44 in das A-Opcranden-Spcichcrs 48 dazu benutzt, eine weitere Gruppe der Speicherregister 38 erfolgt wie im Zyklus 24 auf die drei Informationszeichen in den einer geringen Wer- Feststellung eines einer 0 entsprechenden Binärwortigkcit zugehörigen drei Zeichenpositionen des tes in dem A-Stammregister 80. Während des Zyklus B-Operandenspeichcrregisters zu sammeln, bevor die 25 wird das Flipflop E bedingungslos gesetzt. Eine betreffenden Zeichen zu dem Steucrspeicher hin 15 auf ein gespeichertes Prüfsignal hin erfolgende Vcrübcrtragcn werden. Um diese Sammeloperation aus- zweigung bewirkt dann die Auswahl des Inhalts des führen zu können, wird eine an keine Bedingungen Adressenregisters 68 nur in dem Fall, daß sämtliche geknüpfte Verzweigungsoperation ausgeführt, indem eine niedrigere Rangordnung besitzenden Flipflops während des Zyklus 23 das Flipflop D bedingungslos zurückgestellt sind,
gesetzt wird. Dies bedeutet, daß mit dem nächsten 20 Während des Zyklus 26 wird die Rechtsverschie-Auftreten einer Verzweigung zufolge eines gespei- bung der Zeichen in dem A-Opcrandenspeicherregicherten Priifsignals eine Maßnahme zur Auslösung ster 38 und in dem B-Opcrandenspeicherregister 40 einer Übertragung zu de,η Speicherplatz hin ausge- fortgesetzt. Außerdem wird die Übertragung des Inführt wird, und zwar entsprechend dem Inhalt des halts ^es einer niedrigen Wertigkeit entsprechenden Adressenregisters 66, welcher im vorliegenden Fall 25 Zeichenspeichcrplatzes des A-Opcrandenspeicherrcdcm Zyklus 23 entspricht. Während des Zyklus 23 t»isters in den einer höhcrwertigen Zeichenposition wird ferner in das Adressenregister 62 eine Lese- des B-Operandenspciclicrreg'sters fortgesetzt. Wähspeichci adresse eingespeichert, die bei der den Höhe- rend dieses Zyklus erfolgt ferner das bedingte Setzen punkt des vorliegenden Befehls bildenden Verzwei- der Flipflops A, is. C und I). Dabei wird das Fiipgungsopcration benutzt wird. 3» flop A dann gesetzt, wenn die gerade vorliegende Wie im Zyklus 22 erfolgt auch im Zyklus 24 eine Operation entweder eine Addition oder eine Subtrak-Verschicbung der brauchbaren Informationszeichen tion betrifft. Das Flipflop B wird dann gesetzt, wenn in die einer niedrigen Wertigkeit entsprechenden Zei- durch die gerade vorliegende Operation eine Multichcnpositionen des A-Opcrandenspeichcrregisters 38 plikation ausgeführt wird. Das Flipflop Γ wird dann und des B-Operandenspeicherregisters 40. Der Inhalt 35 gesetzt, wenn durch die gerade vorliegende Operades A-Stammregisters 80 wird dazu benutzt, die je- tion eine Division durchgeführt wird. Das Flipflop D weils verschobene Information zu überwachen. Da- wird schließlich dann gesetzt, wenn die gerade vorliebei wird jede Zeichenverschiebung in das A-Operan- gende Operation das Laden eine speziellen Register denspeichcrrcgister 38 durch eine Verringerung des betrifft, das bei der Durchführung wissenschaftlicher Inhalts des A-Stammregisters 80 begleitet. Dies setzt 40 Operationen benutzt wird. Während des Zyklus 26 sich bis zu dem Zeitpunkt fort, zu dem in den einer werden ferner Maßnahmen getroffen, um in da niedrigen Wertigkeit entsprechenden 2-Bitpositionen Adressenregistcr 66 die Adresse eines Lesespeichcrdcs Ä-Stammregisters die Bitfolge 00 festgestellt platzes einzuspeichern, die der dem Flipflop D zugewird. Dies zeigt dann an. daß die brauchbaren Infor- hörigen bedingten Operation entspricht,
mationszcichen von dem A-Operandcnspeicherregi- 45 Während des Zyklus 27 wird die Steuerspeicher· ster 38 zu dem B-Operandenspeicherregister 40 hin adresse des Folgeregisters des Stcuerspeich rs in da: übertragen sind. Auf eine derartige Anzeige hin wird Steuerspeicheradressenregister 28 übertragen, wenn der Inhalt des D-Operandenspeicherregisters 44. d. h. der gerade vorliegende Befehl die Eigenschaft einei das dritte aus dem Hauptspeicher ausgespeicherte In- TMA-Operation besitzt, was für die folgende Erläu formationswort, in das A-Operandenspeicherregister 5° terung auch angenommen worden ist. Im Unter 38 übertragen. schied dazu wird die Adresse des Arbeitsspeicher Während des Speicherzyklus 24 erfolgt ferner die platzes 6 des Steuerspeichers in das Steuerspeicher Einspeicherung einer Speicheradresse in das Adres- adressenregister 28 übertragen. Gleichzeitig wird de senregister 60. Diese Adresse wird bei dem Höhe- Inhalt des B-Zeigerregisters 86 in das Steuerspeichcr punkt des vorliegenden Befehls benutzt. Während 55 adressenregister übertragen, und die in dem B-Ope des Zyklus 24 tritt auf ein gespeichertes Prüfsignal randenspeicherregister 40 noch enthaltenen, eine nied hin eine Verzweigung auf, die nach dem Zyklus 25 rige Wertigkeit besitzenden drei Zeichen werden ii bewirkt, daß in Abhängigkeit von dem bedingungslo- das Steuerspeicherregister übertragen und anschlie sen Setzen des Flipflops D ein wiederholter Durchlauf ßend wieder in den Speicherplatz des Steuerspeicher durch die Speicherplätze entsprechend den Zyklen 60 zurückgespeichert, der für eine Speicherung gerad 23, 24 und 25 erfolgt. adressiert ist. Zu diesem Zeitpunkt wird die letzte Ver Es dürfte einzusehen sein, daß diese Programm- zweigung auf ein gespeichertes Prüfsignal hin erzeugt schleife automatisch nach einem einzigen Zyklus Während des Zyklus 30 wird in das Steuerspeicher beendet wird, da der Inhalt des Adressenregisters 66 adressenregiste · die Adresse eines Folgezählrrs ein während des Zyklus 25 durch die dem Zyklus 26 ent- 65 gespeichert, und der Inhalt dse B-Zeigerregisters 8 sprechende Adresse des nächstfolgenden Speicher- wird um eine Einheit erhöht. Am Ende des Zyklu platzes ersetzt wird. 30 wird die während des Zyklus 27 ausgelöste Vei Während des Zyklus 25 erfolgt eine nochmalige zweigung auf eine gespeicherte Prüfoperation hi

wirksam, wodurch das höchstwertige Adressenregister der Adressenregister 60, 62, 64 und 66, dessen zugehöriges Flipflop gesetzt ist, dazu benutzt wird, die nächste Speicheradresse abzugeben.

Gemäß einem Beispiel, bei dem, wie dies im vorliegenden Fall angenommen worden war, die vorliegende Operation einem TMA-Befehl entspricht, wird keines der Flipflops A bis D gesetzt. Dabei obliegt es dem Adressen register 68, die Adresse für den nach-

sten Speicherzyklus abzugeben. In derartigen Fällen in denen die TMA-Operation selbst beendet wird, isi der nächstfolgende Zyklus der erste Ausspeicherzyklus des folgenden Programmbefehls, wie dies durcr S den Inhalt des Folgeregisters des Steuerspeichers bezeichnet ist. Die Ausführung des TMA-Befehls erfolgt in der Weise, daß eine Verzweigungsoperatiou entsprechend der jeweils auszuführenden Operatior erfolgt.

Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. HilfsSteuerwerk für eine Datenverarbeitungsanlage mit einem Hauptverarbeitungsteil. enthaltend einen Hauptspeicher und Steuereinrichtungen zur Verarbeitung von Befehlen und Informationen, die in dem Hauptspeicher gespeichert sind, wobei in einem einzigen Speicherzyklus des Hauptspeichers eine Vielfachverzweigung vornehmbar ist, dadurch gekennzeichnet, daß ein Speicher (48) zur Speicherung von Mikrobefehlen und Adressen vorgesehen ist, daß ein erstes Register (SO) zur Speicherung von Adressen vorgesehen ist, die zur Bezeichnung von Speicherplätzen des Speichers (48) dienen, daß ein zweites Register (52) für eine kurzzeitige Speicherung des Inhalts der jeweils bezeichneten Speicherplätze des Speichers (48) vorgesehen ist, daß eine Vielzahl von unabhängigen Registern (60, 62, 64 66, 68) vorgesehen ist. die die Adressen von Speicherplätzen des Speichers (48) über eine Vielzahl von aufeinanderfolgenden Arbeitszyklen des Speichers (48) zu speichern imstande sind, daß eine Steuereinrichtung vorgesehen ist, welche solche Schaltverbindungen zwischen den genannten Registern (50, 52 60, 62, 64 66, 68) und dem Speicher (48) herzustellen gestattet, dali die Adressen von Speicherplätzen des Speichers (48) in Jen un bhängigen Registern (60, 62, 64, 66, 68) in aufeinanderfolgenden Arbeitszyklen des Speichers (48) ibgespeichert werden, daß diese Adressen jeweils Teil der Information sind, die aus dem Speicher (48) herausgeführt und in dem zweiten Register (52) abgespeichert wird, daß ferner eine Vielzahl von bistabilen Einrichtungen (76) vorgesehen ist, deren Anzahl der der unabhängigen Register (60, 62, 64, 66, 68) entspricht und die jeweils einem dieser unabhängigen Register (60, 62, 64, 66, 68) zugeordnet sind, daß eine erste Logikschaltung (78) vorgesehen ist, die auf Steuersignale und auf Ergebnisse von Prüfoperationen anspricht, welche unter in der Datenverarbeitungsanlage festgelegten Bedingungen ausgeführt werden, und zwar zum Setzen einer bestimmten bistabilen Einrichtung der bistabilen Einrichtungen (76), daß eine zweite Logikschaltung (74, 72) vorgesehen ist, die auf weitere Steuersignale und auf das Ausgangssignal einer der bistabilen Einrichtungen (76) in dem Fall anspricht, daß die betreffende bistabile Einrichtung gesetzt ist. und daß die zweite Logikschaltung (74, 72) die Übertragung der in dem der jeweiligen bistabilen Einrichtung zugehörigen unabhängigen Register enthaltenen Information in das erste Register (50) bewirkt, in welchem diese Information vor Bereitstellung irgendeiner weiteren Adresse für die Bezeichnung der nächstfolgenden Adresse des Speichers (48) benutzt wird.

2. HilfsSteuerwerk nach Anspruch 1, dadurch gekennzeichnet, daß die genannte eine Steuereinrichtung so ausgelegt ist, daß andere Informationsteile aus den bezeichneten Speicherplätzen des Speichers (48) dazu heranziehbar sind, zumindest einige Prüfbedingungen festzulegen, und daß eine Abtasteinrichtung (78) vorgesehen ist, die auf die Ermittelung einer bestimmten Bitdarstellung der anderen Informationsteile hin eine Abtastung der bistabilen Einrichtungen (76) zur Feststellung eines entsprechenden Zustands und die Übertragung des Inhalts des der gesetzten bistabilen Einrichtung entsprechenden einen Registers der unabhängigen Register (60, 62, 64, 66. 68) zu dem ersten Register (50) hin einleitet.

3. Hilfssteiierwerk nach Anspruch 2. dadurch gekennzeichnet, daß die Abtasteinrichtung (78) so ausgelegt ist, daß sie eines der unabhängigen Register (60, 62, 64, 66, 68) entsprechend einer die bistabilen Einrichtungen (76) betreffenden Priorität auswählt und daß der zu dem ersten Register (50) hin übertragene Inhalt derjenigen bistabilen Einrichtung der bistabilen Einrichtungen (76) zugehörig ist, die eine Anzeige darüber speichert, daß die erfüllte Prüfbedingung die höchste Priorität besitzt.

4. HilfsSteuerwerk nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Speicher (48) ein Lesespeicher ist.

5. HilfsSteuerwerk nach einem der Ansprüche 1 bis 4. dadurch gekennzeichnet, daß mit dem ersten Register (50) eine Verknüpfungsschaltung (70) verbunden ist, der der Inhalt des ersten Registers (50) während jedes Speicherzyklus zugeführt wird, wobei dieser Inhalt erhöht oder verringert wird, und aus der der Inhalt des ersten Registers (50) für den jeweiligen Speicherzyklus in dem Fall gewonnen wird, daß keine der bistabilen Einrichtungen (76) gesetzt ist.

6. HilfsSteuerwerk nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Vielfachverzweigungsoperation mit einer solchen Geschwindigkeit ausgeführt wird, daß sie mit der Ausführungspenode eines einzelnen Programmbefehls des Hauptverarbeitungsteils synchronisiert ist und innerhalb dieser Ausführungsperiode abläuft.