Die Erfindung betrifft eine Datenverarbeitungsanlage nach
dem Oberbegriff des Patentanspruches 1.
Eine derartige Datenverarbeitungsanlage wird zur simultanen
Verarbeitung mehrerer Programme, wie z. B. bei einer Multiprozessor-
Rechneranlage, eingesetzt.
Multiprozessor-Rechneranlagen zeichen sich durch eine Anzahl
von einzelnen Datenverarbeitungsvorrichtungen aus,
die einem gemeinsamen Speicher zugeordnet sind. Bisher erfolgen
die Zuordnung von Datenverarbeitungsoperationen sowie
Steuerung und Datenübertragung zwischen den Datenverarbeitungsvorrichtungen
durch selektive Ansteuerung des gemeinsamen
Speichers zur Übermittlung von Daten zu und zwischen den
einzelnen Datenverarbeitungsvorrichtungen zwecks Verarbeitung durch diese.
Obgleich sich solche Multiprozessor-Rechneranlagen durchgesetzt
haben, sind sie zwangsläufig Einschränkungen
infolge der erheblichen Zeitspanne unterworfen, die für
die Zuordnung oder Zuweisung und den Zugriff zu den Datenverarbeitungsbefehlen
vom Speicher erforderlich ist.
Außerdem laufen die verarbeitenden Daten, die für die
Übermittlung zwischen den einzelnen Einheiten vorgesehen
sind, über den Speicher.
Datenverarbeitungsanlagen weisen bisher für
gewöhnlich eine Anzahl von getrennten Registersätzen auf,
von denen ein erster Satz für Indexzwecke, ein zweiter
Satz für Programmadressierungszwecke und ein dritter Satz
als Speicher für arithmetische Operationen fest verdrahtet
sind. Eine einzelne Datenverarbeitungsanlage kann
daher bis zu vierundzwanzig Register aufweisen, nämlich
je acht für Index-, Programmadressierungs- und Speicherzwecke.
Mithin stehen nur acht Register für jede Operation
zur Verfügung. Normalerweise sind die Register jedes Typs
entsprechend den Erfordernissen jeder einzelnen Operation
bemessen. Dies bedeutet, daß die Indexregister eine
erste, die Adressenregister eine zweite und die Speicher-
Register noch eine andere Kapazität besitzen.
Aus der Zeitschrift "Microprogramming Pinciples and
Practices", Samir S. Husson, Prentice Hall Inc., 1970, S.
219-234, ist eine Datenverarbeitungsanlage bekannt,
bei der Register eine Anzahl von einzeln adressierbaren
Registerabschnitten haben, deren Inhalt jeweils selektiv
auslesbar ist.
Weiterhin ist aus der Zeitschrift "Elektronische Rechenanlagen",
13. Band, 1971, Heft 3, S. 124-128, der Einfluß
der Registerstruktur eines Zentralprozessors auf dessen
Operationsgeschwindigkeit bekannt, wobei speziell Maschinenregister,
Mehrzweckregister und privilegierte Rechner
untersucht werden.
Es ist Aufgabe der vorliegenden Erfindung, eine Datenverarbeitungsanlage
zu schaffen, die eine Anzahl von
Registern aufweist, die jeweils entsprechend ihrer Ansteuerung
beispielsweise Indizierungs-, Programmadressierungs-
und Speicher-Operationen durchführen können.
Diese Aufgabe wird bei einer Datenverarbeitungsanlage
nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß
durch die in dessen kennzeichnenden Teil enthaltenen
Merkmale gelöst.
Durch die Mischnetzwerke und die Verteilernetzwerke
können die Register als "Universial"-Register arbeiten und
je nach der Art der Betätigung dieser Misch- und Verteilernetzwerke
Indizierungs-, Programmadressierungs- und
Speicher-Operationen durchführen. Es kann so die Gesamtzahl
der Register reduziert werden, während dennoch eine
größere Zahl von Registern für die einzelnen Funktionen
zur Verfügung steht.
Die Datenverarbeitungsanlage hat so ein Steuernetzwerk
zur selektiven Ansteuerung einer Anzahl von Registern
entsprechend einer ausgewählten von mehreren gewünschten
Operationsarten. Damit wird der Aufbau einer Multiprozessor-
Rechneranlage mit einer Anzahl von getrennten, mit
einem gemeinsamen Speicher verbundenen Datenverarbeitungsanlagen
ermöglicht, bei welcher eine Verriegelungssteuerung
zur Zuordnung der Verarbeitungsoperationen an
die einzelnen Verarbeitungsvorrichtungen, ohne daß eine
Zuordnungsinformation durch den Speicher selbst geliefert
zu werden braucht, vorgesehen ist. Auch besteht die
Möglichkeit, die zwischen den einzelnen Datenverarbeitungsanlagen
zu übertragenden Daten unmittelbar über
eine gemeinsame Verriegelungssteuerung anstelle über
einen gemeinsamen Speicher zu leiten.
In einer Multiprozessor-Rechneranlage sind mehrere Datenverarbeitungsanlagen
einzeln an einen gemeinsamen
Haupt-Speicher sowie an eine Verriegelungssteuereinrichtung
angeschlossen. Letztere ordnet die Verarbeitungsoperationen
den einzelnen Datenverarbeitungsanlagen
zu. Alle Eingang/Ausgang-Steuerungen, Wartungssteuerung,
Großraum- oder Massenspeicher und die Plattendateien sind
mit diesem Haupt-Speicher verbunden.
Die Erfindung schafft eine Datenverarbeitungsanlage
mit einer Anzahl getrennter Register, die als gemeinsamen
Eingang Mischnetzwerke und als gemeinsamen Ausgang
Verteilernetzwerke aufweisen. Mindestens ein Ausgang vom
Verteilernetzwerk ist an einen Speicher angeschlossen,
während zumindest zwei weitere Ausgänge des Verteilernetzwerkes
zu den Mischnetzwerken führen. Eine Programmsteuerung
dient zur Steuerung des Zugriffs zu den Registern
über die Mischnetzwerke sowie zur Steuerung der Auswahl
der Verteilernetzwerke in Abhängigkeit von vorbestimmten
Befehlen so daß die Register selektiv als Indexregister,
Programmadressenregister, Rechen- oder Speicherregister
oder als beliebige Kombination davon betrieben werden
können.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung
anhand der beigefügten Zeichnung näher erläutert. Es
zeigt
Fig. 1 ein Blockschaltbild einer Multiprozessor-Rechneranlage
zur simultanen Verarbeitung mehrerer Programme,
Fig. 2A, 2B und 2C ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen
Datenverarbeitungsanlage, wobei diese
Fig. auf die in Fig. 2D gezeigte Weise randweise
zusammenzusetzen sind,
Fig. 3 ein Blockschaltbild eines Abschnitts des Steuerteils
einer einzelnen Datenverarbeitungsanlage, die
speziell für externe, nicht an einen Kartensatz
oder dgl. gebundenen Befehlszugriff geeignet ist,
Fig. 4 die Darstellung eines Speichers zur Veranschaulichung
eines Zugriffvorgangs,
Fig. 5 die Darstellung eines Wortformat-Austauschparameters
zur Veranschaulichung eines
Zugriffvorgangs,
Fig. 6 die Darstellung eines Adressenformat-Austausches
beim Wortparameterwechsel,
Fig. 7 eine Darstellung eines Befehls für Speicherzugriff
und
Fig. 8 bis 10 Darstellungen von Datenverdichtungsoperationen
auf Gleitkommaformat.
In Fig. 1 ist eine Multiprozessor-Rechneranlage
dargestellt. Diese
Rechneranlage weist eine Anzahl von getrennten Datenverarbeitungsvorrichtungen
30, 31, 32, 33 auf, die an einen gemeinsamen
Haupt-Speicher 34 angeschlossen sind. Der Speicher 34 kann
z. B. ein 256k-Wortspeicher sein, bei dem jedes Wort aus 64
Bits besteht. Der Speicher 34 ist über einen Puffer 35 an
eine Eingang/Ausgang-Station 36, eine Wartungs-Steuerung 37,
einen Massenspeicher 38 und an Plattendateien 39 angeschlossen.
Die Station 36 ist vorzugsweise mit zweckmäßigen Periphergeräten
verbunden, z. B. mit Kartenlesern, Bandantriebsvorrichtungen,
optischen Leseeinheiten, Auslesevorrichtungen
und anderen Peripheriegeräten. Die Eingang/Ausgang-Station 36 bildet
zusammen mit ihr zugeordneten Peripheriegeräten die Eingabequelle
für Rohdaten und den Datenausgang für die Datenverarbeitungsvorrichtungen
30-33. Im Fall von Large-Scale-
Operationen kann diese Station selbst ein
kleiner Rechner sein. Ein Verriegelungsregister 40 ist an
alle Datenverarbeitungsvorrichtungen 30-33 angeschlossen. Obgleich
in Fig. 1 vier Datenverarbeitungsvorrichtungen dargestellt
sind, kann selbstverständlich jede beliebige andere Zahl
solcher Vorrichtungen vorgesehen sein.
Obgleich zudem der
Massenspeicher 38 und die Plattendaten 39 an den Puffer 35
angeschlossen sind, ist zu beachten, daß sie unter gewissen
Umständen auch weggelassen werden können.
In den Fig. 2A, 2B und 2C, die auf die in Fig. 2D dargestellte
Weise ein Gesamtschaltbild ergeben, ist ein Teil
einer typischen Datenverarbeitungsvorrichtung 30-33 zur Steuerung
der Arbeitsweise einer Anzahl von Registern 50 dargestellt.
Diese verschiedenen Register 50 können sechzehn getrennte,
mit 00-15 bezeichnete Register umfassen, die jeweils
eine Kapazität von 64 Bits besitzen. Gemäß Fig. 2B
können die Register außerdem geometrisch in vier mit RA, RB,
RC und RD bezeichnete Abschnitte, jeweils mit einer Kapazität
von 16 Bit, unterteilt sein. Bei jedem einzelnen Register
werden somit die ersten sechszehn Bits in den Abschnitt RA, die
Bits 17-32 in den Abschnitt RB, die Bits 33-48 in den Abschnitt
RC und die Bits 49-64 in den Abschnitt RD eingegeben.
Jedes Register 00-15 besitzt einen Ausgang zum Verteilernetz 51. Außerdem
weist jedes Register über eine Anzahl
von UND-Gattern 52 einen Eingang von einem Mischnetzwerk 53 auf.
UND-Gatter 52 werden selektiv durch eine Zugriffssteuerung 54
angesteuert, die ihrerseits durch eine Befehlssteuerung
angesteuert wird, wie dies in Fig. 2A dargestellt
ist.
Das Mischnetzwerk 53 weist als Eingänge solche von Gleitkomma-
Recheneinheiten 56 (bei denen es sich um einen Gleitkommateiler,
einen -Multiplikator und einen -Addierer handeln
kann) vom Speicher 34 über einen Kanal 65, von einem
Parameterregister 62 und von Steuerungen 57 auf, die einen
Addierer für ganze Zahlen, eine Bool′sche Steuerung und eine
Schiebesteuerung umfassen können. Die Steuerungen 57 nehmen
die Eingangssignale vom Operandenregister 63 und vom Operandenregister 64
auf. Dem Operandenregister 63 werden Eingangssignale
von der Befehlssteuerung über einen Kanal 66 sowie
vom Verteilernetzwerk 51 über einen Kanal 67 eingegeben. Die Ausgänge
des Verteilernetzwerkes 51 sind über einen Kanal 68 zum
Operandenregister 64 und über eine Komplement-Schaltung 69 zum
Register 64, über den Kanal 58 zur Gleitkomma-Recheneinheit 56,
über einen Kanal 132 zum Verriegelungsregister 40 und
über einen Kanal 99 zum Speicher 34 geschaltet. Dem Operandenregister 64
sind die Eingänge von einem Registermarkierer 70,
einer Ausblend- oder Maskensteuerung 71 und von der Befehlssteuerung
über einen Kanal 73 aufgeschaltet. Dem Parameterregister 62
sind die Eingänge vom Verriegelungsregister 40
über einen Kanal 72, von der Befehlssteuerung über einen
Kanal 73 und von einer Steuerung für externen Zugriff 74 zugeführt.
Nicht dargestellte, zweckmäßige Datenkonzentrations-
Schaltkreise können ebenfalls auf dem Fachmann geläufige Weise
Eingangssignale zu den Netzwerken 53 für die Gleitkomma-
Funktionen liefern.
Gemäß Fig. 2A weist die Befehlssteuerung einen Eingang vom
Speicher 34 über den Kanal 75 zu einem Befehlswortstapelspeicher 78
auf. Ein Befehlsadressenstapelspeicher 77 besitzt
einen Eingang von der nächsten Anweisungsadresse 76, die über
eine positive Inkrementsteuerung 59 stellenmäßig erhöht (oder
erniedrigt) wird. Wie noch näher erläutert werden wird, kann
ein einziger Befehlsadressenstapelspeicher 77 und ein Befehlswort-
Stapelspeicher ein aus 64 Bits bestehendes Wort
enthalten, das vom Speicher über Kanäle zum Befehlswort-Stapelspeicher 78
geschaltet wird. Die Adressen-Schiebesteuerung 79 besitzt
einen Eingang zum Befehlsadressen-Stapel 77 und zur Schiebesteuerung 80,
die ihrerseits einen Ausgang zum Befehlswortstapel 78
aufweist.
Das Programmadressenregister 81 weist einen Eingang von
einem ODER-Gatter 82 auf, das seinerseits Eingänge von einer
Plus/Minus-Inkrementsteuerung 83 und ein Verzweigungsadressenregister
84 aufweist. Der Inkrementsteuerung 83 wird das
Eingangssignal vom Adressenregister 81 aufgeschaltet, wodurch
eine Schleife gebildet wird, während die Verzweigungsadresse
84 Eingänge von den Abschnitten RA und RB des Registers 50
über Kanäle 85 bzw. 86 aufweist. Die Verzweigungsadresse
84 besitzt eine Kapazität von 20 Bits, so daß
sie alle 16 Bits von einem Abschnitt RA der Register 50 und
4 Bits vom betreffenden Abschnitt RB des Registers 50 empfängt.
Das Programmadressenregister 81 besitzt Ausgänge zu einer
Koinzidenzprüfsteuerung 87, zur nächsten Anweisungsadresse 76
und zum Operandenregister 63 über den Kanal 66. Die Steuerung
87 vergleicht die Programmadresse im Register 81 mit
der Befehlsadresse im Stapelspeicher 77 und liefert Steuerausgangssignale
zu einer Bitpaketsteuerung 88, an eine Datenebenensteuerung 89
und eine stapelspeicher-externe Fehleranzeige 100.
Die Datenebenensteuerung 89 liefert entsprechende
Durchschaltsignale an UND-Gatter 90 zur Steuerung der
Übertragung von Befehlsworten vom Stapel 78 zum momentanen
Befehlswortregister 91. Die Bitpaketstellung 88, die durch
die positive Inkrementsteuerung 60 stellenmäßig ergänzt wird,
liefert entsprechende Durchschaltsignale an UND-Gatter 92
und 95 zur Steuerung der Übertragung von Bits zu einem Umsetzer 94
bzw. zum Programmregister 95. Der Umsetzer 94 liefert
ein Ausgangssignal zur Zugriffsteuerung 54 und zur Auswahlsteuerung 55
über einen Kanal 120, während das Programmregister
95 über den Kanal 73 ein Ausgangssignal zum Parameterregister 62
liefert. Der Umsetzer 94 erhält ein 16 Bit-
Befehlspaket vom Register 91, während das Register 95 die
16 Bits eines 20-Bit-Programmkodes vom Register 91 erhalten
kann. Wenn - wie noch näher erläutert werden wird - ein Programmkode
zum Register 95 übertragen werden soll, werden die
anderen vier Bits des 20-Bit-Programmkodes vom Umsetzer 94
geliefert.
Der Umsetzer 94 liefert zudem über einen Kanal 121 ein Ausgangssignal
zu einer Ausgabesteuerung 122, die ihrerseits
über einen Kanal 123 ein Ausgangssignal zu einer Datenspeicherung-
Bezugsgruppe 111 (Fig. 3) sowie Stell- und Frei- oder
Durchschaltsignale zu Verriegelungsregistern 40 liefert.
Das Austauschparameter-Wortregister 61 ist an den Ausgang
des 00-Registers 50 angeschlossen, so daß es das gesamte,
darin enthaltene 64 Bit-Wort aufnimmt. Das Register 61 vermag
einen 20 Bit-Programmadressenkode über Kanäle 85 und 86 an
die Verzweigungsadresse 84, einen 8-Bit-Austausch-Adressenkode
über den Kanal 124, einen 12 Bit-Bezugsadressenkode
über den Kanal 125 und ein Programmbezugs-Fehlerkennzeichenbit
über den Kanal 126 zu liefern.
Fig. 3 zeigt das Blockschaltbild einer logischen Schaltung,
die den Befehlsadressen- und -wort-Einheiten zugeordnet ist,
um Befehlsworte vom Speicher zu erhalten. Gemäß Fig. 3 besitzt
das Programmadressenregister 81 Ausgänge zu Wählschaltungen
101 und 102. Das Austauschadressenregister 103 besitzt
zwei Ausgänge, nämlich einen zur Wählschaltung 101 und einen
anderen zum Addierer 104. Dieses Register weist eine Kapazität
von 20 Bits auf, so daß die ersten fünf Bits zum Addierer 104
übertragen werden, während die letzten 15 Bits der Wählschaltung 101
eingegeben werden. Die ersten fünf Bits werden
auch über die positive Inkrementsteuerung 127 rückgeführt, so
daß ein Zähler gebildet wird. Die Wählschaltung 101 besitzt
einen Ausgang zu einem Befehlsabruf-Adressenregister 105. Die
Wählschaltungen 101 und 102 weisen außerdem Aktiviereingänge
vom externen Fehlerkennzeichen 100 auf.
Das Register 105 besitzt einen ersten Ausgang zu einem Inkrementaddierer
114, der eine binäre "1" zum Inhalt des Registers 105
zuaddiert und das Resultat zur Wählschaltung 101
überträgt. Ein zweiter Ausgang vom Register 105 dient zur
Übertragung der fünfzehn höchstwertigen Bits in diesem Register
zum Addierer 104 zwecks Verbindung mit den fünf
niederwertigsten Bits aus dem Register 103 zur Übertragung
zur Wählschaltung 102. Ein dritter Ausgang vom Register
105 sorgt für die Übertragung des Inhalts (20 Bits)
des Registers unmittelbar zur Wählschaltung 102.
Einer Wählschaltung 106 wird ein Eingangssignal von der Wählschaltung
102 und ein zweites Eingangssignal vom Verzweigungsadressenregister
84 aufgeschaltet, das seinerseits ein
20 Bit-Eingangssignal von den Abschnitten RA und RB des Registers 50
(Fig. 2B) erhält. Die Wählschaltung 106 überträgt
somit einen aus 20 Bits bestehenden Kode unabhängig davon, ob
er vom Verzweigungsadressenregister 84 oder von der Wählschaltung
102 stammt.
Die acht niederwertigen Bits von der Wählschaltung
106 werden unmittelbar zum Speicheradressenregister 107
zur Operation mit der dem Speicher 34 zugeordneten Speicherzugriffssteuerung
129 über einen Kanal 129 übertragen.
Die zwölf höchstwertigen Bits von der Wählschaltung 106 werden
zum Addierer 108 geleitet, wo sie binär zum Ausgang vom
UND-Gatter 109 hinzuaddiert werden, und das Resultat wird
zum Register 107 als die zwölf höchstwertigen Bits übertragen.
Die Programmbezugs-Fehleranzeige 110 und die Datenspeicher-
Bezugsgruppe 111, die Eingangssignale vom Register 61 bzw.
von der Steuerung 122 erhalten, liefern Durchschaltsignale
zum ODER-Gatter 112, das seinerseits ein Durchschaltsignal
zum UND-Gatter 109 liefert. Das Bezugsadressenregister 113
liefert eine aus 12 Bits bestehende Adresse vom Register 61,
welche, wenn sie über das UND-Gatter 109 durchgeschaltet ist,
zu den zwölf höchstwertigen Bits von der Wählschaltung 106
hinzuaddiert wird, um zum Register 107 als die zwölf
höchstwertigen Bits übertragen zu werden.
Arbeitsweise
Gemäß den Fig. 2A, 2B und 2C, die auf die in Fig. 2D gezeigte
Weise gemeinsam das Blockschaltbild der Steuerabschnitte
einer einzelnen Datenverarbeitungsvorrichtung 30-33
wiedergeben, wird ein Befehlswort vom Speicher 34 durch den
Befehlswort-Stapelspeicher 78 über einen Kanal 75 empfangen,
während den Registern 50 über Kanäle 85 und 86 eine Befehlsadresse
aufgeschaltet wird. Letztere kann z. B. aus 20 Bits
bestehen, während das Befehlswort aus 64 Bits bestehen kann.
Wie noch deutlicher erläutert werden wird, ist es gerade
die Befehlsadresse, die ein bestimmtes Befehlswort für die
Operation lokalisiert. Die Befehlsadressen sind im Befehlsadressen-
Stapelregister 77 und die Befehlsworte im Befehlswortstapel
oder -register 78 gespeichert. Lediglich als Beispiel
kann das Stapelregister 77 bis zu zwölf Adressen und der Stapel 78
bis zu zwölf 64 Bit-Worte speichern.
Stapel-Gebundene Befehle
Wenn angenommen wird, daß eine zweckmäßige Befehlsadresse und
das ihr zugeordnete Befehlswort in den Stapelregistern 77 und 78 gespeichert
sind und daß die Abschnitte RA und RB von X Registern 50
aktiviert worden sind, um diesen Befehl bestimmte
Verarbeitungsoperationen (z. B. Adressierung, Indizierung
oder arithmetische Operation) steuern zu lassen, wird ein
aus 20 Bits bestehender Kode über die Kanäle 85 und 86 zur
Verzweigungsadresse 84 übertragen. Die Verzweigungsadresse
84 erhält den gesamten 16-Bit-Abschnitt RA des aktivierten der
sechzehn X Register sowie die ersten vier Bits vom entsprechenden
Abschnitt RB. Dieser 20-Bit-Kode wird über das
ODER-Gatter 82 zum Programmadressenregister 81 übertragen.
Die 20-Bit-Adresse wird dann zum Koinzidenzprüfer 87 und zur
nächsten Anweisungsadresse 76 weitergeleitet, die den Stapel
77 abfragt, um die betreffende Adresse aufzufinden. Wenn die
richtige Adresse im Stapel 77 vorhanden ist, bestimmt der
Koinzidenzprüfer die Koinzidenz zwischen den Adressen im Register
81 und im Stapel 77 und übermittelt ein Steuersignal
zur Datenebenensteuerung 89. Letztere liefert ein Durchschalt-
Ausgangssignal zu den UND-Gattern 90, so daß das entsprechende
Wort im Stapel 78 zum Augenblicksbefehlswort-Register 91
übertragen wird.
Wenn die bezeichnete Befehlsadresse nicht für die sofortige
Abgabe an den Koinzidenzprüfer 87 konditioniert ist, wird
durch letzteren keine Koinzidenz festgestellt, und die Verschiebesteuerung 79
fragt den Kartensatz bzw. Stapel 77 ab,
um sequentiell andere Adressen zu erhalten, bis eine Koinzidenz
im Koinzidenzprüfer 87 festgestellt wird. Gleichzeitig steuert
die Verschiebesteuerung 79 die Verschiebesteuerung 80 an, um
entsprechend die im Stapel 78 enthaltenen Befehlsworte abzufragen,
so daß dann, wenn eine Koinzidenz im Koinzidenzprüfer 87
festgestellt wird, das richtige momentane bzw. Augenblicksbefehlswort
am Ausgang des Stapels 78 lokalisiert wird.
Die Datenebenensteuerung 89, wenn sie durch Koinzidenzprüfer 87 betätigt
ist, aktiviert den Stapelspeicher, insbesondere Kartensatz 78
zur Übertragung des gültigen Befehlsworts aus ihm
zum Augenblickbefehlswort-Register 91.
Es ist zu beachten, daß ein Zugriff zu jeder beliebigen Befehlsadresse
im Stapel 77 möglich ist. Die Inkrementschaltung 83
vermag somit eine stellenmäßige Ergänzung sowohl im
positiven als auch im negativen Sinn durchzuführen, so daß
die Adressen sequentiell entweder in steigender oder in abfallender
Reihenfolge gesammelt werden können.
Befehlskodestruktur
Die im Speicher, im Kartensatz 78 und im Register 91 gespeicherten
Befehlsworte sind 64-Bit-Worte mit vier 16 Bit-
Bündeln bzw. -Paketen. Ein einziger Befehl kann aus einem
oder aus zwei Bitpaketen (16 oder 32 Bits) bestehen. Ein Paketbefehl
besteht aus einem Befehlskode aus 4, 6 oder 8 Bits
und einem oder mehreren Markiererkoden, welche die Arbeitsweise
der Zugriff- und/oder Wählsteuerungen 54 und 55 steuern.
Ein Befehl aus zwei Bitpaketen besteht aus einem 4- oder 8-
Bit-Befehlskode, einem oder mehreren Markierkoden und einem
20-Bit-Programmkode zur Bestimmung des Parameterregisters 62
und/oder des Operandenregisters 64.
Wie noch deutlicher werden wird, werden die X Register 50
für einen ausgewählten aus einer Anzahl von Zuständen oder
Bedingungen angesteuert, insbesondere interne Übertragung,
Ausgang zum Operandenregister 63, Ausgang zum Operandenregister 64,
Ausgang zum Verriegelungsregister 40, Ausgang zu
den Gleitkomma-Recheneinheiten und Ausgang zum Speicher.
Diese Ausgangssignale werden durch den Befehlskode und die
Markiererkode gesteuert. Im Fall eines Befehls in Form eines
Bitpakets besitzt letzteres eines der folgenden Formate:
worin F den Befehlskode, i, j und k die Markierer- oder
Kennzeichenkode für Operandenquelle und Bestimmung und n
eine Konstante bedeuten. Im Fall eines Befehls in Form von
zwei Bitpaketen steht das folgende Format zur Verfügung:
worin K ein 20-Bit-Programmkode für das Parameterregister
62 und/oder das Operandenregister 64 ist.
Im Fall (i) besteht somit der Befehl aus einem 4-Bit-Befehlskode,
einem 4-Bit-Markierer i, einem 4-Bit-Markierer
j und einem 4-Bit-Markierer k. Im Fall (ii) besteht
der Befehl aus einem 6-Bit-Befehlskode, einer 2-Bit-Konstante,
einem 4-Bit-Markierer j und einer 4-Bit-Konstante. Im
Fall (iii) besteht der Befehl aus einem 8-Bit-Befehlskode,
einem 4-Bit-Markierer j und einem 4-Bit-Markierer k. Bei
(iv) besteht der Befehl aus einem 4-Bit-Befehlskode, einem
4-Bit-Markierer i, einem 4-Bit-Markierer j und einem 20-Bit-
Programmkode. Im Fall (v) besteht der Befehl aus einem 8-Bit-
Befehlskode, einem 4-Bit-Markierer j und einem 20-Bit-Programmkode.
Dabei ist zu erwähnen, daß der Befehlskode in jedem
Fall die ersten 4-, 6- oder 8-Bit-Positionen einnimmt, während
der Markierer i die zweiten 4-Bit-Positionen (nur im
Fall von 4-Bit-Befehlskoden), der Markierer j die dritten
4-Bit-Positionen und der Markierer k die vierten 4-Bit-Positionen
(nur bei Befehlen von einem Bitpaket) einnimmt und der
Programmkode aus den letzten 20-Bit-Positionen besteht (nur
bei Befehlen aus zwei Bitpaketen).
Die X Register 50 bestehen aus sechzehn 64-Bit-Registern.
Jede Informationseinheit, sowohl Daten als auch Befehle, ist
von einem oder mehreren Markierern oder Kennzeichnern (z. B.
i, j, k) begleitet. Dieser Markierer wird entweder durch
den Registermarkierer 70 oder durch die in den Befehlsworten
enthaltenen Markiererkode bestimmt. Die Markierer sind
keine Adressen, welche die Speicherstelle der Information angeben,
sondern stellen lediglich Markierer oder Kennzeichner
dar, die das Herausgreifen der Information auf vorbestimmte
Weise ermöglichen. Die im folgenden benutzten Ausdrücke Xi,
Xj und Xk, wenn sie einen Registerteil bezeichnen oder in
Verbindung mit X Registern 50 benutzt werden, bedeuten daher
lediglich diejenigen Register oder Teile von Registern,
welche je nach Fall eine Information erhalten sollen oder
von denen eine Information erlangt werden soll.
Jeder Befehl trägt einen 4-, 6- oder 8-Bit-Befehlskode (F),
welcher bestimmt, welcher der Register Xi, Xj oder Xk einzeln
oder gemeinsam Eingaberegister und Register für den
resultierenden Operanden darstellt bzw. darstellen. Beispielsweise
läßt ein Befehlskode (F), welcher die Addition
des Inhalts der Register Xi und Xk diktiert, die mit den
Markierern i und k bezeichneten Register zu Eingabe- oder
Eintragoperandenregistern werden. Wenn der gleiche Befehlskode (F)
bestimmt, daß das Additionsresultat (das durch den
Ganzzahlen-Addierer 57 oder die Gleitkomma-Recheneinheiten 56
gebildet worden ist) zum Register Xj übertragen werden
soll, wird die resultierende Berechnung zu dem Register
übertragen, das durch den Markierer j als das Register für
den resultierenden Operanden bestimmt wird. Die Eintrag-
und Resultantenfunktionen werden somit durch den Befehlskode
und nicht notwendigerweise durch den Markierer diktiert.
Ersichtlicherweise kann jedes der Register Xi, Xj und Xk das
Eintrag- oder Resultantenoperationsregister bilden, was vom
betreffenden Befehl und von der späteren Verwendung der Information
abhängt. Bezüglich der weiteren Erläuterung des
Formats oder der Struktur der Befehlsworte wird auf die
US-PS 33 46 851 hingewiesen,
doch ist dabei zu beachten, daß sich die Operation der Datenverarbeitungsvorrichtung
bezüglich der Befehlsworte dabei
zumindest in dem vorliegend beschriebenen Ausmaß unterscheidet.
Für jedes der sechzehn X Register 50 ist je ein Reservier-
Fehlerkennzeichen vorgesehen. Dieses Kennzeichen bleibt gesetzt,
bis es speziell freigemacht wird. Wenn der Umsetzer
94 einen Befehl mit einer Markierung (i, j und/oder k) abgibt,
welche ein spezielles X Register als Bestimmungsregister
bezeichnet, wird das X Reservier-Fehlerkennzeichen für
dieses Register auf die durch die Markierung bestimmte Weise
eingestellt. Der Umsetzer 94 untersucht den Befehlskode jedes
Befehls zur Feststellung der Befehls- oder Steuerfunktion,
und er untersucht die Markierungen i, j und k, um festzustellen,
welches der sechzehn X Register wann und auf welche
Weise zu betätigen ist.
Beispielsweise sei angenommen, daß eine Information aus dem
X Register 08, welche eine Markierung k (Xk des Registers
08) trägt, herausgelesen und diese Information im Register 12
umgespeichert werden soll, um eine Markierung j (Xj des Registers
12) zu tragen. Der Befehl kann aus einem Bitpaket-
Befehl der Form gemäß dem Fall (iii) bestehen, dessen Befehlskode
(F) einen Auslesevorgang aus dem Register Xk
über den Kanal 68 zum Operandenregister 64 und ein anschließendes
Einschreiben der Daten in irgendein Register Xj verlangt.
Die speziellen Register Xk und Xj werden anhand der
Markierer K bzw. j bestimmt.
Als anderes Beispiels sei es als wünschenswert vorausgesetzt,
die Information aus dem die Markierung j tragenden Register
08 herauszulesen, irgendeinen Programmkode (K) hinzufügen
und das Resultat im Register 12 umzuspeichern, welches eine
Markierung i trägt. In diesem besteht der Befehl aus
zwei Bitpaketen der Form gemäß dem Fall (iv), deren Befehlskode
eine Ausleseoperation aus irgendeinem Xj Register
zum Operandenregister 63, eine Übertragung des Programmkodes
(K) zum Operandenregister 64, eine Addition der Daten in
den Registern 63 und 64 durch die Ganzzahlen-Steuerungen 57
und das Einschreiben des Resultats in eines der Register Xi
verlangt. Die speziellen Register Xi und Xj werden anhand
der Markierungen i bzw. j bestimmt, und der Wert von K wird
mit dem Befehl als 20-Bit-Programmkode in das Register 95
eingeschrieben.
Misch- und Verteilernetzwerke
Die Mischnetzwerke 53 und die Verteilernetzwerke 51 sind
statische logische Schaltnetzwerke, die auf Durchschalt- oder
Gattersignale ansprechen, um selektiv ausgewählte Register 50
herauszugreifen. Wie an anderer Stelle näher erläutert, bestehen
die vom Umsetzer 94 abgegebenen Befehle aus 4-Bit-Markiererkoden
(mit i, j und k bezeichnet). Wie noch beschrieben
werden wird, dienen die Markierungen i, j und k zur
Bezeichnung bestimmter Register, zu denen und/oder von denen
Daten geliefert werden. Die 4-Bit-Markiererkode wirken auf
die logischen Netzwerke der Misch-(Verdichtungs)- und Verteiler-
(Auffächerungs)-Netzwerke ein, um die Daten selektiv
auf die und von den gewählten Registern durchzuschalten. Die
genaue Art dieser Netzwerke ist dem Fachmann auf diesem Gebiet
geläufig, unter der Voraussetzung, daß die Markiererkode, zusammen
mit den Befehlen, diese Netzwerke selektiv betätigen. Beispielsweise
enthält ein Befehl "Gleitende Einstellen-Multiplikation
von Xj mal Xk nach Xi" einen Befehlskode (F) und
Markierungen i, j und k. Die 4-Bit-Kode j und k werden vom
Umsetzer 94 an das Verteilernetzwerk 51 abgegeben, um logische
Gatter zur Auswahl zweier Register (durch die Markierungen
j und k bezeichnet) zu wählen und ihre Daten über den
Kanal 58 zur Gleitkomma-Recheneinheit 56 (tatsächlich zu den
darin enthaltenen Multiplikationskreisen) zu übertragen. Die
4-Bit-Markierung i wird zum Gatter 52 übermittelt (welches
für die logischen Mischgatter repräsentativ ist), um ein
durch die Markierung i bezeichnetes Register zu wählen, in
welchem das Resultat der Gleitkomma-Recheneinheit 56 zu speichern
ist. Andere Aspekte der Misch- und Verteilernetzwerke 51
und 53 sind an anderer Stelle, speziell in den später folgenden
Beispielen näher erläutert.
Bitpaket-Steuerung
Wie erwähnt, besteht ein Befehlswort mit 64 Bits aus vier
16-Bit-Paketen, von denen eines oder zwei einen Befehl bilden
können. Die zulässigen Kombinationen der ein bestimmtes
Wort bildenden Bitpakete sind somit folgende:
Die Bitpaket-Steuerung 88 wird von der Augenblicksadresse über
den Koinzidenzprüfer 87 mit einem Eingangssignal beschickt, um
zu bestimmen, welche um wieviele Bitpakete des Augenblickswortbefehls
für die Bildung eines Befehls benutzt werden sollen.
Wenn der Befehl aus einem Bitpaket besteht, wählt die
Bitpaket-Steuerung dieses Bitpaket aus dem Augenblicksbefehlswort-
Register 91 aus und schaltet das UND-Gatter 92 durch, um
das gewählte 16 Bit-Paket zum Umsetzer 94 zu übertragen. Wenn
der Befehl aus zwei Bitpaketen besteht, wählt die Bitpaket-
Steuerung die beiden Bitpakete aus dem Augenblicksbefehlswort-
Register 91 aus und schaltet die UND-Gatter 92 und 93 durch,
um den 12-Bit-Befehl sowie die ersten vier Bits der Programmkonstante
zum Umsetzer 94 zu übertragen und die letzten 16 Bits
der Programmkonstante dem Programmregister 95 einzugeben.
Die ersten vier Bits der Programmkonstante werden dann
vom Umsetzer 94 zum Register 95 übertragen.
Wenn im Betrieb ein Befehlswort zuerst dem Register 91 eingegeben
wird, überträgt die Bitpaket-Steuerung 88 das erste Bitpaket
dieses Befehlsworts zum Umsetzer 94 und, wenn das erste
Bitpaket aus einem zwei Pakete umfassenden Befehl besteht,
das zweite Bitpaket zum Register 95, während gleichzeitig die
Inkrementschaltung 60 einen Schritt weiterschaltet. Nach der
Ausgabe des ersten Befehls wird die Bitpaket-Steuerung wiederum
durch die Inkrementschaltung 60 stellenmäßig um ′′1′′ erhöht,
um einen Zugriff zum zweiten (oder dritten) Bitpaket zu
erreichen. Dieser Vorgang dauert an, bis das gesamte Wort
herausgelassen ist.
In manchen Fällen kann es erforderlich sein, eine Bitpaket-
Durchlaufsteuerung vorzusehen, um ein 64-Bit-Befehlswort zu
vervollständigen. Dies geschieht, damit die Auslösung eines
aus zwei Bitpaketen bestehenden Befehls im vierten Bitpaket
eines Befehlswortes vermieden wird.
Nicht-Stapel-gebundener Befehl
Es können Fälle auftreten, in denen die für den Umsetzer 94
(und das Register 95 im Fall von Befehlen aus zwei Bitpaketen)
vorgesehenen Befehlsworte nicht im Befehlswort-Stapel bzw.
-Kartensatz 78 vorhanden sind. Ein solcher Zustand kann bei
Sprungbefehlen auftreten, bei denen eine Augenblicksprogrammfolge
beendet und eine neue Folge begonnen wird. Im folgenden
sei angenommen, daß ein solcher Sprungbefehl aus zwei Bitpaketen
besteht und zum Umsetzer 94 sowie zum Register 95
übertragen wird. Der Sprungbefehl (16 Bits) wird vom Umsetzer 94
über die Zugriffsteuerung 54 zur Steuerung 52 übertragen.
Gleichzeitig wird ein aus 20 Bits bestehender Kode K, dessen
Wert von der Zahl der zu springenden Schritte abhängt, über
den Kanal 73 vom Register 95 zum Operandenregister 64 übertragen.
Außerdem wird die Augenblicksbefehlsadresse (P) vom
Programmadressenregister 81 (Fig. 2A) zum Operandenregister
63 (Fig. 2B) geleitet. Der Ganzzahladdierer 57 wird betätigt,
um den Sprungwert K zur gültigen bzw. Augenblicksadresse zu
addieren und das Resultat zu den Abschnitten RA und RB der X
Register 50 zu übertragen, um es dann über die Kanäle 85 und
86, die Verzweigungsadresse 84 und das ODER-Gatter 82 dem
Programmadressenregister 81 einzugeben.
Wenn die neue (Sprung-)Adresse einer Adresse im Befehlsadressen-
Stapel 77 entspricht, verschiebt die Verschiebesteuerung 79
den Stapel zur entsprechenden Adresse, bis Koinzidenz
im Koinzidenzprüfer 87 festgestellt wird. Auf ähnliche Weise wird auch
der Befehlwort-Stapel 78 für die beschriebene Operation bezüglich
des Befehlsworts verschoben. Zwischenadressen im Stapel 77
und Worte im Stapel 78 werden ausgeworfen.
Fall jedoch die neue (Sprung-)Adresse keiner Adresse im Stapel 77
entspricht, wird durch den Koinzidenzprüfer 87 keine Koinzidenz
festgestellt. Stattdessen stellt der Koinzidenzprüfer das
stapel-externe Fehlerkennzeichen 100 für die Operation an den
Wählschaltungen 101 und 102 (Fig. 3) ein. Die neue Adresse
(P + K) wird über die Wählschaltung 101 zum Befehlsabruf-
Adressenregister 105, über die Wählschaltung 102 zur Wählschaltung 106
und zur nächsten Stapeladresse 76 übertragen.
Die zwölf höchstwertigen Bits der neuen Adresse (P + K)
werden zum Addierer 108 übertragen, wo ein Bezugsfehlerkennzeichen
für das Programm vom Fehlerkennzeichen 110 und vom
Austauschparameter-Wortregister 61 (Fig. 2B) zur neuen Adresse
addiert wird (über ODER-Gatter 112 und UND-Gatter 109).
Das Bezugsfehlerkennzeichen wird zum Speicheradressenregister 107
übermittelt, um auf die dem Speicher 34 zugeordnete Speicherzugriffssteuerung
128 einzuwirken. Danach werden die Bits
1-8 der Adresse von der Wählschaltung 106 zum Register 107
überschrieben.
Wie aus dem späteren Abschnitt "Sprungaustausch" noch näher
hervorgeht, enthält das Austauschparameter-Wortregister eine
Bezugsadresse des Maschinenprogramms, d. h. eine Adresse des
Speichers 34, in welcher das Maschinenprogramm gespeichert
ist. Die für das Maschinenprogramm kennzeichnende Bezugsadresse
wird zur Operation an der Speicherzugriffssteuerung 128
den zwölf höchstwertigen Bits der von der Wählschaltung 106 überschriebenen
Adresse hinzuaddiert.
Die neue Adresse wird sodann von der nächsten Stapeladresse 76
zur zwölften Datenebene des Befehlswort-Stapels 77 überschrieben,
und das aus dem Speicher 34 herausgegriffene Befehlswort
wird über den Kanal 75 (Fig. 2A) in den Befehlswort-
Stapel 78 eingegeben.
Der Koinzidenzprüfer 87 notiert nunmehr Koinzidenz zwischen
der neuen Adresse im Register 81 und der neuen Adresse
im Stapel 77 und gibt Datenebenen- und Bitpaket-Steuerbefehle
ab, um für die vorher beschriebenen Operationen den
neuen Befehl zum Augenblicksbefehl-Wortregister 91 überschreiben
zu lassen.
Nach dem vorstehend beschriebenen Verfahren wird nur ein
einziger Befehl vom Speicher zum Befehlswort-Kartensatz überschrieben.
Falls jedoch eine Gruppe von Befehlen aufgestellt
werden soll, wird das Befehlsabruf-Adressenregister durch den
Addierer 114 stellenmäßig ergänzt, so daß eine ganze Gruppe
von Befehlsworten vom Speicher zum Befehlswort-Kartensatz 78
überschrieben wird. Gleichzeitig wird das Programmadressenregister 81
durch die Inkrementschaltung 83 (Fig. 2A) stellenmäßig
ergänzt, damit die entsprechenden Adressen in den Befehlsadressen-
Stapel 77 eingegeben werden können.
Bibliothekaufrufe
Unter gewissen Umständen kann es wünschenswert sein, einen
Sprung zu einem Abschnitt des Speichers 34 durchzuführen, der
eine allen Datenverarbeitungseinheiten zur Verfügung stehende
Programmbibliothek enthält. Gemäß Fig. 4 sei z. B. angenommen,
daß ein Benutzer R an einem Maschinenprogramm mit einer Adresse
(bezüglich des Speichers 34) arbeitet, die bei RA R beginnt
und eine Feldlänge FL R besitzt. Weiterhin sei angenommen,
daß das Maschinenprogramm einen bei 130 befindlichen Befehl
aufweist, welcher die Datenverarbeitungsvorrichtung auffordert,
auf eine im Speicher 34 außerhalb des Maschinenprogrammfelds
enthaltene Festprogrammbibliothek bei 131 zu springen.
Ein durch das Maschinenprogramm abgegebener Bibliothekaufrufbefehl
ermöglicht einen Zugriff zur Festprogrammbibliothek.
In diesem Fall gibt der Umsetzer 94 einen aus zwei Bitpaketen
bestehenden Bibliothekaufrufbefehl ab, um einen die Absolutbibliothekadresse
darstellenden Programmkode (K) zum Operandenregister 64
(Fig. 2B) und die Befehlsadresse vom Register
81 (Fig. 2A) zum Operandenregister 63 (Fig. 2B) zu überschreiben.
Der Befehlsadressen-Stapel 77 wird freigemacht,
und alle von den Steuerungen gemäß Fig. 3 einzuholenden Abruf-
Befehle werden fallengelassen. Das Stapel-externe Fehlerkennzeichen
100 wird gesetzt (weil im Koinzidenzprüfer 87 keine Koinzidenz
festgestellt werden kann), wodurch die Wählschaltungen
101 und 102 (Fig. 3) zur Aufnahme von Adressen durchgeschaltet
werden. Die Bibliothekadresse (K) wird durch die Ganzzahl-
Addiersteuerungen 57 erzeugt und auf die vorher erwähnte
Weise über die X Register 50 und die Kanäle 85, 86 zum Programmadressenregister 81
überschrieben. Die Bibliothekadresse
im Register 81 wird dann zum Befehlsabruf-Adressenregister 105
und zur nächsten Anweisungsadresse 76 überschrieben. Die
Adresse wird auf die vorher beschriebene Weise über die Speicherzugriff-
Steuerung 128 ausgegeben, so daß ein Zugriff in einem
der Bibliothekadresse zugeordneten Teil des Speichers 34
durchgeführt wird (in diesem Fall zu dem in Fig. 4 bei 131
angedeuteten Bibliothekfeld). Es ist zu beachten, daß weder
das Bezugsfehlerkennzeichnen des Programms noch das Bit der
Datenspeicher-Bezugsgruppe gesetzt ist, so daß die Maschinenprogramm-
Bezugsadresse im Register 113 nicht zur Bibliothekadresse
hinzuaddiert wird. Infolgedessen wird nur die Absolutadresse
der Programmbibliothek auf die Speicherzugriffssteuerung 128
überschrieben, wodurch die Datenverarbeitungsvorrichtung
für den Betrieb im Feld der Bibliothek aktiviert wird.
Die Bibliothekbefehle werden anschließend über den Kanal 75
zum Befehlswort-Stapel 78 (Fig. 2A) überschrieben, um in der
Datenverarbeitungsvorrichtung verarbeitet zu werden.
Die im Befehleinhol-Adressenregister 105 (Fig. 3) enthaltene
Bibliothekadresse wird dann durch die Inkrementschaltung 114
ergänzt bzw. erhöht, so daß aufeinanderfolgende Adressen der
Bibliothek zur Speicherzugriffssteuerung 128 überschrieben
werden, damit die Befehlsworte der Programmbibliothek der
Reihe nach in den Befehlswort-Stapel 78 überschrieben werden
können. Die Bibliothekadresse in der nächsten Anweisungsadresse 76
wird ebenfalls durch die Inkrementschaltung 114 ergänzt,
und die Bibliothekadresse im Programmadressenregister 81 wird
durch die Inkrementschaltung 83 erhöht. Infolgedessen tritt
im Koinzidenzprüfer 87 eine Koinzidenz auf, so daß das stapel-
externe Fehlerkennzeichen 100 entfernt und die Datenebenensteuerung
89 sowie die Bitpaket-Steuerung 88 zur Ausgabe
von Bibliothekbefehlen betätigt werden.
Ein Merkmal der Absolutbibliothekadressen-Technik besteht
darin, daß verschiedene bzw. mehrere Datenverarbeitungsvorrichtungen
gleichzeitig einen Zugriff zur gleichen Programmbibliothek
erhalten können. Genauer gesagt, es können zwei oder mehr
Datenverarbeitungsvorrichtungen einen Zugriff zu einer bestimmten
Programmbibliothek erhalten, indem deren Absolutadresse ausgegeben
wird, so daß jede Vorrichtung Befehlsworte von der Bibliothek
erhält. Gemäß Fig. 4 vermag somit ein Benutzer oder Anwender
R mit einer Feldlänge FL R und einem Bibliothekaufrufbefehl
bei 130 zum Bibliothekfeld 131 zu springen, während
ein Benutzer oder Anwender T mit einer Feldlänge FL T und
einem Bibliothekaufrufbefehl 133 auf das gleiche Bibliothekfeld
131 springen kann.
Sprungbefehlsaustausch
In gewissen Fällen kann es wünschenswert sein, Daten ausschließlich
von einer außerhalb der Feldlänge eines Maschinenprogramms
liegenden Stelle zu erlangen. Beispielsweise
kann nach Abschluß eines Maschinenprogramms eine Datenverarbeitungsvorrichtung
bestrebt sein, auf ein anderes Maschinenprogramm
zu springen.
In diesem Fall gibt der Umsetzer 94 einen aus zwei Bitpaketen
bestehenden Austauschbefehl zur Überschreibung eines Programmkodes
(K) auf das Operandenregister 64 und der Austauschprogrammadresse
auf das Operandenregister 63 ab. Der Befehlsadressen-
Kartensatz 77 wird freigemacht, und alle durch die
Steuerungen gemäß Fig. 3 angestrebten Befehlsabrufe werden
fallengelassen. Das stapel-externe Fehlerkennzeichen 100 wird
gesetzt (weil der Koinzidenzprüfer 87 infolge des freigemachten Zustands des
Stapels 77 keine Koinzidenz feststellen kann), so daß
die Wählschaltungen 101 und 102 zur Aufnahme von Adressen
durchgeschaltet werden. Die Austausch-Sprungadresse wird durch
die Ganzzahl-Addiersteuerungen 57 (Programmadresse + ) erzeugt
und die auf die vorher erläuterte Weise über die X Register 50
sowie die Kanäle 85 und 86 zum Programmadressenregister 81
überschrieben. Die Austauschadresse wird - wie erwähnt - über
die Speicherzugriffs-Steuerung 128 ausgegeben, so daß der Inahlt
des Austauschpakets vom Speicher über den Kanal 65 und
die Mischnetzwerke 53 in die X Register 50 eingegeben wird.
Das Austauschpaket besteht aus sechzehn 64-Bit-Datenwörtern und
einem 64-Bit-Austauschparameterwort. Das Austauschparameterwort
des Austauschpakets wird zuerst abgegeben, und ihm folgen der
Reihe nach die Austauschdatenwörter für die X Register 00 bis
15. Das zuerst ankommende Austauschparameterwort wird vorübergehend
im X Register 00 gespeichert und eine Taktperiode später
in das Austauschparameter-Wortregister 61 eingeschrieben. Das
Austauschdatenwort füllt die Register 00 bis 15 der Reihe nach.
Das in Fig. 5 veranschaulichte Format des Austauschparameterworts
besteht aus einer 20-Bit-Programmadresse, einem 12-Bit-
Feldlängekode (welcher die Länge des Austauschpakets angibt),
einer 8-Bit-Austauschadresse (entsprechend K, nämlich die
Adresse des Austausches), einer 12-Bit-Bezugsadresse (entsprechend
der Adresse des Maschinenprogramms RA), einem 8-
Bit-Konditions- oder -Zustandskode und einem 4-Bit-Betriebsartkode.
Wie insbesondere aus den Fig. 2B, 3 und 5 hervorgeht,
wird die 20-Bit-Programmadresse des Austauschparameterworts
über die Kanäle 85 und 86 sowie die Verzweigungsadresse
84 in das Programmadressenregister 81 überschrieben,
die 8-Bit-Austauschadresse wird über den Kanal 124 zum Austauschadressenregister 103
übertragen, die 12-Bit-Bezugsadresse
wird über den Kanal 125 dem Bezugsadressenregister 113
eingeschrieben und ein Bezugsfehlerkennzeichen des Programms
wird vom Betriebsartsteuerteil des Austauschparameterworts
im Register 61 über den Kanal 126 zum Register 110 übertragen.
(In diesem Zusammenhang ist zu erwähnen, daß die Register 103, 110
und 113 tatsächlich physikalisch Teile des
Registers 61 und nur aus Gründen der Erläuterung als getrennte
Einheiten dargestellt sind. Bei einer einheitlichen Konstruktion
sind die Ausgänge 124, 125 und 126 vom Register 61
selbstverständlich unmittelbar mit der Wählschaltung 101, dem
UND-Gatter 109 bzw. dem ODER-Gatter 112 verbunden).
Das Speicherformat der Austauschadresse im Austauschadressenregister
106 ist in Fig. 6 gezeigt. Dabei besteht das Register
103 aus einem 20-Bit-Register, dessen fünf niederwertigsten
Bits in einem Vorwärtszähler mit der zugeordneten
Inkrementschaltung 127 (Fig. 3) enthalten sind, während die
nächsten acht Bits den 8-Bit-Austauschadressenkode speichern
und die sieben höchstwertigen Bits nicht benutzt werden,
d. h. mit binären Nullen fest-verdrahtet sind.
Im folgenden ist die Arbeitsweise beim Sprungaustausch anhand
von Fig. 3 erläutert. Nachdem die erste Adresse der Austauschpaket-
Programmadresse über die Kanäle 85 und 86 vom Register
61 (Fig. 2B) zur Verzweigungsadresse 84 (Fig. 2A und 3)
überschrieben worden ist, wird die Adresse zum Programmadressenregister 81
und sodann zur nächsten Anweisungsadresse 76
und zu den Wählschaltungen 101 und 102 übermittelt. Das Befehlsabruf-
Adressenregiste 105 wird auf die erste Adresse
gesetzt, die Austauschadresse wird im Register 103 gespeichert
und die Bezugsadresse wird im Register 113 gesetzt.
Die Bezugsadresse wird zum Addierer 108 geleitet, und zwar
über das UND-Gatter 109, das über das ODER-Gatter 112 durch
das Programmbezugs-Fehlerkennzeichen im Register 110 durchgeschaltet
wurde. (Dieses Fehlerkennzeichen ist eines von
vier im Register 61 gespeicherten Betriebsartsteuerungs-
Fehlerkennzeichen. Die anderen Fehlerkennzeichen umfassen,
wenn sie gesetzt sind (1) ein Überwachungs-Fehlerkennzeichen
zur Ermöglichung eines Zugriffs zu den Eingang/Ausgang-Vorrichtungen
und zur Verhinderung von Unterbrechungszyklen,
(2) ein Verriegelungs-Fehlerkennzeichen zur Ermöglichung eines
Zugriffs zum Verriegelungsregister 40 auf noch zu beschreibende
Weise und (3) ein Gleitkommaunterbrechungs-Fehlerkennzeichen,
welches eine Unterbrechung des Gleitkomma-Rechenbetriebs
ermöglicht, sooft ein Überlauf oder eine Unbestimmtheit
auftritt.)
Die erste Adresse wird auf vorher beschriebene Weise zur
Wählschaltung 106 überschrieben. Die acht niederwertigsten
Bits der ersten Adresse werden darauf - wie erwähnt -
zum Register 107 und dann zur Speicherzugriffssteuerung 128
überschrieben. Die Maschinenprogrammadresse (Bezugsadresse)
wird durch den Addierer 108 der Austauschadresse des
Austauschpakets hinzuaddiert und in Form der zwölf höchstwertigen
Bits zur Operation an der Steuerung 128 zum Register 107
übertragen.
Nach Empfang eines Betätigungs-Fehlerkennzeichens vom Speicher
wird der Zählerabschnitt des Registers 103 (die fünf
unwichtigsten Bit-Positionen) durch die Inkrementschaltung
127 um Eins erhöht, wodurch zu der in den Addierer 104 eingegebenen
Austauschadresse eine binäre "1" hinzuaddiert wird.
Daher wird der Austauschadressenkode um Eins erhöht, so daß
eine "1" der kombinierten Bezugsadresse und den im Register
107 erscheinenden Austauschadressenkoden hinzuaddiert wird.
Auf diese Weise wird ein Zugriff zu den Adressen des gesamten
Austauschpakets durch Erhöhung des Austauschadressenkodes
und durch die Bezugsadresse erlangt.
Einen Taktzyklus von der Überschreibung des Austauschpaket-
Befehlsworts über den Kanal 75 aus dem Speicher in den Befehlswort-
Kartensatz 78 wird die nächste Anweisungsadresse 76
durch die Inkrementschaltung 76 erhöht, um die betreffende
Programmadresse zum Befehls-Stapel 77 zu übertragen, so daß
während des nächsten Taktzyklus eine Koinzidenz im Koinzidenprüfer 87
auftritt, wodurch der Befehl vom Befehlswort-Stapel 78 zum
Augenblickwort-Register 91 übertragen werden kann, um auf die
erläuterte Weise ausgegeben zu werden.
Nach Beendigung eines Austauschpakets tritt ein weiterer
Sprung zurück zum Feld des Maschinenprogramms oder zu einem
anderen Feld-externen Programm auf, indem die Steuerung des
Austauschadressenregisters aufgegeben wird.
Lese/Einschreib-Programm
Nach Ausgabe eines Lese- oder Einschreib-Befehls vom Umsetzer
94 (Fig. 2A) wird ein Bit (oder ein Fehlerkennzeichen) in der
Ausgabesteuerung 122 (Fig. 2C) gesetzt. Dieses Bit, das im
folgenden zeitweilig als Datenspeicher-Bezugsgruppenbit bezeichnet
wird, wirkt durch das Register 111 über den Kanal
123 auf das ODER-Gatter 112 (Fig. 3) ein. (Dabei ist zu beachten,
daß die Ausgabesteuerung 122 ihrerseits ein Register
sein kann, wobei dann das Datenspeicher-Bezugsgruppenbit unmittelbar
mit dem ODER-Gatter 112 fest-verdrahtet sein kann,
so daß die Notwendigkeit für ein getrenntes Register 11 entfällt.)
Das Bit vom Register 111 schaltet das UND-Gatter 109
durch, so daß der Addierer 108 die Bezugsadresse (z. B. RA R )
zur Programmadresse addieren kann. Die über die Kanäle 99
(Fig. 2C) zur Speicherung im Speicher 34 (Fig. 1) aus dem
X Register 50 herausgelesenen Daten werden daher an Adressen
gespeichert, die durch die Bezugsadresse (RA) diktiert werden,
welche zur Programmadresse (im Feld) addiert wurde. Auf
ähnliche Weise werden die aus dem Speicher für die X Register
50 herausgelesenen Daten (über Kanäle 65, Fig. 2B) von Stellen
herausgelesen, die durch die zur Programmadresse hinzuaddierte
Bezugsadresse (RA) bestimmt werden.
Verriegelungssteuerung
Das Verriegelungsregister 40 erfüllt zwei wichtige Aufgaben,
nämlich einmal die Datenübertragung zwischen den Datenverarbeitungsvorrichtungen 30-33
ohne Überschreibung durch den
Speicher, und zum anderen die Benachrichtigung anderer Verarbeitungsvorrichtungen
von der Beendigung einer Verarbeitungsoperation,
wenn zwei oder mehr Verarbeitungsvorrichtungen an verschiedenen
Teilen einer einzigen Aufgabe arbeiten. (Selbstverständlich
sind dem Fachmann noch andere wichtige Aufgaben
des Verriegelungsregisters 40 bekannt, doch reicht bei der
vorliegenden Beschreibung die Erläuterung der beiden zugeordneten
Funktionen aus.)
Wenn Daten über das Verriegelungsregister 40 zu einer anderen
Verarbeitungsvorrichtung übertragen werden sollen, z. B. dann,
wenn Daten überschrieben werden sollen, wenn die aufnehmende
Verarbeitungsvorrichtung für ihre Verarbeitung bereitsteht, veranlaßt
der Umsetzer 94 in der aussendenden Verarbeitungsvorrichtung
ein Herauslesen der ausgewählten Daten über den Kanal
132 aus dem X Register 50 zum Verriegelungsregister 40. Gleichzeitig
sendet der Umsetzer 94 über den Kanal 121 ein Steuersignal
zur Ausgabesteuerung 122, wodurch ein Signal zum Register 40
übersandt und dieses dadurch veranlaßt wird, die
Daten zu speichern.
Wenn eine Verarbeitungsvorrichtung für die Datenaufnahme vom Verriegelungsregister 40
bereitsteht, gibt der Umsetzer 94 Steuerbefehle
zur Zugriffssteuerung 54 und zur Ausgabesteuerung 122
ab, wodurch die im Verriegelungsregister 40 enthaltenen Daten
über den Kanal 72 in das Parameterregister 62 der aufnehmenden
Vorrichtung überschrieben werden und das Verriegelungsregister
freigemacht wird.
Wenn dagegen die Daten über den Speicher 34 zu einer anderen
Verarbeitungsvorrichtung übertragen werden sollen, wie dies dann
vorkommen kann, wenn die ausgebende Vorrichtung mit einem anderen
Programm fortfahren soll, setzen der Umsetzer 94 und die Ausgabesteuerung 122
ein Fehlerkennzeichen im Verriegelungsregister 40
und übertragen auf die beschriebene Weise die Daten aus
den X Registern 50 über den Kanal 99 zum Speicher 34. Wenn
die aufnehmende Verarbeitungsvorrichtung diese Daten aufzunehmen
vermag, kann sie das im Verriegelungsregister gesetzte Fehlerkennzeichen
herauslesen und die Daten über ihren Kanal 65 vom
Speicher beziehen.
Speicherzugriff
Wie erwähnt, empfängt das Speicheradressenregister 107 eine
aus 20 Bits bestehende Adresse vom Addierer 108 und von der
Wählschaltung 106 (Fig. 3). Wie ebenfalls erwähnt, werden
die acht am niederwertigsten Bits des 20-Bit-Kodes
von einer der drei folgenden Quellen geliefert: (1) Programmadresse
(entweder von der Verzweigungsadresse 84 zur Wählschaltung 106
oder vom Programmadressenregister 81 zur Wählschaltung
102 und zur Wählschaltung 106), (2) Befehlsabrufadresse
vom Register 105, erhöht durch die Inkrementschaltung 114
und überschreiben zur Wählschaltung 106 über die
Wählschaltung 102, und (3) 15-Bit-Austauschadresse vom Register
103 über die Wählschaltung 101 und das Register 105
sowie die 5 Bits vom Zählerabschnitt, erhöht durch die Inkrementschaltung 127
und durch den Addierer 104 der 15-Bit-
Austauschadresse hinzuaddiert. Wie erwähnt, werden auch die
zwölf höchstwertigen Bits des 20-Bit-Kodes nach einem der
vorgenannten Verfahren von der Wählschaltung 106 erhalten,
und zwar nach Addierung zur Bezugsadresse durch den Addierer
108, wenn die UND-Schaltung 109 entweder durch das Programmbezugs-
Fehlerkennzeichen 110 oder durch das Datenspeicher-
Bezugsgruppenbit 111 durchgeschaltet wird. Es ist somit
ersichtlich, daß die Bezugsadresse des Maschinenprogramms nur
die zwölf höchstwertigen Bits des Inhalts des Speicheradressenregisters 107
beeinflußt; die acht niederwertigen Bits
werden von einer der drei vorgenannten Quellen erhalten.
Gemäß Fig. 7 steuern die sechs niederwertigsten Bits
des Adressenkodes (welche die sechs niederwertigsten Bits
der Gruppe der acht niederwertigen Bits bilden) den Bank-
oder Reihenwähler im Speicher 34. Die nächsten zwölf Bits
(welche die beiden höchstwertigen der acht niederwertigen
Bits und die zehn niederwertigsten Bits der zwölf höchstwertigen
Bits darstellen) bestimmen die Adressenstelle in einer
gewählten Speicherbank.
Der Speicher 34 kann aus 64 4K-Wortspeicherbänken bestehen.
Der 6-Bit-Wählkode wählt eine spezielle Bank an, während der
12-Bit-Adressenkode ein bestimmtes Wort dieser Bank wählt.
Wie erwähnt, werden die niederwertigsten Bits für
sequentielle Befehlsworte der Reihe nach aufgeschaltet bzw.
abgerufen. Jede der aufeinanderfolgenden Adressen wird somit
auf die nächste Bank und nicht auf die neue Adresse in einer
einzigen Bank aufgeschaltet. Dieses Verfahren hat zur Folge,
daß die Bänke für die aufeinanderfolgenden Befehlsworte sequentiell
abgefragt werden, so daß die Wahrscheinlichkeit dafür,
daß eine der 64 Bänke durch Abrufe überlastet wird, statistisch
gering ist.
Obgleich das Speicherzugriff-Steuersignal aus den 18 niederwertigsten
Bits des 20-Bit-Kodes im Register 107 besteht,
dessen beide oberen Bits nicht benutzt werden, können diese
oberen Bits im Fall cines erweiterten Speichers für die Auswahl
benutzt werden, zu welchem von bis zu vier 256K-Wortspeichern
ein Zugriff erfolgen soll. Durch Hinzufügung von
drei zusätzlichen Speichern ist es somit möglich, den Speicher
auf bis zu 1024k-Worte (etwa 65,5 Millionen Bits) zu
erweitern.
Beispiele
Die Register 50 sind für den Programmierer-Operator über die
Eingang/Ausgangssteuerungen und den Speicher 34 zugänglich, um
für Rechenoperationen Daten und Befehle in den Rechner einzuprogrammieren.
Zur Erläuterung der "Universal"-Merkmale der
Register 50 und speziell ihrer Funktion in verschiedenen
Operations-Betriebsarten dienen die folgenden Beispiele. An
dieser Stelle ist darauf hinzuweisen, daß verschiedene der
Adressierfähigkeiten bereits beschrieben worden sind, und
zwar speziell in Verbindung mit den Abschnitten RA und RB
der Register 50 und dem Austauschparameter-Wortregister 61.
Rechenoperationen
1. Logisches Produkt aus Xj und Xk nach Xj: Durch diesen Befehl
werden Operanden aus den durch die Markierer j und k
bezeichneten Registern zu den Operandenregistern 63 und 64
herausgelesen. Die Operanden werden dann durch die Boole′-
schen und Schiebeschaltungen verarbeitet, wobei das Resultat
in das durch den Markierer j bezeichnete Register eingegeben
wird. Nachdem der Umsetzer 94 den Befehl ausgegeben hat und
die Markierer j und k in das Register 50 überschrieben worden
sind und das Fehlerkennzeichen des Registers für den
Markierer j gesetzt worden ist, werden die in den Registern
Xj und Xk enthaltenen Daten herausgelesen und wird das Reservierungs-
Fehlerkennzeichen freigemacht. Während der nächsten
Taktperiode wird das logische Produkt der Steuerungen
der Register Xj und Xk zum Register Xj zurück übertragen.
2. Logische Summe aus Xj plus Xk nach Xj: Diese Operation ist
ähnlich wie die unter 1. beschriebene Operation, nur mit dem
Unterschied, daß die Boole′schen Addierungsschaltungen benutzt
werden.
3. Logische Differenz aus Xj minus Xk nach Xj: Diese Operation
ähnelt den Operationen 1. und 2., nur mit dem Unterschied,
daß die Boole′schen Subtrahierschaltungen benutzt
werden. Wenn in den Fällen 1. und 2. die Markierer j und k
das gleiche Eingaberegister bezeichnen, wird das 64-Bit-
Wort lediglich aus dem Register herausgelesen und anschließend
wieder in das gleiche Register eingeschrieben. Wenn jedoch
beim Beispiel 3 die Markierer j und k gleich sind, wird
ein nur Nullen enthaltendes 64-Bit-Wort in das Register eingeschrieben.
4. Gleitende Zweistellenzahlsumme oder -differenz aus Xj und
Xk nach Xj: In diesen Fällen werden die bezeichneten Register
Xj und Xk in die Gleitkomma-Addiereinheit 56 eingelesen, in
welcher sie addiert werden. Die Einzelheiten der Addition
sind für das Verständnis der Erfindung nicht wesentlich; es
mag genügen, daß das obere Halbresultat normaliesiert wird,
während dies beim unteren Halbresultat nicht der Fall ist.
Die untere Hälfte wird in das durch den Markierer j bezeichnete
Register eingegeben. Für Subtraktionsoperationen wird
der Subtrahend (Xk Daten) zunächst erhöht und auf bekannte
Weise zum Minuenden (Xj Daten) hinzuaddiert. Doppelte Stellenzahl
wird dann durch eine Einstellenzahl-Gleitsumme oder
-differenz aus Xj und Xk nach Xi (Beispiel 5) erreicht.
5. Gleitkomma-Einstellsumme oder -differenz aus Xj und Xk
nach Xi: In diesem Fall wird das obere Halbresultat nach Beispiel 4
in das durch den Markierer i bezeichnete Register
eingelesen.
6. Gleitkommadivision von Xj durch Xk nach Xj: In diesem Fall
werden die Operanden aus den durch die Markierer j und k bezeichneten
Registern zur Gleitkomma-Dividiereinheit 56 überschrieben,
um einen Quotienten zu bilden, der zu dem mit j
bezeichneten Register übermittelt wird. Der Rest des Teilungsvorgangs
wird verworfen. Wenn der Divisionsgrad nicht
normalisiert ist, wird das Fehlerkennzeichen für "außerhalb
des Bereichs" gesetzt.
7. Gleitkomma-Zweistellenprodukt aus Xj mal Xk nach Xj:
In diesem Fall werden zwei normalisierte Gleitkomma-Operanden
aus den durch die Markierer j und k bezeichneten Registern
zur Gleitkomma-Multipliziereinheit 56 überschrieben,
um drei 16 : 48-Bit-Produkte zu bilden, die in einem 96-Bit-
Resultatregister gemischt werden. Die unteren 48 Bits des
Resultats und der Exponent werden (unter Erhöhung, falls negativ)
in das durch den Markierer j bezeichnete Register
überschrieben.
8. Gleitkomma-Einzelstellenmultiplikation von Xj mal Xk nach
Xi: In diesem Fall wird das obere Halbresultat aus Beispiel 7
in das durch den Markierer i bezeichnete Register eingegeben.
9. Ganzzahlenprodukt aus Xj mal Xk nach Xj: Dieses Beispiel
ist ähnlich wie Beispiel 7, nur mit dem Unterschied, daß der
arithmetische Exponentenabschnitt der Gleitkommaeinheit nicht
benutzt wird und die unteren 64 Bits des von der Gleitkomma-
Recheneinheit gelieferten 96-Bit-Produkte in das mit j bezeichnete
Register eingelesen werden.
10. Ganzzahl-Addition oder -Subtraktion Xj und K nach Xj
oder Xi: In diesen Fällen wird die Programmkonstante (K) vom
Register 95 in das Register 64 eingelesen (mit Erhöhung, falls
eine Subtraktion durchgeführt werden soll), und die in dem
mit j bezeichneten Register enthaltenen Daten werden in das
Register 63 eingelesen. Die Inhalte der Register 63 und 64
werden durch die Steuerungen 57 mit erweiterter Mantisse
addiert, und das Resultat wird je nach Fall in das durch den
Markierer j oder i bezeichnete Register eingegeben.
11. Ganzzahlen-Differenz von Null minus Xk nach Xj: In diesem
Fall wird das Komplement der Daten in dem mit k bezeichneten
Register über die Komplementschaltung in das Register 64
eingelesen, und das Resultat wird durch die Ganzzahlen-
Addiersteuerungen 57 zu allen Nullen hinzuaddiert und schließlich
in das mit j bezeichnete Register eingegeben. Ein etwaiger
Überlauf wird zu einem anderen, benachbarten, mit Xi
bezeichneten Register übertragen.
12. Ganzzahlige Summe oder Differenz aus Xj und Xk nach Xi:
In diesen Fällen werden die in dem mit j bezeichneten Register
enthaltenen Daten in das Register 63 eingelesen, während
die Daten in dem mit k bezeichneten Register (im Fall
einer Subtraktionsoperation erhöht) in das Register 64 eingegeben
werden. Die Inhalte der Register 63 und 64 werden
durch die Ganzzahlen-Addierungssteuerungen 57 addiert, und das
Resultat wird in das durch den Markierer i bezeichnete Register
eingegeben.
Sprünge und Aufrufe
13. Sprung- oder Aufruf-Unterprogramm bei P + K: In diesem
Fall wird die gültige Programmfolge zugunsten einer neuen
Folge beendet. Die Programmadresse (P) wird vom Register 81
über den Kanal 66 zum Register 63 überschrieben, und die Programmkonstante
K wird vom Register 95 über den Kanal 73 zum
Register 64 übermittelt. Die Inhalte der Register 63 und 64
werden in Ganzzahl-Addiersteuerungen 57 addiert, worauf das
Ergebnis über die Abschnitte RA und RB des Registers 50 zum
Register 81 zurück überschrieben wird. Wenn sich die neue
Adresse im Kartensatz 77 befindet, kann der Befehl auf vorher
beschriebene Weise ausgegeben werden. Ist dies nicht der
Fall, so wird "außerhalb des Stapels"-Fehlerkennzeichen 100
gesetzt, und die Befehle werden auf beschriebene Weise
vom Speicher abgerufen.
14. Sprung nach P + K, wenn Xj innerhalb des Bereichs ist
oder nicht: Diese Befehle lassen die Programmfolge (wie in
Beispiel 13 beschrieben) auf P + K springen, wenn Xj innerhalb
des Bereichs liegt (oder entsprechend dem Befehl nicht
im Bereich ist). Wenn die Verzweigungsbedingung nicht vorliegt,
d. h. wenn Xj außerhalb des Bereichs (oder ggf. im Bereich)
liegt, ignoriert die Datenverarbeitungsvorrichtung den
Befehl und fährt mit der gültigen Programmadressenfolge fort.
Hierbei werden die Inhalte des durch den Markierer j bezeichneten
Registers zur Bestimmung des Sprungzustands auf Überlauf
("außerhalb des Bereichs") in jedem der drei folgenden
Sinne überprüft: Festkommaüberlauf, Gleitkommaüberlauf oder
Dividiere-durch-Null-Überlauf. Ein ähnlicher Befehl kann für
Bedingungen gegeben werden, in denen der Inhalt des Registers
Xj gleich oder ungleich ± 0 ist, oder wenn der Inhalt des Registers
Xj positiv oder negativ ist.
15. Verzweigung-Rückwärts um i Worte, wenn Xj < Xk: Dieser Befehl
beendet die gültige Programmfolge und bewirkt eine Rücksprungverzweigung
für die Zahl der durch den Markierer i angegebenen
Worte, wenn der Inhalt des durch j markierten Registers
kleiner ist als der Inhalt des durch k markierten Registers.
Genauer gesagt, es werden die Inhalte der Register Xj
und Xk zu den Registern 63 und 64 überschrieben und subtrahiert.
Wenn Xj-Xk positiv ist, ist die Verzweigungsbedingung
nicht erfüllt, so daß die gültige Programmadressenfolge
fortdauert. Ist dagegen Xj-Xk negativ, so ist diese Bedingung
erfüllt, und i wird von der Programmadresse subtrahiert.
Nachdem die neue Adresse P-i erhalten worden ist, wird
der Befehl auf die vorher in Verbindung mit den Stapel- oder
ggf. stapel-externen Adressen angegebene Weise ausgegeben.
16. Aufruf für Unterprogramm: Ein Unterprogramm kann an
einer durch die Programmkonstante (K) im Register 95 spezifizierten
Adresse oder von den Registern 50 an einem im
Aufrufbefehl durch einen Markierer k bezeichneten Register
aufgerufen werden. In jedem Fall wird die neue Adresse zum
Register 64 übermittelt und über die Abschnitte RA und RB
des Registers 50 zum Register 81 überschrieben, um auf die
erwähnte Weise auf die Schaltung gemäß Fig. 3 einzuwirken.
Auf ähnliche Weise werden Programmbibliotheken an Adressen
aufgerufen, die durch die Programmkonstante (K) oder von Daten
im betreffenden Register Xk bestimmt werden.
17. Ausgänge: Diese Befehle unterbrechen die gültige Programmfolge
und leiten eine neue Folge ein. In Unterprogramm-
und Programmbibliothekausgängen wird ein Sprung auf Xj + K
durchgeführt, indem die Daten in dem durch den Markierer j
des Befehls bezeichneten Register den von der Programmkonstante
im Register 95 getragenen Daten hinzuaddiert werden
und auf die vorher, insbesondere in Beispiel 14 beschriebene
Weise ein Sprung auf diese Adresse durchgeführt wird. Ein
Austausch-Ausgangbefehl beendet die gültige Programmfolge mit
einem Austauschsprung auf die Absolutadresse des Austauschpakets.
In diesem Fall wird weder vom Datenspeicher-Bezugsgruppenbit
111 noch vom Programmbezugs-Fehlerkennzeichen 110
(Fig. 3) ein Gattersignal geliefert, so daß die Bezugsadresse
im Register 113 der Absolutadresse des Austauschpakets nicht
hinzuaddiert wird.
Herauslesen, Speichern und Übertragung
18. Speichere Daten von Xj: Die Daten können im Speicher 34
(über den Kanal 99) von einem durch den Markierer j des Speicherbefehls
bezeichneten Register gespeichert werden. In diesem
Fall wird die Speicher-Adresse, an welcher die Daten gespeichert
werden sollen, zum Teil entweder durch die Programmkonstante (K)
vom Register oder durch die Adresse, welche
in dem durch den Markierer k des Befehls bezeichneten Register
gespeichert ist, gesteuert, je nachdem, was gewünscht
wird. In jedem Fall wird die Speicheradresse (K oder Xk)
durch das Register 64, die Abschnitte RA und RB der Register 50,
durch das Register 81 und die Schaltung gemäß Fig. 3
hindurchgeleitet, um der Bezugsadresse im Register 113 hinzuaddiert
zu werden (durchgeschaltet durch das Datenspeicher-
Bezugsprodukt 111). Die kombinierte Adresse bestimmt die
Absolutadresse im Speicher zur Speicherung von Daten. Die
Daten aus jedem der sechzehn X Register 50 können unter Anwendung
dieses Verfahrens in den Speicher 34 eingeschrieben
werden.
19. Speichers Daten von Xi: In diesen Fällen können die Daten
von jedem X Register 16 durch Markierung dieses Registers mit
einem Markierer i gespeichert werden. Die Speicheradresse im
Speicher 34 wird durch Addieren des Inhalts eines mit j markierten
Registers entweder mit einer Programmkonstante (K)
oder mit dem Inhalt eines mit k markierten Registers gebildet.
Die resultierende Adresse, welche die Absolutadresse des
Speicherorts bildet, wird zum X Register 00, zum Austauschparameter-
Wortregister 61 und dann zum Bezugsadressenregister 113
gemäß Fig. 3 geleitet. Die Absolutspeicheradresse im Register 113
wird dann auf das vom Datenspeicher-Bezugsgruppenbit
gelieferte Durchschalt- oder Gattersignal hin zur Speicherzugriffssteuerung 128
überschrieben.
20. Auslesen von Daten nach Xj: In diesen Fällen können die
Daten über den Kanal 65 aus dem Speicher 34 in ein mit j markiertes
Register eingelesen werden. Die Position der Ausgabedaten
im Speicher 34 wird dadurch, daß die Bezugsadresse im
Register 113 entweder zu der im Register 95 durch die Programmkonstante
(K) spezifizierten Adresse addiert wird, oder aus dem
Inhalt eines mit k markierten Registers bestimmt, wie dies
vorher beschrieben wurde. Es ist möglich, die Befehle dieses
Beispiels 20 mit denen des Beispiels 18 zu kombinieren
und einen einzigen Befehl zu bilden, der ein Datenwort von
einer Programmspeicher-Feldadresse in ein bestimmtes Register
Xj eingibt, und den ursprünglichen Inhalt dieses Registers
Xj an der gleichen Programmspeicher-Feldadresse im
Speicher zu speichern.
21. Auslesen des Programms nach Xj: Diese Befehle ermöglichen
ein Auslesen eines Datenworts aus einer Absolutadresse
im Speicher 34. Wie vorher erwähnt, kann die Adresse entweder
von der Programmkonstante (K) im Register 95, vom Inhalt
eines bestimmten Xk-Registers oder von einer Adresse bestimmt
werden, die durch Addieren von K zur Programmadresse
(P) im Register 81 abgeleitet wurde. Sofern nicht das Datenspeicher-
Bezugsgruppenbit 111 gesetzt ist, wird die Bezugsadresse
im Register 113 nicht der abgeleiteten Adresse hinzuaddiert.
22. Überträge nach Xj: Es ist möglich, verschiedene Worte zu
einem mit j markierten Register zu übertragen, indem das Wort
durch das Register 64 geleitet wird. Auf diese Weise können
die Austauschadresse vom Register 61, die Programmkonstante
K vom Register 95, eine Addition der Programmkonstante und
der Programmadresse vom Register 81 oder sogar ein ausgewählter
Markierer k in einem ausgewählten X Register gespeichert
werden.
Programmausführung
23. Umspeichere Xk nach Xj: Hierbei wird das Wort in dem
durch den Markierer k bezeichneten Register durch das Register
64 herausgelesen und in das mit j markierte Register umgespeichert.
Wenn für das Wort das Komplement gebildet werden
soll, geschieht dies in der Komplementschaltung 69 vor der
Eingabe in das Register 64.
24. Verschiebe Xj um Xk: Dabei wird das Wort in dem mit j
markierten Register zum Register 63 herausgelesen, und das
Verschiebewort in dem mit k markierten Register wird zum Register 64
herausgelesen. Eine Verschiebung (entweder nach
links oder nach rechts, gemäß Bestimmung durch den Befehlskode
F) wird durch die Schiebesteuerungen 57 durchgeführt,
und das Resultat wird zu dem mit j markierten Register zurück
übertragen.
25. Ganzzahlige Verschiebung für Xj um n: In diesem Fall wird
das Wort in dem mit j markierten Register in das Register 63
eingelesen, während n in das Register 64 eingelesen wird. Hierbei
besitzt das Befehlsformat die im Beispiel (ii) angenommene
Struktur, so daß n eine ganze Zahl aus 6 Bits, bestimmt
durch 2 Bits von der Position des Markierers i und 4 Bits von
der Position des Markierers k des Befehls, darstellt. Eine
Verschiebung nach links oder rechts erfolgt auf die in Beispiel 24
angegebene Weise.
26. Austasten oder Sicherstellen von n Bits von Xj: Hierbei
wird das Wort in dem mit j markierten Register in das Register 63
eingelesen, und Einsen werden in das Register 64 für
n Stellen eingelesen. Für Sicherstellungsoperationen schalten
die Einsen im Register 64 die Daten im Register 63 zur
Speicherung im Register Xj durch. Für Austastoperationen schalten
die Nullen im Register 64 die Daten im Register 63 zur
Speicherung im Register Xj durch.
27. Belegungszählung Xk nach Xj: Bei diesem Befehl wird ein
Operand aus einem durch den Markierer bezeichneten Register 50
in das Register 64 eingelesen, die Zahl der 1-Bits im
Operanden in den Bool′schen Schaltungen 57 gezählt und die
Zählung in ein mit j markiertes Register 50 eingegeben. Wenn
hierbei Xk alle 64 1-Bits enthält, ist die Xj eingegebene
Zählung die Dezimalzahl 64 (01000000); wenn Xk alle 0-Bits
enthält, ist die Xj eingegebene Zählung 0.
28. Auffächerungskoefizient von Xj nach Xk: Bei diesem Befehl
wird ein aus 64 Bits bestehender Gleitkomma-Operand aus
einem mit j bezeichneten X Register 50 in ein Register 63
eingelesen, um die nicht dargestellten Auffächerungssteuerungen
aufzuspreizen, während der 48-Bit-Koeffizient und eine
16-Bit-Koeffizient-Vorzeichenverlängerung in das mit k markierte
X Register 50 eingespeist werden (vgl. 8).
29. Aufspreizexponent von Xj nach Xk: Bei diesem Befehl wird
ein aus 64 Bits bestehender Gleitkomma-Operand von einem mit
j bezeichneten X Registe in ein Register 63 eingelesen, um
eine Aufspreizung auf die in Beispiel 28 beschriebene und in
Fig. 9 dargestellte Weise durchzuführen. Der Exponent des
Operanden erfährt eine Vorzeichenverlängerung oder -erweiterung
und wird in das Register Xk eingegeben. Falls Xj positiv
ist, wird das Komplement des höchstwertigen Bits des Exponenten
nach Xk umgespeichert. Ist Xj negativ, so wird das
Komplement der 12 niederwertigsten Bits des Exponenten nach
Xk umgespeichert.
30. Verdichtungs-Koeffizient Xk und -Exponent Xj nach Xk:
Infolge dieses Befehls wird ein Koeffizient-Operand vom Xk
Register 50 zum Register 64 und ein Exponenten-Operand vom
Xj Register 50 zum Register 63 herausgelesen, und diese Operanden
werden zu einem 64-Bit-Gleitkommawort verdichtet, wobei
das Resulat in das Xk Register 50 eingespeichert wird
(vgl. Fig. 10). Dabei ist zu beachten, daß für die dreizehn
niederwertigsten Bits des Exponenten das Komplement
gebildet wird, wenn das Xk-Vorzeichenverlängerungsbit negativ
ist, während für das höchstwertige Bit des Exponenten
das Komplement gebildet wird, wenn das Xk-Vorzeichenverlängerungsbit
positiv ist. Das "Außer-Bereich"-Fehlerkennzeichen
im Resultat wird auf das Vorzeichenbit gesetzt. Zum
Normalisieren des Ergebnisses kann auf diesen Befehl ein
Gleitkomma-Addierbefehl folgen, welcher dieses Resultat zu
Null addiert; vgl. Beispiel 5.
31. Überwachungsbetriebsart: Dies ist ein Systemzustand, bei
dem eine Datenverarbeitungseinheit in einer Überwachungsbetriebsart
(mit gesetztem Fehlerkennzeichen für diese Betriebsart)
ein Systemaufruf-Fehlerkennzeichen setzen kann, welches
einen Austausch aller nicht in der Überwachungsbetriebsart
arbeitenden Datenverarbeiter bewirkt, um deren Austauschadressen
in ihrem Register 103 auszutauschen. Der Zustand wird
durch ein Freimachen des Systembetriebsart-Fehlerkennzeichen
beendet. Während dieses Austauschzustands wird ein Block von
auf einem Eingang/Ausgang-Kanal eingehenden Daten in fortlaufenden
Adressenpositionen im Speicher 34 gespeichert, und
zwar beginnend mit einer durch ein Xk Datenwort bestimmten
Absolutadresse. Der Datenblock kann aus einem oder aus mehreren
Worten bestehen, deren Länge durch die Kanalzahl bestimmt
wird. Teilweise zusammengesetzte 64-Bit-Worte werden mit Nullen
aufgefüllt. Ebenso kann ein entsprechender Ausgangsbefehl
ausgegeben werden, welcher die Herauslesung eines Datenblocks
aus dem Speicher auf einem Eingang/Ausgang-Kanal bewirkt.
32. Unterbrechungsmarken: Jedes beliebige oder alle der 20 Bits
des Verriegelungs-Registers 40 können gesetzt oder von
den unteren 20 Bits eines mit k markierten X Registers gelöscht
werden. Zum Setzen oder Stellen des Verriegelungs-Registers
setzen die Einsen im Register Xk entsprechenden Bits
im Verriegelungs-Register. Zum Löschen des Verriegelungs-Registers
löschen die Einsen im Register Xk entsprechende Bits
im Verriegelungs-Register, wobei die Nullen im Register Xk
die im Verriegelungs-Register gesetzten Bits nicht beeinträchtigen.
Der Inhalt des Verriegelungs-Registers kann in
jedes beliebige, durch j markierte Register 50 eingelesen
werden.
33. Einlesen von Taktimpulsen nach Xj: Dieser Befehl, der
zur Bestimmung der zwischen ausgewählten Punkten bei der
Programmdurchführung verstrichenen Zeit benutzt wird, wird
durch Einlesen des augenblicklichen oder gültigen Inhalts
des nicht dargestellten, inneren Echtzeittaktgebers in die
oberen 44 Bits des mit j markierten X Registers durchgeführt.
Zusammenfassung
Es wird somit ein sog. Multiprozessor-Rechneranlage
geschaffen, bei der jede Datenverarbeitungsvorrichtung
eine Anzahl von "Universial"-Registern aufweist, die in einer
beliebigen von mehreren Betriebsarten zu arbeiten vermögen,
wobei eine Verriegelungssteuerung zur Überschreibung von Daten
und Verfahrenssteuersignalen zwischen diesen Einheiten,
ohne sie durch den Haupt-Speicher zu leiten, vorgesehen ist.
Eine Speicher-Zugriffstechnik,
die durch Kombination einer Bezugsadresse eines Maschinenprogramms
mit einer Sprungaustauschadresse durchgeführt
wird, leitet die Absolutadresse der herausgreifenden Daten.
Das System kann unmittelbar auf einer Absolutadresse
arbeiten und dabei die Maschinenprogramm-Bezugsadresse
ignorieren.
Bezüglich der durch die speziell in Fig. 3 veranschaulichte
Vorrichtung durchgeführten Adressiertechnik sei angenommen,
daß ein Maschinenprogramm eine Absolutadresse RA R besitzt,
der, wie in Fig. 4 graphisch dargestellt, eine bestimmte
Stelle im Speicher 34 zugeordnet ist. Weiter sei angenommen,
daß andere Abschnitte des Speichers Festprogrammbibliotheken
(mit Absolutadresse LA) sowie ein Unterprogramm
mit einer Absolutadresse SA aufweisen. Gemäß Fig. 3 ist die
Maschinenprogramm-Bezugsadresse (RA) stets im Register 113
enthalten. Diese Adresse ist z. B. die Absolutadresse der Anfangsposition
des Maschinenprogramms. Wenn Befehle aus dem
Speicher aufgerufen werden sollen (z. B. bei einem stapel-externen
Bibliothekaufruf oder in Sprungaustauschfällen, oder
wenn eine Auslese- oder Einschreibefunktion durchgeführt
werden soll), ist die Bezugsadresse (RA) plus der von der
Wählschaltung 106 weitergeschalteten Zählung die zum Speicher
überschriebene Adresse. Im Fall von stapel-externen Befehlen
wird z. B. die Programmadresse durch das Register 105
und die Schaltung 114 ergänzt, um die Zählung in der Wählschaltung
106 weiterzuschalten. Wenn die erste Programmadresse
0000 ist, wird somit die Zählung, ergänzt durch 0001, 0010,
0011 usw., zur Bezugsadresse (RA) hinzuaddiert und zum Speicher 34
überschrieben, um die laufenden Befehle des Maschinenprogramms
zu erlangen. Auf ähliche Weise wird bei Sprungfällen
dem Register 105 ein Kode eingegeben, welcher die Relativadresse
des Austauschpakets zum Maschinenprogramm angibt. Diese
Adressen werden zusammenaddiert und bilden die Absolutadresse
des Austauschpaket-Unterprogramms (SA). Soweit es die
Datenverarbeitungseinheit betrifft, wird jedoch nur die Relativadresse
des Austauschpakets benutzt, d. h. derjenige Adressenwert,
welcher angibt, wie weit entfernt das Maschinenprogramm
und das Unterprogramm im Speicher 34 angeordnet sind.
Beim Aufrufen einer Festbibliothek wird jedoch die Absolutadresse
der Bibliothek in das Register 105 eingegeben und unmittelbar
zum Speicher weitergeleitet (nach Ergänzung für
aufeinanderfolgende Befehle). In diesem Fall wird die Bezugsadresse
nicht zu der zum Speicher übermittelten Adresse
hinzuaddiert.
Die "universellen" Merkmale der Register 50 werden dadurch
gewährleistet, daß es sich bei den Registern 50 um die einzigen
für den Programmierer-Operator zugänglichen Register handelt,
die je nach der Art ihres Zugriffs für eine beliebige
von verschiedenen Funktionen benutzt werden können. Außerdem
ist es zulässig, einige dieser Register für Indizierung, andere
für die Adressierung und noch andere für arithmetische
Summierung zu benutzen, was alles simultan geschehen kann.
Mit der Erfindung wird somit eine Datenverarbeitungsvorrichtung geschaffen, bei
welcher ein Speicherzugriff, eine Indizierung und eine Summierung
in einer Mindestzeit möglich sind, während die Fähigkeiten
der einzelnen Bauteile mit maximalem Wirkungsgrad ausgenutzt
werden. Durch die maximale Ausnutzung der Bauteile
kann außerdem die Gesamtgröße der Vorrichtung kleiner gehalten
werden als dies bisher möglich war.