DE2817073A1

DE2817073A1 - Adressenberechnungsanordnung

Info

Publication number: DE2817073A1
Application number: DE19782817073
Authority: DE
Inventors: Jean-Marie Bourrez; Claude Nessin Chemla
Original assignee: Bull SA
Current assignee: Bull SA
Priority date: 1977-04-19
Filing date: 1978-04-19
Publication date: 1978-11-02
Also published as: US4254461A; GB1600442A; FR2388344A1; FR2388344B1

Description

Patentanwälte 2 8 1 7 Π *?

Dipl.-lng Dipl -Chem Dipl -lug

E. Prinz - Dr. G. Hauser - G. Leiser

Ercisbeigerslrasse 19

8 München 60

Unser Zeichen; C 3179 17.April 1978

COMPAGNIE INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL

9h, Avenue Gambetta, 75020, Paris, Frankreich

Adressenberechnungsanordnung

Die Erfindung bezieht sich auf die Adressenberechnung und auf eine Adressenverkettungsanordnung für auszuführende Mikrobefehle in einem Befehlsspeicher eines mikr©programmierten Rechners. Insbesondere bezieht sich die Erfindung auf den Fall von Steueranordnungen, bei denen eine Überlappung der eigentlichen Ausführung des laufenden Mikrobefehls und der Vorbereitungsphase des anschliessend auszuführenden Mikrobefehls vorgesehen ist. Die Erfindung kann bei Datenverarbeitungs- oder Datenübertragungssystamen angewendet werden. Sie erweist sich besonders bei umfangreichen Rechenanlagen als vorteilhaft, bei denen die Tests bei der Mikrobefehlsverkettung Zeit in Anspruch nehmen und im Ausführungszyklus des Mikrobefehls häufig zu spät kommen. Diese Verzögerung in der Vorbereitung des Mikrobefehls führt in im Uberlappungsbetrieb arbeitenden

809844/0802

Rechnern dazu, daß eine Befehlsausführung versagt.

Nach der Erfindung wird die Adresse eines Im Befehlsspeicher enthaltenen Mikrobefehls entweder direkt vom Adressenregister zum Hinweisen auf den ersten Mikrobefehl im Befehlsspeicher übertragen, der die Anfangsadresse des Mikroprogramms im Befehlsspeicher darstellen wird, oder sie wird von einer Verkettungslogik für die Mikrobefehle im Befehlsspeicher ausgearbeitet, wobei sie in diesem Fall als laufende Verkettungsadresse im Befehlsspeicher bezeichnet wird, die auf die vom ersten Mikrobefehl verschiedenen aufeinanderfolgenden Mikrobefehle des Mikroprogramms hinweisen wird.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zu schaffen, die die Vorbereitung und die Ausführung von Mikrobefehlen in drei Betriebsarten ermöglicht, nämlich die Betriebsart mit vorbereiteter Verkettung, die Betriebsart mit direkter Verkettung und die Betriebsart mit gemischter Verkettung.

In der Betriebsart mit vorbereiteter Verkettung wird eine durch ein Feld eines Mikrobefehls angegebene Änderung der Adressenverkettung im Verlauf vorangehender Mikrobefehle dadurch vorbereitet, daß Modifizierungsbits in Flipflops oder in spezielle Register geladen werden. Die Ladevorgänge können sich aus einer definierten Positionierungsreihenfolge, aus einer Modifikation alter Inhalte abhängig von Testergebnissen,

809844/080?

aus einer Übertragung des Inhalts eines anderen Flipflops oder eines anderen Registers oder auch aus einem Berechnungsresultat ergeben. Die Betriebsart mit vorbereiteter Verkettung eignet sich besonders für den Fall, bei dem es möglich ist, den Verkettungsvorgang durch eine vorherige Abspeicherung abhängig von Ergebnissen von im Ablauf befindlichen Mikrooperationen zu verschieben, ohne daß sich dies durch die Einführung einer unwirksamen Zykluszeit bemerkbar macht. Die Adressenverkettung wird schließlich abhängig von dieser Abspeicherung festgelegt, und unter Berücksichtigung der Überlappung zwischen der Ausführung des Mikrobefehls η und der Vorbereitung des Mikrobefehls n+1 resultiert daraus nicht die Gefahr des unerwünschten Lesens eines Mikrobefehls.

In gewissen Fällen kann es sich nachteilig auf die Ausführungszeit und auf die Anzahl der Befehlswörter auswirken, wenn ein Testergebnis an einem Mikrobefehlsfeld in einem Flipflop gespeichert wird, bevor die Adressenverkettungen abhängig von diesem Testergebnis befohlen werdaiJDies gilt insbesondere bei Mikroprogrammen mit gleitender Ausführung, bei denen es häufig erwünscht ist, die Verkettungsbefehle in einem Mikrobefehl abhängig von Ergebnissen zu geben, die am Ende dieses gleichen Mikrobefehls erhalten werden. Ein solcher Verkettungsprozesss verträgt sich nicht mit der Tatsache, daß sich innerhalb des gleichen Zyklus das Lesen des Mikrobefehls n+1 und die Ausführung des Mikrobefehls η überlappen,, Die direkte Adresaenverkettung besteht darin, daß der Fall optimiert wird,

809844/0802

bei dem die Tests an den direkt auf die Verkettung einwirkenden Mikrobefehlsfeldern nicht erfolgreich sind. Während der Ausführung des Mikrobefehls η wird der Mikrobefehl n+1 gelesen, zu dem der Anschluß hergestellt werden soll, wenn der Test keinen Erfolg hat. Der Mißerfolg bei den Testfeldern des Mikrobefehls wird natürlich als der wahrscheinlichste Fall angesehen. Im Fall erfolgreicher Tests wird die Anordnung dagegen am Ende des Zyklus einen nicht gewünschten Mikrobefehl gelesen haben. Im nachfolgenden Zyklus erfolgt keine Ausführung, während das Lesen des von der Verkettungsadresse tatsächlich angeforderten Mikrobefehls erfolgt.

Bei der direkten Verkettung wird während der Ausführung im Falle eines Teste an den Testfeldern des Mikrobefehls ein Maschinenzyklus verlorengehen, falls diese Tests direkt auf die Mikrobefehls-Verkettungsbefehle einwirken. Diese Befehle sind bei Fehlertests, bei einem von der Norm abweichenden Format nder bei irgendwelchen Anomalien sehr wichtig, da sie die unmittelbare Ausführung der Tests ohne Verwendung von Verkettungsflipflops und praktisch ohne nachteilige Zeitauswirkungen gestatten, da die nachteiligen Auswirkungen nur in dem wenig wahrscheinlichen Fall von Anomalien auftreten. Diese Befehle ermöglichen ferner, die wahrscheinliche nachteilige Auswirkung Jedesmal dann herabzusetzen, wenn in einem Mikrobefehl die Verkettung abhängig von Ergebnissen dieses gleichen Mikrobefehls befohlen werden soll, wo -

809844/0802

wobei die Ausführungsergebnisse als gleich wahrscheinlich angenommen werden. Die Betriebsart mit gemischter Verkettung ermöglicht schließlich die Überlagerung der Befehle für vorbereitete Verkettungen und der Befehle für direkte Verkettungen.

Die angestrebten Ziele, die oben angegeben wurden, werden mittels der Erfindung erreicht, indem im Mikrobefehl zwei die mit dem nächsten Mikrobefehl auszuführende Verkettung angebende Felder sowie zusätzliche Felder vorgesehen werden. Die die Verkettung angebenden Felder sind:

- ein Feld AE, das die Verkettungsadresse angibt und

- ein Feld ME, das die Verkettungsbetriebsart angibt. Die zusätzlichen Felder sind:

- zwei Teststeuerfelder CM.. und CM₂ und

- Flipflopeingabe-Befehlsfelder B^, B₂# B-*, B,.

Wenn das die Verkettungsbetriebsart angebende Feld ME den Wert O hat, ist die Adresse des nächsten Mikrobefehls durch die Verkettungsadresse AE angegeben.

Wenn das die Verkettungsbetriebsart angebende Feld ME eine Verkettungsänderung angibt (Feld ME φ O), dann wird die Adresse des nächsten Mikrobefehls durch

809844/0802

die Verkettungsadresse AE angegeben, die durch die Einwirkungdes Feldes ME auf die Testergebnisflipflops F₁, F₂, auf die Flipflops BB₁ bis BB^ und auf ein die Verkettungsmodifizierungsbits enthaltendes Register Ry modifiziert wird.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig.1 das Format eines Mikrobefehls,

Fig.2 in vereinfachter Form einen Befehlsspeicher, der Befehlsschaltungen und Verkettungsmodifizierungsschaltungen zugeordnet ist,

Fig.3 eine Übersichtsdarstellung zur Veranschaulichung des allgemeinen Verkettungsprozesses,

Fig.4 in den Figuren 4a und 4b ein Schaltbild der Verkettungslogik,

Fig.5 ein Schaltbild der Testlogik,

Fig.6 und 7 Steuerschaltungen für die Flipflops BB₁ bis BB₄,

Fig.8 eine Ausführungsform des Decodierers 78 und

Fig.9 eine Ausführungsform der Baueinheiten 57 bis und 66 bis 68 von Fig.5ο

809844/0802

Das Format des in Fig.1 dargestellten Mikrobefehls hat eine Länge von 144 Bits. Es sind nur die dem Verständnis der Erfindung dienlichen Felder dargestellt.

Die Teststeuerfelder CM₁ und CM₂ haben jeweils eine Länge von vier Bits. Das Feld CM₁ beginnt mit dem Bit 108; das Feld CM₂ beginnt mit dem Bit 112. Diese Felder ermöglichen Tests am Ausgang eines Rechenwerks, das Daten in Achtergruppen verarbeitet, und am Ausgang eines Rechenwerks, das Informationsdoppelwörter verarbeitet. DieseTests sind beispielsweise Ungültigkeitstests, Positiv- oder Null-Tests, Negativtests oder Übertrag-Tests am Ausgang der zwei Rechenwerke.

Das Feld B₁ hat eine Länge von drei Bits; es beginnt beim Bit 116. Seine Aufgabe ist es, das Laden eines Modifizierungsflipflops BB₁ zu steuern. Dieses Feld kann auch folgende Bedeutungen haben:

1. eine unbedingte Komplementierung des alten Inhalts des Flipflops BB₁;

2. eine Komplementierung des Flipflops BB₁, wenn sich der am Feld CM₁ durchgeführte Test als richtig erwiesen hat;

3. Komplementierung des Flipflops BB₁, wenn sich der am Feld CM₂ durchgeführte Test als richtig erwiesen hat;

4. Rückstellen des Flipflops BB₁ auf den Wert O;

809844/0802

5. Eingabe des Ergebnisses des vom Feld CM,, gesteuerten in das Flipflop BB₁;

6. Eingabe des Ergebnisses des vom Feld CMp gesteuerten Tests in das Flipflop BB₁.

Das Feld Bp hat eine Länge von zwei Bits; es beginnt beim Bit 119.Seine Aufgabe ist es, das Laden des Verkettungsmodifizierungsflipflops BBp zu steuern. Dieses Feld kann folgende Bedeutungen haben:

1. Eingabe des Ergebnisses des vom Feld CM₁ gesteuerten Teste in das Flipflop BB₂;

2. Eingabe des Ergebnisses des vom Feld CM₂ gesteuerten Tests in das Flipflop BB₂;

3. Eingabe des Ergebnisses der ODER-Verknüpfung zwischen dem alten Inhalt des Flipflops BB₂ und des Ergebnisses des vom Feld CM₂ gesteuerten Tests in das Flipflop BB₂.

Das Feld B, hat eine Länge von 2 Bits; es beginnt beim Bit 121. Seine Aufgabe ist es, das Laden des Verkettungsmodifizierungsflipflops BB, zu steuern. Dieses Feld kann die folgenden gedeutungen haben:

1. Eingabe in das Flipflop BB, in Abhängigkeit vom Vorhandensein von zwei sekundären Befehlen, deren besondere Wirkung keine direkte Verbindung mit dem Mikrobefehlsverkettungsprozess hat; wenn keine sekundären Befehle vorhanden sind, findet die Operation nicht statt (Ν0Ρ); wenn der Befehl CSIS0 809844/0802

vorhanden ist, ist das Bit 12 des Registers ISR in das Flipflop BB, zu übertragen; wenn der Befehl CSPCR vorhanden ist, ist das Bit 7 des Registers PCR in das Flipflop BB, zu übertragen;

2„ Eingabe des Ergebnisses des vom Feld CM^ gesteuerten Tests in das Flipflop BB,;

3. Eingabe des Ergebnisses der ODER-Verknüpfung des alten Inhalts des Flipflops BB, und des Ergebnisses des vom Feld CM^ gesteuerten Tests in das Flipflop

4. Eingabe des alten Inhalts des Flipflops BB₂ in das Flipflop BB,.

Das Feld B, hat eine Länge von zwei Bits; es beginnt beim Bit 123. Seine Aufgabe ist es, das Laden des Verkettungsmodifizierungsflipflops BB^ zu steuern. Dieses Feld kann die folgenden Bedeutungen haben:

1. Eingabe in das Flipflop BB^ in Abhängigkeit vom Vorhandensein des sekundären Befehls CSPR; wenn kein sekundärer Befehl vorhanden ist, wird die Operation nicht ausgeführt (N0P); wenn ein sekundärer Befehl CSPCR vorhanden ist, wird das Bit 7 des Registers PCR in das Flipflop BB^ übertragen;

2. Eingabe des alten Inhalts des Flipflops BB₁ in das Flipflop BB₄;

809044/0802

3. Eingabe des alten Inhalts des Flipflops BBp in das Flipflop BB₄;

4. Eingabe des alten Inhalts BB, in das Flipflop BB^.

Die noch verbleibenden Felder ME und AE definieren die Verkettung mit dem nächsten auszuführenden Mikrobefehl.

Das Feld A hat eine Länge von 14 Bits; es beginnt beim Bit 132. Dieses Feld AE gibt die Verkettungsadresse vor ihrer Modifizierung durch das Verkettungsbetriebsart-Steuerfeld ME an. Dieses Feld AE enthält die 12 niedrigstwertigen Bits der Verkettungsadresse zum nächsten Mikrobefehl. Die zwei höchstwertigen Bits der 14-Bit-Adressierung bleiben die gleichen wie die für die ursprüngliche Ausführungsadresse angegebenen Bits.

Das Feld ME hat eine Länge von 7 Bits; es beginnt beim Bit 125.Dieses Feld ME gibt die Verkettungsbetriebsart an. Jedes Bit des Steuerfeldes ME hat eine spezielle Modifizieruiigswirkung für die Verkettungsadresse im Feld AE.

Die Bits ECM₁ und ECM₂ definieren die Betriebsart mit direkter Verkettung in Abhängigkeit von Tests, die von den in den Flipflops F₁ und F₂ gespeicherten Feldern CM₁ und CM gesteuert werden.

Die Bits EB₁, EB₂, EB,, EB^ und EBRy definieren die Betriebsart mit vorbereiteter Verkettung, und sie geben die Modifizierung des Adressenfeldes AE mit dem

809844/0802

Inhalt der Flipflops BB₁, BB₂, BB,, BB^ und mit dem Inhalt eines Registers BR₇ frei. -

Die Übersichtsdarstellung von Fig.2 faßt das allgemeine Prinzip der Adressenverkettungen zusammen.

Bei der Betriebsart mit vorbereiteter Verkettung kann eine Modifizierung der vom Feld AE eines Mikrobefehls gegebenen Verkettungsadresse im Verlauf vorangehender Mikrobefehle durch Laden der Flipflops BB₁, BB₂, BB₃ BB^ oder des Oktettregisters BRy vorbereitet worden sein. Diese Ladevorgänge können sich aus einer Positionierungsreihenfolge, aus der Notwendigkeit, die alten Inhalte in Abhängigkeit von Ergebnissen der Tests CM₁ und/oder CM₂, einer Übertragung des Inhalts eines anderen Flipflops oder eines anderen Registers oder auch aus einem Berechnungsresultat ergeben.

Die Befehle EB₁, EB₂, EB,, EB^ und EBR₇ für die vorbereiteten Verkettungsmodifizierungen, die durch einen Mikrobefehl gegeben sind, sind in Fig.2 bei 21 dargestellt; sie modifizieren die Verkettungsadresse mit den Inhalten der Flipflops BB₁, BB₂, BB,, BB^ oder mit dem Inhalt des Registers BRy am Ende des vorangehenden Mikrobefehls.

Allgemein enthalten die Binärstellen des in Fig.2 bei 20 dargestellten Feldes AE, die durch den Inhalt der Flipflops oder des Registers modifiziert werden können, die Werte 0, damit verhindert wird, daß die ODER-Verknüpfung bei der Modifizierung maskiert wird.

809844/0802

Das nachfolgende Beispiel gibt die Wirkung eines Befehls EBRy an.

AE X X JC X X 0 0 0

BRy 0000ABCD

Die wirksame Adresse des nächsten Mikrobefehls wird dann sein:

X X X X X A B C D

Das nachfolgende Beispiel gibt die Wirkung eines Befehls und eines Befehls BE, an:

AE X X 0X 0

Y Z

BB₁ Y

Die wirksame Adresse des nächsten Mikrobefehls wird sein:

X „ . ο XZXY

Bei der Betriebsart mit direkter Verkettung ist die Logik in der Weise verwirklicht worden, daß der Fall, bei dem die direkt auf die Verkettung einwirkenden Tests CM^ und/oder CM₂ nicht erfolgreich sind, optimiert wird, d.h. für den Fall, daß gilt:

F_{1 +} F₂ = 3f F. = O

8098U/0S02

Während der Ausführung des Mikrobefehls wird der Mikrobefehl η + 1 geschrieben, an dem der Anschluß erfolgen soll, wenn gilt:

f ^Fi = °

Der Fall des Fehlergebnisses der Tests CM₁ und/oder CM₂ wird von vornherein als der wahrscheinlichste Fall gesetzt.

Für den Fall der erfolgreichen Tests gilt:

F₁ = 1 und/oder F₂-I —*" ^- F^ = 1

DasLesen des Mikrobefehls am Ende des Zyklus wird erfolgen, jedoch findet im folgenden Zyklus keine Ausführung statt, während das Lesen des von der Verkettungsadresse verlangten Mikrobefehls stattfindet. Somit geht bei der Ausführung im Falle der erfolgreichen Tests CM₁ und/oder CM₂ ein Maschinenzyklus verloren, wenn diese Tests durch die Befehle ECM₁ und ECM direkt auf die Verkettung einwirken.

Das nachfolgende Beispiel gilt für den Fall eines Befehls ESM₁ und

AE X X 0 0

Ergebnis des Tests ₁
Ergebnis des Tests CM₂
Wirksame Adresse des
nächsten Mikrobefehls

8098-U/08Ö2

Die Betriebsart mit gemischter Verkettung ermöglicht die Überlagerung der durch die Befehle zur vorbereiteten Verkettung und die Befehle zur direkten Verkettung eintretenden Wirkungen.

AE: X X 0 X 0 0

Ergebnis des Teats CM₂: Fp

BB₁: Υ

BB₄: Z

Wirksame Adresse des
nächsten Mikrobefehls: X X Z X F₂ Y

Nach den obigen Ausführungen und gemäß der Darstellung von Fig.2 erfolgt die Modifizierung des niedrigstwertigen Bits AE₁₁ des Feldes AE entsprechend der logischen Gleichung:

AE₁₁+ (BR₇)₇* EBR₇ + BB₁* EB₁ + F₁- ECM₁

Die Modifizierung des Bits AE₁₀ des Feldes AE erfolgt entsprechend der logischen Gleichung:

AE₁₀+ (BR₇)5«EBR₇ + BB₂*EB₂ + F₂

Die Modifizierung des Bits AEg des Feldes AE erfolgt ent sprechend der logischen Gleichung:

AE₉ + (BR₇)^-EBR₇ + BB₃-EB₃

Die Modifizierung des Bits AE₈ des Feldes AE erfolgt ent sprechend der logischen Gleichung :

AE₈ + (BR₇)^EBR₇ + BB₄-EB₄

809844/0802

Die Modifizierung des Bits AE₇ des Feldes AE erfolgt entsprechend der logischen Gleichung :

AE₇ + (BR₇), · EBR₇

Die Modifizierung des Bits AE₆ des Feldes AE erfolgt entsprechend der logischen Gleichung :

AE₆ + (BR₇)₂ ' EBR₇

Die Modifizierung des Bits AE₅ des Feldes AE erfolgt entsprechend der logischen Gleichung :

AE₅ + (BR_?)₁ · EBR₇

Die Modifizierung des Bits AE₄ des Feldes AE erfolgt entsprechend der logischen Gleichung:

AE₄ + (BR₇)0 · EBR₇.

In diesen Gleichungen repräsentiert das Zeichen * die UND-Verknüpf ung und das Zeichen + repräsentiert die ODER-V erknüpfung.

Die verschiedenen Baueinheiten, die nunerwähnt werden, sind in Fig.3 und den nachfolgenden Figuren dargestellt. In Fig.3 sind die Flipflops F₁ und F₂ durch das Register dargestellt, das zwei Flipflops enthält.

Die Flipflops BB₁ bis BB₄ sind durch das Register 6 mit vier Flipflops dargestellt. Die Eingänge der Register 5 und 6 werden von einer Testschaltung 4 gesteuert, die die Felder CM , CM₂, B₁ bis B₄ und ME des Mikrobefehls empfängt, der im Befehlsregister 11 gespeichert ist, nachdem "er im Befehl s spei eher 10 gelesen worden ist. Die Ausgänge der Register 5 und 6 sind an Eingänge der Adressenberechnungseinheit 9 angeschlossen; sie übertragen die Zustände der

809844/0802

Flipflops F₁, F₂ und BB₁ Ms BB^ für die Modifizierung des Adressenfeldes AE in der Adressenberechnungseinheit 9 ■ Die Adresse nberechnungseinheit empfängt über ein Register AIX eine von einem außerhalb der hier zu beschreibenden Anordnung liegenden Organ eine Adresse; diese Adresse kann direkt auf einen ersten Mikrobefehl im Befehlsspeicher hinweisen, und sie kann die Anfangsädresse eines Mikroprogramms im Befehlsspeieher 10 sein. Die Adressenberechnungseinheit empfängt auch den Inhalt ines in der Registergruppe 1(BR₁ bis BR^) enthaltenen Registers BRy mit acht Bits zum Berechnen der Modifizierung der Verkettungsadresse; ferner empfängt sie den im Befehls spei eher 10 gelesenen Befehl. Die Eingänge der Adressenberechnungseinheit 10 sind direkt mit den Adressenwähleingängen im Befehls spei eher 10 verbunden.

Die Eingänge des Rechenwerks 3 sind direkt an die Eingänge der Registergruppe 1, die sieben Register BR₁ bis BRy mit jeweils acht Bits und mit dem Rechenwerk 13 verbunden, damit sie am Anfang des Zyklus eine 8-Bit-Gruppe empfängt, die als Informationen in den Doppelwortarbeitsregistern 0, W₁, W₂, W, der Registergruppe 2 erarbeitet wurde. Die Registergruppe2 enthält Doppelwort-Informationen; sie kann aus dem internen Speicher 12 oder aus Einrichtungen außerhalb der hier zu beschreibenden Anordnung geladen werden. Der Inhalt der Registergruppe 2 wird entweder aus der hier zu beschreibenden Anordnung nach außen oder zum Eingang des Rechenwerks 13 übertragen. Das Rechenwerk 13 ist auch mit dem Befehlsregister 11 verbunden, damit es den Operanden des im internen Speicher gelesenen Mikrobefehls empfängt.

In Fig.4 ist die Adressenberechnungseinheit dargestellt, in der sich die hier zu beschreibende AdPessenverkettungslogik befindet. Sie enthält einen Adressendecodierer 41, dessen Eingänge von den Ausgängen des Adressenwählsregisters

809844/0802

SAR42 gesteuert werden. Im Beispiel von Fig.4 enthält das Adreseenwählregister SAR.42 Adressenwertigkeits-Speicherflipflops X₀, X₁, AE₀ bis AE₁₁. Der Eingang jedes Flipflops A^ bis A₁₁ ist jeweils am Ausgang von ODER/UND-Gliedern 43 bis 50 angeschlossen. Die Eingänge der Flipilops X₀, X₁, AEq, AE₁, AE₂ und AE, sind direkt an entsprechende nicht dargestellte Ausgänge des Befehlsspeichers 10 angeschlossen; sie speichern die Bits des im Befehlsspeicher 10 von Fig.1 gelesenen Feldes AE mit der höchsten Wertigkeit.

Das Verknüpfungsglied 43 enthält ein ODER-Glied mit zwei Eingängen, die an die Ausgänge von zwei UND-Gliedern mit ebenfalls zwei Eingängen angeschlossen sind. Das erste UND-Glied empfängt an einem Eingang dauernd ein Signal mit dem Wert "1" und am anderen Eingang das Bit AE, des Feldes AE des im Befehlsspeicher 10 gelesenen Mikrobefehls. Das zweiteUND-Glied empfängt an einem Eingang das Bit(BR7)₀ des Registers BR™ aus der Register gruppe 1 von Fig.3 und am anderen Eingang das Bit EBRy des Feldes EM des im Befehlsspeicher 10 gelesenen Mikrobefehls.

Das Verknüpfungsglied 44 besteht aus einem ODER-Glied mit zwei Eingängen, die an die Ausgänge von zwei UND-Gliedern angeschlossen sind, die ebenfalls zwei Eingänge aufweisen. Das erste UND-Glied empfängt an einem Eingang ständig ein Signal mit dem Wert "1" und an seinem anderen Eingang das Bit AEe des Feldes AE des im Befehls speicher 10 gelesenen Mikrobefehls. Der zweite Eingang des UND-Glieds empfängt an einem Eingang das Bit (BRy)₁ aus dem Register BR₇ der Registergruppe 1 von Fig.3 und seinem anderen Eingang das Bit EBR₇ des Feldes EM des im Befehls speicher gelesenen Mikrobefehls.

Das Verknüpfungsglied 45 besteht aus einem ODER-Glied mit zwei Eingängen, die an die Ausgänge von zwei UND-Gliedern angeschlossen sind, die ebenfalls zwei Eingänge

809844/0002

aufweisen. Das erste UND-Glied empfängt an einem Eingang ständig ein Signal mit dem Wert "1" und an seinem anderen Eingang das Bit AEg des Feldes AE des im Befehlsspeicher gelesenen Mikrobefehls. Das zweite UND-Glied empfängt an einem Eingang das Bit (BR7)₂ aus dem Register BR« der Registergruppe 1 von Fig.3 und an seinem anderen Eingang das Bit EBRy des Feldes EM des im Befehlsspeicher 10 gelesenen Mikrobefehls.

Das Verknüpfungsglied 46 besteht ebenfalls aus einem ODER-Glied mit zwei Eingängen, die an die Ausgänge von zwei UND-Gliedern angeschlossen sind, die ebenfalls zwei Eingänge aufweisen. Das erste UND-Glied empfängt an einem Eingang ständig ein Signal mit dem Wert "1" und am anderen Eingang das Bit AEy des Feldes AE des im Befehlsspeicher 10 gelesenen Mikrobefehls. Das zweite UND-Glied empfängt an einem Eingang das Bit(BR7), aus dem Register BRy der Registergruppe 1 von Fig.3 und am anderen Eingang das Bit EBRy des Feldes EM des im Befehls spei eher 10 gelesenen Mikrobefehls.

Das Verknüpfungsglied 47 besteht aus einem ODER-Glied mit drei Eingängen, die an die Ausgänge von 3-UND-Gliederη angeschlossen sind, die jeweils ~ zwei Eingänge aufweisen. Das erste UND-Glied empfängt an einem Eingang ständig ein Signal mit dem Wert "1" und am anderen Eingang das Bit AE_Q d?s Feldes AE des im Befehls spei eher 10 gelesenen Mikrobefehls. Das zweite UND-Glied empfägt an einem E ingang das Bit (BR7)^ aus dem Register BRy der Registergruppe 1 von Fig.3 und am anderen Eingang das Bit EBRy des Feldes EM des im Befehlsspeieher 10 gelesenen Mikrobefehls. Das dritte UND-Glied empfängt an seinem Eingang das Zustandssignal des Flipflops BB^, das sich im Register 6 von Fig.3 befindet, und an seinem anderen Eingang das Bit EB^ des Feldes EM des im Befehls spei eher 10 gelesenen Mikrobefehls.

809844/0802

Das Verknüpfungsglied 48 besteht aus einem ODER-Glied mit drei Eingängen, die an die Ausgänge von drei UND-Gliedern angeschlossen sind, die Jeweils zwei Eingänge aufweisen. Das erste UND-Glied empfängt an einem Eingang ständig ein Signal mit dem Wert "1" und am anderen Eingang das Bit AEq des Feldes AE des im Befehls spei eher 10 gel esenen Mikrobefehls. Das zweite UND-Glied empfängt an einem Eingang das Bit (BR7)c aus dem Register BR„ der Registergruppe 1 von Fig.3 und an seinem anderen Eingang das Bit EBR₇ des Feldes EM des im Befehlsspeicher 10 gelesenen Mikrobefehls. Das dritte UND-Glied empfängt an einem Eingang das Zustandssignal des Flipflops BB,, das sich im Register 6 von Fig.3 befindet, und an seinem anderen Eingang das Bit EB, des Feldes EM des im Befehls speicher 10 gelesenen Mikrobefehls.

Das Verknüpfungsglied 49 besteht aus einem ODER-Glied mit vier Eingängen, die an die Ausgänge von vier UND-Gliedern angeschlossen sind, die jeweils zwei Eingänge aufweisen. Das erste UND-Glied empfängt an einem Eingang ständig ein Signal mit dem Wert "1" und am anderen Eingang das Bit AE^₀ des Feldes AE des im Befehlsspeicher 10 gelesenen Mikrobefehls. Das zweite UND-Glied empfängt an einem Eingang das Bit (BR7)g aus dem Register BRy der Registergruppe 1 von Fig.3 und am anderen Eingang das Bit EBR„ des Feldes EM des im Befehlsspeieher 10 gelesenen Mikrobefehls. Das dritte UND-Glied empfängt an einem Eingang das Zustandssignal des Flipflops BBp, das sich im Register 6 von Fig.3 befindet, und am anderen Eingang das Bit EBp des Feldes EM des im Befehls speicher 10 gelesenen Mikrobefehls. Das vierte UND-Glied empfängt an einem Eingang das Zustandssignal des Flipflops F₂* das sich im Register von Fig.3 befindet, und am anderen Eingang das Bit ECM₂ des Feldes EM des im Befehls spei eher 10 gelesenen Mikrobefehls.

809844/0802

Das Verknüpfungsglied 50 besteht aus einem ODER-Glied mit vier Eingängen, die an die Ausgänge von vier UND-Gliedern angeschlossen sind, die jeweils zwei Eingänge aufweisen. Das erste UND-Glied empfängt an einem Eingang ständig ein Signal mit dem Wert "1" und am anderen Eingang das Bit AE₁₁ des Feldes AE des im Befehlsspeicher 10 gelesenen Mikrobefehls. Das zweite UND-Glied empfängt an einem Eingang das Bit(BR7)₇ aus dem Register BR₇ der Registergruppe 1 von Fig.3 und am anderen Eingang das Bit EBR₇ des Feldes EM des im Befehls spei eher 10 gelesenen Mikrobefehls. Das vierte UND-Glied empfängt an einem Eingang das Zustandssignal des Flipflops F₁, das sich im Register 5 von Fig.3 befindet, und an seinem anderen Eingang das Bit ECM₁ des Feldes EM des im Befehlsspeicher 10 gelesenen Mikrobefehls.

In Fig.5 sind die Baueinheiten dargestellt, die die Testschaltung 4 bilden. Die zu testenden Bits kommen über die Übertragungsleitung BUSA₁ vom Ausgang des Rechenwerks 3, wobei der Test an acht Bits stattfindet, und über die Übertragungsleitung BUSA₂ vom Ausgang des Rechenwerks 13, wobei der Test an 64 Bits stattfindet. In Fig.5 sind nur die Tests veranschaulicht, mit deren Hilfe negative Werte, Nullwerte oder positive Werte an den Ausgängen der beiden Rechenwerke festgestellt werden können. Die Anzahl und die Besonderheit dieser Tests ist natürlich nicht im einschränkenden Sinne zu verstehen; es können auch andere Tests vorgesehen werden. Der Test an den Bytes (8-Bit-Gruppen) wird von den Baueinheiten 57, 58 und 59 durchgeführt.Die Baueinheit 57 stellt einen negativen Wert des Bytes fest; die Baueinheit 58 zeigt an, daß alle Bits des Bytes den Wert "0" haben, und die Baueinheit 59 stellt einen

809844/0802

positiven Wert des Bytes fest. Die Einzelheiten dieser Baueinheiten sind in Fig.9 dargestellt, die die Testanordnung für ein Byte zeigt. Vereinbarungsgemäß ist das Byte negativ, wenn das Bit 8 den Wert "1" hat; es wird vom Verstärker 95 erfaßt. Der Nulltest wird mit Hilfe eines ODER-Glieds 96 mit sieben Eingängen bewirkt, dem ein Negator 97 folgt. Wenn alle Bits am Eingang des ODER-Glieds 96 den Wert "0" haben, nimmt das Signal am Ausgang des Negators 97 den Wert "1" an.

Der Positivtest wird mittels des ODER-Glieds 96 und des folgenden UND-Glieds 99 mit zwei Eingängen durchgeführt, wobei der Ausgang 8 des ODER-Glieds 96 mit dem Eingang des UND-Glieds 99 verbunden ist, während der Eingang des UND-Glieds 99 am Ausgang 2 des Negators 98 angeschlossen ist, dessen Eingang 1 das Bit 8 empfängt. Wenn das Bit 8 den Wert "0" hat und wenn wenigstens ein Bit mit dem Wert "1" an einem der Eingänge 1 bis 7 des ODER-Glieds 96 vorhanden ist, nimmt das Signal am Ausgang des UND-Glieds 99 den Wert "1" an und meldet einen positiven Wert an der Übertragungsleitung BUSA₁. Nach Fig.5 sind die Ausgänge 2 der Testeinheiten 57» 58 und 59 jeweils mit dem Eingang 1 von drei UND-Gliedern angeschlossen, die jeweils zwei Eingänge 55, 54 und 53 aufweisen. Das vom Rechenwerk 3 zur Übertragungsleitung BUSA₁ gesendete Bezugssignal RA₁ wird zum Eingang 1 eines UND-Glieds 52 übertragen. Die Eingänge 2 der vier zuvor genannten UND-Glieder sind jeweils an die Ausgänge 4, 3, 2 und 1 eines Decodierers 56 angeschlossen, dessen Eingänge 5, 6, 7 und 8 die Bits des im Befehlsregister 11 gelesenen Feldes CM₁ empfangen. In dieser Anordnung bewirkt ein Wert

809844/0802

0001 die Freigabe desTests am Bezugs signal RA,, durch Ansteuerung des Eingangs 2 des UND-Glieds 52;

0010 die Freigabe des Tests am Ausgangssignal der Baueinheit 59 durch Ansteuerung des Eingangs 2 des UND-Glieds 53;

0011 die Freigabe des Tests am Ausgangssignal der Baueinheit 58 durch Ansteuerung des Eingangs 2 des UND-Glieds 54;

0100 die Freigabe des Tests am Ausgangssignal der Baueinheit 57 durch Ansteuerung des Eingangs 2 des UND-Glieds 55.

Die Ausgänge der UND-Glieder 52 bis 55 sind mit Eingängen einer ODER-Schaltung 51 angeschlossen, die vier Eingänge aufweist, und die an ihrem Ausgang die an den Ausgängen der Baueinheiten 57 bis 59 vorliegenden Testergebnisse sowie die Anwesenheit oder die Abwesenheit eines Bezugswerts wiedergibt. Das Signal am Ausgang 3 des ODER-Glieds 51 ist mit TCM.J bezeichnet.

Die Prüfung der Ausgangssignale des Rechenwerks 13 erfolgt in der gleichen Weise, jedoch wird sie hier an einem Feld aus 64 Bits vorgenommen. Die übertragungsleitung BUSA₂ ist an Eingänge von Testbaueinheiten 66 bis 68 angeschlossen. Die Ausgänge 2 der Testbaueinheiten 66 bis 68 sind jeweils an die Eingänge 1 der UND-Glieder 62 bis 64 angeschlossen, die jeweils zwei Eingänge aufweisen. Das von dem Rechenwerk 13 über die Übertragungsleitung BUSA₂ kommende Bezugsbit wird zum Eingang 1 des UND-Gliedes 61 übertragen. Die

8098U/08Ö2

Eingänge 2 der zuvor genannten UND-Glieder sind jeweils an die Ausgänge 1, 2, 3 und 4 des Decodierers 65 angeschlossen, der an seinen Eingängen 5, 6, 7 und 8 die Bits des im Befehlsregister 11 gelesenen Feldes CM empfängt. Beim Wert CM₂ = OOO1 wird das Bezugsbit RA₂ über das UND-Glied 61 gelesen; beim Wert CM₂ = 0010 wird der Wert des Ausgangssignals der Baueinheit 66 über das UND-Glied 62 gelesen; beim Wert CM₂ = 0011 wird der Wert des Ausgangssignals der Baueinheit 67 über das UND-Glied 63 gelesen, beim Wert CM₂ = 0100 wird der Wert des Ausgangssignals der Baueinheit 68 über das UND-Glied 64 gelesen. Die Ausgänge der UND-Glieder 61 bis 64 sind mit den Eingängen eines vier Eingänge aufweisenden ODER-Glieds 60 verbunden, das an seinem Ausgang die an den Ausgängen der Testbaueinheiten 66 bis 68 vorliegenden Testergebnisse sowie die Anwesenheit oder die Abwesenheit eines Bezugssignals wiedergibt. Das Signal am Ausgang 3 des ODER-Glieds 60 ist mit TCM₂ bezeichnet. Die Testeinheiten 66 bis 68 sind in der gleichen Weise verwirklicht, wie in Fig.9 dargestellt ist, wobei der Unterschied besteht, daß der Test hier an 64 Bits stattfindet.

Die Testergebnisse TCM₁ werden in den JK-Flipflops (Flipflop F₁) und 102 (Flipflop F₂) gespeichert. Der K-Eingang des Flipflops F₁ ist am Ausgang 2 des Negators 99 angeschlossen, der an seinem Eingang 1 das Testergebnissignal TMC₁ empfängt; an seinem J-Eingang empfängt das Flipflop F₁ direkt das Testergebnis signal TCM₁. Wenn das Flipflop F₁ an seinem

809844/0802

CK-Eingang das Steuersignal C₁ empfängt, wird auf diese Weise das Ergebnis des vom Feld CM₁ befohlenen Tests in das Flipflop F₁ übertragen. Der K-Eingang des Flipflops F₂ ist am Ausgang 2 des Negators 101 angeschlossen, der an seinem Eingang 1 das Testergebnissignal TMCp empfängt, während es an seinem J-Eingang dieses Testergebnissignal TMC₂ direkt empfängt. Wenn das Flipflop F₂ an seinem CK-Eingang das Steuersignal Cp empfängt, wird auf diese Weise das Ergebnis des vom Feld CMpbefohlenen Tests in das Flipflop F₂ übertragen.

Nun wird die Arbeitsweise der Flipflops BB₁ bis BB^ an Hand der Figuren 6 und 7 beschrieben.

Das Feld B₁ des im Befehlsregister 11 gelesenen Mikrobefehls wird an die Eingänge 8, 9» 10 des Multiplexers 79f an die Eingänge 1, 2,3 des Decodierers 78 und an die Eingänge 8, 9, 10 des Multiplexers 80 angelegt. Der Decodierer 78 ist in Fig.8 dargestellt. Er dient dazu, ein Komplementierangssignal zum Nullstellsignal und ein Eingangssignal für das Flipflop BB₁ zu erzeugen. Nach Fig.8 wird das Feld B₁ an die Eingänge 1 der Ne gatoren 98, 99 und 100 angelegt. Der Komplementierungsbefehl des Flipflops BB₁ wird vom Ausgang 4 des ODER-Glieds 107 erzeugt, das an seinen Eingängen 1, 2 und 3 die Signale von den Ausgängen 4 der UND-Glieder 101 bis 103 empfängt, die jeweils drei Eingänge aufweisen. Wenn die jeweiligen Bits des Feldes B₁ mit B₁₀, B₁₁, B₁₂ bezeichnet werden, entspricht das vom ODER-Glied abgegebene Signal der folgenden logischen Gleichung:

809844/0302

(Β*/ B₁? · B*,) + (B₁₀ * B^₁ · Bf₂)

Der Nullstellbefehl RAC wird vom Ausgang 4 des UND-Glieds 104 bei vorliegender Kombination B₁₀* B₁₁ · Bf₂ abgegeben.

Der Befehl zur Eingabe in das Flipflop BB₁ wird vom Ausgang 3 des ODER-Glieds 108 abgegeben,das an einem Eingang das Ausgangssignal des UND-Glieds 105 und am anderen Eingang das Ausgangssignal des UND-Glieds 106 bei Vorliegen der folgenden Kombination empfängt:

(Bf₀- Bf₁ -B₁₂) + (B₁₀- Bf₁-B₁₂)

Nach Fig.6 wird das Komplementierungssignal vom Ausgang des Decodierers abgegeben und dem Eingang 2 des UND-Glieds 72 sowie dem Eingang 1 des UND-Glieds 75 zugeführt. Das Nullstellsignal wird vom Ausgang 5 des Decodierers abgegeben und dem Eingang 1 des UND-Glieds 73 zugeführt. Das Signal zur Eingabe in das Flipflop BB₁ wird vom Ausgang 6 des Decodierers 78 abgegeben und dem Eingang des UND-Glieds 71 sowie dem Eingang 2 des UND-Glieds zugeführtο Die Ausgänge der UND-Glieder 71, 72 und sind mit den Eingängen eines drei Eingänge aufweisenden ODER-Glieds 70 verbunden, dessen Ausgang mit dem K-Eingang des Flipflops BB₁ (Flipflop 69) verbunden ist. Die Ausgänge der UND-Glieder 75 und 76 sind mit den Eingängen eines zwei Eingänge aufweisenden ODER-Glieds 74 verbunden, dessen Ausgang 3 mit dem J-Eingang des Flipflops BB₁ verbunden ist. Wenn das Feld B₁ den Wert

809844/0802

"000" hat, ist der Eingang 1 des Multiplexers 80 ausgewählt, und er überträgt ein Bit mit dem Binärwert "1" zum Eingang 2 des UND-Glieds 75 und zum Eingang des UND-Glieds 72, wobei diese beiden UND-Glieder durch das vom Decodierer 78 abgegebene Signal COMP freigegeben werden. Die J- und K-Eingänge des Flipflops BB,. empfangen ein Signal mit dem Wert "1", und jedes an seinem CK-Eingang angelegte Signal hat die Komplementierung seines alten Inhalts zur Folge.

Wenn das Feld B₁ den Wert 0001 hat, wird der Eingang des Multiplexers 80 ausgewählt, und er überträgt das Testergebnissignal TCM₁ zum Eingang 1 des UND-Glieds und zum Eingang 2 des UND-Glieds 75, wobei diese beiden UND-Glieder durch das vom Decodierer ausgesendete Signal COMP an ihrem anderen Eingang freigebeben werden. Wenn der durch das Feld CM₁ bewirkte Test bestätigt ist, erhält das Signal TCM₁ den Wert "1", und die Signale an den J- und K-Eingängen des Flipflops BB₁ erhalten ebenfalls den Wert "1"; jedes an den CK-Eingang angelegte Signal CK wird die Komplementierung des Flipflops BB₁ zur Folge haben.

Wenn das Feld B₁ den Wert 010 hat, wird der Eingang des Multiplexers 80 ausgewählt, so daß er das Testergebnissignal TCM₂ zum Eingang 1 des UND-Glieds 72 und zum Eingang 2 des UND-Glieds 75 überträgt, wobei diese beiden UND-Glieder durch das vom Decodierer 78 ausgesendete Signal COMP an ihrem anderen Eingang freigegeben werden. Wenn der durch das Feld CM₂ bewirkte Test bestätigt ist, nimmt das Testergebnissignal TCM₂ den Wert "1" an, und auch die Signale an den J- und K-

809844/0802

Eingängen des Flipflops BB₁ haben den Wert "1", was wieder die Komplementierung des Flipflops BB₁ zur Folge hat.

Der Wert 011 des Feldes B₁ bewirkt die Auswahl des Eingangs 5 des Multiplexers 79 und die Übertragung des Testergebnissignals TCM₁ zum Eingang 1 des Negators 77 und zum Eingang 1 des UND-Glieds 76. Wenn gilt: TCM₁=O (Test am Feld CM₁ mit dem Ergebnis 0) wird vom Ausgang des Negators 77 ein Signal mit dem Wert "1" zum Eingang des UND-Glieds 71 übertragen. Wenn gilt : TCM₁ = 1 (Test am Feld CM₁ erfolgreich), dann wird vom Ausgang 7 des Multiplexers 79 ein Signal mit dem Wert "1" zum Eingang 1 des UND-Gliedes 76 übertragen. Der Wert 011 des Feldes B₁ hat auch zur Folge, daß das Signal am Ausgang 6 des Decodierers 78 auf den Wert "1" gestellt wird, während die Signale an den Eingängen 1 und 2 der UND-Glieder 71 bzw. 76 ebenfalls auf den Wert "1" gestellt werden» Wenn also gilt: TCM₁ = 0, wird das Signal am K-Eingang des Flipflops BB₁ über das UND-Glied 71 und das ODER-Glied 70 auf den Wert »1» gestellt. Wenn gilt: TCM₁= 1, dann wird das Signal am Eingang J des Flipflops BB₁ über das UND-Glied 76 und das ODER-Glied 74 auf den Wert "1" gestellt. Für TCM₁ = 0 wird also das Flipflop BB₁ mit dem ersten Taktsignal CK auf "0" gestellt, während es für TCM₁ = 1 mit dem ersten Taktsignal CK auf "1" gestellt wird.

Wenn schließlich das Feld B₁ den Wert 100 hat, wird der Eingang 6 des Multiplexers 79 ausgewählt, und.er überträgt das Signal TCMp zum Eingang 1 des Negators 77 und zum Eingang 1 des UND-Glieds 76; gleichzeitig erscheint am Ausgang des Decodierers 78 ein Signal mit dem Wert "1"

809844/0802

und es läuft der gleiche Prozeß ab, der oben für den Wert 011 des Feldes B₁ beschrieben wurde. Beim Signal TCM₂= 0 nimmt das Flipflop BB₁ den Zustand "0" an, und für ein Signal TCM₂ = 1 nimmt es den Zustand "1" an.

Das Flipflop BB₂ (Flipflop 81) von Fig.7 arbeitet folgendermaßen: Zur Eingabe sines Testergebnissignals TCM₁ in das Flipflop BB₂ überträgt der Multiplexer 83 über seinen Ausgang 4 das an seinem Eingang 1 vorhandene und von dem dem Befehlsregister 11 entnommenen Feld B₂ ausgewählte Signal TCM₁ zum J-Eingang des Flipflops BB₂ direkt und zum K-Eingang dieses Flipflops BB₂ über den Negator 82. Wenn das Taktsignal CK vorhanden ist, wird daher das Signal TCM₁ in das Flipflop BB₂ übertragen.Zur Eingabe des Testergebnissignals TCM₂ in das Flipflop BB₂ überträgt der Multiplexer 83 das an seinem Eingang 2 vorhandene Signal TCM₂ zum J-Eingang des Flipflops BB₂ direkt und zum K-Eingang dieses Flipflops nach einer Negierung. Wenn das Taktsignal CK vorhanden ist, wird auf diese Weise das Signal TCM₁ in das Flipflop BB₂ übertragen.

Das zwei Eingänge aufweisende ODER-Glied 84 empfängt an einem Eingang ein Zustandssignal des Flipflops BB₂ und am anderen Eingang ein Zustandssignal des Tests CM₂ (Signal TCM₂); sein Ausgang 3 ist mit dem Eingang eines Multiplexers 83 verbunden. Wenn das an die Eingänge und 6 des Multiplexers 83 angelegte Feld B₂ den Multiplexereingang 3 auswählt, wird das Ergebnis der ODER-Verknüpfung zwischen dem alten Inhalt des Flipflops BB₂ und dem Ergebnis des vom Signal TCM₂ befohlenen Tests bei der Ankunft des ersten Taktsignals CK in das Flipflop BB₂ übertragen.

809844/0802

Das Flipflop BB, (Flipflop 90) arbeitet folgendermaßen: Das Feld B, des im Befehlsregister 11 gelesenen Mikrobefehls wird an die Eingänge 6 und 7 des Multiplexers 89 angelegt, und es wählt dessen Eingänge 1 bis 4 aus. Der Eingang 1 des Multiplexers 89 ist am Ausgang 3 des ODER-Glieds 85 angeschlossen, dessen Eingänge wiederum mit den Ausgängen der UND-Glieder und 87 verbunden sind. Der Eingang 1 des UND-Glieds empfängt den Befehl CSPR, und sein Eingang 2 empfängt das Bit 7 des Registers PCR. Der Eingang 1 des UND-Glieds 86 empfängt den Befehl CSIO, und sein Eingang empfängt das Bit 12 des Registers ISR. Der Eingang des Multiplexers 89 empfängt das Signal TCM1, sein Eingang 3» der am Ausgang 3 des ODER-Glieds 88 angeschlossen ist, empfängt das Ergebnis der ODER-Verknüpfung zwischen dem Signal TCM^und dem Zustandssignal BB, des Flipflops BB, und sein Eingang 4 empfängt das

Zustandssignal des Flipflops BB₂. Der Ausgang 5 des Multiplexers ist einerseits an den J-Eingang des Flipflops BB, und andrerseits am Eingang 1 des Negators 90bis angeschlossen, dessen Ausgang 2 mit dem K-Eingang des Flipflops BB, verbunden ist. Die Eingabe in das Flipflop BB, wird vom Ausgang 3 des UND-Glieds 90ter gesteuert, das an seinem Eingang das Taktsignal und an seinem Eingang 2 das Befehlssignal NOP^X empfängt. Wenn der Befehl NOP vorhanden ist, findet keine Ubertragungsoperation in das Flipflop BB, statt.

809844/0802

Wenn das Feld B, den Eingang 1 des Multiplexers 89 auswählt, wird der Wert des Bits 7 des Registers PCR oder der Wert des Bits 12 des Registers ISR abhängig von der Anwesenheit des entsprechenden Befehls CSPR oder CSIO in das Flipflop BB, übertragen. Wenn das Feld B, den Eingang 2 des Multiplexers 89 auswählt, wird der Wert des Testergebnissignals TCM₁ in das Flipflop BB, übertragen. Wenn das Feld B, den Eingang 3 des Multiplexers 89 auswählt, wird dasErgebnis der ODER-Verknüpfung zwischen dem Teatergebnissignal TCM und dem Zustands-

1 signal des Flipflops BB, in das Flipflop BB, übertragen.

Wenn das Feld B, den Eingang 4 des Multiplexers 89 auswählt, wird das Zustandssignal des Flipflops BB₂ in das Flipflop BB, übertragen.

Es wird nun die Arbeitsweise des Flipflops BB^(Flipflop 91) beschrieben. Das Feld B^ des im Befehlsregister 11 gelesenen Mikrobefehls wird an die Eingänge 6 und 7 des Multiplexers 93 angelegt und wählt die Eingänge 1, 2, 3 und 4 des Multiplexers aus. Der Eingang 1 des Multiplexers ist mit dem UND-Glied 94 verbunden, und er überträgt in das Flipflop BB^ das Ergebnis der UND-Verknüpfung des am Eingang 1 des UND-Glieds 94 liegenden Bits 7 des Registers PCR und des am Eingang 2 des UND-Gliedes 94 liegenden Befehls CSPR. Der Eingang 2 des Multiplexers überträgt in das Flipflop BB^ den Inhalt des Flipflops BB₁, sein Eingang 3 überträgt in das Flipflop BB^ den Inhalt des Flipflops BB₂ und sein Eingang 4 überträgt in das Flipflop BB^ den Inhalt des Flipflops BB,„

809844/0802

Zur Erzielung der Übertragungsoperation ist der Ausgang des Multiplexers 93 mit dem K-Eingang des Flipflops BB^ über den Negator 92 und mit dem J-Eingang dieses Flipflops direkt verbunden. Der andere Eingang des Flipflops BB^ wird vomSignal am Ausgang 3 des UND-Glieds 92bis gesteuert, das an seinem Eingang 1 das Signal H und an seinem Eingang 2 das Signal NOP^X empfängt. Wenn das Signal NOP vorhanden ist, erfolgt keine Übertragung in das Flipflop BB^.

Alle soeben beschriebenen Anordnungen können mit Hilfe digitaler Schaltungen verwirklicht werden, die in dem Buch "Supplement to the TTL data book for designa Engineers", CC416 der Firma Texas Instruments oder in dem Buch mit dem Titel "The TTL Data book for design Engineers", CC411 der gleichen Firma beschrieben sind. Die Erfindung wurde hier an Hand eines Ausführungsbeispiels beschrieben, doch kann der Fachmann erkennen, daß im Rahmen der Erfindung weitere Abwandlungen und Änderungen ohne weiteres möglich sind.

809844/0802

Claims

Patentanwälte ^ $

Dipl.-Ing. Dipl.-Chem. Dipl -Ing

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerslrasse 19

8 München 60

Unser Zeichen: C 3179 17.April 1978

COMPAGNIE INTERNATIONALE POUR L¹INFORMATIQUE

CII- HONEYWELL BULL

94 Avenue Gambetta, 75020 Paris', Frankreich

Patentansprüche

Anordnung zum Berechnen der Adressen von in einem Befehlsspeicher gespeicherten Mikrobefehlen in einem Informationsverarbeitungssystem, bei dem der Mikrobe fehl szyklus eine Vorbereitungsphase und eine sich daran anschliessende Ausführungsphase enthält, gekennzeichnet durch eine Modifizierungsvorrichtung zum Ändern des Adressenfeldes eines Mikrobefehls im Verlauf seiner Ausführung durch Einwirkung eines Verkettungsadressen-Modifizierungsfeldes dieses Mikrobefehls auf Elemente zum Speichern der Ergebnisse von im Verlauf

vorangegangener Mikrobefehlszyklen durchgeführter Tests.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Modifizierungsvorrichtung folgende Baueinheiten enthält:

- Testeinrichtungen, die Operationsergebnisse in der Zentraleinheit in Abhängigkeit von einem besonderen Testfeld im gerade durchgeführten Mikrobefehl testen,

- Speiehereinrichtungen zum Speichern der von der Testeinrichtung gelieferten Ergebnisse,

S09844/0802

- Einrichtungen, die Ergebnisse von Mikrobefehlstests in Abhängigkeit von einem besonderen Feld des Mikrobefehls in Speicherelementen verteilen,

- Eingabeeinrichtungen, die in die Befehlsspeicher-Adressierungsvorrichtung Zustandsgrößen eingeben, die von den Testergebnis-Speichereinrichtungen und von den Speicherelementen, in denen dieTestergebnisse verteilt sind, geliefert werden, und

- Steuereinrichtungen für die Eingabeeinrichtungen, die abhängig von einem Verkettungsadressen-Modifizierungsfeld arbeiten, das der gerade durchgeführte Mikrobefehl liefert.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Testeinrichtung eine Vorrichtung zum Decodieren des Testfeldes des Mikrobefehls für die Auswahl der Ergebnisse der von der Zentraleinheit ausgeführten Operationen enthält.
4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß

die Speichereinrichtungen für die von den Testvorrichtungen gelieferten Ergebnisse aus Flipflop-Schaltungen bestehen.
5. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtungen zum Verteilen der Testergebnisse aus Multiplexern bestehen, die von einem besonderen Feld des Mikrobefehls gesteuert sind.
6. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Eingabeeinrichtungen für jedes zu modifizierende Adressenbit aus einem ODER-Glied bestehen, bei dem jeder Eingang mit einem UND-Glied verbunden ist, das an einem Eingang die abgespeicherte Zustandsgröße eines Testergebnisses und am anderen Eingang eine besondere, vom gerade ausgeführten Mikrobefehl gelieferte Zustandsgröße des Verkettungsadressen-Modifizierungsfeldes empfängt.

809844/080?