BRPI1011716B1 - método para fabricar um painel de formação de imagem de radiação compreendendo ladrilhos de formação de imagem - Google Patents

método para fabricar um painel de formação de imagem de radiação compreendendo ladrilhos de formação de imagem Download PDF

Info

Publication number
BRPI1011716B1
BRPI1011716B1 BRPI1011716A BRPI1011716B1 BR PI1011716 B1 BRPI1011716 B1 BR PI1011716B1 BR PI1011716 A BRPI1011716 A BR PI1011716A BR PI1011716 B1 BRPI1011716 B1 BR PI1011716B1
Authority
BR
Brazil
Prior art keywords
tile
radiation
tiles
alignment marks
panel
Prior art date
Application number
Other languages
English (en)
Inventor
Spartiotis Konstantinos
Laukka Pasi
Original Assignee
Oy Ajat Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oy Ajat Ltd filed Critical Oy Ajat Ltd
Publication of BRPI1011716A2 publication Critical patent/BRPI1011716A2/pt
Publication of BRPI1011716B1 publication Critical patent/BRPI1011716B1/pt

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

um método para fabricar um painel de formação de imagem de radiação compreendendo ladrilhos de formação de imagem um método automático ou semiautomático de montagem de ladrilhos de formação de imagem digital de radiação (30, 31, 32) para formar um painel de formação de imagem unidimensional ou bidimensional por meio do qual os ladrilhos de formação de imagem são proporcionados com marca(s) de alinhamento (13), inerente(s) ou específica(s), e uma placa-mãe (20) ou substrato é também proporcionada com marca(s) de alinhamento (21) e os ladrilhos de formação de imagem são montados sobre a placamãe por meio de mecanismo de pegar e colocar mecânico, por meio do qual as distâncias (x1, x2, x3, y1, y2, y3) de marcas de alinhamento correspondentes são ajustadas a valores pré-determinados, programados na máquina automática.

Description

“MÉTODO PARA FABRICAR UM PAINEL DE FORMAÇÃO DE IMAGEM DE RADIAÇÃO COMPREENDENDO LADRILHOS DE FORMAÇÃO DE IMAGEM” Antecedentes da invenção [001] A presente invenção se refere ao campo de fabricação de painéis de formação de imagem para radiação (por exemplo, painel de formação de imagem de raios-X para radiação de 5keV de energia ou mais). Mais especificamente, a presente invenção se refere a métodos para fabricar painéis de formação de imagem de raios-X e raios gama feitos de híbridos de formação de imagem de CdTe ou CdZnTe. Um híbrido de formação de imagem de CdTe ou CdZnTe é um dispositivo de formação de imagem de raios-X ou raios gama compreendendo um substrato semicondutor para converter raios-X /raios gama a um sinal eletrônico e um substrato de leitura (tipicamente um CMOS ou outro Circuito Integrado de Aplicação Específica; “ASIC”). Construindo uma matriz compreendida de tais híbridos é uma tarefa complexa e envolve métodos de colocação lado a lado que têm por objetivo a redução o espaço ou área inativa entre os híbridos (ladrilhos). Em qualquer caso, até o momento tais métodos de fabricação envolvem uma abordagem manual no posicionamento e fixação dos híbridos sobre uma placa-mãe.
Descrição da Técnica Relacionada [002] É bem conhecido que CdTe e CdZnTe são detectores de formação de imagem de raios-X de alta sensibilidade, que diretamente convertem raios-X (ou raios gama) em sinal eletrônico. Sob a influência de um campo elétrico o sinal eletrônico é coletado em eletrodos de pixel que são dispostos sobre uma face dos detectores de CdTe (ou CdZnTe). Usualmente os detectores são ligados a um circuito de leitura que pode ser fabricado usando processo de CMOS convencional ou outros processos de ASIC (Circuito Integrado de Aplicação Específica: "ASIC") - A técnica de ligação é ligação flip chip ou em outras palavras ligação de rugosidade. Esta estrutura de CdTe-ASIC (ou CdZnTe-ASIC) é denominada como um híbrido, porque serve tanto como um detector (CdTe, CdZnTe) quanto como uma leitura (o ASIC). Estes dispositivos de formação de imagem híbridos têm excelentes capacidades de formação de imagem de raios-X e exibem alta sensibilidade, alta velocidade e alta resolução. Uma área ativa típica, ou campo de vista, destes dispositivos híbridos é limitada pelos detectores de semicondutor de CdTe ou CdZnTe e também o processo de ASIC. Tipicamente híbridos de CdTe-CMOS ou CdZnTe-CMOS têm uma área ativa de alguns mm**2 e até alguns cm**2. Em um exemplo de híbridos a leitura de CMOS tem almofadas de contato de saída que são pretendidas que se liguem com fio sobre uma placa-mãe, assim conectando o híbrido eletricamente à placa-mãe. Estes híbridos são denominados como três lados projetáveis, porque geralmente o espaço necessário para ligação com fio é de diversos milímetros. Em outro exemplo o CMOS tem caminhos de via que encaminham os sinais principais do CMOS da face de pixel à face oposta do CMOS. Estes híbridos são denominados como quatro lados projetáveis porque as almofadas com fio principais são conectadas à placa-mãe através do lado de trás do CMOS (por exemplo, híbridos como revelados no documento EP1554760) . Nos vários campos de aplicação, um necessita áreas ativas maiores ou áreas ativas de diferentes formas. Portanto diversos híbridos (de qualquer tipo) precisam ser combinados usando técnicas de colocação lado a lado. Tal colocação lado a lado pode ser tão simples como unir os híbridos próximos um ao outro sobre uma placa-mãe de circuito impresso ("pcb"), ou sobre uma cerâmica, ou algum interposer que é então montado sobre uma placa-mãe ou métodos de colocação lado a lado mais complexos que têm por objetivo minimizar o espaço entre os ladrilhos ou minimizar o espaço morto criado pelas almofadas de ligação com fio que conectam cada híbrido ao PCB (no caso de híbridos de três lados projetáveis). Tais métodos de colocação lado a lado são descritos no documento US 6.163.028, documento US 10/532.119, documento US 6.703.617, documento WO 2004/038810, documento WO 00/65376, documento US 5.464.984, documento US 5.635.718, documento EP 0933650, documento US 4.891.522, documento US 5.065.245, documento US 5.391.881, documento US 5.436.458, documento US 5.635.718, documento JP 2007155565.
[003] O híbrido de tecnologia CdTe-CMOS (de três lados ou quatro lados projetáveis) é razoavelmente novo e escassamente entrou no mercado. Até agora e em cada caso a montagem dos híbridos de CdTe-CMOS ou CdZnTe-CMOS sobre uma placa-mãe ou outra superfície de montagem (incluindo interposer) é feita, no caso de híbridos de três lados projetáveis, manualmente, tipicamente envolvendo um engenheiro posicionando e montando os híbridos sobre a placa-mãe sob um microscópio. No caso de quatro lados projetáveis híbridos a montagem é feita usando um fixador flip chip que coloca os híbridos um por um e conecta os contatos de saída no lado de trás do CMOS aos contatos correspondentes sobre a placa-mãe ou interposer. No caso (manualmente ou usando um fixador flip chip) os híbridos são alinhados um ao outro e o espaço entre as bordas dos detectores de CdTe (ou CdZnTe) é minimizado de acordo com o pensamento geral de que um espaço mínimo entre os detectores de CdTe (ou CdZnTe) melhoraria a qualidade da imagem. Adicionalmente a acurácia de corte em dados do CdTe (ou CdZnTe) não é tão boa quanto essa do CMOS (ou outros ASICs), que necessitavam um olho humano observando as bordas tanto do CdTe/CdZnTe como também das bordas do chip de leitura de CMOS e o alinhamento entre os híbridos, durante o procedimento de colocação.
[004] No entanto, seria benéfico minimizar trabalho humano que faz estes painéis montados de CdTe-CMOS. Existe uma necessidade de métodos de fabricação na montagem dos híbridos de CdTe-CMOS (ou CdZnTe- CMOS) (de qualquer tipo; isto é, tanto híbridos de três lados quanto de quatro lados projetáveis) aos painéis que aumentariam os volumes fabricados e manteriam o custo de produção baixo, bem como mantendo uma boa confiabilidade dos painéis montados e tendo resultados repetíveis.
Sumário da invenção [005] A presente invenção é um método de fabricação automática ou semi-automática de um painel de formação de imagem digital de radiação, dito painel compreendendo ladrilhos de formação de imagem de radiação, o método utilizando um dispositivo controlado por computador e/ ou dispositivo de pegar e colocar mecânico, por exemplo, um mecanismo robô ou similar e compreendendo as etapas de: a. proporcionar ladrilhos de formação de imagem de radiação com estruturas sobre os mesmos que agem ou podem ser usados como marca de alinhamento de ladrilho(s), b. colocar um primeiro ladrilho de formação de imagem de radiação ou um ladrilho de formação de imagem de radiação inicial sobre dito painel, por meio do ajuste das distâncias x1, y1 e e/ou ângulo teta1 de marca(s) de alinhamento sobre o ladrilho de formação de imagem de radiação com relação à marca(s) de alinhamento de painel correspondente(s) sobre o painel ou com relação a um sistema de coordenadas absolutas, a valores pré-determinados X1, Y1 e/ou Teta1, e c. Colocar sobre o painel automaticamente ou semi-automaticamente ladrilhos de formação de imagem de radiação adicionais por meio do ajuste das distâncias e/ou ângulos (x2, y2, teta2), (x3, y3, teta3),... (xn, yn, teta_n) com relação à marca(s) de alinhamento correspondente(s) sobre i. o ladrilho de formação de imagem anterior toda vez, ou ii. o primeiro ladrilho de formação de imagem ou o ladrilho de formação de imagem inicial ou iii. o painel a valores pré-determinados (X2, Y2, Teta2), (X3, Y3, Teta3),...(Xn, Yn, Teta_n).
[006] O painel pode ser uma placa de circuito impresso (“PCB”), ou uma cerâmica ou uma placa-mãe/substrato de montagem. Os ladrilhos de formação de imagem de radiação nas modalidades preferidas são híbridos de CdTe-CMOS ou CdZnTe-CMOS.
[007] De acordo com um aspecto da presente invenção, um método de fabricação para fabricar painéis de formação de imagem (ou dispositivos) de radiação compreende híbridos de Cd(Zn)Te-ASIC, dito método utilizando um dispositivo controlado por computador e/ou dispositivo de pegar e colocar mecânico, por exemplo, um mecanismo robô ou similar e compreendendo as etapas de: (a) Proporcionar mais de um híbrido de Cd(Zn)Te- ASIC, (b) Proporcionar cada híbrido com alguma(s) marca(s) de alinhamento distinta(s) visível(is) por meio de técnicas de visualização por máquina, tal(is) marca(s) de alinhamento proporcionada(s) sobre o ASIC ou sobre o detector de Cd(Zn)Te, (c) Colocar um primeiro híbrido de Cd(Zn)Te-ASIC em uma placa de montagem (ou substrato) por meio de uma máquina automática ou semi-automática de pegar e colocar, (d) Colocar um segundo híbrido de Cd(Zn)Te-ASIC em dita placa de montagem (ou substrato) por meio de uma máquina automática ou semi-automática de pegar e colocar, dito segundo híbrido sendo alinhado e posicionado com relação a dito primeiro híbrido utilizando ditas marcas de alinhamento em cada híbrido e de acordo com X2, Y2 distâncias e/ou ângulo Teta2 pré-determinados fixos, e (e) Colocar híbridos adicionais (3, 4,... n) por meio de uma máquina automática ou semi-automática de pegar e colocar, ditos híbridos adicionais alinhados e posicionados com relação a seu respectivo híbrido anterior utilizando as ditas marcas de alinhamento no híbrido anterior e de acordo com (X3, Y3), (X4, Y4) (Xn, Yn) distâncias e/ou ângulos Teta3, Teta4,...Teta_n pré-determinados fixos.
[008] De acordo com outro aspecto da presente invenção, um método de fabricação para fabricar painéis de formação de imagem (ou dispositivos) de radiação compreende híbridos de Cd(Zn)Te-ASIC, dito método utilizando um dispositivo controlado por computador e/ou dispositivo de pegar e colocar mecânico, por exemplo, um mecanismo robô ou similar e compreendendo as etapas de: (a) Proporcionar mais de um híbrido de Cd(Zn)Te- ASIC, (b) Proporcionar cada híbrido com alguma(s) marca(s) de alinhamento distinta(s) visível(is) por meio de técnicas de visualização por máquina, tal(is) marca(s) de alinhamento proporcionada(s) sobre o ASIC ou sobre o detector de Cd(Zn)Te, (c) Colocar um primeiro híbrido de Cd(Zn)Te-ASIC em uma placa de montagem (ou substrato) por meio de uma máquina automática ou semi-automática de pegar e colocar, e (d) Colocar híbridos adicionais de Cd(Zn)Te-ASIC (2, 3,...) em dita placa de montagem (ou substrato) por meio de uma máquina automática ou semi-automática de pegar e colocar, ditos híbridos adicionais sendo alinhados e posicionados com relação a dito primeiro híbrido utilizando ditas marcas de alinhamento em cada híbrido e ajustando a um pré-determinado valor as distâncias (x2, y2), (x3, y3), (xn, yn) e/ou ângulos teta_1, teta_2, teta_3,...teta_n.
[009] De acordo com um terceiro aspecto da presente invenção, um método de fabricação para fabricar painéis de formação de imagem (ou dispositivos) de radiação compreende híbridos de Cd(Zn)Te-ASIC, dito método utilizando um dispositivo controlado por computador e/ou dispositivo de pegar e colocar mecânico, por exemplo, um mecanismo robô ou similar e compreendendo as etapas de: (a) Proporcionar mais de um híbrido de Cd(Zn)Te- ASIC, (b) Proporcionar cada híbrido com alguma(s) marca(s) de alinhamento distinta(s) visível(is) por meio de técnicas de visualização por máquina, tal(is) marca(s) de alinhamento proporcionada(s) sobre o ASIC ou sobre o detector de Cd(Zn)Te, e (c) Colocar híbridos de Cd(Zn)Te-ASIC (1,2,... n) colocados em uma placa de montagem (ou substrato) por meio de uma máquina automática ou semi-automática de pegar e colocar que posiciona a(s) dita(s) marca(s) de alinhamento de cada híbrido a certa(s) marca(s) de alinhamento proporcionada(s) sobre a placa de montagem (ou substrato), por meio do ajuste das distâncias (x1, y2), (x2, y2),... (xn, yn) e/ou ângulos Teta_1, teta_2,...teta_n a um valor pré-determinado.
[010] A (s) marca(s) de alinhamento em cada ASIC pode(m) ser no lado dos pixels (na maioria, o caso sobre híbridos de três lados projetáveis) ou no lado de trás do ASIC, isto é, o lado que estará voltado para a placa de montagem (na maioria, o caso sobre quatro lados projetáveis híbridos) [011] Alternativamente a(s) marca(s) de alinhamento para cada híbrido pode ser proporcionada(s) no detector de CdTe ou CdZnTe ao invés do ASIC, mas tal não é uma abordagem preferível uma vez que a acurácia alcançada com desenho e fabricação de ASIC excedem de longe essa dos substratos de CdTe ou CdZnTe.
[012] O presente método de fabricação inventivo, preferivelmente tem a etapa adicional de escolher um espaço pré-determinado entre cada um dos híbridos, tal espaço sendo medido entre as bordas dos detectores de CdTe ou CdZnTe ou as bordas de ASIC. Durante a processo de montagem (c, d, e) a distância entre as bordas dos detectores de Cd(Zn)Te é mantida não inferior a 10 um e não superior a 2 pixel de largura, mas preferivelmente aproximadamente um pixel de largura (±50 um). Isto assegura que os híbridos não entrem em contato um com outro o que pode causar um curto-circuito elétrico ou quebra do substrato semicondutor. Ter um espaço em um painel de CdTe-CMOS ou CdZnTe-CMOS lado a lado é inevitável. No entanto, de acordo com a presente invenção o método proporciona um espaço entre os híbridos que contrário ao pensamento instintivo de que não é tão pequeno quanto possível, mas é tão próximo quanto praticamente possível a um tamanho de pixel, que é o ideal para interpolar tal espaço sem causar distorção de imagem.
[013] As distâncias pré-determinadas (x1, y1), (x2, y2),... (xn, yn) e/ou ângulos teta_1, teta_2,...teta_n são programados na máquina automática antes de começar o processo de fabricação e durante a fase de programação.
[014] A presente invenção não é limitada a híbridos de detector de Cd(Zn)Te, mas é exemplificada melhor com tal. Outras escolhas de detector tais PbI, HgI, ThBr etc. podem ser usadas. Adicionalmente, o substrato semicondutor não necessita que seja cristal individual, mas pode também ser policristalina e pode ser conectado ao ASIC através de ligação de rugosidade, adesivos condutores, crescimento epitaxial ou outras técnicas.
Breve Descrição dos Desenhos A Figura 1 mostra esquematicamente um híbrido de Cd(Zn)Te-CMOS de três lados projetáveis incluindo as marcas de alinhamento. A Figura 2 mostra esquematicamente um painel compreendendo uma placa de montagem sobre a qual os híbridos são para serem colocados por meio do método de fabricação inventado.
As Figuras 3a, b, c, d mostra esquematicamente um primeiro híbrido colocado sobre uma placa-mãe de circuito impresso (ou substrato de montagem ou placa-mãe equivalente de um material ou tipo diferente) e um segundo e híbridos adicionais sendo colocados de acordo com as três modalidades preferidas do método de fabricação automático ou semi-automático revelado. A Figura 4 mostra esquematicamente um detalhe de híbridos colocados sobre uma placa-mãe de acordo com o método de fabricação automático ou semi-automático inventado. A Figura 5 mostra um híbrido de quatro lados projetáveis que tem de acordo com a presente invenção as marcas de alinhamento proporcionada na face de entrada do detector de CdTe ou CdZnTe substrato ou na face traseira do ASIC correspondente. A Figura 6 mostra esquematicamente híbridos sendo colocados de acordo com o presente método de fabricação automático ou semi-automático em uma configuração de quatro lados projetáveis.
Descrição Detalhada das Modalidades Preferidas [015] A invenção e as modalidades preferidas são descritas com referência aos desenhos.
[016] A Figura 1 representa um híbrido de CdTe-CMOS ou CdZnTe-CMOS de três lados projetáveis (10). Tal híbrido compreende o detector (11), que é CdTe ou CdZnTe tal detector para receber radiação entrante e converter a radiação recebida diretamente a um sinal eletrônico, e do chip de leitura de CMOS (12), para coletar, processar e ler o sinal eletrônico de cada pixel. Embora o método de fabricação descrito seja descrito com relação a montagens de híbrido de Cd(Zn)Te-CMOS automáticas em painéis de formação de imagem de radiação, o método é evidente a qualquer técnico no assunto que um não se afastaria do escopo da invenção se usasse o método de montagem de fabricação de ladrilho de formação de imagem automático revelado com outro detector materiais e outras tecnologias de chip de leitura, tais detectores e chips de leitura construindo os ladrilhos de formação de imagem. Por exemplo, outros detectores de conversão direta de radiação poderiam ser Si, HgI, PbI, ThBr, Se, Ge, GaAs etc. Detectores de conversão indireta incluiriam estes que engatam em uma tela de cintilador ou fósforo para converter radiação a luz, tal, por exemplo, sendo NaI e similar. Como um chip de leitura um pode usar um ASIC (Circuito Integrado de Aplicação Específica), com base em tecnologia CMOS, Bi-CMOS ou outras tecnologias de circuito integrado. O chip de leitura poderia também ser um CCD (Dispositivo Acoplado Carregado) ou um com base em tecnologia de painel plano miniatura (de tamanho pequeno) (Matrizes de Transistor de Filme Fino), utilizando matrizes de a-Si. A colocação revelada é alcançada com um dispositivo controlado por computador e/ou dispositivo de pegar e colocar mecânico, por exemplo, um mecanismo robô ou similar a fim de evitar a abordagem manual da técnica anterior e para alcançar a acurácia desejada.
[017] Voltando à Figura 1, o CMOS de leitura (12) é proporcionado com marcas fiduciárias ou de alinhamento (13) e também tem almofadas de ligação ordinariamente com fio (14), linhas de força (15) etc. Estes elementos (13), (15), (14) serão usados para alinhar precisamente o CMOS de leitura com relação à placa de montagem com referências as etapas seguintes do método de fabricação de painel. As marcas, e fiduciárias que podem ser usadas para o propósito de alinhar acuradamente o híbrido, podem ser escolhidas de um número de estruturas no CMOS alguns dos quais podem ser estruturas funcionais tais como as linhas de força (15), almofadas de ligação com fio (14) ou quaisquer outras estruturas que são posicionadas acuradamente e são repetíveis em cada híbrido que serão usados para construir o painel de formação de imagem. Preferivelmente, a acurácia de tais marcas ou estruturas deve ser 10 um ou melhor, ainda mais preferivelmente 5 um ou melhor e ainda mais preferivelmente 1 um ou melhor. Em qualquer caso, a acurácia das marcas de alinhamento ou estruturas precisa ser melhor que a acurácia desejada da colocação do híbrido no painel de formação de imagem.
[018] A Figura 2 representa a placa-mãe sobre a qual os híbridos (isto é, ladrilhos de formação de imagem) serão montados por meio do método de fabricação automático revelado. A placa-mãe (20) é tipicamente uma placa de circuito impresso mais comumente um PCB "FR4". Outras placas-mãe podem ser feitas de materiais cerâmicos ou outros materiais adequados sobre os quais os ladrilhos de formação de imagem podem ser colocados. A placa-mãe é proporcionada com almofadas de ligação com fio correspondentes (22) conectarão eletricamente os circuitos e eletrônicos do PCB aos CMOS de leitura (12) da Figura 1. Adicionalmente, a PCB (20) tem marcas de alinhamento (21) que serão usadas para primeiro alinhar a PCB em um sistema de coordenadas absolutas da máquina automática, e então conseqüentemente serão usadas para proporcionar o alinhamento com relação aos ladrilhos.
[019] Estas marcas de alinhamento (21) não precisam ser especificamente implementadas para o propósito de alinhamento, mas podem ser qualquer estrutura acurada na PCB (ou placa-mãe em geral). Por exemplo, como marcas de alinhamento um pode usar alguns componentes na PCB, algumas linhas, algumas linhas de força, alguma(s) borda(s), ou partes de placa de metal etc. Basicamente qualquer estrutura, geometria ou parte na PCB (ou placa-mãe) que possa ser reconhecida e usada como uma marca de alinhamento pode ser usada para este propósito, mas no presente documento por conveniência na realização do desenho foi indicada tal com uma cruz (21).
[020] O procedimento de alinhamento do PCB com relação ao sistema de coordenadas da máquina de colocação de híbrido automática bem como o procedimento de alinhamento do híbrido com relação ao PCB é com base no reconhecimento de padrão baseado em computador e visão. Isto significa que as marcas de alinhamento do PCB (ou placa-mãe) são inspecionadas por uma câmera ou sistema de lentes de algum tipo na máquina e então software de reconhecimento de padrão comercialmente disponível identificará que estes são de fato as marcas de alinhamento selecionadas pelo usuário e então comparará as coordenadas das marcas de alinhamento visualmente reconhecidas ao sistema de coordenadas da máquina. Então a correção de maneira automática será feita no plano horizontal X, Y de modo que a PCB tem alguma posição absoluta com relação ao sistema de coordenadas da máquina de colocação de híbrido automática. Uma vez que a PCB seja assim alinhada e posicionada acuradamente dentro da máquina, então os híbridos (ladrilhos de formação de imagem) podem ser colocados também usando o mesmo software de reconhecimento de padrão que identifica as marcas específicas no(s) híbrido(s) e combina as mesmas com as correspondentes marcas na PCB. As correspondentes marcas na PCB não precisam ter a mesma forma ou tamanho.
[021] As Figuras 3a, 3b, 3c, 3d explicam como a colocação automática dos híbridos de Cd(Zn)Te-CMOS é feita, isto é, o método pelo qual um automaticamente é capaz de colocar os ladrilhos de formação de imagem sobre uma placa-mãe (ou um substrato) e criar assim um painel de formação de imagem. O benefício de fazer esta montagem automaticamente é que a produtividade é muito melhor que a que um alcançaria pela colocação manual sob o microscópio e em segundo lugar a acurácia, a repetibilidade e a confiabilidade das colocações são muito melhores que as que um alcançaria pelos métodos manuais.
[022] Na Figura 3a, existe uma placa-mãe ou um substrato de algum tipo (por exemplo, uma placa-mãe (20) como mostrado na Figura 2), sobre a qual os híbridos de Cd(Zn)Te-CMOS são para serem colocados. A placa-mãe é proporcionada com marca(s) de alinhamento (21). No entanto, como marcas de alinhamento um deve entender quaisquer estruturas sobre a placa-mãe que podem ser usadas para o propósito de alinhamento e tal pode ser almofadas com fio, componentes eletrônicos, áreas ou bordas de placas de platina ou ouro, linhas de força etc. A Figura 3a também mostra por meio de exemplo três híbridos (30), (31), (32) . Cada híbrido é proporcionado com marca(s) de alinhamento (13) correspondente(s) a marcas de alinhamento (21) sobre a placa-mãe (20). As marcas de alinhamento podem ser proporcionadas, como pode ser visto, no CMOS (chip de leitura) ou no detector. No caso um usa marcas de alinhamento no CMOS, tal poderia também ser as almofadas com fio, estruturas eletrônicas, linhas de força etc.
[023] Em uma modalidade preferida da presente invenção, um primeiro híbrido (30) está sendo colocado automaticamente sobre a placa-mãe usando visão de máquina medindo as distâncias x1, y1 entre as marcas de alinhamento no híbrido e a placa-mãe e também o ângulo tetal entre (33) e (34) que define o paralelismo do híbrido (30) com relação à posição de alinhamento da placa-mãe e ajustando tais distâncias a valores pré-determinados X1, Y1 e o ângulo teta1 ao valor pré-determinado Teta1. Por exemplo, como é representado na Figura 3a, Teta1 é igual a zero grau e linha tracejada (33) é paralela a (34). O primeiro híbrido (também nas modalidades das Figuras 3b, 3c) pode também ser colocado utilizando um sistema de coordenadas absolutas da máquina e ajustando x1, y1, teta1 a certos valores pré-determinados. A acurácia que pode ser alcançada no posicionamento é melhor que 0,1 mm e pode ser tão boa quanto ou melhor que 0,01 mm. A Figura 3d mostra um teta não zero, em cujo caso o ladrilho não seria alinhado apropriadamente.
[024] Em uma segunda etapa, um segundo híbrido (31) é posicionado medindo as distâncias x2, y2 e ângulo teta2 entre (35) e (36) das segundas marcas de alinhamento de híbrido com relação às primeiras marcas de alinhamento de híbrido. Estas distâncias são ajustadas a valores pré-determinados X2, Y2, o ângulo a um valor pré-determinado Teta2 (igual a zero neste exemplo) e o híbrido (31) é colocado nessa localização. Em uma terceira etapa, um terceiro híbrido (32) é colocado medindo as distâncias x3, y3 e o ângulo teta3 entre (37) e (38) das terceiras marcas de alinhamento de híbrido com relação às segundas marcas de alinhamento de híbrido, isto é, o híbrido anterior. Estas distâncias são ajustadas a valores pré-determinados X3, Y3 e Teta3 (igual a zero neste exemplo) e o híbrido é colocado na localização. Híbridos adicionais (4, 5,...n) podem ser colocados usando o mesmo método, construindo eventualmente uma matriz unidimensional ou bidimensional de ladrilhos de formação de imagem (híbridos) colocados sobre a placa-mãe, ou um substrato.
[025] Na Figura 3b, existe uma placa-mãe ou um substrato de algum tipo (por exemplo, uma placa-mãe (20) como mostrado na Figura 2), sobre a qual os híbridos de Cd(Zn)Te-CMOS são para serem colocados de acordo com outro aspecto da presente invenção. A placa-mãe é proporcionada com marca(s) de alinhamento (21). No entanto, como marcas de alinhamento um deve entender quaisquer estruturas sobre a placa-mãe que podem ser usadas para o propósito de alinhamento e tal pode ser almofadas com fio, componentes eletrônicos, áreas ou bordas de placas de platina ou ouro, linhas de força etc. A Figura 3b também mostra por meio de exemplo três híbridos (30), (31), (32). Cada híbrido é proporcionado com marca(s) de alinhamento (13). As marcas de alinhamento podem ser proporcionadas, como pode ser visto, no CMOS (chip de leitura) ou no detector. No caso um usa marcas de alinhamento no CMOS, tal poderiam também ser as almofadas com fio, estruturas eletrônicas, linhas de força etc. Nesta segunda modalidade preferida da presente invenção, um primeiro híbrido (30) está sendo colocado automaticamente sobre a placa-mãe usando visão de máquina medindo as distâncias x1, y1 e ângulo teta1 (entre (39) e (40)) entre as marcas de alinhamento no híbrido e a placa-mãe e ajustando tais distâncias a valores pré-determinados X1, Y1 e Teta1 (neste exemplo zero). A acurácia que pode ser alcançada é melhor que 0,1 mm e pode ser tão boa quanto ou melhor que 0,01 mm.
[026] Em uma segunda etapa, um segundo híbrido (31) é posicionado medindo as distâncias x2, y2 e ângulo teta2 (entre (41) e (40)) das segundas marcas de alinhamento de híbrido com relação às primeiras marcas de alinhamento de híbrido. Estas distâncias são ajustadas a valores pré-determinados X2, Y2 e ângulo Teta2 (neste exemplo, zero) e o híbrido (31) é colocado nessa localização. Em uma terceira etapa, um terceiro híbrido (32) é colocado medindo as distâncias x3, y3 e ângulo teta3 (entre (42) e (40)) das terceiras marcas de alinhamento de híbrido com relação às primeiras marcas de alinhamento de híbrido, isto é, o híbrido inicial (30). Estas distâncias são ajustadas a valores pré-determinados X3, Y3 e ângulo Teta3 (neste exemplo, zero) e o híbrido é colocado na localização. Híbridos adicionais (4, 5,...n) podem ser colocados usando o mesmo método, construindo eventualmente uma matriz unidimensional ou bidimensional de ladrilhos de formação de imagem (híbridos) colocados sobre a placa-mãe, ou um substrato.
[027] Na Figura 3c, existe uma placa-mãe ou um substrato de algum tipo (por exemplo, uma placa-mãe (20) como mostrado na Figura 2), sobre a qual os híbridos de Cd(Zn)Te-CMOS são para serem colocados de acordo com um terceiro aspecto da presente invenção. A placa-mãe é proporcionada com marca(s) de alinhamento (21). No entanto, como marcas de alinhamento um deve entender quaisquer estruturas sobre a placa-mãe que podem ser usadas para o propósito de alinhamento e tal pode ser almofadas com fio, componentes eletrônicos, áreas ou bordas de placas de platina ou ouro, linhas de força etc. A Figura 3c também mostra por meio de exemplo três híbridos (30), (31), (32). Cada híbrido é proporcionado com marca(s) de alinhamento (13). As marcas de alinhamento podem ser proporcionadas, como pode ser visto, no CMOS (chip de leitura) ou no detector. No caso um usa marcas de alinhamento no CMOS, tal poderiam também ser as almofadas com fio, estruturas eletrônicas, linhas de força etc.
[028] Nesta terceira modalidade preferida da presente invenção, um primeiro híbrido (30) está sendo colocado automaticamente sobre a placa-mãe usando visão de máquina medindo as distâncias x1, y1 e ângulo teta1 (entre (43) e (44)) entre as marcas de alinhamento no híbrido e a placa-mãe e ajustando tais distâncias a valores pré-determinados X1, Y1 e ângulo Teta1 (neste exemplo zero). A acurácia que pode ser alcançada é melhor que 0,1 mm e pode ser tão boa quanto ou melhor que 0,01 mm.
[029] Em uma segunda etapa um segundo híbrido (31) é posicionado medindo as distâncias x2, y2 e ângulo teta2 (entre (46) e (45)) das segundas marcas de alinhamento de híbrido (31) com relação a marcas de alinhamento correspondentes sobre a placa-mãe (20) (ou um substrato). Estas distâncias são ajustadas a valores pré-determinados X2, Y2 e ângulo Teta2 (neste exemplo, zero) e o híbrido (31) é colocado nessa localização. As marcas de alinhamento correspondentes sobre a placa-mãe, que pode ser visto na Figura 3c, preferivelmente são aproximadas ao híbrido que está sendo colocado, de modo a alcançar a acurácia de colocação ótima. Alternativamente, a(s) marca(s) de alinhamento de placa-mãe pode(m) também ser comum(ns) a todos os híbridos, por exemplo, pode ser a(s) marca(s) de alinhamento (21) que foi/foram usadas para o primeiro híbrido (30).
[030] Em uma terceira etapa, um terceiro híbrido (32) é colocado medindo as distâncias x3, y3 e ângulo teta3 (entre (48) e (47)) das terceiras marcas de alinhamento de híbrido com relação a marcas de alinhamento correspondentes sobre a placa-mãe (20) (ou um substrato) . Estas distâncias são ajustadas a valores pré-determinados X3, Y3 e ângulo Teta3 (neste exemplo, zero) e o híbrido é colocado na localização. Híbridos adicionais (4, 5,...n) podem ser colocados usando o mesmo método, construindo eventualmente uma matriz unidimensional ou bidimensional de ladrilhos de formação de imagem (híbridos) colocados sobre a placa-mãe, ou um substrato.
[031] Em todas as modalidades de exemplo anteriores, o ângulo teta1, teta2,...teta_n pode ser usado como um parâmetro de alinhamento ou não dependendo do programa automático que um quer alcançar.
[032] Como mencionado a acurácia que um alcança na colocação automática do híbrido com as modalidades de método reveladas é muito boa e pode facilmente ser 0,1 mm ou melhor e se necessário 0,05 mm ou melhor ou 0,01 mm ou melhor e nos casos onde acurácia extrema é necessária 0,001 mm. Repetibilidade e confiabilidade são também excelentes e não podem ser correspondidas com técnicas de montagem de ladrilho de formação de imagem manuais usadas na técnica anterior até o momento. Um dispositivo controlado por computador e/ou dispositivo de pegar e colocar mecânico, por exemplo, um mecanismo robô ou similar é usado para pegar e colocar os híbridos a estas localizações. Antes de pegar e colocar um braço dispensador colocará gota(s) de cola nas localizações onde correspondentes híbridos serão montados.
[033] De acordo, portanto com estas modalidades preferidas, os híbridos estão sendo colocados sobre a placa-mãe ou substrato de montagem automaticamente, medindo as distâncias de marca(s) de alinhamento proporcionada(s) ou estando presentes em cada híbrido com relação a(s) marca(s) de alinhamento correspondente(s) em a) o híbrido anterior toda vez, ou b) o primeiro híbrido ou híbrido inicial ou c) a placa-mãe (ou substrato de montagem), e ajustando as distâncias a valores pré-determinados que foram programados na máquina.
[034] Este método de montagem é particularmente útil com híbridos de formação de imagem de radiação de CdTe-CMOS ou CdZnTe-CMOS, mas outros materiais de detector (tal como tela de cintilação ou fósforo, por exemplo, NaI etc.) e outros chips de leitura podem ser usados (tais como CCD (Dispositivo Acoplado Carregado) ou chips de leitura de TFT (Transistor de Filme Fino)). O resultado final é uma matriz unidimensional ou bidimensional de ladrilhos de formação de imagem que formam um dispositivo de formação de imagem de área ativa maior.
[035] Utilizando o método revelado de fabricação de painéis de formação de imagem de radiação, a produtividade é enormemente aumentada sobre métodos manuais de pegar e colocar os ladrilhos de formação de imagem sob um microscópio, e confiabilidade e repetibilidade são enormemente melhoradas enquanto o custo de produção é reduzido significantemente.
[036] A Figura 4 mostra esquematicamente híbridos de CdTe-CMOS montados de acordo com o presente método de montagem automático sobre uma placa-mãe, ou substrato de montagem. De importância na Figura 4, é que contra a intuição, existe um espaço "Z" (43) entre as bordas de híbridos adjacentes. Intuitivamente um desejaria minimizar tal espaço, de modo que existe uma perda mínima de informação durante a formação de imagem por causa do espaço. No entanto, os inventores do presente método de montagem reconheceram que se um minimizasse tal espaço “Z” (43) e de fato as bordas dos híbridos de CdTe-CMOS entrassem em contato, então o desempenho da montagem de formação de imagem é degradado. Isto é devido ao fato de que: a) CdTe é frágil e qualquer contato causaria dano às bordas, b) bordas em contato criariam um curto circuito elétrico que poderia danificar o CMOS ou outro eletrônico, c) a uniformidade do campo elétrico é afetada. Portanto, de acordo com outro aspecto da presente invenção de método automático de montagem de ladrilhos de formação de imagem em um painel de formato de formação de imagem unidimensional ou bidimensional, o espaço físico “Z” (43) entre as bordas dos elementos de detector ativo (se CdTe, CdZnTe, fósforos, cintiladores ou outro detectores) deve ser pelo menos 1/20 o tamanho de pixel e o espaço máximo deve não ser superior a 1,2 x tamanho de pixel, isto é, o espaço máximo não deve exceder o tamanho de pixel mais 20%.
[037] Tamanho de pixel é o tamanho do(s) pixel(s) no ladrilho de formação de imagem. Um tamanho de pixel é a distância centro a centro ou borda a borda de elementos de detecção ou formação de imagem individuais no ladrilho de formação de imagem ou híbrido de formação de imagem. Atualmente, o tamanho de pixel é entre 0, 025 mm e 0,5 mm (isto é, 25 micrômetros a metade de um milímetro). A invenção, no entanto, se aplica a pixels de qualquer tamanho. A invenção proporciona que o espaço esteja no intervalo desde 1/20 o pixel até 1,2 x tamanho de pixel, assim assegurando separação apropriada dos ladrilhos de formação de imagem individuais.
[038] A Figura 5 mostra esquematicamente um híbrido de CdTe-CMOS (ou CdZnTe-CMOS) sem as almofadas de ligação com fio (14) da Figura 1, mas ao invés pontos de conexão elétrica (76) proporcionados no lado de trás (74) do CMOS (75). Estas conexões podem ser proporcionadas no CMOS por meio de tecnologia "via" que conecta eletricamente os elementos de circuito no lado frontal do CMO S ao lado de t rás (74). O d etector de CdTe (73) é ligado por rugosidade ao CMOS ou ligado por meio de adesivo condutor. O híbrido (50) é proporcionado com marcas de alinhamento (71) que como pode ser visto na Figura 5 pode ser no lado frontal (72) do detector (73) ou no lado de trás (74) do CMOS (75). Tais marcas de alinhamento podem ser de diferentes formas e podem também ser estruturas que estão disponíveis sobre as superfícies (72) ou (74), tais como anéis de proteção, linhas de força, contato elétrico/pontos de conexão, etc.
[039] A Figura 6 mostra esquematicamente a montagem dos híbridos de quatro lados projetáveis (50) da Figura 5 sobre a placa-mãe (20), utilizando o método de montagem automático ou semi-automático descrito anteriormente com referência às Figuras 3 (a-c). Na Figura 6, o espaço "Z" entre híbridos adjacentes é também mostrado e exemplificado e como descrito anteriormente tal deve ser não zero e preferivelmente no intervalo desde 1/20 até 1,2 x o tamanho de pixel, mais preferivelmente até aproximadamente o tamanho de um pixel (1,0 x o tamanho de pixel).
[040] Embora certas modalidades fossem descritas para exemplificar os benefícios da presente invenção, um pode usar diferentes modalidades e/ou materiais para os ladrilhos de formação de imagem sem se afastar do escopo da revelação.
REIVINDICAÇÕES

Claims (11)

1. Método de fabricação automática ou semi-automática de um painel de formação de imagem digital de radiação, dito painel compreendendo ladrilhos de formação de imagem de radiação (10, 30, 31, 32), o método compreendendo as etapas de: a. proporcionar ladrilhos de formação de imagem de radiação (10, 30, 31, 32) com estruturas sobre os mesmos desenhadas para servir como marcas de alinhamento (13), cada ladrilho de formação de imagem de radiação (10, 30, 31, 32) compreendendo um híbrido de CdTe-CMOS e um híbrido de CdZnTe-CMOS que compreende um detector (11) de CdTe ou CdZnTe, configurado para converter radiação recebida diretamente a um sinal eletrônico, e um chip de leitura de CMOS (12) configurado para coletar, processar e ler o sinal eletrônico do detector, em que as marcas de alinhamento são providas no chip de leitura de CMOS e/ou no detector; b. usar um dispositivo mecânico de pegar e colocar, colocar um primeiro ladrilho de formação de imagem de radiação (30) sobre um painel (20), por meio do ajuste de uma primeira distância de direção (x1), uma segunda distância de direção (y1) e um ângulo (teta1) de ditas marcas de alinhamento (13) sobre o ladrilho de formação de imagem de radiação (30) com relação as marcas de alinhamento correspondentes (21) sobre o painel (20) a respectivos valores pré-determinados (X1, Y1 e/ou Teta1); e caracterizado pelo fato do método compreender adicionalmente a etapa de c. usar o dispositivo mecânico de pegar e colocar, colocar sobre o painel (20) ladrilhos de formação de imagem de radiação (31, 32) adicionais por meio do ajuste das primeira e segunda distâncias e dos ângulos (x2, y2, teta2), (x3, y3, teta3),... (xn, yn, teta_n) de ditas marcas de alinhamento de ladrilho de formação de imagem com relação as marcas de alinhamento correspondentes (13) em pelo menos um de i) um ladrilho de formação de imagem anterior (30, 31), e ii) o primeiro ladrilho de formação de imagem (30) usando as marcas de alinhamento correspondentes para respectivos valores pré-determinados adicionais (X2, Y2, Teta2), (X3, Y3, Teta3),...(Xn, Yn, Teta_n).
2. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que dito painel (20) compreende um de uma placa de circuito impresso, uma cerâmica, e um substrato de montagem.
3. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que as marcas de alinhamento (13) em cada um dos ditos ladrilhos de formação de imagem de radiação (30) são no chip de leitura de CMOS (12) dos ladrilhos de formação de imagem de radiação.
4. Método, de acordo com a reivindicação 3, caracterizado pelo fato de que uma distância "z_n", entre bordas mais próximas dos ladrilhos de formação de imagem de radiação (10, 30, 31, 32) adjacentes é ajustada pelo dispositivo mecânico de pegar e colocar a um valor não zero pré-determinado "Z_n".
5. Método, de acordo com a reivindicação 4, caracterizado pelo fato de que o valor não zero "Z_n" é desde 1/20 até 120% de um tamanho de pixel dos pixels nos ladrilhos de formação de imagem de radiação.
6. Método, de acordo com a reivindicação 1, caracterizado pelo fato de que o dispositivo mecânico de pegar e colocar fazer referência de uma primeira marca de alinhamento de ladrilho (13) sobre um primeiro ladrilho de formação de imagem de radiação a uma primeira marca de alinhamento de placa (21) sobre uma placa-mãe, o método compreendendo as etapas de o dispositivo mecânico de pegar e colocar ajustar o primeiro ladrilho de formação de imagem de radiação (30) sobre a placa-mãe com a primeira marca de alinhamento de ladrilho (13) deslocada da primeira marca de alinhamento de placa (21) por uma primeira distância pré-determinada em uma primeira direção (x1) e por uma primeira distância pré-determinada em uma segunda direção (y1); o dispositivo mecânico de pegar e colocar ajustar um segundo ladrilho de formação de imagem de radiação (31) com uma segunda marca de alinhamento de ladrilho (13) sobre a placa-mãe pelo dispositivo mecânico de pegar e colocar posicionando o segundo ladrilho de formação de imagem de radiação (31) com a segunda marca de alinhamento de ladrilho (13) deslocada de uma marca de alinhamento de referência por uma segunda distância pré-determinada na primeira direção (x2), e por uma segunda distância pré-determinada na segunda direção (y2).
7. Método, de acordo com a reivindicação 6, caracterizado pelo fato de compreender a etapa adicional do dispositivo mecânico de pegar e colocar ajustar um terceiro ladrilho de formação de imagem de radiação (32) com uma terceira marca de alinhamento de ladrilho (13) sobre a placa-mãe pelo dispositivo mecânico de pegar e colocar posicionando o terceiro ladrilho de formação de imagem de radiação (32) com a terceira marca de alinhamento de ladrilho (13) deslocada de outra marca de alinhamento de referência por uma terceira distância pré-determinada na primeira direção (x3), por uma terceira distância pré-determinada na segunda direção (y3).
8. Método, de acordo com a reivindicação 6, caracterizado pelo fato de que a placa-mãe compreende um de uma placa de circuito impresso, um substrato de cerâmica, e um substrato de montagem.
9. Método, de acordo com a reivindicação 6, caracterizado pelo fato de que o dispositivo mecânico de pegar e colocar separa adicionalmente o segundo ladrilho de formação de imagem de radiação (31) deslocado do primeiro ladrilho de formação de imagem de radiação (30) por uma primeira distância de espaçamento não zero (z_n) entre bordas adjacentes mais próximas dos primeiro e segundo ladrilhos de formação de imagem de radiação (30, 31), , a distância de espaçamento não zero sendo desde 1/20 até 120% um tamanho de pixel dos pixels dos ladrilhos de formação de imagem de radiação.
10. Método de fabricação automática ou semi-automática de um painel de formação de imagem digital de radiação, dito painel compreendendo ladrilhos de formação de imagem de radiação (10, 30, 31, 32), o método compreendendo as etapas de: a. proporcionar ladrilhos de formação de imagem de radiação (10, 30, 31, 32) com estruturas sobre os mesmos desenhadas para servir como marcas de alinhamento (13) cada ladrilho de formação de imagem de radiação (10, 30, 31, 32) compreendendo um híbrido de CdTe-CMOS e um híbrido de CdZnTe-CMOS que compreende um detector (11) de CdTe ou CdZnTe, configurado para converter radiação recebida diretamente a um sinal eletrônico, e um chip de leitura de CMOS (12) configurado para coletar, processar e ler o sinal eletrônico do detector, em que as marcas de alinhamento são providas no chip de leitura de CMOS e/ou no detector; b. usar um dispositivo mecânico de pegar e colocar, colocar um primeiro ladrilho de formação de imagem de radiação (30) sobre um painel (20), por meio do ajuste de uma primeira distância de direção (x1), uma segunda distância de direção (y1) e um ângulo (teta1) de ditas marcas de alinhamento sobre o ladrilho de formação de imagem de radiação com relação a um sistema de coordenadas absolutas em referência ao painel, a respectivos valores pré-determinados (X1, Y1 e/ou Teta1); e caracterizado pelo fato do método compreender adicionalmente a etapa dec. usar o dispositivo mecânico de pegar e colocar , colocar sobre o painel de ladrilhos de formação de imagem de radiação (31, 32) adicionais por meio do ajuste das primeira e segunda distâncias e do ângulo (x2, y2, teta2), (x3, y3, teta3),... (xn, yn, teta_n) de ditas marcas de alinhamento (13) de ladrilho de formação de imagem com relação a marcas de alinhamento correspondentes em pelo menos um de i) um ladrilho de formação de imagem anterior (30, 31), e ii) o primeiro ladrilho de formação de imagem (30) usando as marcas de alinhamento correspondentes o painel para respectivos valores pré-determinados adicionais (X2, Y2, Teta2), (X3, Y3, Teta3),...(Xn, Yn, Teta_n).
11. Método, de acordo com a reivindicação 10, caracterizado pelo fato de que um mecanismo robô ajusta ainda uma distância de espaçamento entre bordas mais próximas de ladrilhos adjacentes (30, 31, 32) a uma distância pré-determinada entre 1/20 e 120% do tamanho de um pixel dos pixels no ladrilho de formação de imagem de radiação.
BRPI1011716 2009-04-07 2010-02-17 método para fabricar um painel de formação de imagem de radiação compreendendo ladrilhos de formação de imagem BRPI1011716B1 (pt)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/419,528 US8117741B2 (en) 2009-04-07 2009-04-07 Method for manufacturing a radiation imaging panel comprising imaging tiles
PCT/IB2010/000301 WO2010116218A1 (en) 2009-04-07 2010-02-17 A method for manufacturing a radiation imaging panel comprising imaging tiles

Publications (2)

Publication Number Publication Date
BRPI1011716A2 BRPI1011716A2 (pt) 2016-03-22
BRPI1011716B1 true BRPI1011716B1 (pt) 2019-12-03

Family

ID=42173561

Family Applications (1)

Application Number Title Priority Date Filing Date
BRPI1011716 BRPI1011716B1 (pt) 2009-04-07 2010-02-17 método para fabricar um painel de formação de imagem de radiação compreendendo ladrilhos de formação de imagem

Country Status (6)

Country Link
US (2) US8117741B2 (pt)
EP (1) EP2417630B1 (pt)
KR (1) KR101694474B1 (pt)
BR (1) BRPI1011716B1 (pt)
ES (1) ES2687454T3 (pt)
WO (1) WO2010116218A1 (pt)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI124818B (fi) * 2011-10-06 2015-02-13 Advacam Oy Hybridipikseli-ilmaisinrakenne ja tämän valmistusmenetelmä
US9012859B2 (en) 2012-05-18 2015-04-21 General Electric Company Tiled X-ray imager panel and method of forming the same
US20140115886A1 (en) * 2012-10-26 2014-05-01 Volex Plc Method and system for marking substrate and placing components for high accuracy
JP6270339B2 (ja) * 2013-05-22 2018-01-31 オリンパス株式会社 撮像装置、撮像装置の製造方法、及び内視鏡システム
CZ304899B6 (cs) * 2013-08-30 2015-01-07 České vysoké učení technické v Praze Ústav technické a experimentální fyziky Detektor ionizujícího záření umožňující vytvoření souvislého digitálního obrazu
US9571765B2 (en) 2015-06-25 2017-02-14 General Electric Company Universal four-side buttable digital CMOS imager
US10283557B2 (en) 2015-12-31 2019-05-07 General Electric Company Radiation detector assembly
US10686003B2 (en) * 2015-12-31 2020-06-16 General Electric Company Radiation detector assembly
FR3112423A1 (fr) * 2020-07-09 2022-01-14 Trixell Procédé de réalisation d’un imageur
US20220334267A1 (en) * 2021-04-14 2022-10-20 Canon Medical Systems Corporation Radiation detector module, radiation detector, and x-ray ct apparatus

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5464984A (en) * 1985-12-11 1995-11-07 General Imaging Corporation X-ray imaging system and solid state detector therefor
US5055245A (en) 1986-07-07 1991-10-08 Bridgestone Corporation Method of measuring temperature within cured article and method of controlling tire vulcanization
US4891522A (en) * 1988-10-11 1990-01-02 Microtronics Associates, Inc. Modular multi-element high energy particle detector
US5065245A (en) * 1990-04-30 1991-11-12 Eastman Kodak Company Modular image sensor array
FR2693033B1 (fr) * 1992-06-30 1994-08-19 Commissariat Energie Atomique Dispositif d'imagerie de grande dimension.
US5436458A (en) * 1993-12-06 1995-07-25 Minnesota Mining And Manufacturing Company Solid state radiation detection panel having tiled photosensitive detectors arranged to minimize edge effects between tiles
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
GB2305096B (en) * 1995-08-29 1997-09-10 Simage Oy Imaging system and method
US5635718A (en) * 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
JP3815766B2 (ja) 1998-01-28 2006-08-30 キヤノン株式会社 二次元撮像装置
FI104944B (fi) 1998-06-26 2000-05-15 Planmeca Oy Menetelmät, laitteet ja kuvausmoodi tomografiakuvantamisessa
US6034319A (en) * 1998-07-30 2000-03-07 Falbel; Gerald Immersed photovoltaic solar power system
WO2000065376A1 (en) 1999-04-26 2000-11-02 Simage Oy Device for imaging radiation
JP4476471B2 (ja) * 2000-11-27 2010-06-09 株式会社東芝 Ｘ線コンピュータ断層撮影装置
AUPS112202A0 (en) * 2002-03-14 2002-04-18 Commonwealth Scientific And Industrial Research Organisation Semiconductor manufacture
US7117588B2 (en) * 2002-04-23 2006-10-10 Ge Medical Systems Global Technology Company, Llc Method for assembling tiled detectors for ionizing radiation based image detection
JP4411575B2 (ja) * 2002-04-25 2010-02-10 セイコーエプソン株式会社 電子装置の製造装置
JP2006504258A (ja) 2002-10-25 2006-02-02 ゴールドパワー リミテッド 回路基板およびその製造方法
US7190759B2 (en) * 2002-12-19 2007-03-13 General Electric Company Support structure for Z-extensible CT detectors and methods of making same
DE10325179A1 (de) * 2003-06-04 2004-12-23 Marconi Communications Gmbh Verfahren zum Montieren einer Schaltung
WO2005029126A1 (en) 2003-09-24 2005-03-31 Koninklijke Philips Electronics, N.V. Alignment method and apparatus for pixilated detector
US20050205778A1 (en) * 2003-10-17 2005-09-22 Gsi Lumonics Corporation Laser trim motion, calibration, imaging, and fixturing techniques
US7235790B2 (en) * 2004-02-17 2007-06-26 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for radiation detection
US7711085B2 (en) 2005-04-11 2010-05-04 J. Morita Manufacturing Corporation Radiography apparatus with scout view function
US7676022B2 (en) * 2005-05-02 2010-03-09 Oy Ajat Ltd. Extra-oral digital panoramic dental x-ray imaging system
JP5070637B2 (ja) 2005-12-07 2012-11-14 株式会社アクロラド 放射線画像検出モジュール
US20080009356A1 (en) * 2006-06-29 2008-01-10 Nichols Ronald J Do-it-yourself diamond kit
FR2915573B1 (fr) * 2007-04-25 2010-04-02 Fr De Detecteurs Infrarouges S Procede pour la realisation d'une matrice de detection de rayonnements electromagnetiques et notamment de rayonnements infrarouges
GB2451447B (en) 2007-07-30 2012-01-11 Sensl Technologies Ltd Light sensor

Also Published As

Publication number Publication date
EP2417630A1 (en) 2012-02-15
US8850697B2 (en) 2014-10-07
WO2010116218A1 (en) 2010-10-14
EP2417630B1 (en) 2018-07-11
US20100255629A1 (en) 2010-10-07
US20120090171A1 (en) 2012-04-19
KR101694474B1 (ko) 2017-01-10
US8117741B2 (en) 2012-02-21
KR20120013927A (ko) 2012-02-15
ES2687454T3 (es) 2018-10-25
BRPI1011716A2 (pt) 2016-03-22

Similar Documents

Publication Publication Date Title
BRPI1011716B1 (pt) método para fabricar um painel de formação de imagem de radiação compreendendo ladrilhos de formação de imagem
ES2704283T3 (es) Dispositivo de formación de imágenes de rayos X y rayos gamma
RU2013147397A (ru) Спектральный детектор изображения
US9006669B2 (en) Radiation detector
JP5441400B2 (ja) 撮像装置、放射線撮像装置及びその製造方法
CN101326449A (zh) 放射线检测单元以及放射线检查装置
US11195874B2 (en) Detach and reattach of a flexible polyimide based X-ray detector
TW201724548A (zh) 使用分片式影像感測器之方法及設備
JPH01216290A (ja) 半導体放射線位置検出器とその製造方法
JP6352687B2 (ja) 放射線検出器およびその製造方法、撮像装置、ならびに撮像表示システム
US10930677B2 (en) Alternative designs for addressing contacts that enhance bend ability of TFT backplanes
JP5027832B2 (ja) 放射線検出モジュール及び放射線撮像装置
CN107068701B (zh) 用于x射线检测器的阵列基板以及包括其的x射线检测器
JP2002214351A (ja) 放射線検出装置
US20130248726A1 (en) Radioactive ray detector card
JP2006300662A (ja) 放射線検出器および放射線検査装置
US20120161019A1 (en) X-ray detector
JPH0997870A (ja) 電子装置及びその製造方法
JP2012137376A5 (pt)
CN110291424B (zh) 直接转换化合物半导体切片结构
JP2015015631A (ja) 撮像チップ、撮像ユニット及び撮像装置
EP3846211A1 (en) X-ray detector having driver micro integrated chips printed on photodiode layer
US20230155089A1 (en) Array substrate, light-emitting substrate and display device
JP5725747B2 (ja) 放射線検出器、及び放射線検出器の製造方法
CN113921551A (zh) 成像器和制造成像器的方法

Legal Events

Date Code Title Description
B06F Objections, documents and/or translations needed after an examination request according [chapter 6.6 patent gazette]
B06T Formal requirements before examination [chapter 6.20 patent gazette]

Free format text: PUBLIQUE-SE A EXIGENCIA DE PRE-EXAME

B15K Others concerning applications: alteration of classification

Free format text: AS CLASSIFICACOES ANTERIORES ERAM: H01L 25/04 , H01L 25/16 , H01L 27/146

Ipc: H01L 23/544 (1990.01), H01L 25/04 (1974.07), H01L

B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 17/02/2010, OBSERVADAS AS CONDICOES LEGAIS. (CO) 20 (VINTE) ANOS CONTADOS A PARTIR DE 17/02/2010, OBSERVADAS AS CONDICOES LEGAIS