ES2687454T3 - Método para fabricar un panel de formación de imágenes por radiación que comprende mosaicos de imágenes - Google Patents

Método para fabricar un panel de formación de imágenes por radiación que comprende mosaicos de imágenes Download PDF

Info

Publication number
ES2687454T3
ES2687454T3 ES10708364.4T ES10708364T ES2687454T3 ES 2687454 T3 ES2687454 T3 ES 2687454T3 ES 10708364 T ES10708364 T ES 10708364T ES 2687454 T3 ES2687454 T3 ES 2687454T3
Authority
ES
Spain
Prior art keywords
mosaic
radiation
alignment marks
radiation imaging
mosaics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES10708364.4T
Other languages
English (en)
Inventor
Konstantinos Spartiotis
Pasi Laukka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Direct Conversion Ltd Oy
Original Assignee
Ajat Ltd Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ajat Ltd Oy filed Critical Ajat Ltd Oy
Application granted granted Critical
Publication of ES2687454T3 publication Critical patent/ES2687454T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/115—Devices sensitive to very short wavelength, e.g. X-rays, gamma-rays or corpuscular radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

Un método de fabricación automática o semiautomática de un panel de formación de imágenes digitales por radiación, comprendiendo dicho panel mosaicos de formación de imágenes por radiación (10, 30, 31, 32), comprendiendo el método las etapas de: a. proporcionar mosaicos de formación de imágenes por radiación (10, 30, 31, 32) con estructuras designadas para servir como marcas de alineación (13), comprendiendo cada uno de los mosaicos de formación de imágenes por radiación (10, 30, 31, 32) un híbrido de CdTe-CMOS o CdZnTe-CMOS que comprende un detector de CdTe o CdZnTe (11) configurado para convertir la radiación entrante directamente a una señal electrónica, y un chip de lectura de CMOS (12) configurado para recoger, procesar y leer la señal electrónica desde el detector, en el que se proporcionan las marcas de alineación el chip de lectura de CMOS y/o en el detector; b. usar un dispositivo mecánico de recogida y colocación, colocando un primer mosaico de formación de imágenes por radiación (30) en un panel (20), estableciendo una primera distancia de dirección (x1), una segunda distancia de dirección (y1) y un ángulo (theta1) de dichas marcas de alineación (13) en el mosaico de formación de imágenes por radiación (30) con respecto a las correspondientes marcas de alineación (21) en el panel (20) en respectivos valores predeterminados (X1, Y1 y/o Theta1), caracterizado por c. utilizar el dispositivo mecánico de recogida y colocación, colocando en el panel (20) mosaicos de formación de imágenes por radiación adicionales (31, 32) ajustando la primera y la segunda distancias y los ángulos (x2, y2, theta2), (x3, y3, theta3), ... (xn, yn, theta_n) de dichas marcas de alineación de mosaicos de formación de imágenes con respecto a correspondientes marcas de alineación (13) en al menos uno de i) un mosaico de formación de imágenes (30, 31) previamente colocado y ii) el mosaico de formación de imágenes (30) colocado en primer lugar, utilizando las marcas de alineación correspondientes, para valores adicionales predeterminados respectivos (X2, Y2, Theta3), (X3, Y3, theta3), ... (Xn, Yn, Theta_n).

Description

5
10
15
20
25
30
35
40
45
50
55
DESCRIPCION
Metodo para fabricar un panel de formacion de imagenes por radiacion que comprende mosaicos de imagenes Antecedentes de la invencion
La presente invencion se refiere al campo de la fabricacion de paneles de formacion de imagenes por radiacion (por ejemplo, panel de formacion de imagenes de rayos X para radiacion de energfa de 5 keV o mas). Mas espedficamente, la presente invencion se refiere a metodos para fabricar paneles de formacion de imagenes de rayos X y rayos gamma hechos de hnbridos de formacion de imagenes de CdTe o CdZnTe. Un hnbrido de formacion de imagenes de CdTe o CdZnTe es un dispositivo de formacion imagenes de rayos X o rayos gamma que comprende un sustrato semiconductor para convertir rayos X/rayos gamma en una senal electronica y un sustrato de lectura (dpicamente, un CMOS u otro circuito integrado de aplicacion espedfica; "ASIC"). La construccion de una matriz que comprende tales hnbridos es una tarea compleja e implica metodos de mosaico que pretenden a reducir la separacion o el area inactiva entre los hnbridos (mosaicos). En cualquier caso, hasta la fecha, tales metodos de fabricacion implican un enfoque manual para posicionar y fijar los hnbridos en una placa base.
Descripcion de la tecnica relacionada
CdTe y CdZnTe son bien conocidos por ser detectores de formacion de imagenes de rayos X de alta sensibilidad, que convierten directamente los rayos X (o rayos gamma) en senal electronica. Bajo la influencia de un campo electrico, la senal electronica se recoge en electrodos de pixel que estan dispuestos en una cara de los detectores de CdTe (o CdZnTe). Por lo general, los detectores estan unidos a un circuito de lectura que puede fabricarse utilizando un proceso CMOS convencional u otros procesos ASIC (Circuito integrado espedfico de la aplicacion: "ASIC"). La tecnica de union es union flip-chip o, en otras palabras, union de tope. Esta estructura de CdTe-ASIC (o CdZnTe-ASIC) se conoce como hnbrida, ya que sirve como detector (CdTe, CdZnTe) y como lectura (ASIC). Estos dispositivos hnbridos de formacion de imagenes tienen excelentes capacidades de formacion de imagenes por rayos X y exhiben alta sensibilidad, alta velocidad y alta resolucion. Un area activa dpica, o campo de vision, de estos dispositivos hnbridos esta limitada por los detectores semiconductores de CdTe o CdZnTe y tambien por el proceso ASIC. Tfpicamente, los hnbridos de CdTe-CMOS o CdZnTe-CMOS tienen un area activa de pocos mm2 y hasta pocos cm2. En un ejemplo de hnbridos, la lectura del CMOS tiene almohadillas de contacto de salida que estan destinadas a ser cableadas unidas a una placa base, conectando asf el hnbrido electricamente a la placa base. Estos hnbridos se denominan como panelables de tres lados, porque generalmente el espacio necesario para unir los cables es de varios midmetros. En otro ejemplo, el CMOS tiene vfas de acceso que encaminan las senales principales del CMOS desde la cara del pixel a la cara opuesta del CMOS. Estos hnbridos se denominan como panelables de cuatro lados porque las almohadillas de cables estan conectadas a la placa base a traves de la parte posterior del CMOS (por ejemplo, hnbridos como se divulgan en el documento EP1554760). En los diversos campos de aplicaciones, se necesitan areas activas mas grandes o areas activas de diferentes formas. Por lo tanto, varios hnbridos (de cualquier tipo) deben combinarse utilizando tecnicas de mosaico. Este mosaico puede ser tan simple como colocar los Idbridos uno al lado del otro en una placa de circuito impreso madre ("pcb"), o en una ceramica, o algun intercalador que luego se monta en una placa base o metodos de mosaico mas complejos que apuntan a minimizar la separacion entre los mosaicos o minimizar el espacio muerto creado por las almohadillas de union de cables que conectan cada hnbrido con la PCB (en el caso de hnbridos panelables de tres lados). Dichos metodos de mosaico se describen en los documentos US6.163.028, US 10/532.119, US6.703.617, WO2004/038810, WO0065376, US5.464.984, US5.635.718, EP0933650, US4.891.522, US5.065.245, US5.391.881, US5.436.458, US5.635.718, JP2007155565.
La tecnologfa hnbrida de CdTe-CMOS (ya sea panelable de tres o cuatro lados) es bastante nueva y apenas ha entrado en el mercado. Hasta ahora, y en cada caso, el montaje de los hnbridos de CdTe-CMOS o CdZnTe-CMOS en una placa base u otra superficie de montaje (incluido el intercalador) se realiza, en el caso de hnbridos panelables de tres lados, manualmente, dpicamente con un posicionamiento de ingeniero y montando los hnbridos en la placa base bajo un microscopio. En el caso de hnbridos panelables de cuatro lados, el montaje se realiza mediante un adhesivo de tipo flip-chip que coloca los hnbridos uno por uno y conecta los contactos de salida en la parte posterior del CMOS a los contactos correspondientes en la placa base o intercalador. En cualquiera de los casos (manualmente o usando un adhesivo de tipo flip-chip) los hnbridos se alinean entre sf y el espacio entre los bordes de los detectores de CdTe (o CdZnTe) se minimiza de acuerdo con el pensamiento general de que la separacion minima entre los detectores de CdTe (o CdZnTe) mejoraria la calidad de la imagen. Ademas, la precision de corte del CdTe (o CdZnTe) no es tan buena como la del CMOS (u otros ASIC), lo que requena que el ojo humano observara los bordes tanto del CdTe/CdZnTe como de los bordes del chip de lectura CMOS y de la alineacion entre los hnbridos, durante el procedimiento de colocacion.
Sin embargo, sena beneficioso reducir al mmimo el trabajo humano al fabricar estos paneles montados de CdTe- CMOS. Existe una necesidad de metodos de fabricacion para montar los hnbridos CdTe-CMOS (o CdZnTe-CMOS) (de cualquier tipo, es decir, hnbridos panelables con tres lados y cuatro lados) a los paneles, que aumentanan los volumenes fabricados y mantendrian el coste de produccion bajo, ademas de mantener una buena fiabilidad de los paneles montados y tener resultados repetibles.
5
10
15
20
25
30
35
40
45
50
El documento WO 97/08751 divulga un soporte de formacion de imagenes para detectores extrafoles. El soporte comprende orificios en los cuales unos pasadores de los detectores estan adaptados para entrar para alinear los detectores con respecto al soporte.
El documento EP1986239 divulga un metodo para fabricar una matriz de detectores utilizando marcas de alineacion en los detectores y un soporte para colocar cada detector.
El documento WO 2005/029126 divulga un detector para un sistema de formacion de imagenes nuclear que comprende un soporte para elementos detectores individuales. Como en las dos anteriores, en esta solucion tambien, cada uno de los elementos del detector esta alineado con respecto al soporte.
Tambien hay metodos para producir matrices de centelleo para fines de tomograffa de ordenador. Este metodo se divulga, por ejemplo, en los documentos US 2005/0178971 y US 2002/0064252. Tambien el documento US 2004/0120448 divulga una estructura de soporte para colocar detectores de CT en modulos de detectores. En los metodos descritos, el problema es alinear las unidades de centelleo con respecto a las unidades colimadoras.
Sumario de la invencion
La presente invencion es un metodo de fabricacion automatica o semiautomatica de un panel de formacion de imagenes digital de radiacion segun la reivindicacion 1 o la reivindicacion 10.
El panel puede ser una placa de circuito impreso ("PCB"), o un material ceramico o un sustrato de placa base/montaje.
La(s) marca(s) de alineacion en cada ASIC pueden estar en el lado de los pfxeles (principalmente el caso de hnbridos panelables de tres lados) o en la parte trasera del ASIC, es decir, el lado orientado hacia la placa de montaje (en su mayona el caso de los hnbridos panelables con cuatro lados). Alternativamente, la(s) marca(s) de alineacion para cada hnbrido puede(n) proporcionarse en el detector de CdTe o CdZnTe en lugar del ASIC, pero no es un enfoque preferible, ya que la precision lograda con el diseno y la fabricacion del ASIC supera con creces la de los sustratos de CdTe o CdZnTe.
El presente metodo de fabricacion de la invencion preferiblemente tiene la etapa adicional de la eleccion de una separacion predeterminada entre cada uno de los hnbridos, midiendose esta separacion entre los bordes de los detectores de CdTe o CdZnTe o los bordes del ASIC. Durante el proceso de montaje (c, d, e), la distancia entre los bordes de los detectores de Cd(Zn)Te se mantiene no menos de 10 um y no mas de 2 pfxeles de ancho, pero preferiblemente aproximadamente un pixel de ancho (± 50 um). Esto asegura que los hnbridos no entren en contacto entre sf, lo que puede causar un cortocircuito electrico o romper el sustrato semiconductor. Tener una separacion en un panel de CdTe-CMOS o CdZnTe-CMOS de mosaico es inevitable. Sin embargo, de acuerdo con la presente invencion, el metodo proporciona una separacion entre los hnbridos que, contrariamente al pensamiento instintivo, no es lo mas pequena posible, sino que es lo mas cercana posible al tamano de un pixel, que es el optimo para interpolar tal separacion sin causar distorsion de la imagen.
Las distancias predeterminadas (x1, y1), (x2, y2), ... (xn, yn) y/o angulos theta_1, theta_2, ... theta_n estan programados en la maquina automatica antes de comenzar el proceso de fabricacion y durante la fase de programacion.
Breve descripcion de los dibujos
La figura 1 muestra esquematicamente un hnbrido de Cd(Zn)Te-CMOS panelable con tres lados que incluye las marcas de alineacion.
La figura 2 muestra esquematicamente un panel que comprende una placa de montaje sobre la cual deben colocarse los hnbridos por medio del metodo de fabricacion inventado.
Las figuras 3a, b y d muestran esquematicamente un primer hnbrido colocado en una placa de circuito impreso madre (o sustrato de montaje o placa base equivalente de un material o tipo diferente) y un segundo hnbrido e hnbridos adicionales de acuerdo con dos realizaciones preferidas del metodo de fabricacion automatico o semiautomatico divulgado. La figura 4 muestra esquematicamente un detalle de hnbridos colocados en una placa base de acuerdo con el metodo de fabricacion automatico o semiautomatico de la invencion.
La figura 4 muestra esquematicamente un detalle de hnbridos colocados en una placa base de acuerdo con el metodo de fabricacion automatico o semiautomatico de la invencion.
La figura 5 muestra un hnbrido panelable de cuatro lados que tiene, de acuerdo con la invencion actual, las marcas de alineamiento proporcionadas en la cara de entrada del sustrato detector de CdTe o CdZnTe o en la cara posterior del ASIC correspondiente.
La figura 6 muestra esquematicamente los hnbridos colocados de acuerdo con el metodo de fabricacion automatico o semiautomatico actual en una configuracion panelable de cuatro lados.
5
10
15
20
25
30
35
40
45
50
55
Descripcion detallada de las realizaciones preferidas
La invencion y las realizaciones preferidas se describen con referencia a los dibujos.
La figura 1 representa un hnbrido de CdTe-CMOS o CdSnTe-CMOS panelable con tres lados (10). Dicho hnbrido comprende el detector (11), que es CdTe o CdZnTe, siendo tal detector para recibir radiacion entrante y convertir la radiacion recibida directamente en una senal electronica, y del chip de lectura del CMOS (12), para recoger, procesar y leer la senal electronica desde cada pixel.
La colocacion divulgada se consigue con un dispositivo controlado por ordenador y/o un dispositivo de recogida y colocacion mecanica, por ejemplo, un mecanismo de robot o similar para evitar el enfoque manual de la tecnica anterior y para lograr la precision deseada.
Volviendo a la figura 1, el CMOS de lectura (12) esta provisto de marcas de alineacion o de referencia (13) y tambien tiene ordinariamente almohadillas de union de cables (14), lmeas de energfa (15), etc. Estos elementos (13), (15-), (14) se usaran para alinear con precision el CMOS de lectura con respecto a la placa de montaje con referencias a las siguientes etapas del metodo de fabricacion del panel. Las marcas y las referencias que se pueden usar para alinear con precision el hnbrido se pueden elegir a partir de varias estructuras en el CMOS, algunas de las cuales pueden ser estructuras funcionales tales como las lmeas electricas (15), almohadillas de union de cables (14) o cualquier otra estructura que este posicionada con precision y sea repetible en cada hnbrido que se utilizara para formar el panel de formacion de imagenes. Preferiblemente, la precision de tales marcas o estructuras debena ser de 10 um o mejor, incluso mas preferiblemente de 5 um o mejor, y aun mas preferiblemente de 1 um o mejor. En cualquier caso, la precision de las marcas o estructuras de alineacion debe ser mejor que la precision deseada de la ubicacion del hnbrido en el panel de formacion de imagenes.
La figura 2 representa la placa base sobre la cual se montaran los hnbridos (es decir, mosaicos de formacion de imagenes) por medio del metodo de fabricacion automatico descrito. La placa base (20) es tfpicamente una placa de circuito impreso, mas comunmente una PCB "FR4". Otras placas madre pueden estar hechas de materiales ceramicos u otros materiales adecuados sobre los que se pueden colocar mosaicos de formacion de imagenes. La placa base esta provista de correspondientes almohadillas de union de cables (22) que conectaran electricamente los circuitos y los componentes electronicos de la PCB a los CMOS de lectura (12) de la figura 1. Adicionalmente, la PCB (20) tiene marcas de alineacion (21) que se usaran para alinear primero la PCB en un sistema de coordenadas absolutas de la maquina automatica, y, en consecuencia, se usara para proporcionar alineacion con respecto a los mosaicos.
Estas marcas de alineacion (21) no necesitan ser implementadas con el fin espedfico de alineacion, pero pueden ser cualquier estructura exacta de la PCB (o placa base en general). Por ejemplo, como marcas de alineacion, se pueden usar algunos componentes en la PCB, algunas lmeas, algunas lmeas electricas, algunos bordes o partes metalicas, etc. Basicamente cualquier estructura, geometna o parte en la PCB (o placa base) que pueda ser reconocido y utilizado como una marca de alineacion se puede utilizar para este proposito, pero aqrn para mayor comodidad a la marca el dibujo la hemos indicado con una cruz (21).
El procedimiento de alineacion de la PCB con respecto al sistema de coordenadas de la maquina de colocacion automatica de hnbridos, asf como el procedimiento de alineacion del hnbrido con respecto a la PCB se basa en la vision y el reconocimiento de patrones basado en ordenador. Esto significa que las marcas de alineacion de la PCB (o placa base) son inspeccionadas por una camara o sistema de lentes de algun tipo en la maquina, y luego el software de reconocimiento de patrones disponible comercialmente identificara que estas son efectivamente las marcas de alineacion seleccionadas por el usuario, y luego comparara las coordenadas de las marcas de alineacion visualmente reconocidas para el sistema de coordenadas de la maquina. A continuacion, la correccion automatica se realizara en el plano horizontal X, Y, de modo que la PCB tenga una posicion absoluta con respecto al sistema de coordenadas de la maquina de colocacion automatica de tnbridos. Una vez que la PCB se alinea y coloca con precision dentro de la maquina, los hnbridos (mosaicos de imagenes) se pueden colocar tambien utilizando el mismo software de reconocimiento de patrones que identifica las marcas espedficas en el(los) hnbrido(s) y los empareja con las marcas correspondientes en la PCB. Las marcas correspondientes en la PCB no necesitan tener la misma forma o tamano.
Las figuras 3a, 3b, 3c, 3d explican como se realiza la colocacion automatica de los hnbridos de Cd(Zn)Te-CMOS, es decir, el metodo mediante el cual automaticamente uno puede colocar mosaicos de imagenes en una placa base (o sustrato) y crear asf un panel de imagenes. El beneficio de hacer este montaje automaticamente es que el rendimiento es mucho mejor de lo que se lograna mediante la colocacion manual bajo el microscopio y, en segundo lugar, la precision, repetibilidad y fiabilidad de las ubicaciones es mucho mejor de lo que se iograna mediante metodos manuales.
En la figura 3a, hay una placa base o un sustrato de algun tipo (por ejemplo, una placa base (20) como se muestra en la figura 2), sobre la que se colocan los hnbridos de Cd(Zn)Te-CMOS. La placa base esta provista de marca(s) de alineacion (21). Sin embargo, como marcas de alineacion, se debe entender cualquier estructura en la placa base que pueda usarse con fines de alineacion, como almohadillas de cables, componentes electronicos, areas o bordes
5
10
15
20
25
30
35
40
45
50
55
60
dorados o platinados, lmeas electricas, etc. La figura 3a tambien muestra a modo de ejemplo tres hforidos (30), (31), (32). Cada hforido esta provisto de marca(s) de alineacion (13) correspondiente(s) a marcas de alineacion (21) en la placa base (20). Las marcas de alineacion se pueden proporcionar, como se puede ver, ya sea en el CMOS (chip de lectura) o en el detector. En caso de que uno use marcas de alineacion en el CMOS, tambien podnan ser las almohadillas de cables, estructuras electronicas, lmeas electricas, etc.
En una realizacion preferida de la presente invencion, un primer hforido (30) se coloca automaticamente en la placa base mediante vision de maquina midiendo las distancias x1, y1 entre las marcas de alineacion sobre el hforido y la placa base y tambien el angulo thetal entre (33) y (34) que define el paralelismo del hforido (30) con respecto a la posicion de alineacion de la placa base y el establecimiento de tales distancias a los valores predeterminados X1, Y1 y el angulo thetal al valor predeterminado Thetal. Por ejemplo, como se representa en la figura 3a, Thetal es igual a cero grados y la lmea de puntos (33) es paralela a (34). El primer hfbrido (tambien en las realizaciones de las figuras 3b, 3c) tambien se puede colocar utilizando un sistema de coordenadas absoluto de la maquina y ajustando x1, y1, thetal a ciertos valores predeterminados. La precision que se puede lograr en el posicionamiento es mejor que 0,1 mm y puede ser tan buena o mejor que 0,01 mm. La figura 3d muestra un theta distinto de cero, en cuyo caso el mosaico no se alineana correctamente.
En una segunda etapa, un segundo hfbrido (31) se coloca mediante la medicion de las distancias x2, y2 y el angulo theta2 entre (35) y (36) de las segundas marcas de alineacion del hfbrido con respecto a las primeras marcas de alineacion del hfbrido. Estas distancias se establecen a valores predeterminados X2, Y2, el angulo a un valor predeterminado Theta2 (igual a cero en este ejemplo) y el hforido (31) se coloca en esa ubicacion. En una tercera etapa, se coloca un tercer hfbrido (32) midiendo las distancias x3, y3 y el angulo theta3 entre (37) y (38) de las marcas de alineacion del tercer hforido con respecto a las segundas marcas de alineacion del hforido, es decir, el hforido previo. Estas distancias se establecen en valores predeterminados X3, Y3 y Theta3 (igual a cero en este ejemplo) y el hfbrido se coloca en la ubicacion. Se pueden colocar hfbridos adicionales (4, 5, ... n) usando el mismo metodo, construyendo eventualmente una matriz de uno o dos tipos de mosaicos de formacion de imagenes (hforidos) colocados en la placa base, o un sustrato.
En la figura 3b, hay una placa base o un sustrato de algun tipo (por ejemplo, una placa base (20) como se muestra en la figura 2), sobre la que se colocan los hfbridos de Cd(Zn)Te-CMOS, de acuerdo con otro aspecto de la presente invencion. La placa base esta provista de marca(s) de alineacion (21). Sin embargo, como marcas de alineacion, se debe entender cualquier estructura en la placa base que pueda usarse con fines de alineacion, como almohadillas de cables, componentes electronicos, areas o bordes dorados o platinados, lmeas electricas, etc. La figura 3b tambien muestra a modo de ejemplo tres hfbridos (30), (31), (32). Cada hfbrido esta provisto de marca(s) de alineacion (13). Las marcas de alineacion se pueden proporcionar, como se puede ver, ya sea en el CMOS (chip de lectura) o en el detector. En caso de que uno use marcas de alineacion en el CMOS, tambien podnan ser las almohadillas de cables, estructuras electronicas, lmeas electricas, etc. En esta segunda realizacion preferida de la presente invencion, se coloca automaticamente un primer hfbrido (30) en la placa base usando vision de maquina midiendo las distancias x1, y1 y el angulo theta1 (entre (39) y (40)) entre las marcas de alineacion en el hfbrido y la placa base y estableciendo tales distancias a valores predeterminados X1, Y1 y Theta1 (en este ejemplo, cero). La precision que se puede lograr es mejor que 0,1 mm y puede ser tan buena o mejor que 0,01 mm.
En una segunda etapa, un segundo hfbrido (31) se coloca mediante la medicion de las distancias x2, y2 y el angulo theta2 (entre (41) y (40)) de las segundas marcas de alineacion del hfbrido con respecto a las primeras marcas de alineacion del hfbrido. Estas distancias se establecen en valores predeterminados X2, Y2 y angulo Theta2 (en este ejemplo, cero) y el hfbrido (31) se coloca en esa ubicacion. En una tercera etapa, se coloca un tercer hfbrido (32) midiendo las distancias x3, y3 y el angulo theta3 (entre (42) y (40)) de las marcas de alineacion del tercer hfbrido con respecto a las primeras marcas de alineacion del hfbrido, es decir, el hfbrido inicial (30). Estas distancias se establecen en valores predeterminados X3, Y3 y el angulo Theta3 (en este ejemplo cero) y el hfbrido se coloca en la ubicacion. Se pueden colocar hfbridos adicionales (4, 5, ... n) usando el mismo metodo, construyendo eventualmente una matriz de uno o dos tipos de mosaicos de formacion de imagenes (hfbridos) colocados en la placa base, o un sustrato.
En todas las realizaciones anteriores, el angulo theta1, theta2, ... theta_n puede usarse como un parametro de alineacion o no en funcion del programa automatico se quiere lograr.
Como se ha mencionado, la exactitud se logra en la colocacion automatica hforida con las realizaciones del metodo divulgado es muy buena y puede ser facilmente de 0,1 mm o mejor, y si es necesario de 0,05 mm o mejor, o de 0,01 mm o mejor, y en los casos en que se necesita una precision extrema de 0,001 mm. La repetibilidad y la fiabilidad tambien son excelentes y no pueden compararse con las tecnicas de montaje manual de mosaico de formacion de imagenes utilizadas en la tecnica anterior hasta la fecha. Un dispositivo controlado por ordenador y/o un dispositivo mecanico de recogida y colocacion, por ejemplo, un mecanismo de robot o similar, se utiliza para recoger y colocar los hfbridos en estas ubicaciones. Antes de recoger y colocar, un brazo dispensador colocara gota(s) de pegamento en las ubicaciones donde se montaran los hfbridos correspondientes.
De acuerdo, por lo tanto, con estas realizaciones preferidas, los hfbridos estan siendo colocados en la placa base o sustrato de montaje de forma automatica, mediante la medicion de las distancias de marca(s) de alineacion
5
10
15
20
25
30
35
40
proporcionada(s) o que esta(n) presente(s) en cada hnbrido con respecto a la(s) correspondiente(s) marca(s) de alineacion en a) el hnbrido anterior cada vez, o b) el primer hnbrido o inicial, o c) la placa base (o sustrato de montaje) y las distancias de ajuste a los valores predeterminados que se han programado en la maquina.
Utilizando el metodo descrito de fabricacion de paneles de formacion de imagenes de radiacion, el rendimiento se mejora considerablemente en los metodos manuales de recogida y colocacion de los mosaicos de formacion de imagenes bajo un microscopio, y la fiabilidad y repetibilidad se mejoran en gran medida, mientras que el coste de produccion se reduce significativamente. La figura 4 muestra esquematicamente los hnbridos de CdTe-CMOS montados de acuerdo con el metodo de montaje automatico actual en una placa base, o sustrato de montaje. De importancia en la figura 4, es que, en contra de la intuicion, hay una separacion "Z" (43) entre los bordes de hnbridos adyacentes. Intuitivamente, uno querna minimizar esa separacion, de modo que se pierda informacion minima durante la generacion de imagenes debido a la separacion. Sin embargo, los inventores del metodo de montaje actual han reconocido que si se minimiza dicha separacion "Z" (43) y, de hecho, los bordes de los hnbridos de CdTe- CMOS entran en contacto, entonces el rendimiento del conjunto de formacion de imagenes se degrada. Esto se debe a que: a) CdTe es fragil y cualquier contacto podna danar los bordes, b) tocar los bordes creana un circuito de clasificacion electrica que podna danar el CMOS u otros componentes electronicos, c) la uniformidad del campo electrico se vera afectada. Por lo tanto, de acuerdo con otro aspecto de la invencion actual del metodo automatico de montaje de mosaicos de formacion de imagenes en un panel de formato de formacion de imagenes de una o dos dimensiones, la separacion ffsica "Z" (43) entre los bordes de los elementos del detector activo (ya sea CdTe, CdZnTe, fosforos, centelladores u otros detectores) deben ser de al menos 1/20 del tamano de pixel y la separacion maxima no debe ser mayor de 1,2 x tamano de pixel, es decir, la separacion maxima no debe exceder el tamano de pixel mas un 20 %.
El tamano del pixel es el tamano del pfxel(es) en el mosaico de formacion de imagenes. Un tamano de pixel es la distancia de centro a centro o de borde a borde de los elementos individuales de deteccion o formacion de imagenes en el mosaico de formacion de imagenes o el hnbrido de formacion de imagenes. Actualmente, el tamano del pixel es de entre 0,025 mm y 0,5 mm (es decir, de 25 micrometres a medio milfmetro). La invencion, sin embargo, se aplica a pfxeles de cualquier tamano. La invencion proporciona la separacion en el intervalo de 1/20 el pixel a 1,2 x tamano de pixel, asegurando asf la separacion adecuada de los mosaicos individuales de formacion de imagenes.
La figura 5 muestra esquematicamente un hnbrido de CdTe-CMOS (o CdZnTe-CMOS) sin las almohadillas de union de cables (14) de la figura 1, pero en su lugar puntos de conexion electrica (76) proporcionados en la parte posterior (74) del CMOS (75). Estas conexiones se pueden proporcionar en el CMOS por medio de la tecnologfa "via" que conecta electricamente los elementos del circuito en el lado frontal del CMOS a la parte posterior (74). El detector de CdTe (73) esta unido a presion al CMOS o unido mediante adhesivo conductivo. El hnbrido (50) esta provisto de marcas de alineacion (71) que, como puede verse en la figura 5, pueden estar en el lado frontal (72) del detector (73) o en la parte posterior (74) del CMOS (75). Dichas marcas de alineacion pueden ser de diferentes formas y tambien pueden ser estructuras que estan disponibles en las superficies (72) o (74), tales como anillos de proteccion, lmeas electricas, puntos de contacto/conexion electrica, etc.
La figura 6 muestra esquematicamente el montaje de los hnbridos panelables de cuatro lados (50) de la figura 5 sobre la placa base (20), utilizando el metodo de montaje automatico o semiautomatico descrito anteriormente con referencia a las figuras 3(a-c). En la figura 6, la separacion "Z" entre hnbridos adyacentes tambien se muestra y se ejemplifica y tal como se describio anteriormente, debena ser distinta de cero y preferiblemente en el intervalo de 1/20 a 1,2x el tamano de pixel, mas preferiblemente a traves de aproximadamente el tamano de un pixel (1,0 x el tamano del pixel).

Claims (11)

  1. 5
    10
    15
    20
    25
    30
    35
    40
    45
    50
    REIVINDICACIONES
    1. Un metodo de fabricacion automatica o semiautomatica de un panel de formacion de imagenes digitales por radiacion, comprendiendo dicho panel mosaicos de formacion de imagenes por radiacion (10, 30, 31, 32), comprendiendo el metodo las etapas de:
    a. proporcionar mosaicos de formacion de imagenes por radiacion (10, 30, 31, 32) con estructuras designadas para servir como marcas de alineacion (13), comprendiendo cada uno de los mosaicos de formacion de imagenes por radiacion (10, 30, 31, 32) un hforido de CdTe-CMOS o CdZnTe-CMOS que comprende un detector de CdTe o CdZnTe (11) configurado para convertir la radiacion entrante directamente a una senal electronica, y un chip de lectura de CMOS (12) configurado para recoger, procesar y leer la senal electronica desde el detector, en el que se proporcionan las marcas de alineacion el chip de lectura de CMOS y/o en el detector;
    b. usar un dispositivo mecanico de recogida y colocacion, colocando un primer mosaico de formacion de imagenes por radiacion (30) en un panel (20), estableciendo una primera distancia de direccion (x1), una segunda distancia de direccion (y1) y un angulo (theta1) de dichas marcas de alineacion (13) en el mosaico de formacion de imagenes por radiacion (30) con respecto a las correspondientes marcas de alineacion (21) en el panel (20) en respectivos valores predeterminados (X1, Y1 y/o Theta1), caracterizado por
    c. utilizar el dispositivo mecanico de recogida y colocacion, colocando en el panel (20) mosaicos de formacion de imagenes por radiacion adicionales (31, 32) ajustando la primera y la segunda distancias y los angulos (x2, y2, theta2), (x3, y3, theta3), ... (xn, yn, theta_n) de dichas marcas de alineacion de mosaicos de formacion de imagenes con respecto a correspondientes marcas de alineacion (13) en al menos uno de i) un mosaico de formacion de imagenes (30, 31) previamente colocado y ii) el mosaico de formacion de imagenes (30) colocado en primer lugar, utilizando las marcas de alineacion correspondientes, para valores adicionales predeterminados respectivos (X2, Y2, Theta3), (X3, Y3, theta3), ... (Xn, Yn, Theta_n).
  2. 2. El metodo de la reivindicacion 1, en el que dicho panel (20) comprende uno de una placa de circuito impreso, una ceramica y un sustrato de montaje.
  3. 3. El metodo de la reivindicacion 1, en el que dichas marcas de alineacion (13) en cada mosaico de formacion de imagenes por radiacion (30) estan en el chip de lectura de CMOS (12) del mosaico de formacion de imagenes por radiacion.
  4. 4. El metodo de la reivindicacion 3, en el que una distancia "z_n", entre los bordes mas cercanos de los mosaicos de formacion de imagenes de radiacion (10, 30, 31, 32) adyacentes se establece por el dispositivo mecanico de recogida y colocacion a un valor predeterminado distinto de cero "Z_n".
  5. 5. El metodo de la reivindicacion 4, en el que el valor distinto de cero "Z_n" es de 1/20 a un 120 % de un tamano de pixel de los pfxeles en el mosaico de formacion de imagenes por radiacion.
  6. 6. Un metodo de la reivindicacion 1, en el que el dispositivo mecanico de recogida y colocacion hace referencia a una primera marca de alineacion de mosaicos (13) en un primer mosaico de formacion de imagenes por radiacion a una primera marca de alineacion de placas (21) en una placa base, y el metodo comprende las etapas de:
    ajustar el dispositivo mecanico de recogida y colocacion del primer mosaico de formacion de imagenes por radiacion (30) en la placa base con la primera marca de alineacion de mosaicos (13) desplazada desde la primera marca de alineacion de placas (21) mediante una primera distancia predeterminada en una primera direccion (x1) y mediante una primera distancia predeterminada en una segunda direccion (y1),
    ajustar el dispositivo mecanico de recogida y colocacion de un segundo mosaico de formacion de imagenes por radiacion (31) con una segunda marca de alineacion de mosaicos (13) en la placa base mediante el dispositivo mecanico de recogida y colocacion del segundo mosaico de formacion de imagenes por radiacion (31) con la segunda marca de alineacion de mosaicos (13) desplazada de una marca de alineacion de referencia (13) situada en el primer mosaico de formacion de imagenes por radiacion mediante una segunda distancia predeterminada en la primera direccion (x2) y mediante una segunda distancia predeterminada en la segunda direccion (y2).
  7. 7. El metodo de la reivindicacion 6, que comprende la etapa adicional del dispositivo mecanico de recogida y colocacion de un tercer mosaico de formacion de imagenes por radiacion (32) con una tercera marca de alineacion de mosaicos (13) en la placa base mediante el dispositivo mecanico de recogida y colocacion del tercer mosaico de formacion de imagenes por radiacion (32) con la tercera marca de alineacion de mosaicos (13) fuera de otra marca de alineacion de referencia en el segundo mosaico de formacion de imagenes por radiacion o en el primer mosaico de formacion de imagenes por radiacion mediante una tercera distancia predeterminada en la primera direccion (x3) y mediante una tercera distancia predeterminada en la segunda direccion (y3).
  8. 8. El metodo de la reivindicacion 6, en el que la placa base comprende una de una placa de circuito impreso, un sustrato ceramico y un sustrato de montaje.
    5
    10
    15
    20
    25
    30
  9. 9. El metodo de la reivindicacion 6, en el que el dispositivo mecanico de recogida y colocacion separa adicionalmente el segundo mosaico de formacion de imagenes por radiacion (31) desplazado del primer mosaico de formacion de imagenes por radiacion (30) mediante una primera distancia de separacion no cero (z_n) entre bordes adyacentes mas cercanos del primer y segundo mosaicos de formacion de imagenes por radiacion (30, 31), siendo la distancia de separacion distinta de cero de 1/20 a un 120 % de un tamano de pixel de los pfxeles en el mosaico de formacion de imagenes por radiacion.
  10. 10. Un metodo de fabricacion automatica o semiautomatica de un panel de formacion de imagenes digitales por radiacion, comprendiendo dicho panel mosaicos de formacion de imagenes por radiacion (10, 30, 31, 32), comprendiendo el metodo las etapas de:
    a. proporcionar mosaicos de formacion de imagenes por radiacion (10, 30, 31, 32) con estructuras designadas para servir como marcas de alineacion (13), comprendiendo cada uno de los mosaicos de formacion de imagenes por radiacion (10, 30, 31, 32) un hforido de CdTe-CMOS o CdZnTe-CMOS que comprende un detector de CdTe o CdZnTe (11) configurado para convertir la radiacion entrante directamente a una senal electronica, y un chip de lectura de CMOS (12) configurado para recoger, procesar y leer la senal electronica desde el detector, en el que se proporcionan las marcas de alineacion el chip de lectura de CMOS y/o en el detector;
    b. usar un dispositivo mecanico de recogida y colocacion, colocando un primer mosaico de formacion de imagenes por radiacion (30) en un panel (20), estableciendo una primera distancia de direccion (X1), una segunda distancia de direccion (y1) y un angulo (theta1) de dichas marcas de alineacion (13) en el mosaico de formacion de imagenes por radiacion (30) con respecto a una referencia de sistema de coordenadas absolutas en el panel (20) , en respectivos valores predeterminados (X1, Y1 y/o Theta1); y caracterizado por
    c. utilizar el dispositivo mecanico de recogida y colocacion, colocando en el panel mosaicos de formacion de imagenes por radiacion adicionales (31, 32) ajustando la primera y la segunda distancias y el angulo (x2, y2, theta2), (s3, 113, theta3), ... (xn, yn, theta_n) de dichas marcas de alineacion de mosaicos de formacion de imagenes (13) con respecto a correspondientes marcas de alineacion (13) en al menos uno de i) un mosaico de formacion de imagenes (30, 31) previo y ii) el mosaico de formacion de imagenes (30) colocado en primer lugar, utilizando las marcas de alineacion correspondientes, para valores adicionales predeterminados respectivos (X2, Y2, Theta2), (X3, Y3, Theta3), ... (Xn, Yn, Theta_n).
  11. 11. El metodo de la reivindicacion 10, en el que un mecanismo de robot establece ademas una distancia de separacion entre los bordes mas cercanos de mosaicos adyacentes (30, 31, 32) a una distancia predeterminada entre 1/20 y un 120 % de un tamano de pixel de los pfxeles en el mosaico de formacion de imagenes por radiacion.
ES10708364.4T 2009-04-07 2010-02-17 Método para fabricar un panel de formación de imágenes por radiación que comprende mosaicos de imágenes Active ES2687454T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/419,528 US8117741B2 (en) 2009-04-07 2009-04-07 Method for manufacturing a radiation imaging panel comprising imaging tiles
US419528 2009-04-07
PCT/IB2010/000301 WO2010116218A1 (en) 2009-04-07 2010-02-17 A method for manufacturing a radiation imaging panel comprising imaging tiles

Publications (1)

Publication Number Publication Date
ES2687454T3 true ES2687454T3 (es) 2018-10-25

Family

ID=42173561

Family Applications (1)

Application Number Title Priority Date Filing Date
ES10708364.4T Active ES2687454T3 (es) 2009-04-07 2010-02-17 Método para fabricar un panel de formación de imágenes por radiación que comprende mosaicos de imágenes

Country Status (6)

Country Link
US (2) US8117741B2 (es)
EP (1) EP2417630B1 (es)
KR (1) KR101694474B1 (es)
BR (1) BRPI1011716B1 (es)
ES (1) ES2687454T3 (es)
WO (1) WO2010116218A1 (es)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI124818B (fi) * 2011-10-06 2015-02-13 Advacam Oy Hybridipikseli-ilmaisinrakenne ja tämän valmistusmenetelmä
US9012859B2 (en) 2012-05-18 2015-04-21 General Electric Company Tiled X-ray imager panel and method of forming the same
US20140115886A1 (en) * 2012-10-26 2014-05-01 Volex Plc Method and system for marking substrate and placing components for high accuracy
JP6270339B2 (ja) * 2013-05-22 2018-01-31 オリンパス株式会社 撮像装置、撮像装置の製造方法、及び内視鏡システム
CZ2013669A3 (cs) * 2013-08-30 2015-01-07 České vysoké učení technické v Praze Ústav technické a experimentální fyziky Detektor ionizujícího záření umožňující vytvoření souvislého digitálního obrazu
US9571765B2 (en) 2015-06-25 2017-02-14 General Electric Company Universal four-side buttable digital CMOS imager
US10686003B2 (en) * 2015-12-31 2020-06-16 General Electric Company Radiation detector assembly
US10283557B2 (en) 2015-12-31 2019-05-07 General Electric Company Radiation detector assembly
FR3112423A1 (fr) * 2020-07-09 2022-01-14 Trixell Procédé de réalisation d’un imageur
US20220334267A1 (en) * 2021-04-14 2022-10-20 Canon Medical Systems Corporation Radiation detector module, radiation detector, and x-ray ct apparatus

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5464984A (en) 1985-12-11 1995-11-07 General Imaging Corporation X-ray imaging system and solid state detector therefor
US5055245A (en) 1986-07-07 1991-10-08 Bridgestone Corporation Method of measuring temperature within cured article and method of controlling tire vulcanization
US4891522A (en) 1988-10-11 1990-01-02 Microtronics Associates, Inc. Modular multi-element high energy particle detector
US5065245A (en) 1990-04-30 1991-11-12 Eastman Kodak Company Modular image sensor array
FR2693033B1 (fr) 1992-06-30 1994-08-19 Commissariat Energie Atomique Dispositif d'imagerie de grande dimension.
US5436458A (en) 1993-12-06 1995-07-25 Minnesota Mining And Manufacturing Company Solid state radiation detection panel having tiled photosensitive detectors arranged to minimize edge effects between tiles
GB2289983B (en) * 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
GB2305096B (en) 1995-08-29 1997-09-10 Simage Oy Imaging system and method
US5635718A (en) 1996-01-16 1997-06-03 Minnesota Mining And Manufacturing Company Multi-module radiation detecting device and fabrication method
JP3815766B2 (ja) 1998-01-28 2006-08-30 キヤノン株式会社 二次元撮像装置
FI104944B (fi) 1998-06-26 2000-05-15 Planmeca Oy Menetelmät, laitteet ja kuvausmoodi tomografiakuvantamisessa
US6034319A (en) * 1998-07-30 2000-03-07 Falbel; Gerald Immersed photovoltaic solar power system
WO2000065376A1 (en) 1999-04-26 2000-11-02 Simage Oy Device for imaging radiation
JP4476471B2 (ja) 2000-11-27 2010-06-09 株式会社東芝 Ｘ線コンピュータ断層撮影装置
AUPS112202A0 (en) 2002-03-14 2002-04-18 Commonwealth Scientific And Industrial Research Organisation Semiconductor manufacture
US7117588B2 (en) * 2002-04-23 2006-10-10 Ge Medical Systems Global Technology Company, Llc Method for assembling tiled detectors for ionizing radiation based image detection
JP4411575B2 (ja) * 2002-04-25 2010-02-10 セイコーエプソン株式会社 電子装置の製造装置
DE60328904D1 (de) 2002-10-25 2009-10-01 Ipl Intellectual Property Lice Schaltungssubstrat und verfahren
US7190759B2 (en) 2002-12-19 2007-03-13 General Electric Company Support structure for Z-extensible CT detectors and methods of making same
DE10325179A1 (de) * 2003-06-04 2004-12-23 Marconi Communications Gmbh Verfahren zum Montieren einer Schaltung
WO2005029126A1 (en) 2003-09-24 2005-03-31 Koninklijke Philips Electronics, N.V. Alignment method and apparatus for pixilated detector
US20050205778A1 (en) * 2003-10-17 2005-09-22 Gsi Lumonics Corporation Laser trim motion, calibration, imaging, and fixturing techniques
US7235790B2 (en) 2004-02-17 2007-06-26 Ge Medical Systems Global Technology Company, Llc Methods and apparatus for radiation detection
WO2006109808A1 (ja) 2005-04-11 2006-10-19 J. Morita Manufacturing Corporation スカウトビュー機能を備えたｘ線撮影装置
US7676022B2 (en) * 2005-05-02 2010-03-09 Oy Ajat Ltd. Extra-oral digital panoramic dental x-ray imaging system
JP5070637B2 (ja) 2005-12-07 2012-11-14 株式会社アクロラド 放射線画像検出モジュール
US20080009356A1 (en) * 2006-06-29 2008-01-10 Nichols Ronald J Do-it-yourself diamond kit
FR2915573B1 (fr) 2007-04-25 2010-04-02 Fr De Detecteurs Infrarouges S Procede pour la realisation d'une matrice de detection de rayonnements electromagnetiques et notamment de rayonnements infrarouges
GB2451447B (en) 2007-07-30 2012-01-11 Sensl Technologies Ltd Light sensor

Also Published As

Publication number Publication date
KR101694474B1 (ko) 2017-01-10
BRPI1011716B1 (pt) 2019-12-03
EP2417630B1 (en) 2018-07-11
BRPI1011716A2 (pt) 2016-03-22
EP2417630A1 (en) 2012-02-15
US20120090171A1 (en) 2012-04-19
US8117741B2 (en) 2012-02-21
WO2010116218A1 (en) 2010-10-14
US8850697B2 (en) 2014-10-07
US20100255629A1 (en) 2010-10-07
KR20120013927A (ko) 2012-02-15

Similar Documents

Publication Publication Date Title
ES2687454T3 (es) Método para fabricar un panel de formación de imágenes por radiación que comprende mosaicos de imágenes
JP6571649B2 (ja) 湾曲基板上の光検出器アレイ
US9910165B2 (en) Detector system of CT scanner
TWI644508B (zh) Manufacturing method of concentrating solar power generation unit, manufacturing apparatus used therefor, manufacturing method of concentrating solar power generation module, and manufacturing apparatus therefor
CN110121780B (zh) 基于柔性聚酰亚胺的x射线检测器的分离和再附接
JP5895504B2 (ja) 撮像パネルおよび撮像処理システム
TWI644443B (zh) Solar cell, concentrating solar power generation unit, concentrating solar power generation module, and illuminating solar power generation module manufacturing method
US9565347B2 (en) Imaging module and electronic apparatus
JP2013120851A (ja) センサユニット及び固体撮像装置
US9313386B2 (en) Image detector with lens assembly and related methods
CN103685881B (zh) 照相机模块
ES2755886T3 (es) Módulo optoelectrónico 3D de captación de imágenes
JP5027832B2 (ja) 放射線検出モジュール及び放射線撮像装置
JP2007155563A (ja) 放射線画像検出装置
US20180113224A1 (en) Ionizing radiation detector module
JP5568004B2 (ja) Ｘ線検出器
JP2015015631A (ja) 撮像チップ、撮像ユニット及び撮像装置
JP2012137376A5 (es)
US20160128651A1 (en) Radiation detection module and radiation detection unit
JP2007078671A5 (es)
JP6513608B2 (ja) 放射線検出器
JP2014102133A (ja) 放射線測定装置及び放射線測定方法
JP2015161594A (ja) 放射線検出器
JP2011209210A (ja) 放射線検出器
JP2016176968A (ja) 撮像モジュール、及びこれを備えた電子機器、並びに撮像モジュールの製造方法