BR112017019516B1 - Dispositivo de controle de inversor - Google Patents

Dispositivo de controle de inversor Download PDF

Info

Publication number
BR112017019516B1
BR112017019516B1 BR112017019516-0A BR112017019516A BR112017019516B1 BR 112017019516 B1 BR112017019516 B1 BR 112017019516B1 BR 112017019516 A BR112017019516 A BR 112017019516A BR 112017019516 B1 BR112017019516 B1 BR 112017019516B1
Authority
BR
Brazil
Prior art keywords
voltage
upper arm
voltage command
value
switch
Prior art date
Application number
BR112017019516-0A
Other languages
English (en)
Other versions
BR112017019516A2 (pt
Inventor
Kenichi Sakakibara
Original Assignee
Daikin Industries, Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daikin Industries, Ltd filed Critical Daikin Industries, Ltd
Publication of BR112017019516A2 publication Critical patent/BR112017019516A2/pt
Publication of BR112017019516B1 publication Critical patent/BR112017019516B1/pt

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H02M1/096—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices the power supply of the control circuit being connected in parallel to the main switching element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)
  • Ac-Ac Conversion (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

DISPOSITIVO DE CONTROLE DE INVERSOR. A presente invenção possibilita executar detecção de corrente, sem estender o uso de um modelo de voltagem, usado por um inversor de voltagem além do período de tempo, no qual o modelo de vetor deve ser usado, e, desse modo, evita aumentos em distorção de saída e perda de comutação. Dentro de um primeiro intervalo, que inclui um ponto no tempo, no qual os respectivos totais dos períodos de tempo, nos quais as respectivas chaves no lado do braço superior de um par de caminhos de corrente de um inversor de voltagem estão conduzindo dentro de um ciclo de uma portadora (C5), são iguais a zero, um primeiro grupo de comandos de voltagem (V**) corresponde aos sinais de comutação (Sup, Svp, Swp, Sun, Svn, Swn), sob os quais os períodos de tempo, nos quais todas as chaves no lado do braço superior dos caminhos de corrente não conduzem dentro do dito um dos ciclos, são intercalados adjacentemente entre um par de períodos de tempo, no qual uma das chaves, no lado do braço superior de um dos pares de caminhos de corrente, é não condutora, e a outra chave no lado do braço superior é (...).

Description

CAMPO TÉCNICO
[001] A presente invenção refere-se a uma tecnologia para controlar um inversor.
TÉCNICA ANTECEDENTE
[002] Como um modo de obter diretamente uma tensão de saída em corrente alternada (CA) de uma fonte de energia CA, um modo usando um dispositivo de conversão de energia CA direta, representado por um conversor de matriz, é conhecido. O dispositivo de conversão de energia CA direta pode ser esperado ser miniaturizado e melhorar a sua eficiência, e, consequentemente, tem atraído atenção como um dispositivo de conversão de energia de próxima geração. No entanto, o conversor de matriz está em vias de ser popularizado, uma vez que uma configuração de circuito principal e um processo de modulação dela são especiais.
[003] Em contraste, foi proposto um modo de modulação usando um processo indireto de uso de um dispositivo de conversão indireta, que é, atualmente, uma tendência, e a conexão de um conversor de corrente alternada em corrente contínua (CA/CC) (a seguir, referido simplesmente como "conversor") e de um inversor CC/CA (a seguir, referido simplesmente como "inversor") entre si por uma ligação CC (por exemplo, o documento diferente de patente 1).
[004] O processo indireto já foi colocado em uso prático como um condicionador de ar (por exemplo, o documento diferente de patente 2) por desenvolvimento tecnológico, tal como um modo de modulação adequado para um microcomputador de consumidor (por exemplo, o documento de patente 1) e uma simplificação de um circuito principal (por exemplo, o documento de patente 2). Além do mais, a aplicação do processo indireto a um instrumento de fase única foi estudada por combinação de um isolador ativo adicionado com um circuito de carga (por exemplo, o documento diferente de patente 3 e o documento de patente 3).
[005] Entretanto, para simplificar um sensor de corrente, para o dispositivo de conversão indireta, aplica-se um processo de detecção de uma corrente por ligação CC por meio de um resistor em derivação e de detecção de uma corrente de fase, com base em um modelo de ligação de um circuito de inversor. Para aplicar esse processo, é necessário manter o modelo de ligação por um período mais longo que ambos um retardo da detecção de corrente e um período de tempo morto.
[006] Foi proposta uma tecnologia para estender e manter um modelo de ligação com a finalidade de detectar uma corrente, quando o modelo de ligação, a ser adotado originalmente, é curto. Para reduzir uma distorção, que ocorre em uma saída devido a essa extensão, foi proposta uma tecnologia para corrigir um modelo de vetor, que corresponda ao modelo de ligação, por outro modelo de vetor (por exemplo, o documento de patente 4).
[007] Nesse dispositivo de conversão direta, um ciclo de uma portadora é dividido por uma fase intermediária de uma tensão de comando de um conversor de fonte de corrente. Depois, em todos esses períodos divididos, o mesmo modelo de ligação é adotado. Por conseguinte, foi proposto detectar a corrente em um período mais longo dos períodos divididos (por exemplo, o documento de patente 5).
[008] Notar que o documento de patente 6 é citado como um documento que descreve uma tecnologia relacionada com o presente pedido de patente.
DOCUMENTOS DA TÉCNICA ANTERIOR Documentos de patentes
[009] Documento de patente 1: patente japonesa de n° 4135026
[0010] Documento de patente 2: patente japonesa de n° 4049189
[0011] Documento de patente 3: pedido de patente japonesa não examinado de n° 2011-193678
[0012] Documento de patente 4: pedido de patente japonesa não examinado de n° H03-230767
[0013] Documento de patente 5: patente japonesa de n° 5167869
[0014] Documento de patente 6: pedido de patente japonesa não examinado de n° 2013-93992
Documentos diferentes de patentes
[0015] Documento diferente de patente 1: L. Wei, T. A. Lipo, "A Novel Matrix Converter Topology with Simple Commutation", IEEE IAS2001, vol. 9, pp. 1.749 - 1.754 (2001)
[0016] Documento diferente de patente 2: Fujita, Sakakibara, Matsuno, "Application and Development of the Three Phase Indirect Matrix Converter for Air Conditioners", The Institute of Electrical Engineers of Japan, The papers of Joint Technical Meeting on Semiconductor Power Converter/Vehicle Technology/Home and Consumer Appliances, SPC-12-174/VT-12-025/HCA-12-059, IEE Japan 2012 (20), pp. 31 - 36, 2012, 12-06
[0017] Documento diferente de patente 3: Ohnuma, Itoh, "Circuit Configuration and Control Strategy of single-to-three Phase Power Converter with Active Buffer and Charging Circuit", The 2010 Annual Meeting of The Institute of Electrical Engineers of Japan, 4-057 (2010)
RESUMO DA INVENÇÃO Problemas a serem resolvidos pela invenção
[0018] É possível que o período dividido possa ser diminuído a uma metade do ciclo da portadora. Por conseguinte, no processo descrito no documento de patente 4, no caso de extensão desse modelo de ligação para medida da corrente, o período durante o qual o modelo de ligação é mantido pode ser o dobro do período no qual deve ser mantido originalmente. Isso provoca um aumento em uma distorção de saída em uma faixa de altas velocidades, e, além disso, dobra um período de adoção do modelo de vetor para correção da extensão. Esse último caso provoca um aumento do número de tempos de comutação do inversor, e aumenta uma perda de comutação dele.
[0019] A presente invenção soluciona esses problemas como descrito acima, e é um objeto da presente invenção possibilitar conduzir a detecção de corrente sem estender o período de manutenção do modelo de vetor por um período mais longo do que aquele durante o qual o modelo de vetor deve ser mantido originalmente, desse modo, evitando aumentos da distorção de saída e a perda de ligação.
MEIOS PARA SOLUCIONAR OS PROBLEMAS
[0020] Um dispositivo de controle de inversor (6), de acordo com a presente invenção, controla um inversor de fonte de tensão (4), que converte uma tensão CC (Vdc) em tensões CA trifásicas (Vu, Vv, Vw).
[0021] O inversor de fonte de tensão (4) inclui três caminhos de corrente ligados em paralelo entre si, entre a primeira e a segunda linhas de barramento CC (LH, LL), às quais a tensão CC é aplicada, em que o potencial da primeira linha de barramento CC (LH) é superior àquele da segunda linha de barramento CC (LL). Cada caminho de corrente inclui: um ponto conectante (Pu, Pv, Pw); uma chave no lado do braço superior (Qup, Qvp, Qwp), que é ligada entre a primeira linha de barramento CC e o ponto conectante, e escoa uma corrente da primeira linha de barramento CC para o ponto conectante durante um momento de condução; uma chave no lado do braço inferior (Qun, Qvn, Qwn), que é ligada entre o ponto conectante e a segunda linha de barramento CC, e escoa uma corrente do ponto conectante à segunda linha de barramento CC durante um momento de condução; um diodo no lado do braço superior (Dup, Dvp, Dwp), ligado em antiparalelo à chave no lado do braço superior; e um diodo no lado do braço inferior (Dun, Dvn, Dwn), ligado em antiparalelo à chave no lado do braço inferior.
[0022] Então, um primeiro aspecto do dispositivo de controle inclui: uma unidade de geração de sinal de comutação (38), que gera um sinal de comutação (Sup, Svp, Sun, Svn, Swn), que faz com que qualquer uma da chave no lado do braço superior e da chave no lado do braço inferior conduza exclusivamente de per si em cada um dos caminhos de corrente, enquanto mantendo condução / não condução da chave no lado do braço superior em um ciclo (T0) de uma onda triangular (C5, C6), com base na comparação entre a onda triangular (C5, C6) e vários comandos de tensão incluídos no primeiro e no segundo grupos de comando de tensão; e uma unidade de geração de comando de tensão (34), que gera o primeiro e o segundo grupos de comando de tensão.
[0023] Em um dos ciclos, a onda triangular apresenta um valor mínimo (Cmin) duas vezes, um primeiro valor máximo (Cmax1) uma vez e um segundo valor máximo (Cmax2) uma vez.
[0024] O primeiro grupo de comando de tensão corresponde ao sinal de comutação, no qual, em uma primeira seção incluindo um ponto de tempo (0°), quando as somas dos períodos, enquanto as chaves no lado do braço superior (Qwp, Qvp), em um par de caminhos de corrente, conduzem em um dos ciclos, são iguais entre si em zero, um período (V0), enquanto as chaves no lado do braço superior em todos os caminhos de corrente são não condutoras em um dos ciclos, é intercalado adjacentemente por um par de períodos (V4), enquanto todas as chaves no lado do braço superior, no par de caminhos de corrente, são não condutoras e outra da chave no lado do braço superior conduz.
[0025] O segundo grupo de comando de tensão corresponde ao sinal de comutação, no qual, em uma segunda seção exclusiva da primeira seção e incluindo um ponto de tempo (60°), quando as somas dos períodos, durante os quais as chaves no lado do braço superior (Qvp, Qup), em um par dos caminhos de corrente, conduzem nesse ciclo, são iguais entre si em um valor diferente de zero, um período (V7), enquanto as chaves no lado do braço superior, em todos os caminhos de corrente, conduzem em um dos ciclos, é intercalado adjacentemente por um par de períodos (V6), enquanto todas as chaves no lado do braço superior, no par de caminhos de corrente, conduzem e outra da chave no lado do braço superior é não condutora.
[0026] Desejavelmente, o dispositivo de controle de inversor inclui ainda: uma unidade de geração de onda de sinal (32), que transmite um primeiro grupo de ondas de sinais (Vu1*, Vv1*, Vw1*) e um segundo grupo de ondas de sinais (Vu2*, Vv2*, Vw2*), cada um dos quais inclui uma primeira onda de sinais (Vu1*, Vu2*) indicando uma relação, a um dos ciclos, de uma soma de períodos, enquanto a chave no lado do braço superior (Qup), em um primeiro dos caminhos de corrente nesse ciclo, uma segunda onda de sinal (Vv1*, Vv2*) indicando uma relação, para um dos ciclos, de uma soma de períodos, enquanto a chave no lado do braço superior (Qvp), em um segundo dos caminhos de corrente, conduz nesse ciclo, e uma terceira onda de sinal (Vw1*. Vw2*) indicando uma relação, para um dos ciclos, de uma soma de períodos durante os quais a chave no lado do braço superior (Qwp), em um terceiro dos caminhos de corrente, conduz nesse ciclo.
[0027] A unidade de geração de comando de tensão gera o primeiro grupo de comandos de tensão e o segundo grupo de comandos de tensão, com base no primeiro grupo de ondas de sinais e no segundo grupo de ondas de sinais, respectivamente. A primeira à terceira ondas de sinais incluídas no segundo grupo de ondas de sinais assumem os valores obtidos por subtração, de 1, dos valores nos quais as fases são deslocadas por 180 graus, da primeira à terceira ondas de sinais incluídas no primeiro grupo de ondas de sinais, respectivamente.
EFEITOS DA INVENÇÃO
[0028] De acordo com o dispositivo de controle de inversor, de acordo com a presente invenção, possibilita-se conduzir a detecção de corrente sem estender o período de manutenção do modelo de vetor por uma maior duração do que no período durante o qual o modelo de vetor deve ser mantido originalmente, com o que os aumentos da distorção de saída e a perda de comutação são evitados.
[0029] Os objetos, característica, aspectos e vantagens da presente invenção vão ficar mais óbvios pela descrição detalhada apresentada a seguir e pelos desenhos em anexo.
BREVE DESCRIÇÃO DOS DESENHOS
[0030] A Figura 1 é um diagrama de circuito mostrando uma primeira configuração de um dispositivo de controle e de um dispositivo de conversão de energia CA direta, a ser controlado por ele.
[0031] A Figura 2 é um diagrama de blocos ilustrando a configuração do dispositivo de controle.
[0032] As Figuras 3 e 4 são gráficos mostrando grupos de ondas de sinais.
[0033] As Figuras 5 e 6 são gráficos mostrando uma primeira concretização.
[0034] A Figura 7 é um diagrama de circuito mostrando uma segunda configuração de um dispositivo de controle e de um dispositivo de conversão de energia CA direta a ser controlado por ele.
[0035] A Figura 8 é um diagrama de blocos mostrando esquematicamente uma relação entre uma tensão retificada, uma tensão intensificada e uma tensão CC.
[0036] A Figura 9 é um diagrama de circuito mostrando um circuito equivalente do dispositivo de conversão de energia CA direta.
[0037] A Figura 10 é um diagrama de blocos ilustrando a configuração do dispositivo de controle.
[0038] As Figuras 11 e 12 são gráficos explicando uma segunda concretização.
DESCRIÇÃO DAS CONCRETIZAÇÕES Primeira concretização
[0039] Primeira configuração do dispositivo de conversão de energia CA direta.
[0040] A Figura 1 é um diagrama de circuito mostrando um dispositivo de controle 6, descrito em uma primeira concretização, e uma configuração de um dispositivo de conversão de energia CA direta 100, a ser controlado pelo dispositivo de controle 6.
[0041] O dispositivo de conversão de energia CA direta 100, ilustrado no presente relatório descritivo, é um conversor de matriz indireto e inclui: um conversor de fonte de corrente 2 que executa conversão CA/CC; um inversor de fonte de tensão 4 que executa conversão CC/CA; e uma ligação CC 7 que acopla o conversor de fonte de corrente 2 e o inversor de fonte de tensão 4 um ao outro.
[0042] O conversor de fonte de corrente 2 e o inversor de fonte de tensão 4 são ligados entre si por linhas de barramento CC LH e LL, que funcionam como a ligação CC 7. A linha de barramento CC LH é de um maior potencial do que a linha de barramento CC LL por uma tensão de ligação Vdc, que é uma tensão CC.
[0043] Entre as linhas de barramento CC LH e LL, um circuito de sujeição pode ser proporcionado como proposto no documento diferente de patente 2.
[0044] O conversor de fonte de corrente 2 inclui três extremidades de entrada Pr, Ps e Pt. As extremidades de entrada Pr, Ps e Pt são conectadas, por exemplo, a uma fonte de energia CA trifásica 1, e recebem as tensões CA trifásicas Vr, Vs e Vt para cada fase. O conversor de fonte de corrente 2 comuta as correntes de linha ir, is e it, que são fornecidas das extremidades de entrada Pr, Ps e Pt, em um ciclo dividido em um primeiro período e um segundo período, e transmite a corrente de ligação Idc, entre as linhas de barramento CC LH e LL. Isto é, o conversor de fonte de corrente 2 tem uma função de converter CA trifásica em CC. A descrição apresentada a seguir vai ser feita considerando que uma direção das corrente de linha ir, is e it, das extremidades de entrada Pr, Ps e Pt para o inversor de fonte de tensão 4, é uma direção para frente.
[0045] O primeiro período é um período durante o qual uma corrente, escoando por um par nas extremidades de entrada Pr, Ps e Pt, o par recebendo aplicação de uma tensão CA apresentando uma fase máxima e uma tensão CA apresentando uma fase mínima, é fornecida à corrente de ligação Idc, entre as linhas de barramento CC LH e LL.
[0046] O segundo período é um período durante o qual uma corrente, escoando por um par nas extremidades de entrada Pr, Ps e Pt, o par recebendo aplicação de uma tensão CA apresentando uma fase intermediária e a tensão CA apresentando a fase mínima, é fornecida como a corrente de ligação Idc, entre as linhas de barramento CC LH e LL.
[0047] O conversor de fonte de corrente 2 inclui as chaves Qxp e Qxn (em que x representa r, s e t, o mesmo se aplicando a seguir). A chave Qxp é proporcionada entre a extremidade de entrada Px e a linha de barramento CC LH. A chave Qxn é proporcionada entre a extremidade de entrada Px e a linha de barramento CC LL.
[0048] Ambas as chaves Qxp e Qxn têm uma capacidade de bloqueio inverso, e essas são ilustradas como RB-IGBTs (IGBTs de Bloqueio Inverso) na Figura 1. Alternativamente, essas chaves podem ser também compreendidas por conexões em série de um transistor bipolar de porta isolada (IGBT) e um diodo.
[0049] Os sinais de comutação Sxp e Sxn são introduzidos nas chaves Qxp e Qxn, respectivamente. A chave Qxp é condutora / não condutora em resposta aos estados ativo / inativo do sinal de comutação Sxp, e a chave Qxn é condutora / não condutora em resposta aos estados ativo / inativo do sinal de comutação Sxn;
[0050] O inversor de fonte de tensão 4 tem os pontos conectantes Pu, Pv e Pw. O inversor de fonte de tensão 4 executa comutação para a tensão de ligação Vdc por um modelo de ligação que é baseado em modulação de amplitude de pulso, e transmite as tensões trifásicas Vu, Vv e Vw dos pontos conectantes Pu, Pv e Pw.
[0051] O inversor de fonte de tensão 4 inclui três caminhos de corrente ligados em paralelo entre si, entre as linhas de barramento CC LH e LL, às quais a tensão de ligação Vdc é aplicada.
[0052] O primeiro caminho de corrente inclui o ponto conectante Pu, uma chave no lado do braço superior Qup e uma chave no lado do braço inferior Qun. O segundo caminho de corrente inclui o ponto conectante Pv, uma chave no lado do braço superior Qvp e uma chave no lado do braço inferior Qvn. O terceiro caminho de corrente inclui o ponto conectante Pw, uma chave no lado do braço superior Qwp e uma chave no lado do braço inferior Qwn.
[0053] Quando da condução, as chaves Qup, Qvp e Qwp escoam as correntes da linha de barramento CC LH para os pontos conectantes Pu, Pv e Pw, respectivamente. Quando da condução, as chaves Qun, Qvn e Qwp escoam as correntes para a linha de barramento CC LL dos pontos conectantes Pu, Pv e Pw, respectivamente. As tensões trifásicas Vu, Vv e Vw são aplicadas dos pontos conectantes Pu, Pv e Pw a uma carga trifásica 5, e as correntes trifásicas iu, iv e iw são transmitidas.
[0054] Notar que, a seguir, uma descrição vai ser feita enquanto considerando como um exemplo um caso no qual um motor trifásico é adotado como a carga trifásica 5.
[0055] Os diodos no lado do braço superior Dup, Dvp e Dwp são conectados em antiparalelo às chaves Qup, Qvp e Qwp, respectivamente. Os diodos no lado do braço inferior Dun, Dvn e Dwn são conectados em antiparalelo às chaves Qun, Qvn e Qwn, respectivamente. Notar que "antiparalelo" indica que dois elementos são conectados em paralelo entre si, e que as direção de condução dos dois elementos são opostas entre si.
[0056] Os sinais de comutação Syp e Syn são introduzidos nas chaves Qyp e Qyn, respectivamente (em que y representa u, v e w, o mesmo se aplicando a seguir). A chave Qyp é condutora / não condutora em resposta a um estado ativo / inativo do sinal de comutação Syp, e a chave Qyn é condutora / não condutora em resposta ao estado ativo / inativo do sinal de comutação Syn. No entanto, no mesmo caminho de corrente, a chave Qyp e a chave Qyn conduzem mutuamente exclusivamente.
[0057] O dispositivo de controle 6 gera os sinais de comutação Sxp, Sxn, Syp e Syn com base nas correntes trifásicas iu, iv e iw, na tensão Vr (ou tensão Vs ou Vt, ou uma tensão de linha a linha), e em um comando de velocidade angular de rotação ®*, que é um valor de comando para uma frequência angular de rotação da carga trifásica 5.
[0058] As operações do conversor de fonte de corrente 2, que são baseadas nos sinais de comutação Sxp, Sxn, Syp e Syn, são conhecidas, por exemplo, pelos documentos de patentes 1, 2 e 5, pelo documento diferente de patente 2 e assemelhados, e, consequentemente, uma descrição detalhada delas vai ser omitida. No entanto, uma breve descrição vai ser feita de partes servindo como a premissa da descrição das respectivas concretizações.
[0059] Agora, considera-se que a tensão Vt é a fase mínima, e as tensões Vr e Vs se tornam a fase máxima e a fase intermediária, respectivamente. Devido à simetria de uma forma de onda de tensão de fase, essa consideração não perde generalidade por troca de uma sequência de fases e por troca das fases das chaves Qxp e Qxn.
[0060] Então, quando essa consideração é feita, ambas as tensões linha a linha (Vr - Vt) e (Vs - Vt) são positivas, e essas são relativamente transmitidas como a tensão de ligação Vdc. Essa transmissão seletiva é feita de uma maneira tal que são selecionados: um primeiro estado no qual as chaves Qrp e Qtn estão ligados e as chaves Qrn e Qtp estão desligadas; e um segundo estado no qual as chaves Qtn e Qsp estão ligadas e as chaves Qtp e Qsn estão desligadas. Um período durante o qual o primeiro estado é mantido é o primeiro período mencionado acima, e um período no qual o segundo estado é mantido é o segundo período mencionado acima. Então, a comutação entre o primeiro estado e o segundo estado é entendida como a comutação do conversor de fonte de corrente 2, conjuntamente com a comutação que segue a troca da fase máxima, da fase intermediária e da fase mínima nas tensões Vr, Vs e Vt.
[0061] O primeiro estado e o segundo estado são comutados (isto é, o conversor de fonte de corrente 2 é comutado) a uma frequência superior à frequência das tensões CA trifásicas Vr, Vs e Vt (a seguir, essa frequência é também referida como "frequência da fonte de energia"), com o que se obtém a tensão de ligação Vdc, que é uma tensão CC, ainda que uma pulsação, que flutua a uma frequência seis vezes uma frequência de fonte de energia, seja incluída.
[0062] A sincronização dessa comutação pode ser determinada por uma onda dente de serra e pelas relações de condução drt e dst (= 1 - drt). Quando um ciclo da onda dente de serra é T0, um valor máximo dela é 1 e um valor mínimo dela é 0, então uma duração do primeiro período é determinada por um período drt.T0, e uma duração do segundo período é determinada por um período dst.T0. Por conseguinte, o conversor de fonte de corrente 2 comuta quando a onda dente de serra fica igual a uma das relações de condução, por exemplo, quando a onda dente de serra fica igual à relação de condução dst, no caso em que a onda dente de serra aumenta gradualmente e diminui abruptamente. Um modo desejável de selecionar as relações de condução drt e dst é, nesse caso, conhecido pelo documento de patente 1 e, consequentemente, uma descrição dele é omitida; embora, o documento de patente 1 ilustre o caso no qual a onda dente de serra diminui gradualmente e aumenta abruptamente; e, consequentemente, ilustra a comutação em um ponto do tempo quando a onda dente de serra fica igual à relação de condução drt. Nessa concretização, uma descrição vai ser feita enquanto considerando como um exemplo o caso no qual a onda dente de serra aumenta gradualmente e diminui abruptamente; embora, seja óbvio que a descrição é também aplicável ao caso no qual a onda dente de serra diminui gradualmente e aumenta abruptamente, se as relações de condução forem consideradas como sendo trocadas.
[0063] Além do mais, é óbvio que a sincronização da comutação pode ser concluída, de acordo com a descrição apresentada acima, por execução de um processamento linear adequado para as relações de condução drt e dst, mesmo se o valor máximo e o valor mínimo da onda dente de serra assumirem valores diferentes de 1 e 0.
[0064] A Figura 2 é um diagrama de blocos ilustrando uma configuração do dispositivo de controle 6. O dispositivo de controle 6 inclui uma unidade de controle de conversor 20, uma unidade de controle de inversor 30, uma unidade de cálculo de fator de modulação 40 e uma unidade de controle de vetor desprovida de sensor 50.
[0065] A unidade de controle de conversor 20 inclui uma unidade de detecção de fase de fonte de energia 21, uma unidade de geração de relação de condução 22, um comparador 23, uma unidade de conversão de lógica de porta de fonte de corrente 24 e uma unidade de geração de portadora 25.
[0066] Por exemplo, a unidade de detecção de fase de fonte de energia 21 detecta a tensão Vr, para detectar um ângulo de fase θ da tensão CA trifásica aplicada nas extremidades de entrada Pr, Ps e Pt, e transmite o ângulo de fase θ para a unidade de geração de relação de condução 22.
[0067] A unidade de geração de relação de condução 22 transmite as relações de condução dac e dbc baseada no ângulo de fase θ recebido. As relações de condução dac e dbc mostram as relações de condução mencionadas acima drt e dst de uma maneira genérica, e, quando as tensões Vr, Vs e Vt são a fase máxima, a fase intermediária e a fase mínima, respectivamente, então esses símbolos a, b e c correspondente aos símbolos r, s e t, respectivamente.
[0068] A unidade de geração de portadora 25 gera uma portador C4, que é a onda dente de serra mencionada acima. O comparador 23 transmite os resultados da comparação da portadora C4 e das relações de condução dac e dbc entre elas, e, com base nisso, a unidade de conversão de lógica de porta de fonte de corrente 24 gera os sinais de comutação Srp, Ssp, Stp, Srn, Ssn e Stn.
[0069] A unidade de controle de inversor 30 inclui uma unidade geradora de onda de sinal 32, uma unidade de geração de comando de tensão 34, uma unidade de geração de portadora 35, um comparador 36 e uma unidade de operação lógica 38.
[0070] A unidade geradora de onda de sinal 32 gera os grupos de ondas de sinais V1* e V2* do inversor de fonte de tensão 4, com base em um fator de modulação ks e em um ângulo de fase Φ, que são recebidos da unidade de cálculo de fator de modulação 40. O fator de modulação ks é uma relação de um valor de pico da tensão de ligação Vdc para um valor de pico das tensões Vr, Vs e Vt. O ângulo de fase Φ é, por exemplo, uma fase da tensão Vu e é um ângulo elétrico para a carga trifásica 5. Os grupos de ondas de sinais V1* e V2* vão ser descritos em "B. Explicação de grupo de ondas de sinais".
[0071] A unidade de geração de comando de tensão 34 gera um grupo de comandos de tensão V** de qualquer um dos grupos de ondas de sinais V1* e V2* e das relações de condução dac e dbc. O grupo de comandos de tensão V** inclui seis comandos de tensão (dois dos quais podem ficar iguais entre si), e as operações aritméticas para obter esses comandos de tensão diferem entre si, dependendo das concretizações, e, consequentemente, vão ser descritas nas respectivas concretizações.
[0072] A unidade de geração de portadora 35 gera uma portadora C5. Uma forma da portadora C5 vai ser descrita abaixo. No entanto, um ciclo da portadora C5 é igual ao ciclo T0 da portadora C4.
[0073] Os comandos de tensão incluídos no grupo de comandos de tensão V** são comparados com a portadora C5 no comparador 36, e os seus resultados são calculados pela unidade de operação lógica 38. Por essa operação aritmética, a unidade de operação lógica 38 gera os sinais de comutação Syp e Sun. Isto é, a unidade de operação lógica 38 funcional como uma unidade de geração de sinal de comutação.
[0074] A unidade de cálculo de fator de modulação 40 recebe um comando de tensão de eixo d Vd*, e, desse, um comando de tensão no eixo q Vq* da unidade de controle de vetor desprovida de sensor 50, calcula o fator de modulação ks e o ângulo de fase Φ, e envia esses para a unidade geradora de onda de sinal 32.
[0075] Com base nas correntes trifásicas iu, iv e iw, a unidade de controle de vetor desprovida de sensor 50 calcula uma velocidade angular de rotação ® de um motor, e, com base nessa e em um comando de velocidade angular de rotação ® introduzido de fora, a unidade de controle de vetor desprovida de sensor 50 calcula o comando de tensão do eixo d Vd* e o comando de tensão do eixo q Vq*.
[0076] As funções da unidade de operação lógica 38, da unidade de cálculo de fator de modulação 40 e da unidade de controle de vetor desprovida de sensor 50 e as suas configurações são também tecnologias conhecidas, e, consequentemente, os seus detalhes são omitidos no presente relatório descritivo.
[0077] O dispositivo de controle 6 é composto por inclusão de um microcomputador e um dispositivo de armazenamento. O microcomputador executa as respectivas etapas de processamento (em outras palavras, procedimentos) gravadas em um programa. O dispositivo de armazenamento pode ser composto de um ou de vários dispositivos de armazenamento, por exemplo, tal como uma ROM (Memória Exclusiva de Leitura), uma RAM (Memória de Acesso Aleatório), uma memória não volátil regravável (uma EPROM (ROM Programável Apagável) e assemelhados). O dispositivo de armazenamento armazena vários tipos de informações, dados e assemelhados, e, além do mais, armazena um programa executado pelo microcomputador, e proporciona uma área de trabalho para execução do programa. Notar que também se pode entender que o microcomputador funciona como vários meios, correspondentes às respectivas etapas de processamento gravadas no programa, ou, alternativamente, pode-se também entender que o microcomputador executa várias funções correspondentes às respectivas etapas de processamento. Além do mais, o dispositivo de controle 6 não é limitado a esse, e alguns ou todos desses vários procedimentos, executados pelo dispositivo de controle 6, ou vários meios ou várias funções, que são assim executados, podem ser executados por hardware.
[0078] B. Explicação de grupo de ondas de sinais.
[0079] As Figuras 3 e 4 são gráficos mostrando os grupos de ondas de sinais V1* e V2*, que são comumente adotados em todas as concretizações. Em ambas as Figuras 3 e 4, o ângulo de fase Φ é adotado em um eixo de abscissa.
[0080] O grupo de ondas de sinais V1* inclui as ondas de sinais Vu1*, Vv1* e Vw1*, e o grupo de ondas de sinais V2* inclui as ondas de sinais Vu2*, Vv2* e Vw2*.
[0081] Cada uma das ondas de sinais Vu1* e Vu2* indica uma relação, ao ciclo T0, de uma soma de períodos, durante condução da chave Qup no ciclo T0 da portadora C4. Cada uma das ondas de sinais Vu1* e Vu2* indica uma relação, ao ciclo T0, de uma soma de períodos, durante condução da chave Qvp no ciclo T0 da portadora C4. Cada uma das ondas de sinais Vu1* e Vu2* indica uma relação, ao ciclo T0, de uma soma de períodos, durante condução da chave Qwp no ciclo T0 da portadora C4.
[0082] Em outras palavras, quando o comando de tensão, in-cluído no grupo de comandos de tensão V**, gerado com base no grupo de ondas de sinais V1*, é comparado com a portadora C5, uma soma de durações nas quais a chave Qyp conduz em um ciclo da portadora C4 é Vy1*.T0. Quando o comando de tensão, incluído no grupo de comandos de tensão V**, gerado com base no grupo de ondas de sinais V2*, é comparado com a portadora C5, uma soma de durações nas quais a chave Qyp conduz em um ciclo da portadora C4 é Vy2*.T0
[0083] Um valor, obtido por subtração da onda de sinal Vv1* da onda de sinal Vu1*, é igual a um valor obtido por subtração da onda de sinal Vv2* da onda de sinal Vu2*, e um valor, obtido por subtração da onda de sinal Vw1* da onda de sinal Vu1*, é igual a um valor obtido por subtração da onda de sinal Vw2* da onda de sinal Vv2*. Por conseguinte, uma soma das durações desses modelos de comutação, adotados pelo inversor de fonte de tensão 4, em um ciclo da portadora C4, excluindo um modelo de comutação no qual a corrente de ligação Idc se torna zero, não afeta se o comando de tensão, incluído no grupo de comandos de tensão V**, for gerado com base no grupo de ondas de sinais V1*, ou for gerado com base no grupo de ondas de sinais V2*.
[0084] Para a explicação que vai ser feita a seguir, um vetor de tensão unitária Vg, correspondente a esse modelo de comutação, é introduzido. No entanto, nessa notação, um valor g é um valor obtido por atribuição de valores 4, 2 e 1 a uma fase U, uma fase V e uma fase W, respectivamente, e a adição dos valores atribuídos a outro, quando os braços superiores correspondentes a elas conduzem, e o valor g assume um número inteiro de 0 a 7.
[0085] Por exemplo, um vetor de tensão unitária V4 representa um modelo de comutação, no qual as chaves Qup, Qvn e Qwn conduzem e as chaves Qun, Qvp e Qwp são não condutoras. Além do mais, um vetor de tensão unitária V6 representa um modelo de comutação no qual as chaves Qup, Qvp e Qwn conduzem e as chaves Qun, Qvp e Qwp são não condutoras. Além do mais, um vetor de tensão unitária V10 representa um modelo de comutação, no qual as chaves Qun, Qvn e Qwn conduzem e as chaves Qup, Qvp e Qwp são feitas não condutoras. Além do mais, um vetor de tensão unitária V7 representa um modelo de comutação no qual as chaves Qup, Qvp e Qwp conduzem e as chaves Qun, Qvn e Qwn são não condutoras.
[0086] Os vetores de tensão unitária V0 e V7 representam ambos um modelo de comutação, no qual a corrente de ligação Idc fica sendo zero, e esses são referidos como tensões de tensão zero.
[0087] Agora, um caso no qual o dispositivo de conversão de energia CA direta 100 é operado por um denominado modo de modulação bifásica vai ser tratado abaixo. No modo de modulação bifásica, em um ciclo da portadora C5 (uma duração desse ciclo é igual ao ciclo T0 da portadora C4), a condução ou não condução da chave Qyp, em qualquer um dos caminhos de corrente, é mantida.
[0088] Com relação ao grupo de ondas de sinais V1*, por exemplo, as seguintes expressões (1) a (3) são estabelecidas a 0 < Φ < π/3 (por exemplo, referir-se ao documento de patente 1). De um modo similar, as seguintes expressões (4) a (6) são estabelecidas a π/3 < Φ < 2π/3. No entanto, os períodos T0, T2, T4 e T6 indicam as somas dos períodos nos quais os vetores de tensão unitária V0, V4 e V6 funcionam em um ciclo da portadora C4, respectivamente. τ0/T0=1-ks•sin(φ+π/3)...(1) τ4/T0=ks•sin(φ/3-π)...(2) τ6/T0=ks•sin(φ)...(3) τ0/T0=1-ks•sin(φ)...(4) τ2/T0=ks•sin(φ-π/3)...(5) τ6/T0=1-ks•sin(φ+π/3)...(6).
[0089] Por conseguinte, com referência à Figura 3, o grupo de ondas de sinais V1* é estabelecido pelas seguintes expressões (7) a (9) a 0 < Φ < 2π/3. Nesse caso, com relação à chave no lado do braço superior Qwp no terceiro caminho de corrente, a sua não condução é mantida em um ciclo da portadora C5. Vu1*=ks•sin(φ+π/3)...(7) Vv1*=ks•sin(φ)...(8) Vw1*=0...(9).
[0090] De um modo similar, o grupo de ondas de sinais V1* é estabelecido pelas seguintes expressões (10) a (12) a 2π/3 < Φ < 4π/3. Nesse caso, com relação à chave no lado do braço superior Qup no primeiro caminho de corrente, a sua não condução é mantida em um ciclo da portadora C5. Vu1*=0...(10) Vv1*=ks•sin(φ-π/3)...(11) Vw1*=-ks•sin(φ+π/3)...(12).
[0091] Em um modo similar, o grupo de ondas de sinais V1* é estabelecido pelas seguintes expressões (13) a (15) a 4π/3 < Φ < 2π. Nesse caso, com relação à chave no lado do braço superior Qvp no segundo caminho de corrente, a sua não condução é mantida em um ciclo da portadora C5. Vu1*=-ks•sin(φ-π/3)...(13) Vv1*=0...(14) Vw1*=-ks•sin(φ)...(15).
[0092] Quando o grupo de ondas de sinais V1* é adotado como mencionado acima, então a - π/3 < Φ < π/3, o grupo de ondas de sinais V2* é estabelecido pelas seguintes expressões (16) a (18) com referência à Figura 4. No entanto, na Figura 4, um período T7 indica uma soma de períodos que o vetor de tensão zero V7 utiliza em um ciclo da portadora C4. Nesse caso, com relação à chave no lado do braço superior Qup no primeiro caminho de corrente, a sua condução é mantida em um ciclo da portadora C5. Vu2*=1...(16) Vv2*=1-ks•sin(φ-π/3)...(17) Vw2*=1-ks•sin(φ+π/3)...(18).
[0093] As seguintes expressões são estabelecidas a 0 < Φ < π/3, e deve-se entender que o grupo de ondas de sinais V2* é estabelecido de modo a fazer com que os períodos T4 e T6 satisfaçam as expressões (2) e (3), em um modo similar ao grupo de ondas de sinais V1*. Vu2*-Vv2*=ks•sin(φ-π/3)=T4/T0...(19) Vv2*-Vw2*=ks•sin(φ- π/3)+ks-sin(φ+π/3)=2-ks-sin(φ)-cos(π/3)=ks-sin(φ)=T6/T0...(20).
[0094] Em um modo similar, o grupo de ondas de sinais V2* é estabelecido pelas seguintes expressões (21) a (23) a π/3 < Φ < π. Nesse caso, com relação à chave no lado do braço superior Qvp no segundo caminho de corrente, a sua condução é mantida em um ciclo da portadora C5. Vu2*=1-ks•sin(φ-π/3)...(21) Vv2*=1...(22) Vw2*=1-ks•sin(φ)...(23).
[0095] Em um modo similar, o grupo de ondas de sinais V2* é estabelecido individualmente pelas seguintes expressões (24) a (26) a π < Φ < 5π/3. Nesse caso, com relação à chave no lado do braço superior Qwp no terceiro caminho de corrente, a sua condução é mantida em um ciclo da portadora C5. Vu2*=1+ks•sin(φ+π/3)...(24) Vv2*=1+ks•sin(φ)...(25) Vw2*=1...(26).
[0096] Da comparação entre as Figuras 3 e 4 e da comparação entre as expressões (7) a (15) e entre as expressões (16) a (18) e (21) a (26), deve-se entender que as ondas de sinais Vu2*, Vv2* e Vw2*, que são incluídas no grupo de ondas de sinais V2*, assumem os valores obtidos por subtração, de 1, valores nos quais as fases são deslocadas por 180 graus das ondas de sinais Vu1*, Vv1* e Vw1*, que são incluídos no grupo de ondas de sinais V1*.
[0097] C. Explicação de grupo de comandos de tensão.
[0098] Ambas as Figuras 5 e 6 são gráficos mostrando um estado no qual a portador C5 e o grupo de comandos de tensão V** são comparados entre si a 0 < Φ < π/3, e o estado ativo / inativo dos sinais de comutação Sup, Svp e Swp é determinado. No entanto, a portadora C4 e a relação de condução dst, que determinam a comutação do conversor de fonte de corrente 2, também são descritas. Além do mais, as ondas de sinais Vr*, Vs* e Vt*, as correntes de linha ir, is e it e a corrente de linha Idc do conversor de fonte de corrente 2 são também descritas.
[0099] As ondas trapezoidais de fonte de tensão são estabelecidas para as ondas de sinais Vr*, Vs* e Vt*, com o que a comutação do conversor de fonte de corrente 2 é feita com base em dois vetores de tensão. Por conseguinte, o conversor de fonte de corrente 2 comuta em um ponto de tempo quando a portadora C4 fica igual a uma das relações de condução, por exemplo, a relação de condução dst. Como mostrado no documento de patente 1, essa comutação do conversor de fonte de corrente 2, que é como descrito acima, é feita pelo modelo de comutado conversor de fonte de corrente 2, que é obtido por execução da conversão de porta de fonte de corrente.
[00100] Notar que as regiões da corrente de ligação Idc e das correntes de linha ir, is e it não escoam por operação do inversor de fonte de tensão 4, são hachuradas nas Figuras 5 e 6.
[00101] Além do mais, a portadora C5 é uma onda triangular, e em um ciclo, apresenta um valor mínimo Cmin duas vezes, um primeiro valor máximo Cmax1 uma vez, e um segundo valor máximo Cmax2 duas vezes.
[00102] A portadora C5 é dividida em uma parte C5r, contínua no primeiro período da duração drt.T0, e em uma parte C5, contínua no segundo período da duração dst.T0.
[00103] Cada uma das partes C5r e C5s é uma onda triangular simétrica, e assume um valor mínimo Cmin. A parte C5r assume um primeiro valor máximo Cmax1, e a parte C5s assume um segundo valor máximo Cmax2. (Cmax1-Cmin): (Cmax2-Cmin) = drt: dst é estabelecido. Nesse caso, uma amplitude de variação ΔD é introduzida, com o que Cmax1-Cmin = ΔD^drt e Cmax2-Cmin = ΔD^dst podem ser estabelecidos. Isto é, ΔD = Cmax1+Cmax2-2<min pode ser estabelecido. Isto é, ΔD = Cmax1+Cmax2-2^Cmin é estabelecido.
[00104] No entanto, ambas as Figuras 5 e 6 ilustram um caso no qual ΔD = 1 e Cmin = 0 em ambas dessas: o primeiro valor máximo Cmax1 aparece como a relação de condução drt; e o segundo valor máximo Cmax 2 aparece como a relação de condução dst.
[00105] A portadora C5 assume o valor mínimo Cmin, em um primeiro ponto de deslocamento do segundo período para o primeiro período, e em um segundo ponto de tempo de deslocamento do primeiro período para o segundo período, enquanto que as partes C5r e C5s são contínuas entre si, no primeiro ponto de tempo e no segundo ponto de tempo. Especificamente, quando a portadora C5 aumenta, após assumir o valor mínimo Cmin, no segundo ponto de tempo, para atingir o segundo valor máximo Cmax2 na parte C5s, então, a portadora C5 diminui para assumir o seu valor mínimo Cmin, no primeiro ponto de tempo. Depois, a portadora C5 continua a aumentar até assumir o primeiro valor máximo Cmax1 na parte C5r. Quando a portadora C5 diminui após assumir o primeiro valor máximo na parte C5r e atingir o segundo ponto de tempo, a portadora C5 assume o valor mínimo Cmin.
[00106] Primeiro, o grupo de comandos de tensão V**, adotado no caso mostrado na Figura 5, é gerado com base no grupo de ondas de sinais V1*. Especificamente, o grupo de comandos de tensão V** inclui os seguintes seis comandos de tensão: Primeiro comando de tensão; Cmax1-ΔD•drtVu1* =(Cmax1-Cmin)+Cmin-ΔD•drtVu1* =Cmin+ΔD•drt(1-Vu1*) Segundo comando de tensão; Cmax1-ΔD•drtVv1*, =(Cmax1-Cmin)+Cmin-ΔD•drtVv1* =Cmin+ΔD•drt(1-Vv1*) Terceiro comando de tensão; Cmax1-ΔD•drtVw1*, =(Cmax1-Cmin)+Cmin-ΔD•drtVw1* =Cmin+ΔD•drt(1-Vw1*), Quarto comando de tensão; Cmin+ΔD•dst(1-Vu1*), Quinto comando de tensão; Cmin+ΔD•dst(1-Vv1*), Sexto comando de tensão; Cmin+ΔD•dst(1-Vw1*).
[00107] As relações de condução drt e dst, que são adotadas como mencionado acima, são zero ou positivas, e a amplitude de variação ΔD é positiva, e, consequentemente, ambas as ΔD.drt e ΔD.dst não são negativas.
[00108] A 0 < Φ < π/3, Vw1* = 0 é estabelecido como mostrado na expressão (9), e, consequentemente, o terceiro comando de tensão Cmax1-ΔD^drtVw1* é igual ao primeiro valor máximo Cmaxl, e o sexto comando de tensão Cmin+ΔD^dst(1-Vw1*) é igual ao segundo valor máximo Cmax2 (na Figura 5, o caso no qual ΔD = 1 e Cmin = 0 é ilustrado, e o terceiro comando de tensão e o sexto comando de tensão assumem as relações de condução drt e dst, respectivamente).
[00109] Então, quando a parte C5r é maior do que o primeiro comando de tensão Cmax1-ΔD^drtVu1*, e quando a parte C5r é maior do que o quarto comando de tensão Cmin+ΔD^dst(1-Vu1*), o sinal de comutação Sup está ativo, e a chave Qup é forçada a conduzir. Quando a parte C5r é maior do que o segundo comando de tensão Cmax1- ΔD^drtVvl*, e quando a parte C5r é maior do que o quinto comando de tensão Cmin+ΔD^dst(1-Vv1*), o sinal de comutação Svp está ativo, e a chave Qvp é forçada a conduzir. Quando a parte C5r é maior do que o terceiro comando de tensão Cmax1-ΔD^drtVw1*, e quando a parte C5r é maior do que o sexto comando de tensão Cmin+ΔD^dst(1-Vw1*), o sinal de comutação Swp está ativo, e a chave Qwp é forçada a conduzir.
[00110] Um período durante o qual o sinal de comutação Sy está ativo é calculado pela expressão (27).
[00111] [{Cmax1-(Cmax1-ΔD-drt-Vy1*)}+{Cmax2-(Cmin+ΔD-dst-(1- Vy1*))}]xT0/ΔD=Vy1*^T0...(27).
[00112] Por conseguinte, o grupo de comandos de tensão V** é determinado como mencionado acima, e o sinal de comutação Syp é estabelecido como mencionado acima pela comparação entre o grupo de comandos de tensão V** e a portadora C5, com o que uma soma de períodos de condução da chave Qyp, que são estabelecidos pelo grupo de ondas de sinais V1*, é obtida.
[00113] Notar que, a 0 < Φ < π/3, Vw1* = 0 é estabelecido como mostrado na expressão (9), e, consequentemente, o terceiro comando de tensão é drt, o sexto comando de tensão é dst, e o estado inativo do sinal de comutação Swp é mantido.
[00114] Com o intuito de conveniência, o modo de modulação bifásica assim obtido vai ser referido como um primeiro modo de modulação bifásica.
[00115] No primeiro modo de modulação bifásica, a sincronização na qual o conversor de fonte de corrente 2 comuta (isto é, o primeiro ponto de tempo e o segundo ponto de tempo, quando a portadora C5 assume o valor mínimo Cmin) é incluída em um período, enquanto que o vetor de tensão zero V0 é adotado para as operações do inversor de fonte de tensão 4. Por conseguinte, a denominada comutação de corrente é feita, na qual o conversor de fonte de corrente 2 comuta quando a corrente de ligação Idc é zero. Isso é desejável de um ponto de vista de evitar uma perda de comutação durante essa comutação.
[00116] Em um ciclo da portadora C5, um período, durante o qual o vetor de tensão unitária V6 é adotado, é obtido como períodos contínuos individualmente no primeiro período e no segundo período. Por conseguinte, é fácil obter um período necessário para medir a corrente de ligação Idc no período no qual o vetor de tensão unitária V6 é adotado.
[00117] No entanto, com referência à Figura 3 e à expressão (2), o período T4/T0 é encurtado quando o ângulo de fase Φ se aproxima de 60° abaixo de 60°. Além disso, com referência à Figura 5, um período, durante o qual o vetor de tensão unitária V4 é adotado, é dividido em dois em cada um do primeiro período e do segundo período. Por conseguinte, para o período durante o qual o vetor de tensão unitária V4 é adotado, é difícil obter a duração necessária para medir a corrente de ligação Idc.
[00118] Em um modo similar, se o ângulo de fase Φ se aproxima de 60°, enquanto sendo deixado ser superior a 60°, a duração T2/T0 é encurtada, e para o período durante o qual o vetor de tensão unitária V2 é adotado, fica difícil obter a duração necessária para medir a corrente de ligação Idc.
[00119] Consequentemente, nessa concretização, quando o ângulo de fase Φ é inferior a 60° e próximo de 60°, aqueles gerados com base no grupo de ondas de sinais V2* são adotados como o grupo de comandos de tensão V** (referir-se à Figura 6). Especificamente, o grupo de comandos de tensão V** inclui os seguintes seis comandos de tensão: Primeiro comando de tensão; Cmin+ΔD•drt(1-Vu2*), Segundo comando de tensão; Cmin+ΔD•drt(1-Vv2*), Terceiro comando de tensão; Cmin+ΔD•drt(1-Vw2*), Quarto comando de tensão; Cmin+ΔD•dst(1-Vu2*), Quinto comando de tensão; Cmin+ΔD•dst(1-Vv2*), Sexto comando de tensão; Cmin+ΔD•dst(1-Vw2*).
[00120] Notar que uma vez que Vu2* = 1 é estabelecido em 0 < Φ < π/3, como mostrado na expressão (16), o primeiro comando de tensão Cmin e o quarto comando de tensão Cmin são obtidos (esses valores são iguais a 0, uma vez que a Figura 6 ilustra um caso de ΔD = 1 e Cmin = 0).
[00121] Então, quando a parte C5r é maior do que o primeiro comando de tensão Cmin+ΔD^drt(1-Vu2*), e quando a parte C5s é maior do que o quarto comando de tensão Cmin+ΔD^dst(1-Vu2*), o sinal de comutação Sup está ativo, e a chave Qup é forçada a conduzir. Quando a parte C5r é maior do que o segundo comando de tensão Cmin+ΔD^drt(1-Vv2*), e quando a parte C5s é maior do que o quinto comando de tensão Cmin+ΔD^dst(1-Vv2*), o sinal de comutação Svp está ativo, e a chave Qvp é forçada a conduzir. Quando a parte C5r é maior do que o terceiro comando de tensão Cmin+ΔD^drt(1-Vw2*), e quando a parte C5s é maior do que o sexto comando de tensão Cmin+ΔD^dst(1-Vw2*), o sinal de comutação Swp está ativo, e a chave Qwp é forçada a conduzir.
[00122] Esse período durante o qual o sinal de comutação Sy está ativo é calculado pela expressão (28).
[00123] [{Cmax1-(Cmin+ΔD-drt-(1-Vy2*))}+{Cmax2- (Cmin+ΔD-dst-(1-Vy2*))}]xT0/ΔD=Vy2*-T0...(28).
[00124] Por conseguinte, o grupo de comandos de tensão V** é determinado como mencionado acima, e o sinal de comutação Syp é estabelecido como mencionado acima pela comparação entre o grupo de comandos de tensão V** e a portadora C5, com que uma soma de períodos de condução da chave Qyp, que são estabelecidos pelo grupo de ondas de sinais V2*, é obtida.
[00125] Notar que, a 0 < Φ < π/3, ambos o primeiro comando de tensão Cmin+ΔD^drt(1-Vu2*) e o quarto comando de tensão Cmin+ΔD^dst(1-Vu2*) são iguais ao valor mínimo, como mencionado acima, e, consequentemente, a ativação do sinal de comutação Sup é mantida.
[00126] No interesse de conveniência, o modo de modulação bifásica, assim obtido, vai ser referido como um segundo modo de modulação bifásica.
[00127] No primeiro modo de modulação bifásica e no segundo modo de modulação bifásica, a soma dos períodos de condução das chaves, que são estabelecidos, respectivamente, pelo grupo de ondas de sinais V1* e pelo grupo de ondas de sinais V2*, é obtida. Depois, como ilustrado a 0 < Φ < π/3, em "B. A explicação do grupo de ondas de sinais", exceto quando os vetores de tensão zero V0 e V7 são adotados, a soma dos comprimentos dos modelos de comutação adotados pelo inversor de fonte de tensão 4, em um ciclo da portadora C5, é igualmente estabelecida no grupo de ondas de sinais V1* e no grupo de ondas de sinais V2*. Por conseguinte, exceto quando a corrente de ligação Idc fica sendo zero, a soma dos períodos durante os quais os vetores de tensão unitária são adotados não difere entre o primeiro modo de modulação bifásica e o segundo modo de modulação bifásica.
[00128] Quando a corrente de ligação Idc fica sendo zero, é feita a compensação de um deslocamento de um circuito, que detecta a corrente de ligação Idc por um sinal de detecção nesses períodos durante os quais os vetores de tensão zero V0 e V7 são adotados, e assemelhados. No entanto, uma constante de tempo de deslocamento nessa detecção é extremamente grande, relativo a esse ciclo da portadora. Por conseguinte, é suficiente se a detecção da corrente de ligação Idc e a compensação do deslocamento forem feitas adequadamente em sincronização com o período, durante o qual o vetor de tensão zero é detectável, puder ser garantido.
[00129] Depois, no segundo modo de modulação bifásica, os períodos, durante os quais o vetor de tensão unitária V4 é adotado, são obtidos como períodos contínuos individualmente, no primeiro ponto de tempo e no segundo ponto de tempo. Por conseguinte, fica fácil obter um período necessário para medir a corrente de ligação Idc, em um período durante o qual o vetor de tensão unitária V4 é adotado.
[00130] Por outro lado, um período, durante o qual o vetor de tensão unitária V6 é adotado, é dividido em dois em ambos o primeiro período e o segundo período. Por conseguinte, para o período durante o qual o vetor de tensão unitária V4 é adotado, é difícil obter a duração necessária para medir a corrente de ligação Idc.
[00131] Por conseguinte, é desejável adotar o segundo modo de modulação bifásica nas vizinhanças de 6-°, quando o período T4 é encurtado, e adotar o primeiro modo de modulação bifásica nas vizinhanças de 0°, quando o quando o período T6 é encurtado.
[00132] Isso utiliza o fato que, em cada um dos modos de modulação bifásicas, apenas dois tipos, que são os vetores de tensão unitária V4 e V6, são adotados exceto para os vetores de tensão zero V0 e V7. Isto é, no primeiro modo de modulação bifásica, o período durante o qual o vetor de tensão zero V0 é adotado, o período aparecendo duas vezes em um ciclo da portadora C5, é intercalado adjacentemente pelos períodos durante os quais o vetor de tensão unitária V4 é adotado, com o que o período, durante o qual o vetor de tensão unitária V6 é adotado, vai ser gerado nos períodos como o resto deles. Desse modo, o período, durante o qual o vetor de tensão unitária V6 é adotado, é dividido em não mais de dois, em um ciclo da portadora C5.
[00133] Por outro lado, no segundo modo de modulação bifásica, o período durante o vetor de tensão zero V0 é adotado, o período aparecendo duas vezes em um ciclo da portadora C5, é intercalado adjacentemente pelos períodos durante os quais o vetor de tensão unitária V6 é adotado, com o que o período, durante o qual o vetor de tensão unitária V6 é adotado, vai ser gerado nos períodos como o resto deles. Desse modo, o período, durante o qual o vetor de tensão unitária V4 é adotado, é dividido em não mais de dois, em um ciclo da portadora C5.
[00134] Isso é descrito a seguir em uma maneira genérica, em que:
[00135] (i) o grupo de comandos de tensão V**, adotado no primeiro modo de modulação bifásica, é adotado na primeira seção, incluindo o ponto de tempo (na ilustração mencionada acima, o ângulo de fase Φ = 0°, em que ambas as ondas de sinais Vv1* e Vw1* ficam sendo iguais a zero), quando as somas dos períodos, durante os quais as chaves, no lado do braço superior no par de caminhos de corrente (que são as chaves Qwp e Qvp na ilustração mencionada acima, isto é no caso de 0 < Φ < π/3) conduzem em um ciclo da portadora C5, são iguais entre si, mas diferentes de zero;
[00136] (ii) o período (período durante o qual o vetor de tensão zero V0 é adotado) durante o qual as chaves no lado do braço superior Qup, Qwp e Qvp, em todos os caminhos de corrente, não são condutoras nesse um ciclo, é intercalado adjacentemente pelo par de períodos (os períodos durante os quais o vetor de tensão unitária V4 é adotado na ilustração mencionada acima), enquanto que todas as chaves no lado do braço superior, no par de caminhos de corrente (que são as chaves Qwp e Qvp na ilustração mencionada acima), não são condutoras e a outra chave no lado do braço superior (Qup na ilustração mencionada acima) conduz;
[00137] (iii) o grupo de comandos de tensão V**, adotado no segundo modo de modulação bifásica, é adotado na segunda seção, incluindo o ponto de tempo (na ilustração mencionada acima, o ângulo de fase Φ = 60°, no qual ambas as ondas de sinais Vu2* e Vv2* ficam iguais entre si, mas diferentes de zero), quando as somas dos períodos, durante os quais os braços no lado do braço superior no par de caminhos de corrente (que são as chaves Qup e Qvp na ilustração mencionada acima) conduzem em um ciclo da portadora C5, são diferentes de zero e iguais entre si;
[00138] (iv) o período (o período durante o qual o vetor de tensão zero V7 é adotado) durante o qual os braços no lado do braço superior Qup, Qwp e Qvp, em todos os caminhos de corrente, conduzem nesse ciclo, é intercalado adjacentemente pelo par de períodos (os períodos durante os quais o vetor de tensão unitária V6 é adotado na ilustração mencionada acima), durante o qual todas as chaves no lado do braço superior, no par de caminhos de corrente (que são as chaves Qup e Qvp na ilustração mencionada acima) conduzem, e a outra chave no lado do braço superior (Qwp na ilustração mencionada acima) é não condutora; e
[00139] depois, os sinais de comutação Syp e Syn são determinados de modo a corresponderem aos grupos de comandos de tensão descritos nos itens (i) a (iv) mencionados acima. Isto é, na primeira seção, os sinais de comutação Syp e Syn são gerados com base na comparação entre o grupo de comandos de tensão V**, adotado no primeiro modo de modulação bifásica, e a portadora C5, que é a onda triangular, e o modelo de comutação (ii) é obtido. Na segunda seção, os sinais de comutação Syp e Syn são gerados com base na comparação entre o grupo de comandos de tensão V**, adotado no segundo modo de modulação bifásica, e a portadora C5, que é onda triangular, e o modelo de comutação (iv) é obtido.
[00140] Notar que a duração da primeira seção e a duração da segunda seção podem ser determinadas adequadamente, em resposta à duração necessária para a detecção de corrente. No entanto, na verdade, a primeira seção e a segunda seção devem ser exclusivas entre si.
[00141] Desse modo, o primeiro modo de modulação bifásica e o segundo modo de modulação bifásica são usados seletivamente, em resposta à ângulo de fase Φ, com o que a detecção de corrente pode ser feita sem estender o período de manutenção do modelo de vetor por um período mais longo do que aquele durante o qual o modelo de vetor deve ser mantido originalmente. Por conseguinte, nenhuma compensação é necessária para os vetores de tensão, e a distorção de saída e a perda de comutação são impedidas de aumentar.
[00142] Notar que é óbvio que, devido à simetria da forma de onda, outras faixas nas quais o ângulo de fase Φ pode assumir um valor diferente de 0 < Φ < π/3, também podem ser explicadas pelos itens (i) a (v) apresentados acima.
SEGUNDA CONCRETIZAÇÃO
[00143] D. Segunda concretização de dispositivo de conversão de energia CA direta.
[00144] A Figura 7 é um diagrama de circuito mostrando um dispositivo de controle 8, descrito em uma segunda concretização, e uma configuração de um dispositivo de conversão de energia CA direta 200, a ser controlado pelo dispositivo de controle 8.
[00145] O dispositivo de conversão de energia CA direta 200, ilustrado no presente relatório descritivo, inclui: um circuito retificador 12, que executa retificação de onda completa de fase única; um circuito isolador de energia 9; um inversor de fonte de tensão 4, que executa conversão CC/CA; e uma ligação CC 7, que liga o circuito retificador 12 e o circuito isolador de energia 9 com o inversor de fonte de tensão. Essa própria configuração é bem conhecida no documento de patente 3, no documento diferente de patente 3 e assemelhados.
[00146] Um lado de entrada do circuito retificador 12 é conectado a uma fonte de energia CA de fase única 10. O circuito retificador 12 e o circuito isolador de energia 9 são ligados ao inversor de fonte de tensão 4, em paralelo entre eles pelas linhas de barramento CC LH e LL, que funcionam como a ligação CC 7. Um potencial, superior àquele da linha de barramento CC, é aplicado à linha de barramento CC LH.
[00147] O circuito retificador 12 inclui os diodos D21 a D24, que compõem um circuito em ponte. O circuito retificador 12 executa a retificação de onda completa de fase única para uma tensão CA de fase única Vin, introduzida da fonte de energia CA de fase única 10, converte a tensão CA de fase única Vin em uma tensão retificada Vrec (= |Vin|), e transmite a tensão retificada Vrec para as linhas de barramento CC LH e LL> O circuito retificador 12 recebe uma corrente irec da fonte de energia CA de fase única 10.
[00148] Uma vez que a configuração e as operações do inversor de fonte de tensão 4 são iguais àqueles na primeira concretização, uma descrição deles vai ser omitida nesse caso.
[00149] O circuito isolador de energia 9 inclui um capacitor 90, um circuito de descarga 91 e um circuito de carga 92, e troca energia com as linhas de barramento CC LH e LL. O circuito de carga 92 intensifica a tensão retificada Vrec e carrega o capacitor 90. O circuito de descarga 91 descarrega o capacitor 90.
[00150] O circuito de descarga 91 inclui um diodo D92 e um transistor (nesse caso, o transistor bipolar de porta isolado: a seguir, abreviado como "IGBT) Sc, ligado em antiparalelo com ele. O transistor Sc é ligado em série com o capacitor 90, entre as linhas de barramento CC LH e LL, no lado da linha de barramento CC LH. O transistor Sc e o diodo D92 podem ser considerados coletivamente como uma única chave Sc. Por condução da chave Sc, o capacitor 90 é descarregado, e fornece energia entre as linhas de barramento CC LH e LL. A abertura e o fechamento da chave Sc é controlada por um sinal SSc do dispositivo de controle 6.
[00151] Por exemplo, o circuito de carga 92 inclui um diodo D90, um reator L9 e um transistor (nesse caso, IGBT) SI. O diodo D90 inclui um catodo e um anodo, e o catodo é ligado entre a chave Sc e o capacitor 90. Essa configuração é conhecida como um módulo intensificador. Um diodo D91 é ligado em antiparalelo ao transistor SI, e ambos podem ser considerados coletivamente como uma única chave SI.
[00152] O capacitor 90 é carregado pelo circuito de carga 92, e a tensão em ambas as extremidades Vc (a seguir, também referida como "tensão intensificada Vc"), mais do que a tensão retificada Vres, é gerada no capacitor 90. Isto é, o circuito isolador de energia 9 funciona como um circuito intensificador, e se ou não a tensão intensificada Vc contribui para a tensão de ligação Vds é determinada pela chave Sc.
[00153] Mais especificamente, quando a chave Sc é não condutora, a tensão retificada Vrec é adotada como a tensão de ligação Vdc. Quando a chave Sc conduz, a tensão intensificada Vc é adotada como a tensão de ligação Vdc, desde que a tensão intensificada Vc seja superior à tensão retificada Vrec.
[00154] A Figura 8 é um diagrama de blocos mostrando esquematicamente uma relação entre a tensão retificada Vrec, a tensão intensificada Vc e a tensão de ligação Vdc, ainda que particularmente tendo foco na tensão. O circuito retificador 12 gera a tensão retificada Vrec da tensão CA de fase única Vin, e a tensão de dados de referência é fornecida a uma extremidade 91a da chave S91 e do circuito de carga 92. O circuito de carga 92 carrega o capacitor 90 na tensão intensificada Vc, e a tensão intensificada Vc é fornecida à outra extremidade 91b da chave S91. Uma extremidade comum 91c da chave S91 transmite a tensão de ligação Vdc ao inversor de fonte de tensão 4.
[00155] O fato que a extremidade comum 91c e a outra das extremidades 91a são conectadas entre si na chave S91 corresponde ao fato que a chave Sc é não condutora, o fato que a extremidade comum 91c e a outra das extremidades 91b são conectadas entre si na chave S91 corresponde ao fato que a chave Sc é condutora. Como descrito acima, a tensão de ligação Vdc é obtida por exclusivamente adoção da tensão retificada Vrec e da tensão intensificada Vc.
[00156] A Figura 9 é um diagrama de circuito mostrando um circuito equivalente ao circuito mostrado na Figura 7, embora focando em uma corrente dele. Nesse circuito equivalente, uma corrente irec1 é representada equivalentemente como uma corrente irec1, que passa por uma chave Srec, quando a chave Srec conduz. De um modo similar, uma corrente de descarga ic é representada equivalentemente como uma corrente passando por uma chave Sc, quando a chave Sc conduz.
[00157] Além do mais, a corrente escoando para a atividade 3, pelo inversor de fonte de tensão 4, quando os pontos conectantes Pu, Pv e Pw, no inversor de fonte de tensão 4, são comumente conectados a qualquer uma das linhas de barramento CC LH e LL, é também representada equivalentemente como uma corrente de fase zero iz escoando pela chave Sz. Além do mais, na Figura 9, o reator L9, o diodo D90 e a chave SI, que compõem o circuito de carga 92, são mostrados, e uma corrente il, escoando pelo reator L9, é representada adicionalmente.
[00158] No circuito equivalente assim obtido, as atividades drec, dc e dz, nas quais as chaves Srec, Sc e Sz conduzem, são introduzidas, e drec + dc + dz = 1 é estabelecido. Nesse caso, drec, dc e dz variam como 0 < drec < 1,0 < dc < 1 e 0 < dz < 1.
[00159] A corrente de ligação Idc é a soma das correntes irec1, ic e iz, que escoa pelas chaves Srec, Sc e Sz conduzam, respectivamente. Além do mais, desde que a corrente irec1, ic e iz sejam obtidas por multiplicação da corrente de ligação Idc pelas atividades drec, dc e dz, respectivamente, essas corrente irec1, ic e iz são valores médios nos ciclos de comutação das chaves Srec, Sc e Sz.
[00160] A atividade drec é uma atividade que estabelece um período durante o qual o circuito retificador 12 é capaz de escoar a corrente para o inversor de fonte de tensão 4, e, consequentemente, é referida como a corrente de retificação drec. Além do mais, a atividade dc é uma atividade na qual o capacitor 90 é descarregado, e, consequentemente, referido como a atividade de descarga dc. Além do mais, a atividade dz é uma atividade na qual a corrente de fase zero iz sempre escoa no inversor de fonte de tensão 4, independentemente da tensão transmitida dele, e, consequentemente, é referida com a atividade zero dz.
[00161] Notar que a chave S1 conduz por ativação de um sinal SS1, o sinal SS1 sendo baseado em uma atividade de carga dl, e acumula energia no reator L9 por escoamento da corrente il pelo reator L9. A chave SI é não condutora, com o que o capacitor 90 é carregado pelo diodo D90. Em outras palavras, uma atividade, com a qual o capacitor 90 é carregado, é complementar à atividade de carga dl.
[00162] Os exemplos das operações do circuito isolador de energia 9 tendo essa configuração, o circuito equivalente mostrado na Figura 9, e os ajustes específicos das várias atividades mencionados acima são descritos em detalhes no documento de patente 3 e no documento diferente de patente 3, e, consequentemente, uma descrição detalhada deles vai ser omitida nesse caso.
[00163] No entanto, como entendido da configuração da Figura 7 e do fato que a tensão intensificada Vc é adotada como a tensão de ligação Vdc, apenas quando a chave Sc conduz, a própria chave (equivalente) Srec não funciona ativamente, mas funciona passivamente por operação da chave Sc. Por conseguinte, pode-se tender que a chave S91 na Figura 8, mostrada esquematicamente do ponto de vista de tensão, está unindo as chaves Sc e Sz da Figura 9, mostrada equivalentemente do ponto de vista de corrente.
[00164] Isto é, pode-se considerar que, na chave S91, uma atividade, na qual a extremidade comum 91c e a outra das suas extremidades 91b são conectadas entre si, é igual à atividade de descarga dc, e uma atividade, na qual a extremidade comum 91c e a outra das extremidades 91a são conectadas entre si, é igual à soma da atividade de retificação drec e da atividade zero dz.
[00165] Notar que é mencionado adicionalmente que, no documento de patente 3 e no documento diferente de patente 3, um valor médio da tensão de ligação Vdc é usado, considerando o caso no qual as correntes irec1 e ic não escoam, de modo a corresponder à atividade zero dz, e é diferente dessa tensão de ligação Vdc instantânea descrita por uso da chave S91.
[00166] A Figura 10 é um diagrama de blocos ilustrando uma configuração do dispositivo de controle 8. O dispositivo de controle 8 inclui uma unidade de controle de conversor 80, uma unidade de controle de inversor 30, uma unidade de cálculo de fator de modulação 40 e uma unidade de controle de vetor desprovida de sensor 50. As configurações e operações da unidade de controle de inversor 30, da unidade de cálculo de fator de modulação 40 e da unidade de controle de vetor desprovida de sensor 50 são iguais àquelas do dispositivo de controle 6, e, consequentemente, uma descrição detalhada delas é omitida nesse caso, exceto para as operações da unidade de geração de comando de tensão 34. As operações da unidade de geração de comando de tensão 34 vão ser descritas abaixo.
[00167] Notar que uma unidade de geração de portadora 35 transmite uma portadora C6, e fornece a portadora C6 ao comparador 36. Uma forma da portadora C6 vai ser descrita abaixo. No entanto, um ciclo da portadora C6 é igual ao ciclo T0 da portadora C4. O comparador 36 opera de um modo similar àquele da primeira concretização.
[00168] A unidade de controle de conversor 80 inclui uma unidade de geração de fator de distribuição de corrente 81, um somador 82, um comparador 83 e uma unidade de geração de portadora 85.
[00169] Com base em graus variáveis, a unidade de geração de fator de distribuição de corrente 81 gera a corrente de retificação drec, a atividade de descarga dc, a atividade zero dz e a atividade de carga li, e transmite essas. Como os graus variáveis, por exemplo, ilustra-se um valor de comando Vc* da tensão intensificada Vc, um valor de comando Idc* da corrente de ligação Idc, uma velocidade angular rotativa ® e um valor de pico Vm da tensão CA de fase única Vin, e um valor de pico Im da corrente irec.
[00170] O somador 82 transmite uma soma da atividade de retificação drec e da atividade zero dz. Essa soma é comparada com a portadora C4 no comparador 83, e um resultado da comparação é adotado como o sinal SSc. O comparador 83 compara ainda a atividade de carga dl e a portadora C5 entre si, e um resultado da comparação é adotado como o sinal SSI.
[00171] A portadora C4 é gerada pela unidade de geração de portadora 85. De um modo similar à primeira concretização, a portadora C4 adota essa onda dente de serra, que tem um ciclo T0, um valor mínimo 0 e um valor máximo 1, aumenta gradualmente e diminui abruptamente. Isto é, a unidade de geração de portadora 85 pode adotar a mesma configuração que aquela da unidade de geração de portadora 25. Também nessa concretização, uma descrição vai ser feita enquanto considerando como um exemplo o caso no qual a onda dente de serra aumenta gradualmente e diminui abruptamente; no entanto, é óbvio que a descrição é também aplicável ao caso no qual a onda dente de serra diminui gradualmente e aumenta abruptamente, se a atividade de descarga dc for considerada como sendo trocada pela soma da atividade de retificação drec e da atividade zero dz.
[00172] A atividade de descarga dc e a atividade zero dz são introduzidas na unidade de geração de comando de tensão 34. Como mencionado acima, há essa relação de drec + dc + dz = 1, e, consequentemente, a atividade de retificação drec pode ser introduzida na unidade de geração de comando de tensão 34 em lugar da atividade zero dz.
[00173] De um modo similar ao dispositivo de controle 6, o dispositivo de controle 8 é composto por inclusão de um microcomputador e um dispositivo de armazenamento. O microcomputador executa as respectivas etapas de processamento (em outras palavras, procedimentos) gravados em um programa. Pode-se também entender que o microcomputador funciona como vários meios correspondentes às respectivas etapas de processamento gravadas no programa, ou, alternativamente, pode-se também entender que o microcomputador executa várias funções correspondentes às respectivas etapas de processamento. Além do mais, o dispositivo de controle 8 não é limitado a esse, e alguns ou todos de vários procedimentos, executados pelo dispositivo de controle 8 ou pelos vários meios ou várias funções, que são assim executados, podem ser executados por hardware.
[00174] E. Explicação de grupo de comandos de tensão.
[00175] Ambas as Figuras 11 e 12 são um gráfico mostrando um estado no qual a portadora C6 e o grupo de comandos de tensão V** são comparados entre si a 0 < Φ < π/3, e o estado ativo / inativo dos sinais de comutação Sup, Svp e Swp é determinado. No entanto, são também gravadas as operações das chaves (equivalentes) Srec e Sz, mostradas na Figura 9, e da chave Sc do circuito de descarga 13, e a portadora C4 e as duas atividades, que determinam essas operações.
[00176] Os locais de ligar / desligar (on / off) das chaves Srec, Sc e Sz são indicados individualmente por áreas altas / baixas de gráficos. O ciclo T0 da portadora C4 é dividido por uma relação da atividade de retificação drec, da atividade de descarga dc e da atividade zero dz.
[00177] Como mencionado acima, a atividade de retificação drec é determinada passivamente pela atividade de descarga dz. Consequentemente, a atividade de descarga dc é adotada como um objeto de comparação da portadora C4.
[00178] As Figuras 11 e 12 correspondem às Figuras 5 e 6, que são mostradas na primeira concretização, respectivamente. Isto é, a Figura 11 mostra as operações de um terceiro modo de modulação bifásica adotado nas vizinhanças de 0°, em que o período T6 é diminuído. A Figura 12 mostra as operações de um quarto modo de modulação bifásica adotado nas vizinhanças de 60°, em que o período T6 é diminuído.
[00179] A portadora C6 é uma onda triangular, e em um ciclo dela, apresenta o valor mínimo Cmin duas vezes, o primeiro valor máximo Camx1 uma vez e o segundo valor máximo Cmax2 uma vez.
[00180] A portadora C6 é dividida em uma parte C6r contínua no primeiro período da duração (1 - dc).T0, e uma parte C6c contínua no segundo período da duração dc.T0.
[00181] Cada uma das partes C6r e C6s é uma onda triangular simétrica e assume o valor mínimo Cmin. A parte C6r assume o primeiro valor máximo Cmax1, e a parte C6c assume o segundo valor máximo Cmax2. (Cmax1-Cmin): (Cmax2-Cmin) = (1-dc): dc é estabelecido. Nesse caso, uma amplitude de variação ΔD é introduzida em um modo similar à primeira concretização, com o que Cmax1-Cmin = ΔD^drt+Dz) = ΔD^(l-dc) e Cmax2-Cmin = ΔD^dc podem ser estabelecidos. Isto é, ΔD = Cmax1+Cmax2-2<min é estabelecido.
[00182] No entanto, ambas as Figuras 11 e 12 ilustram um caso no qual ΔD = 1 e Cmin = 0: o primeiro valor máximo Cmax1 aparece como o valor (1 - dc) e o segundo valor máximo Cmax2 aparece como a atividade de descarga dc. O valor (1 - dc) é uma atividade com a qual a chave Sc é não condutora, e é igual à soma da atividade de retificação drec e da atividade zero dz. A seguir, o valor (1 - dc) é também referido como uma atividade de complementação de descarga.
[00183] A portadora C6 assume o valor mínimo Cmin, em um primeiro ponto de tempo de deslocamento do segundo período para o primeiro período e em um segundo ponto de tempo de deslocamento do primeiro período para o segundo período, e as partes C6r e C6s são contínuas entre si, no primeiro ponto de tempo e no segundo ponto de tempo. Especificamente, a portadora C6 aumenta após assumir o valor mínimo Cmin no segundo ponto de tempo, para atingir o segundo valor máximo Cmax2 na parte C6c, depois a portadora C6 diminui para assumir o valor mínimo dela no primeiro ponto de tempo. Depois, a portadora C6 continua a aumentar até assumir o primeiro valor máximo Cmax1 na parte C6r. Quando a portadora C6 diminui após assumir o primeiro valor máximo Cmax1 na parte C6r e atingir o segundo ponto de tempo, a portadora C6 assume o valor mínimo Cmin.
[00184] Também no terceiro modo de modulação bifásica, em um modo similar ao primeiro modo de modulação bifásica, o período durante o qual o vetor de tensão zero V0 é adotado, o período aparecendo duas vezes em um ciclo da portadora C6, é intercalado adjacentemente pelos períodos durante os quais o vetor de tensão unitária V4 é adotado, com o que o período, durante o qual o vetor de tensão unitária V6 é adotado, vai ser adotado, vai ser gerado em períodos como o resto deles. Desse modo, o período, durante o qual o vetor de tensão unitária V6 é adotado, é dividido em não mais de dois em um ciclo da portadora C6.
[00185] Também no quarto modo de modulação bifásica, em um modo similar ao segundo modo de modulação bifásica, o período, durante o qual o vetor de tensão zero V7 é adotado, o período aparecendo duas vezes em um ciclo da portadora C6, é intercalado adjacentemente pelos períodos, durante os quais o vetor de tensão unitária V6 é adotado, com o que o período, durante o qual o vetor de tensão unitária V4 é adotado, vai ser gerado em períodos como o resto deles. Desse modo, o período, durante o qual o vetor de tensão unitária V4 é adotado, é dividido em não mais de dois em um ciclo da portadora C6.
[00186] A seguir, para cada um do terceiro modo de modulação bifásica (com referência à Figura 11) e do quarto modo de modulação bifásica (com referência à Figura 12), vai ser feita uma descrição desse grupo de comandos de tensão V**, que é necessário para ser os vetores de tensão unitária, dispostos como mencionado acima, e obter os (i) a (iv) mencionados acima.
[00187] A Figura 11 é um gráfico para um caso no qual o terceiro modo de modulação bifásica é adotado, mostrando um estado no qual a portadora C6 e o grupo de comandos de tensão V** são comparados entre si a 0 < Φ < π/3, e o estado ativo / inativo dos sinais de comutação Sup, Svp e Swp é determinado. No entanto, a portadora C4 e a atividade de descarga dc e os valores (dc+dz/2+drec) e (dc+dz/2) são também gravados.
[00188] O ciclo T0 é dividido pelos períodos tc (= dc^T0) e trec (= drec^T0) e por um par de períodos tz/2 (= dz^T0/2). Isto é, um período, durante o qual a portadora C4 fica igual ou inferior à atividade de descarga dc, é o período tc, e o período, durante o qual a portadora C4 fica igual ou superior ao valor (dc+dz/2) e fica igual ou inferior a um valor (dc+dz/2+drec), é o período trec. Um período, durante o qual a portadora C4 fica igual ou superior à atividade de descarga dc e igual ou inferior ao valor (dc+dz/2), e um período, durante o qual a portadora C4 fica igual ou superior ao valor (dc+dz/2+drec), existem como um par dos períodos tz/2.
[00189] No terceiro modo de modulação bifásica, o período tc corresponde ao segundo período, descrito para o conversor de fonte de corrente 2 do dispositivo de conversão de energia CA direta 100. O período trec e o par de períodos tz/2 correspondem, coletivamente, ao primeiro período descrito para o conversor de fonte de corrente 2. Considerando essa correspondência, o primeiro estado e o segundo estado, que são descritos para o conversor de fonte de corrente 2, correspondem a um estado no qual a chave Sc é não condutora e a um estado no qual a chave Sc é condutora, respectivamente. Por conseguinte, pode-se entender que ou não a tensão intensificada Vc é adotado para a tensão de ligação Vdc é comutada a um limite entre o primeiro período e o segundo período.
[00190] Como mencionado acima, a sincronização dessa comutação é determinada pela portadora C4 e pela atividade de descarga dc. Um modo desejável de seleção dessa atividade de descarga dc é bem conhecida do documento de patente 3 e do documento diferente de patente 3 e, consequentemente, uma descrição dele vai ser omitida nesse caso.
[00191] O terceiro modo de modulação bifásica é adotado quando o ângulo de fase Φ é inferior a 60° e próximo de 0°, e, consequentemente, aqueles gerados com base no grupo de ondas de sinais V1* são adotados como o grupo de comandos de tensão V**. Especificamente, o grupo de comandos de tensão V** inclui os seguintes seis comandos de tensão, em um modo similar à primeira modulação bifásica: Primeiro comando de tensão; Cmax1-ΔD^(1-dz-dc^Vu1* =Cmax1-ΔD^drec^Vu1* =(Cmax1-Cmin)+Cmin-ΔD^drec^Vu1* =Cmin+ΔD^{dz+drec(1-Vu1*)}, Segundo comando de tensão; Cmax1-ΔD^(1-dz-dc^Vv1* =Cmax1-ΔD^drec^Vv1* =(Cmax1-Cmin)+Cmin-ΔD^drec^Vv1* =Cmin+ΔD^{dz+drec(1-Vv1*)}, Terceiro comando de tensão; Cmax1-ΔD^(1-dz-dc^Vw1* =Cmax1-ΔD^drec^Vw1* =(Cmax1-Cmin)+Cmin-ΔD^drec^Vw1* =Cmin+ΔD^{dz+drec(1-Vw1*)}, Quarto comando de tensão; Cmin+ΔD^dc^(1-Vu1*), Quinto comando de tensão; Cmin+ΔD^dc^(1-Vv1*), Sexto comando de tensão; Cmin+ΔD^dc^(1-Vw1*).
[00192] Notar que, a 0 < Φ < π/3, Vw1* = 0 é estabelecido como mostrado na expressão (9), e, consequentemente, o terceiro comando de tensão é igual ao primeiro valor máximo Cmax1, e o sexto comando de tensão é igual ao segundo valor máximo Cmax2 (a Figura 11 ilustra o caso de Cmax1 = 1-dc e Cmax2 = dc e, consequentemente, o terceiro comando de tensão e o sexto comando de tensão aparecem como a atividade de complementação de descarga (1-dc) e a atividade de descarga dc, respectivamente).
[00193] Depois, quando a parte C6r é maior do que o primeiro comando de tensão Cmax1-ΔD^(1-dz-dc^Vu1*, e quando a parte C6c é maior do que o quarto comando de tensão Cmin+ΔD^do(1-Vu1*), o sinal de comutação Sup está ativo, e a chave Qup é forçada a conduzir. Quando a parte C6r é maior do que o segundo comando de tensão Cmaxl-ΔD^(1-dz-dc)Vv1*, e quando a parte C6r é maior do que o quinto comando de tensão Cmin+ΔD^do(1-Vv1*), o sinal de comutação Svp está ativo, e a chave Qvp é forçada a conduzir. Quando a parte C6r é maior do que o terceiro comando de tensão Cmin+ΔD^do(1-Vv1*), e quando a parte C6c é maior do que o sexto comando de tensão Cmin+ΔD^do(1-Vw1*), o sinal de comutação Swp é ativado, e a chave Qwp é forçada a conduzir. Nesse caso, uma razão pela qual o grupo de comandos de tensão V** é mostrado em uma forma que usa a atividade de retificação drec, é que a atividade de retificação drec não é introduzida na unidade de geração de comando de tensão 34, com referência à Figura 10.
[00194] Dessas relações mostradas em equações para o primeiro comando de tensão para o sexto comando de tensão, é óbvio que o grupo de comandos de tensão V** pode ser mostrado sem usar a atividade zero dz.
[00195] Esse período, durante o qual o sinal de comutação Sy está ativo, é calculado pela expressão (31).
[00196] [{Cmaxl -(Cmaxl -ΔD^(1-dz-dc^Vy1*)}+{Cmax2- (Cmin+ΔD-dc-(1-Vy1*))}]xT0/ΔD=(1-dz)-Vy1*-T0...(31).
[00197] Por conseguinte, o grupo de comandos de tensão V** é determinado como mencionado acima, e o sinal de comutação Syp é estabelecido como mencionado acima por comparação entre o grupo de comandos de tensão V** e a portadora C6, com o que (1-dz) vezes uma soma de períodos de condução da chave Qyp, que são estabelecidos pelo grupo de ondas de sinais V1*, é obtida.
[00198] Nesse caso, quando o fato que, no par de períodos tz/2 correspondente à atividade zero dz, a corrente não é fornecida ao inversor de fonte de tensão 5 (com referência à Figura 9), e a tensão de ligação Vdc, que não é usada no inversor de fonte de tensão 4, é considerada, então, isso não é considerado como um problema que o período de condução da chave Qyp, que é determinado pelo terceiro modo de modulação bifásica, é (1-dz) vezes o período de condução estabelecido pelo grupo de ondas de sinais V1*.
[00199] Notar que, a 0 < Φ < π/3, Vw1* = 0 é estabelecido como mostrado na expressão (9), e, consequentemente, o estado inativo do sinal de comutação Swp é mantido.
[00200] Como descrito acima, em um modo similar ao primeiro modo de modulação bifásica, no terceiro modo de modulação bifásica, os períodos durante os quais o vetor de tensão unitária V6 é adotado, são obtidos como períodos contínuos individualmente no primeiro período e no segundo período. Por conseguinte, é fácil obter um período necessário para medir a corrente de ligação Idc no período durante o qual o vetor de tensão unitária V6 é adotado.
[00201] A Figura 12 é um gráfico para um caso no qual o quarto modo de modulação bifásica é adotado, mostrando um estado no qual a portadora C6 e o grupo de comandos de tensão V** são comparados entre si a 0 < Φ < π/3, e o estado ativo / inativo dos sinais de comutação Sup, Svp e Swp é determinado. No entanto, a portadora C4 e a atividade de descarga dc e os valores (1-drec/2) e (dc+drec/2) são também gravados.
[00202] No quarto modo de modulação bifásica, o ciclo T0 é dividido por períodos trec/2 (= dreoT0/2) e um período tz (= dz^T0). O período tc é um período durante o qual a portadora C4 fica igual ou inferior à atividade de descarga dc, e é igual ao período tc adotado no terceiro modo de modulação bifásica. Por outro lado, um período, durante o qual a portadora C4 fica igual ou superior ao valor (dc+drec/2) e igual ou inferior ao valor (1-drec/2), é o período tz. Um período, durante o qual a portadora C4 fica igual ou superior à atividade de descarga dc e igual ou inferior ao valor (dc+drec/2), e um período, durante o qual a portadora C4 fica igual ou superior ao valor (1-drec/2), existem como um par de períodos trec/2.
[00203] Também, no quarto modo de modulação bifásica, o período tc corresponde ao segundo período descrito para o conversor de fonte de corrente 2 do dispositivo de conversão de energia CA direta 100, embora, seja uma coleção do período tz e do par de períodos trec/2, que corresponde ao primeiro período. Considerando essa correspondência, o primeiro estado e o segundo estado, que são descritos para o conversor de fonte de corrente 2, correspondem a um estado no qual a chave Sc é não condutora e um estado no qual a chave Sc é condutora, respectivamente. Por conseguinte, também no quarto modo de modulação bifásica, pode-se entender que se ou não a tensão intensificada Vc adota a tensão de ligação Vdc é comutada nesse limite entre o primeiro período e o segundo período.
[00204] O quarto modo de modulação bifásica é adotado quando o ângulo de fase Φ é inferior a 60° e próximo de 60°, e, consequentemente, aqueles gerados com base no grupo de ondas de sinais V2* são adotados como o grupo de comandos de tensão V**. Especificamente, o grupo de comandos de tensão V** inclui os seguintes seis comandos de tensão: Primeiro comando de tensão; Cmin+ΔD^drec^(1-Vu2*) =Cmin+ΔD-(1-dc-dz)-(1-Vu2*), Segundo comando de tensão; Cmin+ΔD^drec^(1-Vv2*) =Cmin+ΔD-(1-dc-dz)-(1-Vv2*), Terceiro comando de tensão; Cmin+ΔD^drec^(1-Vw2*) =Cmin+ΔD^(1-dc-dz)^(1-Vw2*), Quarto comando de tensão; Cmin+ΔD^dc^(1-Vu2*), Quinto comando de tensão; Cmin+ΔD^dc^(1-Vv2*), Sexto comando de tensão; Cmin+ΔD^dc^(1-Vw2*).
[00205] Então, quando a parte C6r é maior do que o primeiro comando de tensão Cmin+ΔD^(1-dc-dz)^(1-Vu2*), e quando a parte C65 é maior do que o quarto comando de tensão Cmin+ΔD^do(1-Vu2*), o sinal de comutação Sup está ativo, e a chave Qup é forçada a conduzir. Quando a parte C6r é maior do que o segundo comando de tensão Cmin+ΔD^(1-dc-dzH1-Vv2*), e quando a parte C6r é maior do que o quinto comando de tensão Cmin+ΔD^dc^(1-Vv2*), o sinal de comutação Svp está ativo, e a chave Qvp é forçada a conduzir. Quando a parte C6r é maior do que o terceiro comando de tensão Cmin+ΔD^(1-dc-dz)^(1- Vw2*), e quando a parte C6r é maior do que o sexto comando de tensão Cmin+ΔD^do(1-Vw2*), o sinal de comutação Svp está ativo, e a chave Qvp é forçada a conduzir. Nesse caso, uma razão, pela qual o grupo de comandos de tensão V** é mostrado em uma forma que não usa a atividade de retificação drec, é que a atividade de retificação drec não é introduzida na unidade de geração de comando de tensão 34, com referência à Figura 10.
[00206] Dessas relações mostradas nas equações para o primeiro comando de tensão para o sexto comando de tensão, é óbvio que o grupo de comandos de tensão V** pode ser mostrado sem usar a atividade zero dz.
[00207] Esse período, durante o qual o sinal de comutação Sy está ativo, é calculado pela expressão (32).
[00208] [{Cmax1 -(Cmin+ΔD-(1-dc-dz)-(1 -Vy2*))}+{Cmax2- (Cmin+ΔD-dc-(1-Vy2*))}]xT0/ΔD=[(1-dz)Vy2*+dz]-T0...(32).
[00209] Por conseguinte, o grupo de comandos de tensão V** é determinado como mencionado acima, e o sinal de comutação Syp é estabelecido como mencionado acima pela comparação entre o grupo de comandos de tensão V** e a portadora C6, com o que uma soma do período tz e (1-dz) vezes uma soma dos períodos de condução da chave Qyp, que são estabelecidos pelo grupo de comandos de tensão V2*, é obtida.
[00210] Nesse caso, quando o fato que, no período tz, correspondente à atividade zero dz, a corrente não é fornecida ao inversor de fonte de tensão 4 (com referência à Figura 9), e a tensão de ligação Vdc, que não é usada no inversor de fonte de tensão 4, não é considerada, então não se considera como um problema que o período de condução da chave Qyp, que é determinada pelo quarto modo de modulação bifásica, seja diferente, como mencionado acima, do período de condução estabelecido pelo grupo de ondas de sinais V2*.
[00211] Notar que, uma vez que Vu2* = 1 é estabelecido em 0 < Φ < π/3, como mostrado na expressão (16), ambos o primeiro comando de tensão e o quarto comando de tensão ficam iguais ao valor Cmin (esses valores são iguais a 0, uma vez que a Figura 12 ilustra um caso de Cmin = 0), e atividade do sinal de comutação Sup é mantida.
[00212] Como descrito acima, em um modo similar ao segundo modo de modulação bifásica, no quarto modo de modulação bifásica, os períodos, durante os quais o vetor de tensão unitária V4 é adotado, são obtidos individualmente no primeiro ponto de tempo e no segundo ponto de tempo. Por conseguinte, fica fácil obter esse período necessário para medir a corrente de ligação Idc no período durante o qual o vetor de tensão unitária V4 é adotado.
[00213] O grupo de comandos de tensão V** é estabelecido como descrito acima, com o que os itens (i) a (iv) são satisfeitos.
[00214] No terceiro modo de modulação bifásica, a sincronização na qual a chave Sc é comutada é incluída no período, durante o qual o vetor de tensão zero V0 é adotado para a operação do inversor de fonte de tensão 4. Isso é desejável de um ponto de vista de evitar uma perda de comutação da chave Sc.
[00215] F. Comparação entre os primeiro ao quarto modos de modulação bifásica
[00216] O primeiro e o segundo modos de modulação bifásica, descritos na primeira concretização, são adotados para o dispositivo de conversão de energia CA direta 100, incluindo o conversor de fonte de corrente 2 como a fonte de suprimento da tensão de ligação Vdc. O terceiro e o quarto modos de modulação bifásica, descritos na segunda concretização, são adotados para o dispositivo de conversão de energia CA direta 200, incluindo o circuito retificador 12 e o circuito isolado de energia 9, como a fonte de suprimento da tensão de ligação Vdc. Por conseguinte, o primeiro e o segundo modos de modulação bifásica e o terceiro e o quarto modos de modulação bifásica podem ser representados por um conceito comum, ainda que os seus grupo de comandos de tensão V** sejam diferentes entre si. A seguir, uma descrição vai ser feita desses pontos comuns e desses diferentes pontos enquanto fazendo uma comparação deles.
[00217] (f-1) Primeiro modo de modulação bifásica e terceiro modo de modulação bifásica
[00218] A portadora C5, a ser comparada com o grupo de comandos de tensão V** no primeiro modo de modulação bifásica, e a portadora C6, a ser comparada com o grupo de comandos de tensão V** no terceiro modo de modulação bifásica, são comuns entre si pelo fato de que ambas são uma onda triangular e ambas delas apresentam, por ciclo, o valor mínimo Cmin duas vezes, o primeiro valor máximo (Cmax1) uma vez, e o segundo valor máximo (Cmax2) uma vez.
[00219] Esses dois modos de modulação bifásica são comuns entre si pelo fato de que cada um do primeiro comando de tensão, do segundo comando de tensão e do terceiro comando de tensão assume esse valor obtido por subtração de um produto da onda de sinal Vy1* do grupo de ondas de sinais V1* e de um primeiro multiplicador do primeiro valor máximo Cmaxl. Nesse caso, o primeiro multiplicador é ΔD.drt no primeiro modo de modulação bifásica, e é ΔD.drec no terceiro modo de modulação bifásica, e ambos não são negativos.
[00220] Além do mais, esses dois modos de modulação bifásica são comuns entre si pelo fato de que cada um do primeiro comando de tensão, do quinto comando de tensão e do sexo comando de tensão assume esse valor obtido por adição de um produto do valor (1-Vy1*) e de um segundo multiplicador para o valor mínimo Cmin, o valor (1-Vy1*) sendo obtido por subtração, de 1, da onda de sinal Vy1* do grupo de ondas de sinais V1*. Nesse caso, o segundo multiplicador é ΔD.dst no primeiro modo de modulação bifásica, e é ΔD.dc no terceiro modo de modulação bifásica, e ambos não são negativos.
[00221] Então, esses dois modos de modulação bifásica são comuns entre si também pelo fato de que o sinal de comutação Sup está ativo, quando a portadora C5 (ou a portadora C6) é maior do que o primeiro comando de tensão, e quando a portadora C5 (ou a portadora C6) é maior do que o quarto comando de tensão. O mesmo também se aplica aos sinais de comutação Svp e Swp.
[00222] No entanto, no primeiro modo de modulação bifásica, a soma do primeiro multiplicador ΔD.dst e do segundo multiplicador ΔD.dst é igual à amplitude de variação ΔD (= Cmax1+Cmax2-2<min), e, entretanto, no terceiro modo de modulação bifásica, a soma do primeiro multiplicador ΔD.drec e do segundo multiplicador ΔD.dc fica igual ou inferior à amplitude de variação ΔD. Isso é porque a atividade zero dz não é negativa, e se a atividade zero dz for zero, então a soma do primeiro multiplicador ΔD.dst e do segundo multiplicador ΔD.dst fica igual à amplitude de variação ΔD, mesmo no terceiro modo de modulação bifásica.
[00223] (f-2) Segundo modo de modulação bifásica e quarto modo de modulação bifásica
[00224] A associação das portadoras C5 e C6, que são adotadas nesses dois modos de modulação bifásica, é como descrita em (f-1).
[00225] Esses dois modos de modulação bifásica são comuns entre si pelo fato de que cada um do primeiro comando de tensão, do segundo comando de tensão e do terceiro comando de tensão assume esse valor obtido por adição de um produto do valor (1-Vy2*) e um primeiro multiplicador para o valor mínimo Cmin, o valor (1-Vy2*) sendo obtido por subtração, de 1, da onda de sinal Vy2* do grupo de ondas de sinais V2*.
[00226] Além do mais, esses dois modos de modulação bifásica são comuns entre si pelo fato de que cada um do quarto comando de tensão, do quinto comando de tensão e do sexto comando de tensão assume esse valor obtido por adição de um produto do valor (1-Vy2*) e deum segundo multiplicador para o valor mínimo.
[00227] Nesse caso, o primeiro multiplicador e o segundo multiplicador, no segundo modo de modulação bifásica, são iguais àqueles no primeiro modo de modulação bifásica, e o primeiro multiplicador e o segundo multiplicador, no quarto modo de modulação bifásica, são iguais àqueles no terceiro modo de modulação bifásica.
[00228] Então, a associação relativa à ativação dos sinais de comutação Sup, Svp e Swp, no segundo modo de modulação bifásica e no quarto modo de modulação bifásica, e a um ponto diferente relativo à soma do primeiro multiplicador e do segundo multiplicador neles são também similares à associação e a um ponto diferente no primeiro modo de modulação bifásica e no terceiro modo de modulação bifásica.
[00229] (f-3) Outros
[00230] A sincronização na qual o conversor de fonte de corrente 2 comuta no primeiro e no segundo modos de modulação bifásica e a sincronização na qual a chave Sc é comutada no terceiro e no quarto modos de modulação bifásica são comuns entre si, pelo fato de que a sincronização é aquela na qual cada uma das portadoras C1, C5 e C6 assume o valor mínimo Cmin delas. No entanto, como mencionado acima, há um ponto diferente relativo à soma do primeiro multiplicador e do segundo multiplicador.
[00231] Embora a descrição tenha sido feita com detalhes da presente invenção, a descrição apresentada acima é uma ilustração em todos os aspectos, e a presente invenção não é limitada a essa. É para ser interpretada que inúmeros exemplos de modificações não ilustrados são imaginável, sem que se afaste do âmbito da presente invenção.

Claims (4)

1. Dispositivo de controle de inversor (6), caracterizado pelo fato de que é configurado para controlar um inversor de fonte de tensão (4), que converte uma tensão CC (Vdc) em tensões CA trifásicas (Vu, Vv, Vw), em que: o dito inversor de fonte de tensão (4) inclui três caminhos de corrente ligados em paralelo entre si, entre a primeira e a segunda linhas de barramento CC (LH, LL), às quais a dita tensão CC é aplicada, em que o potencial da primeira linha de barramento CC (LH) é superior àquele da segunda linha de barramento CC (LL); cada um dos ditos caminhos de corrente inclui: um ponto conectante (Pu, Pv, Pw); uma chave no lado do braço superior (Qup, Qvp, Qwp), que é ligada entre a dita primeira linha de barramento CC e o dito ponto conectante, e é configurada para fluir uma corrente da dita primeira linha de barramento CC para o dito ponto conectante durante um momento de condução; uma chave no lado do braço inferior (Qun, Qvn, Qwn), que é ligada entre o dito ponto conectante e a dita segunda linha de barramento CC, e é configurada para fluir uma corrente do dito ponto conectante à dita segunda linha de barramento CC durante um momento de condução; um diodo no lado do braço superior (Dup, Dvp, Dwp), ligado em antiparalelo à dita chave no lado do braço superior; e um diodo no lado do braço inferior (Dun, Dvn, Dwn), ligado em antiparalelo à dita chave no lado do braço inferior; o dito dispositivo inclui: uma unidade de geração de sinal de comutação (38), que é configurada para gerar um sinal de comutação (Sup, Svp, Swp, Sun, Svn, Swn), que faz com que qualquer uma dentre a dita chave no lado do braço superior e a dita chave no lado do braço inferior conduza exclusivamente de uma a outra em cada um dos ditos caminhos de corrente, enquanto mantém condução/não condução da dita chave no lado do braço superior em um ciclo (T0) de uma onda triangular (C5, C6), com base na comparação entre a dita onda triangular (C5, C6) e uma pluralidade de comandos de tensão incluídos no primeiro e no segundo grupos de comando de tensão; e uma unidade de geração de comando de tensão (34), que é configurada para gerar os ditos primeiro e segundo grupos de comando de tensão; a dita onda triangular apresenta um valor mínimo (Cmin) duas vezes, um primeiro valor máximo (Cmax1) uma vez e um segundo valor máximo (Cmax2) uma vez no dito um ciclo; o dito primeiro grupo de comando de tensão corresponde ao dito sinal de comutação, no qual, em uma primeira seção incluindo um ângulo de fase (Φ=0°) das tensões de CA trifásicas (Vu, Vv, Vw), quando as somas dos períodos, enquanto as chaves no lado do braço superior (Qwp, Qvp), em um par dos ditos caminhos de corrente, conduzem no dito ciclo, são iguais entre si em zero, um período (V0), enquanto as ditas chaves no lado do braço superior em todos os ditos caminhos de corrente são não condutoras no dito um ciclo, é intercalado adjacentemente por um par de períodos (V4), enquanto todas as ditas chaves no lado do braço superior, no par dos ditos caminhos de corrente, são não condutoras e outra da dita chave no lado do braço superior conduz; e o dito segundo grupo de comando de tensão corresponde ao dito sinal de comutação, no qual, em uma segunda seção exclusiva da dita primeira seção e incluindo um ângulo de fase (Φ=60°) das tensões de CA (Vu, Vv, Vw), quando as somas dos períodos, durante os quais as ditas chaves no lado do braço superior (Qvp, Qup), em um par dos ditos caminhos de corrente, conduzem no dito um ciclo, são iguais entre si em um valor diferente de zero, um período (V7), enquanto as ditas chaves no lado do braço superior, em todos os ditos caminhos de corrente, conduzem no dito um ciclo, é intercalado adjacentemente por um par de períodos (V6), enquanto todas as ditas chaves no lado do braço superior, no par dos ditos caminhos de corrente, conduzem e outra da dita chave no lado do braço superior é não condutora; uma unidade de geração de onda de sinal (32), que é configurada para transmitir um primeiro grupo de ondas de sinais (Vu1*, Vv1*, Vw1*) e um segundo grupo de ondas de sinais (Vu2*, Vv2*, Vw2*), cada um dos quais inclui uma primeira onda de sinais (Vu1*, Vu2*) indicando uma relação, ao dito um ciclo, de uma soma de períodos, enquanto a dita chave no lado do braço superior (Qup), em um primeiro dos ditos caminhos de corrente nesse dito um ciclo, uma segunda onda de sinal (Vv1*, Vv2*) indicando uma relação, para o dito um ciclo, de uma soma de períodos, enquanto a dita chave no lado do braço superior (Qvp), em um segundo dos ditos caminhos de corrente, conduz no dito um ciclo, e uma terceira onda de sinal (Vw1*, Vw2*) indicando uma relação, para o dito um ciclo, de uma soma de períodos enquanto a dita chave no lado do braço superior (Qwp), em um terceiro dos ditos caminhos de corrente, conduz nesse dito ciclo, em que a dita unidade de geração de comando de tensão (34) é configurada para gerar o dito primeiro grupo de comandos de tensão e o dito segundo grupo de comandos de tensão, com base no dito primeiro grupo de ondas de sinais e no dito segundo grupo de ondas de sinais, respectivamente, as ditas primeira à terceira ondas de sinais incluídas no segundo grupo de ondas de sinais assumem os valores obtidos por subtração, de 1, dos valores nos quais as fases são deslocadas por 180 graus, da dita primeira à dita terceira ondas de sinais incluídas no dito primeiro grupo de ondas de sinais, respectivamente, e a dita pluralidade de comandos de tensão incluídos no dito primeiro comando de tensão são: um primeiro comando de tensão, que assume um valor (Cmax1-ΔD^drtVu1*; Cmax1-ΔD^dreoVu1*), obtido por subtração, do dito primeiro valor máximo (Cmax1), de um produto de um primeiro multiplicador (ΔD^drt; ΔD^drec) e da dita primeira onda de sinal (Vu1*) do dito primeiro grupo de ondas de sinais; um segundo comando de tensão, que assume um valor (Cmax1-ΔD^drtVv1*; Cmax1-ΔD^drecVv1*), obtido por subtração, do dito primeiro valor máximo, de um produto do dito primeiro multiplicador e da dita segunda onda de sinal (Vv1*) do dito primeiro grupo de ondas de sinais; um terceiro comando de tensão, que assume um valor (Cmax1-\D^drtVw1*; Cmax1-ΔD^dreoVw1*), obtido por subtração, do dito primeiro valor máximo, de um produto do dito primeiro multiplicador e da dita terceira onda de sinal (Vw1*) do dito primeiro grupo de ondas de sinais; um quarto comando de tensão, que assume um valor (Cmin+ΔD^dst(1-Vu1*); Cmin+ΔD^do(1-Vu1*)), obtido por adição, a um valor mínimo (Cmin) da dita onda triangular, de um produto de um segundo multiplicador (ΔD^dst; ΔD^dc) e de um primeiro valor (1-Vu1*), obtido por subtração, de 1, da dita primeira onda de sinal do dito primeiro grupo de ondas de sinais; um quinto comando de tensão, que assume um valor (Cmin+.\D^dst(1-Vv1*); Cmin+ΔD^do(1-Vv1*)), obtido por adição, ao dito valor mínimo, de um produto do dito segundo multiplicador e um segundo valor (1-Vv1*), obtido por subtração, de 1, da dita segunda onda de sinal do dito primeiro grupo de ondas de sinais; e um sexto comando de tensão, que assume um valor (Cmin+ΔD^dst(1-Vw1*); Cmin+ΔD^do(1-Vw1*)), obtido por adição, ao dito valor mínimo, de um produto do dito segundo multiplicador, e um terceiro valor (1-Vw1*), obtido por subtração, de 1, da dita terceira onda de sinal do dito primeiro grupo de ondas de sinais, o dito sinal de comutação: em um primeiro período, durante o qual a dita onda triangular se afasta do dito valor mínimo, passa pelo dito primeiro valor máximo e atinge o dito valor mínimo mais uma vez, faz com que a dita chave no lado do braço superior (Qup), no dito primeiro caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito primeiro comando de tensão, faz com que a dita chave no lado do braço superior (Qvp), no dito segundo caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito segundo comando de tensão, e faz com que a dita chave no lado do braço superior (Qwp), no dito terceiro caminho de corrente, conduza quando a dita onda triangular é maior do que o dito terceiro comando de tensão, e em um segundo período, durante o qual a dita onda triangular se afasta do dito valor mínimo, passa pelo dito segundo valor máximo e atinge o dito valor mínimo mais uma vez, faz com que a dita chave no lado do braço superior, no dito primeiro caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito quarto comando de tensão, faz com que a dita chave no lado do braço superior, no dito segundo caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito quinto comando de tensão, e faz com que a dita chave no lado braço superior, no dito terceiro caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito sexto comando de tensão, ambos o dito primeiro multiplicador e o dito segundo multiplicador não são negativos, e uma soma do dito primeiro multiplicador e do segundo multiplicador é igual ou inferior a um valor (ΔD = Cmax1+Cmax2- 2<min), obtido por subtração de um dobro do dito valor mínimo de uma soma do dito primeiro valor máximo e do dito segundo valor máximo.
2. Dispositivo de controle de inversor (6), caracterizado pelo fato de que é configurado para controlar um inversor de fonte de tensão (4), que converte uma tensão CC (Vdc) em tensões CA trifásicas (Vu, Vv, Vw), em que: o dito inversor de fonte de tensão (4) inclui três caminhos de corrente ligados em paralelo entre si, entre a primeira e a segunda linhas de barramento CC (LH, LL), às quais a dita tensão CC é aplicada, em que o potencial da primeira linha de barramento CC (LH) é superior àquele da segunda linha de barramento CC (LL); cada um dos ditos caminhos de corrente inclui: um ponto conectante (Pu, Pv, Pw); uma chave no lado do braço superior (Qup, Qvp, Qwp), que é ligada entre a dita primeira linha de barramento CC e o dito ponto conectante, e é configurada para fluir uma corrente da dita primeira linha de barramento CC para o dito ponto conectante durante um momento de condução; uma chave no lado do braço inferior (Qun, Qvn, Qwn), que é ligada entre o dito ponto conectante e a dita segunda linha de barramento CC, e é configurada para fluir uma corrente do dito ponto conectante à dita segunda linha de barramento CC durante um momento de condução; um diodo no lado do braço superior (Dup, Dvp, Dwp), ligado em antiparalelo à dita chave no lado do braço superior; e um diodo no lado do braço inferior (Dun, Dvn, Dwn), ligado em antiparalelo à dita chave no lado do braço inferior; o dito dispositivo de controle de inversor inclui: uma unidade de geração de sinal de comutação (38), que é configurada para gerar um sinal de comutação (Sup, Svp, Swp, Sun, Svn, Swn), que faz com que qualquer uma dentre a dita chave no lado do braço superior e a dita chave no lado do braço inferior conduza exclusivamente de uma a outra em cada um dos ditos caminhos de corrente, enquanto mantém condução/não condução da dita chave no lado do braço superior em um ciclo (T0) de uma onda triangular (C5, C6), com base na comparação entre a dita onda triangular (C5, C6) e uma pluralidade de comandos de tensão incluídos no primeiro e no segundo grupos de comando de tensão; e uma unidade de geração de comando de tensão (34), que é configurada para gerar os ditos primeiro e segundo grupos de comando de tensão; a dita onda triangular apresenta um valor mínimo (Cmin) duas vezes, um primeiro valor máximo (Cmax1) uma vez e um segundo valor máximo (Cmax2) uma vez no dito um ciclo; o dito primeiro grupo de comando de tensão corresponde ao dito sinal de comutação, no qual, em uma primeira seção incluindo um ângulo de fase (Φ=0°) das tensões de CA trifásicas (Vu, Vv, Vw), quando as somas dos períodos, enquanto as chaves no lado do braço superior (Qwp, Qvp), em um par dos ditos caminhos de corrente, conduzem no dito ciclo, são iguais entre si em zero, um período (V0), enquanto as ditas chaves no lado do braço superior em todos os ditos caminhos de corrente são não condutoras no dito um ciclo, é intercalado adjacentemente por um par de períodos (V4), enquanto todas as ditas chaves no lado do braço superior, no par dos ditos caminhos de corrente, são não condutoras e outra da dita chave no lado do braço superior conduz; e o dito segundo grupo de comando de tensão corresponde ao dito sinal de comutação, no qual, em uma segunda seção exclusiva da dita primeira seção e incluindo um ângulo de fase (Φ=60°) das tensões de CA (Vu, Vv, Vw), quando as somas dos períodos, durante os quais as ditas chaves no lado do braço superior (Qvp, Qup), em um par dos ditos caminhos de corrente, conduzem no dito um ciclo, são iguais entre si em um valor diferente de zero, um período (V7), enquanto as ditas chaves no lado do braço superior, em todos os ditos caminhos de corrente, conduzem no dito um ciclo, é intercalado adjacentemente por um par de períodos (V6), enquanto todas as ditas chaves no lado do braço superior, no par dos ditos caminhos de corrente, conduzem e outra da dita chave no lado do braço superior é não condutora; uma unidade de geração de onda de sinal (32), que é configurada para transmitir um primeiro grupo de ondas de sinais (Vu1*, Vv1*, Vw1*) e um segundo grupo de ondas de sinais (Vu2*, Vv2*, Vw2*), cada um dos quais inclui uma primeira onda de sinais (Vu1*, Vu2*) indicando uma relação, ao dito um ciclo, de uma soma de períodos, enquanto a dita chave no lado do braço superior (Qup), em um primeiro dos ditos caminhos de corrente nesse dito um ciclo, uma segunda onda de sinal (Vv1*, Vv2*) indicando uma relação, para o dito um ciclo, de uma soma de períodos, enquanto a dita chave no lado do braço superior (Qvp), em um segundo dos ditos caminhos de corrente, conduz no dito um ciclo, e uma terceira onda de sinal (Vw1*, Vw2*) indicando uma relação, para o dito um ciclo, de uma soma de períodos enquanto a dita chave no lado do braço superior (Qwp), em um terceiro dos ditos caminhos de corrente, conduz nesse dito ciclo, em que a dita unidade de geração de comando de tensão (34) é configurada para gerar o dito primeiro grupo de comandos de tensão e o dito segundo grupo de comandos de tensão, com base no dito primeiro grupo de ondas de sinais e no dito segundo grupo de ondas de sinais, respectivamente, as ditas primeira à terceira ondas de sinais incluídas no segundo grupo de ondas de sinais assumem os valores obtidos por subtração, de 1, dos valores nos quais as fases são deslocadas por 180 graus, da dita primeira à dita terceira ondas de sinais incluídas no dito primeiro grupo de ondas de sinais, respectivamente, e a dita pluralidade de comandos de tensão, incluídos no dito segundo comando de tensão, são: um primeiro comando de tensão, que assume um valor (Cmin+ΔD^drt(1-Vu2*); Cmin+ΔD^dreo(1-Vu2*)), obtido por adição, a um valor mínimo (Cmin) da dita onda triangular, de um produto de um primeiro multiplicador (ΔD^drt; ΔD^drec) e de um primeiro valor (1-Vu2*) obtido por subtração, de 1, da dita primeira onda de sinal (Vu2*) do dito segundo grupo de ondas de sinais; um segundo comando de tensão, que assume um valor (Cmin+ΔD^drt(1-Vv2*); Cmin+ΔD^do(1-Vv2*)), obtido por adição, ao dito valor mínimo de um produto do dito primeiro multiplicador e de um segundo valor (1-Vv2*), obtido por subtração, de 1, da dita segunda onda de sinal (Vv2*) do dito segundo grupo de ondas de sinais; um terceiro comando de tensão, que assume um valor (Cmin+.\D^drt(1-Vw2*); Cmin+.\D^drec^(1-Vw2*)), obtido por adição, ao dito valor mínimo, de um produto do dito primeiro multiplicador e de um terceiro valor (1-Vw2*), obtido por subtração, de 1, da dita terceira onda de sinal (Vw2*) do dito segundo grupo de ondas de sinais; um quarto comando de tensão, que assume um valor (Cmin+.\D^dst(1-Vv2*); Cmin+.\D^dc^(1-Vv2*)), obtido por adição, ao dito valor mínimo, de um produto do dito primeiro valor e de um segundo multiplicador (ΔD^dst; ΔD^dc); um quinto comando de tensão, que assume um valor (Cmin+ΔD^dst(1-Vv2*); Cmin+ΔD^do(1-Vv2*)), obtido por adição, ao dito valor mínimo, de um produto do dito segundo valor e do dito segundo multiplicador; e um sexto comando de tensão, que assume um valor (Cmin+ΔD^dst(1-Vw2*); Cmin+ΔD^do(1-Vw2*)), obtido por adição, ao dito valor mínimo, de um produto do dito terceiro valor e do dito segundo multiplicador, o dito sinal de comutação: em um primeiro período, durante o qual a dita onda triangular se afasta do dito valor mínimo, passa pelo dito primeiro valor máximo e atinge o dito valor mínimo mais uma vez, faz com que a dita chave no lado do braço superior (Qup), no dito primeiro caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito primeiro comando de tensão, faz com que a dita chave no lado do braço superior (Qvp), no dito segundo caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito segundo comando de tensão, e faz com que a dita chave no lado do braço superior (Qwp), no dito terceiro caminho de corrente, conduza quando a dita onda triangular é maior do que o dito terceiro comando de tensão, e em um segundo período, durante o qual a dita onda triangular se afasta do dito valor mínimo, passa pelo dito segundo valor máximo e atinge o dito valor mínimo mais uma vez, faz com que a dita chave no lado do braço superior, no dito primeiro caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito quarto comando de tensão, faz com que a dita chave no lado do braço superior, no dito segundo caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito quinto comando de tensão, e faz com que a dita chave no lado braço superior, no dito terceiro caminho de corrente, conduza, quando a dita onda triangular é maior do que o dito sexto comando de tensão, ambos o dito primeiro multiplicador e o dito segundo multiplicador não são negativos, e uma soma do dito primeiro multiplicador e do segundo multiplicador é igual ou inferior a um valor (ΔD = Cmax1+Cmax2- 2• Cmin), obtido por subtração de um dobro do dito valor mínimo de uma soma do dito primeiro valor máximo e do dito segundo valor máximo.
3. Dispositivo de controle de inversor, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que: a dita tensão CC é obtida por um conversor de fonte de corrente (2), que é configurado para comutar quando a dita onda triangular (C5) assume o dito valor mínimo (Cmin); e uma soma do dito primeiro multiplicador e do dito segundo multiplicador é igual a um valor (ΔD = Cmax1+Cmax2-2<min), obtido por subtração do dobro do dito valor mínimo de uma soma do dito primeiro valor máximo e do dito segundo valor máximo.
4. Dispositivo de controle de inversor, de acordo com a reivindicação 1 ou 2, caracterizado pelo fato de que: a dita tensão CC é obtida exclusivamente por adoção de uma tensão retificada (Vrec), obtida de um circuito retificador (12), e uma tensão intensificada (Vc), obtida de um circuito intensificador (9), que intensifica a dita tensão retificada; e quando a dita onda triangular (C6) assume o dito valor mínimo (Cmin), se ou não adotar a dita tensão intensificada para a dita tensão CC é comutado.
BR112017019516-0A 2015-03-18 2016-03-16 Dispositivo de controle de inversor BR112017019516B1 (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015054451A JP6107860B2 (ja) 2015-03-18 2015-03-18 インバータの制御装置
JP2015-054451 2015-03-18
PCT/JP2016/058237 WO2016148163A1 (ja) 2015-03-18 2016-03-16 インバータの制御装置

Publications (2)

Publication Number Publication Date
BR112017019516A2 BR112017019516A2 (pt) 2018-04-24
BR112017019516B1 true BR112017019516B1 (pt) 2022-11-08

Family

ID=56919072

Family Applications (1)

Application Number Title Priority Date Filing Date
BR112017019516-0A BR112017019516B1 (pt) 2015-03-18 2016-03-16 Dispositivo de controle de inversor

Country Status (8)

Country Link
US (1) US10171005B2 (pt)
EP (1) EP3273587B1 (pt)
JP (1) JP6107860B2 (pt)
CN (1) CN107466441B (pt)
AU (1) AU2016234332B2 (pt)
BR (1) BR112017019516B1 (pt)
MY (1) MY177046A (pt)
WO (1) WO2016148163A1 (pt)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6820825B2 (ja) * 2017-11-09 2021-01-27 三菱電機株式会社 半導体装置及びその駆動方法
US10797492B2 (en) * 2018-05-01 2020-10-06 Lear Corporation AC inverter pre-charge current limiting system
JP7436783B2 (ja) * 2019-09-30 2024-02-22 ダイキン工業株式会社 電力変換装置
JP6813074B1 (ja) * 2019-10-30 2021-01-13 株式会社明電舎 電力変換システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03230767A (ja) 1990-02-01 1991-10-14 Toshiba Corp 三相ｐｗｍインバータ装置における相電流検出装置
JP4019979B2 (ja) * 2003-03-04 2007-12-12 富士電機ホールディングス株式会社 交流−交流電力変換装置
JP2005192335A (ja) * 2003-12-25 2005-07-14 Toyota Industries Corp インバータ装置およびモータ制御方法
EP2053731B1 (en) 2006-04-20 2020-08-05 Daikin Industries, Ltd. Power converting device, and control method for the device
JP4135026B2 (ja) 2006-04-20 2008-08-20 ダイキン工業株式会社 電力変換装置および電力変換装置の制御方法
JP4049189B2 (ja) 2006-04-24 2008-02-20 ダイキン工業株式会社 直接形交流電力変換装置
JP4715677B2 (ja) * 2006-08-11 2011-07-06 株式会社デンソー ３相回転機の制御装置
JP4301336B2 (ja) * 2007-10-24 2009-07-22 ダイキン工業株式会社 電力変換装置
JP5167869B2 (ja) 2008-03-04 2013-03-21 ダイキン工業株式会社 電力変換装置における状態量検出方法及び電力変換装置
JP4390010B1 (ja) * 2008-07-01 2009-12-24 ダイキン工業株式会社 直接形変換装置及びその制御方法
JP5629885B2 (ja) * 2010-03-16 2014-11-26 ダイキン工業株式会社 単相／三相直接変換装置及びその制御方法
JP4877411B1 (ja) * 2010-09-30 2012-02-15 ダイキン工業株式会社 リンク電圧測定方法
JP5842534B2 (ja) 2011-10-26 2016-01-13 ダイキン工業株式会社 インバータ制御装置
JP5737445B2 (ja) * 2013-03-05 2015-06-17 ダイキン工業株式会社 電力変換器制御装置

Also Published As

Publication number Publication date
WO2016148163A1 (ja) 2016-09-22
CN107466441A (zh) 2017-12-12
EP3273587A4 (en) 2018-12-26
JP6107860B2 (ja) 2017-04-05
JP2016174508A (ja) 2016-09-29
US20180091061A1 (en) 2018-03-29
AU2016234332B2 (en) 2018-04-19
BR112017019516A2 (pt) 2018-04-24
CN107466441B (zh) 2019-11-26
EP3273587B1 (en) 2020-01-29
US10171005B2 (en) 2019-01-01
EP3273587A1 (en) 2018-01-24
MY177046A (en) 2020-09-03
AU2016234332A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
US8270186B2 (en) Power conversion device
JP5299555B2 (ja) 電力変換制御装置
US9444360B2 (en) State quantity detection method in power converting apparatus and power converting apparatus
EP2472708B1 (en) Power conversion device and control method therefor
BR112017004931B1 (pt) Conversor de potência
BR112017019516B1 (pt) Dispositivo de controle de inversor
CN105900328A (zh) 功率转换装置
KR20140066063A (ko) 모터 구동장치 및 그 제어방법
Zeng et al. Development of an SVPWM-based predictive current controller for three-phase grid-connected VSI
JP2016220324A (ja) マトリクスコンバータ、発電システム、制御装置および制御方法
EP3637608B1 (en) Power conversion device
JP6094615B2 (ja) インバータの制御装置
JP5849632B2 (ja) 電力変換装置
US20230105607A1 (en) Power conversion device and rotary machine drive system
WO2020157787A1 (ja) 電力変換装置
Fang et al. Current-fed Z-source inverter modulation
JP4924587B2 (ja) 直接形交流電力変換装置の制御方法
Guo et al. A double-voltage vector based model predictive control method for three phase four-switch fault-tolerant converter
JP6409945B2 (ja) マトリックスコンバータ
JP6292021B2 (ja) マトリックスコンバータ
JP2019115120A (ja) マトリックスコンバータおよび電力変換システム

Legal Events

Date Code Title Description
B06U Preliminary requirement: requests with searches performed by other patent offices: procedure suspended [chapter 6.21 patent gazette]
B350 Update of information on the portal [chapter 15.35 patent gazette]
B09A Decision: intention to grant [chapter 9.1 patent gazette]
B16A Patent or certificate of addition of invention granted [chapter 16.1 patent gazette]

Free format text: PRAZO DE VALIDADE: 20 (VINTE) ANOS CONTADOS A PARTIR DE 16/03/2016, OBSERVADAS AS CONDICOES LEGAIS