AT229424B - Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung

Info

Publication number
AT229424B
AT229424B AT378762A AT378762A AT229424B AT 229424 B AT229424 B AT 229424B AT 378762 A AT378762 A AT 378762A AT 378762 A AT378762 A AT 378762A AT 229424 B AT229424 B AT 229424B
Authority
AT
Austria
Prior art keywords
semiconductor
carrier plate
gold
eutectic
silver layer
Prior art date
Application number
AT378762A
Other languages
English (en)
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of AT229424B publication Critical patent/AT229424B/de

Links

Landscapes

  • Die Bonding (AREA)

Description


   <Desc/Clms Page number 1> 
 



  Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung 
 EMI1.1 
 

 <Desc/Clms Page number 2> 

 zendes Pulver, beispielsweise Graphitpulver, eingepresst und auf etwa 8000C unter Anwendung von Druck erhitzt. Diese Erwärmung kann beispielsweise in einem Legierungsofen durchgeführt werden. welcher evakuiert bzw. mit einem Schutzgas gefüllt ist. Das Ergebnis ist das aus der Trägerplatte 2 und dem mit ihr durch   eine Aluminiumlegierung verbundenen Halbleiterscheibchen   4 sowie der einlegierten Elektrode 5 bestehende Aggregat. 
 EMI2.1 
 lssigerweise auch die gleiche Dicke wie   dle frägerplatte aufwelst,   und beispielsweise ebenfalls aus Mo- lybdän bestehen kann.

   Eine Silberfolie 7 von beispielsweise 0, 1 mm Dicke kann auf die Flachseite der
Trägerplatte 6, welche dem Gold-Halbleiter-Eutektikum 5 zugewendet ist, aufgebracht, z. B. aufgewalzt oder aufgelötet werden. 



   Anschliessend wird die Trägerplatte 6 mit der Silberschicht 7 auf das Gold-Halbleiter-Eutektikum 5 aufgepresst, z. B. mit einem Druck von 300 kg/cm und das Ganze mehrere Stunden lang, z. B. 5 Std., auf einer Temperatur gehalten, welche unterhalb   derSchmelztemperatur des Gold-Halbleiter-Eutektikums   liegt, beispielsweise 2500C. Zweckmässigerweise werden vorher die einander berührenden Flächen der Silberschicht und des Eutektikums plangeläppt damit sie einander grossflächig berühren. Nach der Beendigung dieses Erwärmungsvorganges sind die Silberschicht und das Eutektikum fest miteinander verbunden, was auf Diffusions- bzw. Sintervorgänge zurückzuführen ist. Druck, Temperatur und Zeitdauer des Erwärmungsvorganges können in verhältnismässig weiten Grenzen verändert werden.

   Dies liegt in der Natur der Sache, da eine Diffusion von Silber in das Gold-Halbleiter-Eutektikum bzw. von Gold in das Silber bei höheren Temperaturen in geringerer Zeit und umgekehrt bei niedrigeren Temperaturen in einem längeren Zeitraum auch noch in ausreichendem Masse erfolgt. Als technisch brauchbare Grenzen haben sich   200 - 300 C   erwiesen.

   Bei niedrigeren Temperaturen dauert   die Erwärmungsbehandlung zu   lang oder zeigt ungenügende Ergebnisse, bei höheren Temperaturen tritt gegebenenfalls durch Schmelzpunkterniedrigung infolge des angewandtenDrucks zunächst an wenigen Stellen ein Schmelzen des Gold-Halbleiter-Eutektikums auf (Schmelzpunkt des   Gold-Silizium-Eutektikums   = etwa   370 C,   des Gold-Germanium-Eutektikums = etwa   3600C),   was nicht im Sinne der Erfindung ist. 



   Das aus den Teilen2-5 bestehende Aggregat kann vor dem Aufbringen der Teile 6 und 7 zweckmässig behandelt werden, beispielsweise auf   der Oberfläche   des freiliegenden Halbleitermaterials geätzt werden. 



  Diese Ätzung wird zweckmässigerweise auf einer sogenannten Ätzschleuder durchgeführt, auf welcher das Aggregat um seine Symmetrieachse gedreht wird, während ein Strahl einer Ätzflüssigkeit auf die Halbleiteroberfläche geleitet wird. Ein nachfolgender Strahl einer Neutralisierungs-bzw. Verdünnungsflüssigkeit, z. B. von destilliertem Wasser, beendet den Ätzangriff in kurzer Zeit, so dass weitere Teile, insbesondere die Trägerplatte, durch die Ätzflüssigkeit nicht angegriffen werden. 



   Nach dem Ätzen kann die so behandelte   Halb1eiteroberfläche   mit einem Schutzlack, beispielsweise einem Silikonlack mit einem Alizarinzusatz bedeckt werden. 



   Das Gold-Halbleiter-Eutektikum, welches ein wenig über die Halbleiteroberfläche hervorragt, wird durch den Ätzvorgang mit seiner oberen Ebene noch weiter von der Ebene der Halbleiteroberfläche entfernt. Ein Durchschlagen des Luftraums zwischen der Silberschicht 7 und der Aluminiumschicht 3 kann deshalb, insbesondere wenn einLack aufgetragen wurde, sicher verhindert werden. Es hat sich als zweckmässig erwiesen, nach der Herstellung der mechanisch   symmetrischenHalbleiteranordnungin der beschrie-   benen Weise den Hohlraum zwischen den beiden Trägerplatten auszufüllen, beispielsweise mit einem Giessharz 8. Hiedurch ist der Halbleiterkörper vor mechanischen und andern Angriffen sicher geschützt und auch der mechanische Aufbau der gesamten Anordnung verstärkt. 



   Vorteilhaft wird in die Silberschicht 7 vor dem Läppen ein erhabenes Muster, z. B. ein   Waffelmuster,     eingepresst.   Die erhabenen Teile des Musters werden durch den Läppvorgang in eine Ebene gebracht. Die vertieften Teile bilden nach dem Zusammenpressen der Silberschicht 7 mit dem Eutektikum 5 ein feines Kanalsystem, welches beim Vergiessen mit Giessharz sich ebenfalls mit Giessharz füllt. Das Giessharz kann also auch zum Wärmeübergang zwischen den beiden Teilen beitragen, insbesondere, wenn ihm ein Füllstoff, z. B. Quarzmehl, zugesetzt ist. 



   Die erfindungsgemäss hergestellte. mechanisch symmetrische und elektrisch unsymmetrische Halbleiteranordnung weist den Vorteil auf, dass bei der Herstellung gekapselter Gleichrichter auf einfache Weise Gleichrichter mit unterschiedlicher Durchlassrichtung aber gleichem äusserem Aufbau gefertigt werden können. Da der mechanische Aufbau vollkommen symmetrisch ist, braucht eine derartige Gleichrichteranordnung lediglich einmal mit der Trägerplatte 6 und das andere Mal mit der Trägerplatte 2 auf den Boden der Gehäusekapsel aufgebracht zu werden. 

 <Desc/Clms Page number 3> 

 



   Die Trägerplatten können an ihrer Aussenseite vorher beispielsweise mit einer Silberschicht versehen werden, wodurch sie sich leicht an Kühlkörper bzw.   Stromzu-und-abführungskörper   anlöten lassen. Die Halbleiteranordnungen können auch lediglich durch Flächenpressung zwischen zwei Druckteilen, welche gleichzeitig als   Stromzuführung-bzw.-abführung   dienen, innerhalb einer Gehäusekapsel befestigt werden. 



    PATENTANSPRÜCHE :    
1. Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung mit im wesentlichen symmetrischem mechanischem Aufbau aus einem scheibenförmigen, einkristallinen Halbleiterkörper und auf beide Flachseiten aufgebrachten metallenen Trägerplatten, insbesondere aus Molybdän, dadurch gekennzeichnet, dass zunächst ein aus dem scheibenförmigen Halbleiterkörper mit einer anleger-   ten Trägerplatte   sowie einer auf der der Trägerplatte abgewandten Flachseite des Halbleiterkörpers angebrachten, aus einem Gold-Halbleiter-Eutektikum bestehenden Elektrode zusammengesetztes Aggregat durch Legierung hergestellt wird, und dass dann eine zweite Trägerplatte, die mindestens auf einer Flachseite mit einer Silberschicht versehen ist,

   mit dieser Silberschicht auf das Gold-Halbleiter-Eutektikum aufgebracht und das Ganze mehrere Stunden lang auf einer erhöhten Temperatur, welche unterhalb der Schmelztemperatur des Gold-Halbleiter-Eutektikums liegt, unter Pressdruck gehalten wird.

Claims (1)

  1. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Ganze auf etwa 200 - 3000C erwärmt wird.
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Trägerplatte mit einem Druck von etwa 300kg/cm aufgepresst wird. EMI3.1 gerplatte die Silberschicht mit einem erhabenen Muster versehen wird.
    5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Aufpressen der zweiten Trägerplatte die einander berührenden Oberflächen der Silberschicht und des Gold-Halbleiter-Eutektikums geläppt werden.
    6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Aufpressen der zweiten Trägerplatte das aus Halbleiterkörper mit anlegierter Trägerplatte und einlegierten Elektroden bestehende Aggregat geätzt wird.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Ätzung lediglich auf der Flachseite des Halbleiterkörpers, welche das Gold-Halbleiter-Eutektikum trägt, durchgeführt wird.
    8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass ein Schutzlack auf die geätzte Halbleiteroberfläche aufgebracht wird.
    9. Verfahren nach Anspruch l, dadurch gekennzeichnet, dass der Zwischenraum zwischen der zweiten Trägerplatte und dem nicht durch das Gold-Halbleiter-Eutektikum bedeckten Teil der Halbleiteroberflä- che mit einem Giessharz gefüllt wird.
    10. Halbleiteranordnung, die gemäss dem Verfahren nach Anspruch 1 hergestellt wurde, dadurch gekennzeichnet, dass beide Trägerplatten die gleiche Flächengrösse aufweisen.
AT378762A 1961-07-14 1962-05-09 Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung AT229424B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE229424T 1961-07-14

Publications (1)

Publication Number Publication Date
AT229424B true AT229424B (de) 1963-09-10

Family

ID=29594096

Family Applications (1)

Application Number Title Priority Date Filing Date
AT378762A AT229424B (de) 1961-07-14 1962-05-09 Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung

Country Status (1)

Country Link
AT (1) AT229424B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1278018B (de) * 1964-09-09 1968-09-19 Siemens Ag Verfahren zum gleichzeitigen Herstellen von mindestens zwei Halbleiterbauelementen aus einem scheibenfoermigen Halbleiterkristall

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1278018B (de) * 1964-09-09 1968-09-19 Siemens Ag Verfahren zum gleichzeitigen Herstellen von mindestens zwei Halbleiterbauelementen aus einem scheibenfoermigen Halbleiterkristall

Similar Documents

Publication Publication Date Title
EP0242626B1 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1046198B (de) Legierungs-Verfahren zur Herstellung von elektrischen Halbleitergeraeten unter Pulvereinbettung
AT229424B (de) Verfahren zur Herstellung einer elektrisch unsymmetrischen Halbleiteranordnung
DE1172378B (de) Verfahren zur Herstellung einer elektrisch unsymmetrisch leitenden Halbleiteranordnung
DE2117583A1 (de) Ultraschall Schweißspitze und Ver fahren zur Herstellung derselben
DE2418101A1 (de) Verfahren zur herstellung einer verbindung zwischen diamanten und einem metall
DE1083936B (de) Elektrische Halbleitervorrichtung fuer groessere Leistungen und Verfahren zur Herstellung einer solchen Vorrichtung
DE1044287B (de) Legierungsverfahren zur Herstellung von Halbleiter-anordnungen mit p-n-UEbergaengen
DE1771996B2 (de) Verfahren zur herstellung von oberflaechenreichen hartstoffen und deren verwendung
DE966905C (de) Verfahren zur Herstellung elektrisch unsymmetrisch leitender Systeme
DE1276210B (de) Halbleiterbauelement
AT235969B (de) Verfahren zum Erzeugen einer hochdotierten p-leitenden Zone in einem Halbleiterkörper, insbesondere aus Silizium
AT214534B (de) Verfahren zum gegenseitigen Verbinden keramischer Teile mittels eines gut leitenden Metalles
AT231512B (de) Verfahren zur Herstellung von Halbeitervorrichtungen
AT223657B (de) Verfahren zur Herstellung der elektrischen Anschlüsse einer Halbleiteranordnung
AT237751B (de) Verfahren zur Herstellung eines Halbleiterbauelementes
AT226327B (de) Verfahren zum Anbringen eines elektrischen Anschlusses an einer Halbleiteranordnung
AT242197B (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1533192A1 (de) Verfahren zum Herstellen von Legierungen zum Loeten,Kontaktieren und/oder Dotieren von Halbleitern
AT222700B (de) Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium
DE1107343B (de) Verfahren zum Herstellen von elektrischen Halbleiteranordnungen
DE1184423B (de) Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterbauelement
DE1133834B (de) Siliziumgleichrichter und Verfahren zu dessen Herstellung
AT216575B (de) Verfahren zur großflächigen Kontaktierung eines einkristallinen Siliziumkörpers