WO2024025015A1 - 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치 - Google Patents

디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2024025015A1
WO2024025015A1 PCT/KR2022/011240 KR2022011240W WO2024025015A1 WO 2024025015 A1 WO2024025015 A1 WO 2024025015A1 KR 2022011240 W KR2022011240 W KR 2022011240W WO 2024025015 A1 WO2024025015 A1 WO 2024025015A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
emitting device
assembly
semiconductor
Prior art date
Application number
PCT/KR2022/011240
Other languages
English (en)
French (fr)
Inventor
조병권
최원석
권정효
박성민
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to PCT/KR2022/011240 priority Critical patent/WO2024025015A1/ko
Priority to US18/227,788 priority patent/US20240038825A1/en
Publication of WO2024025015A1 publication Critical patent/WO2024025015A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • the embodiment relates to a semiconductor light emitting device for display pixels and a display device including the same.
  • LCDs liquid crystal displays
  • OLED displays OLED displays
  • Micro-LED displays Micro-LED displays
  • a micro-LED display is a display that uses micro-LED, a semiconductor light emitting device with a diameter or cross-sectional area of 100 ⁇ m or less, as a display element.
  • micro-LED displays use micro-LED, a semiconductor light-emitting device, as a display device, they have excellent performance in many characteristics such as contrast ratio, response speed, color reproduction rate, viewing angle, brightness, resolution, lifespan, luminous efficiency, and luminance.
  • the micro-LED display has the advantage of being able to freely adjust the size and resolution and implement a flexible display because the screen can be separated and combined in a modular manner.
  • micro-LED displays require more than millions of micro-LEDs, there is a technical problem that makes it difficult to quickly and accurately transfer micro-LEDs to the display panel.
  • Transfer technologies that have been recently developed include the pick and place process, laser lift-off method, or self-assembly method.
  • the self-assembly method is a method in which the semiconductor light-emitting device finds its assembly position within the fluid on its own, and is an advantageous method for implementing a large-screen display device.
  • U.S. Patent No. 9,825,202 proposed a micro-LED structure suitable for self-assembly, but there is still insufficient research on technology for manufacturing displays through self-assembly of micro-LEDs.
  • DEP dielectrophoresis
  • the self-assembly method using internal technology's DEP force involves first moving the LED chip to the assembly hole area using the magnetic force of the magnet, and applying alternating current to the assembly wiring to assemble the LED chip in the assembly hole using DEP force.
  • the upper and lower sides of the LED chip are composed of an n-type semiconductor layer and a p-type semiconductor layer, and n-type electrodes and p-type electrodes are disposed, respectively, so it is very important that the LED chip is assembled in the assembly hole while maintaining its vertical orientation. . If the LED chip is assembled with the direction tilted or even rotated 180 degrees, electrical disconnection defects may occur in the subsequent wiring process.
  • One of the technical challenges of the embodiment is to solve the problem of low self-assembly rate due to non-uniformity of DEP force in self-assembly method using dielectrophoresis (DEP).
  • one of the technical challenges of the embodiment is to solve the problem of difficulty in directionally controlling the LED chip in the self-assembly method using DEP.
  • one of the technical challenges of the embodiment is to solve the problem of a decrease in the lighting rate due to a decrease in electrical contact characteristics between the electrodes of the self-assembled LED chip and the predetermined panel electrode.
  • a semiconductor light emitting device for a display pixel includes a light emitting structure including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer, and an active layer disposed therebetween, a passivation layer disposed on the light emitting structure, and the light emitting layer. It may include a second electrode layer disposed below the structure.
  • the light emitting structure may include a rounded semiconductor layer whose upper surface is partially rounded.
  • the light emitting structure may include the rounded semiconductor layer rounded on a side of an upper portion of the first conductive semiconductor layer.
  • the light emitting structure may include the rounded semiconductor layer rounded on a portion of the upper portion and side surfaces of the first conductive semiconductor layer.
  • the light emitting structure may further include a protruding semiconductor layer extending further in the horizontal direction on both sides than the side surfaces of the rounded semiconductor layer.
  • the protruding semiconductor layer may include the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer.
  • the horizontal width of the active layer may be formed to correspond to the maximum horizontal width of the light emitting structure.
  • the second electrode layer may include a light-transmitting electrode layer disposed on the light-emitting structure.
  • the second electrode layer may include a reflective layer disposed on the light-transmitting electrode layer, a magnetic layer disposed on the reflective layer, and an adhesive layer disposed on the magnetic layer.
  • the horizontal width of the protruding semiconductor layer may be equal to the horizontal width of the second electrode layer.
  • the surface of the light-transmitting electrode layer may be hydrophilic.
  • the translucent electrode layer may be treated with O 2 plasma or Ar plasma.
  • a display device including a semiconductor light-emitting device may include a semiconductor light-emitting device for any one of the display pixels.
  • the lower semiconductor layer and the lower electrode of the LED chip can be formed to have a wider width than the upper semiconductor layer. Accordingly, according to the embodiment, the DEP force is formed relatively large on the lower electrode plate side, which has the technical effect of enabling correct assembly by controlling the assembly direction of the LED chip.
  • the semiconductor light emitting device has a protruding semiconductor layer 110P, and a larger DEP force is applied to the protruding semiconductor layer 110P, so the direction of the second conductive semiconductor layer 113 There is a special technical effect of being able to control the direction of the assembled electrodes 310 and 320.
  • the horizontal width of the second electrode layer 130 may be formed to be large to correspond to the horizontal width of the protruding semiconductor layer 110P. Accordingly, according to the display device according to the embodiment, in the self-assembly step, the lower semiconductor layer of the LED chip and the second electrode layer 130, which is the lower electrode, can be formed to have a wider width than the upper semiconductor layer. Therefore, according to the embodiment, the DEP force is formed relatively large on the side of the second electrode layer 130, which is the lower electrode plate, so there is a special technical effect that allows correct assembly by controlling the assembly direction of the LED chip.
  • light extraction efficiency is improved by preventing total reflection of light emitted by the dome-shaped upper semiconductor layer after self-assembly, and the electrical characteristics are improved by increasing the electrical contact area at the end of the display panel due to the wide lower electrode plate.
  • the semiconductor light emitting device includes a dome-shaped rounded semiconductor layer (110R), and thus, after self-assembly, total reflection of light emitted by the dome-shaped upper rounded semiconductor layer (110R) is prevented and light is extracted. Efficiency is improved, and the electrical contact area at the end of the display panel is increased by the second electrode layer 130, which is a wide lower electrode plate, resulting in a complex technical effect in which electrical characteristics are improved.
  • the semiconductor light emitting device includes a dome-shaped rounded semiconductor layer 110R, so that the horizontal width of the active layer 112 corresponds to the horizontal width of the protruding semiconductor layer 110P, which is the maximum horizontal width of the semiconductor light emitting device.
  • the active layer 112 exists to the fullest area, the entire chip size can become a light emitting area, and as a result, the light emitting area is larger than that of existing chips, which has the effect of significantly improving light efficiency.
  • the rounding semiconductor layer 110R is located in the assembly hole 340H toward the assembly electrode during the self-assembly process, the area corresponding to the assembly electrode is small, so the influence of the electric field is weak, so even if it enters the assembly hole, it comes out immediately. This can prevent assembly defects.
  • the friction between the semiconductor light emitting device having the rounding semiconductor layer 110R and the assembly substrate is low, so the movement speed of the light emitting device chip is very fast, thereby increasing the assembly speed.
  • the light-transmitting electrode provided on the light emitting device chip has a dielectric constant and thus serves as a dielectric film, so the DEP force is improved, resulting in a heterogeneous and special technical effect that can improve the assembly rate.
  • the light-emitting device to which the example is applied has the technical effect of significantly improving the assembly rate of the light-emitting device chip in the assembly hole by distributing the DEP force at the bottom of the light-emitting device chip evenly due to the lower electrode layer having a flat surface characteristic due to the light-transmitting electrode layer.
  • the contact characteristics between the rear metal of the light emitting device and the panel wiring are significantly improved, resulting in a technical effect of solving lighting defects.
  • FIG. 1 is an exemplary diagram of a living room of a house where a display device according to an embodiment is placed.
  • Figure 2 is a block diagram schematically showing a display device according to an embodiment.
  • FIG. 3 is a circuit diagram showing an example of the pixel of FIG. 2.
  • FIG. 4 is an enlarged view of the first panel area in the display device of FIG. 1.
  • Figure 5 is a cross-sectional view taken along line B1-B2 in area A2 of Figure 4.
  • Figure 6 is an exemplary diagram in which a light emitting device according to an embodiment is assembled on a substrate by a self-assembly method.
  • 7A to 7D are photos of internal technology related to the display panel.
  • FIG. 8 is a cross-sectional view of a display device according to an embodiment.
  • Figure 8 is a cross-sectional view of the display device 300 according to the first embodiment.
  • FIG. 9 is a cross-sectional view of the first semiconductor light-emitting device 100 in the display device according to the first embodiment.
  • Figure 10 is a cross-sectional view of a display device 302 according to the second embodiment.
  • Figure 11 is a cross-sectional view of the second semiconductor light emitting device 102 in the display device according to the second embodiment.
  • 12A to 12B are data for a micro LED display according to a second embodiment.
  • Display devices described in this specification include digital TVs, mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, and slates.
  • PDAs personal digital assistants
  • PMPs portable multimedia players
  • slates may include PCs, tablet PCs, ultra-books, desktop computers, etc.
  • the configuration according to the embodiment described in this specification can be applied to a device capable of displaying even if it is a new product type that is developed in the future.
  • FIG. 1 shows a living room of a house where a display device 100 according to an embodiment is installed.
  • the display device 100 of the embodiment can display the status of various electronic products such as a washing machine 101, a robot vacuum cleaner 102, and an air purifier 103, and can communicate with each electronic product based on IOT, and can communicate with the user. Each electronic product can also be controlled based on the setting data.
  • the display device 100 may include a flexible display manufactured on a thin and flexible substrate.
  • Flexible displays can bend or curl like paper while maintaining the characteristics of existing flat displays.
  • a unit pixel refers to the minimum unit for implementing one color.
  • a unit pixel of a flexible display can be implemented by a light emitting device.
  • the light emitting device may be Micro-LED or Nano-LED, but is not limited thereto.
  • FIG. 2 is a block diagram schematically showing a display device according to an embodiment
  • FIG. 3 is a circuit diagram showing an example of the pixel of FIG. 2.
  • a display device may include a display panel 10, a driving circuit 20, a scan driver 30, and a power supply circuit 50.
  • the display device 100 of the embodiment may drive the light emitting device using an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • the driving circuit 20 may include a data driver 21 and a timing control unit 22.
  • the display panel 10 may be divided into a display area (DA) and a non-display area (NDA) disposed around the display area (DA).
  • the display area DA is an area where pixels PX are formed to display an image.
  • the display panel 10 includes data lines (D1 to Dm, m is an integer greater than 2), scan lines (S1 to Sn, n is an integer greater than 2) that intersect the data lines (D1 to Dm), and a high potential voltage. It may include pixels (PX) connected to a high-potential voltage line supplied, a low-potential voltage line supplied with a low-potential voltage, and data lines (D1 to Dm) and scan lines (S1 to Sn).
  • Each of the pixels PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • the first sub-pixel (PX1) emits the first color light of the first wavelength
  • the second sub-pixel (PX2) emits the second color light of the second wavelength
  • the third sub-pixel (PX3) emits the third color light. It is possible to emit light of a third color of wavelength.
  • the first color light may be red light
  • the second color light may be green light
  • the third color light may be blue light, but are not limited thereto.
  • FIG. 2 it is illustrated that each of the pixels PX includes three sub-pixels, but the present invention is not limited thereto. That is, each pixel PX may include four or more sub-pixels.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes at least one of the data lines (D1 to Dm), at least one of the scan lines (S1 to Sn), and It can be connected to the above voltage line.
  • the first sub-pixel PX1 may include light-emitting devices LD, a plurality of transistors for supplying current to the light-emitting devices LD, and at least one capacitor Cst.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include only one light emitting element (LD) and at least one capacitor (Cst). It may be possible.
  • Each of the light emitting elements LD may be a semiconductor light emitting diode including a first electrode, a plurality of conductive semiconductor layers, and a second electrode.
  • the first electrode may be an anode electrode and the second electrode may be a cathode electrode, but this is not limited.
  • the plurality of transistors may include a driving transistor (DT) that supplies current to the light emitting elements (LD) and a scan transistor (ST) that supplies a data voltage to the gate electrode of the driving transistor (DT).
  • the driving transistor DT has a gate electrode connected to the source electrode of the scan transistor ST, a source electrode connected to a high potential voltage line to which a high potential voltage is applied, and a drain connected to the first electrodes of the light emitting elements LD. It may include electrodes.
  • the scan transistor (ST) has a gate electrode connected to the scan line (Sk, k is an integer satisfying 1 ⁇ k ⁇ n), a source electrode connected to the gate electrode of the driving transistor (DT), and a data line (Dj, j). It may include a drain electrode connected to an integer satisfying 1 ⁇ j ⁇ m.
  • the capacitor Cst is formed between the gate electrode and the source electrode of the driving transistor DT.
  • the storage capacitor Cst can charge the difference between the gate voltage and the source voltage of the driving transistor DT.
  • the driving transistor (DT) and the scan transistor (ST) may be formed of a thin film transistor.
  • the driving transistor (DT) and the scan transistor (ST) are mainly described as being formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but the present invention is not limited thereto.
  • the driving transistor (DT) and scan transistor (ST) may be formed of an N-type MOSFET. In this case, the positions of the source and drain electrodes of the driving transistor (DT) and the scan transistor (ST) may be changed.
  • each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) includes one driving transistor (DT), one scan transistor (ST), and one capacitor ( Although it is exemplified to include 2T1C (2 Transistor - 1 capacitor) with Cst), the present invention is not limited thereto.
  • Each of the first sub-pixel (PX1), the second sub-pixel (PX2), and the third sub-pixel (PX3) may include a plurality of scan transistors (ST) and a plurality of capacitors (Cst).
  • the driving circuit 20 outputs signals and voltages for driving the display panel 10.
  • the driving circuit 20 may include a data driver 21 and a timing controller 22.
  • the data driver 21 receives digital video data (DATA) and source control signal (DCS) from the timing control unit 22.
  • the data driver 21 converts digital video data (DATA) into analog data voltages according to the source control signal (DCS) and supplies them to the data lines (D1 to Dm) of the display panel 10.
  • the timing control unit 22 receives digital video data (DATA) and timing signals from the host system.
  • Timing signals may include a vertical sync signal, a horizontal sync signal, a data enable signal, and a dot clock.
  • the host system may be an application processor in a smartphone or tablet PC, a monitor, or a system-on-chip in a TV.
  • the scan driver 30 receives a scan control signal (SCS) from the timing controller 22.
  • the scan driver 30 generates scan signals according to the scan control signal SCS and supplies them to the scan lines S1 to Sn of the display panel 10.
  • the scan driver 30 may include a plurality of transistors and may be formed in the non-display area NDA of the display panel 10.
  • the scan driver 30 may be formed as an integrated circuit, and in this case, it may be mounted on a gate flexible film attached to the other side of the display panel 10.
  • the power supply circuit 50 generates a high-potential voltage (VDD) and a low-potential voltage (VSS) for driving the light emitting elements (LD) of the display panel 10 from the main power supply to generate a high-potential voltage of the display panel 10. It can be supplied to lines and low-potential voltage lines. Additionally, the power supply circuit 50 may generate and supply driving voltages for driving the driving circuit 20 and the scan driver 30 from the main power supply.
  • VDD high-potential voltage
  • VSS low-potential voltage
  • LD light emitting elements
  • FIG. 4 is an enlarged view of the first panel area A1 in the display device of FIG. 1.
  • the display device 100 of the embodiment may be manufactured by mechanically and electrically connecting a plurality of panel areas, such as the first panel area A1, by tiling.
  • the first panel area A1 may include a plurality of light emitting devices 150 arranged for each unit pixel (PX in FIG. 2).
  • the unit pixel PX may include a first sub-pixel PX1, a second sub-pixel PX2, and a third sub-pixel PX3.
  • a plurality of red light-emitting devices 150R are disposed in the first sub-pixel (PX1)
  • a plurality of green light-emitting devices 150G are disposed in the second sub-pixel PX2
  • a plurality of blue light-emitting devices 150B may be placed in the third sub-pixel (PX3).
  • the unit pixel PX may further include a fourth sub-pixel in which no light-emitting element is disposed, but this is not limited.
  • the light emitting device 150 may be a semiconductor light emitting device.
  • Figure 5 is a cross-sectional view taken along line B1-B2 in area A2 of Figure 4.
  • the display device 100 of the embodiment includes a substrate 200, assembly wiring 201 and 202, a first insulating layer 211a, a second insulating layer 211b, and a third insulating layer 206. And it may include a plurality of light emitting devices 150.
  • the assembly wiring may include a first assembly wiring 201 and a second assembly wiring 202 that are spaced apart from each other.
  • the first assembly wiring 201 and the second assembly wiring 202 may be provided to generate dielectrophoretic force to assemble the light emitting device 150. Additionally, the first assembly wiring 201 and the second assembly wiring 202 may be electrically connected to the electrodes of the light emitting device and may function as electrodes of the display panel.
  • the assembled wiring 201 and 202 may be formed of a translucent electrode (ITO) or may contain a metal material with excellent electrical conductivity.
  • the assembly wirings 201 and 202 are titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), and molybdenum (Mo). ) may be formed of at least one of or an alloy thereof.
  • a first insulating layer 211a may be disposed between the first assembly wiring 201 and the second assembly wiring 202, and a first insulating layer 211a may be disposed on the first assembly wiring 201 and the second assembly wiring 202. 2 Insulating layers 211b may be disposed.
  • the first insulating layer 211a and the second insulating layer 211b may be an oxide film or a nitride film, but are not limited thereto.
  • the light-emitting device 150 may include, but is not limited to, a red light-emitting device 150, a green light-emitting device 150G, and a blue light-emitting device 150B0 to form a unit pixel (sub-pixel). Green phosphors, etc. may be provided to implement red and green colors, respectively.
  • the substrate 200 may be made of glass or polyimide. Additionally, the substrate 200 may include a flexible material such as PEN (Polyethylene Naphthalate) or PET (Polyethylene Terephthalate). Additionally, the substrate 200 may be made of a light-transmitting material, but is not limited thereto.
  • PEN Polyethylene Naphthalate
  • PET Polyethylene Terephthalate
  • the substrate 200 may be made of a light-transmitting material, but is not limited thereto.
  • the third insulating layer 206 may include an insulating and flexible material such as polyimide, PEN, PET, etc., and may be integrated with the substrate 200 to form one substrate.
  • the third insulating layer 206 may be a conductive adhesive layer that has adhesiveness and conductivity, and the conductive adhesive layer is flexible and may enable a flexible function of the display device.
  • the third insulating layer 206 may be an anisotropic conductive film (ACF) or a conductive adhesive layer such as an anisotropic conductive medium or a solution containing conductive particles.
  • the conductive adhesive layer may be a layer that is electrically conductive in a direction perpendicular to the thickness, but electrically insulating in a direction horizontal to the thickness.
  • the third insulating layer 206 may include an assembly hole 203 into which the light emitting device 150 is inserted (see FIG. 6). Therefore, during self-assembly, the light emitting device 150 can be easily inserted into the assembly hole 203 of the third insulating layer 206.
  • the assembly hole 203 may be called an insertion hole, a fixing hole, an alignment hole, etc.
  • the gap between the assembly wires 201 and 202 is formed to be smaller than the width of the light emitting device 150 and the width of the assembly hole 203, so that the assembly position of the light emitting device 150 using an electric field can be fixed more precisely.
  • a third insulating layer 206 is formed on the assembly wirings 201 and 202 to protect the assembly wirings 201 and 202 from the fluid 1200 and to prevent leakage of current flowing through the assembly wirings 201 and 202. You can.
  • the third insulating layer 206 may be formed as a single layer or multilayer of an inorganic insulator such as silica or alumina or an organic insulator.
  • the third insulating layer 206 may include an insulating and flexible material such as polyimide, PEN, PET, etc., and may be integrated with the substrate 200 to form one substrate.
  • the third insulating layer 206 may be an adhesive insulating layer or a conductive adhesive layer with conductivity.
  • the third insulating layer 206 is flexible and can enable a flexible function of the display device.
  • the third insulating layer 206 has a partition wall, and the assembly hole 203 can be formed by the partition wall. For example, when forming the substrate 200, a portion of the third insulating layer 206 is removed, so that each of the light emitting devices 150 can be assembled into the assembly hole 203 of the third insulating layer 206.
  • An assembly hole 203 where the light emitting elements 150 are coupled is formed in the substrate 200, and the surface where the assembly hole 203 is formed may be in contact with the fluid 1200.
  • the assembly hole 203 can guide the exact assembly position of the light emitting device 150.
  • the assembly hole 203 may have a shape and size corresponding to the shape of the light emitting device 150 to be assembled at the corresponding location. Accordingly, it is possible to prevent another light emitting device from being assembled in the assembly hole 203 or a plurality of light emitting devices from being assembled.
  • FIG. 6 is a diagram illustrating an example in which a light-emitting device according to an embodiment is assembled on a substrate by a self-assembly method, and the self-assembly method of the light-emitting device is explained with reference to the drawings.
  • the substrate 200 may be a panel substrate of a display device.
  • the substrate 200 will be described as a panel substrate of a display device, but the embodiment is not limited thereto.
  • a plurality of light emitting devices 150 may be input into a chamber 1300 filled with a fluid 1200.
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • the chamber may be called a water tank, container, vessel, etc.
  • the substrate 200 may be placed on the chamber 1300. Depending on the embodiment, the substrate 200 may be input into the chamber 1300.
  • a pair of assembly wirings 201 and 202 corresponding to each of the light emitting devices 150 to be assembled may be disposed on the substrate 200.
  • the assembly device 1100 including a magnetic material may move along the substrate 200.
  • a magnet or electromagnet may be used as a magnetic material.
  • the assembly device 1100 may move while in contact with the substrate 200 in order to maximize the area to which the magnetic field is applied within the fluid 1200.
  • the assembly device 1100 may include a plurality of magnetic materials or a magnetic material of a size corresponding to that of the substrate 200. In this case, the moving distance of the assembly device 1100 may be limited to within a predetermined range.
  • the light emitting device 150 in the chamber 1300 may move toward the assembly device 1100.
  • the light emitting device 150 may enter the assembly hole 203 and contact the substrate 200 by a dielectrophoretic force (DEP force).
  • DEP force dielectrophoretic force
  • the assembly wirings 201 and 202 form an electric field by an externally supplied power source, and a dielectrophoretic force may be formed between the assembly wirings 201 and 202 by this electric field.
  • the light emitting device 150 can be fixed to the assembly hole 203 on the substrate 200 by this dielectrophoretic force.
  • the light emitting element 150 in contact with the substrate 200 can be prevented from being separated by movement of the assembly device 1100.
  • the time required for each of the light emitting elements 150 to be assembled on the substrate 200 can be drastically shortened by the self-assembly method using the above-described electromagnetic field, so that a large-area, high-pixel display can be produced more quickly and It can be implemented economically.
  • a predetermined solder layer (not shown) is formed between the light emitting device 150 assembled on the assembly hole 203 of the substrate 200 and the assembly electrode, thereby improving the bonding strength of the light emitting device 150.
  • a molding layer (not shown) may be formed in the assembly hole 203 of the substrate 200.
  • the molding layer may be a light-transmitting resin or a resin containing a reflective material or a scattering material.
  • Figures 7A to 7D show data based on internal technology related to the display panel.
  • FIG. 7A is a FIB (focused ion beam) photograph of a light emitting element (chip) and a bonding metal in a display panel according to an internal technology
  • FIG. 7B is a photograph of a surface image of a bonding metal according to an internal technology.
  • the back bonding metal has poor surface morphology, and the contact characteristics between the back bonding metal of the light emitting device and the panel wiring are poor, resulting in lighting defects.
  • Figure 7C is lighting data from a display panel according to internal technology.
  • the electrode layer of the light emitting device can be made of materials such as Ti, Cu, Pt, Ag, and Au. If a bonding metal made of Sn or In is formed on the electrode layer made of these materials, the surface becomes uneven due to agglomeration. .
  • the deposition speed was increased, but even if the agglomeration phenomenon was partially alleviated, another problem was discovered that the grain size became smaller as the deposition speed increased, which lowered the contact force, and the surface characteristics of the bonding metal The problem of improving was not easy.
  • Figure 7d is a diagram showing the tilt phenomenon that occurs during self-assembly of the internal technology.
  • the dielectric layer 4 is disposed on the assembly electrodes 2 and 3 on the assembly substrate 1, and the dielectric layer 4 of the light emitting element 7 is placed in the assembly hole 7 defined by the assembly partition 5.
  • Self-assembly was carried out by electrophoresis force.
  • the problem of self-assembly not being properly performed due to the dielectrophoretic force being dispersed or weakened and tilt within the assembly hole (7) was studied.
  • one of the technical challenges of the embodiment is to solve the problem of low self-assembly rate due to non-uniformity of DEP force in the self-assembly method using dielectrophoresis (DEP).
  • DEP dielectrophoresis
  • one of the technical challenges of the embodiment is to solve the problem of difficulty in directionally controlling the LED chip in the self-assembly method using DEP.
  • one of the technical challenges of the embodiment is to solve the problem of a decrease in the lighting rate due to a decrease in electrical contact characteristics between the electrodes of the self-assembled LED chip and the predetermined panel electrode.
  • FIG. 8 is a cross-sectional view of the display device 300 according to the first embodiment
  • FIG. 9 is a cross-sectional view of the first semiconductor light-emitting device 100 in the display device according to the first embodiment.
  • a display device 300 equipped with a semiconductor light emitting device includes a substrate 305, a first assembled electrode 310, a second assembled electrode 320, an assembled partition 340, and a semiconductor. It may include a light emitting device 100.
  • the display device 300 equipped with a semiconductor light emitting device includes a substrate 305, a first assembled electrode 310, and a second assembled electrode 320 arranged to be spaced apart from each other on the substrate 305. ), an assembly partition wall 340 including a predetermined assembly hole 340H and disposed on the first and second assembly electrodes 310 and 320, and disposed within the assembly hole 340H and the first assembly electrode 340H. It may include a semiconductor light emitting device 100 electrically connected to the assembled electrode 310 and the second assembled electrode 320.
  • the display device 300 equipped with a semiconductor light-emitting device includes a translucent resin 360 that fills the assembly hole 340H and a second panel wiring ( 370).
  • the second panel wiring 370 is a light-transmitting member that transmits light, and may include, for example, ITO. Additionally, the second panel wiring 370 may include an ohmic metal layer.
  • the lower semiconductor layer and the lower electrode of the LED chip can be formed to have a wider width than the upper semiconductor layer. Accordingly, according to the embodiment, the DEP force is formed relatively large on the lower electrode plate side, which has the technical effect of enabling correct assembly by controlling the assembly direction of the LED chip.
  • light extraction efficiency is improved by preventing total reflection of light emitted by the dome-shaped upper semiconductor layer after self-assembly, and the electrical characteristics are improved by increasing the electrical contact area at the end of the display panel due to the wide lower electrode plate.
  • the light-emitting device to which the example is applied has the technical effect of significantly improving the assembly rate of the light-emitting device chip in the assembly hole by distributing the DEP force at the bottom of the light-emitting device chip evenly due to the lower electrode layer having a flat surface characteristic due to the light-transmitting electrode layer.
  • the first semiconductor light emitting device 100 of the embodiment may be implemented as a vertical semiconductor light emitting device as shown, but is not limited to this and a horizontal light emitting device may be employed.
  • the first semiconductor light emitting device 100 may include a light emitting structure 110, a second electrode layer 130, and a passivation layer 120.
  • the first semiconductor light emitting device 100 includes a second electrode layer 130 disposed on the second conductive semiconductor layer 113 and a passivation layer disposed on a portion of the top and side surfaces of the light emitting structure 110. It may include a layer 120.
  • the light emitting structure 110 may include a first conductive semiconductor layer 111, a second conductive semiconductor layer 113, and an active layer 112 disposed between them.
  • the first conductive semiconductor layer 111 may be an n-type semiconductor layer
  • the second conductive semiconductor layer 113 may be a p-type semiconductor layer, but are not limited thereto.
  • the first conductive semiconductor layer 111, the active layer 112, and the second conductive semiconductor layer 113 may be made of a compound semiconductor material.
  • the compound semiconductor material may be a group 3-5 compound semiconductor material, a group 2-6 compound semiconductor material, etc.
  • the compound semiconductor material may include GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP, etc.
  • the first conductivity type semiconductor layer 111 may include a first conductivity type dopant
  • the second conductivity type semiconductor layer 113 may include a second conductivity type dopant.
  • the first conductivity type dopant may be an n-type dopant such as silicon (Si)
  • the second conductivity type dopant may be a p-type dopant such as boron (B).
  • the active layer 112 is a region that generates light, and can generate light with a specific wavelength band depending on the material properties of the compound semiconductor. That is, the wavelength band can be determined by the energy band gap of the compound semiconductor included in the active layer 112. Therefore, depending on the energy band gap of the compound semiconductor included in the active layer 112, the semiconductor light emitting device 110 of the embodiment may generate UV light, blue light, green light, and red light.
  • the second electrode layer 130 may include a metal with excellent electrical conductivity.
  • the second electrode layer 130 may include a bonding metal layer.
  • the second electrode layer 130 may include bonding metal such as Sn or In, but is not limited thereto.
  • the second electrode layer 130 may further include an adhesive layer (not shown) such as Cr or Ti to enhance adhesive strength.
  • the second electrode layer 130 may include a magnetic layer (not shown).
  • the magnetic layer may be provided on the lower or upper side of the light emitting structure 110.
  • the magnetic layer may include, but is not limited to, a nickel (Ni) layer.
  • the passivation layer 120 may be formed using an inorganic insulator such as silica or alumina through PECVD, LPCVD, sputtering deposition, etc. After the semiconductor light emitting device 100 is assembled on the assembly substrate 200, a portion of the upper layer of the passivation layer 120 may be etched during the manufacturing process of the display device.
  • One of the technical challenges of the embodiment is to solve the problem of low self-assembly rate due to non-uniformity of DEP force in self-assembly method using dielectrophoresis (DEP).
  • one of the technical challenges of the embodiment is to solve the problem of difficulty in directionally controlling the LED chip in the self-assembly method using DEP.
  • one of the technical challenges of the embodiment is to solve the problem of a decrease in the lighting rate due to a decrease in electrical contact characteristics between the electrodes of the self-assembled LED chip and the predetermined panel electrode.
  • the first semiconductor light emitting device 100 may include a protruding semiconductor layer 110P and/or a rounded semiconductor layer 110R.
  • a portion of the upper portion of the first conductivity type semiconductor layer 111 may include a rounded semiconductor layer 110R rounded on the side surface.
  • a portion of the upper portion of the first conductive semiconductor layer 111 may include a rounded semiconductor layer 110R rounded on the upper surface.
  • a portion of the upper portion of the first conductivity type semiconductor layer 111 may include a rounded semiconductor layer 110R rounded on the side and top surfaces.
  • a portion of the side surface of the first conductive semiconductor layer 111 may include a protruding semiconductor layer 110P extending further in both horizontal directions than the side surface of the rounded semiconductor layer 110R.
  • the passivation layer 120 may not be formed on the protruding semiconductor layer 110P and the first conductive semiconductor layer 111 may be exposed, but the present invention is not limited thereto.
  • a passivation layer 120 may also be formed on the protruding semiconductor layer 110P.
  • the protruding semiconductor layer 110P may include a first conductive semiconductor layer 111, a second conductive semiconductor layer 113, and an active layer 112 disposed between them.
  • the horizontal width of the active layer 112 can be secured to a width corresponding to the maximum horizontal width of the semiconductor light-emitting device, thereby maximizing the light-emitting area and improving luminance.
  • the first conductive semiconductor layer 111 is disposed on the active layer 112 in the protruding semiconductor layer 110P, there is a technical effect of improving internal luminous efficiency by minimizing etch damage to the active layer 112. There is.
  • the lower side of the semiconductor light emitting device 100 receives more DEP force due to the protruding semiconductor layer 110P, so there is a special technical effect of controlling the vertical direction of the semiconductor light emitting device 100.
  • the orientation of the first conductivity type semiconductor layer 111 and the second conductivity type semiconductor layer 113 is consistent with the assembled electrodes 310 and 320. It is important for electrical connections.
  • the semiconductor light emitting device protrudes. It has a semiconductor layer (110P), and a larger DEP force is applied to the protruding semiconductor layer (110P), so it is possible to control the direction of the second conductive semiconductor layer 113 in the direction of the assembled electrodes 310 and 320. There is a technical effect.
  • the horizontal width of the second electrode layer 130 disposed on the second conductive semiconductor layer 113 is formed to be large to correspond to the horizontal width of the protruding semiconductor layer 110P. It can be.
  • the lower semiconductor layer of the LED chip and the second electrode layer 130 which is the lower electrode, can be formed to have a wider width than the upper semiconductor layer. Therefore, according to the embodiment, the DEP force is formed relatively large on the side of the second electrode layer 130, which is the lower electrode plate, so there is a special technical effect that allows correct assembly by controlling the assembly direction of the LED chip.
  • the semiconductor light emitting device includes a dome-shaped rounding semiconductor layer (110R)
  • total reflection of light emitted by the dome-shaped upper rounding semiconductor layer (110R) is prevented after self-assembly, thereby improving light extraction efficiency.
  • the semiconductor light emitting device includes a dome-shaped rounded semiconductor layer 110R, so that the horizontal width of the active layer 112 corresponds to the horizontal width of the protruding semiconductor layer 110P, which is the maximum horizontal width of the semiconductor light emitting device.
  • the active layer 112 exists to the fullest area, the entire chip size can become a light emitting area, and as a result, the light emitting area is larger than that of existing chips, which has the effect of significantly improving light efficiency.
  • the rounding semiconductor layer 110R is located in the assembly hole 340H toward the assembly electrode during the self-assembly process, the area corresponding to the assembly electrode is small, so the influence of the electric field is weak, so even if it enters the assembly hole, it comes out immediately. This can prevent assembly defects.
  • the friction between the semiconductor light emitting device having the rounding semiconductor layer 110R and the assembly substrate is low, so the movement speed of the light emitting device chip is very fast, thereby increasing the assembly speed.
  • FIG. 10 is a cross-sectional view of the display device 302 according to the second embodiment
  • FIG. 11 is a cross-sectional view of the second semiconductor light-emitting device 102 in the display device according to the second embodiment.
  • the display device 302 and the second semiconductor light-emitting device 102 according to the second embodiment may adopt the technical features of the display device 300 and the semiconductor light-emitting device 100 according to the first embodiment described above. , Hereinafter, the technical features of the second embodiment will be described focusing on FIG. 11.
  • the second electrode layer 130 may include at least one of a translucent electrode layer 130a, a reflective layer 130b, a magnetic layer 130c, and an adhesive layer 130d.
  • the second electrode layer 130 may include a light-transmitting electrode layer 130a disposed on the light-emitting structure 110.
  • the light-transmitting electrode layer 130a is made of indium tin oxide (ITO), indium aluminum zinc oxide (IAZO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium gallium zinc oxide (IGZO), and indium gallium tin (IGTO). oxide), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), IZO nitride (IZON), Al-Ga ZnO (AGZO), and In-Ga ZnO (IGZO). It can be formed by, and is not limited to, these materials.
  • the second electrode layer 130 may include a reflective layer 130b disposed on the transmissive electrode layer 130a.
  • the reflective layer 130b may be any one of Ag, Al, and AgPdCu with good reflectivity.
  • the second electrode layer 130 may include a magnetic layer 130c, such as Ni, disposed on the reflective layer 130b.
  • the second electrode layer 130 may include an adhesive layer 130d disposed on the magnetic layer 130c.
  • the adhesive layer 130d may be a metal with excellent adhesive strength, such as Ti or Cr.
  • the light-transmitting electrode layer 130a provided on the light-emitting device chip has a dielectric constant and thus serves as a dielectric film, so the DEP force is improved, resulting in a heterogeneous and special technical effect that can improve the assembly rate. there is.
  • the light-emitting device to which the embodiment is applied has a lower electrode layer with a flat surface characteristic due to the light-transmitting electrode layer 130a, so that the DEP force at the bottom of the light-emitting device chip is evenly distributed, and the assembly rate of the light-emitting device chip in the assembly hole is significantly improved. There is a technical effect.
  • a light-transmitting electrode layer (130a) is formed between the epi layer (GaN), which is the light-emitting structure 110 of the semiconductor light-emitting device (chip), and the lower adhesive layer (130d), to change the surface morphology of the rear bonding metal.
  • GaN epi layer
  • 130d lower adhesive layer
  • Figures 12A and 12B are data for a micro LED display according to the second embodiment.
  • FIG. 12A is a FIB photograph of a semiconductor light emitting device applied to a micro Led display according to an embodiment
  • FIG. 12B is a photograph of the surface image of the bonding metal in FIG. 12A.
  • 12A to 12B are experimental examples in which ITO is used as a material for the light-transmitting electrode layer 130a, but the embodiment is not limited thereto.
  • the embodiment there is a technical effect of significantly improving the surface morphology of the rear bonding metal by forming a translucent electrode layer 130a between the epi layer (GaN) of the semiconductor light emitting device (chip) and the lower bonding metal. Accordingly, according to the embodiment, the contact characteristics between the rear metal of the light emitting device and the panel wiring are significantly improved, resulting in a technical effect of solving lighting defects.
  • Figure 12b shows lighting data from a display panel according to an embodiment.
  • lighting defects were prevented by improving the surface properties of the rear metal, and good lighting (G: Good) was achieved, thereby solving the problem of weak lighting or no lighting.
  • G Good
  • the translucent electrode layer 130a may be formed thinner than the adhesive layer 130d.
  • the light-transmissive electrode layer 130a may be formed to have a thickness of 100 nm or less. Additionally, the light-transmitting electrode layer 130a may be formed to be 80 nm or less. Additionally, the light-transmitting electrode layer 130a may be formed to have a thickness of 60 nm or less.
  • the light-transmitting electrode layer 130a may be formed to have a thickness of 10 nm or more. Additionally, the light-transmitting electrode layer 130a may be formed to have a thickness of 20 nm or more. Additionally, the light-transmitting electrode layer 130a may be formed to have a thickness of 30 nm or more.
  • the surface properties of the adhesive layer (130d) formed on the translucent electrode layer (130a) were significantly improved by making the surface properties of the translucent electrode layer (130a) hydrophilic, so that it was formed uniformly without agglomeration. .
  • the light-transmitting electrode layer 130a according to the embodiment has a higher melting point than that of the bonding metal, there is a special technical effect in that there is no reliability problem in the heat compression process.
  • ITO In the field of electronic devices using conventional light-emitting devices, ITO has been used in the upper electrode layer of light-emitting devices, but due to the relatively low conductivity of ITO, it has been difficult to be used as a material for the lower electrode layer. In addition, because ITO's physical properties are brittle and weak against impact, there were technical barriers to using it as a bonding metal material that undergoes a heat compression process.
  • the contact force with the magnetic layer or Sn solder layer which is the lower electrode layer
  • the translucent electrode layer 130a can be improved by treating the translucent electrode layer 130a with O 2 plasma or Ar plasma, and there is a technical effect of improving the reliability of the translucent electrode layer 130a.
  • the surface of ITO is made hydrophilic by O 2 plasma or Ar plasma treatment, thereby significantly improving the surface properties of the magnetic layer (130c) or adhesive layer (130d) formed on the light-transmitting electrode layer (130a), allowing it to be formed uniformly without agglomeration. It works.
  • the p-type semiconductor layer and the n-type semiconductor layer of the light emitting device chip are connected to light.
  • the basic characteristics of the back metal (Sn) for lighting are formed to be uneven after deposition.
  • the area connected to the lighting wiring is small, so the light often becomes weak or does not light up after lighting.
  • the vertical chip with a flat structure to which the embodiment is applied is in overall contact with the lower lighting wiring electrode, so it has excellent electrical contact and has the technical effect of significantly improving lighting yield.
  • the DEP force acting on the chip is generated as the dielectric constant increases.
  • the light-transmitting electrode provided on the light emitting device chip has a dielectric constant and thus serves as a dielectric film, so the DEP force is improved, which has a heterogeneous and special technical effect that can improve the assembly rate.
  • the light emitting device to which the example is applied has the technical effect of significantly improving the assembly rate of the light emitting device chip in the assembly hole by distributing the DEP force at the bottom of the light emitting device chip evenly due to the lower electrode layer having a flat surface characteristic due to the transmissive electrode layer. There is.
  • the back metal of the light emitting device chip tends to clump up when placed on top of other metal, so the surface becomes uneven, and even if it enters the assembly hole, the contact area is small and it easily falls off, reducing the assembly rate.
  • the bonding metal formed on the back side flat if the back side of the light emitting device assembled in the assembly hole by an electric field is flat inside the assembly hole, the contact area increases and becomes stable, and the assembly rate is improved. There is.
  • the manufacturing process of the first semiconductor light-emitting device 100 and the second semiconductor light-emitting device 102 in the following embodiment will be described, focusing on the second semiconductor light-emitting device 102 with reference to FIG. 11. do.
  • the light emitting structure 110 can be formed on a predetermined first substrate (not shown), and the second electrode layer 130 can be formed on the light emitting structure 110.
  • the first substrate may be a sapphire substrate, but is not limited thereto.
  • An undoped semiconductor layer (not shown) may be formed on the first substrate.
  • the light emitting structure 110 may include a first conductive semiconductor layer 111, an active layer 112, and a second conductive semiconductor layer 113.
  • the first conductive semiconductor layer 111 may be an n-type semiconductor layer
  • the second conductive semiconductor layer 113 may be a p-type semiconductor layer, but are not limited thereto.
  • the second electrode layer 130 may include a translucent electrode layer 130a, a reflective layer 130b, a magnetic layer 130c, and an adhesive layer 130d sequentially formed on the light emitting structure 110.
  • the reflective layer 130b may be any one of Ag, Al, and AgPdCu with good reflectivity.
  • the adhesive layer 130d may be a metal with excellent adhesive strength, such as Ti or Cr.
  • a predetermined second substrate (not shown) is bonded to the second electrode layer 130 and the entire surface is LLOed to remove the first substrate, thereby forming a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on the second substrate.
  • Light emitting structures 110 arranged in order can be formed.
  • the undoped semiconductor layer may be removed and a first round etch pattern (not shown) may be formed on the exposed first conductive semiconductor layer 111 to form a dome-shaped round semiconductor layer.
  • the first round etch pattern may be PR or SiO 2 material, but is not limited thereto, and may be etched using plasma equipment. At this time, when forming a PR or SiO 2 pattern, if it is made into a dome shape, the light emitting structure, GaN, can also be made into the same shape when plasma etched.
  • a portion of the first conductivity type semiconductor layer 111 may be etched until the active layer 112 is reached to form a protruding semiconductor layer 110P.
  • the passivation layer 120 can be deposited on the light emitting structure 110 and the second substrate can be removed to manufacture the semiconductor light emitting device according to the embodiment.
  • the lower semiconductor layer and the lower electrode of the LED chip can be formed to have a wider width than the upper semiconductor layer. Accordingly, according to the embodiment, the DEP force is formed relatively large on the lower electrode plate side, which has the technical effect of controlling the assembly direction of the LED chip and enabling correct assembly.
  • light extraction efficiency is improved by preventing total reflection of light emitted by the dome-shaped upper semiconductor layer after self-assembly, and the electrical characteristics are improved by increasing the electrical contact area at the end of the display panel due to the wide lower electrode plate.
  • the semiconductor light emitting device includes a dome-shaped rounded semiconductor layer 110R, so that the horizontal width of the active layer 112 corresponds to the horizontal width of the protruding semiconductor layer 110P, which is the maximum horizontal width of the semiconductor light emitting device.
  • the active layer 112 exists to the fullest area, the entire chip size can become a light emitting area, and as a result, the light emitting area is larger than that of existing chips, which has the effect of significantly improving light efficiency.
  • the rounding semiconductor layer 110R is located in the assembly hole 340H toward the assembly electrode during the self-assembly process, the area corresponding to the assembly electrode is small, so the influence of the electric field is weak, so even if it enters the assembly hole, it comes out immediately. This can prevent assembly defects.
  • the friction between the semiconductor light emitting device having the rounding semiconductor layer 110R and the assembly substrate is low, so the movement speed of the light emitting device chip is very fast, thereby increasing the assembly speed.
  • the light emitting device to which the example is applied has the technical effect of significantly improving the assembly rate of the light emitting device chip in the assembly hole by distributing the DEP force at the bottom of the light emitting device chip evenly due to the lower electrode layer having a flat surface characteristic due to the light transmitting electrode layer. There is.
  • Embodiments may be adopted in the field of displays that display images or information.
  • Embodiments may be adopted in the field of displays that display images or information using semiconductor light-emitting devices.
  • Embodiments can be adopted in the field of displays that display images or information using micro- or nano-level semiconductor light-emitting devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시예는 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 관한 것이다. 실시예에 따른 디스플레이 화소용 반도체 발광소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 그 사이에 배치되는 활성층을 포함하는 발광구조물, 상기 발광구조물 상에 배치되는 패시베이션층 및 상기 발광구조물 아래에 배치되는 제2 전극층을 포함할 수 있다. 상기 발광구조물은, 그 상면이 일부가 라운딩된 라운딩 반도체층을 포함할 수 있다.

Description

디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
실시예는 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현률, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
최근에 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로-LED 구조를 제시한 바 있으나, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
한편, 관련 기술에서 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식의 전사공정이 시도되고 있으나 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제가 있다.
한편, 내부기술의 DEP force를 이용한 자가조립 방식은, LED 칩을 마그넷의 자력으로 조립 홀 영역으로 1차 이동시키는 단계, 조립 배선에 교류를 인가하여 DEP force로 조립 홀에 LED 칩을 조립하는 단계를 포함한다.
그런데 LED 칩은 상측과 하측이 n형 반도체층, p형 반도체층으로 되어 있고, 각각 n 형 전극, p형 전극이 배치되어 있으므로 LED 칩의 상하 방향성을 유지하면서 조립 홀에 조립되는 것이 매우 중요하다. LED 칩의 방향이 기울거나 심지어 반대로 180도 회전된 상태로 조립되는 경우는 이후 진행되는 배선 공정에서 전기적 단선 불량이 발생할 수 있기 때문이다.
그러나 내부 연구에 의하면 유체 내에서 이동하는 자가조립 중에 LED 칩을 방향성 있게 제어하는 것은 어려운 문제로 연구되어 있으며 이에 대한 해결방안이 중요하게 요구되고 있다.
또한 관련 기술에서는 자가조립된 LED 칩의 전극과 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제가 있다.
실시예의 기술적 과제 중의 하나는 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 DEP를 이용한 자가조립 방식에서 LED 칩을 방향성 있게 제어하기 어려운 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 자가조립된 LED 칩의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결하고자 함이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되지 않으며, 명세서를 전체를 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 디스플레이 화소용 반도체 발광소자는, 제1 도전형 반도체층, 제2 도전형 반도체층 및 그 사이에 배치되는 활성층을 포함하는 발광구조물, 상기 발광구조물 상에 배치되는 패시베이션층 및 상기 발광구조물 아래에 배치되는 제2 전극층을 포함할 수 있다.
상기 발광구조물은, 그 상면이 일부가 라운딩된 라운딩 반도체층을 포함할 수 있다.
상기 발광구조물은, 상기 제1 도전형 반도체층의 상부 일부의 측면에 상기 라운딩된 라운딩 반도체층을 포함할 수 있다.
상기 발광구조물은, 상기 제1 도전형 반도체층의 상부 일부의 측면 및 상면 일부에 상기 라운딩된 라운딩 반도체층을 포함할 수 있다.
상기 발광구조물은, 상기 라운딩 반도체층의 측면보다 양측 수평방향으로 더 연장된 돌출된 반도체층을 더 포함할 수 있다.
상기 돌출된 반도체층은 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함할 수 있다.
상기 활성층의 수평 폭은 상기 발광구조물의 최대 수평 폭과 대응되는 폭으로 형성될 수 있다.
상기 제2 전극층은, 상기 발광구조물 상에 배치되는 투광성 전극층을 포함할 수 있다.
상기 제2 전극층은, 상기 투광성 전극층 상에 배치되는 반사층, 상기 반사층 상에 배치되는 자성층 및 상기 자성층 상에 배치되는 접착층을 포함할 수 있다.
상기 돌출된 반도체층의 수평 폭은 상기 제2 전극층의 수평 폭과 같을 수 있다.
상기 투광성 전극층의 표면은 친수성(hydrophilic)일 수 있다.
상기 투광성 전극층은 O2 플라즈마 또는 Ar 플라즈마 처리된 것일 수 있다.
또한 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 상기 어느 하나의 디스플레이 화소용 반도체 발광소자를 포함할 수 있다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 자가조립 단계에서, LED 칩의 하부 반도체층과 하부 전극을 상부 반도체층보다 넓은 폭으로 형성할 수 있다. 이에 따라 실시예에 의하면 DEP force가 하부 전극판 쪽에서 상대적으로 크게 형성되어 LED 칩의 조립방향을 제어하여 정 조립이 가능한 기술적 효과가 있다.
예를 들어, 실시예에 의하면 반도체 발광소자가 돌출된 반도체층(110P)를 구비하며, 돌출된 반도체층(110P)에 더 큰 DEP force가 가해지므로, 제2 도전형 반도체층(113)의 방향을 조립 전극들(310,320) 방향으로 제어할 수 있는 특별한 기술적 효과가 있다.
또한 예를 들어, 실시예에 따른 반도체 발광소자(100)에서 제2 전극층(130)의 수평 폭은 돌출된 반도체층(110P)의 수평폭에 대응되도록 크게 형성될 수 있다. 이에 따라 실시예에 따른 디스플레이 장치에 의하면, 자가조립 단계에서, LED 칩의 하부 반도체층과 하부 전극인 제2 전극층(130)을 상부 반도체층보다 넓은 폭으로 형성할 수 있다. 그러므로 실시예에 의하면 DEP force가 하부 전극판인 제2 전극층(130) 쪽에서 상대적으로 크게 형성되어 LED 칩의 조립방향을 제어하여 정 조립이 가능한 특별한 기술적 효과가 있다.
또한 실시예에 의하면 자가조립 후에 돔 형상의 상부 반도체층에 의해 발광된 빛의 전반사를 방지하여 광추출 효율이 향상되며, 또한 넓은 하부 전극판에 의해 디스플레이 패널단에서 전기적 접촉면적이 증대되어 전기적 특성이 향상되는 복합적 기술적 효과가 있다.
예를 들어, 실시예에 따른 반도체 발광소자는 돔 모양의 라운딩 반도체층(110R)을 포함함에 따라 자가조립 후에 돔 형상의 상부 라운딩 반도체층(110R)에 의해 발광된 빛의 전반사를 방지하여 광추출 효율이 향상되며, 또한 넓은 하부 전극판인 제2 전극층(130)에 의해 디스플레이 패널단에서 전기적 접촉면적이 증대되어 전기적 특성이 향상되는 복합적 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자는 돔 모양의 라운딩 반도체층(110R)을 포함함에 따라 활성층(112)의 수평 폭이 반도체 발광소자의 최대 수평 폭인 돌출된 반도체층(110P)의 수평 폭에 대응되는 영역까지 활성층(112)이 존재함에 따라 칩 사이즈 전체가 발광 면적이 될 수 있고, 이에 따라 기존의 칩보다 발광면적이 넓어 광효율이 현저히 향상되는 효과가 있다.
또한 실시예에 의하면 자가조립 과정에서 라운딩 반도체층(110R)이 조립 전극을 향하여 조립 홀(340H)에 위치하더라도 조립 전극과 대응되는 면적이 작아 전기장의 영향이 약하므로 조립홀에 들어가더라도 바로 빠져나오게 되어 조립 불량을 방지할 수 있다.
또한 실시예는 라운딩 반도체층(110R)을 구비한 반도체 발광소자와 조립 기판과의 마찰력이 낮아 발광소자 칩의 이동 속도가 매우 빨라 조립 속도를 높일 수 있다.
또한 실시예에 의하면, 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에서 발광소자 칩에 구비된 투광성 전극은 유전율을 가짐에 따라 유전막으로써 역할을 하기 때문에 DEP force가 향상되어 조립률을 향상시킬 수 있는 이질적이고 특별한 기술적 효과가 있다.
또한 실시예가 적용된 발광소자는 투광성 전극층에 의해 표면 특성이 플랫한 하부 전극층으로 인해 발광소자 칩 하부에서의 DEP force가 고르게 분포하게 작용되어 발광소자 칩이 조립 홀에 정 조립률이 현저히 향상되는 기술적 효과가 있다.
또한 실시예에 의하면, 자가조립된 발광소자의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 반도체 발광소자(chip) 에피층(GaN)과 하부 본딩 메탈 사이에 투광성 전극층을 형성하여, 후면 본딩 메탈의 표면 morphology를 현저히 개선하는 기술적 효과가 있다. 이에 따라 실시예에 의하면 발광소자의 후면 메탈과 패널 배선 간의 접촉특성이 현저히 개선되어 점등 불량을 해결하는 기술적 효과가 있다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되지 않으며, 명세서 전체를 통해 파악될 수 있는 것을 포함한다.
도 1은 실시예에 따른 디스플레이 장치가 배치된 주택의 거실에 대한 예시도.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도.
도 3은 도 2의 화소의 일 예를 보여주는 회로도.
도 4는 도 1의 디스플레이 장치에서 제1 패널영역의 확대도.
도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도.
도 6은 실시예에 따른 발광 소자가 자가 조립 방식에 의해 기판에 조립되는 예시도.
도 7a 내지 도 7d는 디스플레이 패널과 관련된 내부 기술에 따른 사진.
도 8은 실시예에 따른 디스플레이 장치의 단면도.
도 8은 제1 실시예에 따른 디스플레이 장치(300)의 단면도.
도 9는 제1 실시예에 따른 디스플레이 장치에서의 제1 반도체 발광 소자(100)의 단면도.
도 10은 제2 실시예에 따른 디스플레이 장치(302)의 단면도.
도 11은 제2 실시예에 따른 디스플레이 장치에서의 제2 반도체 발광 소자(102)의 단면도.
도 12a 내지 도 12b는 제2 실시예에 따른 마이크로 LED 디스플레이에 대한 데이터.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 배치된 주택의 거실을 도시한다.
실시예의 디스플레이 장치(100)는 세탁기(101), 로봇 청소기(102), 공기 청정기(103) 등의 각종 전자 제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
도 2는 실시예에 따른 디스플레이 장치를 개략적으로 보여주는 블록도이고, 도 3은 도 2의 화소의 일 예를 보여주는 회로도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치는 디스플레이 패널(10), 구동 회로(20), 스캔 구동부(30) 및 전원 공급 회로(50)를 포함할 수 있다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.
구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
디스플레이 패널(10)은 표시 영역(DA)과 표시 영역(DA)의 주변에 배치된 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 화소(PX)들이 형성되어 영상을 디스플레이하는 영역이다. 디스플레이 패널(10)은 데이터 라인들(D1~Dm, m은 2 이상의 정수), 데이터 라인들(D1~Dm)과 교차되는 스캔 라인들(S1~Sn, n은 2 이상의 정수), 고전위 전압이 공급되는 고전위 전압 라인, 저전위 전압이 공급되는 저전위 전압 라인 및 데이터 라인들(D1~Dm)과 스캔 라인들(S1~Sn)에 접속된 화소(PX)들을 포함할 수 있다.
화소(PX)들 각각은 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 제1 서브 화소(PX1)는 제1 파장의 제1 컬러 광을 발광하고, 제2 서브 화소(PX2)는 제2 파장의 제2 컬러 광을 발광하며, 제3 서브 화소(PX3)는 제3 파장의 제3 컬러 광을 발광할 수 있다. 제1 컬러 광은 적색 광, 제2 컬러 광은 녹색 광, 제3 컬러 광은 청색 광일 수 있으나, 이에 한정되지 않는다. 또한, 도 2에서는 화소(PX)들 각각이 3 개의 서브 화소들을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 즉, 화소(PX)들 각각은 4 개 이상의 서브 화소들을 포함할 수 있다.
제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 데이터 라인들(D1~Dm) 중 적어도 하나, 스캔 라인들(S1~Sn) 중 적어도 하나 및 고전위 전압 라인에 접속될 수 있다. 제1 서브 화소(PX1)는 도 3과 같이 발광소자(LD)들과 발광소자(LD)들에 전류를 공급하기 위한 복수의 트랜지스터들과 적어도 하나의 커패시터(Cst)를 포함할 수 있다.
도면에 도시되지 않았지만, 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 단지 하나의 발광소자(LD)와 적어도 하나의 커패시터(Cst)를 포함할 수도 있다.
발광소자(LD)들 각각은 제1 전극, 복수의 도전형 반도체층 및 제2 전극을 포함하는 반도체 발광 다이오드일 수 있다. 여기서, 제1 전극은 애노드 전극, 제2 전극은 캐소드 전극일 수 있지만, 이에 대해서는 한정하지 않는다.
도 3을 참조하면 복수의 트랜지스터들은 발광소자(LD)들에 전류를 공급하는 구동 트랜지스터(DT), 구동 트랜지스터(DT)의 게이트 전극에 데이터 전압을 공급하는 스캔 트랜지스터(ST)를 포함할 수 있다. 구동 트랜지스터(DT)는 스캔 트랜지스터(ST)의 소스 전극에 접속되는 게이트 전극, 고전위 전압이 인가되는 고전위 전압 라인에 접속되는 소스 전극 및 발광소자(LD)들의 제1 전극들에 접속되는 드레인 전극을 포함할 수 있다. 스캔 트랜지스터(ST)는 스캔 라인(Sk, k는 1≤k≤n을 만족하는 정수)에 접속되는 게이트 전극, 구동 트랜지스터(DT)의 게이트 전극에 접속되는 소스 전극 및 데이터 라인(Dj, j는 1≤j≤m을 만족하는 정수)에 접속되는 드레인 전극을 포함할 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성된다. 스토리지 커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전압과 소스 전압의 차이값을 충전할 수 있다.
구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)로 형성될 수 있다. 또한, 도 3에서는 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 본 발명은 이에 한정되지 않는다. 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)는 N 타입 MOSFET으로 형성될 수도 있다. 이 경우, 구동 트랜지스터(DT)와 스캔 트랜지스터(ST)들 각각의 소스 전극과 드레인 전극의 위치는 변경될 수 있다.
또한, 도 3에서는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각이 하나의 구동 트랜지스터(DT), 하나의 스캔 트랜지스터(ST) 및 하나의 커패시터(Cst)를 갖는 2T1C (2 Transistor - 1 capacitor)를 포함하는 것을 예시하였으나, 본 발명은 이에 한정되지 않는다. 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3) 각각은 복수의 스캔 트랜지스터(ST)들과 복수의 커패시터(Cst)들을 포함할 수 있다.
다시 도 2를 참조하면, 구동 회로(20)는 디스플레이 패널(10)을 구동하기 위한 신호들과 전압들을 출력한다. 이를 위해, 구동 회로(20)는 데이터 구동부(21)와 타이밍 제어부(22)를 포함할 수 있다.
데이터 구동부(21)는 타이밍 제어부(22)로부터 디지털 비디오 데이터(DATA)와 소스 제어 신호(DCS)를 입력 받는다. 데이터 구동부(21)는 소스 제어 신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 아날로그 데이터 전압들로 변환하여 디스플레이 패널(10)의 데이터 라인들(D1~Dm)에 공급한다.
타이밍 제어부(22)는 호스트 시스템으로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력받는다. 타이밍 신호들은 수직동기신호(vertical sync signal), 수평동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal) 및 도트 클럭(dot clock)을 포함할 수 있다. 호스트 시스템은 스마트폰 또는 태블릿 PC의 어플리케이션 프로세서, 모니터, TV의 시스템 온 칩 등일 수 있다.
스캔 구동부(30)는 타이밍 제어부(22)로부터 스캔 제어 신호(SCS)를 입력 받는다. 스캔 구동부(30)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하여 디스플레이 패널(10)의 스캔 라인들(S1~Sn)에 공급한다. 스캔 구동부(30)는 다수의 트랜지스터들을 포함하여 디스플레이 패널(10)의 비표시 영역(NDA)에 형성될 수 있다. 또는, 스캔 구동부(30)는 집적 회로로 형성될 수 있으며, 이 경우 디스플레이 패널(10)의 다른 일 측에 부착되는 게이트 연성 필름 상에 장착될 수 있다.
전원 공급 회로(50)는 메인 전원으로부터 디스플레이 패널(10)의 발광소자(LD)들을 구동하기 위한 고전위 전압(VDD)과 저전위 전압(VSS)을 생성하여 디스플레이 패널(10)의 고전위 전압 라인과 저전위 전압 라인에 공급할 수 있다. 또한, 전원 공급 회로(50)는 메인 전원으로부터 구동 회로(20)와 스캔 구동부(30)를 구동하기 위한 구동 전압들을 생성하여 공급할 수 있다.
도 4은 도 1의 디스플레이 장치에서 제1 패널영역(A1)의 확대도이다.
도 4에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
제1 패널영역(A1)은 단위 화소(도 2의 PX) 별로 배치된 복수의 발광소자(150)를 포함할 수 있다.
예컨대, 단위 화소(PX)는 제1 서브 화소(PX1), 제2 서브 화소(PX2) 및 제3 서브 화소(PX3)를 포함할 수 있다. 예컨대, 복수의 적색 발광소자(150R)가 제1 서브 화소(PX1)에 배치되고, 복수의 녹색 발광소자(150G)가 제2 서브 화소(PX2)에 배치되며, 복수의 청색 발광소자(150B)가 제3 서브 화소(PX3)에 배치될 수 있다. 단위 화소(PX)는 발광소자가 배치되지 않는 제4 서브 화소를 더 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 한편, 발광소자(150)는 반도체 발광소자일 수 있다.
다음으로 도 5는 도 4의 A2 영역의 B1-B2 선을 따른 단면도이다.
도 5를 참조하면, 실시예의 디스플레이 장치(100)는 기판(200), 조립 배선(201, 202), 제1 절연층(211a), 제2 절연층(211b), 제3 절연층(206) 및 복수의 발광소자(150)를 포함할 수 있다.
조립 배선은 서로 이격된 제1 조립 배선(201) 및 제2 조립 배선(202)을 포함할 수 있다. 제1 조립 배선(201) 및 제2 조립 배선(202)은 발광소자(150)를 조립하기 위해 유전영동 힘을 생성하기 위해 구비될 수 있다. 또한 상기 제1 조립 배선(201) 및 제2 조립 배선(202)은 상기 발광소자의 전극과 전기적으로 연결되어 디스플레이 패널의 전극으로 기능할 수도 있다.
조립 배선(201, 202)은 투광성 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 조립 배선(201, 202)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 조립 배선(201) 및 제2 조립 배선(202) 사이에 제1 절연층(211a)이 배치될 수 있고, 상기 제1 조립 배선(201) 및 제2 조립 배선(202) 상에 제2 절연층(211b)이 배치될 수 있다. 상기 제1 절연층(211a)과 상기 제2 절연층(211b)은 산화막, 질화막 등일 수 있으나 이에 한정되는 것은 아니다.
발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색 발광소자(150), 녹색 발광소자(150G) 및 청색 발광소자(150B0를 포함할 수 있으나 이에 한정되는 것은 아니며, 적색 형광체와 녹색 형광체 등을 구비하여 각각 적색과 녹색을 구현할 수도 있다.
기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 기판(200)은 투광성한 재질일 수 있으나 이에 한정되는 것은 아니다.
제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성과 전도성을 가지는 전도성 접착층일 수 있고, 전도성 접착층은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다. 예를 들어, 제3 절연층(206)은 이방성 전도성 필름(ACF, anisotropy conductive film)이거나 이방성 전도매질, 전도성 입자를 함유한 솔루션(solution) 등의 전도성 접착층일 수 있다. 전도성 접착층은 두께에 대해 수직방향으로는 전기적으로 전도성이나, 두께에 대해 수평방향으로는 전기적으로 절연성을 가지는 레이어일 수 있다.
제3 절연층(206)은 발광소자(150)가 삽입되기 위한 조립 홀(203)을 포함할 수 있다(도 6 참조). 따라서, 자가 조립시, 발광소자(150)가 제3 절연층(206)의 조립 홀(203)에 용이하게 삽입될 수 있다. 조립 홀(203)은 삽입 홀, 고정 홀, 정렬 홀 등으로 불릴 수 있다.
조립 배선(201, 202) 간의 간격은 발광소자(150)의 폭 및 조립 홀(203)의 폭보다 작게 형성되어, 전기장을 이용한 발광소자(150)의 조립 위치를 보다 정밀하게 고정할 수 있다.
조립 배선(201, 202) 상에는 제3 절연층(206)이 형성되어, 조립 배선(201, 202)을 유체(1200)로부터 보호하고, 조립 배선(201, 202)에 흐르는 전류의 누출을 방지할 수 있다. 제3 절연층(206)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 제3 절연층(206)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
제3 절연층(206)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 제3 절연층(206)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
제3 절연층(206)은 격벽을 가지고, 이 격벽에 의해 조립 홀(203)이 형성될 수 있다. 예컨대, 기판(200)의 형성 시, 제3 절연층(206)의 일부가 제거됨으로써, 발광소자(150)들 각각이 제3 절연층(206)의 조립 홀(203)에 조립될 수 있다.
기판(200)에는 발광소자(150)들이 결합되는 조립 홀(203)이 형성되고, 조립 홀(203)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(203)은 발광소자(150)의 정확한 조립 위치를 가이드할 수 있다.
한편, 조립 홀(203)은 대응하는 위치에 조립될 발광소자(150)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(203)에 다른 발광소자가 조립되거나 복수의 발광소자들이 조립되는 것을 방지할 수 있다.
도 6은 실시예에 따른 발광소자가 자가 조립 방식에 의해 기판에 조립되는 예를 나타내는 도면이며, 도면들을 참조하여 발광소자의 자가 조립 방식을 설명한다.
기판(200)은 디스플레이 장치의 패널 기판일 수 있다. 이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
도 6을 참조하면, 복수의 발광소자(150)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다. 챔버는 수조, 컨테이너, 용기 등으로 불릴 수 있다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
도 5에 도시한 바와 같이, 기판(200)에는 조립될 발광소자(150) 각각에 대응하는 한 쌍의 조립 배선(201, 202)이 배치될 수 있다.
도 6을 참조하면, 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 자성체로 예컨대, 자석이나 전자석이 사용될 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 발광소자(150)는 조립 장치(1100)를 향해 이동할 수 있다.
발광소자(150)는 조립 장치(1100)를 향해 이동 중, 유전영동 힘(DEP force)에 의해 조립 홀(203)로 진입하여 기판(200)과 접촉될 수 있다.
구체적으로 조립 배선(201, 202)은 외부에서 공급된 전원에 의해 전기장을 형성하고, 이 전기장에 의해 유전영동 힘이 조립 배선(201, 202) 사이에 형성될 수 있다. 이 유전영동 힘에 의해 기판(200) 상의 조립 홀(203)에 발광소자(150)를 고정시킬 수 있다.
기판(200)에 형성된 조립 배선(201, 202)에 의해 가해지는 전기장에 의해, 기판(200)에 접촉된 발광소자(150)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다. 실시예에 의하면, 상술한 전자기장을 이용한 자가 조립 방식에 의해, 발광소자(150)들 각각이 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
이때 기판(200)의 조립 홀(203) 상에 조립된 발광소자(150)와 조립 전극 사이에 소정의 솔더층(미도시)이 형성되어 발광소자(150)의 결합력을 향상시킬 수 있다.
다음으로 기판(200)의 조립 홀(203)에 몰딩층(미도시)이 형성될 수 있다. 몰딩층은 투광성 레진이거나 또는 반사물질, 산란물질이 포함된 레진일 수 있다.
이하, 도면을 참고하여 기술적 과제를 해결하기 위한 실시예에 따른 반도체 발광소자 디스플레이 장치를 설명하기로 한다.
[실시예]
한편, 도 7a 내지 도 7d는 디스플레이 패널과 관련된 내부 기술에 따른 데이터이다.
구체적으로 도 7a는 내부기술에 따른 디스플레이 패널에서 발광소자(chip)과 본딩 메탈의 FIB(focused ion beam) 사진이며, 도 7b는 내부 기술에서 본딩 메탈의 표면 이미지 사진이다.
도 7a 및 도 7b와 같이, 내부 기술에 따른 반도체 발광소자에서 후면 본딩 메탈은 표면 morphology가 좋지 않으며, 발광소자의 후면 본딩 메탈과 패널 배선 간의 접촉특성이 좋지 않아서 점등 불량이 발생하고 있다.
예를 들어, 도 7c는 내부 기술에 따른 디스플레이 패널에서의 점등 데이터이다.
내부 기술에 의하면 후면 본딩 메탈의 표면 특성의 불량으로 약 점등(B: Bad) 또는 미 점등(F: Fail)의 점등 불량이 발생하고 있고 양호한 점등(G: Good)이 이루어 지지 않고 있으며, 점등률이 약 93% 내지 94% 수준으로 연구되었다.
내부 기술에서 발광소자의 전극층은 Ti, Cu, Pt, Ag, Au 등의 재질이 사용가능한데 이러한 재질의 전극층에 Sn 또는 In 등 재질의 본딩 메탈이 형성되는 경우 표면이 뭉침현상 등으로 인해 울퉁불퉁하게 된다.
한편, 내부기술에서 본딩 메탈의 표면 특성을 개선하기 위해 증착속도를 빠르게 하였으나 뭉침현상이 일부 완화되더라도 증착속도 증대에 따라 그레인 사이즈가 작아져서 접촉력 저하되는 또 다른 문제가 발견되었으며, 본딩 메탈의 표면 특성을 개선하는 문제가 쉽지 않은 상황이었다.
다음으로 도 7d는 내부 기술에의 자가 조립시 발생되는 틸트 현상을 나타내는 도면이다.
내부 기술에 의하면, 조립 기판(1) 상의 조립 전극(2, 3) 상에 유전체층(4)이 배치되고, 조립 격벽(5)에 의해 설정되는 조립 홀(7)에 발광소자(7)의 유전영동 힘에 의한 자가 조립을 진행하였다. 그런데 내부 기술에 의하면 유전영동 힘이 분산되거나 약화되어 자가조립이 제대로 되지 못하고 조립 홀(7) 내에서 틸트되는 문제가 연구되었다.
이에 실시예의 기술적 과제 중의 하나는 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 DEP를 이용한 자가조립 방식에서 LED 칩을 방향성 있게 제어하기 어려운 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 자가조립된 LED 칩의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결하고자 함이다.
도 8은 제1 실시예에 따른 디스플레이 장치(300)의 단면도이며, 도 9는 제1 실시예에 따른 디스플레이 장치에서의 제1 반도체 발광 소자(100)의 단면도이다. (이하의 설명에서 '제1 실시예'는 '실시예'로 약칭하기로 한다)
도 8을 참조하면, 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(300)는 기판(305), 제1 조립 전극(310), 제2 조립 전극(320), 조립 격벽(340) 및 반도체 발광소자(100)를 포함할 수 있다.
구체적으로 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(300)는 기판(305)과, 상기 기판(305) 상에 상호 이격되어 배치된 제1 조립 전극(310), 제2 조립 전극(320)과, 소정의 조립 홀(340H)을 포함하며 상기 제1, 제2 조립 전극(310, 320)과 상에 배치되는 조립 격벽(340)과, 상기 조립 홀(340H) 내에 배치되며 상기 제1 조립 전극(310), 제2 조립 전극(320)과 전기적으로 연결되는 반도체 발광소자(100)를 포함할 수 있다.
또한 실시예에 따른 반도체 발광소자를 구비하는 디스플레이 장치(300)는 상기 조립 홀(340H)을 메우는 투광성 레진(360) 및 상기 제1 반도체 발광소자(100)와 전기적으로 연결되는 제2 패널 배선(370)을 포함할 수 있다.
상기 제2 패널 배선(370)은 광이 투과되는 투광성 부재로서, 예컨대 ITO를 포함할 수 있다. 또한 상기 제2 패널 배선(370)은 오믹 메탈층을 포함할 수 있다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 자가조립 단계에서, LED 칩의 하부 반도체층과 하부 전극을 상부 반도체층보다 넓은 폭으로 형성할 수 있다. 이에 따라 실시예에 의하면 DEP force가 하부 전극판 쪽에서 상대적으로 크게 형성되어 LED 칩의 조립방향을 제어하여 정 조립이 가능한 기술적 효과가 있다.
또한 실시예에 의하면 자가조립 후에 돔 형상의 상부 반도체층에 의해 발광된 빛의 전반사를 방지하여 광추출 효율이 향상되며, 또한 넓은 하부 전극판에 의해 디스플레이 패널단에서 전기적 접촉면적이 증대되어 전기적 특성이 향상되는 복합적 기술적 효과가 있다.
또한 실시예에 의하면, 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결할 수 있는 기술적 효과가 있다.
또한 실시예가 적용된 발광소자는 투광성 전극층에 의해 표면 특성이 플랫한 하부 전극층으로 인해 발광소자 칩 하부에서의 DEP force가 고르게 분포하게 작용되어 발광소자 칩이 조립 홀에 정 조립률이 현저히 향상되는 기술적 효과가 있다.
또한 실시예에 의하면, 자가조립된 발광소자의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결할 수 있는 기술적 효과가 있다.
이하 도 9를 참조하여 실시예에 따른 제1 반도체 발광 소자(100)를 설명하면서 이건 출원발명의 기술적 특징을 상술하기로 한다.
도 9를 참조하면, 실시예의 상기 제1 반도체 발광소자(100)는 도시된 바와 같이 수직형 반도체 발광소자로 구현될 수 있으나 이에 한정되지 않고 수평형 발광소자가 채용될 수 있다.
상기 제1 반도체 발광소자(100)는 발광구조물(110), 제2 전극층(130), 패시베이션층(120)을 포함할 수 있다.
예를 들어, 상기 제1 반도체 발광소자(100)는 상기 제2 도전형 반도체층(113)에 배치되는 제2 전극층(130) 및 상기 발광구조물(110)의 상면 및 측면을 일부에 배치되는 패시베이션층(120)을 포함할 수 있다.
상기 발광구조물(110)은 제1 도전형 반도체층(111), 제2 도전형 반도체층(113) 및 그 사이에 배치되는 활성층(112)을 포함할 수 있다. 상기 제1 도전형 반도체층(111)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(113)은 p형 반도체층일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113)은 화합물 반도체 물질로 이루어질 수 있다. 예컨대, 화합물 반도체 물질은 3족-5족 화합물 반도체 물질, 2족-6족 화합물 물질 등일 수 있다. 예컨대, 화합물 반도체 물질은 GaN, InGaN, AlN, AlInN, AlGaN, AlInGaN, InP, GaAs, GaP, GaInP 등을 포함할 수 있다.
예컨대, 제1 도전형 반도체층(111)은 제1 도전형 도펀트를 포함하고, 제2 도전형 반도체층(113)은 제2 도전형 도펀트를 포함할 수 있다. 예컨대, 제1 도전형 도펀트는 실리콘(Si)과 같은 n형 도펀트이고, 제2 도전형 도펀트는 보론(B)과 같은 p형 도펀트일 수 있다.
활성층(112)은 광을 생성하는 영역으로서, 화합물 반도체의 물질 특성에 따라 특정 파장 대역을 갖는 광을 생성할 수 있다. 즉, 활성층(112)에 포함된 화합물 반도체의 에너지 밴드갭에 의해 파장 대역이 결정될 수 있다. 따라서, 활성층(112)에 포함된 화합물 반도체의 에너지 밴드갭에 따라 실시예의 반도체 발광소자(110)는 UV 광, 청색 광, 녹색 광, 적색 광을 생성할 수 있다.
다음으로 상기 제2 전극층(130)은 전기 전도도가 우수한 금속을 포함할 수 있다. 상기 제2 전극층(130)은 본딩 메탈층을 포함할 수 있다. 예를 들어, 상기 제2 전극층(130)은 Sn, In 등의 본딩 메탈을 포함할 수 있으나 이에 한정되는 것은 아니다. 또한 상기 제2 전극층(130)은 접착력을 강화하기 위해 Cr 및 Ti 등의 접착층(미도시)을 더 포함할 수 있다.
상기 제2 전극층(130)은 자성층(미도시)를 구비될 수 있다. 자성층은 발광구조물(110)의 하측 또는 상측에 구비될 수 있다. 자성층은 니켈(Ni)층을 포함할 수 있으나 이에 한정되지 않는다.
다음으로 상기 패시베이션층(120)은 실리카, 알루미나 등의 무기물 절연체를 PECVD, LPCVD, 스퍼터링 증착법 등을 통해 형성될 수 있다. 반도체 발광소자(100)가 조립 기판(200)에 조립된 후에 디스플레이 장치의 제조 공정에서 패시베이션층(120) 중 상층 일부 영역이 식각될 수 있다.
실시예의 기술적 과제 중의 하나는 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 DEP를 이용한 자가조립 방식에서 LED 칩을 방향성 있게 제어하기 어려운 문제를 해결하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 자가조립된 LED 칩의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결하고자 함이다.
상기 기술적 과제를 해결하기 위한 실시예에 따른 상기 제1 반도체 발광소자(100)는 돌출된 반도체층(110P) 및/또는 라운딩 반도체층(110R)을 포함할 수 있다.
예를 들어, 상기 제1 반도체 발광소자(100)에서 제1 도전형 반도체층(111)의 상부 일부는 측면에 라운딩된 라운딩 반도체층(110R)을 포함할 수 있다.
예를 들어, 상기 제1 반도체 발광소자(100)에서 제1 도전형 반도체층(111)의 상부 일부는 상면에 라운딩된 라운딩 반도체층(110R)을 포함할 수 있다.
예를 들어, 상기 제1 반도체 발광소자(100)에서 제1 도전형 반도체층(111)의 상부 일부는 측면 및 상면에 라운딩된 라운딩 반도체층(110R)을 포함할 수 있다.
또한 상기 제1 도전형 반도체층(111)의 측면 일부는 상기 라운딩 반도체층(110R)의 측면보다 양측 수평방향으로 더 연장된 돌출된 반도체층(110P)을 포함할 수 있다.
상기 돌출된 반도체층(110P) 상에는 패시베이션층(120)이 형성되지 않고 제1 도전형 반도체층(111)이 노출될 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 돌출된 반도체층(110P) 상에도 패시베이션층(120)이 형성될 수 있다.
상기 돌출된 반도체층(110P)은 제1 도전형 반도체층(111), 제2 도전형 반도체층(113) 및 그 사이에 배치되는 활성층(112)을 포함할 수 있다.
이에 따라 활성층(112)의 수평 폭을 반도체 발광소자의 최대 수평 폭과 대응되는 폭으로 확보할 수 있어 발광영역을 극대화하여 휘도를 향상시킬 수 있다.
또한 상기 돌출된 반도체층(110P)에서 상기 활성층(112) 상에 제1 도전형 반도체층(111)이 배치됨에 따라 활성층(112)의 식각 대미지를 최소화하여 내부 발광효율을 향상시킬 수 있는 기술적 효과가 있다.
실시예에 의하면, 돌출된 반도체층(110P)에 의해 DEP force를 반도체 발광소자(100)의 하측이 더 받으므로 반도체 발광소자(100)의 상하 방향성의 제어가 되는 특별한 기술적 효과가 있다.
예를 들어, 상기 제1 반도체 발광소자(100)가 수직형 발광소자인 경우, 제1 도전형 반도체층(111)과 제2 도전형 반도체층(113)의 방향성은 조립 전극들(310,320)과 전기적 연결에 있어서 중요하다.
내부 기술에서는 반도체 발광소자가 수직형 발광소자인 경우, 제1 도전형 반도체층(111)과 제2 도전형 반도체층(113)의 방향성 제어가 어려웠는데, 실시예에 의하면 반도체 발광소자가 돌출된 반도체층(110P)를 구비하며, 돌출된 반도체층(110P)에 더 큰 DEP force가 가해지므로, 제2 도전형 반도체층(113)의 방향을 조립 전극들(310,320) 방향으로 제어할 수 있는 특별한 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자(100)에서 상기 제2 도전형 반도체층(113)에 배치되는 제2 전극층(130)의 수평 폭은 돌출된 반도체층(110P)의 수평폭에 대응되도록 크게 형성될 수 있다.
이에 따라 실시예에 따른 디스플레이 장치에 의하면, 자가조립 단계에서, LED 칩의 하부 반도체층과 하부 전극인 제2 전극층(130)을 상부 반도체층보다 넓은 폭으로 형성할 수 있다. 그러므로 실시예에 의하면 DEP force가 하부 전극판인 제2 전극층(130) 쪽에서 상대적으로 크게 형성되어 LED 칩의 조립방향을 제어하여 정 조립이 가능한 특별한 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자는 돔 모양의 라운딩 반도체층(110R)을 포함함에 따라 자가조립 후에 돔 형상의 상부 라운딩 반도체층(110R)에 의해 발광된 빛의 전반사를 방지하여 광추출 효율이 향상되며, 또한 넓은 하부 전극판인 제2 전극층(130)에 의해 디스플레이 패널단에서 전기적 접촉면적이 증대되어 전기적 특성이 향상되는 복합적 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자는 돔 모양의 라운딩 반도체층(110R)을 포함함에 따라 활성층(112)의 수평 폭이 반도체 발광소자의 최대 수평 폭인 돌출된 반도체층(110P)의 수평 폭에 대응되는 영역까지 활성층(112)이 존재함에 따라 칩 사이즈 전체가 발광 면적이 될 수 있고, 이에 따라 기존의 칩보다 발광면적이 넓어 광효율이 현저히 향상되는 효과가 있다.
또한 실시예에 의하면 자가조립 과정에서 라운딩 반도체층(110R)이 조립 전극을 향하여 조립 홀(340H)에 위치하더라도 조립 전극과 대응되는 면적이 작아 전기장의 영향이 약하므로 조립홀에 들어가더라도 바로 빠져나오게 되어 조립 불량을 방지할 수 있다.
또한 실시예는 라운딩 반도체층(110R)을 구비한 반도체 발광소자와 조립 기판과의 마찰력이 낮아 발광소자 칩의 이동 속도가 매우 빨라 조립 속도를 높일 수 있다.
다음으로 도 10은 제2 실시예에 따른 디스플레이 장치(302)의 단면도이며, 도 11은 제2 실시예에 따른 디스플레이 장치에서의 제2 반도체 발광 소자(102)의 단면도이다.
제2 실시예에 따른 디스플레이 장치(302) 및 제2 반도체 발광 소자(102)는 앞서 기술한 제1 실시예에 따른 디스플레이 장치(300) 및 반도체 발광 소자(100)의 기술적 특징을 채용할 수 있으며, 이하 제2 실시예의 기술적 특징을 도 11을 중심으로 기술하기로 한다.
도 11을 참조하면 제2 전극층(130)은 투광성 전극층(130a), 반사층(130b), 자성층(130c), 접착층(130d) 중 적어도 하나를 포함할 수 있다.
예를 들어, 상기 제2 전극층(130)은 상기 발광구조물(110) 상에 배치되는 투광성 전극층(130a)을 포함할 수 있다.
상기 투광성 전극층(130a)은 ITO(indium tin oxide), IAZO(indium aluminum zinc oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO) 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한 상기 제2 전극층(130)은 상기 투광성 전극층(130a) 상에 배치되는 반사층(130b)을 포함할 수 있다. 상기 반사층(130b)은 반사율이 좋은 Ag, Al, AgPdCu 중 어느 하나일 수 있다.
또한 상기 제2 전극층(130)은 상기 반사층(130b) 상에 배치되는 Ni 등의 자성층(130c)을 포함할 수 있다.
또한 상기 제2 전극층(130)은 상기 자성층(130c) 상에 배치되는 접착층(130d)을 포함할 수 있다. 상기 접착층(130d)은 Ti 또는 Cr과 같은 접착력이 우수한 메탈일 수 있다.
제2 실시예에 의하면, 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 제2 실시예에서 발광소자 칩에 구비된 투광성 전극층(130a)은 유전율을 가짐에 따라 유전막으로써 역할을 하기 때문에 DEP force가 향상되어 조립률을 향상시킬 수 있는 이질적이고 특별한 기술적 효과가 있다.
또한 실시예가 적용된 발광소자는 투광성 전극층(130a)에 의해 표면 특성이 플랫한 하부 전극층으로 인해 발광소자 칩 하부에서의 DEP force가 고르게 분포하게 작용되어 발광소자 칩이 조립 홀에 정 조립률이 현저히 향상되는 기술적 효과가 있다.
또한 실시예에 의하면, 자가조립된 발광소자의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 실시예에 의하면 반도체 발광소자(chip)의 발광구조물(110)인 에피층(GaN)과 하부 접착층(130d) 사이에 투광성 전극층(130a)을 형성하여, 후면 본딩 메탈의 표면 morphology를 현저히 개선하는 기술적 효과가 있다. 이에 따라 실시예에 의하면 발광소자의 후면 메탈과 패널 배선 간의 접촉특성이 현저히 개선되어 점등 불량을 해결하는 기술적 효과가 있다.
예를 들어, 도 12a 내지 도 12b는 제2 실시예에 따른 마이크로 LED 디스플레이에 대한 데이터이다.
구체적으로 도 12a는 실시예에 따른 마이크로 Led 디스플레이에 적용되는 반도체 발광소자의 FIB 사진이며, 도 12b는 도 12a에서 본딩 메탈의 표면 이미지 사진이다. 도 12a 내지 도 12b는 투광성 전극층(130a) 재질로 ITO를 채용한 실험예이나 실시예가 이에 한정되는 것은 아니다.
실시예에 의하면 반도체 발광소자(chip) 에피층(GaN)과 하부 본딩 메탈 사이에 투광성 전극층(130a)을 형성하여, 후면 본딩 메탈의 표면 morphology를 현저히 개선하는 기술적 효과가 있다. 이에 따라 실시예에 의하면 발광소자의 후면 메탈과 패널 배선 간의 접촉특성이 현저히 개선되어 점등 불량을 해결하는 기술적 효과가 있다.
예를 들어, 도 12b는 실시예에 따른 디스플레이 패널에서의 점등 데이터이다. 실시예에 의하면 후면 메탈의 표면 특성의 개선으로 점등 불량을 방지하여 양호한 점등(G: Good)이 이루어 짐에 의해 약 점등이나 미 점등의 문제를 해결하였다.
실시예에서 상기 투광성 전극층(130a)은 접착층(130d)에 비해서 얇게 형성될 수 있다.
예를 들어, 투광성 전극층(130a)은 100nm 이하로 형성될 수 있다. 또한 상기 투광성 전극층(130a)은 80nm 이하로 형성될 수 있다. 또한 상기 투광성 전극층(130a)은 60nm 이하로 형성될 수 있다.
또한 상기 투광성 전극층(130a)은 10nm 이상으로 형성될 수 있다. 또한 상기 투광성 전극층(130a)은 20nm 이상으로 형성될 수 있다. 또한 상기 투광성 전극층(130a)은 30nm 이상으로 형성될 수 있다.
내부 연구에 따르면 투광성 전극층(130a)의 표면 성질이 친수성(hydrophilic)이 되도록 하여 투광성 전극층(130a) 상에 형성되는 접착층(130d)의 표면 특성이 현저히 개선되어 뭉침 현상 없이 균일하게 형성되는 것으로 연구되었다.
실시예에 따른 투광성 전극층(130a)은 본딩 메탈의 녹는 점에 비해 높은 녹는 점을 구비하고 있으므로 열 압착 공정에도 신뢰성의 문제가 없는 특별한 기술적 효과가 있다.
종래 발광소자를 이용한 전자소자 분야에서 ITO는 발광소자의 상부 전극층에 채용은 되었으나, ITO의 전도성이 상대적으로 낮아서 하부 전극층 물질로 채용되기는 어려웠다. 또한 ITO의 물성이 충격에 약한 취성이 있어서 열 압착 공정이 진행되는 본딩 메탈 재질로 채용하기에는 기술적 장벽이 있었다.
한편, 실시예에 의하면 투광성 전극층(130a)에 O2 플라즈마 또는 Ar 플라즈마 처리함으로써 하부 전극층인 자성층 또는 Sn 솔더층과 접촉력을 향상시킬 수 있으며 투광성 전극층(130a)의 신뢰성이 향상되는 기술적 효과가 있다. 또한 O2 플라즈마 또는 Ar 플라즈마 처리에 의해 ITO의 표면이 친수성화 됨으로써 투광성 전극층(130a) 상에 형성되는 자성층(130c) 또는 접착층(130d)의 표면 특성이 현저히 개선되어 뭉침 현상 없이 균일하게 형성되는 기술적 효과가 있다.
구체적으로 실시예에 의하면 자가조립 방식으로 조립한 후, 점등하기 위해 발광소자 칩의 p형 반도체층과 n형 반도체층을 연결한다. 이때, 종래 내부 기술에서는 점등용 후면 메탈(Sn)의 기본 특성이 증착 한 후에 울퉁불퉁하게 형성된다. 이러한 종래 칩은 점등 배선과 연결되는 부분이 닿는 면적이 작아 점등 후 약점등이 되거나, 점등이 되지 않는 경우가 많다.
하지만 실시예가 적용된 평평한 구조의 수직형 칩은 하부 점등 배선 전극과 면으로 전체적으로 접촉되어 있어서 전기적 컨택이 우수하며 점등 수율이 현저히 향상되는 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결할 수 있는 기술적 효과가 있다.
예를 들어, 유체 내에서 전기장과 자기장을 이용하는 유전영동 힘에 의한 자가 조립방식에서 칩에 작용하는 DEP force는 유전율이 높을수록 큰 DEP force가 발생된다.
실시예에서 발광소자 칩에 구비된 투광성 전극은 유전율을 가짐에 따라 유전막으로써 역할을 하기 때문에 DEP force가 향상되어 조립률을 향상시킬 수 있는 이질적이고 특별한 기술적 효과가 있다.
또한 유전영동에서 DEP force는 모서리 부분에 집중되게 되는데, 종래 LED 칩에서의 본딩 메탈은 울퉁불퉁하게 튀어나와 있고 DEP force가 한쪽 방향으로 치우쳐서 LED 칩이 tilt 될 가능성이 많아진다.
반면 실시예가 적용된 발광소자는 투광성 전극층에 의해 표면 특성이 플랫한 하부 전극층으로 인해 발광소자 칩 하부에서의 DEP force가 고르게 분포하게 작용되어 발광소자 칩이 조립 홀에 정 조립률이 현저히 향상되는 기술적 효과가 있다.
또한 종래 내부 기술에서 발광소자 칩의 후면 메탈은 다른 메탈 위에 올라가게 되면 뭉치는 성질이 있어서 표면이 울퉁불퉁하게 되며 조립 홀에 들어가더라도 닿는 면적이 적어 쉽게 이탈되어 조립율이 떨어지게 된다.
반면 실시예에 의하면 후면에 형성되는 본딩 메탈을 평평하게 형성함으로써 전기장에 의해 조립홀에 조립된 발광소자의 후면이 조립 홀 내부에 평평하면 닿는 면적이 많아져 안정하게 되고, 조립율이 향상되는 기술적 효과가 있다.
이하 실시예에서의 제1 반도체 발광소자(100) 및 제2 반도체 발광소자(102)의 제조공정을 설명하기로 하며, 도 11을 참조하여 제2 반도체 발광소자(102)를 중심으로 설명하기로 한다.
도 11을 참조하면, 소정의 제1 기판(미도시) 상에 발광구조물(110)을 형성할 수 있고, 발광구조물(110) 상에 제2 전극층(130)을 형성할 수 있다.
상기 제1 기판은 사파이어 기판 일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판 상에는 언도프트 반도체층(미도시)이 형성될 수 있다.
상기 발광구조물(110)은 제1 도전형 반도체층(111), 활성층(112), 제2 도전형 반도체층(113)을 포함할 수 있다. 상기 제1 도전형 반도체층(111)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(113)은 p형 반도체층일 수 있으나 이에 한정되는 것은 아니다.
상기 제2 전극층(130)은 상기 발광구조물(110) 상에 순차적으로 형성되는 투광성 전극층(130a), 반사층(130b), 자성층(130c) 및 접착층(130d)을 포함할 수 있다.
상기 투광성 전극층(130a)이 형성된 후 앞서 기술된 플라즈마 공정이 진행될 수 있다. 상기 반사층(130b)은 반사율이 좋은 Ag, Al, AgPdCu 중 어느 하나일 수 있다.
상기 접착층(130d)은 Ti 또는 Cr과 같은 접착력이 우수한 메탈일 수 있다.
이후 소정의 제2 기판(미도시)을 제2 전극층(130)에 본딩하여 전면 LLO를 하여 제1 기판을 제거함으로써 제2 기판 상에 제2 도전형 반도체층, 활성층 및 제1 도전형 반도체층 순으로 배치된 발광구조물(110)을 형성할 수 있다.
이후 언도프트 반도체층을 제거하고 돔 형태의 라운드 반도체층을 형성하기 위해 노출된 제1 도전형 반도체층(111) 상에 제1 라운드 식각패턴(미도시)을 형성할 수 있다.
상기 제1 라운드 식각패턴은 PR 또는 SiO2 물질일 수 있으나 이에 한정되지 않으며, 플라즈마 장비로 식각할 수 있다. 이 때, PR 또는 SiO2 패턴형성할 때, 돔 모양으로 만들면 플라즈마 식각 할 때 발광구조물인 GaN 또한 같은 모양으로 만들어질 수 있다.
이때 활성층(112)이 도달하기 전까지 제1 도전형 반도체층(111)의 일부를 식각하여 돌출된 반도체층(110P)을 형성할 수 있다.
다음으로 발광구조물(110) 상에 패시베이션층(120)을 증착하고 제2 기판을 제거하여 실시예에 따른 반도체 발광소자를 제조할 수 있다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 자가조립 단계에서, LED 칩의 하부 반도체층과 하부 전극을 상부 반도체층보다 넓은 폭으로 형성할 수 있다. 이에 따라 실시예에 의하면 DEP force가 하부 전극판 쪽에서 상대적으로 크게 형성되어 LED 칩의 조립방향을 제어하여 정 조립이 가능한 기술적 효과가 있다.
또한 실시예에 의하면 자가조립 후에 돔 형상의 상부 반도체층에 의해 발광된 빛의 전반사를 방지하여 광추출 효율이 향상되며, 또한 넓은 하부 전극판에 의해 디스플레이 패널단에서 전기적 접촉면적이 증대되어 전기적 특성이 향상되는 복합적 기술적 효과가 있다.
또한 실시예에 따른 반도체 발광소자는 돔 모양의 라운딩 반도체층(110R)을 포함함에 따라 활성층(112)의 수평 폭이 반도체 발광소자의 최대 수평 폭인 돌출된 반도체층(110P)의 수평 폭에 대응되는 영역까지 활성층(112)이 존재함에 따라 칩 사이즈 전체가 발광 면적이 될 수 있고, 이에 따라 기존의 칩보다 발광면적이 넓어 광효율이 현저히 향상되는 효과가 있다.
또한 실시예에 의하면 자가조립 과정에서 라운딩 반도체층(110R)이 조립 전극을 향하여 조립 홀(340H)에 위치하더라도 조립 전극과 대응되는 면적이 작아 전기장의 영향이 약하므로 조립홀에 들어가더라도 바로 빠져나오게 되어 조립 불량을 방지할 수 있다.
또한 실시예는 라운딩 반도체층(110R)을 구비한 반도체 발광소자와 조립 기판과의 마찰력이 낮아 발광소자 칩의 이동 속도가 매우 빨라 조립 속도를 높일 수 있다.
또한 실시예에 의하면, 유전영동(dielectrophoresis, DEP)을 이용한 자가조립 방식에서 DEP force의 불균일성 등으로 인해 자가 조립률이 낮은 문제를 해결할 수 있는 기술적 효과가 있다.
또한 실시예가 적용된 발광소자는 투광성 전극층에 의해 표면 특성이 플랫한 하부 전극층으로 인해 발광소자 칩 하부에서의 DEP force가 고르게 분포하게 작용되어 발광소자 칩이 조립 홀에 정 조립률이 현저히 향상되는 기술적 효과가 있다.
또한 실시예에 의하면, 자가조립된 발광소자의 전극과 소정의 패널 전극 사이의 전기적 접촉특성이 저하되어 점등률이 저하되는 문제를 해결할 수 있는 기술적 효과가 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 마이크로급이나 나노급 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.

Claims (12)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층 및 그 사이에 배치되는 활성층을 포함하는 발광구조물;
    상기 발광구조물 상에 배치되는 패시베이션층; 및
    상기 발광구조물 아래에 배치되는 제2 전극층;을 포함하며,
    상기 발광구조물은, 그 상면이 일부가 라운딩된 라운딩 반도체층을 포함하는, 디스플레이 화소용 반도체 발광소자.
  2. 제1항에 있어서,
    상기 발광구조물은, 상기 제1 도전형 반도체층의 상부 일부의 측면에 상기 라운딩된 라운딩 반도체층을 포함하는, 디스플레이 화소용 반도체 발광소자.
  3. 제1항에 있어서,
    상기 발광구조물은,
    상기 제1 도전형 반도체층의 상부 일부의 측면 및 상면 일부에 상기 라운딩된 라운딩 반도체층을 포함하는, 디스플레이 화소용 반도체 발광소자.
  4. 제1항에 있어서,
    상기 발광구조물은,
    상기 라운딩 반도체층의 측면보다 양측 수평방향으로 더 연장된 돌출된 반도체층을 더 포함하는, 디스플레이 화소용 반도체 발광소자.
  5. 제4항에 있어서,
    상기 돌출된 반도체층은 상기 제1 도전형 반도체층, 상기 활성층 및 상기 제2 도전형 반도체층을 포함하는, 디스플레이 화소용 반도체 발광소자.
  6. 제5항에 있어서,
    상기 활성층의 수평 폭은 상기 발광구조물의 최대 수평 폭과 대응되는 폭으로 형성되는, 디스플레이 화소용 반도체 발광소자.
  7. 제4항에 있어서,
    상기 제2 전극층은, 상기 발광구조물 상에 배치되는 투광성 전극층을 포함하는, 디스플레이 화소용 반도체 발광소자.
  8. 제7항에 있어서,
    상기 제2 전극층은,
    상기 투광성 전극층 상에 배치되는 반사층, 상기 반사층 상에 배치되는 자성층 및 상기 자성층 상에 배치되는 접착층을 포함하는, 디스플레이 화소용 반도체 발광소자.
  9. 제4항에 있어서,
    상기 돌출된 반도체층의 수평 폭은 상기 제2 전극층의 수평 폭과 같은, 디스플레이 화소용 반도체 발광소자.
  10. 제7항에 있어서,
    상기 투광성 전극층의 표면은 친수성(hydrophilic)인, 디스플레이 화소용 반도체 발광소자.
  11. 제10항에 있어서,
    상기 투광성 전극층은 O2 플라즈마 또는 Ar 플라즈마 처리된, 디스플레이 화소용 반도체 발광소자.
  12. 제1항에 따른 디스플레이 화소용 반도체 발광소자를 포함하는, 반도체 발광소자를 포함하는 디스플레이 장치.
PCT/KR2022/011240 2022-07-29 2022-07-29 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치 WO2024025015A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2022/011240 WO2024025015A1 (ko) 2022-07-29 2022-07-29 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
US18/227,788 US20240038825A1 (en) 2022-07-29 2023-07-28 Semiconductor light emitting device for a display pixel and a display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/011240 WO2024025015A1 (ko) 2022-07-29 2022-07-29 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2024025015A1 true WO2024025015A1 (ko) 2024-02-01

Family

ID=89664809

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/011240 WO2024025015A1 (ko) 2022-07-29 2022-07-29 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Country Status (2)

Country Link
US (1) US20240038825A1 (ko)
WO (1) WO2024025015A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013117944A1 (en) * 2012-02-09 2013-08-15 Mled Limited Enhanced light extraction
KR20200023319A (ko) * 2020-01-22 2020-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20200026766A (ko) * 2019-11-11 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
US11257982B1 (en) * 2018-10-18 2022-02-22 Facebook Technologies, Llc Semiconductor display device
CN114664997A (zh) * 2022-03-14 2022-06-24 Tcl华星光电技术有限公司 发光二极管、发光基板以及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013117944A1 (en) * 2012-02-09 2013-08-15 Mled Limited Enhanced light extraction
US11257982B1 (en) * 2018-10-18 2022-02-22 Facebook Technologies, Llc Semiconductor display device
KR20200026766A (ko) * 2019-11-11 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법
KR20200023319A (ko) * 2020-01-22 2020-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
CN114664997A (zh) * 2022-03-14 2022-06-24 Tcl华星光电技术有限公司 发光二极管、发光基板以及显示装置

Also Published As

Publication number Publication date
US20240038825A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021107270A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2023068407A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2023106861A1 (ko) 화소용 반도체 발광소자의 전사를 위한 기판 구조 및 이를 포함하는 디스플레이 장치
WO2020251070A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2024075859A1 (ko) 디스플레이 장치
WO2023106766A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2016195165A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2024025015A1 (ko) 디스플레이 화소용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2023042926A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2022019346A1 (ko) 반도체 발광소자 및 반도체 발광소자를 이용한 디스플레이 장치
WO2024080390A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2023022268A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2022065557A1 (ko) 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2021054546A1 (ko) 반도체 발광소자의 자가조립용 조립 챔버
WO2024025019A1 (ko) 디스플레이 화소용 반도체 발광소자의 조립 기판구조 및 이를 포함하는 디스플레이 장치
WO2023182538A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2024025017A1 (ko) 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
WO2023068409A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2024080391A1 (ko) 반도체 발광소자를 포함하는 디스플레이 장치
WO2023132385A1 (ko) 반도체 발광소자의 디스플레이 장치
WO2023033213A1 (ko) 디스플레이 패널용 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2024034697A1 (ko) 반도체 발광 소자 및 디스플레이 장치
WO2023027217A1 (ko) 디스플레이 장치
WO2023085473A1 (ko) 디스플레이 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22953240

Country of ref document: EP

Kind code of ref document: A1