WO2022065557A1 - 반도체 발광소자 및 이를 포함하는 디스플레이 장치 - Google Patents

반도체 발광소자 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2022065557A1
WO2022065557A1 PCT/KR2020/013208 KR2020013208W WO2022065557A1 WO 2022065557 A1 WO2022065557 A1 WO 2022065557A1 KR 2020013208 W KR2020013208 W KR 2020013208W WO 2022065557 A1 WO2022065557 A1 WO 2022065557A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
layer
emitting device
semiconductor layer
semiconductor
Prior art date
Application number
PCT/KR2020/013208
Other languages
English (en)
French (fr)
Inventor
박칠근
장원재
김정훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US18/028,603 priority Critical patent/US20230335674A1/en
Priority to PCT/KR2020/013208 priority patent/WO2022065557A1/ko
Priority to KR1020237009413A priority patent/KR20230074724A/ko
Publication of WO2022065557A1 publication Critical patent/WO2022065557A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Definitions

  • the embodiment relates to a semiconductor light emitting device and a display device including the same.
  • the large-area display includes a liquid crystal display (LCD), an OLED display, and a micro-LED display.
  • LCD liquid crystal display
  • OLED organic light-emitting diode
  • micro-LED micro-emitting diode
  • the micro-LED display is a display using micro-LED, which is a semiconductor light emitting device having a diameter or cross-sectional area of 100 ⁇ m or less, as a display device.
  • Micro-LED display has excellent performance in many characteristics such as contrast ratio, response speed, color reproducibility, viewing angle, brightness, resolution, lifespan, luminous efficiency and luminance because micro-LED, a semiconductor light emitting device, is used as a display device.
  • the micro-LED display has the advantage of being able to separate and combine the screens in a modular way, so that the size or resolution can be freely adjusted and the flexible display can be implemented.
  • Transfer technologies that have been recently developed include a pick and place process, a laser lift-off method, or a self-assembly method.
  • the self-assembly method is a method in which a semiconductor light emitting device finds an assembly position by itself in a fluid, and is advantageous for realization of a large-screen display device.
  • US Patent No. 9,825,202 has proposed a micro-LED structure suitable for self-assembly, but research on a technology for manufacturing a display through self-assembly of micro-LED is still insufficient.
  • the conventional micro-LED chip structure is manufactured in a mesa shape.
  • TV, VR, and AR technologies using micro LEDs micro-sized chips are required.
  • the area of the active layer that emits light is smaller than the area of the LED chip, so there is a problem in that the luminous efficiency is lowered.
  • the conventional PSS structure is formed on a sapphire substrate, which is a growth substrate, but when the growth substrate remains, the thickness of the micro-LED package becomes thicker, so it is difficult to apply it to an ultra-thin micro-LED display.
  • One of the technical tasks of the embodiment is that in transferring the semiconductor light emitting devices to the display panel, the transfer speed and the transfer yield can be simultaneously improved, and the transfer and assembly efficiency is improved without positional confusion during direct self-assembly.
  • An object of the present invention is to provide a semiconductor light emitting device having an ultra-small size that can be increased and a display device including the same.
  • one of the technical tasks of the embodiment is to provide a semiconductor light emitting device capable of maximizing luminous efficiency as well as providing an ultra-small size micro LED chip structure having an ultra-fast direct self-assembly transfer function using an electromagnetic field and a display device including the same. it is ham
  • one of the technical problems of the embodiment is a semiconductor light emitting device capable of maximizing luminous efficiency with side-effects of an ultra-small LED chip as well as a structure resistant to collisions between chips and external impact during self-assembly, and a semiconductor light emitting device including the same
  • An object of the present invention is to provide a display device.
  • one of the technical tasks of the embodiment is to provide a semiconductor light emitting device package capable of improving light extraction efficiency while implementing an ultra-thin micro-LED display and a display device including the same.
  • the semiconductor light emitting device includes a second electrode layer 120 , a light emitting structure 110 disposed on the second electrode layer 120 , and a protruding mesa semiconductor layer disposed on the light emitting structure 110 .
  • (100P) and a passivation layer 130 disposed on a side surface of the light emitting structure 110 may be included.
  • the protruding mesa semiconductor layer 100P may include a first conductivity type mesa semiconductor layer 111b and an undoped mesa semiconductor layer 105b.
  • the second electrode layer 120 includes a transparent electrode layer 121 disposed on the light emitting structure 110 , a reflective layer 122 disposed on the transparent electrode layer 121 , and a reflective layer 122 disposed on the reflective layer 122 .
  • a magnetic layer 123 may be included.
  • a horizontal width W2 of the protruding mesa semiconductor layer 100P may be smaller than a horizontal width W1 of the light emitting structure 110 .
  • a horizontal width W2 of the protruding mesa semiconductor layer 100P may be smaller than a horizontal width W3 of the second electrode layer 120 .
  • a horizontal width W2 of the protruding mesa semiconductor layer 100P is smaller than a horizontal width W1 of the light emitting structure 110 or a horizontal width W3 of the second electrode layer 120, and the second The electrode layer 120 may include a magnetic material, and the protruding mesa semiconductor layer 100P may not include a magnetic material.
  • a height H2 of the protruding mesa semiconductor layer 100P may be smaller than a height H1 of the light emitting structure 110 .
  • a horizontal width W1 of the active layer 112 may be greater than a horizontal width W3 of the second electrode layer 120 .
  • the passivation layer 130 may be disposed up to a side surface of the second conductivity type semiconductor layer 113 of the light emitting structure and a part of the side surface and a bottom surface of the second electrode layer 120 .
  • the protruding mesa semiconductor layer 100P disposed on the light emitting structure 110 may improve light extraction efficiency by a photonic crystal function.
  • the embodiment may further include a light extraction structure 140 disposed on a side surface of the protruding mesa semiconductor layer 100P.
  • the light extraction structure 140 includes a reflective material of a metallic material, and the first pad electrode 221 is in contact with the light extraction structure 140 so that it is electrically connected to the first conductive semiconductor layer 111 of the light emitting structure. can be connected to
  • the embodiment may further include a second solder layer 160 disposed under the second electrode layer 120 .
  • a display device includes a panel substrate 110 including a first wiring electrode 121 and a second wiring electrode 122, and any one of the semiconductor light emitting device packages disposed on the panel substrate. can do.
  • the transfer speed and the transfer yield can be simultaneously improved, and the protruding mesa structure As is placed in the opposite region of p-GaN, there is a technical effect that can increase transfer and assembly efficiency without positional confusion during direct self-assembly.
  • the light emitting area of the light emitting device chip can be realized to the maximum area, and by implementing a structure having a highly reflective metal layer, the luminous efficiency is maximized as well as ultra-small size micro LED having an ultra-fast direct self-assembly transfer function using an electromagnetic field. There is a technical effect that can provide a chip structure.
  • the passivation layer is formed on the side surface of the second conductivity-type semiconductor layer, and the side surface and the bottom surface of the second electrode layer, it is possible to provide a structure strong against inter-chip collision and external impact during self-assembly.
  • the semiconductor light emitting device 150R may have a chip structure for direct self assembly transfer (DSAT) using an electromagnetic field.
  • DSAT direct self assembly transfer
  • the transparent electrode layer 121 and the reflective layer 122 as the second electrode layer 120 are formed over the entire area of the p-GaN region that is the second conductivity type semiconductor layer 113 . and forming a magnetic layer 123 of an electromagnetic material on the reflective layer 122 .
  • the mesa-shaped protruding mesa semiconductor layer 100P on the opposite surface of the p-GaN region may be implemented in a size smaller than the chip size, and the passivation layer 130 may be formed on the top and side surfaces of the p-GaN region of the chip. .
  • the embodiment in transferring the semiconductor light emitting devices to the display panel, it is possible to simultaneously improve the transfer speed and the transfer yield. In case of direct self-assembly, there is a technical effect that can increase transfer and assembly efficiency without positional confusion.
  • the horizontal width W2 of the protruding mesa semiconductor layer 100P is smaller than the horizontal width W1 of the light emitting structure 110 or the horizontal width W3 of the second electrode layer 120 .
  • the horizontal width W2 of the mesa semiconductor layer 100P is 1/4 to 2/3 of the horizontal width W1 of the light emitting structure 110 or the horizontal width W3 of the second electrode layer 120 . , or may be formed in the range of 1/3 to 1/2.
  • the horizontal width W2 of the protruding mesa semiconductor layer 100P is formed to be smaller than the horizontal width W1 of the light emitting structure 110 or the horizontal width W3 of the second electrode layer 120, thereby direct self-assembly It is possible to increase the transfer and assembly efficiency without cross-positional confusion, and accordingly, it is possible to simultaneously improve the transfer speed and the transfer yield in transferring the semiconductor light emitting devices to the display panel.
  • the horizontal width W2 of the protruding mesa semiconductor layer 100P is formed to be smaller than the horizontal width W1 of the light emitting structure 110 or the horizontal width W3 of the second electrode layer 120, and the second 2
  • the electrode layer 120 contains a magnetic material, but the protruding mesa semiconductor layer 100P does not contain a magnetic material, so there is no transfer and assembly efficiency during direct self-assembly due to the mesa-shaped structure and material characteristics. There is a technical effect that can increase this.
  • the height (H2) of the protruding mesa semiconductor layer (100P) is formed smaller than the height (H1) of the light emitting structure 110, so that there is no positional confusion during direct self-assembly, and the transfer and assembly efficiency can be increased,
  • the etched range of the first conductivity-type semiconductor layer 111 in the light emitting structure there is a technical effect of improving the internal luminous efficiency by maintaining the epi characteristics of the light emitting structure.
  • the horizontal width W1 of the active layer 112 is greater than the horizontal width W3 of the second electrode layer 120 , so that the light emitting area of the light emitting device chip can be realized as the maximum area.
  • a structure having a highly reflective metal layer it not only maximizes luminous efficiency, but also has a technical effect that can provide an ultra-small size micro LED chip structure with an ultra-fast direct self-assembly transfer function using an electromagnetic field.
  • the passivation layer 130 is formed up to a part of the side surface and the bottom surface of the second conductive type semiconductor layer 113 and the second electrode layer 120, so that it is resistant to collisions between chips and external impact during self-assembly.
  • the passivation layer 130 on the upper and side surfaces of the p-GaN region of the light emitting chip, there is a technical effect of maximizing the luminous efficiency as side-effects of the ultra-small LED chip.
  • FIG. 1 is an exemplary view in which a display device 100 according to an embodiment is disposed in a living room together with a washing machine 10, a robot cleaner 20, an air purifier 30, and the like.
  • FIG. 2 is an enlarged view of a first panel area A1 in the display device 100 of FIG. 1 .
  • FIG 3 is a view showing an example in which the semiconductor light emitting device 150R according to the embodiment is assembled on the substrate 200 by a self-assembly method.
  • FIG. 4 is a cross-sectional view of a package in which a semiconductor light emitting device 150R according to an embodiment is assembled on a substrate 200;
  • FIG. 5 is a detailed view of the semiconductor light emitting device 150R according to the embodiment in the semiconductor light emitting device package shown in FIG. 4 .
  • 6A to 6H are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment.
  • FIG. 7 is a cross-sectional view of the semiconductor light emitting device 150R2 according to the second embodiment.
  • FIG. 8 is a cross-sectional view of a semiconductor light emitting device 150R3 according to a third embodiment.
  • the display device described in this specification includes a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), a navigation system, a slate PC, Tablet PCs, Ultra-Books, digital TVs, desktop computers, and the like may be included.
  • PDA personal digital assistant
  • PMP portable multimedia player
  • a navigation system a slate PC, Tablet PCs, Ultra-Books, digital TVs, desktop computers, and the like
  • slate PC Portable Multimedia player
  • Tablet PCs Portable TVs
  • desktop computers and the like
  • the configuration according to the embodiment described in the present specification may be applied to a display capable device even if it is a new product form to be developed later.
  • FIG. 1 is an exemplary diagram in which a display device 100 according to an embodiment is disposed in a living room together with a washing machine 10 , a robot cleaner 20 , an air cleaner 30 , and the like.
  • the display device 100 of the embodiment may display the status of various electronic products such as the washing machine 10, the robot cleaner 20, and the air purifier 30, and may communicate with each electronic product based on IOT, and a user It is also possible to control each electronic product based on the setting data of .
  • the display apparatus 100 may include a flexible display manufactured on a thin and flexible substrate.
  • the flexible display may be bent or rolled like paper while maintaining characteristics of a conventional flat panel display.
  • visual information may be implemented by independently controlling light emission of unit pixels arranged in a matrix form.
  • the unit pixel means a minimum unit for realizing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • the semiconductor light emitting device may be a Micro-LED, but is not limited thereto.
  • FIG. 2 is an enlarged view of the first panel area A1 in the display apparatus 100 of FIG. 1 .
  • the display apparatus 100 may be manufactured by mechanically and electrically connecting a plurality of panel areas such as the first panel area A1 by tiling.
  • the first panel area A1 may include a plurality of unit pixels 150L, and each unit pixel 150L includes a first semiconductor light emitting device 150R, a second semiconductor light emitting device 150G, and a third semiconductor.
  • the light emitting device 150B may be included as a sub-pixel.
  • the first, second, and third semiconductor light emitting devices 150R, 150G, and 150B may be a red light emitting device R, a green light emitting device G, and a blue light emitting device B, respectively, but are not limited thereto. .
  • the first semiconductor light emitting device 150R will be mainly described, and the remaining second and third semiconductor light emitting devices 150G and 150B may also adopt the technical characteristics of the first semiconductor light emitting device 150R, hereinafter '
  • the 'first semiconductor light emitting device according to the embodiment' will be referred to as a 'semiconductor light emitting device according to the embodiment'.
  • each semiconductor light emitting device may be driven by an active matrix (AM) method or a passive matrix (PM) method.
  • AM active matrix
  • PM passive matrix
  • FIG. 3 is a diagram illustrating an example in which the semiconductor light emitting device 150R according to the first embodiment is assembled to the substrate 200 by a self-assembly method
  • FIG. 4 is a semiconductor light emitting device 150R according to the first embodiment.
  • ) is a cross-sectional view of the package assembled on the substrate 200 (hereinafter, 'first embodiment' is referred to as 'embodiment').
  • the substrate 200 may be a panel substrate of a display device or a temporary donor substrate for transfer.
  • the substrate 200 will be described as a panel substrate of a display device, but the embodiment is not limited thereto.
  • the substrate 200 may be formed of glass or polyimide.
  • the substrate 200 may include a flexible material such as polyethylene naphthalate (PEN) or polyethylene terephthalate (PET).
  • PEN polyethylene naphthalate
  • PET polyethylene terephthalate
  • the substrate 200 may be made of a transparent material, but is not limited thereto.
  • the semiconductor light emitting device 150R may be introduced into a chamber 1300 filled with a fluid 1200 .
  • the fluid 1200 may be water such as ultrapure water, but is not limited thereto.
  • the substrate 200 may be disposed on the chamber 1300 .
  • the substrate 200 may be introduced into the chamber 1300 .
  • a pair of first electrodes 211 and second electrodes 212 corresponding to each of the semiconductor light emitting devices 150R to be assembled may be formed on the substrate 200 .
  • the first electrode 211 and the second electrode 212 may be formed of a transparent electrode (ITO) or include a metal material having excellent electrical conductivity.
  • the first electrode 211 and the second electrode 212 may include titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), It may be formed of at least one of tungsten (W) and molybdenum (Mo) or an alloy thereof.
  • the first electrode 211 and the second electrode 212 emit an electric field as a voltage is applied, thereby fixing the semiconductor light emitting device 150R assembled to the assembly hole 202 on the substrate 200 . It can function as an assembled electrode.
  • the distance between the first electrode 211 and the second electrode 212 is formed to be smaller than the width of the semiconductor light emitting device 150R and the width of the assembly hole 202, so that the semiconductor light emitting device 150R is assembled using an electric field. can be fixed more precisely.
  • An insulating layer 220 is formed on the first electrode 211 and the second electrode 212 to protect the first electrode 211 and the second electrode 212 from the fluid 1200, and the first electrode At 211 , it is possible to prevent leakage of current flowing through the second electrode 212 .
  • the insulating layer 220 may be formed of a single layer or multiple layers of an inorganic insulator such as silica or alumina or an organic insulator.
  • the insulating layer 220 may include an insulating and flexible material such as polyimide, PEN, PET, etc., and may be integrally formed with the substrate 200 to form a single substrate.
  • the insulating layer 220 may be an adhesive insulating layer or a conductive adhesive layer having conductivity.
  • the insulating layer 220 may be flexible to enable a flexible function of the display device.
  • a barrier rib 200S may be formed on the insulating layer 220 .
  • a partial region of the partition wall 200S may be positioned above the first electrode 211 and the second electrode 212 .
  • a second pad electrode 222 for applying power to the semiconductor light emitting device 150R may be formed between the barrier rib 200S and the insulating layer 220 .
  • An assembly hole 202 to which the semiconductor light emitting devices 150R are coupled is formed in the substrate 200 , and a surface on which the assembly hole 202 is formed may be in contact with the fluid 1200 .
  • the assembly hole 202 may guide an accurate assembly position of the semiconductor light emitting device 150R.
  • the assembly hole 202 may have a shape and a size corresponding to the shape of the semiconductor light emitting device 150R to be assembled at a corresponding position. Accordingly, it is possible to prevent assembling other semiconductor light emitting devices or assembling a plurality of semiconductor light emitting devices in the assembly hole 202 .
  • the assembly apparatus 1100 including a magnetic material may move along the substrate 200 .
  • the assembling apparatus 1100 may move while in contact with the substrate 200 in order to maximize the area applied by the magnetic field into the fluid 1200 .
  • the assembling apparatus 1100 may include a plurality of magnetic materials or a magnetic material having a size corresponding to that of the substrate 200 . In this case, the moving distance of the assembly apparatus 1100 may be limited within a predetermined range.
  • the semiconductor light emitting device 150R in the chamber 1300 may move toward the assembling apparatus 1100 .
  • the semiconductor light emitting device 150R may enter the assembly hole 202 and come into contact with the substrate 200 while moving toward the assembly apparatus 1100 .
  • the semiconductor light emitting device 150R in contact with the substrate 200 is assembled in the assembly apparatus 1100 . It can be prevented from being separated by the movement of
  • a predetermined solder layer 225 is further formed between the semiconductor light emitting device 150R and the second pad electrode 222 assembled on the assembly hole 202 of the substrate 200 to form a semiconductor
  • the coupling force of the light emitting device 150R may be improved.
  • the first pad electrode 221 may be connected to the semiconductor light emitting device 150R to apply power.
  • a molding layer 230 may be formed in the partition wall 200S and the assembly hole 202 of the substrate 200 .
  • the molding layer 230 may be a transparent resin or a lane including a reflective material and a scattering material.
  • FIG. 5 is a detailed view of the semiconductor light emitting device 150R according to the embodiment in the semiconductor light emitting device package shown in FIG. 4 .
  • the semiconductor light emitting device 150R may include a protruding mesa semiconductor layer 100P, and as the protruding mesa structure is disposed in a region opposite to p-GaN, it is positioned at the time of direct self-assembly. As the transfer and assembly efficiency can be increased without cross-talk, there is a technical effect of simultaneously improving the transfer speed and the transfer yield in transferring the semiconductor light emitting devices to the display panel.
  • the light emitting area of the light emitting device chip can be realized to the maximum area, and by implementing a structure having a highly reflective metal layer, the luminous efficiency is maximized as well as ultra-small size micro LED having an ultra-fast direct self-assembly transfer function using an electromagnetic field. There is a technical effect that can provide a chip structure.
  • the passivation layer on the upper and side surfaces of the p-GaN region of the light emitting chip, it is not only a structure strong against inter-chip collisions and external impacts during self-assembly, but also as a side-effects of the ultra-small LED chip. There is a technical effect that can maximize the luminous efficiency.
  • FIG. 5 is a detailed view of the semiconductor light emitting device 150R according to the embodiment.
  • the semiconductor light emitting devices 150R, 150G, and 150B are pn junction diodes in which electrical energy is converted into light energy, and may be made of a compound semiconductor including elements of groups III and V on the periodic table, and By controlling the band gap energy by adjusting the composition ratio, it is possible to realize various colors such as red, green, and blue.
  • the semiconductor light emitting device 150R may include a second electrode layer 120 , a light emitting structure 110 , and a protruding mesa semiconductor layer 100P and a passivation layer 130 .
  • the protruding mesa semiconductor layer 100P may include a first conductivity type mesa semiconductor layer 111b and an undoped mesa semiconductor layer 105b.
  • the light emitting structure 110 may include a first conductivity type semiconductor layer 111 , an active layer 112 , and a second conductivity type semiconductor layer 113 .
  • the first conductivity type semiconductor layer 111 may be implemented as a group III-5 compound semiconductor doped with a first conductivity type dopant, and when the first conductivity type semiconductor layer is an n-type semiconductor layer, the first conductivity type semiconductor layer 111 .
  • the type dopant is an n-type dopant and may include, but is not limited to, Si, Ge, Sn, Se, and Te.
  • the electrons injected through the first conductivity type semiconductor layer 111 and the holes injected through the second conductivity type semiconductor layer 113 meet each other and the energy determined by the bandgap energy inherent to the active layer material A layer that emits light with
  • the active layer 112 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure.
  • MQW multi quantum well
  • the well layer/barrier layer of the active layer 112 includes at least one of InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP It may be formed in a pair structure, but is not limited thereto.
  • the second conductivity type semiconductor layer 113 is a group 3-group-5 compound semiconductor doped with a second conductivity type dopant, for example, In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1). , 0 ⁇ x+y ⁇ 1) may include a semiconductor material having a composition formula.
  • the second conductivity-type semiconductor layer 113 is a p-type semiconductor layer
  • the second conductivity-type dopant is a p-type dopant and may include Mg, Zn, Ca, Sr, Ba, or the like.
  • the second electrode layer 120 may include a transparent electrode layer 121 , a reflective layer 122 , and a magnetic layer 123 .
  • the transparent electrode layer 121 includes indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), and indium gallium tin (IGTO).
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • IZTO indium zinc tin oxide
  • IAZO indium aluminum zinc oxide
  • IGZO indium gallium zinc oxide
  • IGTO indium gallium tin
  • IrOx It may be formed including at least one of RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, and Ni/IrOx/Au/ITO, but is not limited thereto.
  • the reflective layer 122 may include a reflective layer made of a metal layer including Al, Ag, or an alloy containing Al or Ag.
  • the reflective layer 122 may include one or more metals selected from among Ti, Al, Ag, TiAl, TiAlTi, TiAgTi, MoAl, MoAlMo, and MoAlTi in a single layer or in multiple layers.
  • the reflective layer 122 may include a bonding metal such as Ti, Cr, Mo, or Pt.
  • the magnetic layer 123 may include a magnetic metal such as nickel (Ni), but is not limited thereto.
  • One of the technical tasks of the embodiment is that in transferring the semiconductor light emitting devices to the display panel, the transfer speed and the transfer yield can be simultaneously improved, and the transfer and assembly efficiency is improved without positional confusion during direct self-assembly.
  • An object of the present invention is to provide a semiconductor light emitting device having an ultra-small size that can be increased and a display device including the same.
  • one of the technical tasks of the embodiment is to provide a semiconductor light emitting device capable of maximizing luminous efficiency as well as providing an ultra-small size micro LED chip structure having an ultra-fast direct self-assembly transfer function using an electromagnetic field and a display device including the same. it is ham
  • one of the technical tasks of the embodiment is a semiconductor light emitting device capable of maximizing luminous efficiency with side-effects of an ultra-small LED chip as well as a structure resistant to collision between chips and external impact during self-assembly, and a semiconductor light emitting device including the same
  • An object of the present invention is to provide a display device.
  • one of the technical tasks of the embodiment is to provide a semiconductor light emitting device package capable of improving light extraction efficiency while implementing an ultra-thin micro-LED display and a display device including the same.
  • one of the technical problems of the embodiment is that the conventional light emitting device package has a problem in that the thickness increases as the growth substrate remains to improve the light extraction efficiency, so the light extraction efficiency can be improved while implementing an ultra-thin micro-LED display.
  • An object of the present invention is to provide a semiconductor light emitting device package and a display device including the same.
  • the semiconductor light emitting device 150R may include a mesa semiconductor layer 100P protruding on the light emitting structure 110 , and the protruding mesa semiconductor layer 100P is a first It may include a conductive mesa semiconductor layer 111b and an undoped mesa semiconductor layer 105b.
  • the semiconductor light emitting device 150R may have a chip structure for direct self assembly transfer (DSAT) using an electromagnetic field.
  • DSAT direct self assembly transfer
  • the transparent electrode layer 121 and the reflective layer 122 as the second electrode layer 120 are formed over the entire area of the p-GaN region that is the second conductivity type semiconductor layer 113 . and forming a magnetic layer 123 of an electromagnetic material on the reflective layer 122 .
  • the mesa-shaped protruding mesa semiconductor layer 100P on the opposite surface of the p-GaN region may be implemented in a size smaller than the chip size, and the passivation layer 130 may be formed on the top and side surfaces of the p-GaN region of the chip. .
  • the embodiment it is possible to solve the problem facing the limitation of the physical area for forming the Mesa shape and the p/n-electrode layer on the same surface for manufacturing a micro-sized chip required for TV and VR/AR technology.
  • the embodiment in transferring the semiconductor light emitting devices to the display panel, it is possible to simultaneously improve the transfer speed and the transfer yield. In case of direct self-assembly, there is a technical effect that can increase transfer and assembly efficiency without positional confusion.
  • the horizontal width W2 of the protruding mesa semiconductor layer 100P is smaller than the horizontal width W1 of the light emitting structure 110 or the horizontal width W3 of the second electrode layer 120 .
  • the horizontal width W2 of the mesa semiconductor layer 100P is 1/4 to 2/3 of the horizontal width W1 of the light emitting structure 110 or the horizontal width W3 of the second electrode layer 120 . , or may be formed in the range of 1/3 to 1/2.
  • the horizontal width W2 of the protruding mesa semiconductor layer 100P is formed to be smaller than the horizontal width W1 of the light emitting structure 110 or the horizontal width W3 of the second electrode layer 120, thereby direct self-assembly It is possible to increase the transfer and assembly efficiency without cross-positional confusion, and accordingly, it is possible to simultaneously improve the transfer speed and the transfer yield in transferring the semiconductor light emitting devices to the display panel.
  • the horizontal width W2 of the protruding mesa semiconductor layer 100P is formed to be smaller than the horizontal width W1 of the light emitting structure 110 or the horizontal width W3 of the second electrode layer 120, and the second 2
  • the electrode layer 120 contains a magnetic material, but the protruding mesa semiconductor layer 100P does not contain a magnetic material, so there is no transfer and assembly efficiency during direct self-assembly due to the mesa-shaped structure and material characteristics. There is a technical effect that can increase this.
  • the height (H2) of the protruding mesa semiconductor layer (100P) is formed smaller than the height (H1) of the light emitting structure 110, so that there is no positional confusion during direct self-assembly, and the transfer and assembly efficiency can be increased,
  • the etched range of the first conductivity-type semiconductor layer 111 in the light emitting structure there is a technical effect of improving the internal luminous efficiency by maintaining the epi characteristics of the light emitting structure.
  • the horizontal width W1 of the active layer 112 is greater than the horizontal width W3 of the second electrode layer 120 , so that the light emitting area of the light emitting device chip can be realized as the maximum area.
  • a structure having a highly reflective metal layer it not only maximizes luminous efficiency, but also has a technical effect that can provide an ultra-small size micro LED chip structure with an ultra-fast direct self-assembly transfer function using an electromagnetic field.
  • the light emitting structure 110 is formed by forming the protrusion-type mesa semiconductor layer 100P on the relatively thick first conductivity-type semiconductor layer 111 without forming the mesa structure for the second conductivity-type semiconductor layer 113 . ), which minimizes damage caused by etching, improves reliability and has a technical effect that can improve internal luminous efficiency.
  • the passivation layer 130 is formed up to a part of the side surface and the bottom surface of the second conductive type semiconductor layer 113 and the second electrode layer 120, so that it is resistant to collisions between chips and external impact during self-assembly.
  • the passivation layer 130 on the upper and side surfaces of the p-GaN region of the light emitting chip, there is a technical effect of maximizing the luminous efficiency as side-effects of the ultra-small LED chip.
  • the light extraction efficiency can be improved while implementing an ultra-thin micro-LED display by improving the light extraction efficiency by the photonic crystal effect by the protruding mesa semiconductor layer 100P disposed on the light emitting structure 110 .
  • FIGS. 6A to 6H are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to an embodiment.
  • the undoped semiconductor layer 105 and the light emitting structure 110 may be sequentially formed on the growth substrate 102 .
  • the growth substrate 102 may be a sapphire substrate or a GaN substrate, but is not limited thereto.
  • the undoped semiconductor layer 105 may be a GaN-based semiconductor layer, and a dopant may not be implanted, but the dopant may be diffused in a subsequent process.
  • the light emitting structure 110 may include a first conductivity type semiconductor layer 111 , an active layer 112 , and a second conductivity type semiconductor layer 113 as described above.
  • the second electrode layer 120 including the transparent electrode layer 121 , the reflective layer 122 , and the magnetic layer 123 may be formed on the light emitting structure 110 .
  • the second electrode layer 120 may be partially etched by forming the first mask pattern M1 as an etch mask.
  • the etching of the second electrode layer 120 may be performed by dry etching, but is not limited thereto.
  • the light emitting structure 110 may be partially dry etched using the first mask pattern M1 as an etch mask, but is not limited thereto.
  • the second conductivity type semiconductor layer 113 and the active layer 112 of the light emitting structure 110 may be visible, and a portion of the first conductivity type semiconductor layer 111 may remain.
  • the insulating layer 130 may be formed after the first mask pattern M1 is removed.
  • the insulating layer 130 may be an oxide film or a nitride film, but is not limited thereto.
  • the growth substrate 102 may be exposed by etching the insulating layer 130 and the remaining first conductivity type semiconductor layer 111 and the undoped semiconductor layer 105 .
  • the exposed first conductivity type semiconductor layer 111 and the undoped semiconductor layer 105 that are not covered by the insulating layer 130 are wet-etched with KOH or the like to protrude the mesa semiconductor layer 100P.
  • the protruding mesa semiconductor layer 100P may include a first conductivity type mesa semiconductor layer 111b and an undoped mesa semiconductor layer 105b.
  • a portion of the insulating layer 130 may be etched to expose the magnetic layer 123 in the second electrode layer 120 .
  • the growth substrate 102 may be removed using LLO or the like to complete the semiconductor light emitting device 150R according to the embodiment shown in FIG. 5 .
  • the transfer speed and the transfer yield can be simultaneously improved, and the protruding mesa structure As is placed in the opposite region of p-GaN, there is a technical effect that can increase transfer and assembly efficiency without positional confusion during direct self-assembly.
  • the light emitting area of the light emitting device chip can be realized to the maximum area, and by implementing a structure having a highly reflective metal layer, the luminous efficiency is maximized as well as ultra-small size micro LED having an ultra-fast direct self-assembly transfer function using an electromagnetic field. There is a technical effect that can provide a chip structure.
  • the passivation layer is formed on the side surface of the second conductivity-type semiconductor layer, and the side surface and the bottom surface of the second electrode layer, it is possible to provide a structure strong against inter-chip collision and external impact during self-assembly.
  • FIG. 7 is a cross-sectional view of the semiconductor light emitting device 150R2 according to the second embodiment.
  • the second embodiment may adopt the technical features of the first embodiment, and the main features of the second embodiment will be mainly described below.
  • the semiconductor light emitting device 150R2 may include a light extraction structure 140 disposed on a side surface of the protruding mesa semiconductor layer 100P.
  • the light extraction structure 140 may be formed of an insulating layer or a metal layer.
  • the light extraction structure 140 may be DBR or the like, Ag, Ni, Al, etc., but is not limited thereto.
  • the light extraction structure 140 is disposed on the side of the protruding mesa semiconductor layer 100P, there is a technical effect of directional light extraction.
  • the light extraction structure 140 may also be formed on the upper surface of the first conductivity-type semiconductor layer 111 .
  • the first pad electrode 221 may be electrically connected to the first conductivity-type semiconductor layer 111 through a predetermined pad opening process.
  • the first pad electrode 221 is in contact with the light extraction structure 140 without the need for a predetermined pad opening process, so that the first conductivity type semiconductor layer It can be electrically connected to 111, and there is a complex technical effect that the light extraction structure 140 expands the electrical contact area with the pad electrode together with the optical effect of light extraction, so that the electrical characteristics are always maintained.
  • FIG. 8 is a cross-sectional view of the semiconductor light emitting device 150R3 according to the third embodiment.
  • the third embodiment may employ the technical features of the first or second embodiment, and the main features of the third embodiment will be mainly described below.
  • the semiconductor light emitting device 150R3 may further include a second solder layer 160 disposed under the second electrode layer 120 .
  • the bonding force between the semiconductor light emitting device and the second pad electrode 222 of the pad substrate is improved, thereby improving reliability.
  • the transfer speed and the transfer yield can be simultaneously improved, and the protruding mesa structure As is placed in the opposite region of p-GaN, there is a technical effect that can increase transfer and assembly efficiency without positional confusion during direct self-assembly.
  • the light emitting area of the light emitting device chip can be realized to the maximum area, and by implementing a structure having a highly reflective metal layer, the luminous efficiency is maximized as well as ultra-small size micro LED having an ultra-fast direct self-assembly transfer function using an electromagnetic field. There is a technical effect that can provide a chip structure.
  • the passivation layer is formed on the side surface of the second conductivity-type semiconductor layer, and the side surface and the bottom surface of the second electrode layer, it is possible to provide a structure strong against inter-chip collision and external impact during self-assembly.
  • the semiconductor light emitting device is not limited to the micro LED, but also includes a mini LED.
  • the semiconductor light emitting device can be applied to an LED having a relatively large area for lighting and signage.
  • the semiconductor light emitting device and a display device including the same include a digital TV, a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, personal digital assistants (PDA), and a portable multimedia player (PMP). ), navigation, a slate PC, a tablet PC, an ultra-book, a desktop computer, and the like.
  • PDA personal digital assistants
  • PMP portable multimedia player

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시예는 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 관한 것이다. 실시예에 따른 반도체 발광소자는, 제2 전극층(120)과, 상기 제2 전극층(120) 상에 배치된 발광구조물(110)과, 상기 발광구조물(110) 상에 배치된 돌출된 메사 반도체층(100P) 및 상기 발광구조물(110) 측면에 배치된 패시베이션층(130)을 포함할 수 있다. 상기 돌출된 메사 반도체층(100P)은 제1 도전형 메사 반도체층(111b)과 언도프트 메사 반도체층(105b)을 포함할 수 있다.

Description

반도체 발광소자 및 이를 포함하는 디스플레이 장치
실시예는 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 관한 것이다.
대면적 디스플레이는 액정디스플레이(LCD), OLED 디스플레이, 그리고 마이크로-LED 디스플레이(Micro-LED display) 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현률, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다.
최근 개발되고 있는 전사기술에는 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광소자가 스스로 조립위치를 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
최근에 미국등록특허 제9,825,202에서 자가조립에 적합한 마이크로-LED 구조를 제시한 바 있으나, 아직 마이크로-LED의 자가조립을 통하여 디스플레이를 제조하는 기술에 대한 연구가 미비한 실정이다.
특히 종래기술에서 대형 디스플레이에 수백만 개 이상의 반도체 발광소자를 신속하게 전사하는 경우 전사 속도(transfer speed)는 향상시킬 수 있으나 전사 불량률(transfer error rate)이 높아질 수 있어 전사 수율(transfer yield)이 낮아지는 기술적 문제가 있다.
한편, 종래 마이크로-LED 칩 구조는 메사(Mesa) 형상으로 제조되고 있는데, 마이크로 LED를 이용한 TV, VR, AR 기술에서 초소형 사이즈 칩 제작이 요구되고 있다.
이에 따라 종래 마이크로-LED 칩의 Mesa 구조 상에 p 전극층과 n 전극층을 같은 면에 형성하기에는 물리적 영역의 한계에 직면하는 문제가 있다.
특히 차세대 마이크로-LED TV 기술에 요구되는 칩 사이즈가 초소형 사이즈인 약 10 ㎛ 이하로 작아 짐에 따라 종래기술에 따라 Mesa 및 n-전극 메탈층 형성을 위한 물리적 영역의 제한으로 패턴 구현이 용이하지 않을 뿐만 아니라, 미세 패턴 형성을 위한 공정비용 증가로 제조비용이 높아지는 단점이 있다.
특히 AR/VR기술에 요구되는 칩 사이즈는 더욱 작은 사이즈(약 5㎛ 이하)로서 발광 칩 형상 구현을 위한 물리적 영역의 한계에 직면하는 문제점이 있다.
또한 종래 마이크로-LED 칩에서는 p-GaN 영역에 Mesa 구조를 형성함으로써 LED 칩의 면적보다 발광되는 활성층의 면적이 작아져 발광효율이 저하되는 문제가 있다.
또한 마이크로-LED 디스플레이의 경쟁력 향상을 위해 전사 고효율화와 함께 반도체 발광소자 패키지의 광추출 효율 개선이 필요하다. 그러나 종래의 LED 패키지에 있어서의 광추출 효율 개선은 PSS(Patterned Sapphire Substrate)와 같은 광추출 구조의 활용이 일반적이다. 그런데 종래의 PSS 구조는 성장기판인 사파이어 기판에 형성되는데 성장기판이 잔존하는 경우 마이크로-LED 패키지의 두께가 두꺼워지게 됨에 따라 초박형 마이크로-LED 디스플레이에 적용하기에는 어려운 문제가 있다.
실시예의 기술적 과제 중의 하나는 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있으며, 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 초소형 사이즈의 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 발광효율을 최대화할 뿐만 아니라, 전자기장을 이용한 초고속 직접 자가조립 전사기능을 갖는 초소형 사이즈 마이크로 LED칩 구조를 제공할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 자가 조립 시 칩간 충돌 및 외부에 의한 충격에 강한 구조일 뿐만 아니라 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 초박형 마이크로-LED 디스플레이 구현하면서 광추출 효율을 향상시킬 수 있는 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
실시예의 기술적 과제는 본 항목에 기재된 것에 한정되는 것이 아니며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
실시예에 따른 반도체 발광소자는, 제2 전극층(120)과, 상기 제2 전극층(120) 상에 배치된 발광구조물(110)과, 상기 발광구조물(110) 상에 배치된 돌출된 메사 반도체층(100P) 및 상기 발광구조물(110) 측면에 배치된 패시베이션층(130)을 포함할 수 있다. 상기 돌출된 메사 반도체층(100P)은 제1 도전형 메사 반도체층(111b)과 언도프트 메사 반도체층(105b)을 포함할 수 있다.
상기 제2 전극층(120)은, 상기 발광구조물(110) 상에 배치된 투명 전극층(121)과, 상기 투명 전극층(121) 상에 배치된 반사층(122) 및 상기 반사층(122) 상에 배치된 자성층(123)을 포함할 수 있다.
상기 돌출된 메사 반도체층(100P)의 수평 폭(W2)은 상기 발광구조물(110)의 수평 폭(W1)에 비해 작을 수 있다.
상기 돌출된 메사 반도체층(100P)의 수평 폭(W2)은 상기 제2 전극층(120)의 수평 폭(W3)에 비해 작을 수 있다.
상기 돌출된 메사 반도체층(100P)의 수평 폭(W2)이 상기 발광구조물(110)의 수평 폭(W1)이나 상기 제2 전극층(120)의 수평 폭(W3)보다 작게 형성되며, 상기 제2 전극층(120)에는 자성물질을 포함하고, 상기 돌출된 메사 반도체층(100P)은 자성물질을 포함하지 않을 수 있다.
상기 돌출된 메사 반도체층(100P)의 높이(H2)는 상기 발광구조물(110)의 높이(H1)보다 작을 수 있다.
상기 발광구조물(110)에서 활성층(112)의 수평 폭(W1)은 상기 제2 전극층(120)의 수평 폭(W3)보다 클 수 있다.
상기 패시베이션층(130)이 상기 발광구조물의 제2 도전형 반도체층(113)의 측면과 상기 제2 전극층(120)의 측면 및 저면 일부까지 배치될 수 있다.
상기 발광구조물(110) 상에 배치된 상기 돌출된 메사 반도체층(100P)은 포토닉 크리스탈 기능에 의해 광추출 효율을 향상시킬 수 있다.
실시예는 상기 돌출된 메사 반도체층(100P)의 측면에 배치된 광추출 구조(140)를 더 포함할 수 있다.
상기 광추출 구조(140)는 금속물질의 반사물질을 포함하고, 제1 패드 전극(221)이 상기 광추출 구조(140)와 접함으로써 상기 발광구조물의 제1 도전형 반도체층(111)과 전기적으로 연결될 수 있다.
실시예는 상기 제2 전극층(120) 하측에 배치되는 제2 솔더층(160)을 더 포함할 수 있다.
실시예에 따른 디스플레이 장치는, 제1 배선전극(121), 제2 배선전극(122)을 포함하는 패널 기판(110)과, 상기 패널 기판 상에 배치되는 상기 어느 하나의 반도체 발광소자 패키지를 포함할 수 있다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있으며, 돌출형 메사 구조가 p-GaN 반대 영역에 배치됨에 따라 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 발광소자 칩의 발광면적을 최대 면적으로 구현 가능하고 고반사 메탈층를 갖는 구조를 구현함으로써 발광효율을 최대화할 뿐만 아니라 전자기장을 이용한 초고속 직접 자가조립 전사기능을 갖는 초소형 사이즈 마이크로 LED칩 구조를 제공할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 패시베이션층이 제2 도전형 반도체층의 측면과 제2 전극층 측면 및 저면 일부까지 형성됨으로써 자가 조립 시 칩간 충돌 및 외부에 의한 충격에 강한 구조를 제공할 수 있다.
또한 실시예에 의하면, 패시베이션층을 발광 칩의 p-GaN영역 상부 및 측면에 형성함으로써 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 초박형 마이크로-LED 디스플레이 구현하면서 광추출 효율을 향상시킬 수 있는 기술적 효과가 있다.
구체적으로 실시예에 따른 반도체 발광소자(150R)는 전자기장을 이용한 직접 자가조립전사(DSAT, Direct Self Assembly Transfer)를 위한 칩 구조일 수 있다.
예를 들어, 실시예에 따른 반도체 발광소자(150R)는 제2 도전형 반도체층(113)인 p-GaN 영역 전체 면적에 제2 전극층(120)인 투명전극층(121) 및 반사층(122)을 형성하고, 상기 반사층(122) 상부에 전자기성 물질의 자성층(123)을 형성한다. 그리고 상기 p-GaN 영역 반대면에 Mesa 형상의 돌출된 메사 반도체층(100P)을 칩 사이즈 보다 작은 사이즈로 구현하고 패시베이션층(130)이 칩의 p-GaN 영역 상부 및 옆면에 형성되도록 할 수 있다.
또한 실시예에 의하면, TV 및 VR/AR기술에 요구되는 초소형 사이즈 칩 제작을 위해 Mesa 형상 및 p/n-전극층을 동일면에 형성하기 위한 물리적 영역의 한계에 직면한 문제점을 해결할 수 있다.
또한 실시예에 의하면, 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있으며, 돌출형 메사 구조가 p-GaN 반대 영역에 배치됨에 따라 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 기술적 효과가 있다.
예를 들어, 실시예에서 돌출된 메사 반도체층(100P)의 수평 폭(W2)은 발광구조물(110)의 수평 폭(W1)이나 제2 전극층(120)의 수평 폭(W3)에 비해 작게 형성될 수 있다. 예를 들어, 상기 메사 반도체층(100P)의 수평 폭(W2)은 발광구조물(110)의 수평 폭(W1)이나 제2 전극층(120)의 수평 폭(W3)의 1/4~2/3, 또는 1/3 내지 1/2 범위로 형성될 수 있다.
실시예에 의하면 돌출된 메사 반도체층(100P)의 수평 폭(W2)이 발광구조물(110)의 수평 폭(W1)이나 제2 전극층(120)의 수평 폭(W3)보다 작게 형성됨으로써 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있으며, 이에 따라 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있다.
또한 실시예에 의하면 돌출된 메사 반도체층(100P)의 수평 폭(W2)이 발광구조물(110)의 수평 폭(W1)이나 제2 전극층(120)의 수평 폭(W3)보다 작게 형성됨과 함께 제2 전극층(120)에는 자성물질을 포함하고 있으나 돌출된 메사 반도체층(100P)에는 자성물질을 포함하지 않음에 따라 메사형상의 구조 및 물질적 특징에 의해 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 기술적 효과가 있다.
또한 실시예에 의하면 돌출된 메사 반도체층(100P)의 높이(H2)는 발광구조물(110)의 높이(H1)보다 작게 형성됨으로써 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있으며, 발광구조물에서 제1 도전형 반도체층(111)이 식각되는 범위를 최소화함으로써 발광구조물의 에피 특성을 유지시킴으로써 내부 발광효율을 향상시킬 수 있는 기술적 효과가 있다.
또한 실시예에 의하면 발광구조물(110)에서 활성층(112)의 수평 폭(W1)은 제2 전극층(120)의 수평 폭(W3)보다 크게 구현함으로써 발광소자 칩의 발광면적을 최대 면적으로 구현 가능하고 고반사 메탈층를 갖는 구조를 구현함으로써 발광효율을 최대화할 뿐만 아니라 전자기장을 이용한 초고속 직접 자가조립 전사기능을 갖는 초소형 사이즈 마이크로 LED칩 구조를 제공할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 패시베이션층(130)이 제2 도전형 반도체층(113)의 측면과 제2 전극층(120)의 측면 및 저면 일부까지 형성됨으로써 자가 조립 시 칩간 충돌 및 외부에 의한 충격에 강한 구조일 뿐만 아니라 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 패시베이션층(130)을 발광 칩의 p-GaN영역 상부 및 측면에 형성함으로써 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 기술적 효과가 있다.
실시예의 기술적 효과는 본 항목에 기재된 것에 한정되는 것이 아니며, 발명의 설명을 통해 파악될 수 있는 것을 포함한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 세탁기(10), 로봇 청소기(20), 공기청정기(30) 등과 함께 거실에 배치된 예시도.
도 2는 도 1의 디스플레이 장치(100)에서 제1 패널영역(A1)의 확대도.
도 3은 실시예에 따른 반도체 발광 소자(150R)가 자가조립 방식에 의해 기판(200)에 조립되는 예를 나타내는 도면.
도 4는 실시예에 따른 반도체 발광소자(150R)가 기판(200) 상에 조립된 패키지 단면도.
도 5는 도 4에 도시된 반도체 발광소자 패키지에서 실시예에 따른 반도체 발광소자(150R)의 상세도.
도 6a 내지 도 6h는 실시예에 따른 반도체 발광소자의 제조방법 공정단면도.
도 7은 제2 실시예에 따른 반도체 발광소자(150R2)의 단면도.
도 8은 제3 실시예에 따른 반도체 발광소자(150R3)의 단면도.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 대해 설명한다.
도 1은 실시예에 따른 디스플레이 장치(100)가 세탁기(10), 로봇 청소기(20), 공기청정기(30) 등과 함께 거실에 배치된 예시도이다.
실시예의 디스플레이 장치(100)는 세탁기(10), 로봇 청소기(20), 공기청정기(30) 등의 각종 전자제품의 상태를 표시할 수 있고, 각 전자 제품들과 IOT 기반으로 통신할 수 있으며 사용자의 설정 데이터에 기초하여 각 전자 제품들을 제어할 수도 있다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 상기 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
상기 플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 상기 플렉서블 디스플레이의 단위 화소는 반도체 발광소자(semiconductor light emitting device)에 의하여 구현될 수 있다. 실시예에서 반도체 발광소자는 Micro-LED일 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 2는 도 1의 디스플레이 장치(100)에서 제1 패널영역(A1)의 확대도이다.
도 2에 의하면, 실시예의 디스플레이 장치(100)는 제1 패널영역(A1)과 같은 복수의 패널영역들이 타일링에 의해 기구적, 전기적 연결되어 제조될 수 있다.
상기 제1 패널영역(A1)은 복수의 단위 화소(150L)를 포함할 수 있으며, 각 단위 화소(150L)는 제1 반도체 발광소자(150R), 제2 반도체 발광소자(150G) 및 제3 반도체 발광소자(150B)를 서브 화소로 포함할 수 있다. 상기 제1, 제2, 제3 반도체 발광소자들(150R,150G,150B)은 각각 Red 발광소자(R), Green 발광소자(G), Blue 발광소자(B)일 수 있으나 이에 한정되는 것은 아니다.
이하 제1 반도체 발광소자(150R)를 중심으로 설명하며, 나머지 제2, 제3 반도체 발광소자들(150G,150B)도 제1 반도체 발광소자(150R)의 기술적 특징을 채용할 수 있으며, 이하 '실시예에 따른 제1 반도체 발광소자'는 '실시예에 따른 반도체 발광소자'라 칭하기로 한다.
실시예에서 각 반도체 발광소자는 액티브 매트릭스(AM, Active Matrix) 방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 구동될 수 있다.
(제1 실시예)
다음으로 도 3은 제1 실시예에 따른 반도체 발광 소자(150R)가 자가조립 방식에 의해 기판(200)에 조립되는 예를 나타내는 도면이며, 도 4는 제1 실시예에 따른 반도체 발광소자(150R)가 기판(200) 상에 조립된 패키지 단면도이다(이하 '제1 실시예'는 '실시예'라 칭한다).
이하 도 3과 도 4를 참조하며 실시예에 따른 반도체 발광소자(150R)가 전자기장을 이용한 자가조립 방식에 의해 기판(200)에 조립되는 예를 설명한다.
도 3에서 상기 기판(200)은 디스플레이 장치의 패널 기판이거나 전사를 위한 임시의 도너 기판일 수 있다.
이후 설명에서는 기판(200)은 디스플레이 장치의 패널 기판인 경우로 설명하나 실시예가 이에 한정되는 것은 아니다.
상기 기판(200)은 유리나 폴리이미드(Polyimide)로 형성될 수 있다. 또한 상기 기판(200)은 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등의 유연성 있는 재질을 포함할 수 있다. 또한, 상기 기판(200)은 투명한 재질일 수 있으나 이에 한정되는 것은 아니다.
도 3을 참조하면, 반도체 발광소자(150R)는 유체(1200)가 채워진 챔버(1300)에 투입될 수 있다. 상기 유체(1200)는 초순수 등의 물일 수 있으나 이에 한정되는 것은 아니다.
이 후, 기판(200)이 챔버(1300) 상에 배치될 수 있다. 실시예에 따라, 기판(200)은 챔버(1300) 내로 투입될 수도 있다.
다음으로 도 4를 참조하면 상기 기판(200)에는 조립될 반도체 발광소자(150R) 각각에 대응하는 한 쌍의 제1 전극(211), 제2 전극(212)이 형성될 수 있다.
상기 제1 전극(211), 제2 전극(212)은 투명 전극(ITO)으로 형성되거나, 전기 전도성이 우수한 금속물질을 포함할 수 있다. 예를 들어, 상기 제1 전극(211)과 상기 제2 전극(212)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 중 적어도 어느 하나 또는 이들의 합금으로 형성될 수 있다.
상기 제1 전극(211), 제2 전극(212)은 전압이 인가됨에 따라 전기장을 방출함으로써, 기판(200) 상의 조립 홀(202)에 조립된 반도체 발광소자(150R)를 고정시키는 한 쌍의 조립 전극의 기능을 할 수 있다.
상기 제1 전극(211), 제2 전극(212) 간의 간격은 반도체 발광소자(150R)의 폭 및 조립 홀(202)의 폭보다 작게 형성되어, 전기장을 이용한 반도체 발광소자(150R)의 조립 위치를 보다 정밀하게 고정할 수 있다.
상기 제1 전극(211), 제2 전극(212) 상에는 절연층(220)이 형성되어, 제1 전극(211), 제2 전극(212)을 유체(1200)로부터 보호하고, 상기 제1 전극(211), 제2 전극(212)에 흐르는 전류의 누출을 방지할 수 있다. 상기 절연층(220)은 실리카, 알루미나 등의 무기물 절연체 또는 유기물 절연체가 단일층 또는 다층으로 형성될 수 있다.
또한 상기 절연층(220)은 폴리이미드, PEN, PET 등과 같이 절연성과 유연성 있는 재질을 포함할 수 있으며, 상기 기판(200)과 일체로 이루어져 하나의 기판을 형성할 수도 있다.
상기 절연층(220)은 접착성이 있는 절연층일 수 있거나, 전도성을 가지는 전도성 접착층일 수 있다. 상기 절연층(220)은 연성이 있어서 디스플레이 장치의 플렉서블 기능을 가능하게 할 수 있다.
상기 절연층(220)의 상부에는 격벽(200S)이 형성될 수 있다. 상기 격벽(200S)의 일부 영역은 제1 전극(211), 제2 전극(212)의 상부에 위치할 수 있다.
예컨대, 상기 기판(200)의 형성 시, 절연층(220) 상부에 형성된 격벽 중 일부가 제거됨으로써, 반도체 발광소자(150R)들 각각이 기판(200)에 조립되는 조립 홀(202)이 형성될 수 있다. 상기 격벽(200S)과 절연층(220) 사이에는 반도체 발광소자(150R)에 전원을 인가하기 위한 제2 패드전극(222)이 형성될 수 있다.
상기 기판(200)에는 반도체 발광소자(150R)들이 결합되는 조립 홀(202)이 형성되고, 조립 홀(202)이 형성된 면은 유체(1200)와 접촉할 수 있다. 조립 홀(202)은 반도체 발광소자(150R)의 정확한 조립 위치를 가이드할 수 있다.
한편, 상기 조립 홀(202)은 대응하는 위치에 조립될 반도체 발광소자(150R)의 형상에 대응하는 형상 및 크기를 가질 수 있다. 이에 따라, 조립 홀(202)에 다른 반도체 발광 소자가 조립되거나 복수의 반도체 발광 소자들이 조립되는 것을 방지할 수 있다.
다시 도 3을 참조하면, 상기 기판(200)이 배치된 후, 자성체를 포함하는 조립 장치(1100)가 기판(200)을 따라 이동할 수 있다. 조립 장치(1100)는 자기장이 미치는 영역을 유체(1200) 내로 최대화하기 위해, 기판(200)과 접촉한 상태로 이동할 수 있다. 실시예에 따라서는, 조립 장치(1100)가 복수의 자성체를 포함하거나, 기판(200)과 대응하는 크기의 자성체를 포함할 수도 있다. 이 경우, 조립 장치(1100)의 이동 거리는 소정 범위 이내로 제한될 수도 있다.
상기 조립 장치(1100)에 의해 발생하는 자기장에 의해, 챔버(1300) 내의 반도체 발광소자(150R)는 조립 장치(1100)를 향해 이동할 수 있다.
상기 반도체 발광소자(150R)는 조립 장치(1100)를 향해 이동 중, 조립 홀(202)로 진입하여 기판(200)과 접촉될 수 있다.
이때, 상기 기판(200)에 형성된 제1 전극(211), 제2 전극(212)에 의해 가해지는 전기장에 의해, 상기 기판(200)에 접촉된 반도체 발광소자(150R)가 조립 장치(1100)의 이동에 의해 이탈되는 것이 방지될 수 있다.
즉, 상술한 전자기장을 이용한 자가조립 방식에 의해, 반도체 발광소자(150R)들 각각이 상기 기판(200)에 조립되는 데 소요되는 시간을 급격히 단축시킬 수 있으므로, 대면적 고화소 디스플레이를 보다 신속하고 경제적으로 구현할 수 있다.
다음으로 도 4를 참조하면, 기판(200)의 조립 홀(202) 상에 조립된 반도체 발광소자(150R)와 제2 패드전극(222) 사이에는 소정의 솔더층(225)이 더 형성되어 반도체 발광소자(150R)의 결합력을 향상시킬 수 있다.
이후 반도체 발광소자(150R)에 제1 패드전극(221)이 연결되어 전원을 인가할 수 있다.
다음으로 기판(200)의 격벽(200S)과 조립 홀(202)에 몰딩층(230)이 형성될 수 있다. 상기 몰딩층(230)은 투명 레진이거나 또는 반사물질, 산란물질이 포함된 레인일 수 있다.
다음으로 도 5는 도 4에 도시된 반도체 발광소자 패키지에서 실시예에 따른 반도체 발광소자(150R)의 상세도이다.
도 5를 참조하면, 실시예에 따른 반도체 발광소자(150R)는 돌출된 메사 반도체층(100P)를 포함할 수 있으며, 돌출형 메사 구조가 p-GaN 반대 영역에 배치됨에 따라 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있음에 따라 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 발광소자 칩의 발광면적을 최대 면적으로 구현 가능하고 고반사 메탈층를 갖는 구조를 구현함으로써 발광효율을 최대화할 뿐만 아니라 전자기장을 이용한 초고속 직접 자가조립 전사기능을 갖는 초소형 사이즈 마이크로 LED칩 구조를 제공할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 패시베이션층을 발광 칩의 p-GaN영역 상부 및 측면에 형성함으로써 자가 조립 시 칩간 충돌 및 외부에 의한 충격에 강한 구조일 뿐만 아니라 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 초박형 마이크로-LED 디스플레이 구현하면서 광추출 효율을 향상시킬 수 있는 기술적 효과가 있다.
이러한 실시예의 기술적 효과를 도 5를 참조하여 상술하기로 한다.
도 5는 실시예에 따른 반도체 발광소자(150R)의 상세도이다.
실시예에서 반도체 발광소자들(150R,150G,150B)은 전기에너지가 빛 에너지로 변환되는 p-n 접합 다이오드로서 주기율표 상의 Ⅲ족과 Ⅴ족의 원소를 포함하는 화합물 반도체로 제조될 수 있고, 화합물 반도체의 조성비를 조절하여 밴드 갭 에너지를 제어함으로써 적색, 녹색 및 청색 등의 다양한 색상구현이 가능하다.
실시예에 따른 반도체 발광소자(150R)는 제2 전극층(120), 발광구조물(110), 및 돌출된 메사 반도체층(100P), 패시베이션층(130)을 포함할 수 있다. 상기 돌출된 메사 반도체층(100P)은 제1 도전형 메사 반도체층(111b)과 언도프트 메사 반도체층(105b)을 포함할 수 있다.
상기 발광구조물(110)은 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113)을 포함할 수 있다.
상기 제1 도전형 반도체층(111)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 활성층(112)은 제1 도전형 반도체층(111)을 통해서 주입되는 전자와 제2 도전형 반도체층(113)을 통해서 주입되는 정공이 서로 만나서 활성층 물질 고유의 밴드갭 에너지에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(112)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
상기 활성층(112)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaInP/AlGaInP, GaP/AlGaP, InGaP/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
상기 제2 도전형 반도체층(113)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, In xAl yGa 1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(113)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 전극층(120)은 투명 전극층(121), 반사층(122) 및 자성층(123)을 포함할 수 있다.
상기 투명 전극층(121)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
상기 반사층(122)은 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어진 반사층을 포함할 수 있다.
또한 상기 반사층(122)은 Ti, Al, Ag, TiAl, TiAlTi, TiAgTi, MoAl, MoAlMo, MoAlTi 중 어느 하나 이상의 금속을 단층 또는 다층으로 포함할 수 있다.
또한 상기 반사층(122)은 Ti, Cr, Mo, Pt 등의 접합금속을 포함할 수도 있다.
또한 상기 자성층(123)은 니켈(Ni) 등 자성을 갖는 금속을 포함할 수 있으나 이에 한정되는 것은 아니다.
실시예의 기술적 과제 중의 하나는 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있으며, 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 초소형 사이즈의 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공함에 있다.
예를 들어, 종래 마이크로-LED 칩의 Mesa 구조 상에 p 전극층과 n 전극층을 같은 면에 형성하기에는 물리적 영역의 한계에 직면하는 문제가 있다.
특히 차세대 마이크로-LED TV 기술에 요구되는 칩 사이즈가 초소형 사이즈인 약 10 ㎛ 이하로 작아 짐에 따라 종래기술에 따라 Mesa 및 n-전극 메탈층 형성을 위한 물리적 영역의 제한으로 패턴 구현이 용이하지 않을 뿐만 아니라, 미세 패턴 형성을 위한 공정비용 증가로 제조비용이 높아지는 단점이 있다.
특히 AR/VR기술에 요구되는 칩 사이즈는 더욱 작은 사이즈(약 5㎛ 이하)로서 발광 칩 형상 구현을 위한 물리적 영역의 한계에 직면하는 문제점이 있다.
또한 실시예의 기술적 과제 중의 하나는 발광효율을 최대화할 뿐만 아니라, 전자기장을 이용한 초고속 직접 자가조립 전사기능을 갖는 초소형 사이즈 마이크로 LED칩 구조를 제공할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 자가 조립 시 칩간 충돌 및 외부에 의한 충격에 강한 구조일 뿐만 아니라 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 반도체 발광소자 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 초박형 마이크로-LED 디스플레이 구현하면서 광추출 효율을 향상시킬 수 있는 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
또한 실시예의 기술적 과제 중의 하나는 종래 발광소자 패키지는 광추출 효율을 향상시키기 위해 성장기판이 잔존하게 됨에 따라 두께가 두꺼워지는 문제가 있으므로, 초박형 마이크로-LED 디스플레이 구현하면서 광추출 효율을 향상시킬 수 있는 반도체 발광소자 패키지 및 이를 포함하는 디스플레이 장치를 제공하고자 함이다.
도 5를 참조하면, 실시예에 따른 반도체 발광소자(150R)는 발광구조물(110) 상에 돌출된 메사 반도체층(100P)을 포함할 수 있으며, 상기 돌출된 메사 반도체층(100P)은 제1 도전형 메사 반도체층(111b)과 언도프트 메사 반도체층(105b)을 포함할 수 있다.
실시예에 따른 반도체 발광소자(150R)는 전자기장을 이용한 직접 자가조립전사(DSAT, Direct Self Assembly Transfer)를 위한 칩 구조일 수 있다.
예를 들어, 실시예에 따른 반도체 발광소자(150R)는 제2 도전형 반도체층(113)인 p-GaN 영역 전체 면적에 제2 전극층(120)인 투명전극층(121) 및 반사층(122)을 형성하고, 상기 반사층(122) 상부에 전자기성 물질의 자성층(123)을 형성한다. 그리고 상기 p-GaN 영역 반대면에 Mesa 형상의 돌출된 메사 반도체층(100P)을 칩 사이즈 보다 작은 사이즈로 구현하고 패시베이션층(130)이 칩의 p-GaN 영역 상부 및 옆면에 형성되도록 할 수 있다.
실시예에 의하면, TV 및 VR/AR기술에 요구되는 초소형 사이즈 칩 제작을 위해 Mesa 형상 및 p/n-전극층을 동일면에 형성하기 위한 물리적 영역의 한계에 직면한 문제점을 해결할 수 있다.
또한 실시예에 의하면, 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있으며, 돌출형 메사 구조가 p-GaN 반대 영역에 배치됨에 따라 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 기술적 효과가 있다.
예를 들어, 실시예에서 돌출된 메사 반도체층(100P)의 수평 폭(W2)은 발광구조물(110)의 수평 폭(W1)이나 제2 전극층(120)의 수평 폭(W3)에 비해 작게 형성될 수 있다. 예를 들어, 상기 메사 반도체층(100P)의 수평 폭(W2)은 발광구조물(110)의 수평 폭(W1)이나 제2 전극층(120)의 수평 폭(W3)의 1/4~2/3, 또는 1/3 내지 1/2 범위로 형성될 수 있다.
실시예에 의하면 돌출된 메사 반도체층(100P)의 수평 폭(W2)이 발광구조물(110)의 수평 폭(W1)이나 제2 전극층(120)의 수평 폭(W3)보다 작게 형성됨으로써 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있으며, 이에 따라 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있다.
또한 실시예에 의하면 돌출된 메사 반도체층(100P)의 수평 폭(W2)이 발광구조물(110)의 수평 폭(W1)이나 제2 전극층(120)의 수평 폭(W3)보다 작게 형성됨과 함께 제2 전극층(120)에는 자성물질을 포함하고 있으나 돌출된 메사 반도체층(100P)에는 자성물질을 포함하지 않음에 따라 메사형상의 구조 및 물질적 특징에 의해 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 기술적 효과가 있다.
또한 실시예에 의하면 돌출된 메사 반도체층(100P)의 높이(H2)는 발광구조물(110)의 높이(H1)보다 작게 형성됨으로써 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있으며, 발광구조물에서 제1 도전형 반도체층(111)이 식각되는 범위를 최소화함으로써 발광구조물의 에피 특성을 유지시킴으로써 내부 발광효율을 향상시킬 수 있는 기술적 효과가 있다.
또한 실시예에 의하면 발광구조물(110)에서 활성층(112)의 수평 폭(W1)은 제2 전극층(120)의 수평 폭(W3)보다 크게 구현함으로써 발광소자 칩의 발광면적을 최대 면적으로 구현 가능하고 고반사 메탈층를 갖는 구조를 구현함으로써 발광효율을 최대화할 뿐만 아니라 전자기장을 이용한 초고속 직접 자가조립 전사기능을 갖는 초소형 사이즈 마이크로 LED칩 구조를 제공할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면 제2 도전형 반도체층(113)에 대한 메사 구조를 형성하지 않고 상대적으로 두꺼운 제1 도전형 반도체층(111)에 돌출형 메사 반도체층(100P)을 형성함으로써 발광구조물(110)의 식각에 따른 손상을 최소화하여 신뢰성을 향상시킴과 함께 내부 발광효율을 향상시킬 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 패시베이션층(130)이 제2 도전형 반도체층(113)의 측면과 제2 전극층(120)의 측면 및 저면 일부까지 형성됨으로써 자가 조립 시 칩간 충돌 및 외부에 의한 충격에 강한 구조일 뿐만 아니라 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 패시베이션층(130)을 발광 칩의 p-GaN영역 상부 및 측면에 형성함으로써 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 발광구조물(110) 상에 배치된 돌출된 메사 반도체층(100P)에 의해 포토닉 크리스탈 효과에 의해 광추출 효율을 향상시킴으로써 초박형 마이크로-LED 디스플레이 구현하면서 광추출 효율을 향상시킬 수 있는 특별한 기술적 효과가 있다.
다음으로 도 6a 내지 도 6h는 실시예에 따른 반도체 발광소자의 제조방법 공정단면도이다.
우선 도 6a를 참조하면 성장 기판(102) 상에 언도프트 반도체층(105), 발광구조물(110)을 순차적으로 형성할 수 있다. 상기 성장 기판(102)은 사파이어 기판 또는 GaN 기판 등일 수 있으나 이에 한정되는 것은 아니다. 상기 언도프트 반도체층(105)은 GaN 계열의 반도체층일 수 있으며 도펀트가 주입되지 않을 수 있으나 이후 진행되는 공정에서의 도펀트가 확산될 수는 있다.
상기 발광구조물(110)은 앞서 기술한 대로 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113)을 포함할 수 있다.
다음으로 도 6b와 같이, 발광구조물(110) 상에 투명전극층(121), 반사층(122) 및 자성층(123)을 포함하는 제2 전극층(120)을 형성할 수 있다.
다음으로 도 6c와 같이, 제1 마스크 패턴(M1)을 식각마스크로 형성하여 제2 전극층(120)을 부분적으로 식각할 수 있다. 상기 제2 전극층(120)의 식각은 건식식각에 의해 진행될 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 6d와 같이, 상기 제1 마스크 패턴(M1)을 식각마스크로 이용하여 발광구조물(110)을 부분적으로 건식 식각할 수 있으나 이에 한정되는 것은 아니다. 상기 발광구조물(110) 중 제2 도전형 반도체층(113)과 활성층(112)이 시각되고 제1 도전형 반도체층(111)의 일부가 잔존할 수 있다.
다음으로 도 6e와 같이, 제1 마스크 패턴(M1)을 제거 후 절연층(130)을 형성할 수 있다. 상기 절연층(130)은 산화막 또는 질화막일 수 있으나 이에 한정되는 것은 아니다.
다음으로 도 6f와 같이, 상기 절연층(130)과 잔존하는 제1 도전형 반도체층(111) 및 언도프트 반도체층(105)을 식각하여 성장 기판(102)이 노출될 수 있다.
다음으로 도 6g와 같이, 절연층(130)에 의해 커버되지 않는 노출된 제1 도전형 반도체층(111)과 언도프트 반도체층(105)을 KOH 등으로 습식식각하여 돌출된 메사 반도체층(100P)을 형성할 수 있다. 상기 돌출된 메사 반도체층(100P)은 제1 도전형 메사 반도체층(111b)과 언도프트 메사 반도체층(105b)을 포함할 수 있다.
다음으로 도 6h와 같이, 절연층(130)의 일부를 식각하여 제2 전극층(120) 중에 자성층(123)이 노출되도록 할 수 있다.
이후 성장 기판(102)을 LLO 등으로 제거하여 도 5에 도시된 실시예에 따른 반도체 발광소자(150R)를 완성할 수 있다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있으며, 돌출형 메사 구조가 p-GaN 반대 영역에 배치됨에 따라 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 발광소자 칩의 발광면적을 최대 면적으로 구현 가능하고 고반사 메탈층를 갖는 구조를 구현함으로써 발광효율을 최대화할 뿐만 아니라 전자기장을 이용한 초고속 직접 자가조립 전사기능을 갖는 초소형 사이즈 마이크로 LED칩 구조를 제공할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 패시베이션층이 제2 도전형 반도체층의 측면과 제2 전극층 측면 및 저면 일부까지 형성됨으로써 자가 조립 시 칩간 충돌 및 외부에 의한 충격에 강한 구조를 제공할 수 있다.
또한 실시예에 의하면, 패시베이션층을 발광 칩의 p-GaN영역 상부 및 측면에 형성함으로써 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 초박형 마이크로-LED 디스플레이 구현하면서 광추출 효율을 향상시킬 수 있는 기술적 효과가 있다.
(제2 실시예)
다음으로 도 7은 제2 실시예에 따른 반도체 발광소자(150R2)의 단면도이다.
제2 실시예는 제1 실시예의 기술적 특징을 채용할 수 있으며 이하 제2 실시예의 주된 특징을 중심으로 기술하기로 한다.
제2 실시예에 따른 반도체 발광소자(150R2)는 돌출된 메사 반도체층(100P)의 측면에 배치된 광추출 구조(140)를 포함할 수 있다. 상기 광추출 구조(140)는 절연층 또는 금속층으로 형성될 수 있다. 예를 들어, 상기 광추출 구조(140)는 DBR 등이 거나 Ag, Ni, Al 등일 수 있으나 이에 한정되는 것은 아니다.
제2 실시예에 의하면 광추출 구조(140)가 돌출된 메사 반도체층(100P)의 측면에 배치됨으로써 지향성 있는 광추출이 가능한 기술적 효과가 있다. 상기 광추출 구조(140)는 제1 도전형 반도체층(111)의 상면에도 형성될 수 있다.
상기 광추출 구조(140)가 절연물질로 형성되는 경우 소정의 패드 오픈 공정을 통해 제1 패드 전극(221)이 제1 도전형 반도체층(111)과 전기적으로 연결될 수 있다.
한편 상기 광추출 구조(140)가 금속물질의 반사물질로 형성되는 경우 소정의 패드 오픈 공정이 필요없이 제1 패드 전극(221)이 상기 광추출 구조(140)와 접함으로써 제1 도전형 반도체층(111)과 전기적으로 연결될 수 있으며 광추출 구조(140)가 광 추출의 광학적 효과와 함께 패드 전극과의 전기적 접촉면적을 넓힘으로써 전기적 특성도 항상되는 복합적인 기술적 효고가 있다.
(제3 실시예)
다음으로 도 8은 제3 실시예에 따른 반도체 발광소자(150R3)의 단면도이다.
제3 실시예는 제1 실시예 또는 제2 실시예의 기술적 특징을 채용할 수 있으며 이하 제3 실시예의 주된 특징을 중심으로 기술하기로 한다.
제3 실시예에 따른 반도체 발광소자(150R3)는 제2 전극층(120) 하측에 배치되는 제2 솔더층(160)을 더 포함할 수 있다.
제3 실시예에 의하면 제2 솔더층(160)이 제2 전극층(120) 하측에 배치됨에 따라 반도체 발광소자와 패드 기판의 제2 패드 전극(222) 간의 결합력이 향상되어 신뢰성이 향상되는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 의하면, 디스플레이 패널에 반도체 발광소자들을 전사함에 있어서 전사속도(transfer speed)와 전사수율(transfer yield)을 동시 향상시킬 수 있으며, 돌출형 메사 구조가 p-GaN 반대 영역에 배치됨에 따라 직접 자가 조립 시 위치 혼선이 없이 전사, 조립 효율이 높일 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 발광소자 칩의 발광면적을 최대 면적으로 구현 가능하고 고반사 메탈층를 갖는 구조를 구현함으로써 발광효율을 최대화할 뿐만 아니라 전자기장을 이용한 초고속 직접 자가조립 전사기능을 갖는 초소형 사이즈 마이크로 LED칩 구조를 제공할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 패시베이션층이 제2 도전형 반도체층의 측면과 제2 전극층 측면 및 저면 일부까지 형성됨으로써 자가 조립 시 칩간 충돌 및 외부에 의한 충격에 강한 구조를 제공할 수 있다.
또한 실시예에 의하면, 패시베이션층을 발광 칩의 p-GaN영역 상부 및 측면에 형성함으로써 초소형 LED 칩의 사이드 효과(side-effects)로 발광 효율을 극대화할 수 있는 기술적 효과가 있다.
또한 실시예에 의하면, 초박형 마이크로-LED 디스플레이 구현하면서 광추출 효율을 향상시킬 수 있는 기술적 효과가 있다.
실시예에 따른 반도체 발광소자는 마이크로 LED에 한정되는 것이 아니며, 미니 LED 도 포함한다.
실시예에 따른 반도체 발광소자는 마이크로 LED 디스플레이 외에 조명용, 사이니지용의 상대적으로 면적이 큰 LED에도 적용이 가능하다.
또한 실시예에 따른 반도체 발광소자 및 이를 포함하는 디스플레이 장치는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등을 포함할 수 있다.
이상의 설명은 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 실시예에 개시된 실시예들은 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 실시예의 기술 사상의 범위가 한정되는 것은 아니다.
실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 제2 전극층;
    상기 제2 전극층 상에 배치된 발광구조물;
    상기 발광구조물 상에 배치된 돌출된 메사 반도체층 및
    상기 발광구조물 측면에 배치된 패시베이션층;을 포함하며,
    상기 돌출된 메사 반도체층은 제1 도전형 메사 반도체층과 언도프트 메사 반도체층을 포함하는 반도체 발광소자.
  2. 제1 항에 있어서,
    상기 제2 전극층은,
    상기 발광구조물 상에 배치된 투명 전극층;
    상기 투명 전극층 상에 배치된 반사층; 및
    상기 반사층 상에 배치된 자성층;을 포함하는 반도체 발광소자.
  3. 제1 항에 있어서,
    상기 돌출된 메사 반도체층의 수평 폭은 상기 발광구조물의 수평 폭에 비해 작은 반도체 발광소자.
  4. 제1 항에 있어서,
    상기 돌출된 메사 반도체층의 수평 폭은 상기 제2 전극층의 수평 폭에 비해 작은 반도체 발광소자.
  5. 제1 항에 있어서,
    상기 돌출된 메사 반도체층의 수평 폭이 상기 발광구조물의 수평 폭이나 상기 제2 전극층의 수평 폭보다 작게 형성되며, 상기 제2 전극층에는 자성물질을 포함하고, 상기 돌출된 메사 반도체층은 자성물질을 포함하지 않는 반도체 발광소자.
  6. 제1 항에 있어서,
    상기 돌출된 메사 반도체층의 높이는 상기 발광구조물의 높이보다 작은 반도체 발광소자.
  7. 제1 항에 있어서,
    상기 발광구조물에서 활성층의 수평 폭은 상기 제2 전극층의 수평 폭보다 큰 반도체 발광소자.
  8. 제1항에 있어서,
    상기 패시베이션층이 상기 발광구조물의 제2 도전형 반도체층의 측면과 상기 제2 전극층의 측면 및 저면 일부까지 배치되는 반도체 발광소자.
  9. 제1항에 있어서,
    상기 발광구조물 상에 배치된 상기 돌출된 메사 반도체층은 포토닉 크리스탈 기능에 의해 광추출 효율을 향상시키는 반도체 발광소자.
  10. 제1항에 있어서,
    상기 돌출된 메사 반도체층의 측면에 배치된 광추출 구조를 더 포함하는 반도체 발광소자.
  11. 제10항에 있어서,
    상기 광추출 구조는 금속물질의 반사물질을 포함하고, 제1 패드 전극이 상기 광추출 구조와 접함으로써 상기 발광구조물의 제1 도전형 반도체층과 전기적으로 연결되는 반도체 발광소자.
  12. 제1항에 있어서,
    상기 제2 전극층 하측에 배치되는 제2 솔더층을 더 포함하는 반도체 발광소자.
  13. 제1 배선전극, 제2 배선전극을 포함하는 패널 기판;
    상기 패널 기판 상에 배치되는 제1항 내지 제 12항 중 어느 하나의 반도체 발광소자 패키지;를 포함하는 디스플레이 장치.
PCT/KR2020/013208 2020-09-28 2020-09-28 반도체 발광소자 및 이를 포함하는 디스플레이 장치 WO2022065557A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US18/028,603 US20230335674A1 (en) 2020-09-28 2020-09-28 Semiconductor light-emitting element and display device comprising same
PCT/KR2020/013208 WO2022065557A1 (ko) 2020-09-28 2020-09-28 반도체 발광소자 및 이를 포함하는 디스플레이 장치
KR1020237009413A KR20230074724A (ko) 2020-09-28 2020-09-28 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/013208 WO2022065557A1 (ko) 2020-09-28 2020-09-28 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2022065557A1 true WO2022065557A1 (ko) 2022-03-31

Family

ID=80845532

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/013208 WO2022065557A1 (ko) 2020-09-28 2020-09-28 반도체 발광소자 및 이를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US20230335674A1 (ko)
KR (1) KR20230074724A (ko)
WO (1) WO2022065557A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2624758A (en) * 2022-11-25 2024-05-29 Lg Display Co Ltd Light-emitting device, display apparatus including the same and method for manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192645A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体発光素子及びその製造方法
KR20180030454A (ko) * 2016-09-15 2018-03-23 일룩스 아이엔씨. 발광 표시 장치의 유체 조립 시스템 및 방법
KR101841752B1 (ko) * 2009-11-03 2018-05-04 더 리전트 오브 더 유니버시티 오브 캘리포니아 저온 수용액 내에서 성장한 다중 표면들 상의 산화 아연 층들에 의해 커버되는 고휘도 발광 다이오드
KR20190117413A (ko) * 2019-09-26 2019-10-16 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200023319A (ko) * 2020-01-22 2020-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192645A (ja) * 2009-02-18 2010-09-02 Toshiba Corp 半導体発光素子及びその製造方法
KR101841752B1 (ko) * 2009-11-03 2018-05-04 더 리전트 오브 더 유니버시티 오브 캘리포니아 저온 수용액 내에서 성장한 다중 표면들 상의 산화 아연 층들에 의해 커버되는 고휘도 발광 다이오드
KR20180030454A (ko) * 2016-09-15 2018-03-23 일룩스 아이엔씨. 발광 표시 장치의 유체 조립 시스템 및 방법
KR20190117413A (ko) * 2019-09-26 2019-10-16 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200023319A (ko) * 2020-01-22 2020-03-04 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2624758A (en) * 2022-11-25 2024-05-29 Lg Display Co Ltd Light-emitting device, display apparatus including the same and method for manufacturing the same

Also Published As

Publication number Publication date
KR20230074724A (ko) 2023-05-31
US20230335674A1 (en) 2023-10-19

Similar Documents

Publication Publication Date Title
WO2021167149A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2017150910A1 (ko) 발광 모듈 및 표시장치
WO2015026033A1 (en) Display device using semiconductor light emitting device
WO2017209437A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2015026032A1 (en) Display device using semiconductor light emitting device
WO2017122891A1 (en) Display device using semiconductor light emitting device and method for manufacturing
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2019004508A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2017007215A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2015093721A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2021149856A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2016068418A1 (en) Display device using semiconductor light emitting device and method of fabricating the same
WO2017155284A1 (ko) 반도체 소자, 표시패널 및 표시패널 제조방법
WO2021145499A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2015020358A1 (ko) 발광소자
WO2016186376A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021107271A1 (ko) 마이크로 엘이디를 이용한 디스플레이 장치
WO2020138842A1 (en) Micro light emitting diode and manufacturing method of micro light emitting diode
WO2020085640A1 (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
WO2022065557A1 (ko) 반도체 발광소자 및 이를 포함하는 디스플레이 장치
WO2016108437A1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
WO2021085993A1 (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치
WO2021162153A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021107273A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20955355

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20955355

Country of ref document: EP

Kind code of ref document: A1