WO2020085640A1 - 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 - Google Patents

반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
WO2020085640A1
WO2020085640A1 PCT/KR2019/011241 KR2019011241W WO2020085640A1 WO 2020085640 A1 WO2020085640 A1 WO 2020085640A1 KR 2019011241 W KR2019011241 W KR 2019011241W WO 2020085640 A1 WO2020085640 A1 WO 2020085640A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
type semiconductor
layer
semiconductor layer
semiconductor light
Prior art date
Application number
PCT/KR2019/011241
Other languages
English (en)
French (fr)
Inventor
성준호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US17/287,638 priority Critical patent/US20210399171A1/en
Priority to EP19877321.0A priority patent/EP3872871A4/en
Publication of WO2020085640A1 publication Critical patent/WO2020085640A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Definitions

  • the present invention relates to a semiconductor light emitting device, a method for manufacturing the same, and a display device including the semiconductor light emitting device.
  • LCD Liguid Crystal Display
  • AMOLED Active Matrix Organic Light Emitting Diodes
  • a light emitting diode is a well-known semiconductor light emitting device that converts electric current into light, and started with the commercialization of red LEDs using GaAsP compound semiconductors in 1962, along with GaP: N series green LEDs. It has been used as a light source for display images of electronic devices including communication devices. Accordingly, a method of solving the above problems by implementing a display using the semiconductor light emitting device may be proposed.
  • These light emitting diodes have various advantages such as long life, low power consumption, excellent initial driving characteristics, and high vibration resistance compared to filament-based light emitting devices.
  • the size of the micro semiconductor light emitting device must be downsized to within a few tens of micrometers.
  • the micro semiconductor light emitting device is configured in such a way that an n-type semiconductor layer to which electrons are supplied, a p-type semiconductor layer to which holes are supplied, and an active layer in which electrons and holes recombine to generate light are stacked.
  • the thickness of such a micro semiconductor light emitting device is generally several micrometers, and the size of a planar device can be defined through dry etching in the vertical direction. Therefore, an etch surface of each layer may exist on the outer side surface of the device exposed through dry etching.
  • An unstable surface state having an energy level lower than that of the semiconductor band gap may exist in the surface of the etched surface or in the semiconductor layer adjacent to the surface. Due to the unstable surface state, non-emissive recombination between electrons and holes occurs in the outer portion of the device, which may deteriorate the efficiency of light emission recombination emitted from the active layer.
  • the range in which the non-emission recombination at the outer portion of the device affects is about several micrometers. As the device becomes smaller, the effect of the non-emission recombination increases and the internal quantum efficiency of the micro semiconductor light emitting device decreases rapidly. .
  • the problem to be solved by the present invention is to provide a semiconductor light emitting device capable of minimizing a decrease in internal quantum efficiency due to miniaturization of a semiconductor light emitting device.
  • Another problem to be solved by the present invention is to provide a semiconductor light emitting device capable of suppressing non-luminous surface recombination generated in the semiconductor light emitting device through surface plasmon resonance.
  • a semiconductor light emitting device includes a growth substrate, a first conductivity type semiconductor layer formed on the growth substrate, an active layer formed in a partial region on the first conductivity type semiconductor layer, and formed on the active layer It includes a second conductive type semiconductor layer, a trench formed by etching a portion of a surface of the second conductive type semiconductor layer, and metal nanoparticles inserted into the trench.
  • the trench may be formed in a region spaced apart from the center of the surface of the second conductivity-type semiconductor layer.
  • the semiconductor light emitting device further includes a first electrode connected to the first conductive type semiconductor layer, and a second electrode spaced apart from the first electrode and connected to the second conductive type semiconductor layer, and the second electrode.
  • the electrode may be connected to the center of the surface of the second conductivity-type semiconductor layer.
  • the first electrode and the second electrode may be implemented as transparent electrodes.
  • the depth from the surface of the second conductivity type semiconductor layer to the bottom surface of the trench may be smaller than the thickness of the second conductivity type semiconductor layer.
  • the bottom surface of the trench may be located closer to the top surface of the active layer than the surface of the second conductivity type semiconductor layer.
  • the semiconductor light emitting device further includes a second conductivity type semiconductor high concentration doping layer formed on the second conductivity type semiconductor layer, and the trench is etched from a portion of a surface of the second conductivity type semiconductor high concentration doping layer. Can be formed.
  • the metal nanoparticles may be made of silver, aluminum, or gold.
  • Method of manufacturing a semiconductor light emitting device the step of sequentially stacking a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer on a growth substrate, the first conductive type semiconductor layer Etching the first region of the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer so as to expose the first region to the top, among the second regions excluding the first region Forming a trench by etching a part, inserting metal nanoparticles into the trench, on the first conductivity type semiconductor layer, the active layer, the second conductivity type semiconductor layer, the trench, and on the metal nanoparticles Forming a passivation insulating layer on the substrate, and etching a portion of the passivation insulating layer so that a portion of the top surface of the first conductivity type semiconductor layer and a portion of the top surface of the second conductivity type semiconductor layer are exposed. Step, and forming a second electrode and a first electrode connected to the upper surface portion of the first conductive
  • the step of etching a portion of the passivation insulating layer may be a step of etching a portion of the passivation insulating layer such that a central portion of the upper surface of the second conductive type semiconductor layer is exposed.
  • the passivation insulating layer may be made of silica or alumina.
  • the semiconductor light emitting device may improve non-luminous recombination of the semiconductor light emitting device through surface plasmon resonance between light generated from the active layer and metal nanoparticles, thereby improving internal quantum efficiency. Accordingly, when the semiconductor light emitting device is miniaturized, a rapid decrease in internal quantum efficiency due to non-luminous recombination can be prevented, so that a miniaturized semiconductor light emitting device may be implemented.
  • the semiconductor light emitting device may maximize the effect of surface plasmon resonance by minimizing the distance between the metal nanoparticles and the active layer through the trench structure formed in the semiconductor layer.
  • the trench structure is formed to be spaced apart from the center of the surface of the semiconductor layer, and the electrode can be connected through at least a portion of the center. Accordingly, when driving the semiconductor light emitting device, current flow may be concentrated in the center. As a result, since the amount of current flowing to the outer portion (etching surface) of the semiconductor layer is reduced, the frequency of recombination of non-luminous surfaces generated in the etching surface is reduced, and thus the internal quantum efficiency can be improved.
  • the semiconductor light emitting device may include a high concentration doping layer compensating for the deterioration of characteristics due to the trench structure formed in the semiconductor layer, thereby preventing the deterioration of luminous efficiency due to the deterioration of the characteristics.
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1, and FIGS. 3A and 3B are cross-sectional views taken along lines B-B and C-C of FIG. 2.
  • FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3.
  • 5A to 5C are conceptual views illustrating various forms of color in connection with a flip chip type semiconductor light emitting device.
  • FIG. 6 is a cross-sectional view showing a manufacturing method of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
  • FIG. 8 is a cross-sectional view taken along line D-D of FIG. 7.
  • FIG. 9 is a conceptual diagram illustrating a vertical semiconductor light emitting device of FIG. 8.
  • FIG. 10 is a view showing the structure of a semiconductor light emitting device according to an embodiment of the present invention.
  • 11A to 11B are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to the embodiment shown in FIG. 10.
  • FIG. 12 is a view showing a structure of a semiconductor light emitting device according to another embodiment of the present invention.
  • FIG. 13 is a view showing a structure of a semiconductor light emitting device according to another embodiment of the present invention.
  • FIG. 14 is a view showing a structure of a semiconductor light emitting device according to another embodiment of the present invention.
  • Display devices described herein include mobile phones, smart phones, laptop computers, digital broadcasting terminals, personal digital assistants (PDAs), portable multimedia players (PMPs), navigation, and slate PCs. , Tablet PC, Ultra Book, digital TV, desktop computer.
  • PDAs personal digital assistants
  • PMPs portable multimedia players
  • slate PCs slate PCs.
  • Tablet PC Ultra Book
  • digital TV desktop computer
  • FIG. 1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
  • information processed by the control unit of the display device 100 may be displayed using a flexible display.
  • Flexible displays include bendable, bendable, warpable, collapsible, and rollable displays that can be bent by external forces.
  • the flexible display may be a display fabricated on a thin flexible substrate that can be bent, bent, folded, or rolled like paper, while maintaining the display characteristics of a conventional flat panel display.
  • the display area of the flexible display becomes a flat surface.
  • the display area may be curved in a state curved by an external force (for example, a state having a finite radius of curvature, hereinafter referred to as a second state).
  • information displayed in the second state may be visual information output on a curved surface. This visual information is realized by independently controlling the light emission of sub-pixels arranged in a matrix form.
  • the unit pixel refers to a minimum unit for realizing one color.
  • the unit pixel of the flexible display may be implemented by a semiconductor light emitting device.
  • a light emitting diode LED
  • the light emitting diode is formed to have a small size, and through this, it can serve as a unit pixel even in the second state.
  • FIG. 2 is a partially enlarged view of part A of FIG. 1
  • FIGS. 3A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2
  • FIG. 4 is a conceptual view showing the flip chip type semiconductor light emitting device of FIG. 3A
  • 5A to 5C are conceptual views illustrating various forms of color in connection with a flip chip type semiconductor light emitting device.
  • a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device.
  • PM passive matrix
  • AM active matrix
  • the display device 100 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and a plurality of semiconductor light emitting devices 150.
  • the substrate 110 may be a flexible substrate.
  • the substrate 110 may include glass or polyimide (PI).
  • PI polyimide
  • it is an insulating and flexible material, for example, any of PEN (Polyethylene Naphthalate) and PET (Polyethylene Terephthalate) can be used.
  • the substrate 110 may be either a transparent material or an opaque material.
  • the substrate 110 may be a wiring substrate on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.
  • the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be positioned on the insulating layer 160.
  • a state in which the insulating layer 160 is stacked on the substrate 110 may be one wiring substrate.
  • the insulating layer 160 is an insulating and flexible material such as polyimide (PI, polyimide), PET, PEN, and the like, and is integrally formed with the substrate 110 to form a single substrate.
  • the auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150.
  • the auxiliary electrode 170 is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120.
  • the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 penetrating the insulating layer 160.
  • the electrode hole 171 may be formed by filling a via hole with a conductive material.
  • a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto.
  • a layer that performs a specific function between the insulating layer 160 and the conductive adhesive layer 130 is formed, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible.
  • the conductive adhesive layer 130 may serve as an insulating layer.
  • the conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a conductive material and an adhesive material may be mixed in the conductive adhesive layer 130.
  • the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.
  • the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like.
  • ACF anisotropic conductive film
  • the conductive adhesive layer 130 allows electrical interconnection in the Z direction through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a 'conductive adhesive layer').
  • the anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion is conductive by the anisotropic conductive medium.
  • heat and pressure are applied to the anisotropic conductive film
  • other methods are also possible for the anisotropic conductive film to be partially conductive. Such a method may be, for example, only one of the heat and pressure applied, or UV curing.
  • the anisotropic conductive medium may be, for example, conductive balls or conductive particles.
  • the anisotropic conductive film is a film in which a conductive ball is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion has conductivity by the conductive ball.
  • a core of a conductive material may be in a state containing a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion where heat and pressure is applied has conductivity by the core as the insulating film is destroyed. .
  • the shape of the core is deformed to form a layer contacting each other in the thickness direction of the film.
  • heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed by a height difference of a counterpart adhered by the anisotropic conductive film.
  • the anisotropic conductive film may be a state in which the insulating core contains a plurality of particles coated with a conductive material. In this case, the portion where heat and pressure is applied is deformed (pressed) to become conductive in the thickness direction of the film.
  • a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible. In this case, the conductive material can have a pointed end.
  • the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) composed of a conductive ball inserted into one surface of an insulating base member.
  • ACF fixed array anisotropic conductive film
  • the insulating base member is formed of an adhesive material, and the conductive balls are intensively disposed on the bottom portion of the insulating base member, and when heat and pressure are applied from the base member, the conductive balls are deformed together with the conductive balls. Therefore, it has conductivity in the vertical direction.
  • the anisotropic conductive film is a form in which a conductive ball is randomly mixed into an insulating base member, or a plurality of layers and a conductive ball is disposed in one layer (double- ACF).
  • the anisotropic conductive paste is a combination of a paste and a conductive ball, and may be a paste in which conductive balls are mixed with insulating and adhesive base materials.
  • the solution containing conductive particles may be a solution containing conductive particles or nano particles.
  • the second electrode 140 is positioned on the insulating layer 160 spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the semiconductor light emitting device 150 After forming the conductive adhesive layer 130 in the state where the auxiliary electrode 170 and the second electrode 140 are positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. In other words, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.
  • the semiconductor light emitting device may be a flip chip type light emitting device.
  • the semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( And an n-type semiconductor layer 153 formed on the 154 and an n-type electrode 152 spaced apart from the p-type electrode 156 on the n-type semiconductor layer 153 in the horizontal direction.
  • the p-type electrode 156 may be electrically connected by the auxiliary electrode 170 and the conductive adhesive layer 130
  • the n-type electrode 152 may be electrically connected by the second electrode 140.
  • the auxiliary electrode 170 is elongated in one direction, and one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150.
  • the p-type electrodes of the left and right semiconductor light emitting elements centering on the auxiliary electrode may be electrically connected to one auxiliary electrode.
  • the semiconductor light-emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, and through this, between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light-emitting device 150.
  • the portion and the portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 have conductivity, and the rest of the portion has no indentation of the semiconductor light emitting device and thus does not have conductivity.
  • the conductive adhesive layer 130 not only couples between the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140 but also forms an electrical connection.
  • the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed on the light emitting device array.
  • the light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values.
  • Each semiconductor light emitting device 150 constitutes a unit pixel and is electrically connected to the first electrode 120.
  • a plurality of first electrodes 120 may be provided, and the semiconductor light emitting devices may be arranged in, for example, several columns, and the semiconductor light emitting devices of each column may be electrically connected to any one of the plurality of first electrodes.
  • the semiconductor light emitting elements are connected in the form of a flip chip, semiconductor light emitting elements grown on a transparent dielectric substrate can be used.
  • the semiconductor light emitting devices may be nitride semiconductor light emitting devices, for example. Since the semiconductor light emitting device 150 has excellent luminance, it is possible to configure individual unit pixels even with a small size.
  • a partition wall 190 may be formed between the semiconductor light emitting devices 150.
  • the partition wall 190 may serve to separate the individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 130.
  • the base member of the anisotropic conductive film may form the partition wall by inserting the semiconductor light emitting device 150 into the anisotropic conductive film.
  • the contrast ratio can be increased while the partition 190 has reflective properties without a separate black insulator.
  • a reflective partition wall may be separately provided as the partition wall 190.
  • the partition wall 190 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall of the white insulator there may be an effect of increasing reflectivity, and when the partition wall of the black insulator is used, the contrast ratio may be increased while having reflective properties.
  • the phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light
  • the phosphor layer 180 functions to convert the blue (B) light into a color of a unit pixel.
  • the phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.
  • a red phosphor 181 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device at a position forming a red unit pixel, and blue at a position forming a green unit pixel.
  • a green phosphor 182 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • only a blue semiconductor light emitting device may be used alone in a portion constituting a blue unit pixel.
  • red (R), green (G), and blue (B) unit pixels may form one pixel.
  • phosphors of one color may be stacked along each line of the first electrode 120. Therefore, one line in the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially arranged, and through this, a unit pixel may be implemented.
  • the present invention is not necessarily limited to this, and instead of the phosphor, the semiconductor light emitting device 150 and the quantum dot (QD) are combined to implement red (R), green (G), and blue (B) unit pixels. have.
  • a black matrix 191 may be disposed between each phosphor layer to improve contrast. That is, the black matrix 191 may improve contrast of contrast.
  • the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green may be applied.
  • each semiconductor light emitting device 150 mainly has gallium nitride (GaN), and indium (In) and / or aluminum (Al) are added together to emit high-power light emitting blue and various light. It can be implemented as a device.
  • the semiconductor light emitting devices 150 may be red, green, and blue semiconductor light emitting devices to form sub-pixels, respectively.
  • red, green, and blue semiconductor light emitting devices R, G, and B are alternately arranged, and red, green, and blue semiconductor light emitting devices provide red, green, and blue unit pixels. They form a single pixel, and a full color display can be implemented.
  • a semiconductor light emitting device may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device.
  • a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 may be provided on the white light emitting element W.
  • a unit pixel may be formed using a color filter in which red, green, and blue are repeated on the white light emitting element W.
  • a structure in which a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 is provided on an ultraviolet light emitting device (UV) is also possible.
  • the semiconductor light emitting device can be used not only in visible light but also in ultraviolet light (UV) in all areas, and the ultraviolet light (UV) can be expanded into a form of a semiconductor light emitting device that can be used as an excitation source of the upper phosphor. .
  • the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent luminance, it is possible to configure individual unit pixels even with a small size.
  • the size of the individual semiconductor light emitting devices 150 may be 80 ⁇ m or less on one side, or may be rectangular or square devices. In the case of a rectangle, the size may be 20X80 ⁇ m or less.
  • a square semiconductor light emitting device 150 having a side length of 10 ⁇ m is used as a unit pixel, sufficient brightness for forming a display device appears. Accordingly, for example, when the size of the unit pixel is a rectangular pixel having one side of 600 ⁇ m and the other side of 300 ⁇ m, the distance of the semiconductor light emitting element is relatively sufficiently large. Accordingly, in this case, it is possible to implement a flexible display device having high image quality or higher.
  • the display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.
  • FIG. 6 is a cross-sectional view showing a manufacturing method of a display device using the semiconductor light emitting device of the present invention.
  • the conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.
  • the insulating layer 160 is stacked on the first substrate 110 to form a single substrate (or wiring substrate).
  • the wiring substrate includes a first electrode 120, an auxiliary electrode 170, and a second electrode 140. It is placed.
  • the first electrode 120 and the second electrode 140 may be arranged in mutually orthogonal directions.
  • the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).
  • the conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to the substrate on which the insulating layer 160 is positioned.
  • the second light emitting element 150 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting elements 150 constituting individual pixels are located is positioned on the semiconductor light emitting element 150.
  • the second substrate 112 is a growth substrate for growing the semiconductor light emitting device 150, and may be a sapphire substrate or a silicon substrate.
  • the semiconductor light emitting device When the semiconductor light emitting device is formed in a wafer unit, it can be effectively used in a display device by having a gap and a size capable of forming a display device.
  • the wiring substrate and the second substrate 112 are thermocompressed.
  • the wiring substrate and the second substrate 112 may be thermocompressed by applying an ACF press head.
  • the wiring substrate and the second substrate 112 are bonded by the thermocompression bonding. Due to the properties of the anisotropic conductive film having conductivity by thermal compression, only a portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which the electrodes and the semiconductor light emitting The device 150 may be electrically connected. At this time, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and through this, a partition wall may be formed between the semiconductor light emitting device 150.
  • the second substrate 112 is removed.
  • the second substrate 112 may be removed using a laser lift-off (LLO) method or a chemical lift-off (CLO) method.
  • LLO laser lift-off
  • CLO chemical lift-off
  • a transparent insulating layer may be formed by coating silicon oxide (SiOx) or the like on the wiring substrate to which the semiconductor light emitting device 150 is coupled.
  • the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red phosphor or green phosphor for converting the blue (B) light into a color of a unit pixel emits the blue semiconductor.
  • a layer may be formed on one surface of the device.
  • the manufacturing method or structure of the display device using the semiconductor light emitting device described above may be modified in various forms.
  • a vertical semiconductor light emitting device may also be applied to the display device described above.
  • the vertical structure will be described with reference to FIGS. 5 and 6.
  • FIG. 7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention
  • FIG. 8 is a cross-sectional view taken along the line DD of FIG. 7
  • FIG. 9 is a conceptual view showing the vertical semiconductor light emitting device of FIG. to be.
  • the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.
  • PM passive matrix
  • the display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and a plurality of semiconductor light emitting devices 250.
  • the substrate 210 is a wiring substrate on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device.
  • PI polyimide
  • any insulating and flexible material may be used.
  • the first electrode 220 is positioned on the substrate 210 and may be formed as an electrode in the form of a long bar in one direction.
  • the first electrode 220 may be configured to act as a data electrode.
  • the conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located.
  • the conductive adhesive layer 230 is an anisotropic conductive film (ACF), anisotropic conductive paste, and a solution containing conductive particles (solution) ).
  • ACF anisotropic conductive film
  • anisotropic conductive paste anisotropic conductive paste
  • solution solution containing conductive particles
  • the semiconductor light emitting device 250 After the anisotropic conductive film is positioned in the state where the first electrode 220 is positioned on the substrate 210, when the semiconductor light emitting device 250 is connected by applying heat and pressure, the semiconductor light emitting device 250 is first The electrode 220 is electrically connected. At this time, the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.
  • the electrical connection is generated because heat and pressure are applied in the anisotropic conductive film, which is partially conductive in the thickness direction. Therefore, in the anisotropic conductive film, it is divided into parts having conductivity in the thickness direction and parts having no conductivity.
  • the conductive adhesive layer 230 implements not only electrical connection between the semiconductor light emitting device 250 and the first electrode 220 but also mechanical bonding.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, it is possible to configure individual unit pixels even with a small size.
  • the size of the individual semiconductor light emitting device 250 may be 80 ⁇ m or less in length on one side, or may be a rectangular or square device. In the case of a rectangle, the size may be 20X80 ⁇ m or less.
  • the semiconductor light emitting device 250 may have a vertical structure.
  • a plurality of second electrodes 240 disposed in a direction crossing the longitudinal direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250 are positioned.
  • the vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), An n-type semiconductor layer 253 formed on the active layer 254 and an n-type electrode 252 formed on the n-type semiconductor layer 253.
  • the p-type electrode 256 located at the lower side may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the n-type electrode 252 positioned at the upper side is the second electrode 240 to be described later. ). Since the vertical type semiconductor light emitting device 250 can arrange electrodes up and down, it has a great advantage of reducing the chip size.
  • a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250.
  • the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided.
  • the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.
  • a red phosphor 281 capable of converting blue light into red (R) light may be stacked on a blue semiconductor light emitting device at a position forming a red unit pixel, and blue at a position forming a green unit pixel.
  • a green phosphor 282 capable of converting blue light into green (G) light may be stacked on the semiconductor light emitting device.
  • only a blue semiconductor light emitting device may be used alone in a portion constituting a blue unit pixel. In this case, red (R), green (G), and blue (B) unit pixels may form one pixel.
  • the present invention is not necessarily limited to this, and as described above in a display device to which a flip chip type light emitting device is applied, other structures for implementing blue, red, and green may be applied.
  • the second electrode 240 is positioned between the semiconductor light emitting elements 250 and is electrically connected to the semiconductor light emitting elements 250.
  • the semiconductor light emitting elements 250 may be arranged in a plurality of columns, and the second electrode 240 may be positioned between the columns of the semiconductor light emitting elements 250.
  • the second electrode 240 may be positioned between the semiconductor light emitting elements 250.
  • the second electrode 240 may be formed as an electrode having a long bar shape in one direction, and may be disposed in a direction perpendicular to the first electrode.
  • the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connecting electrode protruding from the second electrode 240.
  • the connection electrode may be an n-type electrode of the semiconductor light emitting device 250.
  • the n-type electrode is formed of an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.
  • the second electrode 240 may be positioned on the conductive adhesive layer 230.
  • a transparent insulating layer (not shown) including silicon oxide (SiOx) may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed.
  • SiOx silicon oxide
  • the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer.
  • the second electrode 240 may be formed spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.
  • the present invention has the advantage of not having to use a transparent electrode such as ITO by placing the second electrode 240 between the semiconductor light emitting devices 250. Accordingly, the light extraction efficiency can be improved by using a conductive material that is not restricted to the selection of a transparent material and has good adhesion to the n-type semiconductor layer as a horizontal electrode.
  • a partition wall 290 may be positioned between the semiconductor light emitting devices 250. That is, a partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230.
  • the base member of the anisotropic conductive film may form the partition wall by inserting the semiconductor light emitting device 250 into the anisotropic conductive film.
  • the contrast ratio can be increased while the partition 290 has reflective properties without a separate black insulator.
  • a reflective partition wall may be separately provided.
  • the partition wall 290 may include a black or white insulator depending on the purpose of the display device.
  • the partition wall 290 is between the vertical semiconductor light emitting device 250 and the second electrode 240. Can be located between. Accordingly, individual unit pixels may be configured with a small size by using the semiconductor light emitting device 250, and the distance of the semiconductor light emitting device 250 is relatively large enough to replace the second electrode 240 with the semiconductor light emitting device 250. ), And has the effect of realizing a flexible display device having HD image quality.
  • a black matrix 291 may be disposed between each phosphor to improve contrast. That is, the black matrix 291 can improve contrast of contrast.
  • the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, it is possible to configure individual unit pixels even with a small size. Accordingly, a full color display in which unit pixels of red (R), green (G), and blue (B) form one pixel may be implemented by the semiconductor light emitting device.
  • the size of the semiconductor light emitting device in order to increase the resolution, the size of the semiconductor light emitting device must be downsized to within a few tens of micrometers.
  • the size of the light emitting portion of the semiconductor light emitting device may be defined through dry etching in the vertical direction. Therefore, an etch surface of each layer may exist on the outer side surface of the device exposed through dry etching.
  • An unstable surface state having an energy level lower than that of the semiconductor band gap may exist in the surface of the etched surface or in the semiconductor layer adjacent to the surface. Due to the unstable surface state, non-emissive recombination between electrons and holes occurs in the outer portion of the device, which may deteriorate the efficiency of light emission recombination emitted from the active layer.
  • the effect of the non-emission recombination may increase as the device becomes smaller.
  • the smaller the device is the lower the current supplied to the device may be, but when the supplied current is lowered, the frequency of the non-luminous recombination may increase. As a result, the internal quantum efficiency of the micro semiconductor light emitting device is rapidly reduced.
  • the semiconductor light emitting device may form a trench structure in a vertical direction on the semiconductor layer on the active layer, and insert metal nanoparticles into the trench.
  • the surface plasmon may be a surface electromagnetic pile in which free electrons existing on the surface of the metal are collectively vibrated under the influence of light and cause resonance in a local region of the boundary between the metal and the dielectric.
  • the surface electromagnetic wave is sufficiently close to the active layer existing inside the semiconductor light emitting device, and energy coupling may occur when the vibration energy of free electrons and the electromagnetic wave of the metal surface are matched. In this case, not only the luminescence recombination energy but also the non-luminescence recombination energy occurs, and energy coupling occurs to increase luminescence recombination, thereby increasing the internal quantum efficiency.
  • the distance between the active layer and the metal nanoparticles should be formed to be close to tens of nanometers or less.
  • a structure in which metal nanoparticles are formed on top of a semiconductor layer stacked on an active layer may be easy in manufacturing a semiconductor light emitting device, but the excitation of surface plasmon resonance is not easy due to the thickness limitation of the semiconductor layer. There is.
  • a structure in which metal nanoparticles are embedded in the semiconductor layer may be considered, but this may increase the process time, the quality problem of the semiconductor layer, and the high temperature of the metal nanoparticles according to the semiconductor layer deposition process through a high temperature growth method such as MOCVD. Due to environmental exposure, disadvantages may exist in terms of process reproducibility and deterioration in properties.
  • the semiconductor light emitting devices shown in FIGS. 10 to 14 correspond to structures before bonding to the wiring substrate described in FIG. 2 and the like.
  • a horizontal direction is defined as a horizontal direction based on a sectional view
  • a vertical direction is defined as a vertical direction.
  • FIG. 10 is a view showing the structure of a semiconductor light emitting device according to an embodiment of the present invention.
  • the semiconductor light emitting device 1000 includes a growth substrate 1001 and a first conductivity type semiconductor layer 1002 formed on the growth substrate 1001 (eg, an n-type semiconductor layer). ), An active layer 1003 formed on the first conductivity-type semiconductor layer 1002, and a second conductivity-type semiconductor layer 1004 (eg, a p-type semiconductor layer) formed on the active layer 1003.
  • a first conductivity type semiconductor layer 1002 formed on the growth substrate 1001 (eg, an n-type semiconductor layer).
  • An active layer 1003 formed on the first conductivity-type semiconductor layer 1002
  • a second conductivity-type semiconductor layer 1004 eg, a p-type semiconductor layer
  • the growth substrate 1001 corresponds to a substrate for growth of the semiconductor layers 1002 and 1004 and the active layer 1003.
  • the growth substrate 1001 may be implemented as a sapphire substrate, but is not limited thereto.
  • the growth substrate 1001 may be removed after the semiconductor light emitting device 1000 is later bonded to the wiring substrate. This has been described above in FIG. 6.
  • the first conductive semiconductor layer 1002, the active layer 1003, and the second conductive semiconductor layer 1004 may be sequentially stacked on the growth substrate 1001.
  • the first conductivity type semiconductor layer 1002, the active layer 1003, and the second conductivity type semiconductor layer 1004 may be formed through a nitride-based semiconductor growth method such as MOCVD (Metal-Organic Chemical Vapor Deposition).
  • MOCVD Metal-Organic Chemical Vapor Deposition
  • the semiconductor light emitting device 1000 must emit visible light when electrons and holes are recombined.
  • Silicon or germanium a common material used in semiconductor manufacturing, emits heat when recombining electrons and holes due to an indirect bandgap, but does not emit visible light.
  • the semiconductor layers 1002 and 1004 and the active layer 1003 may be made of a material such as gallium nitride (GaN), gallium arsenide (GaAs), or gallium phosphide (GaP).
  • the first conductivity type semiconductor layer 1002 and the second conductivity type semiconductor layer 1004 may have characteristics according to impurities introduced into the above-described material (GaN, GaAs, or GaP).
  • the first conductivity-type semiconductor layer 1002 may form an n-type semiconductor layer as impurities (donors) such as silicon (Si) are mixed
  • the second conductivity-type semiconductor layer 1004 may be magnesium (Mg).
  • a p-type semiconductor layer can be formed as impurities (acceptors) such as the mixture are mixed.
  • electrons may be emitted from the first conductivity type semiconductor layer 1002 and holes may be emitted from the second conductivity type semiconductor layer 1004.
  • the emitted electrons and holes may recombine in the active layer, thereby lowering the energy level.
  • energy level decreases, energy can be released in the form of light or heat.
  • the semiconductor light emitting device 1000 may emit light.
  • the second conductivity-type semiconductor high concentration doping layer 1005 may be further stacked on the second conductivity-type semiconductor layer 1004.
  • the second conductivity-type semiconductor high concentration doping layer 1005 may have the same polarity as the second conductivity-type semiconductor layer 1004.
  • the second conductivity-type semiconductor high-concentration doping layer 1005 may compensate for a decrease in electrical characteristics of the second conductivity-type semiconductor layer 1004 due to formation of the trench 1006 to be described later.
  • the active layer 1003 and the second conductivity-type semiconductor layer 1004 may be stacked on a portion of the first conductivity-type semiconductor layer 1002.
  • 11A, the active layer 1003, the second conductivity type semiconductor layer 1004, and the first conductivity type semiconductor layer 1002 formed in regions other than the partial region are removed by a mesh etching process. Can be formed.
  • an area in which the mesa etching process is not performed that is, an area in which the active layer 1003, the second conductivity type semiconductor layer 1004, and the second conductivity type semiconductor high concentration doping layer 1005 remain through the mesa etching process
  • the mesa region defined through the mesa etching process may have various shapes such as a circle, a square, a triangle, and a hexagon when the semiconductor light emitting device 1000 is viewed on a plane. In this specification, it is assumed that the mesa region is formed in a circular shape for convenience of description.
  • a side surface (etching surface) of the mesa region may be formed.
  • an unstable surface state having an energy level lower than that of the semiconductor bandgap may exist in the surface of the active layer 1003 exposed to the etched surface or in the active layer region adjacent to the etched surface. Due to the unstable surface state, non-emissive recombination between electrons and holes may occur in the etch surface or a region adjacent to the etch surface, and as a result, internal quantum efficiency of the semiconductor light emitting device 1000 may be reduced.
  • a trench 1006 is formed in some regions of the second conductivity type semiconductor layer 1004 and the second conductivity type semiconductor high concentration doping layer 1005. Can be.
  • the trench 1006 may have various shapes according to an etched region.
  • the trench 1006 may be formed to have a plurality of circular shapes on a plane.
  • the bottom surface of the trench 1006 may be located in the second conductive semiconductor layer 1004. That is, the depth from the surface of the second conductivity type semiconductor layer 1004 (or the surface of the second conductivity type semiconductor high concentration doped layer 1005) to the bottom surface of the trench 1006 is the second conductivity type semiconductor layer ( 1004) (or the sum of the thicknesses of the second conductivity-type semiconductor high-concentration doping layer 1005 and the second conductivity-type semiconductor layer 1004).
  • the distance between the bottom surface of the trench 1006 and the active layer 1003 may be 100 nanometers or less, but is not limited thereto.
  • the bottom surface of the trench 1006 may be located closer to the top surface of the active layer 1003 than the surface of the second conductivity-type semiconductor layer 1004.
  • a trench may not be formed in the central portion 1005a of the mesa region.
  • the second electrode 1009 may be formed to contact at least a portion of the central portion 1005a.
  • the distance between the outer surface of the central portion 1005a of the mesa region and the etched surface may be determined as a distance at which luminous efficiency is maximized.
  • the distance between the outer surface and the etched surface of the central portion 1005a is short, suppression of non-luminous surface recombination may be insufficient.
  • the distance between the outer surface and the etched surface of the central portion 1005a is long, the area of the central portion 1005a is reduced, which may result in a decrease in light output due to a decrease in the emission area.
  • the distance between the outer surface and the etched surface of the central portion 1005a may be about 1 micrometer to 5 micrometers, but is not limited thereto.
  • a metal member (eg, metal nanoparticle 1007) may be inserted into the trench 1006.
  • the metal nanoparticle 1007 may include silver (Ag), aluminum (Al), or gold (Au), but is not limited thereto.
  • the metal nanoparticles 1007 may have a diameter of 10 nanometers to 100 nanometers, and may have a spherical or core-shell shape.
  • an insulating film such as silica (silicon dioxide) may be implemented as a structure surrounding a sphere of metal.
  • a metal thin film may be inserted into the trench 1006 instead of the metal nanoparticles 1007, but in the case of the metal thin film, the conditions under which surface plasmon resonance is excited are limited compared to the metal nanoparticles 1007.
  • light generated in the active layer 1003 may be blocked from being emitted to the outside, thereby degrading light efficiency, and it may be appropriate to insert metal nanoparticles 1007 inside the trench 1006.
  • the metal nanoparticle 1007 may be accommodated in the bottom surface of the trench 1006 as it is inserted into the trench 1006. The closer the bottom surface of the trench 1006 is to the top surface of the active layer 1003, the closer the distance between the metal nanoparticles 1007 and the active layer 1003 is, and the more effective the surface plasma resonance can be.
  • the semiconductor light emitting device 1000 may further include a passivation insulating layer 1008 covering the semiconductor layers 1002 and 1004, the active layer 1003, and the second conductivity-type semiconductor high-concentration doping layer 1005 exposed on the top.
  • the passivation insulating layer 1008 may be made of a material such as transparent silica (silicon dioxide) or alumina.
  • the passivation insulating layer 1008 may have a thickness of 1 nanometer to 100 nanometers, but is not limited thereto.
  • Electrodes 1009 and 1010 may be formed on the passivation insulating layer 1008.
  • the first electrode 1010 and the second electrode 1009 may be formed to be spaced apart from each other in the horizontal direction.
  • the first electrode 1010 and the second electrode 1009 may be embodied as transparent electrodes (eg, indium tin oxide (ITO)).
  • the first electrode 1010 (eg cathode electrode) is connected to the first conductivity type semiconductor layer 1002, and the second electrode 1009 (eg anode electrode) is the second conductivity type semiconductor layer 1004 or the second conductivity.
  • Type semiconductor high concentration doping layer 1005 may be connected.
  • a portion of the second conductive type semiconductor layer 1004 or the second conductive type semiconductor high concentration doped layer 1005 of the passivation insulating layer 1008 may be etched.
  • an area corresponding to the central portion 1005a of the passivation insulating layer 1008 may be etched.
  • a portion of the passivation insulating layer 1008 on the first conductive semiconductor layer 1002 may be etched.
  • the first electrode 1010 may be connected to the first conductive type semiconductor layer 1002 through an etched region on the first conductive type semiconductor layer 1002.
  • the second electrode 1009 is the second conductivity type semiconductor layer 1004 or the second conductivity type semiconductor high concentration through the etched region on the second conductivity type semiconductor layer 1004 or the second conductivity type semiconductor high concentration doped layer 1005. It may be connected to the doping layer 1005.
  • FIG. 10 a method of manufacturing the semiconductor light emitting device 1000 illustrated in FIG. 10 will be described with reference to FIGS. 11A to 11B.
  • 11A to 11B are cross-sectional views illustrating a method of manufacturing a semiconductor light emitting device according to the embodiment shown in FIG. 10.
  • a semiconductor layer growth in which a first conductivity type semiconductor layer 1002, an active layer 1003, and a second conductivity type semiconductor layer 1004 are sequentially stacked on the growth substrate 1001 The process can be performed.
  • the first conductivity type semiconductor layer 1002, the active layer 1003, and the second conductivity type semiconductor layer 1004 may be formed through a nitride-based semiconductor growth method such as MOCVD (Metal-Organic Chemical Vapor Deposition). However, it is not limited thereto.
  • MOCVD Metal-Organic Chemical Vapor Deposition
  • the second conductivity-type semiconductor high concentration doping layer 1005 may be further stacked on the second conductivity-type semiconductor layer 1004.
  • the second conductivity-type semiconductor high concentration doping layer 1005 may have the same polarity as the second conductivity-type semiconductor layer 1004.
  • the second conductivity-type semiconductor high-concentration doping layer 1005 may compensate for a decrease in electrical characteristics of the second conductivity-type semiconductor layer 1004 due to formation of the trench 1006 to be described later.
  • the semiconductor light emitting device 1000 is subjected to dry etching to form an electrode in the first conductivity type semiconductor layer 1002 to inject current.
  • a mesa etching process of exposing the first conductivity type semiconductor layer 1002 in a vertical direction in some regions 1008a may be performed.
  • an area in which the mesa etching process is not performed that is, an area in which the active layer 1003, the second conductivity type semiconductor layer 1004, and the second conductivity type semiconductor high concentration doping layer 1005 remain through the mesa etching process Can be defined as the mesa region.
  • the mesa region defined through the mesa etching process may have various shapes such as a circle, a square, a triangle, and a hexagon when the semiconductor light emitting device 1000 is viewed on a plane.
  • a trench forming process of forming a trench 1006 by dry etching a part of the mesa region may be performed.
  • the trench 1006 may have various shapes according to an etched region.
  • the trench 1006 may be formed to have a plurality of circular shapes on a plane.
  • the trench 1006 may be formed such that its bottom surface is located in the second conductivity type semiconductor layer 1004. That is, the depth from the surface of the second conductivity type semiconductor layer 1004 (or the surface of the second conductivity type semiconductor high concentration doping layer 1005) to the bottom surface of the trench 1006 is the second conductivity type semiconductor. It may be smaller than the thickness of the layer 1004 (or the sum of the thicknesses of the second conductivity-type semiconductor high concentration doped layer 1005 and the second conductivity-type semiconductor layer 1004).
  • the distance between the bottom surface of the trench 1006 and the active layer 1003 may be 100 nanometers or less, but is not limited thereto.
  • a trench may not be formed in the central portion 1005a of the mesa region.
  • the mesa etching process illustrated in FIG. 11A (b) and the trench forming process illustrated in FIG. 11A (c) may be simultaneously performed.
  • a process of inserting a metal member (metal nanoparticle 1007) into the trench 1006 may be performed.
  • the insertion process of the metal nanoparticles 1007 includes silver (Ag), aluminum (Al), and gold (Au) in a solvent such as isopropyl alcohol, ethylene glycol, or sodium citrate. It includes a process of dropping the solution of the metal nanoparticles (1007), such as into the trench (1006). Then, the insertion process of the metal nanoparticles 1007 may include a process of precipitating the metal nanoparticles 1007 contained in the colloid dropped into the trench 1006 and drying (or evaporating) the solvent.
  • the passivation insulating layer 1008 is formed of an inorganic insulator such as silica or alumina through PECVD (Plasma Enhanced Chemical Vapor Deposition), LPCVD (Low Pressure CVD), sputtering deposition, or the like, photoresist, polymer material It may be formed through a method of spin coating an organic material such as spin.
  • PECVD Pullasma Enhanced Chemical Vapor Deposition
  • LPCVD Low Pressure CVD
  • sputtering deposition or the like
  • photoresist polymer material It may be formed through a method of spin coating an organic material such as spin.
  • a passivation etch process may be performed to dry etch the passivation insulating layer 1008 to be exposed.
  • an electrode forming process for forming the first electrode 1010 and the second electrode 1009 may be performed.
  • the electrode forming process may be performed through E-beam evaporation or sputtering deposition.
  • the second electrode 1009 is formed to be connected to at least a portion of the central portion 1005a, so that the flow of current can be concentrated to the central portion 1005a of the mesa region.
  • a passivation etching process may be performed such that a surface corresponding to at least a portion of the center portion 1005a among the surfaces of the second conductivity-type semiconductor layer 1004 (or the second conductivity-type semiconductor high-concentration doping layer 1005) is exposed. .
  • the semiconductor light emitting device 1000 performs non-luminous recombination of the semiconductor light emitting device 1000 through surface plasmon resonance between the light generated in the active layer 1003 and the metal nanoparticles 1007. It can be suppressed to improve the internal quantum efficiency.
  • the semiconductor light emitting device 1000 minimizes the distance between the metal nanoparticles 1007 and the active layer 1003 through a trench structure formed in the second conductivity type semiconductor layer 1004 to maximize the effect of surface plasmon resonance. You can. Accordingly, the internal quantum efficiency of the semiconductor light emitting device 1000 can be improved more effectively.
  • FIGS. 12 to 14 are views showing a structure of a semiconductor light emitting device according to various embodiments of the present invention.
  • each of the semiconductor light emitting devices 1200, 1300, and 1400 is similar to the semiconductor light emitting device 1000 shown in FIG. 10 except for the trenches 1206, 1306, 1406a, and 1406b. You can.
  • trenches 1206, 1306, 1406a, and 1406b of various shapes may be formed in the second conductive semiconductor layer 1004 of the semiconductor light emitting devices 1200, 1300, and 1400.
  • the trench 1206 may be formed in a ring shape spaced apart from the etching surface.
  • the trench 1306 may be formed in the remaining regions except for the central portion 1305a.
  • a plurality of trenches 1406a and 1406b may be formed in a concentric shape.
  • trenches may be formed in various forms.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 발광 소자는, 성장 기판, 상기 성장 기판 상에 형성되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 일부 영역에 형성되는 활성층, 상기 활성층 상에 형성되는 제2 도전형 반도체층, 상기 제2 도전형 반도체층의 표면의 일부 영역이 식각되어 형성되는 트렌치, 및 상기 트렌치의 내부에 삽입되는 금속 나노입자를 포함한다.

Description

반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
본 발명은 반도체 발광 소자와 이의 제조 방법, 및 상기 반도체 발광 소자를 포함하는 디스플레이 장치에 관한 것이다.
최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다.
그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않다는 취약점이 존재한다.
한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다. 이러한 발광 다이오드는 필라멘트 기반의 발광소자에 비해 긴 수명, 낮은 전력 소모, 우수한 초기 구동 특성, 및 높은 진동 저항 등의 다양한 장점을 갖는다.
따라서, 최근에는 마이크로 반도체 발광소자를 이용한 디스플레이 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 디스플레이 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 디스플레이로서 각광받고 있다.
다만, 마이크로 반도체 발광소자를 이용한 디스플레이의 해상도를 높이기 위해서는 마이크로 반도체 발광소자의 크기가 수 내지 수십 마이크로미터 이내로 소형화되어야 한다.
마이크로 반도체 발광소자는 전자가 공급되는 n형 반도체층, 정공이 공급되는 p형 반도체층, 전자와 정공이 재결합하여 빛이 발생하는 활성층이 적층되는 방식으로 구성된다. 이러한 마이크로 반도체 발광 소자의 두께는 일반적으로 수 마이크로미터이고, 평면적인 소자의 크기는 수직방향의 건식 식각을 통해 정의될 수 있다. 따라서, 건식 식각을 통해 드러나는 소자의 외곽부 측면에는 각 층의 식각면이 존재할 수 있다. 상기 식각면의 표면이나 표면과 인접한 반도체층의 내부에는, 반도체 밴드갭보다 낮은 에너지 준위를 갖는 불안정한 표면 상태가 존재할 수 있다. 상기 불안정한 표면 상태로 인해, 소자의 외곽부에서 전자와 정공 간의 비발광 재결합이 발생하고, 이는 활성층에서 발광하는 발광 재결합의 효율을 저하시킬 수 있다.
이러한 소자 외곽부에서의 비발광 재결합이 영향을 미치는 범위는 수 마이크로미터 정도인 바, 소자가 소형화될수록 상기 비발광 재결합이 미치는 영향이 증가하고, 마이크로 반도체 발광 소자의 내부양자효율이 급격히 감소하게 된다.
본 발명이 해결하고자 하는 과제는, 반도체 발광 소자의 소형화에 따른 내부양자효율의 감소를 최소화할 수 있는 반도체 발광 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 표면 플라즈몬 공명을 통해 반도체 발광 소자에서 발생하는 비발광 표면 재결합을 억제할 수 있는 반도체 발광 소자를 제공하는 것이다.
본 발명의 실시 예에 따른 반도체 발광 소자는, 성장 기판, 상기 성장 기판 상에 형성되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상의 일부 영역에 형성되는 활성층, 상기 활성층 상에 형성되는 제2 도전형 반도체층, 상기 제2 도전형 반도체층의 표면의 일부 영역이 식각되어 형성되는 트렌치, 및 상기 트렌치의 내부에 삽입되는 금속 나노입자를 포함한다.
실시 예에 따라, 상기 트렌치는 상기 제2 도전형 반도체층의 표면의 중심부와 이격된 영역에 형성될 수 있다.
상기 반도체 발광 소자는, 상기 제1 도전형 반도체층과 연결되는 제1 전극, 및 상기 제1 전극과 이격되고, 상기 제2 도전형 반도체층과 연결되는 제2 전극을 더 포함하고, 상기 제2 전극은, 상기 제2 도전형 반도체층의 표면의 중심부와 접하도록 연결될 수 있다.
실시 예에 따라, 상기 제1 전극 및 상기 제2 전극은 투명 전극으로 구현될 수 있다.
실시 예에 따라, 상기 제2 도전형 반도체층의 표면으로부터 상기 트렌치의 바닥면까지의 깊이는, 상기 제2 도전형 반도체층의 두께보다 작을 수 있다.
실시 예에 따라, 상기 트렌치의 바닥면은, 상기 제2 도전형 반도체층의 표면보다 상기 활성층의 상면과 가깝게 위치할 수 있다.
상기 반도체 발광 소자는, 상기 제2 도전형 반도체층 상에 형성되는 제2 도전형 반도체 고농도 도핑층을 더 포함하고, 상기 트렌치는 상기 제2 도전형 반도체 고농도 도핑층의 표면의 일부 영역으로부터 식각되어 형성될 수 있다.
상기 금속 나노입자는 은, 알루미늄, 또는 금으로 구성될 수 있다.
본 발명의 실시 예에 따른 반도체 발광 소자의 제조 방법은, 성장 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 순차적으로 적층 형성하는 단계, 상기 제1 도전형 반도체층을 제1 영역에서 상부로 노출시키도록, 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층의 상기 제1 영역을 식각하는 단계, 상기 제1 영역을 제외한 제2 영역 중 일부를 식각하여 트렌치를 형성하는 단계, 상기 트렌치 내부에 금속 나노입자를 삽입하는 단계, 상기 제1 도전형 반도체층, 상기 활성층, 상기 제2 도전형 반도체층, 상기 트렌치, 및 상기 금속 나노입자 상에 패시베이션 절연층을 형성하는 단계, 상기 제1 도전형 반도체층의 상면 일부와, 상기 제2 도전형 반도체층의 상면 일부가 노출되도록 상기 패시베이션 절연층의 일부를 식각하는 단계, 및 상기 제1 도전형 반도체층의 상면 일부와 연결되는 제1 전극과, 상기 제2 도전형 반도체층의 상면 일부와 연결되는 제2 전극을 형성하는 단계를 포함한다.
상기 패시베이션 절연층의 일부를 식각하는 단계는, 상기 제2 도전형 반도체층의 상면 중 중심부가 노출되도록 상기 패시베이션 절연층의 일부를 식각하는 단계일 수 있다.
실시 예에 따라, 상기 패시베이션 절연층은 실리카 또는 알루미나로 구현될 수 있다.
본 발명의 실시 예에 따르면, 반도체 발광 소자는 활성층에서 생성되는 빛과 금속 나노입자 간의 표면 플라즈몬 공명을 통해, 반도체 발광 소자의 비발광 재결합을 억제하여 내부양자효율을 향상시킬 수 있다. 이에 따라, 반도체 발광 소자의 소형화 시 비발광 재결합으로 인한 내부양자효율의 급격한 저하를 방지할 수 있으므로, 소형화된 반도체 발광 소자의 구현이 가능할 수 있다.
또한, 반도체 발광 소자는 반도체층에 형성되는 트렌치 구조를 통해 금속 나노입자와 활성층 사이의 거리를 최소화함으로써, 표면 플라즈몬 공명의 효과를 극대화할 수 있다.
뿐만 아니라, 상기 트렌치 구조는 반도체층의 표면의 중심부와 이격되도록 형성되고, 전극은 상기 중심부의 적어도 일부를 통해 연결될 수 있다. 이에 따라, 반도체 발광 소자의 구동 시 전류의 흐름이 상기 중심부로 집중될 수 있다. 그 결과, 반도체층의 외곽부(식각면)으로 흐르는 전류의 양이 감소하므로, 식각면에서 발생하는 비발광 표면 재결합의 빈도가 감소되어 내부양자효율이 향상될 수 있다.
또한, 반도체 발광 소자는 반도체층에 형성된 트렌치 구조로 인한 특성 저하를 보상하는 고농도 도핑층을 포함함으로써, 상기 특성 저하에 따른 발광 효율 저하를 방지할 수 있다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3의 플립 칩 타입 반도체 발광소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 D-D를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10은 본 발명의 일 실시 예에 따른 반도체 발광 소자의 구조를 나타내는 도면이다.
도 11a 내지 도 11b는 도 10에 도시된 실시 예에 따른 반도체 발광 소자의 제조방법을 나타낸 단면도들이다.
도 12는 본 발명의 다른 실시 예에 따른 반도체 발광 소자의 구조를 나타내는 도면이다.
도 13은 본 발명의 다른 실시 예에 따른 반도체 발광 소자의 구조를 나타내는 도면이다.
도 14는 본 발명의 다른 실시 예에 따른 반도체 발광 소자의 구조를 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.
도 1은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다.
플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.
상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다.
상기 플렉서블 디스플레이의 단위 화소는 반도체 발광소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.
이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이며, 도 4는 도 3a의 플립 칩 타입 반도체 발광소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광소자에도 적용 가능하다.
상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광소자(150)를 포함한다.
기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.
상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.
도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.
보조전극(170)은 제1전극(120)과 반도체 발광소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.
본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.
상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.
이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).
상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.
또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.
다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.
도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)이 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.
이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.
다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.
절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다.
도 4를 참조하면, 상기 반도체 발광소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.
예를 들어, 상기 반도체 발광소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다.
다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.
보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광소자(150)가 압입되며, 이를 통하여 반도체 발광소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광소자(150)와 보조전극(170) 사이 및 반도체 발광소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.
또한, 복수의 반도체 발광소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다.
발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광소자들을 포함할 수 있다. 각각의 반도체 발광소자(150)는 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.
또한, 반도체 발광소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광소자들을 이용할 수 있다. 또한, 상기 반도체 발광소자들은 예컨대 질화물 반도체 발광소자일 수 있다. 반도체 발광소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.
도시에 의하면, 반도체 발광소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.
형광체층(180)은 반도체 발광소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)의 단위 화소들을 구현할 수 있다.
또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
도 5a를 참조하면, 각각의 반도체 발광소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.
이 경우, 반도체 발광소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.
도 5b를 참조하면, 반도체 발광소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.
도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광소자의 형태로 확장될 수 있다.
본 예시를 다시 살펴보면, 반도체 발광소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질 이상의 고화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.
상기에서 설명된 반도체 발광소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.
도 6은 본 발명의 반도체 발광소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다.
상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.
다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광소자(150)가 위치된 제2기판(112)을 상기 반도체 발광소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.
이 경우에, 제2기판(112)은 반도체 발광소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.
상기 반도체 발광소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.
그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광소자(150) 사이에 격벽이 형성될 수 있다.
그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.
마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다.
또한, 상기 반도체 발광소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광소자의 일면에 레이어를 형성할 수 있다.
이상에서 설명된 반도체 발광소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.
또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다.
도 7은 발명의 반도체 발광소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 D-D를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광소자를 이용한 디스플레이 장치가 될 수 있다.
상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광소자(250)를 포함한다.
기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.
제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1 전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.
전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시 예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.
기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.
상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분과 전도성을 가지지 않는 부분으로 구획된다.
또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.
이와 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.
상기 반도체 발광소자(250)는 수직형 구조가 될 수 있다.
수직형 반도체 발광소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.
도 9를 참조하면, 이러한 수직형 반도체 발광소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.
다시 도 8을 참조하면, 상기 반도체 발광소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.
즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광소자 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광소자 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광소자만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G), 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.
다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다.
다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광소자들(250) 사이에 위치하고, 반도체 발광소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광소자들(250)의 열들 사이에 위치할 수 있다.
개별 화소를 이루는 반도체 발광소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광소자들(250) 사이에 위치될 수 있다.
제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.
또한, 제2전극(240)과 반도체 발광소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광소자(250)의 n형 전극이 전기적으로 연결될 수 있다.
도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.
만약 반도체 발광소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.
도시에 의하면, 반도체 발광소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광소자(250)를 격리시키기 위하여 수직형 반도체 발광소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다.
또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.
다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.
만일 제2전극(240)이 반도체 발광소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.
또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다.
상기 설명과 같이, 반도체 발광소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이루는 풀 칼라 디스플레이가 구현될 수 있다.
한편, 상술한 반도체 발광소자를 이용한 디스플레이의 경우, 해상도를 높이기 위해서는 반도체 발광소자의 크기가 수 내지 수십 마이크로미터 이내로 소형화되어야 한다.
반도체 발광소자의 발광 부분의 크기는, 수직방향의 건식 식각을 통해 정의될 수 있다. 따라서, 건식 식각을 통해 드러나는 소자의 외곽부 측면에는 각 층의 식각면이 존재할 수 있다. 상기 식각면의 표면이나 표면과 인접한 반도체층의 내부에는, 반도체 밴드갭보다 낮은 에너지 준위를 갖는 불안정한 표면 상태가 존재할 수 있다. 상기 불안정한 표면 상태로 인해, 소자의 외곽부에서 전자와 정공 간의 비발광 재결합이 발생하고, 이는 활성층에서 발광하는 발광 재결합의 효율을 저하시킬 수 있다.
이러한 소자 외곽부에서의 비발광 재결합이 영향을 미치는 범위는 수 마이크로미터 정도인 바, 소자가 소형화될수록 상기 비발광 재결합이 미치는 영향이 증가할 수 있다. 또한, 소자가 소형화될수록 소자로 공급되는 전류가 낮아질 수 있으나, 공급되는 전류가 낮아지는 경우 상기 비발광 재결합의 빈도가 증가할 수 있다. 결과적으로, 마이크로 반도체 발광 소자의 내부양자효율이 급격히 감소하게 된다.
상술한 문제를 해결하기 위해, 본 발명의 실시 예에 따른 반도체 발광소자는 활성층 상부의 반도체층에 수직 방향의 트렌치 구조를 형성하고, 트렌치의 내부에 금속 나노입자를 삽입할 수 있다.
이 경우, 활성층에서 발생하는 빛과 금속 나노입자 간의 표면 플라즈몬 공명이 발생할 수 있다. 상기 표면 플라즈몬은 금속의 표면에 존재하는 자유전자들이 빛에 영향을 받아 집단적 진동하여, 금속과 유전체의 경계의 국소 영역에서 공명을 일으키는 표면 전자기파일 수 있다.
이러한 표면 전자기파는, 반도체 발광소자 내부에 존재하는 활성층과 충분히 가깝고, 금속 표면의 자유전자의 진동 에너지와 전자기파의 진동 에너지가 매칭(matching)될 때 에너지 커플링이 일어날 수 있다. 이 경우, 발광 재결합 에너지뿐만 아니라 비발광 재결합 에너지까지도 에너지 커플링이 일어나 발광 재결합이 증대됨으로써, 내부양자효율이 증가할 수 있다.
상기 표면 플라즈몬 공명에 의한 발광 재결합 증대를 위해서는, 활성층과 금속 나노입자 간의 거리가 수십 나노미터 이하로 가깝게 형성되어야 한다.
이와 관련하여, 금속 나노입자를 활성층에 적층된 반도체층의 상부에 형성하는 구조가 반도체 발광소자의 제조시 용이할 수 있으나, 상기 반도체층의 두께 한계로 인해 표면 플라즈몬 공명의 여기가 용이하지 않다는 문제가 있다.
또는, 반도체층의 내부에 금속 나노입자가 임베디드되는 구조를 고려할 수 있으나, 이는 공정 시간의 증가, 반도체층의 품질 문제, MOCVD와 같은 고온 성장 방식을 통한 반도체층 적층 공정에 따른 금속 나노입자의 고온 환경 노출 등에 의해, 공정 재현성과 특성 저하 측면에서 단점이 존재할 수 있다.
이하 도 10 내지 도 14를 참조하여, 상술한 문제들을 해소하기 위한 트렌치 구조 및 금속 나노입자를 갖는 반도체 발광 소자의 구조와 관련된 실시 예들을 설명한다.
도 10 내지 도 14에 도시된 반도체 발광 소자는, 도 2 등에서 상술한 배선 기판에 본딩되기 이전 상태의 구조에 해당한다.
한편, 이하 도 10 내지 도 14에서, 단면도를 기준으로 가로 방향을 수평 방향으로 정의하고, 세로 방향을 수직 방향으로 정의한다.
도 10은 본 발명의 일 실시 예에 따른 반도체 발광 소자의 구조를 나타내는 도면이다.
도 10의 (a)와 (b)를 참조하면, 반도체 발광 소자(1000)는 성장 기판(1001), 성장 기판(1001) 상에 형성된 제1 도전형 반도체층(1002; 예컨대, n형 반도체층), 제1 도전형 반도체층(1002) 상에 형성된 활성층(1003), 활성층(1003) 상에 형성된 제2 도전형 반도체층(1004; 예컨대, p형 반도체층)을 포함할 수 있다.
성장 기판(1001)은 반도체층(1002, 1004) 및 활성층(1003)의 성장을 위한 기판에 해당한다. 예컨대, 성장 기판(1001)은 사파이어 기판으로 구현될 수 있으나, 이에 한정되는 것만은 아니다. 성장 기판(1001)은 반도체 발광 소자(1000)가 추후 배선 기판에 본딩된 후 제거될 수 있다. 이에 대해서는 도 6에서 상술한 바 있다.
성장 기판(1001) 상에는 제1 도전형 반도체층(1002), 활성층(1003), 및 제2 도전형 반도체층(1004)이 순차적으로 적층될 수 있다. 예컨대, 상기 제1 도전형 반도체층(1002), 활성층(1003), 및 제2 도전형 반도체층(1004)은 MOCVD(Metal-Organic Chemical Vapor Deposition)와 같은 질화물계 반도체 성장방법을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.
반도체 발광 소자(1000)는 전자와 정공의 재결합 시 가시광을 방출하여야 한다. 반도체 제조에 사용되는 일반적인 물질인 실리콘이나 게르마늄은, 간접형 밴드갭(indirect bandgap)으로 인해 전자와 정공의 재결합 시 열을 방출할 뿐 가시광을 방출하지 않는다. 따라서, 본 발명의 실시 예에 따르면, 반도체층(1002, 1004) 및 활성층(1003)은 질화갈륨(GaN), 갈륨비소(GaAs), 또는 인화갈륨(GaP) 등의 물질로 구현될 수 있다.
제1 도전형 반도체층(1002) 및 제2 도전형 반도체층(1004)은 상술한 물질(GaN, GaAs, 또는 GaP)에 혼입되는 불순물에 따라 특성을 가질 수 있다. 예컨대, 제1 도전형 반도체층(1002)은 실리콘(Si) 등의 불순물(도너)이 혼입됨에 따라 n형 반도체층을 형성할 수 있고, 제2 도전형 반도체층(1004)은 마그네슘(Mg) 등의 불순물(어셉터)이 혼입됨에 따라 p형 반도체층을 형성할 수 있다.
반도체 발광소자(1000)에 전류가 인가됨에 따라, 제1 도전형 반도체층(1002)으로부터 전자가 방출되고, 제2 도전형 반도체층(1004)으로부터 정공이 방출될 수 있다. 방출된 전자와 정공은 활성층에서 재결합하면서 에너지 준위가 낮아질 수 있다. 에너지 준위가 낮아짐에 따라 빛 또는 열의 형태로 에너지가 방출될 수 있다. 상기 빛이 방출됨에 따라, 반도체 발광소자(1000)의 발광이 이루어질 수 있다.
실시 예에 따라, 제2 도전형 반도체층(1004) 상에는 제2 도전형 반도체 고농도 도핑층(1005)이 더 적층될 수 있다. 제2 도전형 반도체 고농도 도핑층(1005)은 제2 도전형 반도체층(1004)과 동일한 극성을 가질 수 있다. 제2 도전형 반도체 고농도 도핑층(1005)은, 후술할 트렌치(1006)의 형성에 의한 제2 도전형 반도체층(1004)의 전기적 특성 저하를 보상할 수 있다.
도 10의 (b)를 참조하면, 활성층(1003) 및 제2 도전형 반도체층(1004)은 제1 도전형 반도체층(1002)의 일부 영역에 적층될 수 있다. 이는 도 11a에서 후술할 바와 같이, 상기 일부 영역을 제외한 다른 영역에 형성된 활성층(1003), 제2 도전형 반도체층(1004) 및 제1 도전형 반도체층(1002)이 mesh 식각 공정에 의해 제거됨으로써 형성될 수 있다.
이 경우, 상기 mesa 식각 공정이 수행되지 않은 영역, 즉 mesa 식각 공정을 통해 활성층(1003), 제2 도전형 반도체층(1004), 및 제2 도전형 반도체 고농도 도핑층(1005)이 잔존하는 영역을 mesa 영역으로 정의할 수 있다. 상기 mesa 식각 공정을 통해 정의된 mesa 영역은, 반도체 발광 소자(1000)를 평면 상에서 바라볼 때 원형, 사각형, 삼각형, 육각형 등 다양한 형태를 가질 수 있다. 본 명세서에서는 설명의 편의를 위해 상기 mesa 영역이 원형으로 형성되는 것으로 가정한다.
상기 mesa 식각 공정이 수행됨에 따라, mesa 영역의 측면(식각면)이 형성될 수 있다. 이 경우, 상기 식각면에 노출되는 활성층(1003) 표면이나, 상기 식각면과 인접한 활성층 영역에는 반도체 밴드갭보다 낮은 에너지 준위를 갖는 불안정한 표면 상태가 존재할 수 있다. 상기 불안정한 표면 상태로 인해, 상기 식각면 또는 식각면과 인접한 영역에서 전자와 정공 간의 비발광 재결합이 발생할 수 있고, 그 결과 반도체 발광 소자(1000)의 내부양자효율이 저하될 수 있다.
본 발명의 실시 예에 따르면, 상기 내부양자효율의 저하를 방지하기 위해, 제2 도전형 반도체층(1004) 및 제2 도전형 반도체 고농도 도핑층(1005)의 일부 영역에는 트렌치(1006)가 형성될 수 있다.
상기 트렌치(1006)는 식각되는 영역에 따라 다양한 형태를 가질 수 있다. 예컨대, 도 10의 (a)에 도시된 바와 같이, 트렌치(1006)는 평면상 복수의 원형의 형태를 갖도록 형성될 수 있다.
한편, 트렌치 형성 공정 시 활성층(1003)의 손상에 따른 내부양자효율 저하를 방지하기 위해, 트렌치(1006)의 바닥면은 제2 도전형 반도체층(1004) 내에 위치할 수 있다. 즉, 제2 도전형 반도체층(1004)의 표면(또는 제2 도전형 반도체 고농도 도핑층(1005)의 표면)으로부터 상기 트렌치(1006)의 바닥면까지의 깊이는, 제2 도전형 반도체층(1004)의 두께(또는 제2 도전형 반도체 고농도 도핑층(1005)과 제2 도전형 반도체층(1004)의 두께의 합)보다 작을 수 있다.
실시 예에 따라, 상술한 표면 플라즈몬 공명이 효과적으로 발생하기 위해, 상기 트렌치(1006)의 바닥면과 활성층(1003) 간의 거리는 100 나노미터 이하일 수 있으나, 이에 한정되는 것은 아니다. 또는, 트렌치(1006)의 바닥면은 제2 도전형 반도체층(1004)의 표면보다 활성층(1003)의 상면과 가깝게 위치할 수 있다.
한편, 상기 mesa 영역의 중심부(1005a)에는 트렌치가 형성되지 않을 수 있다. 또한, 추후 도 11b의 (g)에 도시된 전극 형성 공정 시, 제2 전극(1009)은 상기 중심부(1005a)의 적어도 일부와 접촉되도록 형성될 수 있다.
이에 따라, 반도체 발광 소자(1000)의 구동 시, 전류의 흐름이 상기 mesa 영역의 중심부(1005a)로 집중될 수 있다. 그 결과, mesa 영역의 상기 식각면으로 흐르는 전류의 양이 감소하므로, 상기 식각면에서 발생하는 전자-정공 간의 비발광 표면 재결합의 빈도가 감소할 수 있다.
한편, mesa 영역의 중심부(1005a)의 외곽면과 상기 식각면 사이의 거리는 발광 효율이 최대가 되는 거리로 결정될 수 있다. 상기 중심부(1005a)의 외곽면과 식각면 사이의 거리가 짧을 경우 비발광 표면 재결합의 억제가 불충분할 수 있다. 반면, 중심부(1005a)의 외곽면과 식각면 사이의 거리가 긴 경우 중심부(1005a)의 면적이 줄어드므로 발광 면적의 감소에 따른 광출력 저하를 초래할 수 있다. 일례로, 중심부(1005a)의 외곽면과 식각면 사이의 거리는 약 1마이크로미터 내지 5마이크로미터일 수 있으나, 이에 한정되는 것은 아니다.
상기 트렌치(1006)의 내부에는 금속 부재(예컨대, 금속 나노입자(1007))가 삽입될 수 있다. 상기 금속 나노입자(1007)는 은(Ag), 알루미늄(Al), 또는 금(Au)을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예컨대, 금속 나노입자(1007)는 10 나노미터 내지 100나노미터의 직경을 가질 수 있고, 구 또는 코어-쉘의 형태를 가질 수 있다. 금속 나노입자(1007)가 코어-쉘의 형태를 갖는 경우, 실리카(silicon dioxide) 등의 절연막이 금속의 구를 둘러싸는 구조로 구현될 수 있다.
한편, 트렌치(1006)의 내부에 금속 나노입자(1007) 대신 금속 박막이 삽입될 수도 있으나, 금속 박막의 경우 표면 플라즈몬 공명이 여기되는 조건이 금속 나노입자(1007)에 비해 제한적이다. 또한, 금속 박막의 경우 활성층(1003)에서 발생한 빛이 외부로 방출되는 것을 차단시켜 광효율을 저하시킬 수 있는 바, 트렌치(1006)의 내부에는 금속 나노입자(1007)가 삽입되는 것이 적절할 수 있다.
금속 나노입자(1007)는 트렌치(1006) 내부로 삽입됨에 따라, 트렌치(1006)의 바닥면에 수용될 수 있다. 트렌치(1006)의 바닥면이 활성층(1003)의 상면과 인접할수록, 금속 나노입자(1007)와 활성층(1003) 간의 거리가 가까워지고, 표면 플라즈마 공명이 보다 효과적으로 이루어질 수 있다.
상기 표면 플라즈마 공명에 의해 전도 전자 또는 정공의 수명이 감소하므로, 전도 전자 또는 정공이 중심부(1005a)로부터 상기 식각면으로 이동하기 이전에 재결합됨으로써 발광 재결합 확률이 증가하고, 비발광 재결합 확률이 감소될 수 있다.
반도체 발광소자(1000)는 상부에 노출된 반도체층(1002, 1004), 활성층(1003), 및 제2 도전형 반도체 고농도 도핑층(1005)을 덮는 패시베이션 절연층(1008)을 더 포함할 수 있다. 예컨대, 패시베이션 절연층(1008)은 투명한 실리카(silicon dioxide)나 알루미나 등의 재질로 구현될 수 있다. 이러한 패시베이션 절연층(1008)은 1나노미터 내지 100나노미터의 두께를 가질 수 있으나, 이에 한정되는 것은 아니다.
패시베이션 절연층(1008) 상에는 전극(1009, 1010)이 형성될 수 있다. 제1 전극(1010)과 제2 전극(1009)은 수평 방향으로 서로 이격되도록 형성될 수 있다. 제1 전극(1010)과 제2 전극(1009)은 투명 전극(예컨대, ITO(Indium Tin Oxide))으로 구현될 수 있다.
예컨대, 제1 전극(1010; 예컨대 cathode 전극)은 제1 도전형 반도체층(1002)과 연결되고, 제2 전극(1009; 예컨대 anode 전극)은 제2 도전형 반도체층(1004) 또는 제2 도전형 반도체 고농도 도핑층(1005)과 연결될 수 있다. 이를 위해, 패시베이션 절연층(1008) 중 제2 도전형 반도체층(1004) 또는 제2 도전형 반도체 고농도 도핑층(1005) 상의 일부 영역이 식각될 수 있다. 이 때, 제2 전극(1009)이 상기 중심부(1005a)에 연결되도록 하기 위해, 패시베이션 절연층(1008) 중 상기 중심부(1005a)에 대응하는 영역이 식각될 수 있다. 또한, 패시베이션 절연층(1008) 중 제1 도전형 반도체층(1002) 상의 일부 영역이 식각될 수 있다.
제1 전극(1010)은 제1 도전형 반도체층(1002) 상의 식각된 영역을 통해 제1 도전형 반도체층(1002)과 접하도록 연결될 수 있다. 제2 전극(1009)은 제2 도전형 반도체층(1004) 또는 제2 도전형 반도체 고농도 도핑층(1005) 상의 식각된 영역을 통해 제2 도전형 반도체층(1004) 또는 제2 도전형 반도체 고농도 도핑층(1005)과 접하도록 연결될 수 있다.
이하, 도 11a 내지 도 11b를 참조하여 도 10에 도시된 반도체 발광 소자(1000)의 제조방법을 설명한다.
도 11a 내지 도 11b는 도 10에 도시된 실시 예에 따른 반도체 발광 소자의 제조방법을 나타낸 단면도들이다.
도 11a의 (a)를 참조하면, 성장 기판(1001) 상에 제1 도전형 반도체층(1002), 활성층(1003), 및 제2 도전형 반도체층(1004)이 순차적으로 적층되는 반도체층 성장 과정이 수행될 수 있다.
예컨대, 상기 제1 도전형 반도체층(1002), 활성층(1003), 및 제2 도전형 반도체층(1004)은 MOCVD(Metal-Organic Chemical Vapor Deposition)와 같은 질화물계 반도체 성장방법을 통해 형성될 수 있으나, 이에 한정되는 것은 아니다.
실시 예에 따라, 제2 도전형 반도체층(1004) 상에는 제2 도전형 반도체 고농도 도핑층(1005)이 더 적층될 수 있다. 제2 도전형 반도체 고농도 도핑층(1005)은 제2 도전형 반도체층(1004)과 동일한 극성을 가질 수 있다. 제2 도전형 반도체 고농도 도핑층(1005)은, 후술할 트렌치(1006)의 형성에 의한 제2 도전형 반도체층(1004)의 전기적 특성 저하를 보상할 수 있다.
도 11a의 (b)를 참조하면, 상기 반도체층 성장 과정이 수행된 후, 제1 도전형 반도체층(1002)에 전극을 구성하여 전류를 주입하기 위해, 건식 식각을 통해 반도체 발광 소자(1000)의 일부 영역(1008a)에서 제1 도전형 반도체층(1002)을 수직 방향으로 노출시키는 mesa 식각 공정이 수행될 수 있다.
이 경우, 상기 mesa 식각 공정이 수행되지 않은 영역, 즉 mesa 식각 공정을 통해 활성층(1003), 제2 도전형 반도체층(1004), 및 제2 도전형 반도체 고농도 도핑층(1005)이 잔존하는 영역을 mesa 영역으로 정의할 수 있다.
상기 mesa 식각 공정을 통해 정의된 mesa 영역은, 반도체 발광 소자(1000)를 평면 상에서 바라볼 때 원형, 사각형, 삼각형, 육각형 등 다양한 형태를 가질 수 있다.
도 11a의 (c)를 참조하면, mesa 식각 공정이 수행된 후, mesa 영역의 일부를 건식 식각하여 트렌치(1006)를 형성하는 트렌치 형성 공정이 수행될 수 있다. 상기 트렌치(1006)는 식각되는 영역에 따라 다양한 형태를 가질 수 있다. 예컨대, 도 10의 실시 예에서, 트렌치(1006)는 평면상 복수의 원형의 형태를 갖도록 형성될 수 있다.
도 10에서 상술한 바와 같이, 트렌치(1006)는 바닥면이 제2 도전형 반도체층(1004) 내에 위치하도록 형성될 수 있다. 즉, 즉, 제2 도전형 반도체층(1004)의 표면(또는 제2 도전형 반도체 고농도 도핑층(1005)의 표면)으로부터 상기 트렌치(1006)의 바닥면까지의 깊이는, 제2 도전형 반도체층(1004)의 두께(또는 제2 도전형 반도체 고농도 도핑층(1005)과 제2 도전형 반도체층(1004)의 두께의 합)보다 작을 수 있다.
실시 예에 따라, 표면 플라즈몬 공명이 효과적으로 발생하기 위해, 상기 트렌치(1006)의 바닥면과 활성층(1003) 간의 거리는 100 나노미터 이하일 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 트렌치 형성 공정 시, mesa 영역의 중심부(1005a)에는 트렌치가 형성되지 않을 수 있다.
실시 예에 따라, 도 11a의 (b)에 도시된 mesa 식각 공정과 도 11a의 (c)에 도시된 트렌치 형성 공정은 동시에 수행될 수도 있다.
도 11a의 (d)를 참조하면, 트렌치 형성 공정이 수행된 후, 트렌치(1006) 내부에 금속 부재(금속 나노입자(1007))를 삽입하는 공정이 수행될 수 있다. 금속 나노입자(1007)의 삽입 공정은, 이소프로필 알코올(isopropyl alcohol), 에틸렌글리콜(ethylene glycol), 시트르산나트륨(sodium citrate) 등의 용매에 은(Ag), 알루미늄(Al), 금(Au) 등의 금속 나노입자(1007)가 혼합된 용액을 트렌치(1006) 내로 떨어뜨리는 과정을 포함한다. 그리고, 금속 나노입자(1007)의 삽입 공정은 트렌치(1006) 내로 떨어뜨린 콜로이드에 포함된 금속 나노입자(1007)를 침전시키고, 상기 용매를 건조(또는 증발)시키는 과정을 포함할 수 있다.
도 11b의 (e)를 참조하면, 금속 나노입자(1007)가 트렌치(1006) 내로 삽입된 후, 외부로 노출된 반도체층(1002, 1004), 활성층(1003), 제2 도전형 반도체 고농도 도핑층(1005), 및 금속 나노입자(1007)를 덮도록 패시베이션 절연층(1008)을 형성하는 공정이 수행될 수 있다.
패시베이션 절연층(1008)은 실리카, 알루미나 등의 무기물 절연체를 PECVD(Plasma Enhanced Chemical Vapor Deposition), LPCVD(Low Pressure CVD), 스퍼터링(sputtering) 증착법 등을 통해 형성되거나, 포토레지스트(photoresist), 고분자 물질과 같은 유기물을 스핀 코팅(spin coating)하는 방법을 통해 형성될 수 있다.
도 11b의 (f)와 (g)를 참조하면, 제1 도전형 반도체층(1002) 및 제2 도전형 반도체층(1004; 또는 제2 도전형 반도체 고농도 도핑층(1005))의 표면 일부가 노출되도록 패시베이션 절연층(1008)을 건식 식각하는 패시베이션 식각 공정이 수행될 수 있다.
패시베이션 식각 공정이 수행된 후, 제1 전극(1010) 및 제2 전극(1009)을 형성하는 전극 형성 공정이 수행될 수 있다. 상기 전극 형성 공정은 전자 빔 증착(E-beam evaporation) 또는 스퍼터링 증착법 등을 통해 수행될 수 있다.
도 10에서 상술한 바와 같이, 제2 전극(1009)은 중심부(1005a)의 적어도 일부와 연결되도록 형성됨으로써, 전류의 흐름이 mesa 영역의 중심부(1005a)로 집중될 수 있다.
이를 위해, 제2 도전형 반도체층(1004; 또는 제2 도전형 반도체 고농도 도핑층(1005))의 표면 중 중심부(1005a)의 적어도 일부에 해당하는 표면이 노출되도록 패시베이션 식각 공정이 수행될 수 있다.
즉, 본 발명의 실시 예에 따르면, 반도체 발광 소자(1000)는 활성층(1003)에서 생성되는 빛과 금속 나노입자(1007) 간의 표면 플라즈몬 공명을 통해, 반도체 발광 소자(1000)의 비발광 재결합을 억제하여 내부양자효율을 향상시킬 수 있다.
특히, 반도체 발광 소자(1000)는 제2 도전형 반도체층(1004)에 형성되는 트렌치 구조를 통해 금속 나노입자(1007)와 활성층(1003) 사이의 거리를 최소화하여 표면 플라즈몬 공명의 효과를 극대화할 수 있다. 이에 따라 반도체 발광 소자(1000)의 내부양자효율을 보다 효과적으로 향상시킬 수 있다.
도 12 내지 도 14는 본 발명의 다양한 실시 예들에 따른 반도체 발광 소자의 구조를 나타내는 도면들이다.
도 12 내지 도 14의 실시 예에서, 각 반도체 발광 소자(1200, 1300, 1400)는 트렌치(1206, 1306, 1406a, 1406b)를 제외하고는 도 10에 도시된 반도체 발광 소자(1000)와 유사할 수 있다.
도 12 내지 도 14를 참조하면, 반도체 발광 소자(1200, 1300, 1400)의 제2 도전형 반도체층(1004)에는 다양한 형상의 트렌치(1206, 1306, 1406a, 1406b)가 형성될 수 있다.
도 12에 도시된 실시 예와 같이, 트렌치(1206)는 식각면과 이격된 링 형상으로 형성될 수 있다. 또한, 도 13에 도시된 실시 예와 같이, 트렌치(1306)는 중심부(1305a)를 제외한 나머지 영역에 형성될 수 있다. 한편, 도 14에 도시된 실시 예와 같이, 트렌치(1406a, 1406b)는 동심원 형태로 복수 개가 형성될 수도 있다. 다만, 도 12 내지 도 14에 도시된 실시 예 외에도, 트렌치는 다양한 형태로 형성될 수 있다.
한편, 도 12 내지 도 14의 실시 예 또한 도 10의 실시 예와 마찬가지로, 중심부(1205a, 1305a, 1405)에는 트렌치가 형성되지 않음으로써, 식각면에서의 비발광 재결합 발생을 효과적으로 억제할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (14)

  1. 성장 기판;
    상기 성장 기판 상에 형성되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상의 일부 영역에 형성되는 활성층;
    상기 활성층 상에 형성되는 제2 도전형 반도체층;
    상기 제2 도전형 반도체층의 표면의 일부 영역이 식각되어 형성되는 트렌치; 및
    상기 트렌치의 내부에 삽입되는 금속 나노입자를 포함하는 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 트렌치는, 상기 제2 도전형 반도체층의 표면의 중심부와 이격된 영역에 형성되는 반도체 발광 소자.
  3. 제2항에 있어서,
    상기 제1 도전형 반도체층과 연결되는 제1 전극; 및
    상기 제1 전극과 이격되고, 상기 제2 도전형 반도체층과 연결되는 제2 전극을 더 포함하고,
    상기 제2 전극은, 상기 제2 도전형 반도체층의 표면의 중심부와 접하도록 연결되는 반도체 발광 소자.
  4. 제3항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 투명 전극으로 구현되는 반도체 발광 소자.
  5. 제1항에 있어서,
    상기 제2 도전형 반도체층의 표면으로부터 상기 트렌치의 바닥면까지의 깊이는, 상기 제2 도전형 반도체층의 두께보다 작은 반도체 발광 소자.
  6. 제5항에 있어서,
    상기 트렌치의 바닥면은, 상기 제2 도전형 반도체층의 표면보다 상기 활성층의 상면과 가깝게 위치하는 반도체 발광 소자.
  7. 제1항에 있어서,
    상기 제2 도전형 반도체층 상에 형성되는 제2 도전형 반도체 고농도 도핑층을 더 포함하고,
    상기 트렌치는 상기 제2 도전형 반도체 고농도 도핑층의 표면의 일부 영역으로부터 식각되어 형성되는 반도체 발광 소자.
  8. 제1항에 있어서,
    상기 금속 나노입자는 은, 알루미늄, 또는 금으로 구성되는 반도체 발광 소자.
  9. 성장 기판 상에 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 순차적으로 적층 형성하는 단계;
    상기 제1 도전형 반도체층을 제1 영역에서 상부로 노출시키도록, 상기 제1 도전형 반도체층, 상기 활성층, 및 상기 제2 도전형 반도체층의 상기 제1 영역을 식각하는 단계;
    상기 제1 영역을 제외한 제2 영역 중 일부를 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내부에 금속 나노입자를 삽입하는 단계;
    상기 제1 도전형 반도체층, 상기 활성층, 상기 제2 도전형 반도체층, 상기 트렌치, 및 상기 금속 나노입자 상에 패시베이션 절연층을 형성하는 단계;
    상기 제1 도전형 반도체층의 상면 일부와, 상기 제2 도전형 반도체층의 상면 일부가 노출되도록 상기 패시베이션 절연층의 일부를 식각하는 단계; 및
    상기 제1 도전형 반도체층의 상면 일부와 연결되는 제1 전극과, 상기 제2 도전형 반도체층의 상면 일부와 연결되는 제2 전극을 형성하는 단계를 포함하는 반도체 발광 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 트렌치를 형성하는 단계는,
    상기 제2 영역의 중심부와 이격된 일부를 식각하여 상기 트렌치를 형성하는 단계인 반도체 발광 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 패시베이션 절연층의 일부를 식각하는 단계는,
    상기 제2 도전형 반도체층의 상면 중 중심부가 노출되도록 상기 패시베이션 절연층의 일부를 식각하는 단계인 반도체 발광 소자의 제조 방법.
  12. 제9항에 있어서,
    상기 트렌치를 형성하는 단계는,
    상기 제2 도전형 반도체층의 표면으로부터 상기 트렌치의 바닥면까지의 깊이가 상기 제2 도전형 반도체층의 두께보다 작도록 상기 트렌치를 형성하는 단계인 반도체 발광 소자의 제조 방법.
  13. 제9항에 있어서,
    상기 패시베이션 절연층은 실리카 또는 알루미나로 구현되는 반도체 발광 소자의 제조 방법.
  14. 제1항에 기재된 반도체 발광 소자를 포함하는 디스플레이 장치.
PCT/KR2019/011241 2018-10-23 2019-09-02 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치 WO2020085640A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/287,638 US20210399171A1 (en) 2018-10-23 2019-09-02 Semiconductor light-emitting device, method of manufacturing thereof, and display device including the same
EP19877321.0A EP3872871A4 (en) 2018-10-23 2019-09-02 SEMICONDUCTOR LIGHT EMITTING DIODE, METHOD FOR MAKING IT AND DISPLAY DEVICE COMPRISING IT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0126680 2018-10-23
KR1020180126680A KR20200045768A (ko) 2018-10-23 2018-10-23 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
WO2020085640A1 true WO2020085640A1 (ko) 2020-04-30

Family

ID=70331052

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2019/011241 WO2020085640A1 (ko) 2018-10-23 2019-09-02 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치

Country Status (4)

Country Link
US (1) US20210399171A1 (ko)
EP (1) EP3872871A4 (ko)
KR (1) KR20200045768A (ko)
WO (1) WO2020085640A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022039907A1 (en) * 2020-08-21 2022-02-24 Facebook Technologies, Llc Enhanced light outcoupling of micro-leds using plasmonic scattering of metallic nanoparticles
EP4315436A4 (en) * 2021-03-31 2024-05-15 Lumileds Llc LIGHT-EMITTING DEVICE WITH NANOSTRUCTURED LIGHT EXTRACTION LAYER

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023129807A1 (en) * 2021-12-31 2023-07-06 Lumileds Llc Hybrid bonding with micro-light emitting diode (led) devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US20080296602A1 (en) * 2007-05-29 2008-12-04 Neoton Optoelectronics Corp. Light emitting diode
KR20100104718A (ko) * 2009-03-19 2010-09-29 고려대학교 산학협력단 선택적 표면 플라즈몬 결합을 이용한 발광소자 및 그 제조방법
WO2017187166A2 (en) * 2016-04-29 2017-11-02 Sumitomo Chemical Company Limited Electroluminescence device
KR101907542B1 (ko) * 2017-11-13 2018-10-12 조선대학교산학협력단 질화물계 발광 다이오드

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541102B1 (ko) * 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
GB0902569D0 (en) * 2009-02-16 2009-04-01 Univ Southampton An optical device
KR20110103686A (ko) * 2010-03-15 2011-09-21 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
KR102042171B1 (ko) * 2012-10-15 2019-11-07 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
WO2014175837A1 (en) * 2013-04-26 2014-10-30 Agency For Science, Technology And Research High speed surface plasmon coupled light emitting diodes
KR102131599B1 (ko) * 2013-12-16 2020-07-09 삼성디스플레이 주식회사 발광 다이오드 및 그 제조 방법
CN104051587A (zh) * 2014-06-19 2014-09-17 中国科学院半导体研究所 表面等离激元增强GaN基纳米孔LED的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
US20080296602A1 (en) * 2007-05-29 2008-12-04 Neoton Optoelectronics Corp. Light emitting diode
KR20100104718A (ko) * 2009-03-19 2010-09-29 고려대학교 산학협력단 선택적 표면 플라즈몬 결합을 이용한 발광소자 및 그 제조방법
WO2017187166A2 (en) * 2016-04-29 2017-11-02 Sumitomo Chemical Company Limited Electroluminescence device
KR101907542B1 (ko) * 2017-11-13 2018-10-12 조선대학교산학협력단 질화물계 발광 다이오드

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3872871A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022039907A1 (en) * 2020-08-21 2022-02-24 Facebook Technologies, Llc Enhanced light outcoupling of micro-leds using plasmonic scattering of metallic nanoparticles
EP4315436A4 (en) * 2021-03-31 2024-05-15 Lumileds Llc LIGHT-EMITTING DEVICE WITH NANOSTRUCTURED LIGHT EXTRACTION LAYER

Also Published As

Publication number Publication date
EP3872871A4 (en) 2022-08-03
EP3872871A1 (en) 2021-09-01
KR20200045768A (ko) 2020-05-06
US20210399171A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
WO2021040066A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2018097447A1 (en) Display device using semiconductor light emitting device and fabrication method thereof
WO2017007215A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2017122891A1 (en) Display device using semiconductor light emitting device and method for manufacturing
WO2021117979A1 (ko) 마이크로 led와 관련된 디스플레이 장치 및 이의 제조 방법
WO2017142315A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2018143514A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2018048019A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2019004508A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2021070977A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020166777A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
WO2017073865A1 (en) Display device using semiconductor light emitting device and method for manufacturing the same
WO2021054491A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2018135704A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2016122125A1 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
WO2018056477A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2021060595A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
WO2020179989A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2018105810A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2020085640A1 (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
WO2019135441A1 (ko) 반도체 발광소자를 이용한 디스플레이 장치
WO2016186376A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
WO2020096314A1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
WO2020159046A1 (en) Semiconductor light emitting element, manufacturing method thereof, and display device including the same
WO2021080030A1 (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19877321

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019877321

Country of ref document: EP

Effective date: 20210525