KR20110103686A - 질화물 반도체 발광소자 및 그 제조방법 - Google Patents

질화물 반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20110103686A
KR20110103686A KR1020100022865A KR20100022865A KR20110103686A KR 20110103686 A KR20110103686 A KR 20110103686A KR 1020100022865 A KR1020100022865 A KR 1020100022865A KR 20100022865 A KR20100022865 A KR 20100022865A KR 20110103686 A KR20110103686 A KR 20110103686A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
light emitting
emitting device
type
Prior art date
Application number
KR1020100022865A
Other languages
English (en)
Inventor
고형덕
최번재
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100022865A priority Critical patent/KR20110103686A/ko
Publication of KR20110103686A publication Critical patent/KR20110103686A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

본 발명은 표면 플라스몬 공명을 이용하여 발광 효율이 향상될 수 있는 질화물 반도체 발광소자 및 그 제조방법에 관한 것으로, 본 발명의 질화물 반도체 발광소자는, n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성되며, 상면에 요철 구조를 갖는 p형 질화물 반도체층; 및 표면 플라스몬이 상기 활성층에서 발광된 광과 상호 커플링되도록 상기 요철 구조의 오목면 상에 형성된 플라스몬 발생층;을 포함한다.

Description

질화물 반도체 발광소자 및 그 제조방법 {NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 질화물 반도체 발광소자에 관한 것으로, 더욱 상세하게는, 표면 플라스몬 공명을 이용하여 발광 효율이 향상될 수 있는 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.
발광다이오드(Light Emitting Diode, LED)는 전류가 가해지면, p형 및 n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말하며, 이러한 LED는 긴 수명, 낮은 전원, 우수한 초기 구동 특성 및 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 뿐만 아니라, LED는 우수한 단색성 피크 파장을 가지며 광 효율성이 우수하고 소형화가 가능하다는 장점 때문에 주로 패키지 형태로서 다양한 디스플레이장치 및 광원으로서 널리 이용되고 있다. 특히 조명장치 및 디스플레이 장치의 백라이트(backlight)를 대체할 수 있는 고효율, 고출력 광원으로서 적극적으로 개발되고 있는 추세에 있다.
특히, 질화물계 반도체 발광 소자는 청색 또는 녹색 등의 단파장광을 포함한 넓은 파장대역의 광을 생성할 수 있는 발광소자로서, 백색 발광 다이오드 또한 상용화에 성공하여 급속한 속도로 시장이 성장하고 있다. 고효율의 3원색과 백색 발광 다이오드가 등장하면서 LED의 응용범위도 넓어져 기존의 단순한 디스플레이나 휴대용 액정 디스플레이용 시장에서 벗어나 점점 LCD BLU(Back Light Unit), 전장용, 자동차의 전조등, 조명용 등으로 다양한 관련 기술분야에서 크게 각광받고 있다. 이러한 자동차의 전조등이나 조명용 광원으로 사용되기 위해서는 높은 효율의 발광소자일 필요가 있다. 따라서, LED에 대한 고전류/고출력 분야에서의 요구가 증가함에 따라 고효율의 질화물계 반도체 발광 소자의 개발이 필요하다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 내부양자 효율을 개선할 수 있는 질화물 반도체 발광소자를 제공하는 데 일 목적이 있다.
또한, 본 발명은 상기 질화물 반도체 발광소자의 제조방법을 제공하는데 또 다른 목적이 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시형태는, n형 질화물 반도체층; 상기 n형 질화물 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성되며, 상면에 요철 구조를 갖는 p형 질화물 반도체층; 및 표면 플라스몬이 상기 활성층에서 발광된 광과 상호 커플링되도록 상기 요철 구조의 오목면 상에 형성된 플라스몬 발생층;을 포함하는 질화물 반도체 발광소자를 제공한다.
이 경우, 상기 플라스몬 발생층은 상기 활성층으로부터 이격 거리가 10 ~ 100 nm 범위인 것이며, 상기 플라스몬 발생층은, 상기 요철 구조의 오목면 상에 이격되어 형성되는 복수의 금속 나노 입자와, 상기 금속 나노 입자를 덮는 도전성 산화막으로 이루어진 것이다.
또한, 상기 금속 나노 입자는 Ag, Au, Al, Ni, Ti 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속으로 이루어지는 것이며, 상기 금속 나노 입자의 입경은 10 ~ 150 nm 범위인 것이다. 또한, 상기 요철 구조의 간격은 0.5 ~ 5 ㎛ 범위인 것이며, 상기 요철 구조는 라인 형태 또는 메쉬 형태인 것이다.
또한, 상기 도전성 산화막은 상기 요철 구조의 오목부를 메우도록 형성된 것이며, 상기 도전성 산화막은 상기 p형 질화물 반도체층 전면에 형성되는 것이다. 또한, 상기 질화물 반도체 발광소자는 상기 n형 및 p형 질화물 반도체층 각각에 전기적으로 연결되는 n형 및 p형 전극을 더 구비하는 것이며, 상기 플라스몬 발생층 및 상기 p형 질화물 반도체층 상에 형성된 고반사성 오믹컨택층을 더 구비하는 것이다.
한편, 본 발명의 다른 실시형태는, 기판 상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차 적층하여 발광 구조물을 형성하는 단계; 상기 p형 질화물 반도체층 상면에 요철 구조를 형성하는 단계; 및 표면 플라스몬이 상기 활성층에서 발광된 광과 상호 커플링되도록 상기 요철 구조의 오목면 상에 플라스몬 발생층을 형성하는 단계;를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법을 제공한다.
이 경우, 상기 플라스몬 발생층을 형성하는 단계는, 상기 p형 질화물 반도체층의 요철 구조의 오목면 상에 금속층을 형성하는 단계; 상기 금속촉을 분산 응집되도록 열처리하여 복수의 금속 나노 입자를 형성하는 단계; 및 상기 금속 나노 입자를 덮도록 도전성 산화막을 형성하는 단계;를 포함하는 것이다.
또한, 상기 금속층은 Ag, Au, Al, Ni, Ti 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함하는 것이며, 상기 금속 나노 입자는 10 ~ 150 nm 범위의 입경을 갖는 것이며, 상기 요철 구조는 0.5 ~ 5 ㎛ 범위의 간격으로 형성되는 것이며, 상기 요철 구조는 라인 형태 또는 메쉬 형태로 형성되는 것이다.
또한, 상기 도전성 산화막을 형성하는 단계는, 상기 요철 구조의 오목부를 메우도록 수행되는 것이며, 상기 도전성 산화막을 형성하는 단계는, 상기 금속 나노 입자를 덮으면서 상기 p형 질화물 반도체층 전면에 형성되는 것이다.
또한, 상기 질화물 반도체 발광소자의 제조방법은 상기 n형 및 p형 질화물 반도체층 각각에 전기적으로 연결되도록 n형 및 p형 전극을 형성하는 단계;를 더 구비하는 것이며, 상기 플라스몬 발생층 및 상기 p형 질화물 반도체층 상에 고반사성 오믹컨택층을 형성하는 단계;를 더 구비하는 것이다.
본 발명에 따르면, p형 질화물 반도체층 상면에 형성된 요철 구조에 의해 광추출 효율이 향상될 수 있으며, 동시에, 활성층으로부터 표면 플라즈몬 공명을 일으킬 수 있는 거리 내 형성된 플라스몬 발생층에 의해 발광 효율이 향상될 수 있다. 이로 인해, 내부양자효율이 향상되는 동시에 광추출 효율의 향상도 가능함으로써 발광효율을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 2 내지 도 9는 도 1에 도시된 제1 실시형태에 따른 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
도 10은 본 발명의 제2 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 11은 도 10에 도시된 제2 실시형태에 따른 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
도 12는 본 발명의 제3 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 13 내지 도 19는 도 12에 도시된 제3 실시형태에 따른 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
도 20은 본 발명의 제4 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 21은 본 발명의 제5 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 22 내지 도 30은 본 발명의 제5 실시형태에 따른 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시 형태를 더욱 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 1에 도시된 바와 같이, 본 제1 실시 형태의 질화물 반도체 발광소자(100)는 기판(110), n형 질화물 반도체층(120), 활성층(130), 요철 구조를 갖는 p형 질화물 반도체층(140), 상기 요철 구조의 오목부에 채워진 플라스몬 발생층(150, 160)으로 이루어진다. 그리고, 플라스몬 발생층은 금속 나노 입자(150)와 상기 금속 나노 입자(150)를 덮도록 요철 구조의 오목부를 메우는 도전성 산화막(160)으로 구성된다. 그리고, n형 질화물 반도체층(120) 및 p형 질화물 반도체층(140) 각각과 전기적으로 연결되도록 형성된 n형 전극(180) 및 p형 전극(190)을 구비한다. 여기서, p형 질화물 반도체층(140) 상면에는 고반사성 오믹전극층(170)이 더 형성될 수 있다.
구체적으로, 기판(110)은 반도체 단결정, 특히, 질화물 단결정 성장을 위한 성장 기판으로서, 사파이어, Si, ZnO, GaAs, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 특히, 질화물 반도체의 성장용 기판으로 주로 사용될 수 있다.
그리고, n형 및 p형 질화물 반도체층(120, 140)은 질화물 반도체층으로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑 된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 상기 n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다. n형 및 p형 질화물 반도체층(120, 140)의 경우, 당 기술 분야에서 공지된 공정을 이용할 수 있으며, 예컨대, 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE) 등이 이에 해당한다.
그리고, 활성층(130)은 전자와 정공이 재결합에 의해 빛이 발생하는 층으로서, 본 실시 형태의 경우, 단일 또는 다중 양자우물 구조를 갖는 질화물 반도체층으로 구성될 수 있다. 예를 들어, 도시하지는 않았지만, 활성층(130)이 다중 양자우물 구조일 경우, 복수의 양자장벽층과 복수의 양자우물층이 교대로 반복 적층되며, 이때, 양자장벽층 사이에 양자우물층이 끼워진 형태를 갖는다. 여기서, 양자장벽층은 p형 질화물 반도체층(140)으로부터 주입되는 정공이 터널링가능한 두께를 갖는 초격자구조로 이루어질 수 있다. 이러한 활성층은 AlxInyGa(1-x-y)N(0≤x≤1, 0<y≤1, 0<x+y≤1)으로 이루어질 수 있다.
본 발명에서는, p형 질화물 반도체층(140)의 상면에 다수의 요철 구조가 형성되어 있으며, 요철 구조는 0.5 ~ 5㎛의 간격으로 형성되며, 라인 형태 또는 메쉬 형태로 형성될 수 있다. 이러한 요철 구조의 오목면에 플라스몬 발생층(150, 160)이 형성된다. 상기 플라스몬 발생층(150, 160)은 금속 나노 입자(150)와 상기 금속 나노 입자(150)를 덮도록 형성된 도전성 산화막(160)으로 이루어진다. 여기서 금속 나노 입자는 표면 플라스몬 현상을 이용하기에 적합한 물질로서, 외부 자극에 의해 전자의 방출이 쉽고 음의 유전상수를 갖는 금속들이 주로 사용될 수 있으며, Ag, Au, Al, Ni, Ti 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속으로 이루어질 수 있다. 더불어, 상기의 금속들의 합금도 금속 나노 입자(150)로 사용할 수 있다. 그리고, 도전성 산화막(160)은 ITO, IZO, ZnO 등으로 이루어질 수 있다.
이러한 플라스몬 발생층(150, 160)은 활성층(130)에서 방출된 광에 의해 표면 플라즈몬 공명을 일으킬 수 있는 거리, 즉 활성층(130)으로부터 10~100 nm 범위 이내의 이격 거리를 갖도록 형성된다.
여기서, 표면 플라즈몬에 대해 구체적으로 알아보면, 표면 플라즈몬은 금속 박막 표면에서 일어나는 전자들의 집단적 진동(collective charge density oscillation)이며, 이에 의해 발생한 표면 플라즈몬 파는 금속과 유전체의 경계면을 따라 진행하는 표면 전자기파이다. 한편, 금(Au), 은(Ag)와 같은 금속에서 나타나는 광-전자 효과로서 특정 파장의 광이 금속에 조사되면 대부분의 광 에너지가 자유전자로 전이되는 공명 현상이 일어나게 된다. 그 결과 표면 전자기파가 생길 때 나타나는 현상을 표면 플라즈몬 공명(Surface Plasmon Resonance)이라 한다. 이러한 표면 플라즈몬 공명이 일어나기 위한 조건으로는 입사광의 파장, 금속과 접하는 물질의 굴절률 등이 있으며, 특히, 활성층과 금속 나노 입자 간의 거리가 매우 중요하다. 즉, 활성층과 금속 나노 입자 간의 거리가 소정 거리 이하가 되어야 표면 플라즈몬 공명이 일어날 수 있으며, 본 실시 형태에서는 활성층(130)과 금속 나노 입자(150)를 구비한 플라스몬 발생층 간의 거리가 이에 해당하며, 구체적으로는, 10 ~ 100㎚인 것이 바람직하다. 여기서, 거리의 하한을 10㎚로 정한 것은 활성층(130)에서 플라스몬 발생층까지의 거리가 너무 가까운 경우에는 플라스몬 발생층에 입사되는 대부분의 빛이 열 등의 형태로 손실될 수 있기 때문이다.
그리고, n형 전극(180)은 p형 질화물 반도체층(140) 및 활성층(130)의 일부 영역이 메사 식각에 의해 제거됨에 따라 노출되는 n형 질화물 반도체층(120) 상면에 형성된다. p형 전극(190)은 고반사성 오믹전극층(170) 상에 형성되며, 상기 고반사성 오믹전극층(170)이 생략될 경우, p형 질화물 반도체층(140) 상에 형성될 수 있다. 이러한 고반사성 오믹컨택층(170)은 p형 전극(190)과 p형 질화물 반도체층(340) 사이에서 오믹컨택 기능과 광 반사 기능을 수행하며, 플라스몬 공명에는 기여하지 않고, Ag 등의 금속을 이용할 수 있다.
그리고, 도시하지는 않았지만, 질화물 반도체 발광소자(100)는 기판(110)과 n형 질화물 반도체층(120) 사이에 격자 부정합을 완화하기 위한 버퍼층을 더 포함할 수 있다. 이러한 버퍼층은 AlN 또는 GaN을 포함하는 저온핵성장층일 수 있다.
이와 같이, 본 발명은, 플라즈몬 발생층을 형성하기 위하여 고정밀 나노 패턴닝을 필요로 하지 않고, 비교적 공정이 쉬운 마이크로 크기의 요철 구조를 형성함으로써, 나노 패터닝에 의한 반도체층이 손상될 우려가 없다. 또한, 요철 구조의 오목면 상에 금속 나노 입자를 형성하고, 이를 도전성 산화막으로 덮음으로써 금속 나노 입자가 후속의 고온 공정으로 인하여 손상되는 것을 방지할 수 있다. 따라서, 본 실시 형태에 따른 질화물 반도체 발광소자(100)는 p형 질화물 반도체 상면에 형성된 요철 구조와, 상기 요철 구조의 오목면 상에 형성된 플라스몬 발생층을 구비함으로써, 광추출 효율 및 표면 플라스몬 공명에 따른 내부양자효율이 향상되어, 소자의 발광 효율을 향상시킬 수 있다.
도 2 내지 도 9는 도 1에 도시된 제1 실시형태에 따른 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
먼저, 도 2에 도시된 바와 같이, 기판(110) 상에 n형 질화물 반도체층(120), 활성층(130) 및 p형 질화물 반도체층(140)을 포함하는 발광구조물을 형성한다. 여기서, 발광구조물의 형성은 기판(110) 상에 n형 질화물 반도체층(120), 활성층(130) 및 p형 질화물 반도체층(140)을 순차적으로 성장시키는 것에 의해 형성할 수 있다.
그리고, p형 질화물 반도체층(140)의 상면에 요철 구조를 형성한다. 이를 위해, p형 질화물 반도체층(140)의 개구영역을 갖는 마스크층(141)을 형성한 후 식각을 통해 도 3에 도시된 바와 같이, 요철 구조(143)를 형성하다. 여기서, 개구영역은 이후 플라스몬 발생층을 형성하기 위한 오목부를 형성하기 위한 패턴이다.
도 3을 참조하면, 요철 구조(143)는 0.5 ~ 5 ㎛ 범위의 간격으로 형성되며, 식각 깊이는 요철 구조(143)의 오목면이 활성층(130)으로부터 이격 거리가 10 ~ 100 nm 범위가 되는 깊이를 가진다.
이어서, 도 4에 도시된 바와 같이, 요철 구조가 형성된 구조물 상에 금속층(145)을 형성한다. 여기서, 금속층(145)은 표면 플라스몬 현상을 이용하기에 적합한 물질로서, 외부 자극에 의해 전자의 방출이 쉽고 음의 유전상수를 갖는 금속들로 이루어지며, 예를 들어, Ag, Au, Al, Ni, Ti 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속 또는 이들의 합금으로 이루어질 수 있다.
다음으로, 도 5에 도시된 바와 같이, 마스크층(141)의 리프트오프(lift-off) 공정을 진행하여 마스크층을 제거한다. 이에 따라 마스크층 상에 형성된 금속층도 함께 제거된다. 따라서, 요철 구조의 오목면 상에만 금속층(145)이 존재한다.
이어서, 도 6에 도시된 바와 같이, 요철 구조의 오목면 상에 금속 나노 입자(150)를 형성하다. 이는 도 5에 도시된 구조물에 대해 열처리(annealing)를 진행하는 것에 의해 수행된다. 금속층(145)을 열처리하게 되면, 표면 에너지를 줄이기 위하여 표면 장력에 의해 응집되어 액적 형태의 금속 나노 입자(150)가 형성된다. 금속 나노 입자(150)의 크기는 금속층(145)의 두께, 열처리 온도 및 열처리 시간에 따라 달라질 수 있다. 즉, 금속층(145)의 두께가 두꺼울수록, 열처리 온도가 낮을수록, 그리고 열처리 시간이 짧을수록 금속 나노 입자(150)의 크기는 커지게 된다. 바람직하게는, 금속 나노 입자(150)의 크기는 10 ~ 150nm 직경을 가질 수 있다. 이러한 열처리 온도 및 시간은 금속층(145)으로 이용되는 물질 특성에 따라 상이하게 적용될 수 있으며, 특히, 금속층(145)으로 Ag를 이용할 경우, 열처리 시간이 길어지면 휘발되는 경향이 있으므로, 이러한 특성을 고려하여 10초 내지 5분 동안 수행할 수 있다.
그 다음에, 도 7에 도시된 바와 같이, 금속 나노 입자(150)를 덮으면서 요철 구조의 오목부를 메우도록 도전성 산화막(160)을 형성한다. 여기서, 도전성 산화막(160)은 ITO, IZO, ZnO 등을 이용할 수 있다. 이로써 금속 나노 입자(150)와 도전성 산화막(160)으로 이루어진 플라스몬 발생층이 형성된다.
이어서, 도 8에 도시된 바와 같이, 상기 p형 질화물 반도체층(140) 상에 고반사성 오믹컨택층(170)을 형성한다. 즉, 고반사성 오믹컨택층(170)은 p형 질화물 반도체층(140)과 플라스몬 발생층 상에 증착된다. 이러한 고반사성 오믹컨택층(170)은 p형 전극(290)과 p형 질화물 반도체층(240) 사이에 오믹컨택과 전류 확산을 위해 형성되며, 또한 반사막 기능을 수행할 수 있다. 그런 다음, n형 전극을 형성하기 위해, n형 질화물 반도체층(120)의 일부영역이 노출되도록 발광구조물을 메사 식각한다.
그 다음에, 도 9에 도시된 바와 같이, n형 및 p형 질화물 반도체층(120, 140)과 전기적으로 연결되도록 n형 전극(180) 및 p형 전극(190)을 형성하다. 즉, 메사 식각에 의해 노출된 n형 질화물 반도체층(120) 상에 n형 전극(180)을 형성하고, 고반사성 오믹컨택층(170) 상에 p형 전극(190)을 형성한다. n형 및 p형 전극(180, 190)은 이후 와이어 본딩과 연결되는 본딩패드 역할을 수행한다.
도 10은 본 발명의 제2 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다. 여기서, 도 10의 제2 실시형태에 따른 질화물 반도체 발광소자(200)는 도 1에 도시된 제1 실시형태의 질화물 반도체 발광소자(100)와 실질적으로 그 구성이 동일하다. 다만, 도전성 산화막(260)이 p형 질화물 반도체층(240)의 전면에 형성된 점에서 차이가 있으므로, 동일한 구성에 대한 설명은 생략하고, 달라지는 구성에 대해서만 설명한다.
도 10에 도시된 바와 같이, 본 제2 실시형태의 질화물 반도체 발광소자(200)는 기판(210) 상에 순차 형성된 n형 질화물 반도체층(220), 활성층(230), p형 질화물 반도체층(240), 플라스몬 발생층(250, 260) 및 고반사성 오믹컨택층(270)으로 구성된다. 그리고, 메사 식각에 의해 일부영역이 노출된 n형 질화물 반도체층(220) 상에 형성된 n형 전극(280), 고반사성 오믹컨택층(270) 상에 형성된 p형 전극(290)을 구비한다.
본 발명에서, p형 질화물 반도체층(240) 상면에 요철 구조가 형성되며, 상기 요철 구조는 0.5 ~ 5㎛ 간격으로 형성된다. 그리고, 플라스몬 발생층(250, 260)은 요철 구조의 오목면 상에 금속 나노 입자(250)가 배치되며, 도전성 산화막(260)이 금속 나노 입자(250)을 덮으면서 요철 구조의 오목면뿐만 아니라, p형 질화물 반도체층(240)의 표면을 따라 전면에 형성된 구조를 가진다.
도 11은 도 10에 도시된 제2 실시형태에 따른 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다. 도 11은 앞서 설명한 제1 실시형태의 질화물 반도체 발광소자와 도 6의 공정의 후속 공정에 해당한다. 즉, 도 7 및 도 8에 도시된 공정을 대체하는 공정이다.
도 11에 도시된 바와 같이, 요철 구조의 오목면 상에 금속 나노 입자(250)가 형성된 후, 도전성 산화막(260)을 p형 질화물 반도체층(240)의 표면을 따라 전면에 형성한다. 그런 다음, 고반사성 오믹컨택층(270)을 도전성 산화막(260) 상에 형성한다.
그 다음, n형 질화물 반도체층(220)이 일부 영역이 노출되도록 메사 식각을 실시한 후, 노출된 n형 질화물 반도체층(220) 상에 n형 전극을, 고반사성 오믹컨택층(270) 상에 p형 전극을 각각 형성하여 도 10과 같이 질화물 반도체 발광소자를 제조한다.
도 12는 본 발명의 제3 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다. 여기서, 도 12에 도시된 제3 실시 형태에 따른 질화물 반도체 발광소자(300)는 도 1의 제1 실시형태의 질화물 반도체 발광소자(100)와 비교하여 발광구조물의 구성이 동일하다. 다만, 기판을 제거한 면에 n형 전극을 형성하고, p형 질화물 반도체층 상에 도전성 기판을 형성한 점에서 차이가 있으므로, 동일한 구성요소에 대한 설명은 생략하고, 달라지는 구성에 대해서만 설명한다.
도 12에 도시된 바와 같이, 본 제3 실시 형태에 따른 반도체 발광소자(300)는 도전성 기판(390), 고반사성 오믹컨택층(370), 플라스몬 발생층(350, 360), p형 질화물 반도체층(340), 활성층(330) 및 n형 질화물 반도체층(320)을 구비한다. 그리고, 플라스몬 발생층은 금속 나노 입자(350)와 상기 금속 나노 입자(350)를 덮도록 요철 구조의 오목부를 메우는 도전성 산화막(360)으로 구성된다. 그리고, n형 질화물 반도체층(320)과 전기적으로 연결되도록 형성된 n형 전극(380)을 구비한다.
구체적으로, 도전성 기판(390)은 p형 전극 역할과 함께 레이저 리프트 오프 등의 공정에서 발광구조물을 지지하는 지지체의 역할을 수행한다. 즉, 반도체 단결정 성장용 기판은 레이저 리프트 오프 등의 공정에 의해 제거되며, 제거 공정 후의 n형 질화물 반도체층(320)의 노출 면에는 n형 전극(380)이 형성된다. 이 경우, 도전성 기판(390)은 Si, Cu, Ni, Au, W, Ti 등의 물질 또는 이들 중 선택된 금속 물질들의 합금으로 이루어질 수 있으며, 선택된 물질에 따라, 도금 또는 본딩 접합 등의 방법으로 형성될 수 있다.
도 13 내지 도 19는 도 12에 도시된 제3 실시형태에 따른 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다. 여기서, 도 13 내지 도 18은 도 2 내지 도 7에 도시된 공정과 동일한 공정이므로, 동일한 구성에 대한 설명은 생략하고, 달라지는 공정에 대해서 설명한다.
도 13과 같이, 기판(310) 상에 n형 질화물 반도체층(320), 활성층(330), p형 질화물 반도체층(340)을 순차 적층하여 발광구조물을 형성한다. 그런 후, 도 14와 같이, 도 13에서 얻어진 발광구조물 상에 개구영역을 갖는 마스크층(341)을 형성한다. 상기 개구영역은 요철 구조를 형성하기 위한 패턴이며, 이러한 개구영역을 식각하여 p형 질화물 반도체층(340) 상면에 요철 구조(343)를 형성한다. 이어서, 도 15와 같이, 도 14에서 얻어진 구조물 상에 금속층(345)을 형성하고, 리프트오프 공정을 통해 마스크층(341)을 제거한다. 이때, 마스크층(341) 상에 형성된 금속층(345)도 함께 제거된다. 그러면, p형 질화물 반도체층(340)의 요철 구조의 오목면상에 형성된 금속층(345)을 열처리하다. 그러면, 도 16과 같이 금속층(345)이 액정 형태의 금속 나노 입자(350)를 형성한다. 이어서, 도 17과 같이, 금속 나노 입자(350)를 덮으면서 요철 구조의 오목부를 메우도록 도전성 산화막(360)을 증착한다. 이로써, 금속 나노 입자(350)와 도전성 산화막(360)으로 이루어진 플라스몬 발생층이 형성된다. 그런 다음, 도 18과 같이, 도 17에서 얻어진 구조물의 상면에 고반사성 오믹컨택층(370)을 형성한다. 이러한 고반사성 오믹컨택층(370)은 p형 질화물 반도체층(340)의 상면과, 플라스몬 발생층 상면과 접촉하면서, 오믹컨택과 광반사 기능을 수행한다.
이어서, 도 19에 도시된 바와 같이, 고반사성 오믹컨택층(370) 상에 도전성 기판(390)을 형성한다. 이때, 도전성 기판(390)은 도전성 접착제 등을 통해 고반사성 오믹컨택층(370)에 접합될 수 있으며, 또한, 도금법을 통해 고반사성 오믹컨택층(370)에 형성될 수도 있다.
그런 다음, n형 질화물 반도체층(320)으로부터 기판(310)을 리프트오프(Lift Off) 공정 등을 이용하여 분리하고, 연마 등을 통해 n형 질화물 반도체층(320)의 표면을 평탄화한다. 그리고, 노출된 n형 질화물 반도체층(320) 상에 n형 전극(380)을 형성한다. 이때, 리프트 오프 공정으로는 레이저 리프트오프(LLO) 공정, 기계적 또는 화학적 리프트오프 공정 등을 이용할 수 있다. n형 전극(380)은 APCVD, LPCVD, PECVD 등을 이용한 금속박막증착 등으로 형성될 수 있으며, Ni/Au 등으로 이루어진 물질이 채용될 수 있다.
도 20은 본 발명의 제4 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다. 여기서, 도 20의 제4 실시형태에 따른 질화물 반도체 발광소자(400)는 도 12에 도시된 제3 실시형태의 질화물 반도체 발광소자(300)와 실질적으로 그 구성이 동일하다. 다만, 도전성 산화막(460)이 p형 질화물 반도체층(440)의 전면에 형성된 점에서 차이가 있으므로, 동일한 구성에 대한 설명은 생략하고, 달라지는 구성에 대해서만 설명한다.
도 20에 도시된 바와 같이, 본 제4 실시형태의 질화물 반도체 발광소자(400)는 도전성 기판(490) 상에 순차 형성된 고반사성 오믹컨택층(470), 플라스몬 발생층(350, 460), p형 질화물 반도체층(440), 활성층(430) 및 n형 질화물 반도체층(420)으로 구성된다. 그리고, n형 질화물 반도체층(420) 상에 형성된 n형 전극(480)을 구비하며, 도전성 기판(490)은 p형 질화물 반도체층(420)과 전기적으로 연결되며, 이에 따라 p형 질화물 반도체층(420)에 전기 신호를 인가하는 p형 전극 역할을 수행한다.
본 발명에서, p형 질화물 반도체층(440)에 형성된 요철 구조는 0.5 ~ 5㎛ 간격을 가지며, 플라스몬 발생층(450, 460)은 요철 구조의 오목면 상에 금속 나노 입자(450)가 배치되며, 도전성 산화막(460)이 금속 나노 입자(450)를 덮으면서 요철 구조의 오목면뿐만 아니라, p형 질화물 반도체층(440)의 표면을 따라 전면에 형성된 구조를 가진다.
도 21은 본 발명의 제5 실시형태에 따른 질화물 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 21에 도시된 바와 같이, 본 발명의 제5 실시형태의 질화물 반도체 발광소자는, 도전성 기판(590), 절연층(542, 575), 고반사성 오믹컨택층9570), 플라스몬 발생층(550, 560) 및 발광구조물을 포함하며, 도전성 기판(590)에는 n형 전극(543)이 형성되며, 고반사성 오믹컨택층(570)에는 p형 전극(580)이 형성되어 있다. 여기서, 발광구조물은 p형 질화물 반도체층(540), 활성층(530) 및 n형 질화물 반도체층(520)을 그리고, 플라스몬 발생층은 금속 나노 입자(550)와 상기 금속 나노 입자(550)를 덮도록 도전성 산화막(560)이 형성되어 있다.
그리고, 본 발명의 제5 실시형태의 질화물 반도체 발광소자는 도전성 기판(390)은 그 일부 영역이 절연층(543, 575), 고반사성 오믹컨택층(570), p형 질화물 반도체층(540) 및 활성층(530)을 관통하고, n형 질화물 반도체층(520)의 일정 영역까지 관통하는 콘택홀을 통해 연장되어 n형 질화물 반도체층(520)과 접촉하여 전기적으로 연결된다. 그리고, p형 전극(580)은 발광구조물의 메사식각을 통해 노출된 고반사성 오믹컨택층(570) 영역에 형성되어 있다.
그리고, 도전성 기판(590) 상에는, 도전성 기판(590)이 n형 질화물 반도체층(520)을 제외한 다른 층과는 전기적으로 절연시키기 위한 절연층(575)이 구비된다. 즉, 절연층(575)은 도전성 기판(590)과 고반사성 오믹컨택층(570) 사이뿐만 아니라 콘택홀에 의해 노출되는 고반사성 오믹컨택층(570)의 측면, p형 질화물 반도체층(540) 및 활성층(530)의 측면들과 도전성 기판(590) 사이에도 구비된다. 또한, 상기 콘택홀이 관통한 n형 질화물 반도체층(340)의 일정 영역의 측면에도 절연층(575)을 구비하여 절연하는 것이 바람직하다.
그리고, 본 발명에서, 플라스몬 발생층은 콘택홀들 사이에 위치하는 p형 질화물 반도체층(540)의 상면에 형성되어 있으며, p형 질화물 반도체층(540)은 상면에 형성된 요철 구조를 구비한다. 이때, 플라스몬 발생층은 요철 구조의 오목면 상에 형성된 금속 나노 입자(550)와 상기 금속 나노 입자(550)를 덮으면서 p형 질화물 반도체층(540)의 표면에 형성된 도전성 산화막(560)으로 이루어진다.
도 22 내지 도 30은 본 발명의 제5 실시형태에 따른 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
우선, 도 22에 도시된 것과 같이, 성장용 기판(510) 위에 n형 질화물 반도체층(520), 활성층(530) 및 p형 질화물 반도체층(540)을 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 순차적으로 성장시켜 발광구조물을 형성한다.
다음으로, 도 23에 도시된 바와 같이, 발광구조물, 즉, p형 질화물 반도체층(540) 상에 개구영역을 갖는 마스크층(541)을 형성한 후, 개구영역을 식각하여 홈을 형성한다. 구체적으로, 도 24와 같이, 상기 홈은 후속 공정에서 도전성 물질을 충진하여 n형질화물 반도체층(520)과 연결되는 도전성 비아를 형성하기 위한 것으로서, p형 질화물 반도체층(540) 및 활성층(530)을 관통하며, n형 질화물 반도체층(520)이 저면으로 노출되는 형상을 갖는다. 이러한 흠 형성 공정 역시, 당 기술 분야에서 공지된 식각 공정, 예컨대, ICP-RIE 등을 이용하여 실행될 수 있다.
다음으로, 도 25에 도시된 바와 같이, SiO2, SiOxNy, SixNy 등과 같은 물질을 증착시켜 p형 질화물 반도체층(540)의 상부 및 홈의 측벽을 덮도록 절연층(542)을 형성한다. 이 경우, 홈의 저면에 해당하는 n형 질화물 반도체층(520)은 적어도 일부가 노출될 필요가 있으므로, 절연층(542)은 상기 홈의 저면 전체를 덮지 않는 범위에서 형성되는 것이 바람직하다. 그리고, 홈의 저면에는 n형 전극(543)이 형성된다. 이는 후속 공정에서 형성되는 도전성 기판과 n형 질화물 반도체층(520)의 오믹컨택을 도모할 수 있다.
다음으로, 도 26에 도시된 바와 같이, 홈을 제외한 p형 질화물 반도체층(540)의 절연층(542) 상에 개구영역을 갖는 마스크층(544)을 형성한다. 그런 다음, 도 27에 도시된 바와 같이, 마스크층(544)의 개구영역을로부터 노출된 p형 질화물 반도체층(540)을 식각하여 요철 구조(543)를 형성하다. 상기 요철 구조(543)는 0.5 ~ 5 ㎛ 범위의 간격으로 형성되며, 식각 깊이는 요철 구조(543)의 오목면이 활성층(530)으로부터 10 ~ 100 nm 범위의 이격 거리를 가지는 깊이이다. 이어서, 요철 구조가 형성된 구조물 상에 금속층(545)을 형성한다. 여기서, 금속층(545)은 표면 플라스몬 현상을 이용하기에 적합한 물질로서, 외부 자극에 의해 전자의 방출이 쉽고 음의 유전상수를 갖는 금속들로 이루어지며, 예를 들어, Ag, Au, Al, Ni, Ti 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속 또는 이들의 합금으로 이루어질 수 있다.
다음으로, 도 28에 도시된 바와 같이, 마스크층(544)의 리프트오프(lift-off) 공정을 진행하여 마스크층(544)을 제거한다. 이때 마스크층 상에 형성된 금속층도 함께 제거된다. 따라서, 요철 구조의 오목면 상에만 금속층(545)이 존재한다. 이러한 금속층(545)을 열처리하여 요철 구조의 오목면 상에 금속 나노 입자(550)를 형성하다.
이어서, 도 29에 도시된 바와 같이, 금속 나노 입자(550)를 덮으면서 요철 구조의 오목부를 메우도록 도전성 산화막(560)을 형성한다. 여기서, 도전성 산화막(560)은 ITO, IZO, ZnO 등을 이용할 수 있다. 이로써 금속 나노 입자(550)와 도전성 산화막(560)으로 이루어진 플라스몬 발생층이 형성된다. 그리고, 절연층(542) 및 플라스몬 발생층 상에 고반사성 오믹컨택층(570)을 형성한다. 이러한 고반사성 오믹컨택층(570)은 p형 전극(590)과 p형 질화물 반도체층(540) 사이에 오믹컨택과 전류 확산을 위해 형성되며, 또한 반사막 기능을 수행할 수 있다. 그런 다음, SiO2, SiOxNy, SixNy 등과 같은 물질을 증착시켜 고반사성 오믹컨택층(570)의 상부 및 홈의 측벽을 덮도록 절연층(575)을 형성한다. 이 경우, 홈의 저면에 해당하는 n형 전극(543)은 적어도 일부가 노출될 필요가 있으므로, 절연층(575)은 상기 n형 전극(543)의 상면 전체를 덮지 않는 범위에서 형성되는 것이 바람직하다.
그 다음으로, 도 30에 도시된 바와 같이, 홈 내부와 절연체(575) 상에 도전 물질을 형성하여 도전성 비아 및 도전성 기판(390)을 형성한다. 이에 따라, 도전성 기판(590)은 n형 질화물 반도체층(520)과 접속되는 도전성 비아와 연결된 구조가 된다. 도전성 기판(590)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질로 이루어질 수 있으며, 도금, 스퍼터링, 증착 또는 접착등의 공정으로 적절히 형성될 수 있다. 이 경우, 도전성 비아와 도전성 기판(590)을 동일한 물질로 형성할 수 있으나, 경우에 따라, 홈에 채워지는 도전성 비아는 도전성 기판(590)과 다른 물질로 이루어져 서로 별도의 공정으로 형성될 수도 있다. 예컨대, 도전성 비아를 증착 공정으로 형성한 후, 도전성 기판(590)은 미리 형성되어 발광구조물에 본딩될 수 있을 것이다. 그런 다음, n형 질화물 반도체층(520)이 노출되도록 성장용 기판(510)을 제거한다. 이 경우, 성장용 기판(510)은 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 제거될 수 있다. 이어서, 발광구조물, 즉, n형 질화물 반도체층(520), 활성층(530) 및 p형 질화물 반도체층(540)을 일부 제거하여 고반사성 오믹컨택층(570)을 노출시킨다. 이는 노출된 고반사성 오믹컨택층(570)을 통하여 전기 신호를 인가하기 위한 것이다. 그리고, 이와 같이 노출된 고반사성 오믹컨택층(570) 영역 상에 p형 전극(580)을 형성한다. 고반사성 오믹컨택층(570)을 노출시키기 위하여, 발광구조물을 ICP-RIE 등의 방법으로 식각할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
110: 기판 120: n형 질화물 반도체층
130: 활성층 140: p형 질화물 반도체층
150: 금속 나노 입자 160: 도전성 산화막
170: 고반사성 오믹전극층 180: n형 전극
190: p형 전극

Claims (21)

  1. n형 질화물 반도체층;
    상기 n형 질화물 반도체층 상에 형성된 활성층;
    상기 활성층 상에 형성되며, 상면에 요철 구조를 갖는 p형 질화물 반도체층; 및
    표면 플라스몬이 상기 활성층에서 발광된 광과 상호 커플링되도록 상기 요철 구조의 오목면 상에 형성된 플라스몬 발생층;을 포함하는 질화물 반도체 발광소자.
  2. 제1항에 있어서,
    상기 플라스몬 발생층은 상기 활성층으로부터 이격 거리가 10 ~ 100 nm 범위인 것을 특징으로 하는 질화물 반도체 발광소자.
  3. 제2항에 있어서,
    상기 플라스몬 발생층은, 상기 요철 구조의 오목면 상에 이격되어 형성되는 복수의 금속 나노 입자와, 상기 금속 나노 입자를 덮는 도전성 산화막으로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.
  4. 제3항에 있어서,
    상기 금속 나노 입자는 Ag, Au, Al, Ni, Ti 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속으로 이루어지는 것을 특징으로 하는 질화물 반도체 발광소자.
  5. 제4항에 있어서,
    상기 금속 나노 입자의 입경은 10 ~ 150 nm 범위인 것을 특징으로 하는 질화물 반도체 발광소자.
  6. 제1항에 있어서,
    상기 요철 구조의 간격은 0.5 ~ 5 ㎛ 범위인 것을 특징으로 하는 질화물 반도체 발광소자.
  7. 제1항에 있어서,
    상기 요철 구조는 라인 형태 또는 메쉬 형태인 것을 특징으로 하는 질화물 반도체 발광소자.
  8. 제3항에 있어서,
    상기 도전성 산화막은 상기 요철 구조의 오목부를 메우도록 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
  9. 제3항에 있어서,
    상기 도전성 산화막은 상기 p형 질화물 반도체층 전면에 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
  10. 제1항에 있어서,
    상기 n형 및 p형 질화물 반도체층 각각에 전기적으로 연결되는 n형 및 p형 전극을 더 구비하는 것을 특징으로 하는 질화물 반도체 발광소자.
  11. 제10항에 있어서,
    상기 플라스몬 발생층 및 상기 p형 질화물 반도체층 상에 형성된 고반사성 오믹컨택층을 더 구비하는 것을 특징으로 하는 질화물 반도체 발광소자.
  12. 기판 상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차 적층하여 발광 구조물을 형성하는 단계;
    상기 p형 질화물 반도체층 상면에 요철 구조를 형성하는 단계; 및
    표면 플라스몬이 상기 활성층에서 발광된 광과 상호 커플링되도록 상기 요철 구조의 오목면 상에 플라스몬 발생층을 형성하는 단계;를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  13. 제12항에 있어서,
    상기 플라스몬 발생층을 형성하는 단계는, 상기 p형 질화물 반도체층의 요철 구조의 오목면 상에 금속층을 형성하는 단계;
    상기 금속촉을 분산 응집되도록 열처리하여 복수의 금속 나노 입자를 형성하는 단계; 및
    상기 금속 나노 입자를 덮도록 도전성 산화막을 형성하는 단계;를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  14. 제13항에 있어서,
    상기 금속층은 Ag, Au, Al, Ni, Ti 및 Pt로 이루어진 군으로부터 선택되는 하나 이상의 금속을 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  15. 제13항에 있어서,
    상기 금속 나노 입자는 10 ~ 150 nm 범위의 입경을 갖는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  16. 제12에 있어서,
    상기 요철 구조는 0.5 ~ 5 ㎛ 범위의 간격으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  17. 제12항에 있어서,
    상기 요철 구조는 라인 형태 또는 메쉬 형태로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  18. 제13항에 있어서,
    상기 도전성 산화막을 형성하는 단계는, 상기 요철 구조의 오목부를 메우도록 수행되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  19. 제13항에 있어서,
    상기 도전성 산화막을 형성하는 단계는, 상기 금속 나노 입자를 덮으면서 상기 p형 질화물 반도체층 전면에 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  20. 제12항에 있어서,
    상기 n형 및 p형 질화물 반도체층 각각에 전기적으로 연결되도록 n형 및 p형 전극을 형성하는 단계;를 더 구비하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
  21. 제12항에 있어서,
    상기 플라스몬 발생층 및 상기 p형 질화물 반도체층 상에 고반사성 오믹컨택층을 형성하는 단계;를 더 구비하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
KR1020100022865A 2010-03-15 2010-03-15 질화물 반도체 발광소자 및 그 제조방법 KR20110103686A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100022865A KR20110103686A (ko) 2010-03-15 2010-03-15 질화물 반도체 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100022865A KR20110103686A (ko) 2010-03-15 2010-03-15 질화물 반도체 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110103686A true KR20110103686A (ko) 2011-09-21

Family

ID=44954814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100022865A KR20110103686A (ko) 2010-03-15 2010-03-15 질화물 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110103686A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390712A (zh) * 2012-05-08 2013-11-13 奇力光电科技股份有限公司 发光二极管结构及其制造方法
CN103943737A (zh) * 2014-04-30 2014-07-23 中国科学院半导体研究所 紫外发光二极管器件的制备方法
WO2014175837A1 (en) * 2013-04-26 2014-10-30 Agency For Science, Technology And Research High speed surface plasmon coupled light emitting diodes
EP3872871A4 (en) * 2018-10-23 2022-08-03 LG Electronics Inc. SEMICONDUCTOR LIGHT EMITTING DIODE, METHOD FOR MAKING IT AND DISPLAY DEVICE COMPRISING IT

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390712A (zh) * 2012-05-08 2013-11-13 奇力光电科技股份有限公司 发光二极管结构及其制造方法
WO2014175837A1 (en) * 2013-04-26 2014-10-30 Agency For Science, Technology And Research High speed surface plasmon coupled light emitting diodes
US9768347B2 (en) 2013-04-26 2017-09-19 Agency For Science, Technology And Research High speed surface plasmon coupled light emitting diodes
CN103943737A (zh) * 2014-04-30 2014-07-23 中国科学院半导体研究所 紫外发光二极管器件的制备方法
EP3872871A4 (en) * 2018-10-23 2022-08-03 LG Electronics Inc. SEMICONDUCTOR LIGHT EMITTING DIODE, METHOD FOR MAKING IT AND DISPLAY DEVICE COMPRISING IT

Similar Documents

Publication Publication Date Title
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
US8183576B2 (en) Light-emitting diodes including perpendicular-extending nano-rods
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2010537408A (ja) マイクロピクセル紫外発光ダイオード
US20130015465A1 (en) Nitride semiconductor light-emitting device
US11264539B2 (en) Light emitting diodes containing deactivated regions and methods of making the same
KR101025980B1 (ko) 질화물계 반도체 발광소자의 제조방법
JP5038382B2 (ja) 半導体発光素子
KR20120081506A (ko) 수직형 발광소자
KR102122362B1 (ko) 나노구조 반도체 발광소자
KR20110103686A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR20110111799A (ko) 비극성 기판을 채택한 발광 다이오드
JP5165668B2 (ja) 半導体発光素子及びその製造方法
KR102057725B1 (ko) 발광 소자 및 발광 소자 패키지
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR100631842B1 (ko) 질화물 반도체 발광소자
KR20130104823A (ko) 반도체 발광소자 및 그 제조방법
KR102053415B1 (ko) 발광 소자 및 발광 소자 패키지
KR20140098564A (ko) 반도체 발광소자
KR20110050212A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20110091245A (ko) 반도체 발광소자 및 그 제조방법
KR101283444B1 (ko) 수평형 파워 ｌｅｄ 소자 및 그 제조방법
KR20110103229A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination